JP2008507846A - 単一ウエハチャンバを用いたナノ結晶シリコンの堆積 - Google Patents

単一ウエハチャンバを用いたナノ結晶シリコンの堆積 Download PDF

Info

Publication number
JP2008507846A
JP2008507846A JP2007522570A JP2007522570A JP2008507846A JP 2008507846 A JP2008507846 A JP 2008507846A JP 2007522570 A JP2007522570 A JP 2007522570A JP 2007522570 A JP2007522570 A JP 2007522570A JP 2008507846 A JP2008507846 A JP 2008507846A
Authority
JP
Japan
Prior art keywords
torr
deposition
chamber
wafer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007522570A
Other languages
English (en)
Other versions
JP4979578B2 (ja
Inventor
シーバ, ジェイ. パナイル,
ミン リー,
シュリン ワン,
ジョナサン, シー. ピッカーリング,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2008507846A publication Critical patent/JP2008507846A/ja
Application granted granted Critical
Publication of JP4979578B2 publication Critical patent/JP4979578B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24Deposition of silicon only
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/813Of specified inorganic semiconductor composition, e.g. periodic table group IV-VI compositions
    • Y10S977/814Group IV based elements and compounds, e.g. CxSiyGez, porous silicon

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

基板上にナノ結晶シリコン層を堆積させるための方法。本発明の一実施形態においては、基板が単一ウエハチャンバ内に配置され、約300℃〜約490℃の温度に加熱される。シリコン源も、単一ウエハチャンバに供給される。
【選択図】 図4

Description

[0001]本発明の実施形態は、半導体処理の分野に関し、より詳細には、シリコン膜の結晶構造を制御するための方法及び装置に関する。
背景
[0002]化学気相堆積(CVD)によって形成されるポリシリコン膜は、集積回路、例えば、マイクロプロセッサやメモリデバイスの製造に広く用いられる。ポリシリコン膜堆積プロセスは、物理的、化学的、生産に値する適切な特性を必要とする。例えば、生産に値する特性には、ポリシリコン膜の膜厚と組成の均一性(例えば、ウエハ内やウェア間)、粒子汚染や化学的汚染が低いこと、また、製造の高スループットが挙げられる。これらの特性が満たされるときに、高電気的性能で、信頼性があり、且つ高生産性のデバイスウエハを、低コストで製造することができる。
[0003]CVDプロセスにおいて、一定の組成と流量の反応ガスと希釈した不活性ガスが、複数の基板を含む反応チャンバ(例えば、バッチ式炉)に導入される。ガス化学種は基板に移動し、反応種は基板に吸収される。原子が移動し、化学的に反応して、基板に堆積している膜(例えば、ポリシリコン)を生じる。反応の未反応ガスとガス状の副生成物が脱着し、反応チャンバから取り除かれる。反応を動かすエネルギーは、幾つかの方法、(例えば、熱、光子、触媒作用、又はプラズマ)によって供給可能である。従来のCVDシステムは、典型的には、ガス源と、ガス供給ラインと、マスフローコントローラと、反応チャンバと、膜が堆積される基板を加熱するための方法と、温度センサとを含む。従来の熱CVDシステムは、原料ガスの反応のための主要な駆動体として、温度を利用する。
[0004]ポリシリコン堆積の1種のCVDシステムにおいて、シリコンウエハのバッチは、堆積のためにウエハボートに垂直に位置決めされ、チューブ状の炉に挿入される。ウエハは、チューブ内部の抵抗加熱コイルにより、光を放って(600℃を超えて)加熱される。反応ガスは、マスフローコントローラを用いてチューブの一端(例えば、ガス入口)へメータで測られる。生成物による反応は、チューブのもう一端(例えば、排気ポンプを経て)からポンプで送られる。
[0005]半導体技術が進むにつれて、例えば、サブ100ナノメートル(nm)デバイスの極端に浅い接合を可能とする、より低い温度で起こる膜堆積が要求されている。膜中のナノ結晶シリコン構造の形成は、ナノ結晶シリコンの大きさと密度を制御することに左右される。バッチ式炉システムに関する1つの課題は、それらが低温(例えば、500℃未満)でのナノ結晶膜堆積に対応することができないことである。バッチ式炉システムに関する他の課題は、それらが“デプレッション作用”として知られる不利な点を呈することである。反応種がウエハ表面上の反応によって消費されるにつれて、デプレッション作用は気相濃度を低下させる。このように、入口の近くのウエハは、反応ガスのより高い濃度にさらされる。従って、堆積速度は入口の近くに配置されるウエハではより大きくなり、均一な膜厚を得るのが困難である。
概要
[0006]基板上のナノ結晶シリコン層を堆積させるための方法の実施形態が記載される。本発明の一実施形態においては、基板は、単一ウエハチャンバに置かれ、約300℃〜約490℃の温度に加熱される。シリコン源も、前記単一ウエハチャンバに供給される。代替的実施形態においては、単一ウエハチャンバ内に、約10トール〜約350トールの圧力が生成される。
[0007]本発明の実施形態は、添付図面の図において一実施例として示されるがこれらに限定されない。
詳細な説明
[0014]以下の説明では、本発明の実施形態を完全に理解するために、多数の個々の詳細、例えば、個々の材料又は成分の例を示す。しかしながら、これらの個々の詳細が本発明の実施形態を実施するために使用する必要がないことは、当業者に明らかである。他の例において、周知の成分又は方法は、本発明の実施形態を不必要に不明瞭にすることを避けるために、詳細に記載されていない。
[0015]本明細書に用いられる“上に”、“上方に”、“下方に”、“間に”“隣接して”という表現は、他の層又は要素についてある層又は要素の相対的な位置を意味する。そのようなものとして、他の要素の上に、上方に、又は下方に配置される第1要素は、直接第1要素に接触していてもよいし、1つ以上の介在要素を有していてもよい。更に、他の要素の隣に又は隣接して配置される1つの要素は、直接第1要素に接触していてもよいし、1つ以上の介在要素を有していてもよい
[0016]明細書中で“一実施形態”又は“実施形態”について述べることは、実施形態に関連して記載される具体的な特徴、構造、又は特性は、特許請求された内容の少なくとも一実施形態にあてはまることを意味する。明細書中の様々な箇所に“一実施形態においては”という句が出現するのは、必ずしも全て同じ実施形態を意味するわけではない。
[0017]基板上にナノ結晶シリコン膜を堆積及び/又は形成する実施形態が記載される。
本発明の一実施形態においては、ナノ結晶シリコン膜を形成するためのプロセス環境は、単一ウエハ堆積チャンバであってもよく、低圧化学気相堆積(LPCVD)のようなCVD堆積法が、基板上のナノ結晶シリコン膜を形成するために用いられる。ナノ結晶シリコン膜の成長速度は、具体的な密度と寸法、ウエハ間の再現性、低熱量をもって、シリコン膜を形成する所望のレベルに制御されてもよい。単一ウエハ堆積チャンバは、ナノ結晶シリコン堆積の間、所望の堆積温度と圧力制御を正確に維持するという利点を与える。一実施形態においては、ナノ結晶シリコン膜は、不連続であり、ドープされた、ドープされていない双方のナノ結晶シリコン形成が、単一ウエハチャンバにより達成されてもよい。他の実施形態においては、相対的に低い堆積温度の結果としてアモルファスナノ結晶シリコン層となる。本発明の実施形態は、複数のステップ(例えば、アモルファスシリコン堆積に続いてアモルファスシリコンをナノ結晶に再結晶するためにアニーリングプロセスが続く)を含むナノ結晶シリコン層を形成する先行技術の方法にわたって、有益である。本発明の一実施形態においては、ナノ結晶シリコン形成は、堆積チャンバ内で実施される単一ステップで得られてもよい。
[0018]基板上のナノ結晶シリコンの堆積は、必要とされる成分(例えば、シリコン前駆物質)を含む気相化学物質(即ち、反応種)の反応により達成されてもよい。反応ガスは、反応チャンバ中に導入され、加熱された基板表面で、分解及び/又は反応して、ナノ結晶シリコン膜を形成する。一実施形態においては、反応チャンバは、一度に一つの基板又はウエハのみ扱うものでもよい。図1-図3は、本発明の実施形態を実施するために用いてもよい装置を示す一実施形態である。具体的な一実施形態においては、装置は、LPCVDチャンバ100であってもよい。図1-図3は、各々2つの異なる断面で切り取った断面図を示す図であり、各々の断面は、抵抗リアクタのようなリアクタの一種である、LPCVDチャンバ100のほぼ半分を通した図を表している。図1-図3に示されたLPCVDチャンバ100は、一実施形態においては、約10トール〜約350トールの堆積チャンバ圧を供給することを維持するための材料から構成される。説明のために、LPCVDチャンバ100は、約5〜6リットルのチャンバ容積を有していてもよい。後で詳しく述べるように、図1は、“ウエハプロセス”位置におけるプロセスチャンバ本体45の内部を示す図であり、図2は、“ウエハ分離”位置におけるチャンバの同一図を示し、図3は、“ウエハ装填”位置におけるチャンバ本体45の断面側面図を示す図である。各々の図において、ウエハ500は、LPCVDチャンバ100における位置を示すために、破線で示される。一実施形態においては、LPCVDチャンバ100は、1つのウエハ(即ち、単一ウエハチャンバ)だけを保持するのに適している。チャンバ本体45は、また、約200mm〜約300mmの直径を有するウエハに対応するための大きさに設定されてもよい。
[0019]図1〜図3は、ウエハ500上にナノ結晶シリコン膜を形成するために1つ又は複数のプロセスガスの熱分解が起こる反応チャンバ90を画成するチャンバ本体45を示す図である。チャンバ本体45は、一実施形態においては、アルミニウムから構成され、チャンバ本体45を通じて、例えば、ウエハ500の周囲の反応領域を分離させ、チャンバ45の壁内部での堆積を防止するために、チャンバ壁内において、ポンプで送られる水の流路55を有する。実施形態においては、LPCVDチャンバ100は、“低温壁”反応チャンバであってもよい。反応チャンバ90中に常在するものは、この観点から、軸65により支持されるサセプタ5を含む抵抗性ヒータ80である。サセプタ5は、基板、例えば、半導体ウエハ500(破線で示される)を支持するのに十分な表面積を有する。ウエハ500は、集積回路を作るときに生成されるあらゆる表面であってもよく、その上に、導電層が形成されてもよい。従って、ウエハ500には、例えば、トランジスタ、コンデンサ、レジスタ、拡散接合、ゲート電極、ローカルインタコネクト等のシリコンウエハ上に形成される能動的、また、受動的なデバイスが含まれてもよい。
[0020]図1は、また、サセプタ5の本体の断面と軸65の断面を含む、ヒータ80の一部を示す断面図である。この図では、図1は、その中に形成される2つの加熱素子を有するサセプタ5の本体、第1加熱素子50、第2加熱素子57を示す図である。各々の加熱素子(例えば、加熱素子50と加熱素子57)は、サセプタ5の材料に類似した熱膨張特性を有する材料でできている。一実施形態においては、サセプタ5の材料は、モリブデン(Mo)、又は当該技術において既知の他の加熱素子であってもよい。一実施形態においては、第1と第2の加熱素子50、57は、巻きつけられた構成のモリブデン材料の薄層を含んでいる。LPCVDチャンバ100の二重加熱器系は、ナノ結晶シリコンのための堆積温度の正確な制御を可能にする利点を示す。代替的実施形態においては、LPCVDチャンバ100には、加熱素子50と57に関して上記電気抵抗タイプヒーターの代わりにランプヒータが含まれてもよい。
[0021]本明細書に記載されるナノ結晶シリコン堆積法の一利点は、堆積温度が比較的低い(例えば、500℃未満)ということである。一実施形態においては、LPCVDチャンバ100の堆積温度は、約300℃〜約490℃である。一実施形態においては、堆積温度は、サセプタ5の測定された又は設定された温度を意味してもよい。代替的実施形態においては、堆積温度は、第1と第2の加熱素子50、57又はヒータ80の測定された又は設定された温度を意味してもよい。LPCVDチャンバ100によって形成される堆積環境は、温度と圧力の正確な制御を可能にし、それらはウエハ500上のナノ結晶シリコンの形成のための重要な因子である。ナノ結晶シリコン形成が比較的低い温度で起こるので、正確な堆積温度を維持することは重要なことである。一実施形態においては、加熱素子50と57を有するヒータ80は、正確な温度制御と安定性を可能にする。阻止板24と貫通面板25によるプロセスガスの流路は、ウエハ500の方へ均一のガス分配の利点を与える。一実施形態においては、反応チャンバ90のための材料は、プロセスガスと他の薬剤、例えば、反応チャンバ90に導入されてもよい洗浄薬剤(例えば、三フッ化窒素、NF)と適合する。
[0022]材料がプロセスと適合するならば、ヒータ80の露出面は種々の材料から構成されてもよい。例えば、サセプタ5とヒータ80の軸65は、類似した窒化アルミニウム材料から構成されてもよい。或いは、軸65はより低い熱導電性窒化アルミニウムから構成されるが、サセプタ5の表面は高い熱導電性窒化アルミニウム材料(一実施形態においては、約140W/mKからの熱伝導度を有する約95%純度程度)から構成されてもよい。一実施形態においては、ヒータ80のサセプタ5は、拡散結合又は鑞付けによって軸65と結合されてもよく、その理由はこの種の結合は反応チャンバ90の環境に耐えることができるためである。
[0023]図1において、第2加熱素子57は、第1加熱素子50より劣って(図のサセプタ表面と関連して)配置されるサセプタ5の本体の平面に形成される。第1加熱素子50と第2加熱素子57は、電源端子と別個に結合されている。電源端子は、サセプタ5の表面を加熱するのに必要なエネルギーを供給する電源に軸65によって縦に伸びている開口部によって導電リードとして下方の方向に伸びている。チャンバリッドに伸びている貫通開口部は、2つの高温計、第1高温計10と第2高温計15である。各々の高温計は、サセプタ5(又はサセプタ5上のウエハの表面で)の表面で温度についてデータを与える。また、図1に示すヒータ80の断面での、注目すべきは、熱電対70の存在である。熱電対70は、サセプタ5の上の面又は上面のすぐ下まで軸65を通って縦に伸びている開口部を通って伸びる。
[0024]プロセスガスは、チャンバ本体45のチャンバリッド30の上面にガス分配ポート20を通ってそれ以外はシールされた反応チャンバ90に入れる。その後、プロセスガスは、ウエハの表面積と整合した領域の周りにガスを分配するために、阻止板24を進む。その後、プロセスガスは、この見方で、抵抗性加熱器80より上に位置する貫通した面板25によって分配され、反応チャンバ90内部のチャンバリッド30と結合される。一実施形態においては、面板25と阻止板24との組合せは、ウエハ500の上面の近くでプロセスガスの一様な分布を生じる。
[0025]図示するように、ウエハ500は、チャンバ本体45の横部分の入り口40を通ってヒータ80のサセプタ5上の反応チャンバ90に入れられる。処理のためにウエハを収容するために、サセプタ5の表面が図3において示したように入り口40の下にあるようにヒータ60が下げられる。一実施形態においては、ロボット移送メカニズムによって、ウエハ500が、例えば、サセプタ5の上面の上の反応チャンバ90にブレード41によって装填されてもよい。一旦装填されると、入り口40はシールされ、ヒータ80は、例えば、ステップモータ(図1に示したようにであるリフタアセンブリ60によって面板25の方へ上向き(例えば、上方に)進められる。ウエハ500が面板25(図1を参照)からの距離(例えば、400-700ミル)が短いときに進み具合は停止する。図1のウエハプロセス位置において、反応チャンバ90は、2つのゾーン、サセプタ5の上面より上の第1ゾーン2とサセプタ5の裏面の下の第2ゾーン4に効果的に分かれる。
[0026]反応チャンバ90内に配置されるウエハ500については、第1ゾーン2は、ウエハ500より上に領域88を含み、ナノ結晶シリコン膜/層の形成は上面(即ち、貫通面板25の下の表面)に限定される。即ち、膜蒸着がそうであるナノ結晶シリコン膜堆積はウエハ500の片面に制限される。一実施形態においては、領域88はシリコン前駆物質のようなガス源のための反応チャンバ90(即ち、前駆物質の流量/総流量)×チャンバ圧)内の分圧を画成する。代替的実施形態においては、ナノ結晶シリコン形成は、ウエハ500の両側面上のシリコン膜堆積のために第1と第2のゾーン双方において達成されてもよい。従って、ウエハ500の上下面に対応する領域88と領域89は、二重側面シリコン膜堆積のための分圧領域を画成する。
[0027]この点で、ガスパネルによって制御されるプロセスガスは、ガス分配ポート20を通って、阻止板24と貫通面板25を通って反応チャンバ90に流れる。プロセスガスは、熱的に分解して、ウエハ上のフィルムを形成する。同時に、不活性底部-パージガス、例えば、窒素は、そのゾーンの膜形成を阻止するために、第2チャンバゾーンに導入される。圧力制御システムにおいて、反応チャンバ90内の圧力は、設定され、反応チャンバ90と結合される圧力調整器又はレギュレータ(図示せず)によって維持される。一実施形態においては、例えば、圧力は、設定され、当該技術において既知のようにチャンバ本体45と結合される1つ又は複数のバラトロン圧力調整器によって維持される。一実施形態においては、1つ又は複数のバラトロン圧力調整器はウエハ500上のナノ結晶シリコンの堆積に対して約10トール〜約350トールのレベルの圧力を維持する。
[0028]残余のプロセスガスは、チャンバ本体45の側面に排気板85を通って反応チャンバ90から収集容器までポンプで送られる(減圧排気31)。排気板85は、ウエハ500上のナノの結晶シリコン層を形成するガスフローパターンを生じる2つのフロー領域を生成する。
[0029]装置の外に配置されたポンプ32は、ポンピングチャネル4140図1-図3においてチャネル414の下)内を減圧にして、プロセスガスとパージガス双方を減圧排気31によって反応チャンバ90から引き出す。ガスは、排出コンジット33に沿って反応チャンバ90から排出される。チャネル4140による排出ガスの流量は、コンジット33に沿って配置されるスロットルバルブ34によって制御されることが好ましい。一実施形態においては、処理反応チャンバ90内の圧力は、センサ(図示せず)でモニタされ、スロットルバルブ34でコンジット33の断面積を変化させることによって制御される。好ましくは、コントローラ又はプロセッサ(これも図示せず)は、チャンバ圧を示すセンサから信号を受け取って、スロットルバルブ34を調整し、従って、反応チャンバ90内で所望圧を維持する。
[0030]一旦ウェハ500の処理が完了すると、反応チャンバ90は、例えば、窒素のような不活性ガスをパージしてもよい。処理しパージした後、ヒータ80は、図2に示される位置に、リフタアセンブリ60によって下向きに進められる(例えば、下げられる)。ヒータ80が移動するにつれて、サセプタ5の表面の開口部又は孔を通って伸びる第1端とサセプタ5の下部表面(例えば、下面)からカンチレバー形態で伸びる第2端を有するリフトピン95は、反応チャンバ90の基部に位置するリフトプレート75と接触する。図2に示されるように、一実施態様においては、リフト板75は、ウエハプロセス位置(即ち、図1に示された位置と同位置)に残る。ヒータ80が、アセンブリ60の動作によって下向きに移動し続けるにつれて、リフトピン95は、静止したままであり、最終的にサセプタ又はサセプタ5の上面の上に伸びて、サセプタ5の表面と処理ウエハ500を分離する。サセプタ5の表面は、入り口40の下の位置へ移動する。
[0031]一旦処理されたウエハ500がサセプタ5の表面から切り離されると、ロボット機構のトランスファブレード41がリフトピン95の頭部の下の開口部40を通って挿入され、ウエハ500はリフトピン95によって支持される。次に、リフタアセンブリ60は、ヒータ80とリフト板75を“ウエハ装填”位置に移動する(例えば、下がる)。下向きにリフト板75を移動させることによって、リフトピン95も処理されたウエハ500の表面がトランスファブレード41と接触するまで下向きに移動する。その後、処理されたウエハ500は、例えば、ウエハ500を取り除き、ウエハ500を次の処理ステップへ移すロボットトランスファメカニズムによって入り口40を通って取り除かれる。その後、第2ウエハ(図示せず)は、反応チャンバ90に装填されてもよい。上記ステップは、一般的には、ウエハ500をプロセス位置にするために逆にされている。
[0032]単一ウエハLPCVDチャンバ100はプロセッサ/コントローラ700とメモリ702、例えば、ハードディスクドライブを含む。プロセッサ/コントローラ700には、シングルボード(SBC)アナログとデジタルの入力/出力ボード、インタフェースボード、ステッパモータコントローラボードが含まれてもよく、電源704と結合される。プロセッサ/コントローラ700は、LPCVDチャンバ100の全ての活性を制御する。コントローラ700は、システム制御ソフトウェアを実行し、コンピュータプログラムがコンピュータ読取可能な媒体、例えば、メモリ702に記憶されている。コンピュータ読取可能な媒体は、機械(すなわちコンピュータ、ネットワーク装置、パーソナルディジタルアシスタント、単一ウエハ堆積チャンバのような製造ツール、一組の又は一つ以上のプロセッサを有するあらゆる装置等)によってアクセスできる形の情報を与える(即ち、記憶する及び/又は伝達する)あらゆる機構を含む。例えば、コンピュータ読取可能な媒体としては、記録可能な/非記録可能な媒体を含む(例えば、リードオンリーメモリ(ROM);ランダムアクセスメモリ(RAM);磁気ディスク記憶装置媒体;光記憶媒体;フラッシュメモリデバイス等)、また、電気、光学的、聴覚の又は、他の形の伝達された信号(例えば、搬送波、赤外線信号、デジタル信号等が挙げられる。
[0033]コンピュータプログラムには、タイミング、ガスの混合物、チャンバ圧、ヒータ温度、電源(例えば、704)、サセプタ位置、ナノ結晶シリコン堆積プロセスの他のパラメータを命令する取り扱い説明書のセットが含まれている。コンピュータプログラムコードは、あらゆる従来のコンピュータ読取可能なプログラミング言語、例えば、68000アセンブリ言語、C、C++、パスカル、フォートラン等で書込むことができる。プロセスガス混合、圧力制御、ヒータ制御を行うためのサブルーチンは、メモリ702内に記憶されてもよい。メモリ702は、また、プロセスガス流量や、例えば、不連続な粒構造を有する、ナノ結晶シリコン膜を形成するのに必要な組成、温度、圧力のようなプロセスパラメータを記憶する。一実施形態においては、LPCVDチャンバ100には、メモリ702にナノ結晶シリコン膜をウエハ500に熱化学蒸着法によって堆積させることができるように、シリコン源ガスとキャリアガス混合物を反応チャンバ90に供給し、サセプタ5を約300℃〜約490℃の温度に加熱し、反応チャンバ90内に約10トール〜約350トールの圧力を生成するための取扱説明書とプロセスパラメータが含まれている。
[0034]図4は、図1-図3の単一ウエハLPCVDチャンバ(例えば、100)について、ナノ結晶シリコン膜の不連続層を基板に堆積させる方法の一実施形態を示すブロック図である。図400のブロック402に示すように、ウエハ又は基板(例えば、ウエハ500)は、堆積チャンバ(例えば、単一ウエハ堆積チャンバ90)に入れられる。堆積するナノ結晶シリコン膜が半導体集積回路のトランジスタ用のゲート電極として回路が使われる本発明の一実施形態においては、ウエハは、図5aに示したように、その上に酸化ケイ素又は酸窒化シリコンゲートのようなゲート誘電体層504が形成されたドープされたシリコンウエハ502であってもよい。ドーパントの実施例としては、ゲルマン(GeH)、ホスフィン(PH)、ジボラン(B)が挙げられるがこれらに限定されない。一実施形態においては、ケイ素前駆物質としては、別々のドーピング手順が必要でない(即ち、ドーパントは、キャリアガスと分配される)インサイチュのドーパントが含まれてもよい。ナノ結晶シリコン膜が相互接続部又はコンデンサ電極として使われる場合には、ナノ結晶シリコン膜はドープされたシリコンウエハ502上に形成される層間誘電体504より上に形成されてもよい。ウエハは、図3に示すようにトランスファブレード(例えば、41)によってチャンバに移される。その後、ヒータ(例えば、ヒータ80)は、図1に示すようにウエハ装填位置からウエハプロセス位置まで上げられる。
[0035]次に、ブロック404と406に示されるように、所望の堆積温度と圧力が得られ、チャンバ内で安定化される。一実施形態においては、チャンバの堆積温度は、約300℃〜約490℃にあってもよい。チャンバの堆積圧力は、約10トール〜約350トールの圧力に設定されてもよい。用いられる具体的な前駆ガスによっては、後で詳述されるように、好ましい温度は約400℃〜約475℃であってもよく、好ましい圧力は約30トール〜約350トールにあってもよい。次に、流れているキャリアガス又は希釈ガスは、チャンバに導入されてもよい。一実施形態においては、キャリア又は希釈ガスは、窒素又はアルゴンであってもよい。
[0036]次に、温度、圧力、ガスフローが安定化されると、シリコン源(即ち、前駆物質)が、約0.1トール〜約3.5トールのガス分圧を有するキャリアガス(例えば、窒素、ヘリウム、アルゴン)と共にチャンバに送られる(ブロック406)。シリコン源とキャリアガスは、図5bに示すように基板500上にナノ結晶シリコン膜506を堆積させるようにチャンバに送られる。シリコン源の流れは、ウエハ500の一方の側にナノ結晶シリコンを堆積させるウエハ500の上面より上の領域88に制限される。本発明の一実施形態においては、シリコン源は、シラン(SiH)、又は或いは他のシリコン源ガス、例えば、ジシラン(Si)、トリシラン(Si)、ビスt-ブチルアミノシラン(BTBAS、(C22Si))であってもよい。一実施形態においては、キャリアガスは、Hと不活性ガス(例えば、窒素、ヘリウム、アルゴン)を含む混合物であってもよい。一実施形態においては、シランは、毎分約50標準立方センチメートル(sccm)〜約150sccmでチャンバに送られ、チャンバ90内の堆積温度(即ち、ヒータ80の温度)は約440℃〜約490℃の一定温度に維持され、堆積圧力は約150トール〜約350トールに維持される。他の重要なプロセスパラメータとしては、シラン前駆物質のガス分圧が含まれる。上記のように、シリコン前駆ガスのガス分圧は、ウエハ500より上の領域88について測定される。一実施形態においては、シランのガス分圧は、約0.5〜約3.5トールであってもよい。
[0037]ジシランの場合、このシリコン前駆ガスは、約50sccm〜約150sccmでチャンバ90内に送られ、チャンバ90内の堆積温度は、約425℃〜約475℃の一定温度に維持され、堆積圧力は、約30トール〜約225トールに維持される。ジシラン前駆物質のガス分圧が、約0.1トール〜約3.0トールであってもよい。トリシランの場合、この前駆ガスは、約200sccm〜約350sccmでチャンバ90に送られ、チャンバ90内の堆積温度は、約400℃〜約450℃の一定温度に維持され、堆積圧力は、約30トール〜約200トールに維持される。トリシラン前駆物質のガス分圧は、約0.1トール〜約2.5トールであってもよい。本発明の一実施形態においては、シリコン源ガスは、キャリアガス混合物の第1成分(上部の構成成分)に加えられ、入口20を通って反応チャンバ90に流れる。
[0038]代替的実施形態においては、前駆ガスは、ナノシリコン結晶形成のためにウエハ500の両側上の反応チャンバ90に送られてもよい(即ち、チャンバ90の領域88と89を通ってナノ結晶シリコンを同時堆積させる)。シラン前駆ガスは、約120sccm〜約180sccmでチャンバ90内に送られてもよく、チャンバ90内の堆積温度は約475℃〜約525℃に維持され、分圧(領域が領域88、89で画成された)が約0.8トール〜約1.2トールに維持される。ジシラン前駆ガスは、約10sccm〜約25sccmで、チャンバ90内に送られてもよく、チャンバ90内の堆積温度は約450℃〜約500℃で、分圧は約0.08トール〜約1.6トールである。
[0039]チャンバ内に配置されるサセプタ(例えば、サセプタ5)とウエハ(例えば、ウエハ500又はウエハ502)からの熱エネルギーは、シリコン源ガスを熱的に分解し、不連続でアモルファスのナノ結晶シリコン膜を、図5bに示されるように、シリコンウエハ502の上方に配置されるゲート誘電層又は層間絶縁膜504上に堆積させる。図5bは、説明を明確にするために簡略化された形式で示されているが、一実施例において、ナノ結晶シリコンは、約1E10結晶/cmより大きい密度を有し、約5ナノメートルよりも小さい平均粒径を有していてもよい。本発明の一実施形態においては、熱エネルギーだけが、付加的なエネルギー源、例えば、プラズマ又は光子による促進)を用いずに、シリコン源ガスを分解するために用いられる。ナノ結晶シリコンから形成されるゲート電極の1つの利点は、ナノスケール粒子が、小粒子が取込まれるためにより大きいバルクシリコンよりもより大きいバンドギャップを有することである。
本発明の一実施形態においては、堆積圧、温度、プロセスガスの流速と濃度は、ナノ結晶シリコン膜が、約5オングストローム/分(オングストローム毎分)〜約15オングストローム/分の範囲にある堆積速度で堆積させるように選択される。堆積速度は、プロセス化学、温度、又は圧力に左右されてもよい。例えば、シランは、約440℃〜約490℃の堆積温度、約150トール〜約350トールの堆積圧、約0.5トール〜約3.5トールの分圧に基づいて、約5オングストローム/分の流量で堆積してもよい。プロセスガス混合物は、所望の膜厚のナノ結晶シリコン膜506が形成されるまで、チャンバに絶えず送られる。
[0040]前述の明細書において、本発明は、その個々の例示的実施形態によって記載してきた。しかしながら、様々な修正と変更が、添付の特許請求の範囲に示されるように本発明の実施形態のより広い精神と範囲から逸脱することなく、それに対してなされてもよいことは明白である。従って、明細書と図面は、制限的な意味というよりは、例示とみなされるべきである。
図1は、第1断面と第2断面を通る、それぞれがチャンバの半分を通る“ウエハプロセス”位置における抵抗ヒータを有する処理チャンバの一実施形態の断面図を示す図である。 図2は、“ウエハ分離”位置における図1と同様の断面図を示す図である。 図3は、“ウエハ装填”位置における図1と同様の断面図を示す図である。 図4は、基板上にナノ結晶シリコン膜の不連続層を堆積させる方法の一実施形態のブロック図を示す図である。 図5aは、シリコンウエハ上に誘電体が形成された基板の一実施形態を示す図である。 図5bは、図5aの基板上に形成されたナノ結晶シリコンの一実施形態を示す図である。
符号の説明
5…サセプタ、10…第1高温計、15…第2高温計、20…ガス分配ポート、24…阻止板、25…面板、30…チャンバリッド、31…減圧排気、32…ポンプ、33…排出コンジット、40…入り口、41…トランスファブレード、45…チャンバ本体、50…第1加熱素子、57…第2加熱素子、60…リフタアセンブリ、65…軸、75…リフトプレート、80…抵抗ヒータ、85…排気板、90…反応チャンバ、95…リフトピン、100…チャンバ、414…チャネル、500…ウエハ、502…ドープされたシリコンウエハ、504…ゲート誘電体層、700…プロセッサ/コントローラ、702…メモリ、704…電源、4140…ポンピングチャネル。

Claims (30)

  1. 単一ウエハチャンバ内に基板を位置決めするステップと、
    該単一ウエハチャンバを加熱して、約300℃〜約490℃の堆積温度を生成させるステップと、
    該基板の表面に対して方向付けたシリコンガス源を約0.1トール〜約3.5トールの分圧で供給して、該基板上にナノ結晶シリコン層を形成させるステップと、
    を含む方法。
  2. 約10トール〜約350トールの堆積圧を生成させるステップを更に含む、請求項1記載の方法。
  3. 供給するステップが、該シリコン源に窒素キャリアガスを加える工程を更に含む、請求項2記載の方法。
  4. 前記ナノ結晶シリコン層が、アモルファスで不連続の層を備えている、請求項1記載の方法。
  5. 該ナノ結晶シリコン層が、約1E10結晶/cmより大きい密度を有し、約5ナノメートルよりも小さい平均粒径を有する、請求項1記載の方法。
  6. 該シリコン源がシランを含む、請求項1記載の方法。
  7. 該シリコン源がジシランを含む、請求項1記載の方法。
  8. 加熱するステップが、該単一ウエハチャンバ内に配置された二重抵抗ヒータで該堆積温度を維持する工程を含む、請求項1記載の方法。
  9. 基板上にナノ結晶シリコン層を堆積させる方法であって、
    該基板を単一ウエハチャンバ内に置くステップと、
    約300℃〜約490℃の堆積温度でシリコン前駆物質を供給するステップと、
    約10トール〜約350トールの堆積圧力を生成して、堆積速度と結晶密度を制御するステップと、
    を含み、前記シリコン前駆物質が該基板の片面に限定される前記方法。
  10. 供給するステップが、窒素キャリアガスを該シリコン前駆物質に加える工程を更に含む請求項9記載の方法。
  11. 供給するステップが、約0.5トール〜約3.5トールの分圧でシランを供給する工程を更に含む、請求項10記載の方法。
  12. 供給するステップが、約0.1トール〜約3.0トールの分圧でジシランを供給する工程を更に含む、請求項10記載の方法。
  13. 供給するステップが、2つのゾーンヒータで該温度を維持する工程を更に含む、請求項9記載の方法。
  14. 供給するステップが、該シリコン前駆物質にインサイチュでドーパントを加える工程を更に含む、請求項9記載の方法。
  15. 供給するステップが、約50sccm〜約150sccmの流量で該単一ウエハチャンバに該シリコン前駆物質を送る工程を更に含む、請求項9記載の方法。
  16. 機械によってアクセスされるときに、
    約300℃〜約490℃の堆積温度を生成させるステップと、
    約10トール〜約350トールの堆積圧を生成させるステップと、
    約0.1トール〜約3.5トールの分圧でシリコン源を該機械に供給して、該基板上にナノ結晶シリコン層を堆積させるステップと、
    を含む動作を機械に行わせる、データを含む機械がアクセス可能な媒体、
    を備えた装置。
  17. 該機械が、単一ウエハ堆積チャンバを含む、請求項16記載の装置。
  18. 該単一ウエハ堆積チャンバが、
    ナノ結晶シリコン堆積の間、該基板を固定する基板ホルダと、
    該単一ウエハ堆積チャンバにプロセスガス混合物を導入するガス分配システムと、
    堆積圧を制御するガス出口と結合されるポンプと、
    該ガス分配システムとポンプを制御するコントローラと、
    を備えている、請求項17記載の装置。
  19. 該ナノ結晶シリコン層が、アモルファスで不連続である、請求項17記載の装置。
  20. 該ナノ結晶シリコン層が、約1E10結晶/cmより大きい密度を有し、約5ナノメートルよりも小さい平均粒径を有する、請求項17記載の装置。
  21. ナノ結晶シリコンを堆積させる方法であって、
    堆積チャンバ内に、上面と底面を有するウエハを置くステップと、
    約440℃〜約490℃の温度に該堆積チャンバを加熱するステップと、
    約0.5トール〜約3.5トールの分圧でウエハの上面に対してシランを窒素キャリアガスと共に方向付けるステップと、
    を含む前記方法。
  22. 方向付けるステップが、ナノ結晶シリコンの堆積を該ウエハの該上面に限定する工程を更に含む、請求項21記載の方法。
  23. 加熱するステップが、二重抵抗ヒータで該堆積チャンバの該温度を上昇させ維持する工程を更に含む、請求項21記載の方法。
  24. 約150トール〜約350トールの堆積圧を安定化させるステップを更に含む、請求項21記載の方法。
  25. 方向付けるステップが、ナノ結晶シリコンの不連続層とアモルファス層を形成する工程を更に含む、請求項1記載の方法。
  26. ナノ結晶シリコンを堆積させる方法であって、
    堆積チャンバ内に上面と底面を有するウエハを置くステップと、
    約425℃〜約475℃の温度に堆積チャンバを加熱するステップと、
    約0.1トール〜約3.0トールの分圧で該ウエハの上面に対してジシランを窒素キャリアガスと共に方向付けるステップと、
    を含む、前記方法。
  27. 方向付けるステップが、ナノ結晶シリコンの堆積を該ウエハの上面に限定する工程を更に含む、請求項26記載の方法。
  28. 加熱するステップが、二重抵抗ヒータで該堆積チャンバの該温度を上昇させ維持する工程を更に含む、請求項26記載の方法。
  29. 約30トール〜約225トールの堆積圧を安定化させるステップを更に含む、請求項26記載の方法。
  30. 方向付けるステップが、ナノ結晶シリコンの不連続層とアモルファス層を形成する工程を更に含む、請求項26記載の方法。
JP2007522570A 2004-07-23 2005-07-13 単一ウエハチャンバを用いたナノ結晶シリコンの堆積 Expired - Fee Related JP4979578B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/898,094 2004-07-23
US10/898,094 US7265036B2 (en) 2004-07-23 2004-07-23 Deposition of nano-crystal silicon using a single wafer chamber
PCT/US2005/024921 WO2006019861A1 (en) 2004-07-23 2005-07-13 Deposition of nano-crystal silicon using a single wafer chamber

Publications (2)

Publication Number Publication Date
JP2008507846A true JP2008507846A (ja) 2008-03-13
JP4979578B2 JP4979578B2 (ja) 2012-07-18

Family

ID=35266976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007522570A Expired - Fee Related JP4979578B2 (ja) 2004-07-23 2005-07-13 単一ウエハチャンバを用いたナノ結晶シリコンの堆積

Country Status (5)

Country Link
US (2) US7265036B2 (ja)
JP (1) JP4979578B2 (ja)
KR (1) KR20070039964A (ja)
CN (1) CN1989270A (ja)
WO (1) WO2006019861A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013045789A (ja) * 2011-08-22 2013-03-04 National Institute Of Advanced Industrial & Technology 炭化ケイ素半導体装置の製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8433536B2 (en) * 2007-02-14 2013-04-30 The Regents Of The University Of California Method to determine thermal profiles of nanoscale circuitry
US20080246101A1 (en) * 2007-04-05 2008-10-09 Applied Materials Inc. Method of poly-silicon grain structure formation
US7846793B2 (en) * 2007-10-03 2010-12-07 Applied Materials, Inc. Plasma surface treatment for SI and metal nanocrystal nucleation
JP5283370B2 (ja) * 2007-11-29 2013-09-04 株式会社ニューフレアテクノロジー 気相成長装置および気相成長方法
WO2009082840A1 (en) * 2007-12-27 2009-07-09 Applied Materials, Inc. Method for forming a polysilicon film
US10546942B2 (en) * 2017-07-25 2020-01-28 International Business Machines Corporation Nanosheet transistor with optimized junction and cladding defectivity control
CN114086158A (zh) * 2021-11-29 2022-02-25 重庆忽米网络科技有限公司 一种用于cvd设备的晶圆沉积加工方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002093627A1 (en) * 2001-05-15 2002-11-21 Applied Materials, Inc. Doped silicon deposition process in resistively heated single wafer chamber
WO2004021423A1 (en) * 2002-08-30 2004-03-11 Motorola, Inc., A Corporation Of The State Of Delaware Method of forming nanocrystals

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69331659T2 (de) 1993-01-13 2002-09-12 Applied Materials Inc Verfahren zur Abscheidung von Polysiliziumschichten mit einer verbesserten Uniformität und dazugehörige Vorrichtung
JPH0786173A (ja) * 1993-09-16 1995-03-31 Tokyo Electron Ltd 成膜方法
US5677236A (en) * 1995-02-24 1997-10-14 Mitsui Toatsu Chemicals, Inc. Process for forming a thin microcrystalline silicon semiconductor film
US5852306A (en) 1997-01-29 1998-12-22 Micron Technology, Inc. Flash memory with nanocrystalline silicon film floating gate
JP3727449B2 (ja) 1997-09-30 2005-12-14 シャープ株式会社 半導体ナノ結晶の製造方法
JP3495889B2 (ja) 1997-10-03 2004-02-09 シャープ株式会社 半導体記憶素子
KR100271211B1 (ko) 1998-07-15 2000-12-01 윤덕용 나노결정을 이용한 비휘발성 기억소자 형성방법
US6281141B1 (en) * 1999-02-08 2001-08-28 Steag Rtp Systems, Inc. Process for forming thin dielectric layers in semiconductor devices
US6297095B1 (en) 2000-06-16 2001-10-02 Motorola, Inc. Memory device that includes passivated nanoclusters and method for manufacture
US6726955B1 (en) 2000-06-27 2004-04-27 Applied Materials, Inc. Method of controlling the crystal structure of polycrystalline silicon
US7439191B2 (en) 2002-04-05 2008-10-21 Applied Materials, Inc. Deposition of silicon layers for active matrix liquid crystal display (AMLCD) applications
JP2004165394A (ja) 2002-11-13 2004-06-10 Canon Inc 積層型光起電力素子
US6784103B1 (en) * 2003-05-21 2004-08-31 Freescale Semiconductor, Inc. Method of formation of nanocrystals on a semiconductor structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002093627A1 (en) * 2001-05-15 2002-11-21 Applied Materials, Inc. Doped silicon deposition process in resistively heated single wafer chamber
WO2004021423A1 (en) * 2002-08-30 2004-03-11 Motorola, Inc., A Corporation Of The State Of Delaware Method of forming nanocrystals
JP2005537660A (ja) * 2002-08-30 2005-12-08 フリースケール セミコンダクター インコーポレイテッド ナノ結晶を形成する方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013045789A (ja) * 2011-08-22 2013-03-04 National Institute Of Advanced Industrial & Technology 炭化ケイ素半導体装置の製造方法

Also Published As

Publication number Publication date
JP4979578B2 (ja) 2012-07-18
WO2006019861A1 (en) 2006-02-23
US20070287271A1 (en) 2007-12-13
CN1989270A (zh) 2007-06-27
KR20070039964A (ko) 2007-04-13
US7265036B2 (en) 2007-09-04
US20060019469A1 (en) 2006-01-26

Similar Documents

Publication Publication Date Title
US20080246101A1 (en) Method of poly-silicon grain structure formation
US6559039B2 (en) Doped silicon deposition process in resistively heated single wafer chamber
JP4979578B2 (ja) 単一ウエハチャンバを用いたナノ結晶シリコンの堆積
US7172792B2 (en) Method for forming a high quality low temperature silicon nitride film
JP4408699B2 (ja) オキシナイトライド堆積方法
TW426880B (en) Method and apparatus for forming insitu boron doped polycrystalline and amorphous silicon films
US6884464B2 (en) Methods for forming silicon comprising films using hexachlorodisilane in a single-wafer deposion chamber
US7335266B2 (en) Method of forming a controlled and uniform lightly phosphorous doped silicon film
JP2007516599A (ja) ゲルマニウム上の堆積前の表面調製
US20050227459A1 (en) Film formation method and apparatus for semiconductor process
US7687349B2 (en) Growth of silicon nanodots having a metallic coating using gaseous precursors
WO2003023859A1 (en) Bi-layer silicon film and method of fabrication
WO2005096358A1 (en) A silicon germanium surface layer for high-k dielectric integ ration
JP5224628B2 (ja) ランダム粒子構造を持つ多結晶シリコン膜の堆積方法、ドープされたランダム粒子構造を持つ多結晶シリコンゲート電極を堆積させる方法及びタングステン/シリコン複合膜を形成する方法
KR101970378B1 (ko) 인-시튜 수산화 장치
US20100203243A1 (en) Method for forming a polysilicon film
WO2004036636A1 (en) A film stack having a silicon germanium layer and a thin amorphous seed layer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080627

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101130

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120417

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees