CN1989270A - 利用单晶圆腔室沉积纳米晶体硅 - Google Patents

利用单晶圆腔室沉积纳米晶体硅 Download PDF

Info

Publication number
CN1989270A
CN1989270A CNA2005800249263A CN200580024926A CN1989270A CN 1989270 A CN1989270 A CN 1989270A CN A2005800249263 A CNA2005800249263 A CN A2005800249263A CN 200580024926 A CN200580024926 A CN 200580024926A CN 1989270 A CN1989270 A CN 1989270A
Authority
CN
China
Prior art keywords
deposition
wafer
chamber
nano
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800249263A
Other languages
English (en)
Inventor
希比·J·帕纳伊尔
李明
树林·王
乔纳森·C·皮克林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN1989270A publication Critical patent/CN1989270A/zh
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24Deposition of silicon only
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/813Of specified inorganic semiconductor composition, e.g. periodic table group IV-VI compositions
    • Y10S977/814Group IV based elements and compounds, e.g. CxSiyGez, porous silicon

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明公开了一种用于在衬底上沉积纳米晶体硅层的方法的不同实施方式。在本发明的一实施方式中,将衬底放置于单晶圆腔室中并加热至约300℃到490℃之间的温度。另外,将硅源导入所述单晶圆腔室中。

Description

利用单晶圆腔室沉积纳米晶体硅
技术领域
本发明的实施方式涉及半导体工艺领域,更具体地,涉及用于一种控制硅薄膜晶体结构的方法和设备。
背景技术
通过化学气相沉积(CVD)形成的多晶硅薄膜广泛应用于诸如微处理器和存储器等的集成电路制造中。多晶硅薄膜沉积工艺需要合适的物理、化学以及产品价值属性。例如,产品价值属性包括均匀厚度和均匀组成的多晶硅薄膜(例如,在晶圆内和晶圆与晶圆间)、低的微粒化学污染及高的制造产量。当满足这些特性时,则可以通过低成本制造高电学性能、高可靠性及高良率的器件晶圆。
在CVD工艺中,给定成分和流速的反应气体和稀释的惰性气体导入含有多个衬底的反应腔室(例如分批装料炉)中。多种气体向衬底移动并且在衬底上吸收反应物。原子发生迁移并化学反应而生成沉积于衬底上的薄膜(例如,多晶硅)。将未反应的气体和已反应的气体副产品解吸附并从反应腔室中去除。可通过多种方式(例如,加热、光子、催化作用或等离子体)提供致使反应发生的能量。传统的CVD***一般包括气源、进气管、流量控制器、反应腔室,一种用于加热其上将沉积薄膜的衬底的方法,以及温度传感器。传统的热CVD***利用温度作为用于气源的反应的主要动力。
在用于多晶硅沉积的一类CVD***中,一批硅晶圆垂直地放置于用于沉积的晶圆舟中并嵌入管形炉中。在管中通过电阻加热线圈辐射加热(大于600℃)该晶圆。反应气体利用流量控制器计量流入该管的一端(例如气体入口)。反应副产品从管的另一端抽出(例如,经由排出泵)。
随着半导体技术进步,例如,对于亚-100纳米(nm)器件的极浅结,薄膜沉积需要能在越来越低的温度下进行。薄膜内纳米晶体硅结构的形成取决于纳米晶体硅尺寸和密度的控制。分批装料炉***的一个问题在于它们不能容许在低温下(例如,低于500℃)的纳米晶体硅薄膜沉积。分批装料炉***的另一个问题在于它们存在公知的“耗尽效应”的缺点。由于反应物通过晶圆表面的反应而消耗,因此耗尽效应降低气相浓度。因此,靠近入口的晶圆暴露在较高浓度的反应气体中。从而靠近入口处放置的晶圆沉积速率较大,而难以获得均匀厚度。
发明内容
本发明公开了一种用于在衬底上沉积纳米晶体硅层的方法。在本发明的一实施方式中,将衬底放置于单晶圆腔室中并加热至约300℃至约490℃之间的温度。另外,将硅源通入单晶圆腔室中,在替代的实施方式中,在单晶圆腔室中产生的气压约10Torr到约350Torr之间。
附图说明
本发明的实施方式通过以下附图中图示描述的实施例进行说明,但该实施例并非对本发明的限定,其中:
图1为具有在各通过一半腔室的第一截面和第二截面上的“晶圆-处理”位置处的电阻加热器的处理腔室的一实施方式的截面侧视图;
图2为“晶圆分离”位置处的如图1的类似截面侧视图;
图3为“晶圆装载”位置处的如图1的类似截面侧视图;
图4为一种用于在衬底上沉积纳米晶体硅薄膜的不连续层方法的一实施方式的方框图;
图5a为具有形成在硅晶圆上的介质的衬底的一实施方式的示意图;
图5b为形成在图5a的衬底上的纳米晶体硅的一实施方式的示意图。
具体实施方式
在以下的说明书中,为了提供对本发明实施方式的全面理解,将对诸如具体材料或成分的实施例进行大量具体的描述。然而,对于本领域的普通技术人员来说很明显可不必应用这些具体的描述来实践本发明的实施方式。在其他实施例中,为了避免使本发明实施方式产生不必要的混淆,没有对公知的元件或方法进行详细描述。
用于本文的术语“在...之上”、“在...上部”、“在...下部”、“在...之间”和“相邻”指一层或元件参照于另一层或元件的相对位置。因此,设置在另一元件上、在另一元件上部或下部的第一元件可以直接与第一元件相接触或者可能具有一个或多个居间元件。另外,与另一元件靠近或相邻设置的一个元件可以直接与第一元件相接触或者可以具有一个或多个居间元件。
说明书中任意参照的“一个实施方式”或“一实施方式”意指在要求保护的主题的至少一个实施方式中包括与该实施方式相关的具体特征、结构或属性。说明书中不同位置处以“一个实施方式中”出现的短语,并不一定都指同一实施方式。
现描述在衬底上沉积和/或形成纳米晶体硅薄膜的实施方式。在本发明的一实施方式中,用于形成纳米晶体硅薄膜的工艺环境可为单晶圆沉积腔室,其中采用诸如低压化学气相沉积(LPCVD)的一种CVD沉积方法在衬底上形成纳米晶体硅表面。纳米晶体硅薄膜的生长速率可控制为预定值以形成具有特定密度和尺寸、晶圆与晶圆间重现性及低热预算的硅薄膜。单晶圆沉积腔室具有在纳米晶体硅沉积期间精确地维持预期的沉积温度以及气压控制的优点。在一实施方式中,纳米晶体硅可为不连续的,并且掺杂纳米晶体硅和无掺杂纳米晶体硅的形成都可利用单晶圆腔室获得。在另一实施方式中,相对低的沉积温度导致形成不定形的纳米晶体硅层。本发明的实施方式优于用于形成纳米晶体硅层包含多个步骤(例如,非晶硅沉积接着退火处理以使该非晶硅再结晶成纳米晶体)的现有技术方法。在本发明的一个实施方式中,可在沉积腔室中执行的单个步骤实现纳米晶体硅的形成。
可通过包含所需成分(例如硅前驱物)的气相化学物(即反应物)的反应获得在衬底上沉积纳米晶体硅。将反应气体导入反应腔室中并在衬底的加热表面处分解和/或反应以形成纳米晶体硅薄膜。在一实施方式中,反应腔室可为一次只容纳一个衬底或晶圆的腔室。图1-图3为可用于执行本发明实施方式的设备的一实施方式。在一具体实施方式中,该设备可为LPCVD腔室100。图1-图3各示出了通过两个不同截面的截面侧视图,每个截面表示通过诸如电阻反应器的一种反应器的约一半LPCVD腔室100的视图。图1-图3所示的LPCVD腔室100由在一实施方式中维持提供沉积腔室约10Torr到约350Torr之间气压的材料构成。为了描述起见,LPCVD腔室100可具有约5-6升的腔室体积。如以下更详细的描述,图1示出了“晶圆-处理”位置处的处理腔室主体45的内部,图2示出了“晶圆-分离”位置处腔室的相同示图,以及图3示出了“晶圆装载”位置处腔室主体45的相同截面侧视图。在每个图示中,为表示晶圆500在LPCVD腔室100中的位置,用虚线描述该晶圆。在一实施方式中,LPCVD腔室100适用于固定仅一个晶圆(即,单晶圆腔室)。还可以设计腔室主体45的尺寸以容纳具有直径约200mm至约300mm之间的晶圆。
图1-图3示出了限定反应腔室90的腔室主体45,在该反应腔室90中一种或多种工艺气体发生热分解以在晶圆500上形成纳米晶体硅薄膜。在一实施方式中,腔室主体45由铝构成并具有使水从其抽送通过例如在腔室壁内的通道55,以隔离晶圆500周围的反应区域并防止在腔室45的内壁上沉积。在一实施方式中,LPCVD腔室100可为“冷壁”反应腔室。位于反应腔室90中的元件为电阻加热器80,其在该示图中包括由轴65支撑的基座5。基座5具有的足以支撑诸如半导体晶圆500(以虚线示出)的衬底的表面面积。晶圆500可为当制造集成电路时产生的任意表面,在其上可形成导体层。因此晶圆500可包括例如形成在硅晶圆上的有源器件和无源器件,诸如晶体管、电容、电阻、扩散结、栅极、局部互联等。
图1还示出了加热器80一部分的截面图,该加热器80包括基座5主体的截面和轴65的截面。在该图中,图1示出了具有形成于其内的两个加热元件即第一加热元件50和第二加热元件57的基座5主体。每个加热元件(例如,加热元件50和加热元件57)由具有与基座5的材料类似的热膨胀特性的材料组成。在一实施方式中,用于基座5的材料可为钼(Mo),或现有技术公知的其他加热元件。在一实施方式中,第一加热元件50和第二加热元件57包括以螺旋结构的钼材料薄层。LPCVD腔室100的双加热器***具有允许对纳米晶体硅沉积温度精确控制的优势。在替代的实施方式中,LPCVD腔室100可包括灯加热器取代以上所述的加热元件50和57所采用的电阻型加热器。
这里所述的纳米晶体硅沉积方法的一个优势在于沉积温度相对低(例如,500℃以下)。在一实施方式中,LPCVD腔室100的沉积温度为约300℃到约490℃之间。在一实施方式中,沉积温度可指基座5所测得的或设定的温度。在替代的实施方式中,沉积温度可指第一加热元件50和第二加热元件57或加热器80所测得的或设定的温度。由LPCVD腔室100提供的沉积环境容许精确控制温度和气压,其为在晶圆500上形成纳米晶体硅的重要因素。由于纳米晶体硅在相对低的温度下形成,因此维持精确的沉积温度是至关重要的。在一实施方式中,具有加热元件50和57的加热器80具有精确的温度控制和稳定性。通过预锻模板24和多孔面板25的工艺气体通道具有朝向晶圆500均匀分布气体的优势。在一实施方式中,用于反应腔室90的材料与工艺气体和其他化学物相容,该其他化学物质诸如可导入反应腔室90的清洗化学物质(例如,三氟化氮)。
加热器80的暴露表面可由多种与工艺相容的材料组成。例如,基座5和加热器80的轴65可由类似的氮化铝材料组成。替代地,基座5的表面可由高热传导的氮化铝材料组成(在一实施方式中,以具有约140W/mK的热传导率约95%纯度的配比),同时轴65由较低热传导的氮化铝组成。在一实施方式中,加热器80的基座5可通过扩散结合或铜焊耦合至轴65,原因在于这种耦合方式可容许反应腔室90的环境。
图1中,第二加热元件57形成在位于第一加热元件50下方(相对于图中的基座表面)的基座5主体的平面上。第一加热元件50和第二加热元件57分别耦合至电源终端。该电源终端沿如导线向下的方向经由轴65通过纵向延伸的开口延伸至电源,该电源提供加热基座5的表面所需的能量。通过腔室盖的开口延伸为两个高温计,即第一温度计10和第二温度计15。每个温度计提供关于基座5的表面处(或者基座5的晶圆表面处)的温度数据。另外注意图1所示的加热器80的截面设置热偶70。热偶70经由轴65通过径向延伸的开口而延伸至正好位于基座上表面或顶表面以下的点。
工艺气体通过位于腔室主体45的腔室盖30顶表面的气体分配口20进入另外密封的反应腔室90。接着该工艺气体通过预锻模板24以在与晶圆表面面积一致的区域分布气体。此后,通过在该视图中位于电阻加热器80上部并与反应腔室90内部的腔室盖30相耦合的多孔面板25分布工艺气体。在一实施方式中,预锻模板24与面板25结合在靠近晶圆500的顶表面处产生均匀分布的工艺气体。
如图所示,在反应腔室90中,经过腔室主体45部分一侧的入口40将晶圆500放置于加热器80的基座5上。为了容纳用于处理的晶圆,将加热器80降低使得基座5的表面位于如图3所示的入口40的下方。在一实施方式中,利用自动输送机械装置,可通过例如传送叶片41将晶圆500的加载到反应腔室90中的基座5的上表面上。一旦装载完成,将入口40密封并且通过诸如步进电机(如图1示出)的升降组件60将加热器80以朝面板25上方的(例如向上)方向升高。当晶圆500离面板25(如图1示出)较短的距离(例如400-700mil)时,停止上升。在图1的晶圆处理位置中,反应腔室90有效地分为两个区,即位于基座5的上表面处的第一区2和位于基座5的下表面处的第二区4。
由于在反应腔室90中设置晶圆500,第一区2包括位于晶圆500上部的区域88从而纳米晶体硅薄膜/层的形成限定于上表面(即,多孔面板25下部的表面)。也就是说,纳米晶体硅薄膜沉积限制于晶圆500的一侧。在一实施方式中,区域88限定诸如硅前驱物的气源的反应腔室90中的局部气压区域(即,(前驱物的流速/总流速)×腔室气压)。在替代的实施方式中,在晶圆500两侧用于硅薄膜沉积的第一区和第二区中均可实现纳米晶体硅的形成。因此,对应晶圆500的顶表面和底表面的区域88和区域89,限定用于双侧硅薄膜沉积的局部气压区域。
这里,利用气体控制板控制的工艺气体通过气体分配端口20、通过预锻模板24和多孔面板25进入反应腔室90中。工艺气体热分解以在晶圆上形成薄膜。同时,向第二腔室区中导入诸如氮气的惰性底部清洗气体以阻止在该区中形成薄膜。在气压控制***中,通过耦合至反应腔室90的一个或多个气压调节器(未示出)建立并维持反应腔室90中的气压。在一实施方式中,例如,通过耦合至现有技术公知的腔室主体45的巴拉特(baratron)气压调节器建立并维持气压。在一实施方式中,该巴拉特(baratron)气压调节器维持用于在晶圆500上沉积纳米晶体硅的气压值约为10Torr到约350Torr之间。
残余的工艺气体通过抽吸板85从反应腔室90抽送至位于腔室主体45一侧的收集容器(真空抽吸31(vacuum pumpout))。抽吸板85产生两个流动区域导致在晶圆500上形成纳米晶体硅层的气流图案。
设置于设备外部的泵32在抽吸管道4140内(图1到图3的管道414下方)提供真空压力以通过真空抽吸31使工艺气体和清洗气体都从反应腔室90中抽出。气体沿着排气管道33从反应腔室90中排出。优选地通过沿着管道33设置的节流阀34控制经过管道4140的排气流速。在一实施方式中,利用传感器(未示出)进行监控并通过改变节流阀34的管道33的截面面积控制工艺反应腔室90内的气压。优选地,控制器或者处理器(也未示出)接收来自表示腔室气压的传感器的信号并相应地调节节流阀34以维持反应腔室90内的预定气压。
一旦晶圆500的处理完成,反应腔室90可利用诸如氮气的惰性气体进行清洗。在处理和清洗之后,通过升降组件60将加热器80沿向下的方向移动(例如降低)至如图2所示的位置。随着加热器80移动,升降杆95与位于反应腔室90的基座处的升降板75相接触,其中升降杆95具有通过基座表面5的开口或通孔延伸的一端和从基座下(例如下部)表面以悬臂方式延伸的第二端。如图2所示,在一实施方式中,升降板75保持在晶圆处理位置(即如图1所示的相同位置)。随着加热器80继续通过组件60的运动沿向下方向移动,升降杆95保持静止并最终延伸到基座5的上部或者顶表面上以使处理的晶圆500与基座5的表面分离。基座5的表面移至入口40的下方位置。
一旦处理的晶圆500从基座5的表面分离,自动机械装置的传送叶片41通过开口40嵌入在升降杆95头部的下方,并且晶圆500通过升降杆95支撑。接着,升降组件60向下移动(例如降低)加热器80和升降板75至“晶圆装载”位置。通过沿向下方向移动升降板75,升降杆95也沿向下方向移动,直到所处理的晶圆500的表面与传送叶片41相接触为止。然后,通过例如自动输送机械装置从入口40移除所处理的晶圆500,该自动输送机械装置将晶圆500移走并传送至下一处理步骤。然后向反应腔室90中载入第二晶圆(未示出)。通常颠倒以上所述的步骤将晶圆500放入处理位置。
单晶圆LPCVD腔室100包括处理器/控制器700和诸如硬盘驱动器的存储器702。处理器/控制器700可包括单板(SBC)模拟和数字输入/输出板、接口板和步进电机控制器板并耦接至电源704。处理器/控制器700控制LPCVD腔室100的所有工作。控制器700执行***控制软件,其为存储在诸如存储器702的计算机可读媒介中的计算机可读程序。计算机可读媒介包括以由机器(即,计算机、网络设备、个人数字助理、诸如单晶圆沉积腔室的制造工具、具有一个或多个处理器的任意设备等)可存取形式提供(即,存储和/或传输)信息的任意机械装置。例如,计算机可读媒介包括可读写的/不可读写的媒介(例如只读存储器(ROM);随机存取存储器(RAM);磁盘存储媒介;光存储媒介;闪存器等),以及电学、光学、声学或其他形式的传播信号(例如,载波、红外信号、数字信号等)。
计算机程序包括指令集,该指令集用于指定时间、气体混合物、腔室气压、加热器温度、电源(例如704)、基座位置和纳米晶体硅沉积工艺的其他参数。可用诸如680000汇编语言、C、C++、Pascal、Fortran或其他任意传统的计算机可读程序语言编写该计算机程序代码。可在存储器702中存储用于执行工艺气体混合、气压控制和加热器控制的子程序。存储器702还存储形成例如具有不连续晶粒结构的纳米晶体硅薄膜所需的诸如工艺气体流速和组成、温度和气压的工艺参数。在一实施方式中,LPCVD腔室100包括存储器702中的指令和工艺参数,其用于将硅源气体和载气提供至反应腔室90中,将基座5加热至约300℃到约490℃之间的温度,以及在反应腔室90中产生约10Torr到约350Torr之间的气压从而通过热化学气相沉积将纳米晶体硅薄膜可沉积在晶圆500上。
图4示出了一种利用图1-图3的单晶圆LPCVD腔室(例如100)用于在衬底上沉积非晶硅薄膜的不连续层的方法的一实施方式的方框图。如图400的方框402所述,将晶圆或衬底(例如,晶圆500)放置于沉积腔室(例如,单晶圆沉积腔室90)中。在本发明的一实施方式中,沉积有纳米晶体硅薄膜的位置通常用作半导体集成电路的晶体管的栅极,晶圆可为具有栅介电层504的掺杂硅晶圆502,所述栅介电层504为诸如如图5a所示在其上形成的氧化硅或氮氧化硅。掺杂物的示例包括,但不限于,锗烷(GeH4)、磷化氢(PH3)和乙硼烷(B2H6)。在一实施方式中,硅前驱物气体可包括原位置掺杂物从而不需要独立的掺杂步骤(即,掺杂物可利用载气输送)。如果纳米晶体硅薄膜用作互连电极或电容电极,则可在形成于掺杂硅晶圆502上部的层间介质504上形成纳米晶体硅薄膜。晶圆通过如图3所示的传送叶片(例如41)传送至腔室中。然后,加热器(例如加热器80)从晶圆装载位置移动至如图1所示的晶圆处理位置。
接着,如方框404和406中所述,在腔室中获得并稳定预期的沉积温度和气压。在一实施方式中,腔室的沉积温度可为约300℃到约490℃之间。腔室的沉积气压可设置为约10Torr到约350Torr之间。如以下更详细的描述,根据使用的特定前驱物气体,优选的温度可在约400℃到约475℃之间,以及优选的气压可为约30Torr到约350Torr之间。接着,向腔室中导入流动的载气或稀释气体。在一实施方式中,该载气或稀释气体可为氮气或氩气。
接着,如方框408所示,一旦温度、气压和气流已稳定,在局部气压约0.1Torr到约3.5Torr下,通过载气(例如氮气、氦气、氩气)将硅源(即前驱物)送入腔室中。将硅源和载气送入腔室中以在如图5b所示在衬底500上沉积纳米晶体硅薄膜506。硅源气流限制于位于晶圆500的顶表面上部用于在晶圆500的一侧上沉积纳米晶体硅的区域88。在本发明的一实施方式中,硅源可为诸如硅烷(SiH4)的气体,或者替代地诸如乙硅烷(Si2H6)、丙硅烷(Si3-H6)和双-叔丁基氨基硅烷(BTBAS,(C8H22N2Si)的其他硅源气体。在一实施方式中,载气可为包含氢气和惰性气体(例如,氮气、氦气、氩气)的混合气体。在一示例中,硅烷以约每分钟50标准立方厘米(sccm)到约150sccm之间的速率送入腔室中,同时腔室90中的沉积温度维持在稳定的温度约440℃到约490℃之间,以及沉积气压在约150Torr到约350Torr之间。另一重要的工艺参数包括硅烷前驱物的局部气压。如上所述,对晶圆500上方的区域88测量硅前驱物气体的局部气压。在一实施方式中,硅烷的局部气压可为约0.5Torr到约3.5Torr之间。
对于乙硅烷,将这种硅前驱物气体以约50sccm到约150sccm送入腔室90中,同时腔室90中的沉积温度维持在稳定的温度约425℃到约475℃之间,以及沉积气压在约30Torr到约225Torr之间。乙硅烷前驱物的局部气压可为约0.1Torr到约3.0Torr之间。对于三硅烷,将这种硅前驱物气体以约200sccm到约350sccm送入腔室90中,同时腔室90中的沉积温度维持在稳定的温度约400℃到约450℃之间,并且沉积气压在约30Torr到约200Torr之间。三硅烷前驱物的局部气压可为约0.1Torr到约2.5Torr之间。在本发明的一实施方式中,将硅源气体加入至载气混合的第一部件(上部件)并通过入口20流入至反应腔室90中。
在替代的实施方式中,前驱物气体可送入反应腔室90中晶圆500的两侧用于纳米晶体硅形成(即,通过腔室90的区域88和89同时沉积纳米晶体硅)。硅烷前驱物气体可以约120sccm至约180sccm之间的流速送入腔室90中,同时腔室90中的沉积温度维持在约475℃到约525℃之间,并且局部气压(由区域88、89限定的区域)约0.8Torr到约1.2Torr之间。乙硅烷前驱物气体可以约10sccm至约25sccm之间的流速送入腔室90中,同时腔室90中的沉积温度在约450℃到约500℃之间,并且局部气压约0.8Torr到约1.6Torr之间。
来自设置于腔室内的基座(例如,基座5)和晶圆(例如,晶圆500或晶圆502)的热能使硅源气体热分解并如图5b所示在设置于硅晶圆502上的栅电介质或层间介质504上沉积不连续的和不定形的纳米晶体硅薄膜。虽然为清楚描述起见,图5b以简化形式进行描述,在一实施方式中,纳米晶体硅层可具有大于约1E10 cystal/cm2的密度及小于约5纳米的平均晶粒直径。在本发明的一实施方式中,在不借助诸如等离子体或光子增强的附加能源的情况下,仅采用热能分解硅源气体。由纳米晶体硅形成栅极的一个优点在于由于小微粒的限制导致纳米级微粒具有比较大体硅更大的带隙。
在本发明的一实施方式中,选择沉积气压、温度和工艺气体流速和密度从而纳米晶体硅薄膜以约5/min(埃每分钟)至约15/min的沉积速率进行沉积。沉积速率取决于工艺化学、温度或气压。例如,在基于沉积温度约440℃到约490℃之间,沉积气压约150Torr到约350Torr之间,并且局部气压约0.5Torr到约3.5Torr之间的情况下,硅烷可以速率约5/min进行沉积。工艺气体混合持续通入腔室中直到预定厚度的纳米晶体硅薄膜506形成为止。
在以上所述的说明书中,本发明已通过具体的示例性实施方式对本发明进行描述。然而,很显然在不偏离如所附权利要求书要求保护的本发明实施方式的更广的精神和范围内,可对本发明的实施方式进行各种改进和变化。因此,说明书和附图应理解为是描述性的而不是限制性意义。

Claims (30)

1.一种方法,包括:
在单晶圆腔室中定位衬底;
加热所述单晶圆腔室以获得约300℃至约490℃之间的沉积温度;以及
在局部气压为约0.1Torr到约3.5Torr之间的状态下,向衬底表面提供硅气体源以在所述衬底上形成纳米晶体硅层。
2.根据权利要求1所述的方法,其特征在于,还包括产生约10Torr到约350Torr之间的沉积气压。
3.根据权利要求2所述的方法,其特征在于,导入步骤还包括向硅源中加入氮气载气。
4.根据权利要求1所述的方法,其特征在于,所述纳米晶体硅层包括不定形的不连续层。
5.根据权利要求1所述的方法,其特征在于,所述纳米晶体硅层具有大于约1E10 crystal/cm2的密度和小于约5纳米的平均晶粒直径。
6.根据权利要求1所述的方法,其特征在于,所述硅源包括硅烷。
7.根据权利要求1所述的方法,其特征在于,所述硅源包括乙硅烷。
8.根据权利要求1所述的方法,其特征在于,利用设置于所述单晶圆腔室内的双电阻加热器加热并维持所述沉积温度。
9.一种在衬底上沉积纳米晶体硅层的方法,其特征在于,包括:
将衬底放置于单晶圆腔室中;
在约300℃到490℃之间的沉积温度下导入硅前驱物;
产生约10Torr到约350Torr之间的沉积气压以控制沉积速率和晶体密度,其中所述硅前驱物限制于所述衬底的一个表面。
10.根据权利要求9所述的方法,其特征在于,所述导入步骤还包括将氮气载气加入所述硅前驱物中。
11.根据权利要求10所述的方法,其特征在于,所述导入步骤还包括在约0.5Torr至约3.5Torr之间的局部气压下导入硅烷。
12.根据权利要求10所述的方法,其特征在于,所述导入步骤还包括在局部气压约0.1Torr到约3.0Torr之间下导入乙硅烷。
13.根据权利要求9所述的方法,其特征在于,所述导入步骤还包括利用双区加热器维持所述温度。
14.根据权利要求9所述的方法,其特征在于,所述导入步骤还包括原位置将掺杂物加入所述硅前驱物中。
15.根据权利要求9所述的方法,其特征在于,所述导入步骤还包括将所述硅前驱物以约50sccm至约150sccm的流速通入至所述单晶圆腔室中。
16.一种设备,其特征在于,包括:
包含数据的机器可存取媒介,当由机器存取所述数据时,使所述机器执行操作,所述操作包括:
获得约300℃到490℃之间的沉积温度;
产生约10Torr到约350Torr之间的沉积气压;以及
在局部气压约0.1Torr到约3.5Torr之间下,将硅源导入所述机器中以在所述衬底上沉积纳米晶体硅层。
17.根据权利要求16所述的设备,其特征在于,所述机器包括单晶圆沉积腔室。
18.根据权利要求17所述的设备,其特征在于,所述单晶圆沉积腔室包括:
衬底固定器以在纳米晶体硅沉积期间固定所述衬底;
气体输送***以将工艺气体混合导入所述单晶圆沉积腔室中;
与气体出口耦合的泵以控制所述沉积气压;以及
控制器以控制所述气体输送***和泵。
19.根据权利要求17所述的设备,其特征在于,所述纳米晶体硅层为不定形的和非连续的。
20.根据权利要求17所述的设备,其特征在于,所述纳米非晶硅层具有大于约1E10 crystal/cm2的密度和小于约5nm的平均晶粒直径。
21.一种用于沉积纳米晶体硅的方法,其特征在于,包括:
在沉积腔室内放置具有顶表面和底表面的晶圆;
将所述沉积腔室加热至约440℃到490℃之间的温度;以及
在约0.5Torr到约3.5Torr的局部气压下,将硅烷与氮气载气一起导入至所述晶圆的顶表面。
22.根据权利要求21所述的方法,其特征在于,所述导入步骤还包括使纳米晶体硅沉积限制于所述晶体硅的顶表面。
23.根据权利要求21所述的方法,其特征在于,所述加热步骤还包括利用双电阻加热器升高并维持所述沉积腔室的温度。
24.根据权利要求21所述的方法,其特征在于,还包括将沉积气压稳定在约150Torr到约350Torr之间。
25.根据权利要求1所述的方法,其特征在于,所述导入步骤还包括形成不连续的和不定形的纳米晶体硅层。
26.一种用于沉积纳米晶体硅的方法,其特征在于,包括:
将具有顶表面和底表面的晶圆放置于沉积腔室内;
将所述沉积腔室加热至约425℃到475℃之间的温度;
在约0.1Torr到约3.0Torr的局部气压下,将乙硅烷与氮气载气一起导向所述晶圆的顶表面。
27.根据权利要求26所述的方法,其特征在于,所述导入步骤还包括使纳米晶体硅沉积限制于所述晶圆的顶表面。
28.根据权利要求26所述的方法,其特征在于,所述加热步骤还包括利用双电阻加热器升高并维持所述沉积腔室的温度。
29.根据权利要求26所述的方法,其特征在于,还包括将沉积气压稳定在约30Torr至约225Torr之间。
30.根据权利要求26所述的方法,其特征在于,所述导入步骤还包括形成不连续的和不定形的纳米晶体硅层。
CNA2005800249263A 2004-07-23 2005-07-13 利用单晶圆腔室沉积纳米晶体硅 Pending CN1989270A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/898,094 2004-07-23
US10/898,094 US7265036B2 (en) 2004-07-23 2004-07-23 Deposition of nano-crystal silicon using a single wafer chamber

Publications (1)

Publication Number Publication Date
CN1989270A true CN1989270A (zh) 2007-06-27

Family

ID=35266976

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800249263A Pending CN1989270A (zh) 2004-07-23 2005-07-13 利用单晶圆腔室沉积纳米晶体硅

Country Status (5)

Country Link
US (2) US7265036B2 (zh)
JP (1) JP4979578B2 (zh)
KR (1) KR20070039964A (zh)
CN (1) CN1989270A (zh)
WO (1) WO2006019861A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114086158A (zh) * 2021-11-29 2022-02-25 重庆忽米网络科技有限公司 一种用于cvd设备的晶圆沉积加工方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8433536B2 (en) * 2007-02-14 2013-04-30 The Regents Of The University Of California Method to determine thermal profiles of nanoscale circuitry
US20080246101A1 (en) * 2007-04-05 2008-10-09 Applied Materials Inc. Method of poly-silicon grain structure formation
US7846793B2 (en) * 2007-10-03 2010-12-07 Applied Materials, Inc. Plasma surface treatment for SI and metal nanocrystal nucleation
JP5283370B2 (ja) * 2007-11-29 2013-09-04 株式会社ニューフレアテクノロジー 気相成長装置および気相成長方法
WO2009082840A1 (en) * 2007-12-27 2009-07-09 Applied Materials, Inc. Method for forming a polysilicon film
JP2013045789A (ja) * 2011-08-22 2013-03-04 National Institute Of Advanced Industrial & Technology 炭化ケイ素半導体装置の製造方法
US10546942B2 (en) * 2017-07-25 2020-01-28 International Business Machines Corporation Nanosheet transistor with optimized junction and cladding defectivity control

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69331659T2 (de) * 1993-01-13 2002-09-12 Applied Materials Inc Verfahren zur Abscheidung von Polysiliziumschichten mit einer verbesserten Uniformität und dazugehörige Vorrichtung
JPH0786173A (ja) * 1993-09-16 1995-03-31 Tokyo Electron Ltd 成膜方法
US5677236A (en) * 1995-02-24 1997-10-14 Mitsui Toatsu Chemicals, Inc. Process for forming a thin microcrystalline silicon semiconductor film
US5852306A (en) * 1997-01-29 1998-12-22 Micron Technology, Inc. Flash memory with nanocrystalline silicon film floating gate
JP3727449B2 (ja) * 1997-09-30 2005-12-14 シャープ株式会社 半導体ナノ結晶の製造方法
JP3495889B2 (ja) * 1997-10-03 2004-02-09 シャープ株式会社 半導体記憶素子
KR100271211B1 (ko) * 1998-07-15 2000-12-01 윤덕용 나노결정을 이용한 비휘발성 기억소자 형성방법
US6281141B1 (en) * 1999-02-08 2001-08-28 Steag Rtp Systems, Inc. Process for forming thin dielectric layers in semiconductor devices
US6297095B1 (en) * 2000-06-16 2001-10-02 Motorola, Inc. Memory device that includes passivated nanoclusters and method for manufacture
US6726955B1 (en) * 2000-06-27 2004-04-27 Applied Materials, Inc. Method of controlling the crystal structure of polycrystalline silicon
US6559039B2 (en) * 2001-05-15 2003-05-06 Applied Materials, Inc. Doped silicon deposition process in resistively heated single wafer chamber
US7439191B2 (en) * 2002-04-05 2008-10-21 Applied Materials, Inc. Deposition of silicon layers for active matrix liquid crystal display (AMLCD) applications
US6808986B2 (en) * 2002-08-30 2004-10-26 Freescale Semiconductor, Inc. Method of forming nanocrystals in a memory device
JP2004165394A (ja) 2002-11-13 2004-06-10 Canon Inc 積層型光起電力素子
US6784103B1 (en) * 2003-05-21 2004-08-31 Freescale Semiconductor, Inc. Method of formation of nanocrystals on a semiconductor structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114086158A (zh) * 2021-11-29 2022-02-25 重庆忽米网络科技有限公司 一种用于cvd设备的晶圆沉积加工方法

Also Published As

Publication number Publication date
US20070287271A1 (en) 2007-12-13
JP2008507846A (ja) 2008-03-13
US7265036B2 (en) 2007-09-04
WO2006019861A1 (en) 2006-02-23
KR20070039964A (ko) 2007-04-13
US20060019469A1 (en) 2006-01-26
JP4979578B2 (ja) 2012-07-18

Similar Documents

Publication Publication Date Title
US20080246101A1 (en) Method of poly-silicon grain structure formation
CN100392148C (zh) 用单晶片低压cvd淀积氧化硅和氮氧化物的方法
Kamins Polycrystalline silicon for integrated circuits and displays
JP2962417B2 (ja) ビス(t−ブチルアミノ)シランからの窒化珪素の化学気相成長法
CN1989270A (zh) 利用单晶圆腔室沉积纳米晶体硅
CN1926668B (zh) 在高介电常数的介电材料上的硅的氮氧化物层的形成
US7473655B2 (en) Method for silicon based dielectric chemical vapor deposition
CN100529174C (zh) 形成高质量的低温氮化硅膜的方法和设备
US6544900B2 (en) In situ dielectric stacks
TW426880B (en) Method and apparatus for forming insitu boron doped polycrystalline and amorphous silicon films
CN105296963B (zh) 半导体器件的制造方法及衬底处理装置
US20080268154A1 (en) Methods for depositing a high-k dielectric material using chemical vapor deposition process
US20050145177A1 (en) Method and apparatus for low temperature silicon nitride deposition
KR20060054387A (ko) 증착 전 게르마늄 표면 처리 방법
CN103890910A (zh) 等离子体活化保形电介质膜沉积
JP2009500864A (ja) 均一バッチ膜被着工程および、それに従って生産されるフィルム
JP2004529489A (ja) 高誘電率ゲート絶縁層の形成方法
CN101436533A (zh) 使用搀杂物和具有受控晶体结构的多层硅薄膜来调整多晶硅薄膜和周围层的应力
KR102604694B1 (ko) 기판들의 라디칼 및 열 처리를 위한 시스템 및 방법
CN1930675A (zh) 前金属介电层的有限热预算形成
JPH05326413A (ja) 気相成長膜の形成方法、半導体製造装置、および半 導体装置
WO2022196339A1 (ja) 半導体装置の製造方法、基板処理装置及びプログラム
JP6470468B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
US5783257A (en) Method for forming doped polysilicon films
KR100944831B1 (ko) 반도체 장치의 제조 방법 및 성막 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication