JP2008507689A - 電気部品とプリント回路の間に電気接続部を形成する、少なくとも1つの導電ジョイントを試験するための装置および方法 - Google Patents
電気部品とプリント回路の間に電気接続部を形成する、少なくとも1つの導電ジョイントを試験するための装置および方法 Download PDFInfo
- Publication number
- JP2008507689A JP2008507689A JP2007521979A JP2007521979A JP2008507689A JP 2008507689 A JP2008507689 A JP 2008507689A JP 2007521979 A JP2007521979 A JP 2007521979A JP 2007521979 A JP2007521979 A JP 2007521979A JP 2008507689 A JP2008507689 A JP 2008507689A
- Authority
- JP
- Japan
- Prior art keywords
- test
- test apparatus
- circuit
- printed circuit
- interruption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
- G01R31/70—Testing of connections between components and printed circuit boards
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
試験装置は、プリント回路(12)を形成する支持体と、プリント回路(12)に導電ジョイント(18)で接続された少なくとも1つの導電端子(16)が設けられた電気部品(14)とを備える。本発明の装置は、支持体(12)によって保持されかつ導電ジョイント(18)が設けられた試験中の回路(22)の電気的故障を検出するために使用される手段(20)と、支持体(12)によって保持されかつ故障の一連の日付を保存するために使用される手段(44)とをさらに備える。
Description
本発明は、電気部品とプリント回路の間に電気接続部を形成する、少なくとも1つの導電ジョイント(conductive joint)を試験するための装置および回路に関する。
「電気部品」という用語は、以下では、一般に電気的または電子的であるといわれる任意の構成要素を対象にして使用される。
電子カードの製造では、通常、電気部品が、電気部品とプリント回路の間に電気的および機械的接続部を形成する少なくとも1つの導電ジョイントを介して、プリント回路に電気的かつ機械的に組み込まれる必要がある。
導電ジョイントは、様々な組立技術によって、具体的には、はんだ付け(追加のはんだを用いる)、ガス溶接、加圧接触、または強制係合によって製作されうる。
通常は、電子カードを大量生産するための任意の特定の組立技術を用いる前に、その技術の信頼性を評価することが望ましい。この目的のために、通常は電子部品の所期の目的、例えば自動車用電子カードに適合するプロトコルの適用において、ある特定の組立技術によって得られた導電ジョイントを試験するという提案がなされている。
特定の導電ジョイントを試験するためには、プリント回路を形成する支持体と、プリント回路に導電ジョイントで接続された少なくとも1つの導電終端部を有する電気部品とを備える試験装置が、従来技術において既に知られている。
この装置は、通常は導電ジョイントを試験するためだけのものであり、電気部品の任意の特定の機能を実施するまたは試験するために設計されてはいない。
試験装置は、所定の熱応力および機械的応力を受けるために、試験筐体内に置かれる。試験は、一連のサイクルを規定することができる。一例として、この一連のサイクルは、各サイクルを1時間として250サイクルを含むことができる。
試験の間、この装置は、試験装置用電源と、少なくとも1つの試験中の回路(circuit under test)内の電気的中断(electrical interruption)を検出するための試験器を形成する手段とを含む筐体の、外部にある手段に接続される。試験中の回路は、直列に相互接続されている試験用導電ジョイントで構成されたラン(run)すなわち「デイジーチェーン」を通常は含む。試験器は、筐体が試験器の動作を妨げないように、試験筐体から遠隔して配置される。
試験装置は一般に、多数の試験用導電ジョイント、すなわち試験用導電ジョイントからなる複数のランを含み、したがって、試験装置と試験器の間に、すなわち筐体の内部と外部の間に多数の接続部(通常は数十個程度)を設ける必要がある。したがって、一度に数台の装置しか試験することができない。
このような欠点を是正するために、従来技術において、具体的には米国特許出願公開第2004/0036466号明細書において、直列に相互接続されている試験用導電ジョイントで構成されたランを通常は含む試験中の回路において、電気的中断を検出するための検出器手段を支持体が保持する試験装置について、提案がなされている。
この文献に記載されている検出器手段は、各ランに関係し、かつラン内で中断が検出されるたびに点灯するように設計されている表示灯を制御する、双安定電子装置(electronic bistable)を含む。必要に応じて、プリント回路によって保持された表示灯の一連の点灯が、ビデオカメラによって記録されうることが提案されている。
電気的中断を検出する手段がプリント回路に実装されているので、筐体内で比較的多数の装置を同時に受け入れ、試験することが可能である。
それにもかかわらず、ある規定は、導電ジョイントの「故障」の概念に基づいて、導電ジョイントの信頼性を定義している。故障は、所定の時間間隔以内に発生した所定の数の一連の中断に対応する。
残念なことに、米国特許出願公開第2004/0036466号明細書に記載されているような試験装置では、ラン内の最初の中断しか検出しないため、試験中のラン内の一連の中断を検出することは不可能である。
本発明の一目的は、導電ジョイントの(上記に規定された意味の)故障を検出することが可能であるとともに、試験の間に外部の検出器手段に接続される必要のない試験装置を提案することである。
この目的のために、本発明は、電気部品とプリント回路の間に電気接続部を形成する少なくとも1つの導電ジョイントを試験するための試験装置であって、米国特許出願公開第2004/0036466号明細書に記載されるタイプの装置であり、かつ、
・プリント回路を形成する支持体と、
・プリント回路に導電ジョイントで接続された少なくとも1つの導電終端部を有する電気部品と、
・導電ジョイントを含む試験中の回路の電気的中断を検出するための、支持体によって保持された検出器手段と、
を備え、一連の中断時刻を保存するための、支持体によって保持された記憶手段を含むことを特徴とする、試験装置を提供する。
・プリント回路を形成する支持体と、
・プリント回路に導電ジョイントで接続された少なくとも1つの導電終端部を有する電気部品と、
・導電ジョイントを含む試験中の回路の電気的中断を検出するための、支持体によって保持された検出器手段と、
を備え、一連の中断時刻を保存するための、支持体によって保持された記憶手段を含むことを特徴とする、試験装置を提供する。
本発明により、試験装置に保存されている中断時刻を利用することによって、所定の時間間隔内に発生した所定の数の一連の中断に関連する故障を検出することが可能となる。試験の間、試験筐体の外部にある検出器手段に接続される必要はない。
保存された中断時刻は、試験の終わりに回収され、中断履歴に応じて故障を識別することができる適切な解析器手段に転送される。
任意には、試験装置は、試験中の回路が故障していることを決定するための、支持体によって保持された手段を含むことができる。
したがって、故障が発生しているかどうかをリアルタイムで決定することが可能である。
本発明の試験装置は、以下の特徴のうちの1つ以上をさらに含むことができる。
・記憶手段が、不揮発性メモリを備える。
・試験装置が、支持体に関係する少なくとも1つの環境パラメータを測定するための手段と、上記環境パラメータの少なくとも1つの値を保存するための記憶手段とを含む。
・環境パラメータが、温度、装置が受ける加速度、および湿度から選択される。
・試験装置が、それぞれが導電ジョイントを介してプリント回路に接続されている、複数の電気部品導電終端部を含み、試験中の回路が、直列に相互接続された導電ジョイントによって形成されたランを有する。
・試験中の回路が、ランに直列接続された抵抗手段を含む分圧器ブリッジを含む。
・抵抗手段が、並列接続された2つの2端子抵抗器を備える。
・中断を検出するための手段が、ブリッジによって出力された電圧を所定の閾値と比較するための手段を備える。
・検出器手段が、試験中の回路に接続された少なくとも1つの入力部と、記憶手段に接続された少なくとも1つの出力部とが設けられた論理解析手段を備える。
・論理解析手段に、それぞれが対応する試験中の回路に接続されている複数の入力部が設けられる。
・論理解析手段が、フィールドプログラマブルゲートアレイ(FPGA)タイプまたはマイクロコントローラタイプのものである。
・論理解析手段の各入力部が、冗長目的で二重化されている。
・記憶手段が、論理解析手段の揮発性メモリを含む。
・論理解析手段が、故障を決定するための手段を含む。
・導電ジョイントが、はんだ付け、ガス溶接、加圧接触、または強制係合によって形成される。
・支持体が、外部装置に接続するための、具体的には記憶手段を外部装置に接続するための接続手段を含む。
・試験装置が、装置への電力供給が中断された場合にその装置の動作状態パラメータを保存するための、支持体によって保持された手段を含む。
・記憶手段が、不揮発性メモリを備える。
・試験装置が、支持体に関係する少なくとも1つの環境パラメータを測定するための手段と、上記環境パラメータの少なくとも1つの値を保存するための記憶手段とを含む。
・環境パラメータが、温度、装置が受ける加速度、および湿度から選択される。
・試験装置が、それぞれが導電ジョイントを介してプリント回路に接続されている、複数の電気部品導電終端部を含み、試験中の回路が、直列に相互接続された導電ジョイントによって形成されたランを有する。
・試験中の回路が、ランに直列接続された抵抗手段を含む分圧器ブリッジを含む。
・抵抗手段が、並列接続された2つの2端子抵抗器を備える。
・中断を検出するための手段が、ブリッジによって出力された電圧を所定の閾値と比較するための手段を備える。
・検出器手段が、試験中の回路に接続された少なくとも1つの入力部と、記憶手段に接続された少なくとも1つの出力部とが設けられた論理解析手段を備える。
・論理解析手段に、それぞれが対応する試験中の回路に接続されている複数の入力部が設けられる。
・論理解析手段が、フィールドプログラマブルゲートアレイ(FPGA)タイプまたはマイクロコントローラタイプのものである。
・論理解析手段の各入力部が、冗長目的で二重化されている。
・記憶手段が、論理解析手段の揮発性メモリを含む。
・論理解析手段が、故障を決定するための手段を含む。
・導電ジョイントが、はんだ付け、ガス溶接、加圧接触、または強制係合によって形成される。
・支持体が、外部装置に接続するための、具体的には記憶手段を外部装置に接続するための接続手段を含む。
・試験装置が、装置への電力供給が中断された場合にその装置の動作状態パラメータを保存するための、支持体によって保持された手段を含む。
本発明はまた、電気部品とプリント回路の間に電気接続部を形成する少なくとも1つの導電ジョイントを試験するための試験方法も提供し、この方法は、導電ジョイントを含む試験中の回路内に電気的中断が検出されるタイプのものであり、その中断が上述の装置の手段によって検出されることを特徴とする。
本発明の試験方法は、以下の特徴のうちの1つ以上をさらに含むことができる。
・中断が、直流(DC)が供給されている間に試験中の回路の定常状態パラメータを測定することによって検出される。
・中断が、好ましくはパルスが変動して供給されている間に試験中の回路の過渡状態パラメータを測定することによって検出される。
・中断が、直流(DC)が供給されている間に試験中の回路の定常状態パラメータを測定することによって検出される。
・中断が、好ましくはパルスが変動して供給されている間に試験中の回路の過渡状態パラメータを測定することによって検出される。
本発明は、単に例として与えられ、かつ本発明の試験装置の第1および第2の実施形態を示す図である図1および図2を参照して行われる以下の説明を読むことで、よりよく理解されうる。
図1は、全体として参照符号10で示されている、本発明の第1の実施形態の試験装置を示す。
装置10は、プリント回路12を形成する支持体と、それぞれがプリント回路に導電ジョイント18で接続されている少なくとも1つの導電終端部16を有する電気部品14とを備える。
導電ジョイント18は、電気部品14とプリント回路12とを電気的だけでなく機械的にも接続する。
図示の実施例では、導電ジョイント18は、はんだ付けタイプのものであり、電気部品14は、受動2端子部品、例えば抵抗器タイプのものである。
一変形形態では、電気部品14は、3つ以上の端子を有していてもよい。そのような状況下では、電気部品は、表面実装タイプ、具体的にはボールグリッドアレイ(BGA)タイプのものでもよい。
装置10は、上記導電ジョイント18の望ましくない中断を検出することによって、導電ジョイント18の信頼性を試験するためのものである。
この目的のために、プリント回路12は、少なくとも1つの導電ジョイント18を含む試験中の回路22内の電気的中断を検出するための検出器手段20を保持する。
記載されている実施例では、装置10は複数の試験中の回路22を有し、それらのうちの1つだけが図1に示されている。
各試験中の回路22は、直列に相互接続されている導電ジョイント18で構成されたランを含むことが好ましい。
所与のラン内の導電ジョイント18は、プリント回路12を、単一の電気部品14または複数の電気部品14の複数の導電終端部16に電気的に接続する。
プリント回路12は、分圧器ブリッジPを形成するために、試験中の回路22のランに直列接続された抵抗手段24をさらに保持する。
図示の実施例では、抵抗手段24は、冗長目的で並列接続された2つの2端子抵抗器24Aおよび24Bを備える。
分圧器ブリッジPは、2つの端子BおよびEを有し、それらの間にブリッジの入力電圧が印加される。
図1に示された実施形態では、端子BおよびEの間に印加される電圧は、直流電圧である。
分圧器ブリッジPはまた、分圧器ブリッジPから出力される電圧を構成するように、試験中の回路22と抵抗手段24の間に介挿された端子Sも含む。
検出器手段20は、それぞれが対応する試験中の回路22の分圧器ブリッジPの出力部Sに接続されている入力部30A、30Bを有する、論理解析手段26をさらに備える。各入力部30A、30Bは、冗長目的で二重化されていることが好ましい。
図示の実施例では、論理解析手段26は、FPGAタイプの回路を備える。このタイプの論理解析手段は、必要とされる比較的多数の入力に特によく適合する。
一変形形態では、論理解析手段26は、マイクロコントローラタイプのものとすることができる。
論理解析手段26は、分圧器ブリッジPからの出力電圧値を所定の閾値と比較するための従来型比較器手段32を備える。
異なる所定の閾値が異なる入力に関係しうることに留意されたい。
図1は、発振器となる従来型手段34および初期化メモリとなる従来型手段36をさらに示す。これらの手段34および36は、従来のように論理解析手段26と関連している。
論理解析手段26は、従来型手段38によって電力供給される。これらの電力供給手段38は、論理解析手段26と関連しているとともに、装置10の外部にある電源に従来型接続手段42を介して接続されるのに適した、調整器となる従来型手段40を備える。
試験装置10は、手段20によって検出された一連の中断時刻を保存するための、プリント回路12によって保持された手段44を含む。
記憶手段44は、不揮発性メモリ46と論理解析手段26内に組み込まれた揮発性メモリ48とを備えることが好ましい。論理解析手段26は、不揮発性メモリ46に接続された少なくとも1つの出力部を含む。
しかし、不揮発性メモリ46は、このメモリを読み出すために、装置10の外部にある従来型手段に従来型接続手段52を介して接続されるのに適している。
支持体12によって保持された論理解析手段26、調整器40、および不揮発性メモリ46は、装置10への電力供給が中断された場合に、その装置の動作状態パラメータを保存するための手段を形成する。
この目的のために、調整器40は、論理解析手段26および不揮発性メモリ46に、電力供給中断後の一定時間にわたって電力供給するのに適している。
プリント回路12はまた、プリント回路12に関係する少なくとも1つの環境パラメータを測定するための手段54と、その環境パラメータの少なくとも1つの値を保存するための、例えば揮発性メモリ48によって構成された手段とを保持していることが好ましい。
図示の実施例では、手段54によって測定される環境パラメータは、温度である。一変形形態では、このパラメータは、試験装置10が受ける加速度とすることもでき、あるいは湿度とすることもできる。
論理解析手段26の動作は従来通りであり、クロック56によって駆動されるサイクルを適用して入力の状態が監視される。
続いて、第1の実施形態の試験装置10の動作の、本発明に関係する主要態様について説明する。
複数の試験中の回路22を有する試験装置10は、従来型試験筐体に収容され、その中で所定のプロトコルを適用して熱応力および機械的応力を受ける。
試験筐体内では、装置10は、接続手段42を介して電力供給手段だけに接続される。したがって、試験筐体は、比較的多数の図に示された種類の試験装置10を収容することができる。
試験の間、装置10が、例えば−40℃〜+170℃の範囲にありうる温度にさらされることに留意されたい。したがって、当業者なら、そのような温度に耐えうるような論理解析手段26および不揮発性メモリ46を選択するであろう。
試験の間、論理解析手段26は、入力部30A、30Bを監視し、試験中の回路22内の中断に対応するその中の状態の変化を識別する。
すなわち、直流電力が供給されている試験中の回路22の定常状態パラメータを測定することによって、中断が検出される。
論理解析手段26は、不揮発性メモリ46および/または揮発性メモリ48を使用して、様々な一連の中断時刻を保存し、中断が発生した試験中の回路22を識別する表示も保存する。
論理解析手段26はまた、回路22内に中断が発生したときに手段54によって測定された環境パラメータを、少なくとも不揮発性メモリ46に記録する。
数日間続く可能性がある試験の終わりに、不揮発性メモリ46に保存された中断時刻は、接続手段52を用いて回収され、それによって、中断履歴に応じて様々な試験中の回路22の故障を識別するのに適した従来型解析手段に転送されることができる。
故障は一般に、所定の時間間隔以内に所与の試験中の回路内に発生した所定の数の一連の中断と定義される。
試験は一連のサイクルを規定しており、装置10への電源内に中断が発生した場合、手段26、40、46は、具体的には既に実行されているサイクル数と現在サイクルの残存時間とを保存する。
一変形形態では、故障を決定するための手段は、論理解析手段26に組み込まれることができ、その場合、決定手段は集積回路12によって保持される。このような状況では、例えば揮発性メモリ48に保存された情報に基づいて試験が進行している間に、故障が決定される。
図2は、本発明の第2の実施形態を構成する試験装置を示す。図2には、図1の要素に類似する要素は、同じ参照符号で示されている。
この実施形態では、2端子部品14は静電容量型のものである。
論理解析手段26は、端子Eに接続されかつ冗長目的で二重化された出力部31A、31Bを有する。
論理解析手段26は、試験中の回路22の端子EおよびBの間に印加される電圧パルスを発生させるための手段33をさらに含む。
この実施形態では、論理解析手段26によって好ましくはパルスが変動して電気が供給されている試験中の回路22の過渡状態パラメータを測定することによって、試験中の回路22内の中断が検出される。
本発明は、上述の実施形態に限定されない。
特に、プリント回路12には、試験中の回路22内に中断または故障が発生したときにそれぞれが点灯されうる表示灯が取り付けられてもよい。
本発明の利点のうちで、装置10により、能動であろうと受動であろうと非常に多種多様なタイプの部品に集積回路を接続する、導電ジョイントを試験することが可能になることに留意されたい。
Claims (21)
- 電気部品とプリント回路(12)の間に電気接続部を形成する少なくとも1つの導電ジョイント(18)を試験するための試験装置であって、この装置が、
・プリント回路(12)を形成する支持体と、
・プリント回路(12)に導電ジョイント(18)で接続された少なくとも1つの導電終端部(16)を有する電気部品(14)と、
・導電ジョイント(18)を含む試験中の回路(22)の電気的中断を検出するための、支持体(12)によって保持された検出器手段(20)と
を備えるタイプのものであり、
一連の中断時刻を保存するために、支持体によって保持された記憶手段(14)を含むことを特徴とする、試験装置。 - 記憶手段(44)が、不揮発性メモリ(46)を備える、請求項1に記載の試験装置。
- 支持体(12)に関係する少なくとも1つの環境パラメータを測定するための手段(54)と、前記環境パラメータの少なくとも1つの値を保存するための記憶手段(48)とを含む、請求項1または2に記載の試験装置。
- 環境パラメータが、温度、装置が受ける加速度、および湿度から選択される、請求項3に記載の試験装置。
- それぞれが導電ジョイント(18)を介してプリント回路(12)に接続されている、複数の電気部品導電終端部(16)を含む試験装置であって、試験中の回路(22)が、直列に相互接続された導電ジョイント(18)によって形成されたランを有する、請求項1から4のいずれか一項に記載の試験装置。
- 試験中の回路(22)が、ランに直列接続された抵抗手段(24)を含む分圧器ブリッジ(P)を含む、請求項5に記載の試験装置。
- 抵抗手段(24)が、並列接続された2つの2端子抵抗器(24A、24B)を備える、請求項6に記載の試験装置。
- 中断を検出するための手段(20)が、ブリッジ(P)によって出力された電圧を所定の閾値と比較するための手段(32)を備える、請求項6または7に記載の試験装置。
- 検出器手段(20)が、試験中の回路(22)に接続された少なくとも1つの入力部(30A、30B)と、記憶手段(44)に接続された少なくとも1つの出力部(50)とが設けられた、論理解析手段(26)を備える、請求項1から8のいずれか一項に記載の試験装置。
- 論理解析手段に、それぞれが対応する試験中の回路(22)に接続されている複数の入力部(30A、30B)が設けられる、請求項9に記載の試験装置。
- 論理解析手段(26)が、フィールドプログラマブルゲートアレイタイプまたはマイクロコントローラタイプのものである、請求項9または10に記載の試験装置。
- 論理解析手段(26)の各入力部(30A、30B)が、冗長目的で二重化されている、請求項9から11のいずれか一項に記載の試験装置。
- 記憶手段(44)が、論理解析手段(26)の揮発性メモリ(48)を含む、請求項9から12のいずれか一項に記載の試験装置。
- 試験中の回路(22)の故障を決定するための、支持体(12)によって保持された手段(26)を含む試験装置であって、故障が、所定の時間間隔内に発生する所定の数の一連の中断に対応する、請求項1から13のいずれか一項に記載の試験装置。
- 論理解析手段(26)が、故障を決定するための手段を含む、請求項14と組み合わせてなされる請求項9から12のいずれか一項に記載の試験装置。
- 導電ジョイントが、はんだ付け、ガス溶接、加圧接触、または強制係合によって形成される、請求項1から15のいずれか一項に記載の試験装置。
- 支持体(12)が、外部装置に接続するための、具体的には記憶手段(44)を外部装置に接続するための接続手段(52)を含む、請求項1から16のいずれか一項に記載の試験装置。
- 装置への電力供給が中断された場合に装置の動作状態パラメータを保存するための、支持体(12)によって保持された手段(26、40、46)を含む、請求項1から17のいずれか一項に記載の試験装置。
- 電気部品とプリント回路(12)の間に電気接続部を形成する少なくとも1つの導電ジョイント(18)を試験するための試験方法であって、この方法が、導電ジョイント(18)を含む試験中の回路(22)内に電気的中断が検出されるタイプのものであり、中断が請求項1から18のいずれか一項に記載の装置の手段によって検出されることを特徴とする、試験方法。
- 中断が、DC(直流)が供給されている間に試験中の回路(22)の定常状態パラメータを測定することによって検出される、請求項19に記載の試験方法。
- 中断が、好ましくはパルスが変動して供給されている間に試験中の回路(22)の過渡状態パラメータを測定することによって検出される、請求項19に記載の試験方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0408193A FR2873448B1 (fr) | 2004-07-23 | 2004-07-23 | Dispositif et procede de test d'au moins un joint conducteur formant une liaison electrique d'un composant electrique avec un circuit imprime |
PCT/FR2005/001833 WO2006021649A1 (fr) | 2004-07-23 | 2005-07-18 | Dispositif et procede de test d'au moins un joint conducteur formant une liaison electrique d'un composant electrique avec un circuit imprime |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008507689A true JP2008507689A (ja) | 2008-03-13 |
Family
ID=34947970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007521979A Withdrawn JP2008507689A (ja) | 2004-07-23 | 2005-07-18 | 電気部品とプリント回路の間に電気接続部を形成する、少なくとも1つの導電ジョイントを試験するための装置および方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20080024139A1 (ja) |
EP (1) | EP1771741B1 (ja) |
JP (1) | JP2008507689A (ja) |
DE (1) | DE602005003583T2 (ja) |
FR (1) | FR2873448B1 (ja) |
WO (1) | WO2006021649A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102013205724A1 (de) * | 2013-03-28 | 2014-10-02 | Eos Gmbh Electro Optical Systems | Verfahren und Vorrichtung zum Herstellen eines dreidimensionalen Objekts |
JP6252106B2 (ja) * | 2013-10-31 | 2017-12-27 | 日本電産リード株式会社 | 接触子のメンテナンス方法及び検査装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4581479A (en) * | 1984-11-16 | 1986-04-08 | Moore Theodore W | Dimensionally precise electronic component mount |
US4751721A (en) * | 1987-02-11 | 1988-06-14 | Digital Equipment Corporation | Apparatus and method for testing contact interruptions of circuit interconnection devices |
JPH10269100A (ja) * | 1997-03-25 | 1998-10-09 | Mitsubishi Electric Corp | ボード配線故障検出装置 |
US5963039A (en) * | 1998-02-04 | 1999-10-05 | Lucent Technologies Inc. | Testing attachment reliability of devices |
US6498731B1 (en) * | 2000-10-18 | 2002-12-24 | Compaq Computer Corporation | System for protecting electronic components |
US6564986B1 (en) * | 2001-03-08 | 2003-05-20 | Xilinx, Inc. | Method and assembly for testing solder joint fractures between integrated circuit package and printed circuit board |
US6614253B2 (en) * | 2001-08-03 | 2003-09-02 | Northrop Grumman Corporation | On-circuit board continuity tester |
TWI223096B (en) * | 2002-10-08 | 2004-11-01 | Leadtek Research Inc | Test board for testing semiconductor device |
US7295031B1 (en) * | 2006-07-12 | 2007-11-13 | Agilent Technologies, Inc. | Method for non-contact testing of marginal integrated circuit connections |
-
2004
- 2004-07-23 FR FR0408193A patent/FR2873448B1/fr not_active Expired - Fee Related
-
2005
- 2005-07-18 DE DE602005003583T patent/DE602005003583T2/de not_active Expired - Fee Related
- 2005-07-18 WO PCT/FR2005/001833 patent/WO2006021649A1/fr active IP Right Grant
- 2005-07-18 US US11/632,852 patent/US20080024139A1/en not_active Abandoned
- 2005-07-18 EP EP05850082A patent/EP1771741B1/fr not_active Not-in-force
- 2005-07-18 JP JP2007521979A patent/JP2008507689A/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
EP1771741A1 (fr) | 2007-04-11 |
DE602005003583T2 (de) | 2008-11-27 |
EP1771741B1 (fr) | 2007-11-28 |
FR2873448B1 (fr) | 2006-11-10 |
US20080024139A1 (en) | 2008-01-31 |
FR2873448A1 (fr) | 2006-01-27 |
WO2006021649A1 (fr) | 2006-03-02 |
DE602005003583D1 (de) | 2008-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7501832B2 (en) | Method and circuit for the detection of solder-joint failures in a digital electronic package | |
TWI417555B (zh) | 群組電路模組中自我測試,監控和診斷程式 | |
US6806718B2 (en) | On-circuit board continuity tester | |
JP6726214B2 (ja) | 電子制御装置を監視する方法および自動車用の制御装置 | |
CN107783005B (zh) | 用于设备故障诊断的方法、装置、设备、***及存储介质 | |
JP2008507689A (ja) | 電気部品とプリント回路の間に電気接続部を形成する、少なくとも1つの導電ジョイントを試験するための装置および方法 | |
KR101499851B1 (ko) | 번인 보드의 테스트 시스템 | |
KR101906702B1 (ko) | 원자로보호계통 전자기판 종합 성능 진단 장비 및 방법 | |
JP5452965B2 (ja) | ポゴタワー電気チャネル自己検査式半導体試験システム | |
JP2009281817A (ja) | 回路基板の検査装置 | |
KR101056723B1 (ko) | 휴대폰 충전기나 스위칭모드 전원공급장치용 에이징 테스트 장치 | |
KR100549342B1 (ko) | 이동통신 단말기의 전원부 불량 선별 장치 및 방법 | |
JP3804429B2 (ja) | 電源装置の製造方法 | |
KR101363608B1 (ko) | 번인보드 테스트용 지그 | |
JPH1194919A (ja) | 電子ユニットの検査方法 | |
CN115097252A (zh) | 电子元件检测*** | |
JPS63204176A (ja) | 半導体素子の信頼性評価試験装置 | |
Buck | Improving Reliability | |
JP2007171114A (ja) | 半導体試験基板および接触不良判定方法 | |
JP2005347469A (ja) | 電子部品およびその半田付け検査システム | |
US20030115502A1 (en) | Method of restoring encapsulated integrated circuit devices | |
JPH0157746B2 (ja) | ||
JP2016173354A (ja) | 検査用データ作成装置、検査用データ作成方法およびプログラム | |
JP2011080826A (ja) | 半導体装置解析システム | |
JP2005077387A (ja) | 半導体装置の試験方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081007 |