JP2008504715A - 窒化ガリウム材料及び方法 - Google Patents

窒化ガリウム材料及び方法 Download PDF

Info

Publication number
JP2008504715A
JP2008504715A JP2007519306A JP2007519306A JP2008504715A JP 2008504715 A JP2008504715 A JP 2008504715A JP 2007519306 A JP2007519306 A JP 2007519306A JP 2007519306 A JP2007519306 A JP 2007519306A JP 2008504715 A JP2008504715 A JP 2008504715A
Authority
JP
Japan
Prior art keywords
layer
substrate
nitride
silicon
gallium nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007519306A
Other languages
English (en)
Other versions
JP2008504715A5 (ja
Inventor
ラニア ピナー、エドウィン
クラーセン ロバーツ、ジョン
ラジャゴパル、プラディープ
Original Assignee
ニトロネックス コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=35033763&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2008504715(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by ニトロネックス コーポレイション filed Critical ニトロネックス コーポレイション
Publication of JP2008504715A publication Critical patent/JP2008504715A/ja
Publication of JP2008504715A5 publication Critical patent/JP2008504715A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432—Heterojunction gate for field effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

窒化ガリウム材料領域を含む半導体材料、及びこのような構造と関連する方法が提供される。前記半導体構造は前記構造の中に形成される歪み吸収層を含む。前記歪み吸収層は前記基板（例えばシリコン基板）と上部層の間に形成されてよい。前記歪み吸収層が非常に薄く、非晶質構造を有し、窒化ケイ素からなる材料から形成されることが好ましい場合がある。前記歪み吸収層は、他の優位点の中で、他の上部層（たとえば窒化ガリウム材料領域）における他の種類の欠陥の形成を制限する、上部層（例えば、窒化物からなる材料層）において形成されるミスフィット転位数を削減できる。したがって、歪み吸収層の存在は、素子性能の改善につながることがある窒化ガリウム材料領域の質を改善できる。

Description

本発明は概して窒化ガリウム材料に関し、さらに詳細には歪み吸収層を含む窒化ガリウム材料からなる構造に関する。
窒化ガリウム材料は窒化ガリウム（ＧａＮ）と、窒化ガリウムアルミニウム（ＡｌＧａＮ）、窒化ガリウムインジウム（ＩｎＧａＮ）、及び窒化ガリウムアルミニウムインジウム（ＡｌＩｎＧａＮ）等のその合金を含む。これらの材料は、きわめて強力な電子遷移の発生を可能にする相対的に幅広く直接的なバンドギャップを有する半導体化合物である。このような電子遷移は、青色光を効率的に発する能力、高周波で信号を送信する能力等を含む多くの魅力的な特性を有する窒化ガリウム材料を生じさせることができる。したがって、窒化ガリウム材料は、トランジスタ、電界エミッタ、オプトエレクトロニック素子等の多くのマイクロエレクトロニクス応用で幅広く調査されているところである。
多くの応用例では、窒化ガリウム材料は基板上で生育される。しかしながら、窒化ガリウム材料と基板間の特性の違いが多くの応用例に適した層を成長させる上での問題を引き起こすことがある。例えば、窒化ガリウム（ＧａＮ）は、サファイア、炭化ケイ素、及びケイ素を含む多くの基板材料とは異なる熱膨張係数（つまり、熱膨張率）と格子定数とを有する。熱膨張と格子定数のこの違いがミスフィット転位を含む欠陥の形成につながる可能性がある。ミスフィット転位は、転位が半導体材料領域に広がるときにそれらの領域の上で劣化すること、素子性能に悪影響を及ぼすそれらの領域のエネルギーバンドの中での電子状態の生成、及び他の種類の結晶欠陥（例えば、点欠陥、線欠陥、及び平面欠陥）の形成を促進することを含む多くの悪影響を及ぼす可能性がある。これらの影響が素子性能に悪影響を及ぼすことがある。
本発明は、窒化ガリウム材料領域と、これと関連する方法だけではなく歪み吸収層も備える構造を含む半導体構造を提供する。
一実施形態では、半導体構造が提供される。前記構造は、上面を有するシリコン基板と、前記基板の前記上面の大半を覆う非晶質窒化ケイ素からなる材料層を備える。窒化物からなる材料に覆われた層が窒化ケイ素からなる材料層の上に形成される。
別の実施形態では、半導体構造が提供される。前記構造は、上面を含むシリコン基板と、厚さが１００オングストローム未満であり、前記基板の前記上面の大部分を覆う窒化ケイ素からなる材料層とを備える。単結晶窒化物からなる材料に覆われた層が窒化ケイ素からなる材料層上に形成される。
別の実施形態では、半導体構造が提供される。前記構造は、上面を含むシリコン基板と、前記シリコン基板の実質的に上面全体を覆い、１００オングストローム未満の厚さを有する非晶質窒化ケイ素からなる材料層とを備える。濃度が勾配している遷移層が非晶質窒化ケイ素からなる材料層の上に形成される。窒化ガリウム材料領域は前記遷移層上に形成される。
別の実施形態では、半導体構造が提供される。前記構造は、半導体材料領域と、前記半導体材料領域の上に形成される歪み吸収層とを備える。窒化物からなる材料層は歪み吸収
層の上にじかに形成され、窒化物からなる材料層におけるミスフィット転位密度は１ｃｍ２あたり約1 ０１０欠陥未満である。
別の実施形態では、半導体構造を形成する方法が提供される。前記方法は、反応室内でシリコン基板を提供することと、反応室の中に窒素源を導入し、非晶質窒化ケイ素からなる材料層を形成することとを備える。前記方法は、反応室の中に第２のソースを導入し、窒化物からなる材料で覆われる層を窒化ケイ素からなる材料層の上に形成することをさらに備える。
本発明の他の態様、実施形態、及び特長は、添付図面に関連して検討されるときに本発明の以下の詳細な説明から明らかになるであろう。添付図面は概略的であり、原寸に比例して描かれることを目的としていない。図中、各同一の、あるいは多様な図の中に描かれている実質的に類似した構成要素は単一の数表示または標記により表現される。明確にするために、あらゆる図であらゆる構成要素に付票が付けられているわけではない。当業者が本発明を理解できるようにするために図解が必要ではない場合、本発明の各実施形態のあらゆる構成要素が図示されているわけでもない。参照することにより本書に組み込まれているすべての特許出願及び特許は、その全体として参照することにより組み込まれている。不一致のある場合には、定義を含む本明細書が優先する。
本発明は、窒化ガリウム材料領域を含む半導体構造と、このような構造と関連する方法とを提供する。半導体構造は、構造の中に形成される歪み吸収層を含む場合がある。歪み吸収層は基板（例えばシリコン基板）と上部層の間に、あるいは構造の中の層間に形成されてよい。さらに後述されるように、歪み吸収層が非常に薄く、非晶質構造を有し、窒化ケイ素からなる材料から形成されることが好ましい場合がある。歪み吸収層は、他の優位点の中で、他の上部層（例えば、窒化ガリウム材料領域）内での他の種類の欠陥の形成を制限できる、上部層（例えば、窒化物からなる材料層）で形成されるミスフィット転位数を削減できる。したがって、歪み吸収層が存在することにより、素子性能の改善につながる可能性のある窒化ガリウム材料領域の質を改善できる。
図１は本発明の一実施形態による半導体構造１０を描いている。例示的な実施形態では、半導体構造は、基板１４と上部層１５の間に形成される歪み吸収層１２を含む。図示されているように、構造は上部層の上に形成される遷移層１６と、遷移層の上に形成される窒化ガリウム材料領域１８とを含む。さらに後述されるように、歪み吸収層の組成、厚さ及び結晶構造は、窒化ガリウム材料領域内の欠陥の形成を減少できる上部層でのミスフィット転位数の削減に貢献できる。これにより窒化ガリウム材料領域の品質は向上し、素子性能は改善する。本発明の半導体構造は、とりわけトランジスタ（例えばＦＥＴ）、ショットキーダイオード、発光ダイオード、及びレーザダイオードを含む多くの半導体素子の基本となってよい。
層が別の層または基板の「上に」または「一面に」あると参照されるとき、それは層または基板の上にじかにある場合がある、あるいは介在する層が存在する可能性もある。別の層または基板「上にじかに」ある層は、介在する層が存在していないことを意味する。また、層が別の層または基板の「上に」または「一面に」あると参照されるときに、それが層または基板全体、あるいは層または基板の一部を覆うことがあることも理解されなければならない。
歪み吸収層は（例えば、上部層１５が窒化物アルミニウムからなる材料または窒化ガリウム材料から形成されているときに）基板の結晶構造と上部層１５の結晶構造の間の格子差異のために発生する歪みを吸収するのに役立つ。歪み吸収層がない場合は、この歪みは
通常、基板との界面で上部層１５内でのミスフィット転位の生成により対処される。このようにして、応力に対処するための代替機構を提供することにより、歪み吸収層の存在はミスフィット転位の生成を削減できる。
さらに、歪み吸収層は上部層及び／または窒素ガリウム材料領域の熱膨張率と比較した場合の基板の熱膨張率の差異のために生じる歪みを吸収するのに役立つことがある。このような差異は上部層／基板界面でのミスフィット転位の形成、あるいは上部層及び／または窒化ガリウム材料領域のどちらかでのひび割れにつながる場合がある。さらに後述されるように、遷移層１６はこの熱的に誘導される歪みを吸収するのにも役立つ。
特定の好適実施形態では、歪み吸収層１２は窒化ケイ素からなる材料から形成される。窒化ケイ素からなる材料は、非化学量論的な窒化ケイ素からなる化合物を含む、任意の窒化ケイ素からなる化合物（例えば、とりわけＳｉＮ及び、Ｓｉ３Ｎ４、ＳｉＣＮ等のＳｉｘＮｙ）を含む。いくつかの実施形態では、ＳｉＮ歪み吸収層が好ましいことがある。窒化ケイ素材料からなる歪み吸収層は、さらに後述されるようにシリコン基板上にじかに形成されるときに特に好ましいことがある。
窒化ケイ素からなる材料と関連する優位点のすべてがこれらの実施形態で達成されない可能性があるが、歪み吸収層が本発明の他の実施形態による他の種類の材料から形成できることも理解されなければならない。
いくつかの実施形態では、歪み吸収層が非晶質（つまり結晶ではない）結晶構造を有することが好ましい。非晶質歪み吸収層は、歪みに対処し、したがってミスフィット転位の生成を削減する上で特に有効である。
しかしながら、本発明の特定の実施形態では、歪み吸収層は単結晶構造または多結晶構造を有してよいことが理解されるべきである。しかしながら、これらの場合、非晶質層に関連する優位点のすべてが実現されない可能性がある。
いくつかの実施形態では、特に非晶質及び／または窒化ケイ素からなる材料から形成されるとき、歪み吸収層が非常に薄いことが好ましい。非常に薄い歪み吸収層（例えば、窒化ケイ素からなる歪み吸収層）が、ミスフィット転位の数を削減する上でも効果的である一方で、基板とのエピタキシャル関係を有する上部層（複数の場合がある）の形成を可能にできることが発見された。特定のケースでは（例えば、歪み吸収層が非晶質であるとき）、歪み吸収層が、ミスフィット転位の生成を削減するために基板と上部層１５の間の格子と熱膨張の差異と関連する十分な歪みに対処するほど十分に大きい厚さを有することが望ましい。これらのケースでは、上部層が基板とエピタキシャル関係を有するように十分に薄いことも望ましい場合がある。これは、高品質の単結晶窒化物ガリウム材料領域の形成に有利であることがある。歪み吸収層が厚すぎると、上部層は基板とのエピタキシャル関係をもって形成されない。
いくつかの実施形態では、歪み吸収層は、これらの実施形態では基板と上部層の間のエピタキシャル関係を可能にする約１００オングストローム未満の厚さを有する。いくつかの実施形態では、エピタキシャル関係を可能にするために歪み吸収層が約５０オングストローム未満の厚さを有することも好ましい場合がある。
さらに後述されるように、歪み吸収層は、これらの実施形態では歪み（例えば格子と熱膨張の差異から生じる）に対処するのに十分であり、基板全体を覆う歪み吸収層を形成するのを容易にすることができる約１０オングストロームを超える厚さを有することがある。他の実施形態では、歪み吸収層は歪みに十分に対処するために約２０オングストローム
を超える厚さを有してよい。
歪み吸収層の適切な厚さの範囲は前述された範囲（例えば、約１０オングストロームより大きく、約１００オングストローム未満、約１０オングストロームより大きく、約５０オングストローム未満等）によって定められるそれらのすべてを含む。また、歪み吸収層の厚さは約２０オングストロームと７０オングストロームの間であってもよい。
歪み吸収層の適切な厚さは、他の要因の中で基板の組成、厚さ及び結晶構造だけではなく、歪み吸収層の組成と結晶構造、上部層の組成、厚さ及び結晶構造も含む多くの要因に依存してよいことが理解されなければならない。適切な厚さはミスフィット転位密度及び他の要因（例えば、基板とのエピタキシャル関係を有する上部層を付着する能力等）に対する厚さの影響を測ることによって決定されてよい。また、歪み吸収層が前記範囲外の厚さ有することも考えられる。
いくつかのケースでは、歪み吸収層の厚さは層全体で相対的に一様である。例えば、これらのケースでは、歪み吸収層は２５パーセント未満、つまり歪み吸収層全体で１０パーセント未満の厚さ一様性変動を有することがある。
さらに後述されるように、いくつかの実施形態では、歪み吸収層はシリコン基板の上面領域を窒化珪素化することによって形成されてよい。すなわち、基板の表面領域は歪み吸収層を形成するためにケイ素から窒化ケイ素からなる材料に変換されてよい。ここで使用されているように、このような歪み吸収層は「基板上に形成される」、「基板一面に形成される」、「基板上にじかに形成される」として、及び「基板を覆う」として参照されてよい。このような段階は基板の上面で別個の層を付着する（例えば、別個の窒素源とケイ素源を使用する）ことによって形成され、基板の表面領域を変換することによって形成されない歪み吸収層も指す。
例示的な実施形態では、歪み吸収層が実質的に基板の上面全体を覆う。この配置は上部層におけるミスフィット転位の数を最小限に抑えるために好ましいことがある。他の実施形態では、歪み吸収層は基板の上面の大部分（例えば、上面面積の５０パーセントより多い、あるいは７５パーセントより多い）を覆ってよい。
また、例示的な実施形態では、歪み吸収層１２が基板と上部層の間の領域全体で形成される。つまり、歪み吸収層は、歪み吸収層がじかに基板上にあり、上部層が歪み吸収層上にじかにあるすべての点で基板と上部層を分離する。この配置は、上部層におけるミスフィット転位の数を最小限に抑えるために好ましい場合がある。他の実施形態では、歪み吸収層は基板と上部層の間の領域の大部分（例えば、５０パーセントより多い、または７５パーセントより多い）全体で形成されてよい。歪み吸収層が基板と上部層の間の領域全体（あるいは、少なくとも領域の大部分）に存在しない場合には、歪み吸収層に関連する前記留意された優位点は実現されない可能性がある。
歪み吸収層が本発明において基板（及び上部層と基板の間の領域）を覆う範囲は、シリコン基板と上部層の間に不連続の窒化ケイ素層が（いくつかのケースでは不注意に）形成される従来の技術の特定の技法から区別されてよい。
他の実施形態では、歪み吸収層が２つの異なる層（例えば、図３の実施形態）の間等、他の場所に配置されてよいことが理解されなければならない。これらの実施形態では、歪み吸収層は、歪み吸収層の上にある層におけるミスフィット転位の形成を削減できる。
前記に留意されたように、有利なことに歪み吸収層の存在は、上部層の中で（例えば、
歪み吸収層と上部層の間の界面で、あるいは非常に近くで）非常に低いミスフィット転位密度を生じさせる。ミスフィット転位は、通常、材料の原子構造における相違のための非干渉性の結果、２つの材料間の界面で（または非常に近くで）形成される。
本発明のいくつかの実施形態では、上部層におけるミスフィット転位密度は１ｃｍ２あたり約１０１０欠陥未満である。そして、他の実施形態では、１ｃｍ２あたり約１０８欠陥未満である。例えば、１ｃｍ２あたり約１０５欠陥未満の上部層におけるなおさらに低いミスフィット転位密度が達成されてよい。いくつかのケースでは、ミスフィット転位の存在は容易に検出可能でない可能性があり、つまり通常、ミスフィット転位密度は１ｃｍ２あたり約１０２欠陥未満であることを意味する。特定のミスフィット転位密度は、他の要因の中でも、基板の組成、厚さ及び結晶構造だけではなく、部分的には、歪み吸収層の厚さ、組成及び結晶構造、上部層の組成、厚さ、及び結晶構造等の要因にも依存している。
前述されたミスフィット転位密度範囲が、歪み吸収層との界面での、あるいは界面に非常に近くの（例えば、２０ｎｍ）上部層で見つけられてよく、上部層中の他の領域でも見つけられてよいことが理解されなければならない。
ミスフィット転位密度は、公知の技法を使用して測定されてよい。技法は、通常、代表領域一面でのミスフィット転位の存在を判断するために高い倍率を使用する、サンプル（例えば、界面）の原子構造の検査を必要とする。例えば、高解像度透過電子顕微鏡（ＴＥＭ）が使用されてよい。１つの適切な技法は、高解像度ＴＥＭ画像を使用して代表領域一面で転位数をカウントすることを必要とする。ミスフィット転位密度は、転位数を面積で除算することにより計算される。通常、ミスフィット転位密度は１ｃｍ２あたりの欠陥という単位で表される。
本発明の構造の特定の実施形態では、上部層が前記に留意された範囲より高いミスフィット転位密度を有する可能性があることが理解されなければならない。
本発明の上部層で達成可能な非常に低いミスフィット転位密度は、さらに後述されるように、窒化ガリウム材料領域内の欠陥を削減することを含む多くの優位点につながる可能性がある。
構造１０が、窒化物からなる材料から形成される上部層１５を含むことが好ましいことがある。適切な窒化物からなる材料は、窒化アルミニウムからなる材料（例えば、窒化アルミニウム、窒化アルミニウム合金）、及び窒化ガリウムからなる材料（例えば窒化ガリウム、窒化ガリウム合金）を含むが、これらに限定されない。いくつかのケースでは、上部層は一定の組成を有する。他のケースでは、さらに後述されるように、上部層に濃度勾配があることもある。適切な濃度勾配層はさらに後述され、参照することにより本書に組み込まれている、２０００年１２月１４日に出願された「窒化ガリウム材料及び方法」と題される公有されている米国特許番号第６，６４９，２８７号に説明されている。
上部層が単結晶構造を有するのが好ましい場合がある。前記に留意されたように、いくつかの実施形態では、歪み吸収層の厚さは、上部層が基板とのエピタキシャル関係を有するように制御される。上部層が単結晶構造を有することは、それが単結晶高品質窒化ガリウム材料領域の形成を助長するため有利である可能性がある。いくつかの実施形態では、上部層は基板と異なる結晶構造を有する。単結晶上部層に関連する優位点のすべては達成されない可能性があるが、上部層が単結晶構造を有さず、非晶質または多結晶であってよいことも理解されなければならない。
上部層は任意の適切な厚さを有してよい。例えば、他の厚さも考えられるが、上部層は
約１０ナノメートルと５ミクロンの間であってよい。
例示的な実施形態では、遷移層１６が上部層の上にじかに形成されている。上部層が一定の組成を有するとき等、特定の実施形態では、遷移層が濃度が勾配している材料（例えば、濃度勾配がある窒化物からなる材料）から形成されていることが好ましいことがある。適切に濃度勾配している層は、前記に参照することにより組み込まれている公有されている米国特許第６，６４９，２８７号に説明されている。濃度勾配している遷移層は少なくとも層の一部全体で変化する組成を有する。濃度勾配している遷移層は、窒化物ガリウム材料と基板（例えばシリコン）間の熱膨張率における差異から生じる熱応力を引き下げることによって遷移層上に形成されている窒化ガリウム材料領域でのひび割れの形成を削減する上で特に効果的である。
実施形態の内の１つのセットに従って、遷移層は濃度に勾配があり、ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ、ＡｌｘＧａ（１−ｘ）Ｎ、及びＩｎｙＧａ（１−ｙ）Ｎ等の窒化ガリウムの合金から形成されている。これらの実施形態では、合金の元素（例えばＧａ、Ａｌ、Ｉｎ）の少なくとも１つの濃度が遷移層の厚さの少なくとも一部全体で変化する。遷移層１６がＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ組成を有するとき、ｘ及び／またはｙは変化してよい。遷移層がＡｌｘＧａ（１−ｘ）Ｎ組成を有するとき、ｘは変化してよい。遷移層がＩｎｙＧａ（１−ｙ）Ｎ組成を有するとき、ｙは変化してよい。
特定の好適実施形態では、遷移層に濃度勾配があり、前面での高いガリウム濃度に対して、背面で低いガリウム濃度を有することが望ましい。このような遷移層が窒化ガリウム材料領域１８内で内部応力を緩和する際に特に効果的であることが判明している。例えば、遷移層はＡｌｘＧａ（１−ｘ）Ｎという組成を有してよく、ｘは遷移層の背面から前面に減少する（例えば、ｘは遷移層の背面で１という値から、遷移層の前面での０という値に減少する）。
一つの好適実施形態では、構造１０は窒化アルミニウム上部層１５と濃度勾配している遷移層１６とを含む。濃度勾配している遷移層はＡｌｘＧａ（１−ｘ）Ｎという組成を有してよく、この場合ｘは遷移層の背面での１という値から遷移層の前面での０という値に変化している。例えば、遷移層の組成は不連続的に（例えば段階的に）または連続的に変化してよい。１つの不連続な濃度勾配は、窒化ガリウム材料領域に向かう方向で進行するＡＩＮ、Ａｌ０．６Ｇａ０．４Ｎ及びＡｌ０．３Ｇａ０．７Ｎのステップを含んでよい。
他のケースでは、遷移層１６は一定の組成を有してよく、濃度に勾配がない場合がある（例えば、上部層が組成が徐々に変化しているとき）ことが理解されなければならない。図２に示されているように、本発明のいくつかの実施形態では、上部層と窒化ガリウム材料領域の間に別個の遷移層は存在していないことも理解されなければならない。図２の例示的な実施形態では、構造２０は歪み吸収層１２の上部にじかに形成されている上部層１５と、上部層の上にじかに形成されている窒化ガリウム材料領域１８とを含んでいる。この実施形態では、上部層が前述されたように濃度勾配していることが好ましいことがある。
上部層及び／または遷移層は、通常（必ずしも常にではないが）素子の活性領域の一部ではない。前述されたように、上部層及び／または遷移層は窒化ガリウム材料領域１８の付着を容易にするために形成されてよい。しかしながら、いくつかのケースでは、上部層及び／または遷移層は素子の動作中に半導体構造の活性領域から熱を取り除くのに役立つ熱拡散層として機能することを含む他の機能を有してよい。例えば、熱拡散層として機能するこのような遷移層は、参照することにより本書に組み込まれている２００１年２月２３日に出願された「熱伝導性領域を含む窒化ガリウム材料」と題する公有されている同時係属米国特許出願連続番号第０９／７９２，４０９号に説明されている。
素子の活性化領域は窒化ガリウム材料領域１８内に形成されてよい。窒化ガリウム材料領域１８は少なくとも１つの窒化ガリウム材料層を備える。ここに使用されているように、句「窒化ガリウム材料」は、とりわけ窒化ガリウム（ＧａＮ）、及び窒化ガリウムアルミニウム（ＡｌｘＧａ（１−ｘ）Ｎ）、窒化ガリウムインジウム（ＩｎｙＧａ（１−ｙ）Ｎ）、窒化ガリウムアルミニウムインジウム（ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ）、ヒ化ガリウムｐｈｏｓｐｏｒｉｄｅ窒化物（ＧａＡｓa Ｐｂ−Ｎ（１ａ−ｂ））、ヒ化ガリウムアルミニウムインジウムｐｈｏｓｐｏｒｉｄｅ窒化物（ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ａｓa ＰｂＮ（１−ａ−ｂ））等のその合金のどれかを指す。通常、存在するとき、ヒ素及び／またはリンは低濃度（つまり５重量パーセント未満）である。特定の好適実施形態では、窒化ガリウム材料は高濃度のガリウムを有し、アルミニウム及び／またはインジウムの量はほとんどまたはまったく含まない。高ガリウム濃度の実施形態では、（ｘ＋ｙ）の和は０．４未満、０．２未満、０．１未満またはなおさらに少なくてよい。いくつかのケースでは、窒化ガリウム材料層がＧａＮ（つまり、ｘ＋ｙ＝０）の組成を有することが好ましい。窒化ガリウム材料はｎ型またはｐ型にドーピングされてよい、あるいは内在してよい。適切な窒化ガリウム材料は、前記に参照することにより組み込まれている米国特許第６，６４９，２８７号に説明されている。
いくつかのケースでは、窒化ガリウム材料領域１８はただ１つの窒化ガリウム材料層だけを含んでいる。他のケースでは、窒化ガリウム材料領域１８が複数の窒化ガリウム材料層を含む。例えば、窒化ガリウム材料領域は図４に示されているように複数の層（例えば１８ａ、１８ｂ、１８ｃ）を含んでよい。特定の実施形態では、層１８ｂの窒化ガリウム材料が層１８ａの窒化ガリウム材料のアルミニウム濃度より高いアルミニウム濃度を有することが好ましい場合がある。（前述された窒化ガリウム材料のどれかに関して）層１８ｂの窒化ガリウム材料におけるｘという値は０．０５と、層１８ａの窒化ガリウム材料におけるｘの値より大きい１．０の間、あるいは０．０５と、層１８ａの窒化ガリウム材料におけるｘの値より大きい０．５の間の値を有してよい。層１８ａはＧａＮから形成されているが、例えば、層１８ｂはＡｌ０．２６Ｇａ０．７４Ｎから形成されてよい。アルミニウム濃度のこの差異が層１８ａ、１８ｂ（つまり２次元電子ガス領域）の界面で高度に伝導性の領域の形成につながることがある。例示的な実施形態では、層１８ｃはＧａＮから形成されてよい。
適切な窒化ガリウム材料層配置は、例えば、参照することにより本書に組み込まれている２００３年１２月１７日出願された「電極形成層を含む窒化ガリウム材料素子及び同を形成する方法（Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ Ｍａｔｅｒｉａｌ Ｄｅｖｉｃｅｓ Ｉｎｃｌｕｄｉｎｇ ａｎ Ｅｌｅｃｔｒｏｄｅ−Ｄｅｆｉｎｉｎｇ Ｌａｙｅｒ ａｎｄ Ｍｅｔｈｏｄｓ ｏｆ Ｆｏｒｍｉｎｇ ｔｈｅ Ｓａｍｅ）」と題される公有されている同時係属中の米国特許出願、出願番号第１０／７４０，３７６号に説明されてきた。
窒化ガリウム材料領域は、他のＩＩＩ−Ｖ化合物または合金、酸化物層、及び金属層等の窒化ガリウム材料組成１８を有さない１つまたは複数の層も含んでよい。
窒化ガリウム材料領域１８は、その中での素子の形成を可能にするほど十分に高品質である。前記に留意されたように、歪み吸収層の存在は、窒化ガリウム材料領域における欠陥の形成を削減できる上部層におけるミスフィット転位密度を削減してよい。例えば、点欠陥、線欠陥、及び平面欠陥の生成が削減されてよい。窒化ガリウム材料領域における欠陥生成を制限することにより、素子性能は改善できる。低いミスフィット転位密度も、デバイス性能に悪影響も及ぼす窒化ガリウム材料領域のエネルギーバンド内での電子状態の生成を制限できる。
好ましくは、窒化ガリウム材料領域１８は、低いひび割れレベルも有する。前述されたように、遷移層（特に濃度勾配しているとき）及び／または上部層がひび割れ形成を削減してよい。低ひび割れレベルを有する窒化ガリウム材料は、前記に参照することにより組み込まれている米国特許第６，６４９，２８７号に説明されている。いくつかのケースでは、窒化ガリウム材料領域は０．００５μｍ／μｍ２未満というひび割れレベルを有する。いくつかのケースでは、窒化ガリウム材料領域は０．００１μｍ／μｍ２未満という非常に低いひび割れレベルを有する。特定のケースでは、窒化ガリウム材料領域が、０．０００１μｍ／μｍ２未満というひび割れレベルによって定められるように実質的にはひび割れがないことが好ましいことがある。
特定のケースでは、窒化ガリウム材料領域１８は、単一の結晶（つまり単結晶）構造を有する１つの層（または複数の層）を含む。いくつかのケースでは、窒化ガリウム材料領域は、ウルツ（Ｗｕｒｔｚｉｔｅ）（六角形）構造を有する１つまたは複数の層を含む。
窒化ガリウム材料領域１８の厚さ及び異なる層の数は、特定の素子の要件によって少なくとも部分的に支配される。最小限では、窒化ガリウム材料領域の厚さは所望される構造または素子の形成を可能にするために十分である。窒化ガリウム材料領域は、通常、必ずしもではないが０．１ミクロンより大きい厚さを有する。他のケースでは、窒化ガリウム材料領域１８は０．５ミクロンより大きい、２．０ミクロンより大きい、あるいは５．０ミクロンよりも大きい厚さを有する。
前述されたように、特定の好適実施形態では、基板１４はシリコン基板である。ここに使用されているように、シリコン基板は、シリコン表面を含む任意の基板を指す。適切なシリコン基板の例は、とりわけケイ素（例えば、バルクシリコンウェハ）、シリコンオンインシュレータ( ＳＯＩ) 基板、サファイア上シリコン（ＳＯＳ）基板、及びＳＩＭＯＸ基板から完全に構成されている基板を含む。適切なシリコン基板は、ダイヤモンド、ＡＩＮ、または他の多結晶材料に結合されるシリコンウェハを有する基板も含む。単一結晶シリコン基板が好ましいが、さまざまな結晶方位を有するシリコン基板が使用されてよい。いくつかのケースでは、シリコン（１１１）基板が好ましい。他のケースでは、シリコン（１００）基板が好ましい。
サファイア、炭化ケイ素、リン化インジウム、シリコンゲルマニウム、ヒ化ガリウム、窒化ガリウム、窒化アルミニウム、または他のＩＩＩ−Ｖ化合物基板を含む、他の種類の基板も使用されてよいことが理解されなければならない。しかしながら、シリコン基板を使用しない実施形態では、シリコン基板と関連する優位点のすべては達成されない可能性がある。いくつかの実施形態では、シリコン、サファイア、炭化ケイ素、リン化インジウム、シリコンゲルマニウム及びヒ化ガリウム等の非窒化物材料からなる基板を使用することが好ましい場合がある。
基板１４は適切な寸法を有してよく、その特定の寸法は用途により決定される。適切な寸法は約２インチ（５０ｍｍ）、４インチ（１００ｍｍ）、６インチ（１５０ｍｍ）、及び８インチ（２００ｍｍ）を含むが、これらに限定されない。有利なことに、歪み吸収層は、種々の厚さ一面で基板（例えばシリコン基板）上に高品質の窒化ガリウム材料領域を形成するために使用されてよい。いくつかのケースでは、基板は約１２５ミクロンより大きい（例えば約１２５ミクロンと約８００ミクロンの間、または約４００ミクロンと８００ミクロンの間）等の相対的に厚いことが好ましい場合がある。相対的に厚い基板は取得、処理が容易であり、いくつかのケースではより薄い基板で発生することがある曲げに抵抗できる。他の実施形態では、これらの実施形態はより厚い基板と関連する利点を有するのではなく、処理を促進する及び／または処理ステップの数を削減することを含む他の優位点を有する場合があるが、より薄い基板（例えば、１２５ミクロン未満）が使用される
。いくつかのプロセスでは、基板は当初相対的に厚く（例えば、約２００ミクロンと８００ミクロンの間）、次に後の処理ステップの間に（例えば１５０ミクロン未満に）薄くされる。
いくつかの好適実施形態では、基板は最終的な素子または構造において実質的には平面的である。実質的に平面的な基板は織り目加工されている、及び／または（例えば米国特許番号第６，２６５，２８９号においてのように）その中にトレンチが形成されている基板と区別されてよい。図示されるように、素子の層／領域（例えば、歪み吸収層、上部層、遷移層、窒化ガリウム材料領域）は最終的な素子または構造において実質的に平面的であってもよい。さらに後述されるように、このような層／領域は垂直な（例えば、非横方向の）成長プロセスで育成してよい。平面的な基板及び層／領域は例えば処理を簡略化するためにいくつかの実施形態では有利である場合がある。本発明のいくつかの実施形態では、横方向の生育のプロセスはさらに後述されるように使用されてよいことが理解されなければならない。
図３は、本発明の別の実施形態による半導体構造２２を描く。この実施形態では、歪み吸収層１２は構造の中の層の間に形成されており、基板上にじかに形成されていない。例えば、歪み吸収層は下部層２４と上部層１５の間に形成されてよい。この実施形態では、歪み吸収層は、図１の実施形態に関連して前述されたように上部層１５におけるミスフィット転位の形成を削減できる。
下部層２４は、種々の半導体材料から形成されてよい。いくつかの実施形態では下部層は窒化物からなる材料から形成されている。適切な窒化物からなる材料は、窒化アルミニウムからなる材料（例えば、窒化アルミニウム、窒化アルミニウム合金）と窒化ガリウム材料を含むが、これらに限定されない。いくつかの実施形態では、下部層が上部層とは異なる組成を有することが好ましい場合がある。下部層は上部層とは異なる結晶構造も有してよい。
他の実施形態では、下部層は非窒化物からなる材料から形成されてよい。
図１から図３に描かれている半導体構造は種々の半導体素子の基本となってよい。適切な素子は、ＬＥＤとレーザダイオードを含む発光素子だけではなくトランジスタ（例えばＦＥＴ）を含むが、これらに限定されない。素子は、通常、少なくとも部分的に窒化物ガリウム材料領域の中にある活性領域を有する。また、素子は種々の他の機能層及び／または特長（例えば電極）も含む。
歪み吸収層は、前記に参照することにより組み込まれている公有されている同時係属中の米国特許出願、出願番号第１０／７４０，３７６号に説明されている構造及び素子に含まれてよい。例えば、図４は、素子３０が歪み吸収層１２を含むという点を除き、米国特許出願、出願番号第１０／７４０，３７６号に説明されているＦＥＴ素子に類似している本発明の一実施形態によるＦＥＴ素子３０を概略で描いている。素子３０は、ソース電極３４と、ドレイン電極３６と、（第１の層１８ｂと第２の層１８ａを含む）窒化ガリウム材料領域１８上に形成されるゲート電極３８とを含む。前記素子は、図示されているように、窒化ガリウム材料領域の表面を保護し、不動態化する不動態化層である電極形成層４０も含む。ゲート電極が部分的に形成される電極形成層の中にバイア穴４２が形成されている。歪み吸収層１２は基板上にじかに形成され、上部層１５は歪み吸収層上にじかに形成される。いくつかの実施形態では、上部層は濃度勾配している。いくつかの実施形態では、上部層は一定の組成（例えば、窒化アルミニウムまたは窒化アルミニウム合金）を有してよく、濃度勾配がある遷移層は歪み吸収層上に形成される。
歪み吸収層は、前記に参照することにより本書に組み込まれている米国特許第６，６４
９，２８７号に説明されている構造及び素子にも含まれてよい。
歪み吸収層は、参照することにより本書に組み込まれている「裏面バイア穴を含む窒化ガリウム材料素子及び方法（Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ Ｍａｔｅｒｉａｌ Ｄｅｖｉｃｅｓ ａｎｄ Ｍｅｔｈｏｄｓ Ｉｎｃｌｕｄｉｎｇ Ｂａｃｋｓｉｄｅ
Ｖｉａｓ）」と題される公有されている米国特許番号第６，６１１，００２号に説明されている構造及び素子にも含まれてよい。
歪み吸収層を使用する他の構造及び素子が、本書に特に説明されていない構造及び素子を含む本発明の範囲内にあってよいことが理解されなければならない。他の構造は、他の違いの中で、他の層及び／または特長を含んでよい。
半導体構造１０は、公知の半導体処理技法を使用して製造されてよい。歪み吸収層が窒化ケイ素からなる材料（例えば、非晶質ＳｉＮ）である実施形態では、歪み吸収層は、前記に留意されたようにシリコン基板の上面をｎｉｔｒｉｄａｔｉｎｇすることにより形成されてよい。窒化物形成プロセスでは、窒素はシリコン基板の上面領域と反応し、窒化ケイ素からなる層を形成する。前記上面は高温で窒素のガス状のソースにシリコン基板を暴露することによりｎｉｔｒｉｄａｔｅｄされてよい。例えば、アンモニアが、シリコン基板が配置される反応室の中に入れられてよい。反応室内の温度は約１０００℃と約１１００℃の間であってよく、圧力は約２０トールと約４０トール（約３０トールである場合もある）の間であってよい。窒素とシリコン基板間の反応が、所望される厚さを有する層を生成するために選択された反応時間の間進行できる。
他のプロセスが、別々の窒素源とシリコンソースを使用するプロセス（例えばＣＶＤプロセス）を含む窒化ケイ素からなる歪み吸収層を形成するために使用されてよいことが理解されなければならない。また、歪み吸収層が別の種類の材料（非窒化ケイ素からなる材料）から形成されるとき、技術で公知の他の付着プロセスが使用される。
いくつかの実施形態では、歪み吸収層は構造の上部層（及び場合によっては以後の層）と現場形成されてよい。すなわち、歪み吸収層は上部層（及び場合によっては以後の層）と同じ付着ステップの間に形成されてよい。前述されたように窒素源（例えば、アンモニア）を反応室の中に導入することにより窒化ケイ素からなる材料の歪み吸収層を生育するプロセスでは、窒素源の後の選択された時間遅延後に第２のソースガスが室内に導入されてよい。第２のソースは窒素源と反応し、上部層を形成し、したがって歪み吸収層の生育を終了する。例えば、上部層が窒化アルミニウムから形成されるとき、アルミニウム源（例えば、トリメチルアルミニウム）が窒素源（例えば、アンモニア）の後の選択された時間に室内に導入される。時間遅延は、歪み吸収層が所望される厚さまで生育するように選択される。第２のソース（例えば、アルミニウム源）と窒素源の間の反応は、上部層を生成するために十分な時間進行できる。上部層が単結晶構造を有するとき、反応条件は適切に選択される。例えば、反応温度は約１０００℃と約１１００℃の間等、７００℃より高くてよい。いくつかのケースでは、約５００℃と約６００℃の間の温度を含むより低い生育温度が使用されてよい。
歪み吸収層を上部層と以後の層以外の別のプロセスで形成してよいことが理解されなければならない。例えば、歪み吸収層を第一のプロセスで基板上に形成してよい。それから後に、上部層を第二のプロセスで歪み吸収層上に形成してよい。
前述されたプロセスでは、上部層は垂直生育プロセスで生育される。すなわち上部層は歪み吸収層に関して垂直方向で生育される。低いミスフィット転位密度を有する歪み吸収層を垂直に生育する能力は、より複雑である可能性のある横方向の生育プロセスに比較すると有利である場合がある。
遷移層１６と窒化ガリウム材料領域１８は、上部層と歪み吸収層と同じ付着ステップで生育されてもよい。このようなプロセスでは、適切なソースが適切なときに反応室の中に導入される。濃度勾配がある遷移層と窒化ガリウム材料領域をシリコン基板一面に形成するための適切なＭＯＣＶＤプロセスは、前記に参照することにより組み込まれている米国特許番号第６，６４９，２８７号に説明されている。窒化ガリウム材料領域１８が異なる層を有するとき、いくつかのケースでは、領域全体１８を形成するために単一の付着ステップを使用することが好ましい。単一の付着ステップを使用するとき、処理パラメータはさまざまな層を形成するために適切なときに適切に変更されてよい。
遷移層と窒化ガリウム材料領域が、歪み吸収層と上部層とは別に生育されてよいことも理解されなければならない。窒化ガリウム材料領域と遷移層は垂直な成長プロセスで成育してよい。これらの領域は、下部層に関して垂直方向で生育される。低いミスフィット転位密度を有する窒化ガリウム材料領域を垂直に生育する能力は、より複雑である可能性のある横方向の生育プロセスに比較すると有利である場合がある。
しかしながら、本発明他の実施形態（不図示）では、マスク開口部を通して下部窒化ガリウム層を生育することを必要とする側面方向エピタキシャル過成長（ＬＥＯ）技法を使用して窒化ガリウム材料領域１８の少なくとも一部を生育してから、マスク一面で側面方向に、例えば米国特許番号第６，０５１，８４９号に説明されているように、窒化ガリウム材料領域を形成することが可能である。
本発明の他の実施形態（不図示）では、例えば米国特許番号第６，２６５，２８９号に説明されているように、隣接する側壁からの成長が融合し、窒化ガリウム材料領域を形成するまで窒化ガリウム材料柱（ｐｏｓｔ）の側壁をトレンチの中に生育することを必要とするｐｅｎｄｅｏｅｐｉｔａｘｉａｌ技法を使用して窒化ガリウム材料領域１８を生育することが可能である。これらの側面成長技法では、欠点密度が非常に低い窒化ガリウム材料領域が達成できる。例えば、窒化ガリウム材料領域の少なくとも一部は、１ｃｍ２あたり約１０５欠陥未満という欠陥密度を有してよい。
前記に参照することにより組み込まれている公有されている同時係属中の米国特許出願、出願番号第１０／７４０，３７６号は、図４の実施形態に示されている他の層及び特長を成育するために使用される技法をさらに説明する。
当業者に公知であるように本発明の構造及び素子を形成するために他のプロセスが使用されてよいことも理解されるべきである。
以下の例は、例示的であることを意味し、制限的ではない。
例１
本例は、本発明の一実施形態によるシリコン基板上に窒化ケイ素からなる材料の歪み吸収層の形成を描いている。
１００ｍｍのシリコン基板が反応室に設置された。アンモニアガスが窒素源として室内に導入された。温度は１０３０℃で、圧力は約３０トールで維持された。非晶質窒化ケイ素（ＳｉＮ）の層が形成された。
アンモニアの導入から約６秒後、ＴＭＡがアルミニウム源として室内に導入された。温度と圧力はそれぞれ１０３０℃と約３０トールで維持された。成長は３０分間進んだ。
図５から図７は、結果として生じる構造を描く顕微鏡写真画像のコピーである。図５はＳＴＥＭ（走査型透過電子顕微鏡）画像のコピーである。図６と図７は高解像度ＴＥＭ画像のコピーである。画像は単結晶窒化アルミニウム層と単結晶シリコン基板の間に形成された非晶質窒化ケイ素の歪み吸収層の存在を示している。特に、高解像度ＴＥＭ画像は結
果として生じる層と基板の結晶構造を示している。画像は、窒化ケイ素層の結晶構造が非晶質であり、シリコン基板の結晶構造が立方体であり、窒化アルミニウムの結晶構造が六角形であることを示している。窒化アルミニウム層は基板とのエピタキシャル関係を有している。
画像は、非晶質窒化ケイ素の歪み吸収層と窒化アルミニウム層の界面に（または近くに）ミスフィット転位がないことも示している。
この例は、本発明の歪み吸収層がミスフィット転位密度を制限するために使用できることを立証している。
比較例
本例は、本発明の歪み吸収層がない場合にシリコン基板上にじかに形成される窒化アルミニウム層においてミスフィット転位が存在することを描いている。
図８は、Ａｐｐｌｉｅｄ Ｐｈｙｓ．Ｌｅｔｔ．８３（５）、８６０（２００３年）、Ｒ．Ｌｉｕらに公表された画像のコピーである。画像は、記事に説明された手順の後に、窒化ケイ素の歪み吸収層が存在しない場合にシリコン基板上にじかに形成される窒化アルミニウム層を描く。ミスフィット転位は、「┴」で示されている。界面コヒーレンスは、｛１１１｝Ｓｉ格子面と｛１−１００｝ＡＩＮ格子面をつなぐ太い線によって示されている。
本発明の少なくとも１つの実施形態の複数の態様をこのように説明したので、多様な改変、変型及び改善が容易に当業者に思い浮かぶことが理解されるべきである。このような改変、変型及び改善はこの開示の一部であることが目的とされ、本発明の精神及び範囲内にあることが目的とされる。したがって、前記説明及び図面は例証としてのみである。
本発明の一実施形態による歪み吸収層を含む窒化ガリウム材料からなる半導体構造を示す断面図。 本発明の別の実施形態による歪み吸収層を含む窒化ガリウム材料からなる半導体構造を示す断面図。 本発明の別の実施形態による構造の中の層間に形成される歪み吸収層を含む窒化ガリウム材料からなる半導体構造を示す断面図。 本発明の別の実施形態による歪み吸収層を含むＦＥＴ素子の概略を示す断面図。 例１に説明されているように窒化アルミニウム層とシリコン基板の間の窒化ケイ素歪み吸収層の存在を描くＴＥＭ（走査型透過電子顕微鏡）画像。 例1 に説明されているように窒化アルミニウム層とシリコン基板の間の窒化ケイ素歪み吸収層の存在を描く高解像度ＴＥＭ画像。 例1 に説明されているように窒化アルミニウム層とシリコン基板の間の窒化ケイ素歪み吸収層の存在を描く高解像度ＴＥＭ画像。 比較例に説明されているように窒化ケイ素歪み吸収層が存在しない窒化アルミニウム層とシリコン基板の界面を描くＡｐｐｌｉｅｄ Ｐｈｙｓ．Ｌｅｔｔ．）８３（５）、８６０（２００３年）、Ｒ．Ｌｉｕらで発表された画像。

Claims (63)

  1. 上面を有するシリコン基板と、
    前記基板の前記上面の大部分を覆う非晶質窒化ケイ素からなる材料層と、
    前記窒化ケイ素からなる材料層上に形成される窒化物からなる材料の上部層とを備える半導体構造。
  2. 前記窒化ケイ素からなる材料層が実質的に前記基板の上面全体を覆う請求項１に記載の構造。
  3. 前記窒化ケイ素からなる材料層がＳｉＮからなる請求項１に記載の構造。
  4. 前記上部層が単結晶である請求項１に記載の構造。
  5. 前記上部層が約７００℃より高い温度で形成される請求項１に記載の構造。
  6. 前記上部層が窒化ケイ素からなる材料層の上にじかに形成される請求項１に記載の構造。
  7. 前記上部層が窒化アルミニウムからなる材料からなる請求項１に記載の構造。
  8. 前記上部層が前記基板とのエピタキシャル関係を有する請求項１に記載の構造。
  9. 前記上部層が窒化ガリウム材料合金からなる請求項１に記載の構造。
  10. 前記上部層に濃度勾配がある請求項１に記載の構造。
  11. 前記上部層一面に形成される遷移層をさらに備える請求項１に記載の構造。
  12. 前記遷移層に濃度勾配がある請求項１１に記載の構造。
  13. 濃度勾配している前記遷移層が上部層の上にじかに形成される請求項１２に記載の構造。
  14. 濃度勾配している前記遷移層がＡｌｘＧａ（１−ｘ）Ｎからなり、Ｘは前記遷移層の背面から前記遷移層の前面へ減少する請求項１２に記載の構造。
  15. 前記窒化ケイ素からなる材料層が１００オングストローム未満の厚さを有する請求項１に記載の構造。
  16. 前記窒化ケイ素からなる材料層が１０オングストロームより大きい厚さを有する請求項１に記載の構造。
  17. 前記窒化ケイ素からなる材料層が約１０オングストロームと約５０オングストロームの間の厚さを有する請求項１に記載の構造。
  18. 前記基板が約１２５ミクロンより大きい厚さを有する請求項１に記載の構造。
  19. 前記上部層一面に形成される窒化ガリウム材料領域をさらに備える請求項１に記載の構造。
  20. 前記上部層の欠陥が１ｃｍ２あたり約１０１０個未満というミスフィット転位密度を有する請求項１に記載の構造。
  21. 前記構造がＦＥＴである請求項１に記載の構造。
  22. 上面を含むシリコン基板と、
    １００オングストローム未満の厚さを有し、前記基板の上面の大部分を覆う窒化ケイ素からなる材料層と、
    前記窒化ケイ素からなる材料層に形成される単結晶窒化物からなる材料上部層とを備える半導体構造。
  23. 前記窒化ケイ素からなる材料層が非晶質構造を有する請求項２２に記載の構造。
  24. 前記窒化ケイ素からなる材料層が実質的に前記基板の前記上面全体を覆う請求項２２に記載の構造。
  25. 前記上部層が窒化アルミニウムからなる材料を備える請求項２２に記載の構造。
  26. 前記上部層一面に形成される遷移層をさらに備える請求項２２に記載の構造。
  27. 前記遷移層がＡｌｘＧａ（１−ｘ）Ｎからなり濃度勾配がある遷移層であり、ｘが前記遷移層の裏面から前記遷移層の前面へ増加する請求項２６に記載の構造。
  28. 前記窒化ケイ素からなる材料層が１０オングストロームより大きい厚さを有する請求項２２に記載の構造。
  29. 前記基板が約１２５ミクロンより大きい厚さを有する請求項２２に記載の構造。
  30. 前記上部層一面に形成される窒化ガリウム材料領域をさらに備える請求項２２に記載の構造。
  31. 前記上部層の欠陥が１ｃｍ２あたり約１０１０個未満というミスフィット転位密度を有する請求項２２に記載の構造。
  32. 上面を含むシリコン基板と、
    前記シリコン基板の実質的に前記上面全体を覆い、１００オングストローム未満の厚さを有する非晶質窒化ケイ素からなる材料層と、
    前記非品質窒化ケイ素からなる材料層の上に形成され、濃度が勾配している遷移層と、
    前記遷移層の上に形成される窒化ガリウム材料領域とを備える半導体構造。
  33. 半導体材料領域と、
    前記半導体材料領域の上に形成される歪み吸収層と、
    前記歪み吸収層の上にじかに形成される窒化物からなる材料層におけるミスフィット転位密度が１ｃｍ２あたり約１０１０欠陥未満である前記窒化物からなる材料層とを備える半導体構造。
  34. 前記半導体材料領域が基板である請求項３３に記載の構造。
  35. 前記基板が実質的に平面的である請求項３４に記載の構造。
  36. 前記基板がケイ素である請求項３３に記載の構造。
  37. 前記基板が炭化ケイ素である請求項３３に記載の構造。
  38. 前記ミスフィット転位密度が１ｃｍ２あたり約１０８欠陥未満である請求項３３に記載の構造。
  39. 前記ミスフィット転位密度が１ｃｍ２あたり約１０５欠陥未満である請求項３３に記載の構造。
  40. 前記ミスフィット転位密度が１ｃｍ２あたり約１０２欠陥未満である請求項３３に記載の構造。
  41. 前記歪み吸収層が窒化ケイ素からなる材料を備える請求項３３に記載の構造。
  42. 前記窒化ケイ素からなる材料が非晶質構造を有する請求項４１に記載の構造。
  43. 前記窒化物からなる材料層が窒化アルミニウム材料からなる材料を備える請求項３３に記載の構造。
  44. 前記窒化物からなる材料層が窒化ガリウム材料からなる材料を備える請求項３３に記載の構造。
  45. 前記窒化物からなる材料層に濃度勾配がある請求項３３に記載の構造。
  46. 前記窒化物からなる材料層一面に形成される窒化ガリウム材料領域をさらに備える請求項３３に記載の構造。
  47. 前記窒化ガリウム材料領域と前記窒化物からなる材料層との間に形成され、濃度が勾配している遷移層をさらに備える請求項４６に記載の構造。
  48. 前記歪み吸収層が１００オングストローム未満の厚さを有する請求項３３に記載の構造。
  49. 前記歪み吸収層が１０オングストロームより大きい厚さを有する請求項３３に記載の構造。
  50. 前記基板が約１２５ミクロンより大きい厚さを有する請求項３３に記載の構造。
  51. 前記歪み吸収層が実質的に平面的である請求項３３に記載の構造。
  52. 前記半導体材料領域が下部層である請求項３３に記載の構造。
  53. 前記半導体材料領域が窒化ガリウム材料を備える請求項３３に記載の構造。
  54. 前記半導体材料領域が窒化アルミニウムからなる材料を備える請求項３３に記載の構造。
  55. 前記半導体材料領域が、前記窒化物からなる材料層とは異なる材料を備える請求項３３
    に記載の構造。
  56. 前記半導体材料領域が前記窒化物からなる材料層とは異なる結晶構造を有する請求項３３に記載の構造。
  57. 反応室内にシリコン基板を提供することと、
    前記反応室の中に窒素源を導入し、非晶質窒化ケイ素からなる材料層を形成することと、
    前記反応室の中に第２のソースを導入し、前記窒化ケイ素からなる材料層の上に窒化物からなる材料の上部層を形成することと、
    を備える半導体構造を形成する方法。
  58. 前記窒素源が前記室内に導入されると、前記反応室内の前記温度が約１０００℃と約１１００℃の間である請求項５７に記載の方法。
  59. 前記窒素源が前記室内に導入されると、前記反応室内の前記圧力が約２０トールと約４０トールの間である請求項５７に記載の方法。
  60. 前記窒素源がアンモニアである請求項５７に記載の方法。
  61. 前記窒素源が前記シリコン基板と反応し、窒化ケイ素からなる材料層を形成する請求項５７に記載の方法。
  62. 前記第２のソースがアルミニウム源を備える請求項５７に記載の方法。
  63. 前記アルミニウム源が前記窒素源と反応し、窒化アルミニウムの層を形成する請求項６２に記載の方法。
JP2007519306A 2004-06-28 2005-06-24 窒化ガリウム材料及び方法 Pending JP2008504715A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/879,703 US7339205B2 (en) 2004-06-28 2004-06-28 Gallium nitride materials and methods associated with the same
PCT/US2005/022488 WO2006012298A1 (en) 2004-06-28 2005-06-24 Gallium nitride material and methods associated with the same

Publications (2)

Publication Number Publication Date
JP2008504715A true JP2008504715A (ja) 2008-02-14
JP2008504715A5 JP2008504715A5 (ja) 2008-08-07

Family

ID=35033763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007519306A Pending JP2008504715A (ja) 2004-06-28 2005-06-24 窒化ガリウム材料及び方法

Country Status (4)

Country Link
US (4) US7339205B2 (ja)
EP (2) EP1769529A1 (ja)
JP (1) JP2008504715A (ja)
WO (1) WO2006012298A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012191202A (ja) * 2011-03-03 2012-10-04 Internatl Rectifier Corp 歪吸収中間層遷移モジュールを有するｉｉｉ族窒化物半導体構造
JP2014072428A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体結晶基板の製造方法、半導体装置の製造方法、半導体結晶基板及び半導体装置
US8803274B2 (en) 2009-07-15 2014-08-12 Sumitomo Electric Industries, Ltd. Nitride-based semiconductor light-emitting element
JP2016167501A (ja) * 2015-03-09 2016-09-15 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP2017147464A (ja) * 2010-05-07 2017-08-24 住友化学株式会社 半導体基板
WO2021079745A1 (ja) * 2019-10-24 2021-04-29 信越半導体株式会社 半導体基板の製造方法及び半導体基板

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060005763A1 (en) * 2001-12-24 2006-01-12 Crystal Is, Inc. Method and apparatus for producing large, single-crystals of aluminum nitride
US7638346B2 (en) 2001-12-24 2009-12-29 Crystal Is, Inc. Nitride semiconductor heterostructures and related methods
US8545629B2 (en) 2001-12-24 2013-10-01 Crystal Is, Inc. Method and apparatus for producing large, single-crystals of aluminum nitride
JP4869564B2 (ja) * 2003-11-28 2012-02-08 新日本無線株式会社 窒化物半導体装置及びその製造方法
US7071498B2 (en) * 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
US7339205B2 (en) * 2004-06-28 2008-03-04 Nitronex Corporation Gallium nitride materials and methods associated with the same
US7687827B2 (en) * 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
US20060214289A1 (en) * 2004-10-28 2006-09-28 Nitronex Corporation Gallium nitride material-based monolithic microwave integrated circuits
US7365374B2 (en) 2005-05-03 2008-04-29 Nitronex Corporation Gallium nitride material structures including substrates and methods associated with the same
US8946674B2 (en) * 2005-08-31 2015-02-03 University Of Florida Research Foundation, Inc. Group III-nitrides on Si substrates using a nanostructured interlayer
KR20080072833A (ko) * 2005-10-04 2008-08-07 니트로넥스 코오포레이션 광대역 애플리케이션을 위한 갈륨 나이트라이드 물질트랜지스터 및 방법
US8349077B2 (en) 2005-11-28 2013-01-08 Crystal Is, Inc. Large aluminum nitride crystals with reduced defects and methods of making them
WO2007065018A2 (en) 2005-12-02 2007-06-07 Crystal Is, Inc. Doped aluminum nitride crystals and methods of making them
US7566913B2 (en) 2005-12-02 2009-07-28 Nitronex Corporation Gallium nitride material devices including conductive regions and methods associated with the same
EP1969635B1 (en) 2005-12-02 2017-07-19 Infineon Technologies Americas Corp. Gallium nitride material devices and associated methods
CN101454487B (zh) 2006-03-30 2013-01-23 晶体公司 氮化铝块状晶体的可控掺杂方法
US9034103B2 (en) 2006-03-30 2015-05-19 Crystal Is, Inc. Aluminum nitride bulk crystals having high transparency to ultraviolet light and methods of forming them
EP1883103A3 (en) * 2006-07-27 2008-03-05 Interuniversitair Microelektronica Centrum Deposition of group III-nitrides on Ge
US20100269819A1 (en) * 2006-08-14 2010-10-28 Sievers Robert E Human Powered Dry Powder Inhaler and Dry Powder Inhaler Compositions
US8513643B2 (en) 2006-09-06 2013-08-20 Palo Alto Research Center Incorporated Mixed alloy defect redirection region and devices including same
US20080054248A1 (en) * 2006-09-06 2008-03-06 Chua Christopher L Variable period variable composition supperlattice and devices including same
CN107059116B (zh) 2007-01-17 2019-12-31 晶体公司 引晶的氮化铝晶体生长中的缺陷减少
US9771666B2 (en) 2007-01-17 2017-09-26 Crystal Is, Inc. Defect reduction in seeded aluminum nitride crystal growth
US8080833B2 (en) 2007-01-26 2011-12-20 Crystal Is, Inc. Thick pseudomorphic nitride epitaxial layers
JP5730484B2 (ja) 2007-01-26 2015-06-10 クリスタル アイエス インコーポレイテッド 厚みのある擬似格子整合型の窒化物エピタキシャル層
KR101330251B1 (ko) * 2007-03-06 2013-11-15 서울바이오시스 주식회사 패터닝된 기판 상에 질화물 반도체층을 형성하는 방법 및그것을 갖는 발광 다이오드
US7825432B2 (en) 2007-03-09 2010-11-02 Cree, Inc. Nitride semiconductor structures with interlayer structures
US8362503B2 (en) 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
US7795070B2 (en) * 2007-03-30 2010-09-14 Texas Instruments Incorporated Semiconductor device including an amorphous nitrided silicon adhesion layer and method of manufacture therefor
US8088220B2 (en) * 2007-05-24 2012-01-03 Crystal Is, Inc. Deep-eutectic melt growth of nitride crystals
US7745848B1 (en) 2007-08-15 2010-06-29 Nitronex Corporation Gallium nitride material devices and thermal designs thereof
KR100901822B1 (ko) 2007-09-11 2009-06-09 주식회사 실트론 질화갈륨 성장용 기판 및 질화갈륨 기판 제조 방법
US8026581B2 (en) * 2008-02-05 2011-09-27 International Rectifier Corporation Gallium nitride material devices including diamond regions and methods associated with the same
US8343824B2 (en) 2008-04-29 2013-01-01 International Rectifier Corporation Gallium nitride material processing and related device structures
US8946863B2 (en) * 2009-08-04 2015-02-03 Dowa Electronics Materials Co., Ltd. Epitaxial substrate for electronic device comprising a high resistance single crystal substrate on a low resistance single crystal substrate, and method of manufacturing
DE102009047881B4 (de) * 2009-09-30 2022-03-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer epitaktisch hergestellten Schichtstruktur
US8648387B2 (en) * 2009-12-30 2014-02-11 Industrial Technology Research Institute Nitride semiconductor template and method of manufacturing the same
WO2012003304A1 (en) 2010-06-30 2012-01-05 Crystal Is, Inc. Growth of large aluminum nitride single crystals with thermal-gradient control
KR20120032329A (ko) 2010-09-28 2012-04-05 삼성전자주식회사 반도체 소자
US20120274366A1 (en) 2011-04-28 2012-11-01 International Rectifier Corporation Integrated Power Stage
US8546849B2 (en) 2011-05-04 2013-10-01 International Rectifier Corporation High voltage cascoded III-nitride rectifier package utilizing clips on package surface
US8853707B2 (en) 2011-05-04 2014-10-07 International Rectifier Corporation High voltage cascoded III-nitride rectifier package with etched leadframe
US8853706B2 (en) 2011-05-04 2014-10-07 International Rectifier Corporation High voltage cascoded III-nitride rectifier package with stamped leadframe
FR2977260B1 (fr) 2011-06-30 2013-07-19 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiale epaisse de nitrure de gallium sur un substrat de silicium ou analogue et couche obtenue par ledit procede
US9281388B2 (en) 2011-07-15 2016-03-08 Infineon Technologies Americas Corp. Composite semiconductor device with a SOI substrate having an integrated diode
US9087812B2 (en) 2011-07-15 2015-07-21 International Rectifier Corporation Composite semiconductor device with integrated diode
US8962359B2 (en) 2011-07-19 2015-02-24 Crystal Is, Inc. Photon extraction from nitride ultraviolet light-emitting devices
US8698163B2 (en) 2011-09-29 2014-04-15 Toshiba Techno Center Inc. P-type doping layers for use with light emitting devices
US20130082274A1 (en) 2011-09-29 2013-04-04 Bridgelux, Inc. Light emitting devices having dislocation density maintaining buffer layers
US9012921B2 (en) 2011-09-29 2015-04-21 Kabushiki Kaisha Toshiba Light emitting devices having light coupling layers
US9178114B2 (en) 2011-09-29 2015-11-03 Manutius Ip, Inc. P-type doping layers for use with light emitting devices
US8664679B2 (en) 2011-09-29 2014-03-04 Toshiba Techno Center Inc. Light emitting devices having light coupling layers with recessed electrodes
US8853668B2 (en) 2011-09-29 2014-10-07 Kabushiki Kaisha Toshiba Light emitting regions for use with light emitting devices
US20140070627A1 (en) * 2012-09-07 2014-03-13 International Rectifier Corporation Integrated Group III-V Power Stage
WO2014151264A1 (en) 2013-03-15 2014-09-25 Crystal Is, Inc. Planar contacts to pseudomorphic electronic and optoelectronic devices
US9184243B2 (en) 2013-07-12 2015-11-10 Infineon Technologies Americas Corp. Monolithic composite III-nitride transistor with high voltage group IV enable switch
TWI574407B (zh) * 2013-08-16 2017-03-11 晶元光電股份有限公司 半導體功率元件
US20150115327A1 (en) 2013-10-30 2015-04-30 International Rectifier Corporation Group III-V Device Including a Buffer Termination Body
US9673286B2 (en) 2013-12-02 2017-06-06 Infineon Technologies Americas Corp. Group III-V transistor with semiconductor field plate
US9343562B2 (en) 2013-12-06 2016-05-17 Infineon Technologies Americas Corp. Dual-gated group III-V merged transistor
US9478708B2 (en) 2015-03-11 2016-10-25 International Business Machines Corporation Embedded gallium—nitride in silicon
US10636899B2 (en) 2016-11-15 2020-04-28 Infineon Technologies Austria Ag High electron mobility transistor with graded back-barrier region
CN107731916B (zh) * 2017-10-12 2024-02-13 中国电子科技集团公司第十三研究所 半导体器件及利用异质结形成金刚石n型导电沟道的方法
CN112750904B (zh) 2019-10-30 2024-01-02 联华电子股份有限公司 具有应力松弛层的半导体元件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864913A (ja) 1994-08-26 1996-03-08 Rohm Co Ltd 半導体発光素子およびその製法
JPH11265853A (ja) * 1998-01-16 1999-09-28 Mitsubishi Materials Corp 窒化物半導体層付き基板及びその製造方法

Family Cites Families (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4768038A (en) * 1985-05-17 1988-08-30 Konishiroku Photo Industry Co., Ltd. Thermal printhead integrated circuit device
AU623863B2 (en) * 1987-08-24 1992-05-28 Canon Kabushiki Kaisha Method of forming crystals
US5290393A (en) * 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
US5633192A (en) * 1991-03-18 1997-05-27 Boston University Method for epitaxially growing gallium nitride layers
US5192987A (en) * 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
JP3352712B2 (ja) * 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
US5393993A (en) * 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US6440823B1 (en) * 1994-01-27 2002-08-27 Advanced Technology Materials, Inc. Low defect density (Ga, Al, In)N and HVPE process for making same
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US5838029A (en) * 1994-08-22 1998-11-17 Rohm Co., Ltd. GaN-type light emitting device formed on a silicon substrate
US5523589A (en) * 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
US5592501A (en) * 1994-09-20 1997-01-07 Cree Research, Inc. Low-strain laser structures with group III nitride active layers
US5777350A (en) * 1994-12-02 1998-07-07 Nichia Chemical Industries, Ltd. Nitride semiconductor light-emitting device
WO1996019837A2 (en) * 1994-12-22 1996-06-27 Philips Electronics N.V. Semiconductor memory devices and methods of producing such
US5679965A (en) * 1995-03-29 1997-10-21 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact, non-nitride buffer layer and methods of fabricating same
US5739554A (en) * 1995-05-08 1998-04-14 Cree Research, Inc. Double heterojunction light emitting diode with gallium nitride active layer
WO1996041906A1 (en) 1995-06-13 1996-12-27 Advanced Technology Materials, Inc. Bulk single crystal gallium nitride and method of making same
JP2795226B2 (ja) * 1995-07-27 1998-09-10 日本電気株式会社 半導体発光素子及びその製造方法
EP1081818B1 (en) * 1995-09-18 2004-08-18 Hitachi, Ltd. Semiconductor laser devices
JP3396356B2 (ja) * 1995-12-11 2003-04-14 三菱電機株式会社 半導体装置，及びその製造方法
JP3409958B2 (ja) * 1995-12-15 2003-05-26 株式会社東芝 半導体発光素子
US5874747A (en) * 1996-02-05 1999-02-23 Advanced Technology Materials, Inc. High brightness electroluminescent device emitting in the green to ultraviolet spectrum and method of making the same
KR100571071B1 (ko) * 1996-12-04 2006-06-21 소니 가부시끼 가이샤 전계효과트랜지스터및그제조방법
US5741724A (en) * 1996-12-27 1998-04-21 Motorola Method of growing gallium nitride on a spinel substrate
US5869384A (en) * 1997-03-17 1999-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Trench filling method employing silicon liner layer and gap filling silicon oxide trench fill layer
KR19980079320A (ko) * 1997-03-24 1998-11-25 기다오까다까시 고품질 쥐에이엔계층의 선택성장방법, 고품질 쥐에이엔계층 성장기판 및 고품질 쥐에이엔계층 성장기판상에 제작하는 반도체디바이스
JP3491492B2 (ja) * 1997-04-09 2004-01-26 松下電器産業株式会社 窒化ガリウム結晶の製造方法
EP2234142A1 (en) * 1997-04-11 2010-09-29 Nichia Corporation Nitride semiconductor substrate
US6069021A (en) * 1997-05-14 2000-05-30 Showa Denko K.K. Method of growing group III nitride semiconductor crystal layer and semiconductor device incorporating group III nitride semiconductor crystal layer
JPH10335637A (ja) * 1997-05-30 1998-12-18 Sony Corp ヘテロ接合電界効果トランジスタ
US6261931B1 (en) * 1997-06-20 2001-07-17 The Regents Of The University Of California High quality, semi-insulating gallium nitride and method and system for forming same
KR20010021494A (ko) * 1997-07-03 2001-03-15 추후제출 에피택셜 증착에 의한 프리 스탠딩 기판의 제조를 위한열적 부정합 보정
US6201262B1 (en) * 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
JP3517867B2 (ja) * 1997-10-10 2004-04-12 豊田合成株式会社 ＧａＮ系の半導体素子
US7118929B2 (en) * 2000-07-07 2006-10-10 Lumilog Process for producing an epitaxial layer of gallium nitride
JP3036495B2 (ja) * 1997-11-07 2000-04-24 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
US6017791A (en) * 1997-11-10 2000-01-25 Taiwan Semiconductor Manufacturing Company Multi-layer silicon nitride deposition method for forming low oxidation temperature thermally oxidized silicon nitride/silicon oxide (no) layer
GB9726094D0 (en) * 1997-12-10 1998-02-11 Philips Electronics Nv Thin film transistors and electronic devices comprising such
US6051849A (en) * 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
US6180270B1 (en) * 1998-04-24 2001-01-30 The United States Of America As Represented By The Secretary Of The Army Low defect density gallium nitride epilayer and method of preparing the same
US6064078A (en) * 1998-05-22 2000-05-16 Xerox Corporation Formation of group III-V nitride films on sapphire substrates with reduced dislocation densities
US6218207B1 (en) * 1998-05-29 2001-04-17 Mitsushita Electronics Corporation Method for growing nitride semiconductor crystals, nitride semiconductor device, and method for fabricating the same
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
US6316793B1 (en) * 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
SG94712A1 (en) * 1998-09-15 2003-03-18 Univ Singapore Method of fabricating group-iii nitride-based semiconductor device
US6255198B1 (en) * 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
US6177688B1 (en) * 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
US6329063B2 (en) * 1998-12-11 2001-12-11 Nova Crystals, Inc. Method for producing high quality heteroepitaxial growth using stress engineering and innovative substrates
US6328796B1 (en) * 1999-02-01 2001-12-11 The United States Of America As Represented By The Secretary Of The Navy Single-crystal material on non-single-crystalline substrate
US20010042503A1 (en) * 1999-02-10 2001-11-22 Lo Yu-Hwa Method for design of epitaxial layer and substrate structures for high-quality epitaxial growth on lattice-mismatched substrates
US6259133B1 (en) * 1999-02-11 2001-07-10 Advanced Micro Devices, Inc. Method for forming an integrated circuit memory cell and product thereof
TW449937B (en) * 1999-02-26 2001-08-11 Matsushita Electronics Corp Semiconductor device and the manufacturing method thereof
EP1039555A1 (en) * 1999-03-05 2000-09-27 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device
US6176925B1 (en) * 1999-05-07 2001-01-23 Cbl Technologies, Inc. Detached and inverted epitaxial regrowth & methods
EP1209729A1 (en) 1999-07-07 2002-05-29 Matsushita Electric Industrial Co., Ltd. Multilayered body, method for fabricating multilayered body, and semiconductor device
TW474024B (en) 1999-08-16 2002-01-21 Cornell Res Foundation Inc Passivation of GaN based FETs
US6441393B2 (en) * 1999-11-17 2002-08-27 Lumileds Lighting U.S., Llc Semiconductor devices with selectively doped III-V nitride layers
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US6291319B1 (en) * 1999-12-17 2001-09-18 Motorola, Inc. Method for fabricating a semiconductor structure having a stable crystalline interface with silicon
US6475882B1 (en) * 1999-12-20 2002-11-05 Nitride Semiconductors Co., Ltd. Method for producing GaN-based compound semiconductor and GaN-based compound semiconductor device
US6380108B1 (en) * 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
US6586781B2 (en) * 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
US6261929B1 (en) * 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
US6498111B1 (en) * 2000-08-23 2002-12-24 Cree Lighting Company Fabrication of semiconductor materials and devices with controlled electrical conductivity
AU2001274810A1 (en) * 2000-04-17 2001-10-30 Virginia Commonwealth University Defect reduction in gan and related materials
FR2810159B1 (fr) * 2000-06-09 2005-04-08 Centre Nat Rech Scient Couche epaisse de nitrure de gallium ou de nitrure mixte de gallium et d'un autre metal, procede de preparation, et dispositif electronique ou optoelectronique comprenant une telle couche
US6645873B2 (en) * 2000-06-21 2003-11-11 Asm Japan K.K. Method for manufacturing a semiconductor device
JP4186032B2 (ja) * 2000-06-29 2008-11-26 日本電気株式会社 半導体装置
US6610144B2 (en) * 2000-07-21 2003-08-26 The Regents Of The University Of California Method to reduce the dislocation density in group III-nitride films
US6624452B2 (en) * 2000-07-28 2003-09-23 The Regents Of The University Of California Gallium nitride-based HFET and a method for fabricating a gallium nitride-based HFET
US7687888B2 (en) * 2000-08-04 2010-03-30 The Regents Of The University Of California Method of controlling stress in gallium nitride films deposited on substrates
JP2002076023A (ja) * 2000-09-01 2002-03-15 Nec Corp 半導体装置
US6391748B1 (en) * 2000-10-03 2002-05-21 Texas Tech University Method of epitaxial growth of high quality nitride layers on silicon substrates
US6583034B2 (en) * 2000-11-22 2003-06-24 Motorola, Inc. Semiconductor structure including a compliant substrate having a graded monocrystalline layer and methods for fabricating the structure and semiconductor devices including the structure
US6548333B2 (en) * 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6497763B2 (en) * 2001-01-19 2002-12-24 The United States Of America As Represented By The Secretary Of The Navy Electronic device with composite substrate
US20020096683A1 (en) 2001-01-19 2002-07-25 Motorola, Inc. Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
US6461944B2 (en) * 2001-02-07 2002-10-08 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Methods for growth of relatively large step-free SiC crystal surfaces
US6611002B2 (en) * 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
US6956250B2 (en) * 2001-02-23 2005-10-18 Nitronex Corporation Gallium nitride materials including thermally conductive regions
US7233028B2 (en) * 2001-02-23 2007-06-19 Nitronex Corporation Gallium nitride material devices and methods of forming the same
US6849882B2 (en) * 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
EP1432853B1 (en) * 2001-06-06 2013-04-24 AMMONO Sp.z o.o. Process for obtaining bulk monocrystalline gallium- containing nitride
US6841409B2 (en) * 2002-01-17 2005-01-11 Matsushita Electric Industrial Co., Ltd. Group III-V compound semiconductor and group III-V compound semiconductor device using the same
US20040104384A1 (en) * 2002-04-22 2004-06-03 Moustakas Theodore D. Growth of high temperature, high power, high speed electronics
US6921699B2 (en) 2002-09-30 2005-07-26 International Rectifier Corporation Method for manufacturing a semiconductor device with a trench termination
WO2004038778A1 (en) * 2002-10-22 2004-05-06 Amberwave Systems Corporation Gate material for semiconductor device fabrication
EP1437764A1 (en) 2003-01-10 2004-07-14 S.O.I. Tec Silicon on Insulator Technologies S.A. A compliant substrate for a heteroepitaxy, a heteroepitaxial structure and a method for fabricating a compliant substrate
US7017498B2 (en) 2003-06-25 2006-03-28 Asf-Keystone, Inc. Multi-purpose universal sideframe for railway trucks
WO2005060007A1 (en) * 2003-08-05 2005-06-30 Nitronex Corporation Gallium nitride material transistors and methods associated with the same
TWI240430B (en) * 2003-10-20 2005-09-21 United Epitaxy Co Ltd Group III nitrides semiconductor device and manufacturing process
US7071498B2 (en) * 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
US20050145851A1 (en) * 2003-12-17 2005-07-07 Nitronex Corporation Gallium nitride material structures including isolation regions and methods
EP1548807B1 (en) 2003-12-22 2018-08-22 IMEC vzw Method for depositing a group III-nitride material on a silicon substrate and device thereof
US7154163B2 (en) * 2004-05-05 2006-12-26 Supernova Optoelectronics Corp. Epitaxial structure of gallium nitride series semiconductor device utilizing two buffer layers
US7135750B1 (en) 2004-06-02 2006-11-14 Polar Semiconductor, Inc. Photodiode array having reduced dead space
EP1607837B1 (en) * 2004-06-18 2013-08-14 Panasonic Corporation Portable information terminal apparatus
US7339205B2 (en) 2004-06-28 2008-03-04 Nitronex Corporation Gallium nitride materials and methods associated with the same
US7361946B2 (en) * 2004-06-28 2008-04-22 Nitronex Corporation Semiconductor device-based sensors
US7687827B2 (en) * 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
US7247889B2 (en) * 2004-12-03 2007-07-24 Nitronex Corporation III-nitride material structures including silicon substrates

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864913A (ja) 1994-08-26 1996-03-08 Rohm Co Ltd 半導体発光素子およびその製法
JPH11265853A (ja) * 1998-01-16 1999-09-28 Mitsubishi Materials Corp 窒化物半導体層付き基板及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN7011004238; Ｓ． Ｋａｉｓｅｒ: 'Ｓｔｒｕｃｔｕｒａｌ ｐｒｏｐｅｒｔｉｅｓ ｏｆ ＡｌＧａＮＯＧａＮ ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ ｏｎ Ｓｉ．１１１． ｓｕｂｓｔｒａｔｅｓｓｕｉｔａｂｌｅ ｆｏｒ ｈｉｇｈ-ｅｌｅｃｔｒｏｎ' Ｊ． Ｖａｃ． Ｓｃｉ． Ｔｅｃｈｎｏｌ． Ｂ Ｖｏｌ．１８ Ｎｏ．２, 200004, ７３３-７４０, Ａｍｅｒｉｃａｎ Ｖａｃｕｕｍ Ｓｏｃｉｅｔｙ *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8803274B2 (en) 2009-07-15 2014-08-12 Sumitomo Electric Industries, Ltd. Nitride-based semiconductor light-emitting element
JP2017147464A (ja) * 2010-05-07 2017-08-24 住友化学株式会社 半導体基板
JP2012191202A (ja) * 2011-03-03 2012-10-04 Internatl Rectifier Corp 歪吸収中間層遷移モジュールを有するｉｉｉ族窒化物半導体構造
JP2014072428A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体結晶基板の製造方法、半導体装置の製造方法、半導体結晶基板及び半導体装置
JP2016167501A (ja) * 2015-03-09 2016-09-15 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
WO2021079745A1 (ja) * 2019-10-24 2021-04-29 信越半導体株式会社 半導体基板の製造方法及び半導体基板
JP2021072441A (ja) * 2019-10-24 2021-05-06 信越半導体株式会社 半導体基板の製造方法及び半導体基板
JP7224325B2 (ja) 2019-10-24 2023-02-17 信越半導体株式会社 半導体基板の製造方法及び半導体基板

Also Published As

Publication number Publication date
US7352015B2 (en) 2008-04-01
US10096701B2 (en) 2018-10-09
EP2894662A1 (en) 2015-07-15
US8748298B2 (en) 2014-06-10
WO2006012298A9 (en) 2006-04-20
US20050285141A1 (en) 2005-12-29
US7339205B2 (en) 2008-03-04
US20080200013A1 (en) 2008-08-21
US20050285142A1 (en) 2005-12-29
EP1769529A1 (en) 2007-04-04
WO2006012298A1 (en) 2006-02-02
US20080182393A1 (en) 2008-07-31

Similar Documents

Publication Publication Date Title
US8748298B2 (en) Gallium nitride materials and methods associated with the same
US7791106B2 (en) Gallium nitride material structures including substrates and methods associated with the same
US8368117B2 (en) III-nitride materials including low dislocation densities and methods associated with the same
Krost et al. GaN‐based devices on Si
US8362503B2 (en) Thick nitride semiconductor structures with interlayer structures
US7247889B2 (en) III-nitride material structures including silicon substrates
US7825432B2 (en) Nitride semiconductor structures with interlayer structures
US8039869B2 (en) Gallium nitride device substrate containing a lattice parameter altering element
US20130196487A1 (en) Method for manufacturing nitride semiconductor crystal layer
EP1568083A2 (en) Gallium nitride-based devices and manufacturing process
US8541771B2 (en) Semiconductor device and method of manufacturing the same
TW511143B (en) Method for forming GaN/AlN superlattice structure
KR20100057365A (ko) 에피택셜 성장 방법 및 이를 이용한 질화물계 발광소자
Lee et al. Comparison of Different Substrate Pre-Treatments on the Quality of GaN Film Growth on 6H-, 4H-, and 3C-SiC

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080618

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080618

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120222

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120229

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120319

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120327

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120501

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120529

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121227

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130111

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130208

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130618

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130621

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130717

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130722

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130821

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130826

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140128

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140131

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140226

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140407