JP2008306887A - スイッチングレギュレータ - Google Patents
スイッチングレギュレータ Download PDFInfo
- Publication number
- JP2008306887A JP2008306887A JP2007153708A JP2007153708A JP2008306887A JP 2008306887 A JP2008306887 A JP 2008306887A JP 2007153708 A JP2007153708 A JP 2007153708A JP 2007153708 A JP2007153708 A JP 2007153708A JP 2008306887 A JP2008306887 A JP 2008306887A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- voltage
- transistor
- transistors
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】入力電圧の電圧変動範囲が広い場合でも損失を低減可能なスイッチングレギュレータを提供する。
【解決手段】電圧モニタ回路25は、両トランジスタ11a,11bが同時に駆動されないように、各トランジスタ11a,11bの駆動を切替制御する。すなわち、直流電源13から入力された入力電圧VBが設定電圧Vt以上の場合には、スイッチ回路28のスイッチ28bをオン動作させると共にスイッチ28aをオフ動作させ、PWMコンパレータ24の制御信号をドライバ29bのみに入力させることにより、トランジスタ11bのみを駆動させる。また、入力電圧VBが設定電圧Vt未満の場合には、スイッチ回路28のスイッチ28aをオン動作させると共にスイッチ28bをオフ動作させ、PWMコンパレータ24の制御信号をドライバ29aのみに入力させることにより、トランジスタ11aのみを駆動させる。
【選択図】 図1
【解決手段】電圧モニタ回路25は、両トランジスタ11a,11bが同時に駆動されないように、各トランジスタ11a,11bの駆動を切替制御する。すなわち、直流電源13から入力された入力電圧VBが設定電圧Vt以上の場合には、スイッチ回路28のスイッチ28bをオン動作させると共にスイッチ28aをオフ動作させ、PWMコンパレータ24の制御信号をドライバ29bのみに入力させることにより、トランジスタ11bのみを駆動させる。また、入力電圧VBが設定電圧Vt未満の場合には、スイッチ回路28のスイッチ28aをオン動作させると共にスイッチ28bをオフ動作させ、PWMコンパレータ24の制御信号をドライバ29aのみに入力させることにより、トランジスタ11aのみを駆動させる。
【選択図】 図1
Description
本発明はスイッチングレギュレータに関するものである。
従来より、スイッチングレギュレータ(スイッチング定電圧電源装置)として、直流電源から供給される電源電流の全部または一部が負荷に流れる非絶縁方式のチョッパ回路が広く使用されている。
チョッパ回路には、直流電源の電源電圧を降圧して負荷へ供給する降圧型チョッパ回路と、直流電源の電源電圧を昇圧して負荷へ供給する昇圧型チョッパ回路とがある。
チョッパ回路には、直流電源の電源電圧を降圧して負荷へ供給する降圧型チョッパ回路と、直流電源の電源電圧を昇圧して負荷へ供給する昇圧型チョッパ回路とがある。
特許文献1には、入力された直流電圧を所定の電圧に変換して負荷に供給するスイッチングレギュレータにおいて、制御電極に入力された制御信号に応じてスイッチングし、前記入力電圧の出力制御を行う第1のスイッチング素子と、該第1のスイッチング素子よりも、制御電極と入力電極との間及び制御電極と出力電極との間にそれぞれ寄生する各寄生容量が小さく、かつオン時の入力電極と出力電極との間のインピーダンスが大きい、制御電極に入力された制御信号に応じてスイッチングし前記入力電圧の出力制御を行う第2のスイッチング素子と、前記第1及び第2の各スイッチング素子のスイッチング制御を行う制御回路部と、を備え、前記制御回路部は、負荷が消費する電流が通常動作モード時よりも小さくなる軽負荷動作モード時に、前記第1のスイッチング素子をオフさせて、第2のスイッチング素子のみをスイッチングさせて前記負荷に所定の電圧を供給する技術が開示されている。
この特許文献1によれば、スイッチング素子の制御電極と入出力電極間にできる寄生容量の充放電に伴う損失を小さくすることができるスイッチングレギュレータを得られる。
特開2005−160254号公報(第1〜14頁、図1、図4)
この特許文献1によれば、スイッチング素子の制御電極と入出力電極間にできる寄生容量の充放電に伴う損失を小さくすることができるスイッチングレギュレータを得られる。
スイッチングレギュレータの損失は、以下の3つの損失に大別できる。
[1]スイッチング素子のスイッチング時に発生する損失(以下、「スイッチング損失」と表記する)。
このスイッチング損失は、スイッチング素子の制御電極と入出力電極間にできる寄生容量に比例すると共に、直流電源から入力された入力電圧(電源電圧、1次側電圧)に比例する。
そして、スイッチング素子の寄生容量は、スイッチング素子のサイズ(トランジスタサイズ)に比例する。
つまり、スイッチング損失は、スイッチング素子のサイズに比例すると共に、入力電圧に比例する。
このスイッチング損失は、スイッチング素子の制御電極と入出力電極間にできる寄生容量に比例すると共に、直流電源から入力された入力電圧(電源電圧、1次側電圧)に比例する。
そして、スイッチング素子の寄生容量は、スイッチング素子のサイズ(トランジスタサイズ)に比例する。
つまり、スイッチング損失は、スイッチング素子のサイズに比例すると共に、入力電圧に比例する。
[2]スイッチング素子がオン動作している時に発生する損失(以下、「オン損失」と表記する)。
このオン損失は、スイッチング素子のオン抵抗に比例し、入力電圧に反比例する。
そして、スイッチング素子のオン抵抗は、スイッチング素子のサイズに反比例する。
つまり、オン損失は、スイッチング素子のサイズに反比例すると共に、入力電圧に反比例する。
このオン損失は、スイッチング素子のオン抵抗に比例し、入力電圧に反比例する。
そして、スイッチング素子のオン抵抗は、スイッチング素子のサイズに反比例する。
つまり、オン損失は、スイッチング素子のサイズに反比例すると共に、入力電圧に反比例する。
[3]スイッチング素子の寄生容量を充放電する時に発生する損失(以下、「ドライブ損失」と表記する)。
このドライブ損失は、スイッチング素子の寄生容量に比例すると共に、スイッチング素子をオン動作させるのに要する駆動電圧に比例する。
つまり、ドライブ損失は、スイッチング素子のサイズに比例すると共に、駆動電圧に反比例する。
このドライブ損失は、スイッチング素子の寄生容量に比例すると共に、スイッチング素子をオン動作させるのに要する駆動電圧に比例する。
つまり、ドライブ損失は、スイッチング素子のサイズに比例すると共に、駆動電圧に反比例する。
尚、スイッチング素子としてPチャネルMOSトランジスタを用いた場合には、制御電極はゲート電極であり、入力電極はソース電極であり、出力電極はドレイン電極であり、入力電圧はソース電圧であり、駆動電圧はゲート・ソース間電圧であり、寄生容量はゲート・ソース間の寄生容量とゲート・ドレイン間の寄生容量とを足し合わせた静電容量値である。
また、スイッチング素子としてNチャネルMOSトランジスタを用いた場合には、制御電極はゲート電極であり、入力電極はドレイン電極であり、出力電極はソース電極であり、入力電圧はドレイン電圧であり、駆動電圧はゲート・ソース間電圧であり、寄生容量はゲート・ソース間の寄生容量とゲート・ドレイン間の寄生容量とを足し合わせた静電容量値である。
また、スイッチング素子としてNチャネルMOSトランジスタを用いた場合には、制御電極はゲート電極であり、入力電極はドレイン電極であり、出力電極はソース電極であり、入力電圧はドレイン電圧であり、駆動電圧はゲート・ソース間電圧であり、寄生容量はゲート・ソース間の寄生容量とゲート・ドレイン間の寄生容量とを足し合わせた静電容量値である。
特許文献1の技術では、負荷が消費する電流が通常動作モード時よりも小さくなる軽負荷動作モード時におけるドライブ損失を低減させることができるが、入力電圧の電圧変動範囲が広く、入力電圧が高い場合には、スイッチング損失とドライブ損失とが増大するという問題がある。
特に、自動車に搭載された電子機器に用いられるスイッチングレギュレータでは、入力電圧の電圧変動範囲が広いため(例えば5〜35V)、この問題が顕著にあらわれることになる。
特に、自動車に搭載された電子機器に用いられるスイッチングレギュレータでは、入力電圧の電圧変動範囲が広いため(例えば5〜35V)、この問題が顕著にあらわれることになる。
本発明は上記問題を解決するためになされたものであって、その目的は、入力電圧の電圧変動範囲が広い場合でも損失を低減可能なスイッチングレギュレータを提供することにある。
請求項1に記載の発明は、
直流電源(13)から入力された入力電圧(VB)を所定電圧値に変換して負荷(15)に供給するスイッチングレギュレータ(10,30,40,50,60,70,80,90)であって、
スイッチング動作により前記入力電圧(VB)の出力制御を行う複数個のスイッチング素子(11a〜11c,91a,91b)と、
前記複数個のスイッチング素子のスイッチング動作を駆動制御する駆動制御手段(12)と、
前記駆動制御手段によって駆動制御されるスイッチング素子を、前記複数個のスイッチング素子の中から選択し、その選択したスイッチング素子のみに前記スイッチング動作を行わせる選択手段(25,28,51)と
を備え、
前記選択手段は、
前記入力電圧(VB)が高くなるほど、前記スイッチング動作を行わせる複数個のスイッチング素子のトランジスタサイズの合計値が小さくなるように、前記複数個のスイッチング素子の中から所定のスイッチング素子を選択することを技術的特徴とする。
直流電源(13)から入力された入力電圧(VB)を所定電圧値に変換して負荷(15)に供給するスイッチングレギュレータ(10,30,40,50,60,70,80,90)であって、
スイッチング動作により前記入力電圧(VB)の出力制御を行う複数個のスイッチング素子(11a〜11c,91a,91b)と、
前記複数個のスイッチング素子のスイッチング動作を駆動制御する駆動制御手段(12)と、
前記駆動制御手段によって駆動制御されるスイッチング素子を、前記複数個のスイッチング素子の中から選択し、その選択したスイッチング素子のみに前記スイッチング動作を行わせる選択手段(25,28,51)と
を備え、
前記選択手段は、
前記入力電圧(VB)が高くなるほど、前記スイッチング動作を行わせる複数個のスイッチング素子のトランジスタサイズの合計値が小さくなるように、前記複数個のスイッチング素子の中から所定のスイッチング素子を選択することを技術的特徴とする。
請求項2に記載の発明は、
請求項1に記載のスイッチングレギュレータにおいて、
前記駆動制御手段(12)は、
スイッチングレギュレータの出力電圧(Vout)に基づいて、前記スイッチング動作に適切なデューティ比の制御信号を生成する制御手段(21,22,23,24,R1,R2,R7)と、
前記制御手段が生成した制御信号に従い、前記スイッチング素子を駆動するための駆動信号を生成する駆動手段(29a,29b,71a〜71c)と
を備え、
前記駆動手段は、前記複数個のスイッチング素子(11a〜11c,91a,91b)毎に複数個設けられており、
前記選択手段(25,28,51)は、前記制御信号が入力される駆動手段を、前記複数個の駆動手段の中から選択することにより、前記スイッチング動作を行わせるスイッチング素子を選択することを技術的特徴とする。
請求項1に記載のスイッチングレギュレータにおいて、
前記駆動制御手段(12)は、
スイッチングレギュレータの出力電圧(Vout)に基づいて、前記スイッチング動作に適切なデューティ比の制御信号を生成する制御手段(21,22,23,24,R1,R2,R7)と、
前記制御手段が生成した制御信号に従い、前記スイッチング素子を駆動するための駆動信号を生成する駆動手段(29a,29b,71a〜71c)と
を備え、
前記駆動手段は、前記複数個のスイッチング素子(11a〜11c,91a,91b)毎に複数個設けられており、
前記選択手段(25,28,51)は、前記制御信号が入力される駆動手段を、前記複数個の駆動手段の中から選択することにより、前記スイッチング動作を行わせるスイッチング素子を選択することを技術的特徴とする。
請求項3に記載の発明は、
請求項1に記載のスイッチングレギュレータにおいて、
前記駆動制御手段(12)は、
スイッチングレギュレータの出力電圧(Vout)に基づいて、前記スイッチング動作に適切なデューティ比の制御信号を生成する制御手段(21,22,23,24,R1,R2,R7)と、
前記制御手段が生成した制御信号に従い、前記スイッチング素子を駆動するための駆動信号を生成する駆動手段(31)と
を備え、
前記駆動手段は、前記複数個のスイッチング素子(11a〜11c)に対して1個のみ設けられており、
前記選択手段(25,28,51)は、前記駆動信号が入力されるスイッチング素子を、前記複数個のスイッチング素子の中から選択することにより、前記スイッチング動作を行わせるスイッチング素子を選択することを技術的特徴とする。
請求項1に記載のスイッチングレギュレータにおいて、
前記駆動制御手段(12)は、
スイッチングレギュレータの出力電圧(Vout)に基づいて、前記スイッチング動作に適切なデューティ比の制御信号を生成する制御手段(21,22,23,24,R1,R2,R7)と、
前記制御手段が生成した制御信号に従い、前記スイッチング素子を駆動するための駆動信号を生成する駆動手段(31)と
を備え、
前記駆動手段は、前記複数個のスイッチング素子(11a〜11c)に対して1個のみ設けられており、
前記選択手段(25,28,51)は、前記駆動信号が入力されるスイッチング素子を、前記複数個のスイッチング素子の中から選択することにより、前記スイッチング動作を行わせるスイッチング素子を選択することを技術的特徴とする。
請求項4に記載の発明は、
請求項1〜3のいずれか1項に記載のスイッチングレギュレータにおいて、
前記複数個のスイッチング素子(11a,11b)は、前記入力電圧(VB)が入力される半導体領域(112)を共通にすることを技術的特徴とする。
請求項1〜3のいずれか1項に記載のスイッチングレギュレータにおいて、
前記複数個のスイッチング素子(11a,11b)は、前記入力電圧(VB)が入力される半導体領域(112)を共通にすることを技術的特徴とする。
<請求項1>
スイッチング素子のスイッチング損失(Psw)は、スイッチング素子のサイズに比例すると共に、直流電源(13)から入力された入力電圧(VB)に比例する。
スイッチング素子のオン損失(Pon)は、スイッチング素子のサイズに反比例すると共に、入力電圧(VB)に反比例する。
スイッチング素子のドライブ損失(Pdr)は、スイッチング素子のサイズに比例すると共に、スイッチング素子をオン動作させるのに要する駆動電圧に反比例するが、その差はほとんど無い。
スイッチング素子のスイッチング損失(Psw)は、スイッチング素子のサイズに比例すると共に、直流電源(13)から入力された入力電圧(VB)に比例する。
スイッチング素子のオン損失(Pon)は、スイッチング素子のサイズに反比例すると共に、入力電圧(VB)に反比例する。
スイッチング素子のドライブ損失(Pdr)は、スイッチング素子のサイズに比例すると共に、スイッチング素子をオン動作させるのに要する駆動電圧に反比例するが、その差はほとんど無い。
そこで、請求項1では、入力電圧(VB)が高くなるほど、スイッチング動作を行わせる複数個のスイッチング素子(11a〜11c,91a,91b)のトランジスタサイズの合計値が小さくなるように、複数個のスイッチング素子の中から所定のスイッチング素子を選択手段(25,28,51)によって選択させる。
その結果、請求項1によれば、入力電圧(VB)の電圧変動範囲が広い場合でもスイッチングレギュレータ(10,30,40,50,60,70,80,90)の損失を低減することができる。
そのため、請求項1のスイッチングレギュレータは、入力電圧の電圧変動範囲が広い自動車に搭載された電子機器に用いるのに好適である。
その結果、請求項1によれば、入力電圧(VB)の電圧変動範囲が広い場合でもスイッチングレギュレータ(10,30,40,50,60,70,80,90)の損失を低減することができる。
そのため、請求項1のスイッチングレギュレータは、入力電圧の電圧変動範囲が広い自動車に搭載された電子機器に用いるのに好適である。
尚、入力電圧の上昇に対して前記トランジスタサイズの合計値をどのように設定するかについては、入力電圧の電圧変動範囲と各トランジスタのトランジスタサイズとの関係を机上検討し、必要に応じて、カット・アンド・トライで実験的に最適値を見つけて設定すればよい。
<請求項2:第1,第6〜第8実施形態に該当(図1,図7〜図9参照)>
請求項2では、駆動手段(29a,29b,71a〜71c)が複数個のスイッチング素子(11a〜11c,91a,91b)毎に複数個設けられている。
そして、選択手段(25,28,51)は、制御信号が入力される駆動手段を、複数個の駆動手段の中から選択することにより、スイッチング動作を行わせるスイッチング素子を選択している。
従って、請求項2によれば、複数個のスイッチング素子のそれぞれに対して最適な駆動信号を生成する駆動手段を設けることにより、各スイッチング素子に最適なスイッチング動作を行わせることができる。
請求項2では、駆動手段(29a,29b,71a〜71c)が複数個のスイッチング素子(11a〜11c,91a,91b)毎に複数個設けられている。
そして、選択手段(25,28,51)は、制御信号が入力される駆動手段を、複数個の駆動手段の中から選択することにより、スイッチング動作を行わせるスイッチング素子を選択している。
従って、請求項2によれば、複数個のスイッチング素子のそれぞれに対して最適な駆動信号を生成する駆動手段を設けることにより、各スイッチング素子に最適なスイッチング動作を行わせることができる。
<請求項3:第2〜第5実施形態に該当(図1〜図6参照)>
請求項3では、駆動手段(31)が複数個のスイッチング素子(11a〜11c)に対して1個のみ個設けられている。
そして、選択手段(25,28,51)は、駆動信号が入力されるスイッチング素子を、複数個のスイッチング素子の中から選択することにより、スイッチング動作を行わせるスイッチング素子を選択している。
従って、請求項3によれば、1個の駆動手段のみを設ければよいため、複数個のスイッチング素子毎に駆動手段を複数個設ける場合に比べ、駆動制御手段(12)の構成が簡単になることから低コスト化を図ることができる。
請求項3では、駆動手段(31)が複数個のスイッチング素子(11a〜11c)に対して1個のみ個設けられている。
そして、選択手段(25,28,51)は、駆動信号が入力されるスイッチング素子を、複数個のスイッチング素子の中から選択することにより、スイッチング動作を行わせるスイッチング素子を選択している。
従って、請求項3によれば、1個の駆動手段のみを設ければよいため、複数個のスイッチング素子毎に駆動手段を複数個設ける場合に比べ、駆動制御手段(12)の構成が簡単になることから低コスト化を図ることができる。
<請求項4:第9実施形態の具体例2に該当(図10(B)参照)>
請求項4では、入力電圧(VB)が入力される半導体領域(112)を複数個のスイッチング素子(11a,11b)で共通にしている。
従って、請求項4によれば、半導体チップ(100)の表面上における各スイッチング素子の占有面積を小さくすることが可能になるため、半導体チップを小型化して低コスト化を図ることができる。
請求項4では、入力電圧(VB)が入力される半導体領域(112)を複数個のスイッチング素子(11a,11b)で共通にしている。
従って、請求項4によれば、半導体チップ(100)の表面上における各スイッチング素子の占有面積を小さくすることが可能になるため、半導体チップを小型化して低コスト化を図ることができる。
<用語の説明>
上術した[課題を解決するための手段][発明の効果]に記載した( )内の符号等は、上述した[背景技術]と後述する[発明を実施するための最良の形態]に記載した構成部材・構成要素の符号等に対応したものである。
そして、[課題を解決するための手段][発明の効果]に記載した構成部材・構成要素と、[発明を実施するための最良の形態]に記載した構成部材・構成要素との対応関係は以下のようになっている。
上術した[課題を解決するための手段][発明の効果]に記載した( )内の符号等は、上述した[背景技術]と後述する[発明を実施するための最良の形態]に記載した構成部材・構成要素の符号等に対応したものである。
そして、[課題を解決するための手段][発明の効果]に記載した構成部材・構成要素と、[発明を実施するための最良の形態]に記載した構成部材・構成要素との対応関係は以下のようになっている。
「スイッチング素子」は、トランジスタ11a〜11c,91a,91bに該当する。
「駆動制御手段」は、駆動制御回路12に該当する。
「選択手段」は、電圧モニタ回路25,51およびスイッチ回路28に該当する。
「制御手段」は、基準電圧生成回路21、誤差アンプ22、発振回路23,PWMコンパレータ24、抵抗R1,R2,R7に該当する。
請求項2の「駆動手段」は、ドライバ29a,29b,71a〜71cに該当する。
請求項3の「駆動手段」は、ドライバ31に該当する。
「駆動制御手段」は、駆動制御回路12に該当する。
「選択手段」は、電圧モニタ回路25,51およびスイッチ回路28に該当する。
「制御手段」は、基準電圧生成回路21、誤差アンプ22、発振回路23,PWMコンパレータ24、抵抗R1,R2,R7に該当する。
請求項2の「駆動手段」は、ドライバ29a,29b,71a〜71cに該当する。
請求項3の「駆動手段」は、ドライバ31に該当する。
以下、本発明を具体化した各実施形態について図面を参照しながら説明する。尚、各実施形態において、同一の構成部材および構成要素については符号を等しくすると共に、同一内容の箇所については重複説明を省略してある。
<第1実施形態>
図1は、第1実施形態のスイッチングレギュレータ10の要部構成を示す回路図である。
ダイオード整流方式の降圧型チョッパ回路を用いたスイッチングレギュレータ10は、PチャネルMOSトランジスタ11a,11b、駆動制御回路12、直流電源13、平滑フィルタ部14、負荷15、整流部16などから構成され、直流電源13から入力された入力電圧(電源電圧)VBを所定電圧値に降圧して負荷15に供給する。
図1は、第1実施形態のスイッチングレギュレータ10の要部構成を示す回路図である。
ダイオード整流方式の降圧型チョッパ回路を用いたスイッチングレギュレータ10は、PチャネルMOSトランジスタ11a,11b、駆動制御回路12、直流電源13、平滑フィルタ部14、負荷15、整流部16などから構成され、直流電源13から入力された入力電圧(電源電圧)VBを所定電圧値に降圧して負荷15に供給する。
尚、各トランジスタ11a,11bおよび駆動制御回路12は、1個の半導体チップ(ワンチップ)上に集積化されたモノリシックIC(Integrated Circuit)によって構成されているため、スイッチングレギュレータ10を小型化できると共に低コストに提供できる。
駆動制御回路12は、基準電圧発生回路21、誤差アンプ22、発振回路23、PWMコンパレータ(PWM制御回路)24、電圧モニタ回路25、比較アンプ26、インバータ27、スイッチ回路28(スイッチ28a,28b)、ドライバ29a,29b、抵抗R1〜R4,R7などから構成されている。
ハイサイド素子である各トランジスタ11a,11bは並列接続され、各トランジスタ11a,11bのソースは直流電源13のプラス側に接続されて入力電圧VBが印加され、各トランジスタ11a,11bのドレインは平滑フィルタ部14を介して負荷15に接続されている。
各トランジスタ11a,11bはそれぞれ、ゲートに入力された駆動信号に応じてスイッチング動作を行い、そのスイッチング動作によって入力電圧VBの出力制御を実行する。
直流電源13のマイナス側は接地されている。
各トランジスタ11a,11bはそれぞれ、ゲートに入力された駆動信号に応じてスイッチング動作を行い、そのスイッチング動作によって入力電圧VBの出力制御を実行する。
直流電源13のマイナス側は接地されている。
平滑フィルタ部14は、インダクタLおよび平滑コンデンサCから構成されている。整流部16は、還流ダイオード(フライホイールダイオード)Dから構成されている。
還流ダイオードDのカソードは各トランジスタ11a,11bのドレインに接続され、還流ダイオードDのアノードは接地されている。
インダクタLは、各トランジスタ11a,11bのドレインと負荷15との間に接続されている。
平滑コンデンサCは負荷15と並列に接続され、平滑コンデンサCおよび負荷15の一端は接地されている。
還流ダイオードDのカソードは各トランジスタ11a,11bのドレインに接続され、還流ダイオードDのアノードは接地されている。
インダクタLは、各トランジスタ11a,11bのドレインと負荷15との間に接続されている。
平滑コンデンサCは負荷15と並列に接続され、平滑コンデンサCおよび負荷15の一端は接地されている。
基準電圧発生回路21は所定電圧値の基準電圧を生成して出力する。
各抵抗R1,R2,R7および誤差アンプ22から構成される加算器は、負荷15に印加されるスイッチングレギュレータ10の出力電圧Voutと、出力電圧狙い値との誤差を増幅して出力する。
発振回路23は、所定周波数の三角波信号を生成して出力する。
PWM(Pulse Width Modulation)コンパレータ24は、誤差アンプ22の出力信号と発振回路23の出力信号とを比較し、その比較結果に応じて、各トランジスタ11a,11bのスイッチング動作に適切なデューティ(Duty)比でハイレベルまたはローレベルに切り替えられる制御信号を生成して出力する。
各抵抗R1,R2,R7および誤差アンプ22から構成される加算器は、負荷15に印加されるスイッチングレギュレータ10の出力電圧Voutと、出力電圧狙い値との誤差を増幅して出力する。
発振回路23は、所定周波数の三角波信号を生成して出力する。
PWM(Pulse Width Modulation)コンパレータ24は、誤差アンプ22の出力信号と発振回路23の出力信号とを比較し、その比較結果に応じて、各トランジスタ11a,11bのスイッチング動作に適切なデューティ(Duty)比でハイレベルまたはローレベルに切り替えられる制御信号を生成して出力する。
電圧モニタ回路25は、各抵抗R3,R4、比較アンプ26、インバータ27から構成されている。
直流電源13から入力された入力電圧VBは、直列接続された各抵抗R3,R4によって分圧される。
比較アンプ26は、各抵抗R3,R4の分圧電圧から基準電圧発生回路21が生成した基準電圧を差し引いた差分を増幅して出力する。
インバータ27は、比較アンプ26の出力信号の論理レベルを反転させて出力する。
直流電源13から入力された入力電圧VBは、直列接続された各抵抗R3,R4によって分圧される。
比較アンプ26は、各抵抗R3,R4の分圧電圧から基準電圧発生回路21が生成した基準電圧を差し引いた差分を増幅して出力する。
インバータ27は、比較アンプ26の出力信号の論理レベルを反転させて出力する。
スイッチ回路28は、各スイッチ28a,28bから構成されている。
スイッチ28aはインバータ27の出力信号によってオン・オフ動作が切替制御され、スイッチ28aがオン動作しているときには、PWMコンパレータ24の制御信号がスイッチ28aを介してドライバ29aへ出力される。
スイッチ28bは比較アンプ26の出力信号によってオン・オフ動作が切替制御され、スイッチ28bがオン動作しているときには、PWMコンパレータ24の制御信号がスイッチ28bを介してドライバ29bへ出力される。
尚、各スイッチ28a,28bは、一方がオン動作しているとき他方はオフ動作するというように互いに相補的に動作し、両方が同時に同じ動作をすることはない。
スイッチ28aはインバータ27の出力信号によってオン・オフ動作が切替制御され、スイッチ28aがオン動作しているときには、PWMコンパレータ24の制御信号がスイッチ28aを介してドライバ29aへ出力される。
スイッチ28bは比較アンプ26の出力信号によってオン・オフ動作が切替制御され、スイッチ28bがオン動作しているときには、PWMコンパレータ24の制御信号がスイッチ28bを介してドライバ29bへ出力される。
尚、各スイッチ28a,28bは、一方がオン動作しているとき他方はオフ動作するというように互いに相補的に動作し、両方が同時に同じ動作をすることはない。
ドライバ29aは、PWMコンパレータ24の制御信号に従い、トランジスタ11aを駆動するための駆動信号を生成し、その駆動信号をトランジスタ11aのゲートに印加する。
ドライバ29bは、PWMコンパレータ24の制御信号に従い、トランジスタ11bを駆動するための駆動信号を生成し、その駆動信号をトランジスタ11bのゲートに印加する。
そして、各トランジスタ11a,11bのオン・オフ動作は、各ドライバ29a,29aの駆動信号(PWMコンパレータ24の制御信号)に従って切り替えられる。
ドライバ29bは、PWMコンパレータ24の制御信号に従い、トランジスタ11bを駆動するための駆動信号を生成し、その駆動信号をトランジスタ11bのゲートに印加する。
そして、各トランジスタ11a,11bのオン・オフ動作は、各ドライバ29a,29aの駆動信号(PWMコンパレータ24の制御信号)に従って切り替えられる。
各トランジスタ11a,11bのいずれかのオン時には、直流電源13からオン動作しているトランジスタ11a,11bを介してインダクタLへ電流が供給され、両トランジスタ11a,11bのオフ時には直流電源13からインダクタLへの電流供給が停止される。
還流ダイオードDは、両トランジスタ11a,11bのオフ時にインダクタLへ電流を供給する。
平滑コンデンサCは、インダクタLに流された電流を蓄積し、その電流の脈動によってスイッチングレギュレータ10の出力電圧に生じるリップルを吸収して低減する。
還流ダイオードDは、両トランジスタ11a,11bのオフ時にインダクタLへ電流を供給する。
平滑コンデンサCは、インダクタLに流された電流を蓄積し、その電流の脈動によってスイッチングレギュレータ10の出力電圧に生じるリップルを吸収して低減する。
このように、スイッチングレギュレータ10では、負荷15に供給される出力電圧に基づいて各トランジスタ11a,11bのオン・オフ動作を繰り返させることにより、直流電源13から入力された入力電圧VBを降圧した一定電圧である出力電圧を生成し、その出力電圧を負荷15へ出力する。
尚、ダイオード整流方式の降圧型チョッパ回路を用いたスイッチングレギュレータの動作は周知であるため詳細な説明を省略する。
尚、ダイオード整流方式の降圧型チョッパ回路を用いたスイッチングレギュレータの動作は周知であるため詳細な説明を省略する。
ここで、トランジスタ11aは、トランジスタ11bに比べてトランジスタサイズが大きく設定されている。
そして、電圧モニタ回路25は、両トランジスタ11a,11bが同時に駆動されないように、各トランジスタ11a,11bの駆動を切替制御している。
すなわち、電圧モニタ回路25は、直流電源13から入力された入力電圧VBが設定電圧Vt以上の場合には、スイッチ回路28のスイッチ28bをオン動作させると共にスイッチ28aをオフ動作させ、PWMコンパレータ24の制御信号をドライバ29bのみに入力させることにより、トランジスタ11bのみを駆動させる。
また、電圧モニタ回路25は、入力電圧VBが設定電圧Vt未満の場合には、スイッチ回路28のスイッチ28aをオン動作させると共にスイッチ28bをオフ動作させ、PWMコンパレータ24の制御信号をドライバ29aのみに入力させることにより、トランジスタ11aのみを駆動させる。
すなわち、電圧モニタ回路25は、直流電源13から入力された入力電圧VBが設定電圧Vt以上の場合には、スイッチ回路28のスイッチ28bをオン動作させると共にスイッチ28aをオフ動作させ、PWMコンパレータ24の制御信号をドライバ29bのみに入力させることにより、トランジスタ11bのみを駆動させる。
また、電圧モニタ回路25は、入力電圧VBが設定電圧Vt未満の場合には、スイッチ回路28のスイッチ28aをオン動作させると共にスイッチ28bをオフ動作させ、PWMコンパレータ24の制御信号をドライバ29aのみに入力させることにより、トランジスタ11aのみを駆動させる。
[第1実施形態の作用・効果]
各トランジスタ11a,11bの損失PQはそれぞれ、数式1によって表される。
各トランジスタ11a,11bの損失PQはそれぞれ、数式1によって表される。
PQ≒VB×Id×Tf×f/2+Ron×Id2×D+Vgs×Qg×f ………(数式1)
数式1において、第一項(VB×Id×Tf×f/2)がトランジスタ11a,11bのスイッチング損失を表す簡略式であり、第二項(Ron×Id2×D)がトランジスタ11a,11bのオン損失を表す簡略式であり、第三項(Vgs×Qg×f)がトランジスタ11a,11bのドライブ損失を表す簡略式である。
ここで、「VB」は直流電源13から入力された入力電圧、「Id」はスイッチングレギュレータ10から負荷15に供給される出力電流の平均値、「Tf」はトランジスタ11a,11bがオフ動作からオン動作に切り替わるのに要するスイッチング時間(ゲート・ソース間電圧がハイレベルからローレベルに下降するのに要する下降時間)、「f」はトランジスタ11a,11bのスイッチング周波数、「Ron」はトランジスタ11a,11bのオン抵抗、「D」はスイッチングの1周期当りにトランジスタ11a,11bがオン動作している割合(オンデューティ)、「Vgs」はトランジスタ11a,11bをオン動作させるのに要するゲート・ソース間電圧(駆動電圧)、「Qg」は「Vgs」になるまでにトランジスタ11a,11bのゲートに蓄積されるトータルの電荷量(トータルゲートチャージ量)である。
そして、下降時間Tfは数式2によって表される。
Tf=(Rs+rg)×{Qgd/(VGS(ON)−Vth)}×log(VGS(ON)/Vth) ………(数式2)
ここで、「Rs」はトランジスタ11a,11bの駆動信号源抵抗、「rg」はトランジスタ11a,11bのゲート内部抵抗、「VGS(ON)」はトランジスタ11a,11bのゲート・ソース間電圧がハイレベルからローレベルに下降する際に一旦平坦になってから再度低下するときの変化点の電圧、「Vth」はトランジスタ11a,11bのしきい値電圧、「Qgd」はトランジスタ11a,11bのゲート・ドレイン間の寄生容量に蓄積される電荷量(ゲート・ドレインチャージ量)である。
また、入力電圧VBが上昇しても、駆動電圧Vgsがトランジスタ11a,11bのゲート・ソース間耐圧を超えないように一定に制御される。
そのため、入力電圧VBが上昇してもトランジスタ11a,11bのドライブ損失は変わらないが、トランジスタ11a,11bのスイッチング損失は入力電圧VBに比例して大きくなってしまう。
そのため、入力電圧VBが上昇してもトランジスタ11a,11bのドライブ損失は変わらないが、トランジスタ11a,11bのスイッチング損失は入力電圧VBに比例して大きくなってしまう。
また、スイッチングレギュレータ10の出力電圧Voutは数式3によって表され、数式3は数式4のように変形できる。
数式4より、オンデューティDは入力電圧VBに反比例し、トランジスタ11a,11bのオン損失(Ron×Id2×D)も、オン抵抗Ronおよび出力電流平均値Idが一定であるとすると、入力電圧VBに反比例する。
数式4より、オンデューティDは入力電圧VBに反比例し、トランジスタ11a,11bのオン損失(Ron×Id2×D)も、オン抵抗Ronおよび出力電流平均値Idが一定であるとすると、入力電圧VBに反比例する。
Vout=D×VB ………(数式3)
D=Vout/VB ………(数式4)
ここで、トランジスタ11a,11bのトランジスタサイズを大きくした場合を考えると、トータルゲートチャージ量Qgおよびゲート・ドレインチャージ量Qgdは大きくなるのに対して、オン抵抗Ronは小さくなる。
つまり、数式1および数式2より、トランジスタサイズが大きくなると、スイッチング損失およびドライブ損失は大きくなり、オン損失は小さくなる。
換言すると、スイッチング損失およびドライブ損失はトランジスタサイズに比例し、オン損失はトランジスタサイズに反比例する。
つまり、数式1および数式2より、トランジスタサイズが大きくなると、スイッチング損失およびドライブ損失は大きくなり、オン損失は小さくなる。
換言すると、スイッチング損失およびドライブ損失はトランジスタサイズに比例し、オン損失はトランジスタサイズに反比例する。
図2(A)は、トランジスタ11a,11bにおける入力電圧VBとスイッチング損失Psw,オン損失Pon,ドライブ損失Pdrとの関係を示す机上検討結果のグラフである。
図2(B)は、トランジスタ11a,11bにおける入力電圧VBと各損失Psw,Pon,Pdrを合わせたトータル損失Psw+Pon+Pdrとの関係を示す机上検討結果のグラフである。
尚、図2では、トランジスタ11a,11bのトランジスタサイズを3段階(0.2mm2、0.4mm2、0.8mm2)に変化させた場合を示している。
図2(B)は、トランジスタ11a,11bにおける入力電圧VBと各損失Psw,Pon,Pdrを合わせたトータル損失Psw+Pon+Pdrとの関係を示す机上検討結果のグラフである。
尚、図2では、トランジスタ11a,11bのトランジスタサイズを3段階(0.2mm2、0.4mm2、0.8mm2)に変化させた場合を示している。
スイッチング損失Pswは、トランジスタサイズに比例すると共に、直流電源13から入力された入力電圧VBに比例する。
オン損失Ponは、トランジスタサイズに反比例すると共に、入力電圧VBに反比例する。
ドライブ損失Pdrは、トランジスタサイズに比例すると共に、駆動電圧に反比例するが、その差はほとんど無い。
オン損失Ponは、トランジスタサイズに反比例すると共に、入力電圧VBに反比例する。
ドライブ損失Pdrは、トランジスタサイズに比例すると共に、駆動電圧に反比例するが、その差はほとんど無い。
そのため、トランジスタサイズが0.2mm2の場合には、入力電圧VBが高くなるほどトータル損失が小さくなるものの、入力電圧VBが低くなるとオン損失Ponの増大分だけトータル損失も大きくなり、入力電圧VBが23V以下の領域ではトランジスタサイズが0.4mm2の場合に比べてトータル損失が大きくなっており、入力電圧VBが15V以下の領域ではトランジスタサイズが0.8mm2の場合に比べてトータル損失が大きくなっている。
また、トランジスタサイズが0.8mm2の場合には、入力電圧VBが高くなるほどトータル損失が大きくなるものの、入力電圧VBが15V以下の領域ではトランジスタサイズが0.2mm2の場合に比べてトータル損失が小さくなっており、入力電圧VBが10V以下の領域ではトランジスタサイズが0.4mm2の場合に比べてトータル損失が小さくなっている。
そして、トランジスタサイズが0.4mm2の場合には、入力電圧VBが10〜23Vの領域ではトランジスタサイズが0.2mm2および0.8mm2の場合に比べてトータル損失が小さくなっている。
第1実施形態において、トランジスタ11aは、トランジスタ11bに比べてトランジスタサイズが大きく設定されている。
そして、電圧モニタ回路25およびスイッチ回路28は、直流電源13から入力された入力電圧VBが設定電圧Vt以上の場合にはトランジスタ11bのみを駆動させ、入力電圧VBが設定電圧Vt未満の場合にはトランジスタ11aのみを駆動させ、両トランジスタ11a,11bが同時に駆動されないように切替制御している。
そして、電圧モニタ回路25およびスイッチ回路28は、直流電源13から入力された入力電圧VBが設定電圧Vt以上の場合にはトランジスタ11bのみを駆動させ、入力電圧VBが設定電圧Vt未満の場合にはトランジスタ11aのみを駆動させ、両トランジスタ11a,11bが同時に駆動されないように切替制御している。
そのため、第1実施形態において、入力電圧VBの電圧変動範囲が5〜35Vの場合には、例えば、トランジスタ11aのトランジスタサイズを0.8mm2に設定すると共に、トランジスタ11bのトランジスタサイズを0.2mm2に設定し、設定電圧Vtを15Vに設定して各トランジスタ11a,11bを切替制御することにより、電圧変動範囲の全領域でスイッチングレギュレータ10の損失を低減可能になる。
また、第1実施形態において、入力電圧VBの電圧変動範囲が10〜35Vの場合には、例えば、トランジスタ11aのトランジスタサイズを0.4mm2に設定すると共に、トランジスタ11bのトランジスタサイズを0.2mm2に設定し、設定電圧Vtを23Vに設定して各トランジスタ11a,11bを切替制御することにより、電圧変動範囲の全領域でスイッチングレギュレータ10の損失を低減可能になる。
以上詳述したように、第1実施形態によれば、直流電源13から入力された入力電圧VBの電圧変動範囲に応じて、各トランジスタ11a,11bのトランジスタサイズを適宜設定すると共に、各トランジスタ11a,11bの駆動を切替制御するための設定電圧Vtを適宜設定することにより、入力電圧VBの電圧変動範囲が広い場合でもスイッチングレギュレータ10の損失を低減することができる。
そのため、第1実施形態のスイッチングレギュレータ10は、入力電圧VBの電圧変動範囲が広い自動車に搭載された電子機器に用いるのに好適である。
そのため、第1実施形態のスイッチングレギュレータ10は、入力電圧VBの電圧変動範囲が広い自動車に搭載された電子機器に用いるのに好適である。
尚、設定電圧Vtは、各抵抗R3,R4の抵抗値比および基準電圧発生回路21が生成した基準電圧を適宜設定することにより、所望の電圧値に設定できる。
そして、設定電圧Vtの具体値は、入力電圧VBの電圧変動範囲と各トランジスタ11a,11bのトランジスタサイズとの関係を机上検討し、必要に応じて、カット・アンド・トライで実験的に最適値を見つけて設定すればよい。
そして、設定電圧Vtの具体値は、入力電圧VBの電圧変動範囲と各トランジスタ11a,11bのトランジスタサイズとの関係を机上検討し、必要に応じて、カット・アンド・トライで実験的に最適値を見つけて設定すればよい。
また、第1実施形態では、各トランジスタ11a,11b毎に専用のドライバ29a,29bが設けられている。
そのため、各トランジスタ11a,11bに対して最適な駆動信号を生成するドライバ29a,29bを設けることにより、各トランジスタ11a,11bに最適なスイッチング動作を行わせることができる。
そのため、各トランジスタ11a,11bに対して最適な駆動信号を生成するドライバ29a,29bを設けることにより、各トランジスタ11a,11bに最適なスイッチング動作を行わせることができる。
ちなみに、第1実施形態の電圧モニタ回路25およびスイッチ回路28は、駆動制御回路12によって駆動制御されるトランジスタを、2個のトランジスタ11a,11bの中から選択し、その選択したトランジスタのみにスイッチング動作を行わせているといえる。
そして、各回路25,28は、入力電圧VBが高くなるほど、スイッチング動作を行わせるトランジスタ11a,11bのトランジスタサイズの合計値が小さくなるように、2個のトランジスタ11a,11bのいずれか1個を選択しているといえる。
また、各回路25,28は、PWMコンパレータ24が生成した制御信号が入力されるドライバを、2個のドライバ29a,29bの中から選択することにより、スイッチング動作を行わせるトランジスタ11a,11bを選択しているといえる。
そして、各回路25,28は、入力電圧VBが高くなるほど、スイッチング動作を行わせるトランジスタ11a,11bのトランジスタサイズの合計値が小さくなるように、2個のトランジスタ11a,11bのいずれか1個を選択しているといえる。
また、各回路25,28は、PWMコンパレータ24が生成した制御信号が入力されるドライバを、2個のドライバ29a,29bの中から選択することにより、スイッチング動作を行わせるトランジスタ11a,11bを選択しているといえる。
<第2実施形態>
図3は、第2実施形態のスイッチングレギュレータ30の要部構成を示す回路図である。
第2実施形態のスイッチングレギュレータ30において、第1実施形態のスイッチングレギュレータ10と異なるのは、駆動制御回路12の構成だけである。そして、第2実施形態の駆動制御回路12において、第1実施形態の駆動制御回路12と異なるのは、以下の点だけである。
図3は、第2実施形態のスイッチングレギュレータ30の要部構成を示す回路図である。
第2実施形態のスイッチングレギュレータ30において、第1実施形態のスイッチングレギュレータ10と異なるのは、駆動制御回路12の構成だけである。そして、第2実施形態の駆動制御回路12において、第1実施形態の駆動制御回路12と異なるのは、以下の点だけである。
[2−1]第1実施形態では2個のドライバ29a,29bを用いているが、第2実施形態では1個のドライバ31のみを用いている。
ドライバ31は、PWMコンパレータ24の制御信号に従い、各トランジスタ11a,11bを駆動するための駆動信号を生成し、その駆動信号をスイッチ回路28を介して各トランジスタ11a,11bのゲートに印加する。
ドライバ31は、PWMコンパレータ24の制御信号に従い、各トランジスタ11a,11bを駆動するための駆動信号を生成し、その駆動信号をスイッチ回路28を介して各トランジスタ11a,11bのゲートに印加する。
[2−2]スイッチ回路28のスイッチ28aは電圧モニタ回路25によってオン・オフ動作が切替制御され、スイッチ28aがオン動作しているときには、ドライバ31の駆動信号がスイッチ28aを介してトランジスタ11aのゲートに印加される。
尚、スイッチ28aがオフ動作しているときには、トランジスタ11aがオフする信号がスイッチ28aを介してトランジスタ11aのゲートに印加される。
スイッチ回路28のスイッチ28bは電圧モニタ回路25によってオン・オフ動作が切替制御され、スイッチ28bがオン動作しているときには、ドライバ31の駆動信号がスイッチ28bを介してトランジスタ11bのゲートに印加される。
尚、スイッチ28bがオフ動作しているときには、トランジスタ11bがオフする信号がスイッチ28bを介してトランジスタ11bのゲートに印加される。
尚、スイッチ28aがオフ動作しているときには、トランジスタ11aがオフする信号がスイッチ28aを介してトランジスタ11aのゲートに印加される。
スイッチ回路28のスイッチ28bは電圧モニタ回路25によってオン・オフ動作が切替制御され、スイッチ28bがオン動作しているときには、ドライバ31の駆動信号がスイッチ28bを介してトランジスタ11bのゲートに印加される。
尚、スイッチ28bがオフ動作しているときには、トランジスタ11bがオフする信号がスイッチ28bを介してトランジスタ11bのゲートに印加される。
従って、第2実施形態において、直流電源13から入力された入力電圧VBが設定電圧Vt以上の場合には、スイッチ回路28のスイッチ28bがオン動作すると共にスイッチ28aがオフ動作し、ドライバ31の駆動信号がトランジスタ11bのゲートのみに印加されるため、トランジスタ11bのみが駆動される。
また、入力電圧VBが設定電圧Vt未満の場合には、スイッチ回路28のスイッチ28aがオン動作すると共にスイッチ28bがオフ動作し、ドライバ31の駆動信号がトランジスタ11aのゲートのみに印加されるため、トランジスタ11aのみが駆動される。
その結果、第2実施形態によれば、第1実施形態と同様の作用・効果が得られる。
また、入力電圧VBが設定電圧Vt未満の場合には、スイッチ回路28のスイッチ28aがオン動作すると共にスイッチ28bがオフ動作し、ドライバ31の駆動信号がトランジスタ11aのゲートのみに印加されるため、トランジスタ11aのみが駆動される。
その結果、第2実施形態によれば、第1実施形態と同様の作用・効果が得られる。
そして、第2実施形態では、1個のドライバ31のみを用いるため、2個のドライバ29a,29bを用いる第1実施形態に比べ、駆動制御回路12の構成が簡単になることから低コスト化を図ることができる。
ちなみに、第2実施形態の電圧モニタ回路25およびスイッチ回路28は、ドライバ31が生成した駆動信号が入力されるトランジスタを、2個のトランジスタ11a,11bの中から選択することにより、スイッチング動作を行わせるトランジスタを選択しているといえる。
<第3実施形態>
図4は、第3実施形態のスイッチングレギュレータ40の要部構成を示す回路図である。
第3実施形態のスイッチングレギュレータ40において、第2実施形態のスイッチングレギュレータ30と異なるのは、駆動制御回路12の構成だけである。そして、第3実施形態の駆動制御回路12において、第2実施形態の駆動制御回路12と異なるのは、以下の点だけである。
図4は、第3実施形態のスイッチングレギュレータ40の要部構成を示す回路図である。
第3実施形態のスイッチングレギュレータ40において、第2実施形態のスイッチングレギュレータ30と異なるのは、駆動制御回路12の構成だけである。そして、第3実施形態の駆動制御回路12において、第2実施形態の駆動制御回路12と異なるのは、以下の点だけである。
[3−1]第3実施形態では、第2実施形態と同じく1個のドライバ31のみを用いている。
第3実施形態のドライバ31は、PWMコンパレータ24の制御信号に従い、各トランジスタ11a,11bを駆動するための駆動信号を生成するが、その駆動信号をスイッチ回路28を介してトランジスタ11aのゲートに印加すると共に、その駆動信号をトランジスタ11bのゲートに直接印加している。
第3実施形態のドライバ31は、PWMコンパレータ24の制御信号に従い、各トランジスタ11a,11bを駆動するための駆動信号を生成するが、その駆動信号をスイッチ回路28を介してトランジスタ11aのゲートに印加すると共に、その駆動信号をトランジスタ11bのゲートに直接印加している。
[3−2]第2実施形態のスイッチ回路28は2個のスイッチ28a,28bから構成されているが、第3実施形態のスイッチ回路28は1個のスイッチ28aのみから構成されている。
スイッチ28aは電圧モニタ回路25によってオン・オフ動作が切替制御され、スイッチ28aがオン動作しているときには、ドライバ31の駆動信号がスイッチ28aを介してトランジスタ11aのゲートに印加される。
尚、スイッチ28aがオフ動作しているときには、トランジスタ11aがオフする信号がトランジスタ11aのゲートに印加される。
スイッチ28aは電圧モニタ回路25によってオン・オフ動作が切替制御され、スイッチ28aがオン動作しているときには、ドライバ31の駆動信号がスイッチ28aを介してトランジスタ11aのゲートに印加される。
尚、スイッチ28aがオフ動作しているときには、トランジスタ11aがオフする信号がトランジスタ11aのゲートに印加される。
従って、第3実施形態において、直流電源13から入力された入力電圧VBが設定電圧Vt以上の場合には、スイッチ回路28のスイッチ28aがオフ動作し、ドライバ31の駆動信号がトランジスタ11bのゲートのみに印加されるため、トランジスタ11bのみが駆動される。
また、入力電圧VBが設定電圧Vt未満の場合には、スイッチ回路28のスイッチ28aがオン動作し、ドライバ31の駆動信号が両トランジスタ11a,11bのゲートに印加されるため、両トランジスタ11a,11bが同時に駆動される。
また、入力電圧VBが設定電圧Vt未満の場合には、スイッチ回路28のスイッチ28aがオン動作し、ドライバ31の駆動信号が両トランジスタ11a,11bのゲートに印加されるため、両トランジスタ11a,11bが同時に駆動される。
つまり、第3実施形態では、入力電圧VBが設定電圧Vt以上の場合には、第2実施形態と同じ動作を行うため同様の作用・効果が得られる。
そして、第3実施形態では、入力電圧VBが設定電圧Vt未満の場合には、両トランジスタ11a,11bが同時に駆動されるため、トランジスタ11aのみが駆動される第1実施形態および第2実施形態に比べ、トランジスタサイズが実質的に大きくなったと言えることから、損失を更に低減することができる。
そして、第3実施形態では、入力電圧VBが設定電圧Vt未満の場合には、両トランジスタ11a,11bが同時に駆動されるため、トランジスタ11aのみが駆動される第1実施形態および第2実施形態に比べ、トランジスタサイズが実質的に大きくなったと言えることから、損失を更に低減することができる。
加えて、第3実施形態では、スイッチ回路28が1個のスイッチ28aのみから構成されるため、スイッチ回路28が2個のスイッチ28a,28bから構成される第1実施形態および第2実施形態に比べ、駆動制御回路12の構成が簡単になることから低コスト化を図ることができる。
<第4実施形態>
図5は、第4実施形態のスイッチングレギュレータ50の要部構成を示す回路図である。
第4実施形態のスイッチングレギュレータ50において、第2実施形態のスイッチングレギュレータ30と異なるのは、以下の点だけである。
図5は、第4実施形態のスイッチングレギュレータ50の要部構成を示す回路図である。
第4実施形態のスイッチングレギュレータ50において、第2実施形態のスイッチングレギュレータ30と異なるのは、以下の点だけである。
[4−1]第2実施形態では2個のトランジスタ11a,11bを用いているが、第4実施形態では3個のトランジスタ11a,11b,11cを用いている。
トランジスタ11cは、トランジスタ11bに比べてトランジスタサイズが小さく設定されている。つまり、各トランジスタ11a〜11cのトランジスタサイズは、11a>11b>11cの順番で小さくなるように設定されている。
トランジスタ11cは、トランジスタ11bに比べてトランジスタサイズが小さく設定されている。つまり、各トランジスタ11a〜11cのトランジスタサイズは、11a>11b>11cの順番で小さくなるように設定されている。
[4−2]第4実施形態では、第2実施形態と同じく1個のドライバ31のみを用いている。
第4実施形態のドライバ31は、PWMコンパレータ24の制御信号に従い、各トランジスタ11a〜11cを駆動するための駆動信号を生成するが、その駆動信号をスイッチ回路28を介して各トランジスタ11a,11bのゲートに印加すると共に、その駆動信号をトランジスタ11cのゲートに直接印加している。
第4実施形態のドライバ31は、PWMコンパレータ24の制御信号に従い、各トランジスタ11a〜11cを駆動するための駆動信号を生成するが、その駆動信号をスイッチ回路28を介して各トランジスタ11a,11bのゲートに印加すると共に、その駆動信号をトランジスタ11cのゲートに直接印加している。
[4−3]第2実施形態の駆動制御回路12では1個の電圧モニタ回路25のみを用いているが、第4実施形態の駆動制御回路12では2個の電圧モニタ回路25,51を用いている。
電圧モニタ回路51は、各抵抗R5,R6、比較アンプ52、インバータ53から構成されている。
直流電源13から入力された入力電圧VBは、直列接続された各抵抗R5,R6によって分圧される。
比較アンプ52は、各抵抗R5,R6の分圧電圧から基準電圧発生回路21が生成した基準電圧を差し引いた差分を増幅して出力する。
インバータ53は、比較アンプ52の出力信号の論理レベルを反転させて出力する。
電圧モニタ回路51は、各抵抗R5,R6、比較アンプ52、インバータ53から構成されている。
直流電源13から入力された入力電圧VBは、直列接続された各抵抗R5,R6によって分圧される。
比較アンプ52は、各抵抗R5,R6の分圧電圧から基準電圧発生回路21が生成した基準電圧を差し引いた差分を増幅して出力する。
インバータ53は、比較アンプ52の出力信号の論理レベルを反転させて出力する。
[4−4]スイッチ回路28のスイッチ28aは電圧モニタ回路25によってオン・オフ動作が切替制御され、スイッチ28aがオン動作しているときには、ドライバ31の駆動信号がスイッチ28aを介してトランジスタ11aのゲートに印加される。
スイッチ回路28のスイッチ28bは電圧モニタ回路51によってオン・オフ動作が切替制御され、スイッチ28bがオン動作しているときには、ドライバ31の駆動信号がスイッチ28bを介してトランジスタ11bのゲートに印加される。
スイッチ回路28のスイッチ28bは電圧モニタ回路51によってオン・オフ動作が切替制御され、スイッチ28bがオン動作しているときには、ドライバ31の駆動信号がスイッチ28bを介してトランジスタ11bのゲートに印加される。
[4−5]電圧モニタ回路25は、直流電源13から入力された入力電圧VBが設定電圧Vt1未満の場合には、スイッチ回路28のスイッチ28aをオン動作させ、ドライバ31の駆動信号をトランジスタ11aのゲートに印加させることにより、トランジスタ11aを駆動させる。
また、電圧モニタ回路25は、入力電圧VBが設定電圧Vt1以上の場合には、スイッチ回路28のスイッチ28aをオフ動作させ、トランジスタ11aの駆動を停止させる。
また、電圧モニタ回路25は、入力電圧VBが設定電圧Vt1以上の場合には、スイッチ回路28のスイッチ28aをオフ動作させ、トランジスタ11aの駆動を停止させる。
[4−6]電圧モニタ回路51は、入力電圧VBが設定電圧Vt2未満の場合には、スイッチ回路28のスイッチ28bをオン動作させ、ドライバ31の駆動信号をトランジスタ11bのゲートに印加させることにより、トランジスタ11bを駆動させる。
また、電圧モニタ回路51は、入力電圧VBが設定電圧Vt2以上の場合には、スイッチ回路28のスイッチ28bをオフ動作させ、トランジスタ11bの駆動を停止させる。
ここで、設定電圧Vt2は設定電圧Vt1より高い電圧値に設定されている(Vt2>Vt1)。
また、電圧モニタ回路51は、入力電圧VBが設定電圧Vt2以上の場合には、スイッチ回路28のスイッチ28bをオフ動作させ、トランジスタ11bの駆動を停止させる。
ここで、設定電圧Vt2は設定電圧Vt1より高い電圧値に設定されている(Vt2>Vt1)。
従って、第4実施形態において、入力電圧VBが設定電圧Vt1未満の場合には(VB<Vt1)、ドライバ31の駆動信号が全トランジスタ11a〜11cのゲートに印加されるため、全トランジスタ11a〜11cが同時に駆動される。
また、入力電圧VBが設定電圧Vt1以上で設定電圧Vt2未満の場合には(Vt1≦VB<Vt2)、ドライバ31の駆動信号が各トランジスタ11b,11cのゲートに印加されるため、各トランジスタ11b,11cが同時に駆動される。
そして、入力電圧VBが設定電圧Vt2以上の場合には(Vt2≦VB)、ドライバ31の駆動信号がトランジスタ11cのゲートのみに印加されるため、トランジスタ11cのみが駆動される。
また、入力電圧VBが設定電圧Vt1以上で設定電圧Vt2未満の場合には(Vt1≦VB<Vt2)、ドライバ31の駆動信号が各トランジスタ11b,11cのゲートに印加されるため、各トランジスタ11b,11cが同時に駆動される。
そして、入力電圧VBが設定電圧Vt2以上の場合には(Vt2≦VB)、ドライバ31の駆動信号がトランジスタ11cのゲートのみに印加されるため、トランジスタ11cのみが駆動される。
そのため、第4実施形態において、図2に示すように、入力電圧VBの電圧変動範囲が5〜35Vの場合には、例えば、トランジスタ11aのトランジスタサイズを0.4mm2に設定し、トランジスタ11bのトランジスタサイズを0.2mm2に設定し、トランジスタ11cのトランジスタサイズを0.2mm2に設定すると共に、設定電圧Vt1を10Vに設定し、設定電圧Vt2を23Vに設定して各トランジスタ11a〜11cを切替制御することにより、第1〜第3実施形態に比べて、電圧変動範囲の全領域における損失を更に低減可能になる。
すなわち、第4実施形態では、入力電圧VBに応じてトランジスタサイズが実質的に3段階に大きくなると言えるため、入力電圧VBの電圧変動範囲が広い場合でも損失を低減可能なスイッチングレギュレータ50を提供できる。
尚、設定電圧Vt1は、各抵抗R3,R4の抵抗値比および基準電圧発生回路21が生成した基準電圧を適宜設定することにより、所望の電圧値に設定できる。
また、設定電圧Vt2は、各抵抗R5,R6の抵抗値比および基準電圧発生回路21が生成した基準電圧を適宜設定することにより、所望の電圧値に設定できる。
そして、各設定電圧Vt1,Vt2の具体値は、入力電圧VBの電圧変動範囲と各トランジスタ11a〜11cのトランジスタサイズとの関係を机上検討し、必要に応じて、カット・アンド・トライで実験的に最適値を見つけて設定すればよい。
また、設定電圧Vt2は、各抵抗R5,R6の抵抗値比および基準電圧発生回路21が生成した基準電圧を適宜設定することにより、所望の電圧値に設定できる。
そして、各設定電圧Vt1,Vt2の具体値は、入力電圧VBの電圧変動範囲と各トランジスタ11a〜11cのトランジスタサイズとの関係を机上検討し、必要に応じて、カット・アンド・トライで実験的に最適値を見つけて設定すればよい。
ちなみに、第4実施形態の電圧モニタ回路25,51およびスイッチ回路28は、駆動制御回路12によって駆動制御されるトランジスタを、2個のトランジスタ11a,11bの中から選択し、その選択したトランジスタにスイッチング動作を行わせると同時に、トランジスタ11cにスイッチング動作を行わせているといえる。
そして、各回路25,51,28は、入力電圧VBが高くなるほど、スイッチング動作を行わせるトランジスタ11a〜11cのトランジスタサイズの合計値が小さくなるように、2個のトランジスタ11a,11bの中から所定のトラジスタを選択しているといえる。
また、各回路25,51,28は、ドライバ31が生成した駆動信号が入力されるトランジスタを、2個のトランジスタ11a,11bの中から選択することにより、スイッチング動作を行わせるトランジスタを選択しているといえる。
そして、各回路25,51,28は、入力電圧VBが高くなるほど、スイッチング動作を行わせるトランジスタ11a〜11cのトランジスタサイズの合計値が小さくなるように、2個のトランジスタ11a,11bの中から所定のトラジスタを選択しているといえる。
また、各回路25,51,28は、ドライバ31が生成した駆動信号が入力されるトランジスタを、2個のトランジスタ11a,11bの中から選択することにより、スイッチング動作を行わせるトランジスタを選択しているといえる。
<第5実施形態>
図6は、第5実施形態のスイッチングレギュレータ60の要部構成を示す回路図である。
第5実施形態のスイッチングレギュレータ60において、第4実施形態のスイッチングレギュレータ50と異なるのは、以下の点だけである。
図6は、第5実施形態のスイッチングレギュレータ60の要部構成を示す回路図である。
第5実施形態のスイッチングレギュレータ60において、第4実施形態のスイッチングレギュレータ50と異なるのは、以下の点だけである。
[5−1]第5実施形態では、第4実施形態と同じく1個のドライバ31のみを用いている。
第5実施形態のドライバ31は、PWMコンパレータ24の制御信号に従い、各トランジスタ11a〜11cを駆動するための駆動信号を生成し、その駆動信号をスイッチ回路28を介して各トランジスタ11a〜11cのゲートに印加する。
第5実施形態のドライバ31は、PWMコンパレータ24の制御信号に従い、各トランジスタ11a〜11cを駆動するための駆動信号を生成し、その駆動信号をスイッチ回路28を介して各トランジスタ11a〜11cのゲートに印加する。
[5−2]第4実施形態のスイッチ回路28は2個のスイッチ28a,28bから構成されているが、第5実施形態のスイッチ回路28は3個のスイッチ28a,28b,28cから構成されている。
スイッチ28aは電圧モニタ回路25のインバータ27の出力信号によってオン・オフ動作が切替制御され、スイッチ28aがオン動作しているときには、ドライバ31の駆動信号がスイッチ28aを介してトランジスタ11aのゲートに印加される。
スイッチ28bは電圧モニタ回路51のインバータ53の出力信号によってオン・オフ動作が切替制御され、スイッチ28bがオン動作しているときには、ドライバ31の駆動信号がスイッチ28bを介してトランジスタ11bのゲートに印加される。
スイッチ28cは電圧モニタ回路51の比較アンプ52の出力信号によってオン・オフ動作が切替制御され、スイッチ28cがオン動作しているときには、ドライバ31の駆動信号がスイッチ28cを介してトランジスタ11cのゲートに印加される。
尚、各スイッチ28a〜28cは、いずれか1個がオン動作しているとき他の2個はオフ動作するというように動作し、いずれか2個が同時にオン動作をすることはない。
スイッチ28aは電圧モニタ回路25のインバータ27の出力信号によってオン・オフ動作が切替制御され、スイッチ28aがオン動作しているときには、ドライバ31の駆動信号がスイッチ28aを介してトランジスタ11aのゲートに印加される。
スイッチ28bは電圧モニタ回路51のインバータ53の出力信号によってオン・オフ動作が切替制御され、スイッチ28bがオン動作しているときには、ドライバ31の駆動信号がスイッチ28bを介してトランジスタ11bのゲートに印加される。
スイッチ28cは電圧モニタ回路51の比較アンプ52の出力信号によってオン・オフ動作が切替制御され、スイッチ28cがオン動作しているときには、ドライバ31の駆動信号がスイッチ28cを介してトランジスタ11cのゲートに印加される。
尚、各スイッチ28a〜28cは、いずれか1個がオン動作しているとき他の2個はオフ動作するというように動作し、いずれか2個が同時にオン動作をすることはない。
[5−3]電圧モニタ回路51は、入力電圧VBが設定電圧Vt2未満の場合には、スイッチ回路28のスイッチ28bをオン動作させると共にスイッチ28cをオフ動作させ、ドライバ31の駆動信号をトランジスタ11bのゲートに印加させることにより、トランジスタ11bを駆動させる。
また、電圧モニタ回路51は、入力電圧VBが設定電圧Vt2以上の場合には、スイッチ回路28のスイッチ28bをオフ動作させると共にスイッチ28cをオン動作させ、ドライバ31の駆動信号をトランジスタ11cのゲートに印加させることにより、トランジスタ11cを駆動させる。
また、電圧モニタ回路51は、入力電圧VBが設定電圧Vt2以上の場合には、スイッチ回路28のスイッチ28bをオフ動作させると共にスイッチ28cをオン動作させ、ドライバ31の駆動信号をトランジスタ11cのゲートに印加させることにより、トランジスタ11cを駆動させる。
従って、第5実施形態において、入力電圧VBが設定電圧Vt1未満の場合には(VB<Vt1)、ドライバ31の駆動信号がトランジスタ11aのゲートのみに印加されるため、トランジスタサイズが最も大きなトランジスタ11aのみが駆動される。
また、入力電圧VBが設定電圧Vt1以上で設定電圧Vt2未満の場合には(Vt1≦VB<Vt2)、ドライバ31の駆動信号がトランジスタ11bのゲートのみに印加されるため、トランジスタサイズが中くらいのトランジスタ11bのみが駆動される。
そして、入力電圧VBが設定電圧Vt2以上の場合には(Vt2≦VB)、ドライバ31の駆動信号がトランジスタ11cのゲートのみに印加されるため、トランジスタサイズが最も小さなトランジスタ11cのみが駆動される。
また、入力電圧VBが設定電圧Vt1以上で設定電圧Vt2未満の場合には(Vt1≦VB<Vt2)、ドライバ31の駆動信号がトランジスタ11bのゲートのみに印加されるため、トランジスタサイズが中くらいのトランジスタ11bのみが駆動される。
そして、入力電圧VBが設定電圧Vt2以上の場合には(Vt2≦VB)、ドライバ31の駆動信号がトランジスタ11cのゲートのみに印加されるため、トランジスタサイズが最も小さなトランジスタ11cのみが駆動される。
このように、第5実施形態では、入力電圧VBに応じてトランジスタサイズが3段階に大きくなるため、第4実施形態と同様の作用・効果が得られる。
ちなみに、第5実施形態の電圧モニタ回路25,51およびスイッチ回路28は、駆動制御回路12によって駆動制御されるトランジスタを、3個のトランジスタ11a〜11cの中から選択し、その選択したトランジスタのみにスイッチング動作を行わせているといえる。
そして、各回路25,51,28は、入力電圧VBが高くなるほど、スイッチング動作を行わせるトランジスタ11a〜11cのトランジスタサイズの合計値が小さくなるように、3個のトランジスタ11a〜11cの中から所定のトラジスタを選択しているといえる。
また、各回路25,51,28は、ドライバ31が生成した駆動信号が入力されるトランジスタを、3個のトランジスタ11a〜11cの中から選択することにより、スイッチング動作を行わせるトランジスタを選択しているといえる。
そして、各回路25,51,28は、入力電圧VBが高くなるほど、スイッチング動作を行わせるトランジスタ11a〜11cのトランジスタサイズの合計値が小さくなるように、3個のトランジスタ11a〜11cの中から所定のトラジスタを選択しているといえる。
また、各回路25,51,28は、ドライバ31が生成した駆動信号が入力されるトランジスタを、3個のトランジスタ11a〜11cの中から選択することにより、スイッチング動作を行わせるトランジスタを選択しているといえる。
<第6実施形態>
図7は、第6実施形態のスイッチングレギュレータ70の要部構成を示す回路図である。
第6実施形態のスイッチングレギュレータ70において、第5実施形態のスイッチングレギュレータ60と異なるのは、以下の点だけである。
図7は、第6実施形態のスイッチングレギュレータ70の要部構成を示す回路図である。
第6実施形態のスイッチングレギュレータ70において、第5実施形態のスイッチングレギュレータ60と異なるのは、以下の点だけである。
[6−1]第5実施形態では1個のドライバ31を用いているが、第6実施形態では3個のドライバ71a〜71cを用いている。
各ドライバ71a〜71cはそれぞれ、PWMコンパレータ24の制御信号に従い、各トランジスタ11a〜11cを駆動するための駆動信号を生成し、その駆動信号を各トランジスタ11a〜11cのゲートに印加する。
そして、各トランジスタ11a〜11cのオン・オフ動作は、各ドライバ71a〜71cの駆動信号(PWMコンパレータ24の制御信号)に従って切り替えられる。
各ドライバ71a〜71cはそれぞれ、PWMコンパレータ24の制御信号に従い、各トランジスタ11a〜11cを駆動するための駆動信号を生成し、その駆動信号を各トランジスタ11a〜11cのゲートに印加する。
そして、各トランジスタ11a〜11cのオン・オフ動作は、各ドライバ71a〜71cの駆動信号(PWMコンパレータ24の制御信号)に従って切り替えられる。
[6−2]第6実施形態では、第5実施形態と同じくスイッチ回路28が3個のスイッチ28a〜28cから構成されている。
スイッチ28aは電圧モニタ回路25のインバータ27の出力信号によってオン・オフ動作が切替制御され、スイッチ28aがオン動作しているときには、PWMコンパレータ24の制御信号がスイッチ28aを介してドライバ71aへ出力される。
スイッチ28bは電圧モニタ回路51のインバータ53の出力信号によってオン・オフ動作が切替制御され、スイッチ28bがオン動作しているときには、PWMコンパレータ24の制御信号がスイッチ28bを介してドライバ71bへ出力される。
スイッチ28cは電圧モニタ回路51の比較アンプ52の出力信号によってオン・オフ動作が切替制御され、スイッチ28cがオン動作しているときには、PWMコンパレータ24の制御信号がスイッチ28cを介してドライバ71cへ出力される。
スイッチ28aは電圧モニタ回路25のインバータ27の出力信号によってオン・オフ動作が切替制御され、スイッチ28aがオン動作しているときには、PWMコンパレータ24の制御信号がスイッチ28aを介してドライバ71aへ出力される。
スイッチ28bは電圧モニタ回路51のインバータ53の出力信号によってオン・オフ動作が切替制御され、スイッチ28bがオン動作しているときには、PWMコンパレータ24の制御信号がスイッチ28bを介してドライバ71bへ出力される。
スイッチ28cは電圧モニタ回路51の比較アンプ52の出力信号によってオン・オフ動作が切替制御され、スイッチ28cがオン動作しているときには、PWMコンパレータ24の制御信号がスイッチ28cを介してドライバ71cへ出力される。
従って、第6実施形態において、入力電圧VBが設定電圧Vt1未満の場合には(VB<Vt1)、PWMコンパレータ24の制御信号がドライバ71aのみに入力されるため、トランジスタサイズが最も大きなトランジスタ11aのみが駆動される。
また、入力電圧VBが設定電圧Vt1以上で設定電圧Vt2未満の場合には(Vt1≦VB<Vt2)、PWMコンパレータ24の制御信号がドライバ71bのみに入力されるため、トランジスタサイズが中くらいのトランジスタ11bのみが駆動される。
そして、入力電圧VBが設定電圧Vt2以上の場合には(Vt2≦VB)、PWMコンパレータ24の制御信号がドライバ71cのみに入力されるため、トランジスタサイズが最も小さなトランジスタ11cのみが駆動される。
また、入力電圧VBが設定電圧Vt1以上で設定電圧Vt2未満の場合には(Vt1≦VB<Vt2)、PWMコンパレータ24の制御信号がドライバ71bのみに入力されるため、トランジスタサイズが中くらいのトランジスタ11bのみが駆動される。
そして、入力電圧VBが設定電圧Vt2以上の場合には(Vt2≦VB)、PWMコンパレータ24の制御信号がドライバ71cのみに入力されるため、トランジスタサイズが最も小さなトランジスタ11cのみが駆動される。
その結果、第6実施形態によれば、第5実施形態と同様の作用・効果が得られる。
また、第6実施形態では、各トランジスタ11a〜11c毎に専用のドライバ71a〜71cが設けられている。
そのため、各トランジスタ11a〜11cに対して最適な駆動信号を生成するドライバ71a〜71cを設けることにより、各トランジスタ11a〜11cに最適なスイッチング動作を行わせることができる。
また、第6実施形態では、各トランジスタ11a〜11c毎に専用のドライバ71a〜71cが設けられている。
そのため、各トランジスタ11a〜11cに対して最適な駆動信号を生成するドライバ71a〜71cを設けることにより、各トランジスタ11a〜11cに最適なスイッチング動作を行わせることができる。
ちなみに、第6実施形態の電圧モニタ回路25,51およびスイッチ回路28は、PWMコンパレータ24が生成した制御信号が入力されるドライバを、3個のドライバ71a〜71cの中から選択することにより、スイッチング動作を行わせるトランジスタ11a〜11cを選択しているといえる。
<第7実施形態>
図8は、第7実施形態のスイッチングレギュレータ80の要部構成を示す回路図である。
同期整流方式の降圧型チョッパ回路を用いたスイッチングレギュレータ80は、PチャネルMOSトランジスタ11a,11b、駆動制御回路12、直流電源13、平滑フィルタ部14、負荷15、NチャネルMOSトランジスタ81などから構成され、直流電源13から入力された入力電圧VBを所定電圧値に降圧して負荷15に供給する。
図8は、第7実施形態のスイッチングレギュレータ80の要部構成を示す回路図である。
同期整流方式の降圧型チョッパ回路を用いたスイッチングレギュレータ80は、PチャネルMOSトランジスタ11a,11b、駆動制御回路12、直流電源13、平滑フィルタ部14、負荷15、NチャネルMOSトランジスタ81などから構成され、直流電源13から入力された入力電圧VBを所定電圧値に降圧して負荷15に供給する。
尚、各トランジスタ11a,11b,81および駆動制御回路12は、1個の半導体チップ上に集積化されたモノリシックICによって構成されているため、スイッチングレギュレータ80を小型化できると共に低コストに提供できる。
第7実施形態のスイッチングレギュレータ80において、第1実施形態のスイッチングレギュレータ10と異なるのは、以下の点だけである。
[7−1]NチャネルMOSトランジスタ81は同期整流用スイッチング素子として機能し、トランジスタ81のドレインは各トランジスタ11a,11bのドレインに接続され、トランジスタ81のソースは接地されている。
そして、トランジスタ81のソース・ドレイン間には寄生ダイオード83が形成されており、寄生ダイオード83は還流ダイオードとして機能する。
そして、トランジスタ81のソース・ドレイン間には寄生ダイオード83が形成されており、寄生ダイオード83は還流ダイオードとして機能する。
[7−2]整流部16の還流ダイオードDが省かれ、寄生ダイオード83に置き換えられている。
[7−3]第7実施形態の駆動制御回路12にはドライバ82が備えられている。
ドライバ82は、PWMコンパレータ24の制御信号に従い、トランジスタ81を駆動するための駆動信号を生成し、その駆動信号をトランジスタ81のゲートに印加する。
ここで、ドライバ82は、各トランジスタ11a,11bのスイッチング動作と相反するようにトランジスタ81をスイッチング動作させる。
すなわち、各トランジスタ11a,11bのいずれかがオン動作しているときにトランジスタ81はオフ動作し、各トランジスタ11a,11bのいずれかがオフ動作しているときにトランジスタ81はオン動作する。
ドライバ82は、PWMコンパレータ24の制御信号に従い、トランジスタ81を駆動するための駆動信号を生成し、その駆動信号をトランジスタ81のゲートに印加する。
ここで、ドライバ82は、各トランジスタ11a,11bのスイッチング動作と相反するようにトランジスタ81をスイッチング動作させる。
すなわち、各トランジスタ11a,11bのいずれかがオン動作しているときにトランジスタ81はオフ動作し、各トランジスタ11a,11bのいずれかがオフ動作しているときにトランジスタ81はオン動作する。
このように、同期整流方式の降圧型チョッパ回路を用いた第7実施形態のスイッチングレギュレータ80においても、ダイオード整流方式の降圧型チョッパ回路を用いた第1実施形態のスイッチングレギュレータ10と同様の作用・効果が得られる。
尚、同期整流方式の降圧型チョッパ回路を用いたスイッチングレギュレータの動作は周知であるため詳細な説明を省略する。
尚、同期整流方式の降圧型チョッパ回路を用いたスイッチングレギュレータの動作は周知であるため詳細な説明を省略する。
<第8実施形態>
図9は、第8実施形態のスイッチングレギュレータ90の要部構成を示す回路図である。
ダイオード整流方式の降圧型チョッパ回路を用いたスイッチングレギュレータ90は、NチャネルMOSトランジスタ91a,91b、駆動制御回路12、直流電源13、出力部14、負荷15、ブートストラップ回路92などから構成され、直流電源13から入力された入力電圧VBを所定電圧値に降圧して負荷15に供給する。
図9は、第8実施形態のスイッチングレギュレータ90の要部構成を示す回路図である。
ダイオード整流方式の降圧型チョッパ回路を用いたスイッチングレギュレータ90は、NチャネルMOSトランジスタ91a,91b、駆動制御回路12、直流電源13、出力部14、負荷15、ブートストラップ回路92などから構成され、直流電源13から入力された入力電圧VBを所定電圧値に降圧して負荷15に供給する。
尚、各トランジスタ91a,91bおよび各回路12,92は、1個の半導体チップ上に集積化されたモノリシックICによって構成されているため、スイッチングレギュレータ90を小型化できると共に低コストに提供できる。
第8実施形態のスイッチングレギュレータ90において、第1実施形態のスイッチングレギュレータ10と異なるのは、以下の点だけである。
第8実施形態のスイッチングレギュレータ90において、第1実施形態のスイッチングレギュレータ10と異なるのは、以下の点だけである。
[8−1]第1実施形態のPチャネルMOSトランジスタ11a,11bが、第9実施形態ではNチャネルMOSトランジスタ91a,91bに置き換えられている。
ハイサイド素子である各トランジスタ91a,91bは並列接続され、各トランジスタ91a,11bのドレインは直流電源13のプラス側に接続されて入力電圧VBが印加され、各トランジスタ91a,91bのソースは出力部14を介して負荷15に接続されている。
ハイサイド素子である各トランジスタ91a,91bは並列接続され、各トランジスタ91a,11bのドレインは直流電源13のプラス側に接続されて入力電圧VBが印加され、各トランジスタ91a,91bのソースは出力部14を介して負荷15に接続されている。
[8−2]ブートストラップ回路92は、コンデンサ93およびダイオード94から構成されている。
ダイオード94のアノードは直流電源13のプラス側に接続され、ダイオード94のカソードはコンデンサ93を介して各トランジスタ91a,91bのソースに接続されている。
ダイオード94のアノードは直流電源13のプラス側に接続され、ダイオード94のカソードはコンデンサ93を介して各トランジスタ91a,91bのソースに接続されている。
[8−3]第1実施形態の各ドライバ29a,29bは、直流電源13のプラス側から高電位側電源電圧が供給されている。
それに対して、第8実施形態の各ドライバ29a,29bは、ブートストラップ回路92を構成するコンデンサ93とダイオード94の接続点から高電位側電源電圧が供給されている。
それに対して、第8実施形態の各ドライバ29a,29bは、ブートストラップ回路92を構成するコンデンサ93とダイオード94の接続点から高電位側電源電圧が供給されている。
ブートストラップ回路92において、各トランジスタ91a,91bのオフ動作時には直流電源13からダイオード94を介してコンデンサ93に電流が流れて充電される。
そのため、ブートストラップ回路92によって直流電源13から入力されたの入力電圧VBを昇圧することが可能になり、その昇圧した入力電圧VBを各ドライバ29a,29bの高電位側電源電圧として供給できる。
そのため、ブートストラップ回路92によって直流電源13から入力されたの入力電圧VBを昇圧することが可能になり、その昇圧した入力電圧VBを各ドライバ29a,29bの高電位側電源電圧として供給できる。
第8実施形態のドライバ29aは、PWMコンパレータ24の制御信号に従い、トランジスタ91aを駆動するための駆動信号を生成し、その駆動信号をトランジスタ91aのゲートに印加する。
第8実施形態のドライバ29bは、PWMコンパレータ24の制御信号に従い、トランジスタ91bを駆動するための駆動信号を生成し、その駆動信号をトランジスタ91bのゲートに印加する。
そして、各トランジスタ91a,91bのオン・オフ動作は、各ドライバ29a,29aの駆動信号(PWMコンパレータ24の制御信号)に従って切り替えられる。
第8実施形態のドライバ29bは、PWMコンパレータ24の制御信号に従い、トランジスタ91bを駆動するための駆動信号を生成し、その駆動信号をトランジスタ91bのゲートに印加する。
そして、各トランジスタ91a,91bのオン・オフ動作は、各ドライバ29a,29aの駆動信号(PWMコンパレータ24の制御信号)に従って切り替えられる。
このように、第8実施形態では、ブートストラップ回路92を設けることにより、第1実施形態のPチャネルMOSトランジスタ11a,11bをNチャネルMOSトランジスタ91a,91bに置き換えている。
NチャネルMOSトランジスタは、PチャネルMOSトランジスタに比べ、オン抵抗が低く効率が高いことに加え、耐圧や電流定格が大きい上に安価であるため、スイッチングレギュレータに好適である。
従って、第8実施形態によれば、第1実施形態と同様の作用・効果が得られることに加え、NチャネルMOSトランジスタ91a,91bの利点を備えたスイッチングレギュレータ90を提供できる。
NチャネルMOSトランジスタは、PチャネルMOSトランジスタに比べ、オン抵抗が低く効率が高いことに加え、耐圧や電流定格が大きい上に安価であるため、スイッチングレギュレータに好適である。
従って、第8実施形態によれば、第1実施形態と同様の作用・効果が得られることに加え、NチャネルMOSトランジスタ91a,91bの利点を備えたスイッチングレギュレータ90を提供できる。
<第9実施形態>
図10(A)は、第1〜第3実施形態の各トランジスタ11a,11bの概略構成の第1具体例を示す平面図である。
N型半導体チップ(半導体基板)100の表面上には、高濃度のP型半導体領域101〜104が形成されている。
図10(A)は、第1〜第3実施形態の各トランジスタ11a,11bの概略構成の第1具体例を示す平面図である。
N型半導体チップ(半導体基板)100の表面上には、高濃度のP型半導体領域101〜104が形成されている。
各半導体領域101,102は同一寸法の矩形状を成しており、各半導体領域101,102の間に位置する半導体チップ100の上部には、ゲート絶縁膜105を介して帯状のゲート電極106が形成されている。
そして、P型半導体領域101によってPチャネルMOSトランジスタ11aのソース領域が形成され、P型半導体領域102によってトランジスタ11aのドレイン領域が形成され、ゲート電極106によってトランジスタ11aのゲート電極が形成されている。
そして、P型半導体領域101によってPチャネルMOSトランジスタ11aのソース領域が形成され、P型半導体領域102によってトランジスタ11aのドレイン領域が形成され、ゲート電極106によってトランジスタ11aのゲート電極が形成されている。
各半導体領域103,104は同一寸法の矩形状を成しており、各半導体領域103,104の間に位置する半導体チップ100の上部には、ゲート絶縁膜107を介して帯状のゲート電極108が形成されている。
そして、P型半導体領域103によってPチャネルMOSトランジスタ11bのソース領域が形成され、P型半導体領域104によってトランジスタ11bのドレイン領域が形成され、ゲート電極108によってトランジスタ11bのゲート電極が形成されている。
そして、P型半導体領域103によってPチャネルMOSトランジスタ11bのソース領域が形成され、P型半導体領域104によってトランジスタ11bのドレイン領域が形成され、ゲート電極108によってトランジスタ11bのゲート電極が形成されている。
このように、第1具体例では、各トランジスタ11a,11bがそれぞれ別個のP型半導体領域101〜104によって形成されている。
尚、各半導体領域101,103に接続された電極(図示略)によってソース電極が形成され、各半導体領域102,104に接続された電極(図示略)によってドレイン電極が形成される。
尚、各半導体領域101,103に接続された電極(図示略)によってソース電極が形成され、各半導体領域102,104に接続された電極(図示略)によってドレイン電極が形成される。
図10(B)は、第1〜第3実施形態の各トランジスタ11a,11bの概略構成の第2具体例を示す平面図である。
N型半導体チップ100の表面上には、高濃度のP型半導体領域111〜114が一方向に並べて配置形成されている。
N型半導体チップ100の表面上には、高濃度のP型半導体領域111〜114が一方向に並べて配置形成されている。
各半導体領域111,112の間に位置する半導体チップ100の上部には、ゲート絶縁膜115を介して帯状のゲート電極116が形成されている。
そして、P型半導体領域111によってPチャネルMOSトランジスタ11bのドレイン領域が形成され、P型半導体領域112によってトランジスタ11bのソース領域が形成され、ゲート電極116によってトランジスタ11bのゲート電極が形成されている。
そして、P型半導体領域111によってPチャネルMOSトランジスタ11bのドレイン領域が形成され、P型半導体領域112によってトランジスタ11bのソース領域が形成され、ゲート電極116によってトランジスタ11bのゲート電極が形成されている。
トランジスタ11aは、2つのトランジスタ11a1,11a2の並列接続によって構成されている。
各半導体領域112,113の間に位置する半導体チップ100の上部には、ゲート絶縁膜117を介して帯状のゲート電極118が形成されている。
そして、P型半導体領域112によってPチャネルMOSトランジスタ11a1のソース領域が形成され、P型半導体領域113によってトランジスタ11a1のドレイン領域が形成され、ゲート電極118によってトランジスタ11a1のゲート電極が形成されている。
また、P型半導体領域113によってPチャネルMOSトランジスタ11a2のドレイン領域が形成され、P型半導体領域114によってトランジスタ11a2のソース領域が形成され、ゲート電極120によってトランジスタ11a2のゲート電極が形成されている。
各半導体領域112,113の間に位置する半導体チップ100の上部には、ゲート絶縁膜117を介して帯状のゲート電極118が形成されている。
そして、P型半導体領域112によってPチャネルMOSトランジスタ11a1のソース領域が形成され、P型半導体領域113によってトランジスタ11a1のドレイン領域が形成され、ゲート電極118によってトランジスタ11a1のゲート電極が形成されている。
また、P型半導体領域113によってPチャネルMOSトランジスタ11a2のドレイン領域が形成され、P型半導体領域114によってトランジスタ11a2のソース領域が形成され、ゲート電極120によってトランジスタ11a2のゲート電極が形成されている。
このように、第2具体例では、各トランジスタ11a1,11bのソース領域が共通のP型半導体領域112によって形成され、各トランジスタ11a1,11a2のドレイン領域が共通のP型半導体領域113によって形成されている。
従って、第2具体例によれば、第1具体例に比べて、半導体チップ100の表面上における各トランジスタ11a,11bの占有面積を小さくすることが可能になるため、半導体チップ100を小型化して低コスト化を図ることができる。
尚、各半導体領域111,113に接続された電極(図示略)によってドレイン電極が形成され、各半導体領域112,114に接続された電極(図示略)によってソース電極が形成される。
従って、第2具体例によれば、第1具体例に比べて、半導体チップ100の表面上における各トランジスタ11a,11bの占有面積を小さくすることが可能になるため、半導体チップ100を小型化して低コスト化を図ることができる。
尚、各半導体領域111,113に接続された電極(図示略)によってドレイン電極が形成され、各半導体領域112,114に接続された電極(図示略)によってソース電極が形成される。
<別の実施形態>
本発明は上記各実施形態に限定されるものではなく、以下のように具体化してもよく、その場合でも、上記各実施形態と同等もしくはそれ以上の作用・効果を得ることができる。
本発明は上記各実施形態に限定されるものではなく、以下のように具体化してもよく、その場合でも、上記各実施形態と同等もしくはそれ以上の作用・効果を得ることができる。
[1]第7実施形態と第2〜第6実施形態とを併用してもよい。
また、第8実施形態と第2〜第6実施形態とを併用してもよい。
また、第8実施形態と第2〜第6実施形態とを併用してもよい。
[2]第3実施形態では、各トランジスタ11a,11bが異なるトランジスタサイズに設定されている。
しかし、第3実施形態において、各トランジスタ11a,11bを同じトランジスタサイズに設定してもよく、その場合でも、入力電圧VBに応じてトランジスタサイズが実質的に2段階に大きくなると言えるため、第3実施形態と同様の作用・効果が得られる。
しかし、第3実施形態において、各トランジスタ11a,11bを同じトランジスタサイズに設定してもよく、その場合でも、入力電圧VBに応じてトランジスタサイズが実質的に2段階に大きくなると言えるため、第3実施形態と同様の作用・効果が得られる。
また、第4実施形態では、各トランジスタ11a〜11cが異なるトランジスタサイズに設定されている。
しかし、第4実施形態において、各トランジスタ11a〜11cを同じトランジスタサイズに設定してもよく、その場合でも、入力電圧VBに応じてトランジスタサイズが実質的に3段階に大きくなると言えるため、第4実施形態と同様の作用・効果が得られる。
しかし、第4実施形態において、各トランジスタ11a〜11cを同じトランジスタサイズに設定してもよく、その場合でも、入力電圧VBに応じてトランジスタサイズが実質的に3段階に大きくなると言えるため、第4実施形態と同様の作用・効果が得られる。
[3]第4〜第6実施形態では、3個のトランジスタ11a〜11cを用い、2つの設定電圧Vt1,Vt2に応じて各トランジスタ11a〜11cの駆動を切替制御している。
しかし、第4〜第6実施形態において、4個以上のトランジスタを用い、3つ以上の設定電圧に応じて各トランジスタの駆動を切替制御してもよく、このようにすれば入力電圧VBの電圧変動範囲が更に広い場合でも当該電圧変動範囲の全領域における損失を低減できる。
しかし、第4〜第6実施形態において、4個以上のトランジスタを用い、3つ以上の設定電圧に応じて各トランジスタの駆動を切替制御してもよく、このようにすれば入力電圧VBの電圧変動範囲が更に広い場合でも当該電圧変動範囲の全領域における損失を低減できる。
[4]トランジスタ11a〜11c,91a,91bは、MOSトランジスタに限らず、どのようなスイッチング素子(例えば、バイポーラトランジスタ、IGBT(Insulated Gate Bipolar Transistor)、SIT(Static Induction Transistor)、JFET(Junction Field Effect Transistor)、サイリスタなど)に置き換えてもよい。
[5]上記各実施形態は降圧型チョッパ回路を用いたスイッチングレギュレータに適用したものであるが、本発明は昇圧型チョッパ回路を用いたスイッチングレギュレータに適用してもよい。
10,30,40,50,60,70,80,90…スイッチングレギュレータ
11a,11b…PチャネルMOSトランジスタ
91a,91b…NチャネルMOSトランジスタ
12…駆動制御回路
13…直流電源
14…平滑フィルタ部
15…負荷
16…整流部
21…基準電圧発生回路
22…誤差アンプ
23…発振回路
24…PWMコンパレータ
25,51…電圧モニタ回路
26,52…比較アンプ
27,53…インバータ
28…スイッチ回路
28a〜28c…スイッチ
29a,29b,31,71a〜71c,82…ドライバ
81…NチャネルMOSトランジスタ(同期整流用スイッチング素子)
83…寄生ダイオード(還流ダイオード)
100…N型半導体チップ
111〜114…P型半導体領域
115,117,119…ゲート絶縁膜
116,118,120…ゲート電極
R1〜R7…抵抗
VB…入力電圧(電源電圧)
L…インダクタ
C…平滑コンデンサ
D…還流ダイオード
11a,11b…PチャネルMOSトランジスタ
91a,91b…NチャネルMOSトランジスタ
12…駆動制御回路
13…直流電源
14…平滑フィルタ部
15…負荷
16…整流部
21…基準電圧発生回路
22…誤差アンプ
23…発振回路
24…PWMコンパレータ
25,51…電圧モニタ回路
26,52…比較アンプ
27,53…インバータ
28…スイッチ回路
28a〜28c…スイッチ
29a,29b,31,71a〜71c,82…ドライバ
81…NチャネルMOSトランジスタ(同期整流用スイッチング素子)
83…寄生ダイオード(還流ダイオード)
100…N型半導体チップ
111〜114…P型半導体領域
115,117,119…ゲート絶縁膜
116,118,120…ゲート電極
R1〜R7…抵抗
VB…入力電圧(電源電圧)
L…インダクタ
C…平滑コンデンサ
D…還流ダイオード
Claims (4)
- 直流電源から入力された入力電圧を所定電圧値に変換して負荷に供給するスイッチングレギュレータであって、
スイッチング動作により前記入力電圧の出力制御を行う複数個のスイッチング素子と、
前記複数個のスイッチング素子のスイッチング動作を駆動制御する駆動制御手段と、
前記駆動制御手段によって駆動制御されるスイッチング素子を、前記複数個のスイッチング素子の中から選択し、その選択したスイッチング素子のみに前記スイッチング動作を行わせる選択手段と
を備え、
前記選択手段は、
前記入力電圧が高くなるほど、前記スイッチング動作を行わせる複数個のスイッチング素子のトランジスタサイズの合計値が小さくなるように、前記複数個のスイッチング素子の中から所定のスイッチング素子を選択することを特徴とするスイッチングレギュレータ。 - 請求項1に記載のスイッチングレギュレータにおいて、
前記駆動制御手段は、
スイッチングレギュレータの出力電圧に基づいて、前記スイッチング動作に適切なデューティ比の制御信号を生成する制御手段と、
前記制御手段が生成した制御信号に従い、前記スイッチング素子を駆動するための駆動信号を生成する駆動手段と
を備え、
前記駆動手段は、前記複数個のスイッチング素子毎に複数個設けられており、
前記選択手段は、前記制御信号が入力される駆動手段を、前記複数個の駆動手段の中から選択することにより、前記スイッチング動作を行わせるスイッチング素子を選択することを特徴とするスイッチングレギュレータ。 - 請求項1に記載のスイッチングレギュレータにおいて、
前記駆動制御手段は、
スイッチングレギュレータの出力電圧に基づいて、前記スイッチング動作に適切なデューティ比の制御信号を生成する制御手段と、
前記制御手段が生成した制御信号に従い、前記スイッチング素子を駆動するための駆動信号を生成する駆動手段と
を備え、
前記駆動手段は、前記複数個のスイッチング素子に対して1個のみ設けられており、
前記選択手段は、前記駆動信号が入力されるスイッチング素子を、前記複数個のスイッチング素子の中から選択することにより、前記スイッチング動作を行わせるスイッチング素子を選択することを特徴とするスイッチングレギュレータ。 - 請求項1〜3のいずれか1項に記載のスイッチングレギュレータにおいて、
前記複数個のスイッチング素子は、前記入力電圧が入力される半導体領域を共通にすることを特徴とするスイッチングレギュレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007153708A JP2008306887A (ja) | 2007-06-11 | 2007-06-11 | スイッチングレギュレータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007153708A JP2008306887A (ja) | 2007-06-11 | 2007-06-11 | スイッチングレギュレータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008306887A true JP2008306887A (ja) | 2008-12-18 |
Family
ID=40235084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007153708A Pending JP2008306887A (ja) | 2007-06-11 | 2007-06-11 | スイッチングレギュレータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008306887A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017212790A (ja) * | 2016-05-24 | 2017-11-30 | ルネサスエレクトロニクス株式会社 | Dcdcコンバータ及びそれを備えた無線通信装置 |
US10355578B2 (en) | 2016-10-13 | 2019-07-16 | Fuji Electric Co., Ltd. | Switching power supply with main switching device and secondary switching device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0819250A (ja) * | 1994-06-27 | 1996-01-19 | Toyota Central Res & Dev Lab Inc | 電源装置 |
JP2001103738A (ja) * | 1999-09-28 | 2001-04-13 | Sanyo Electric Co Ltd | Dc−dcコンバータ |
JP2006237286A (ja) * | 2005-02-25 | 2006-09-07 | Renesas Technology Corp | 半導体装置およびその製造方法ならびに電子装置 |
-
2007
- 2007-06-11 JP JP2007153708A patent/JP2008306887A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0819250A (ja) * | 1994-06-27 | 1996-01-19 | Toyota Central Res & Dev Lab Inc | 電源装置 |
JP2001103738A (ja) * | 1999-09-28 | 2001-04-13 | Sanyo Electric Co Ltd | Dc−dcコンバータ |
JP2006237286A (ja) * | 2005-02-25 | 2006-09-07 | Renesas Technology Corp | 半導体装置およびその製造方法ならびに電子装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017212790A (ja) * | 2016-05-24 | 2017-11-30 | ルネサスエレクトロニクス株式会社 | Dcdcコンバータ及びそれを備えた無線通信装置 |
US10355578B2 (en) | 2016-10-13 | 2019-07-16 | Fuji Electric Co., Ltd. | Switching power supply with main switching device and secondary switching device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10873260B2 (en) | Zero-voltage switching hybrid switched-capacitor converter | |
US8018255B2 (en) | DC-DC converter, driver IC, and system in package | |
Park et al. | A self-boost charge pump topology for a gate drive high-side power supply | |
US7848118B2 (en) | Bi-directional DC-DC converter and method for controlling the same | |
US7602229B2 (en) | High frequency control of a semiconductor switch | |
US6765371B2 (en) | Non-isolated DC-DC converter for performing direct current power conversion | |
US7551004B2 (en) | Inverter apparatus with improved gate drive for power MOSFET | |
US9627973B2 (en) | Switching power supply device, and inverter, converter, and solar power controller including same | |
WO2012176403A1 (ja) | 昇降圧型ac/dcコンバータ | |
US10186944B2 (en) | Switching power supply and the controller thereof | |
US20130038307A1 (en) | Switching circuit and dc-to-dc converter | |
WO2015079762A1 (ja) | 整流装置 | |
JP6702209B2 (ja) | 電力変換装置 | |
JP2011152011A (ja) | 半導体装置及びそれを用いた電源装置 | |
US20150097507A1 (en) | Motor driving apparatus | |
US10483853B2 (en) | DC-DC converter | |
JP2009272415A (ja) | 半導体装置 | |
US10305367B2 (en) | Power conversion circuit | |
US20210006244A1 (en) | Drive circuit | |
Mao et al. | A Power-Efficient Hybrid Single-Inductor Bipolar-Output DC-DC Converter with Floating Negative Output for AMOLED Displays | |
US8324878B2 (en) | Voltage regulator with gate resistor for improved efficiency | |
JP2008306887A (ja) | スイッチングレギュレータ | |
JP6758486B2 (ja) | 半導体素子の駆動装置および電力変換装置 | |
JP2020171093A (ja) | 車載用電圧変換装置 | |
JP4064879B2 (ja) | 同期整流回路及び電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120117 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120619 |