JP2008306887A - スイッチングレギュレータ - Google Patents
スイッチングレギュレータ Download PDFInfo
- Publication number
- JP2008306887A JP2008306887A JP2007153708A JP2007153708A JP2008306887A JP 2008306887 A JP2008306887 A JP 2008306887A JP 2007153708 A JP2007153708 A JP 2007153708A JP 2007153708 A JP2007153708 A JP 2007153708A JP 2008306887 A JP2008306887 A JP 2008306887A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- voltage
- transistor
- transistors
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】入力電圧の電圧変動範囲が広い場合でも損失を低減可能なスイッチングレギュレータを提供する。
【解決手段】電圧モニタ回路２５は、両トランジスタ１１ａ，１１ｂが同時に駆動されないように、各トランジスタ１１ａ，１１ｂの駆動を切替制御する。すなわち、直流電源１３から入力された入力電圧ＶＢが設定電圧Ｖｔ以上の場合には、スイッチ回路２８のスイッチ２８ｂをオン動作させると共にスイッチ２８ａをオフ動作させ、ＰＷＭコンパレータ２４の制御信号をドライバ２９ｂのみに入力させることにより、トランジスタ１１ｂのみを駆動させる。また、入力電圧ＶＢが設定電圧Ｖｔ未満の場合には、スイッチ回路２８のスイッチ２８ａをオン動作させると共にスイッチ２８ｂをオフ動作させ、ＰＷＭコンパレータ２４の制御信号をドライバ２９ａのみに入力させることにより、トランジスタ１１ａのみを駆動させる。
【選択図】 図１
【解決手段】電圧モニタ回路２５は、両トランジスタ１１ａ，１１ｂが同時に駆動されないように、各トランジスタ１１ａ，１１ｂの駆動を切替制御する。すなわち、直流電源１３から入力された入力電圧ＶＢが設定電圧Ｖｔ以上の場合には、スイッチ回路２８のスイッチ２８ｂをオン動作させると共にスイッチ２８ａをオフ動作させ、ＰＷＭコンパレータ２４の制御信号をドライバ２９ｂのみに入力させることにより、トランジスタ１１ｂのみを駆動させる。また、入力電圧ＶＢが設定電圧Ｖｔ未満の場合には、スイッチ回路２８のスイッチ２８ａをオン動作させると共にスイッチ２８ｂをオフ動作させ、ＰＷＭコンパレータ２４の制御信号をドライバ２９ａのみに入力させることにより、トランジスタ１１ａのみを駆動させる。
【選択図】 図１
Description
本発明はスイッチングレギュレータに関するものである。
従来より、スイッチングレギュレータ（スイッチング定電圧電源装置）として、直流電源から供給される電源電流の全部または一部が負荷に流れる非絶縁方式のチョッパ回路が広く使用されている。
チョッパ回路には、直流電源の電源電圧を降圧して負荷へ供給する降圧型チョッパ回路と、直流電源の電源電圧を昇圧して負荷へ供給する昇圧型チョッパ回路とがある。
チョッパ回路には、直流電源の電源電圧を降圧して負荷へ供給する降圧型チョッパ回路と、直流電源の電源電圧を昇圧して負荷へ供給する昇圧型チョッパ回路とがある。
特許文献１には、入力された直流電圧を所定の電圧に変換して負荷に供給するスイッチングレギュレータにおいて、制御電極に入力された制御信号に応じてスイッチングし、前記入力電圧の出力制御を行う第１のスイッチング素子と、該第１のスイッチング素子よりも、制御電極と入力電極との間及び制御電極と出力電極との間にそれぞれ寄生する各寄生容量が小さく、かつオン時の入力電極と出力電極との間のインピーダンスが大きい、制御電極に入力された制御信号に応じてスイッチングし前記入力電圧の出力制御を行う第２のスイッチング素子と、前記第１及び第２の各スイッチング素子のスイッチング制御を行う制御回路部と、を備え、前記制御回路部は、負荷が消費する電流が通常動作モード時よりも小さくなる軽負荷動作モード時に、前記第１のスイッチング素子をオフさせて、第２のスイッチング素子のみをスイッチングさせて前記負荷に所定の電圧を供給する技術が開示されている。
この特許文献１によれば、スイッチング素子の制御電極と入出力電極間にできる寄生容量の充放電に伴う損失を小さくすることができるスイッチングレギュレータを得られる。
特開２００５−１６０２５４号公報（第１〜１４頁、図１、図４）
この特許文献１によれば、スイッチング素子の制御電極と入出力電極間にできる寄生容量の充放電に伴う損失を小さくすることができるスイッチングレギュレータを得られる。
スイッチングレギュレータの損失は、以下の３つの損失に大別できる。
［１］スイッチング素子のスイッチング時に発生する損失（以下、「スイッチング損失」と表記する）。
このスイッチング損失は、スイッチング素子の制御電極と入出力電極間にできる寄生容量に比例すると共に、直流電源から入力された入力電圧（電源電圧、１次側電圧）に比例する。
そして、スイッチング素子の寄生容量は、スイッチング素子のサイズ（トランジスタサイズ）に比例する。
つまり、スイッチング損失は、スイッチング素子のサイズに比例すると共に、入力電圧に比例する。
このスイッチング損失は、スイッチング素子の制御電極と入出力電極間にできる寄生容量に比例すると共に、直流電源から入力された入力電圧（電源電圧、１次側電圧）に比例する。
そして、スイッチング素子の寄生容量は、スイッチング素子のサイズ（トランジスタサイズ）に比例する。
つまり、スイッチング損失は、スイッチング素子のサイズに比例すると共に、入力電圧に比例する。
［２］スイッチング素子がオン動作している時に発生する損失（以下、「オン損失」と表記する）。
このオン損失は、スイッチング素子のオン抵抗に比例し、入力電圧に反比例する。
そして、スイッチング素子のオン抵抗は、スイッチング素子のサイズに反比例する。
つまり、オン損失は、スイッチング素子のサイズに反比例すると共に、入力電圧に反比例する。
このオン損失は、スイッチング素子のオン抵抗に比例し、入力電圧に反比例する。
そして、スイッチング素子のオン抵抗は、スイッチング素子のサイズに反比例する。
つまり、オン損失は、スイッチング素子のサイズに反比例すると共に、入力電圧に反比例する。
［３］スイッチング素子の寄生容量を充放電する時に発生する損失（以下、「ドライブ損失」と表記する）。
このドライブ損失は、スイッチング素子の寄生容量に比例すると共に、スイッチング素子をオン動作させるのに要する駆動電圧に比例する。
つまり、ドライブ損失は、スイッチング素子のサイズに比例すると共に、駆動電圧に反比例する。
このドライブ損失は、スイッチング素子の寄生容量に比例すると共に、スイッチング素子をオン動作させるのに要する駆動電圧に比例する。
つまり、ドライブ損失は、スイッチング素子のサイズに比例すると共に、駆動電圧に反比例する。
尚、スイッチング素子としてＰチャネルＭＯＳトランジスタを用いた場合には、制御電極はゲート電極であり、入力電極はソース電極であり、出力電極はドレイン電極であり、入力電圧はソース電圧であり、駆動電圧はゲート・ソース間電圧であり、寄生容量はゲート・ソース間の寄生容量とゲート・ドレイン間の寄生容量とを足し合わせた静電容量値である。
また、スイッチング素子としてＮチャネルＭＯＳトランジスタを用いた場合には、制御電極はゲート電極であり、入力電極はドレイン電極であり、出力電極はソース電極であり、入力電圧はドレイン電圧であり、駆動電圧はゲート・ソース間電圧であり、寄生容量はゲート・ソース間の寄生容量とゲート・ドレイン間の寄生容量とを足し合わせた静電容量値である。
また、スイッチング素子としてＮチャネルＭＯＳトランジスタを用いた場合には、制御電極はゲート電極であり、入力電極はドレイン電極であり、出力電極はソース電極であり、入力電圧はドレイン電圧であり、駆動電圧はゲート・ソース間電圧であり、寄生容量はゲート・ソース間の寄生容量とゲート・ドレイン間の寄生容量とを足し合わせた静電容量値である。
特許文献１の技術では、負荷が消費する電流が通常動作モード時よりも小さくなる軽負荷動作モード時におけるドライブ損失を低減させることができるが、入力電圧の電圧変動範囲が広く、入力電圧が高い場合には、スイッチング損失とドライブ損失とが増大するという問題がある。
特に、自動車に搭載された電子機器に用いられるスイッチングレギュレータでは、入力電圧の電圧変動範囲が広いため（例えば５〜３５Ｖ）、この問題が顕著にあらわれることになる。
特に、自動車に搭載された電子機器に用いられるスイッチングレギュレータでは、入力電圧の電圧変動範囲が広いため（例えば５〜３５Ｖ）、この問題が顕著にあらわれることになる。
本発明は上記問題を解決するためになされたものであって、その目的は、入力電圧の電圧変動範囲が広い場合でも損失を低減可能なスイッチングレギュレータを提供することにある。
請求項１に記載の発明は、
直流電源（１３）から入力された入力電圧（ＶＢ）を所定電圧値に変換して負荷（１５）に供給するスイッチングレギュレータ（１０，３０，４０，５０，６０，７０，８０，９０）であって、
スイッチング動作により前記入力電圧（ＶＢ）の出力制御を行う複数個のスイッチング素子（１１ａ〜１１ｃ，９１ａ，９１ｂ）と、
前記複数個のスイッチング素子のスイッチング動作を駆動制御する駆動制御手段（１２）と、
前記駆動制御手段によって駆動制御されるスイッチング素子を、前記複数個のスイッチング素子の中から選択し、その選択したスイッチング素子のみに前記スイッチング動作を行わせる選択手段（２５，２８，５１）と
を備え、
前記選択手段は、
前記入力電圧（ＶＢ）が高くなるほど、前記スイッチング動作を行わせる複数個のスイッチング素子のトランジスタサイズの合計値が小さくなるように、前記複数個のスイッチング素子の中から所定のスイッチング素子を選択することを技術的特徴とする。
直流電源（１３）から入力された入力電圧（ＶＢ）を所定電圧値に変換して負荷（１５）に供給するスイッチングレギュレータ（１０，３０，４０，５０，６０，７０，８０，９０）であって、
スイッチング動作により前記入力電圧（ＶＢ）の出力制御を行う複数個のスイッチング素子（１１ａ〜１１ｃ，９１ａ，９１ｂ）と、
前記複数個のスイッチング素子のスイッチング動作を駆動制御する駆動制御手段（１２）と、
前記駆動制御手段によって駆動制御されるスイッチング素子を、前記複数個のスイッチング素子の中から選択し、その選択したスイッチング素子のみに前記スイッチング動作を行わせる選択手段（２５，２８，５１）と
を備え、
前記選択手段は、
前記入力電圧（ＶＢ）が高くなるほど、前記スイッチング動作を行わせる複数個のスイッチング素子のトランジスタサイズの合計値が小さくなるように、前記複数個のスイッチング素子の中から所定のスイッチング素子を選択することを技術的特徴とする。
請求項２に記載の発明は、
請求項１に記載のスイッチングレギュレータにおいて、
前記駆動制御手段（１２）は、
スイッチングレギュレータの出力電圧（Ｖout）に基づいて、前記スイッチング動作に適切なデューティ比の制御信号を生成する制御手段（２１，２２，２３，２４，Ｒ１，Ｒ２，Ｒ７）と、
前記制御手段が生成した制御信号に従い、前記スイッチング素子を駆動するための駆動信号を生成する駆動手段（２９ａ，２９ｂ，７１ａ〜７１ｃ）と
を備え、
前記駆動手段は、前記複数個のスイッチング素子（１１ａ〜１１ｃ，９１ａ，９１ｂ）毎に複数個設けられており、
前記選択手段（２５，２８，５１）は、前記制御信号が入力される駆動手段を、前記複数個の駆動手段の中から選択することにより、前記スイッチング動作を行わせるスイッチング素子を選択することを技術的特徴とする。
請求項１に記載のスイッチングレギュレータにおいて、
前記駆動制御手段（１２）は、
スイッチングレギュレータの出力電圧（Ｖout）に基づいて、前記スイッチング動作に適切なデューティ比の制御信号を生成する制御手段（２１，２２，２３，２４，Ｒ１，Ｒ２，Ｒ７）と、
前記制御手段が生成した制御信号に従い、前記スイッチング素子を駆動するための駆動信号を生成する駆動手段（２９ａ，２９ｂ，７１ａ〜７１ｃ）と
を備え、
前記駆動手段は、前記複数個のスイッチング素子（１１ａ〜１１ｃ，９１ａ，９１ｂ）毎に複数個設けられており、
前記選択手段（２５，２８，５１）は、前記制御信号が入力される駆動手段を、前記複数個の駆動手段の中から選択することにより、前記スイッチング動作を行わせるスイッチング素子を選択することを技術的特徴とする。
請求項３に記載の発明は、
請求項１に記載のスイッチングレギュレータにおいて、
前記駆動制御手段（１２）は、
スイッチングレギュレータの出力電圧（Ｖout）に基づいて、前記スイッチング動作に適切なデューティ比の制御信号を生成する制御手段（２１，２２，２３，２４，Ｒ１，Ｒ２，Ｒ７）と、
前記制御手段が生成した制御信号に従い、前記スイッチング素子を駆動するための駆動信号を生成する駆動手段（３１）と
を備え、
前記駆動手段は、前記複数個のスイッチング素子（１１ａ〜１１ｃ）に対して１個のみ設けられており、
前記選択手段（２５，２８，５１）は、前記駆動信号が入力されるスイッチング素子を、前記複数個のスイッチング素子の中から選択することにより、前記スイッチング動作を行わせるスイッチング素子を選択することを技術的特徴とする。
請求項１に記載のスイッチングレギュレータにおいて、
前記駆動制御手段（１２）は、
スイッチングレギュレータの出力電圧（Ｖout）に基づいて、前記スイッチング動作に適切なデューティ比の制御信号を生成する制御手段（２１，２２，２３，２４，Ｒ１，Ｒ２，Ｒ７）と、
前記制御手段が生成した制御信号に従い、前記スイッチング素子を駆動するための駆動信号を生成する駆動手段（３１）と
を備え、
前記駆動手段は、前記複数個のスイッチング素子（１１ａ〜１１ｃ）に対して１個のみ設けられており、
前記選択手段（２５，２８，５１）は、前記駆動信号が入力されるスイッチング素子を、前記複数個のスイッチング素子の中から選択することにより、前記スイッチング動作を行わせるスイッチング素子を選択することを技術的特徴とする。
請求項４に記載の発明は、
請求項１〜３のいずれか１項に記載のスイッチングレギュレータにおいて、
前記複数個のスイッチング素子（１１ａ，１１ｂ）は、前記入力電圧（ＶＢ）が入力される半導体領域（１１２）を共通にすることを技術的特徴とする。
請求項１〜３のいずれか１項に記載のスイッチングレギュレータにおいて、
前記複数個のスイッチング素子（１１ａ，１１ｂ）は、前記入力電圧（ＶＢ）が入力される半導体領域（１１２）を共通にすることを技術的特徴とする。
＜請求項１＞
スイッチング素子のスイッチング損失（Ｐsw）は、スイッチング素子のサイズに比例すると共に、直流電源（１３）から入力された入力電圧（ＶＢ）に比例する。
スイッチング素子のオン損失（Ｐon）は、スイッチング素子のサイズに反比例すると共に、入力電圧（ＶＢ）に反比例する。
スイッチング素子のドライブ損失（Ｐdr）は、スイッチング素子のサイズに比例すると共に、スイッチング素子をオン動作させるのに要する駆動電圧に反比例するが、その差はほとんど無い。
スイッチング素子のスイッチング損失（Ｐsw）は、スイッチング素子のサイズに比例すると共に、直流電源（１３）から入力された入力電圧（ＶＢ）に比例する。
スイッチング素子のオン損失（Ｐon）は、スイッチング素子のサイズに反比例すると共に、入力電圧（ＶＢ）に反比例する。
スイッチング素子のドライブ損失（Ｐdr）は、スイッチング素子のサイズに比例すると共に、スイッチング素子をオン動作させるのに要する駆動電圧に反比例するが、その差はほとんど無い。
そこで、請求項１では、入力電圧（ＶＢ）が高くなるほど、スイッチング動作を行わせる複数個のスイッチング素子（１１ａ〜１１ｃ，９１ａ，９１ｂ）のトランジスタサイズの合計値が小さくなるように、複数個のスイッチング素子の中から所定のスイッチング素子を選択手段（２５，２８，５１）によって選択させる。
その結果、請求項１によれば、入力電圧（ＶＢ）の電圧変動範囲が広い場合でもスイッチングレギュレータ（１０，３０，４０，５０，６０，７０，８０，９０）の損失を低減することができる。
そのため、請求項１のスイッチングレギュレータは、入力電圧の電圧変動範囲が広い自動車に搭載された電子機器に用いるのに好適である。
その結果、請求項１によれば、入力電圧（ＶＢ）の電圧変動範囲が広い場合でもスイッチングレギュレータ（１０，３０，４０，５０，６０，７０，８０，９０）の損失を低減することができる。
そのため、請求項１のスイッチングレギュレータは、入力電圧の電圧変動範囲が広い自動車に搭載された電子機器に用いるのに好適である。
尚、入力電圧の上昇に対して前記トランジスタサイズの合計値をどのように設定するかについては、入力電圧の電圧変動範囲と各トランジスタのトランジスタサイズとの関係を机上検討し、必要に応じて、カット・アンド・トライで実験的に最適値を見つけて設定すればよい。
＜請求項２：第１，第６〜第８実施形態に該当（図１，図７〜図９参照）＞
請求項２では、駆動手段（２９ａ，２９ｂ，７１ａ〜７１ｃ）が複数個のスイッチング素子（１１ａ〜１１ｃ，９１ａ，９１ｂ）毎に複数個設けられている。
そして、選択手段（２５，２８，５１）は、制御信号が入力される駆動手段を、複数個の駆動手段の中から選択することにより、スイッチング動作を行わせるスイッチング素子を選択している。
従って、請求項２によれば、複数個のスイッチング素子のそれぞれに対して最適な駆動信号を生成する駆動手段を設けることにより、各スイッチング素子に最適なスイッチング動作を行わせることができる。
請求項２では、駆動手段（２９ａ，２９ｂ，７１ａ〜７１ｃ）が複数個のスイッチング素子（１１ａ〜１１ｃ，９１ａ，９１ｂ）毎に複数個設けられている。
そして、選択手段（２５，２８，５１）は、制御信号が入力される駆動手段を、複数個の駆動手段の中から選択することにより、スイッチング動作を行わせるスイッチング素子を選択している。
従って、請求項２によれば、複数個のスイッチング素子のそれぞれに対して最適な駆動信号を生成する駆動手段を設けることにより、各スイッチング素子に最適なスイッチング動作を行わせることができる。
＜請求項３：第２〜第５実施形態に該当（図１〜図６参照）＞
請求項３では、駆動手段（３１）が複数個のスイッチング素子（１１ａ〜１１ｃ）に対して１個のみ個設けられている。
そして、選択手段（２５，２８，５１）は、駆動信号が入力されるスイッチング素子を、複数個のスイッチング素子の中から選択することにより、スイッチング動作を行わせるスイッチング素子を選択している。
従って、請求項３によれば、１個の駆動手段のみを設ければよいため、複数個のスイッチング素子毎に駆動手段を複数個設ける場合に比べ、駆動制御手段（１２）の構成が簡単になることから低コスト化を図ることができる。
請求項３では、駆動手段（３１）が複数個のスイッチング素子（１１ａ〜１１ｃ）に対して１個のみ個設けられている。
そして、選択手段（２５，２８，５１）は、駆動信号が入力されるスイッチング素子を、複数個のスイッチング素子の中から選択することにより、スイッチング動作を行わせるスイッチング素子を選択している。
従って、請求項３によれば、１個の駆動手段のみを設ければよいため、複数個のスイッチング素子毎に駆動手段を複数個設ける場合に比べ、駆動制御手段（１２）の構成が簡単になることから低コスト化を図ることができる。
＜請求項４：第９実施形態の具体例２に該当（図１０（Ｂ）参照）＞
請求項４では、入力電圧（ＶＢ）が入力される半導体領域（１１２）を複数個のスイッチング素子（１１ａ，１１ｂ）で共通にしている。
従って、請求項４によれば、半導体チップ（１００）の表面上における各スイッチング素子の占有面積を小さくすることが可能になるため、半導体チップを小型化して低コスト化を図ることができる。
請求項４では、入力電圧（ＶＢ）が入力される半導体領域（１１２）を複数個のスイッチング素子（１１ａ，１１ｂ）で共通にしている。
従って、請求項４によれば、半導体チップ（１００）の表面上における各スイッチング素子の占有面積を小さくすることが可能になるため、半導体チップを小型化して低コスト化を図ることができる。
＜用語の説明＞
上術した［課題を解決するための手段］［発明の効果］に記載した（ ）内の符号等は、上述した［背景技術］と後述する［発明を実施するための最良の形態］に記載した構成部材・構成要素の符号等に対応したものである。
そして、［課題を解決するための手段］［発明の効果］に記載した構成部材・構成要素と、［発明を実施するための最良の形態］に記載した構成部材・構成要素との対応関係は以下のようになっている。
上術した［課題を解決するための手段］［発明の効果］に記載した（ ）内の符号等は、上述した［背景技術］と後述する［発明を実施するための最良の形態］に記載した構成部材・構成要素の符号等に対応したものである。
そして、［課題を解決するための手段］［発明の効果］に記載した構成部材・構成要素と、［発明を実施するための最良の形態］に記載した構成部材・構成要素との対応関係は以下のようになっている。
「スイッチング素子」は、トランジスタ１１ａ〜１１ｃ，９１ａ，９１ｂに該当する。
「駆動制御手段」は、駆動制御回路１２に該当する。
「選択手段」は、電圧モニタ回路２５，５１およびスイッチ回路２８に該当する。
「制御手段」は、基準電圧生成回路２１、誤差アンプ２２、発振回路２３，ＰＷＭコンパレータ２４、抵抗Ｒ１，Ｒ２，Ｒ７に該当する。
請求項２の「駆動手段」は、ドライバ２９ａ，２９ｂ，７１ａ〜７１ｃに該当する。
請求項３の「駆動手段」は、ドライバ３１に該当する。
「駆動制御手段」は、駆動制御回路１２に該当する。
「選択手段」は、電圧モニタ回路２５，５１およびスイッチ回路２８に該当する。
「制御手段」は、基準電圧生成回路２１、誤差アンプ２２、発振回路２３，ＰＷＭコンパレータ２４、抵抗Ｒ１，Ｒ２，Ｒ７に該当する。
請求項２の「駆動手段」は、ドライバ２９ａ，２９ｂ，７１ａ〜７１ｃに該当する。
請求項３の「駆動手段」は、ドライバ３１に該当する。
以下、本発明を具体化した各実施形態について図面を参照しながら説明する。尚、各実施形態において、同一の構成部材および構成要素については符号を等しくすると共に、同一内容の箇所については重複説明を省略してある。
＜第１実施形態＞
図１は、第１実施形態のスイッチングレギュレータ１０の要部構成を示す回路図である。
ダイオード整流方式の降圧型チョッパ回路を用いたスイッチングレギュレータ１０は、ＰチャネルＭＯＳトランジスタ１１ａ，１１ｂ、駆動制御回路１２、直流電源１３、平滑フィルタ部１４、負荷１５、整流部１６などから構成され、直流電源１３から入力された入力電圧（電源電圧）ＶＢを所定電圧値に降圧して負荷１５に供給する。
図１は、第１実施形態のスイッチングレギュレータ１０の要部構成を示す回路図である。
ダイオード整流方式の降圧型チョッパ回路を用いたスイッチングレギュレータ１０は、ＰチャネルＭＯＳトランジスタ１１ａ，１１ｂ、駆動制御回路１２、直流電源１３、平滑フィルタ部１４、負荷１５、整流部１６などから構成され、直流電源１３から入力された入力電圧（電源電圧）ＶＢを所定電圧値に降圧して負荷１５に供給する。
尚、各トランジスタ１１ａ，１１ｂおよび駆動制御回路１２は、１個の半導体チップ（ワンチップ）上に集積化されたモノリシックＩＣ（Integrated Circuit）によって構成されているため、スイッチングレギュレータ１０を小型化できると共に低コストに提供できる。
駆動制御回路１２は、基準電圧発生回路２１、誤差アンプ２２、発振回路２３、ＰＷＭコンパレータ（ＰＷＭ制御回路）２４、電圧モニタ回路２５、比較アンプ２６、インバータ２７、スイッチ回路２８（スイッチ２８ａ，２８ｂ）、ドライバ２９ａ，２９ｂ、抵抗Ｒ１〜Ｒ４，Ｒ７などから構成されている。
ハイサイド素子である各トランジスタ１１ａ，１１ｂは並列接続され、各トランジスタ１１ａ，１１ｂのソースは直流電源１３のプラス側に接続されて入力電圧ＶＢが印加され、各トランジスタ１１ａ，１１ｂのドレインは平滑フィルタ部１４を介して負荷１５に接続されている。
各トランジスタ１１ａ，１１ｂはそれぞれ、ゲートに入力された駆動信号に応じてスイッチング動作を行い、そのスイッチング動作によって入力電圧ＶＢの出力制御を実行する。
直流電源１３のマイナス側は接地されている。
各トランジスタ１１ａ，１１ｂはそれぞれ、ゲートに入力された駆動信号に応じてスイッチング動作を行い、そのスイッチング動作によって入力電圧ＶＢの出力制御を実行する。
直流電源１３のマイナス側は接地されている。
平滑フィルタ部１４は、インダクタＬおよび平滑コンデンサＣから構成されている。整流部１６は、還流ダイオード（フライホイールダイオード）Ｄから構成されている。
還流ダイオードＤのカソードは各トランジスタ１１ａ，１１ｂのドレインに接続され、還流ダイオードＤのアノードは接地されている。
インダクタＬは、各トランジスタ１１ａ，１１ｂのドレインと負荷１５との間に接続されている。
平滑コンデンサＣは負荷１５と並列に接続され、平滑コンデンサＣおよび負荷１５の一端は接地されている。
還流ダイオードＤのカソードは各トランジスタ１１ａ，１１ｂのドレインに接続され、還流ダイオードＤのアノードは接地されている。
インダクタＬは、各トランジスタ１１ａ，１１ｂのドレインと負荷１５との間に接続されている。
平滑コンデンサＣは負荷１５と並列に接続され、平滑コンデンサＣおよび負荷１５の一端は接地されている。
基準電圧発生回路２１は所定電圧値の基準電圧を生成して出力する。
各抵抗Ｒ１，Ｒ２，Ｒ７および誤差アンプ２２から構成される加算器は、負荷１５に印加されるスイッチングレギュレータ１０の出力電圧Ｖoutと、出力電圧狙い値との誤差を増幅して出力する。
発振回路２３は、所定周波数の三角波信号を生成して出力する。
ＰＷＭ（Pulse Width Modulation）コンパレータ２４は、誤差アンプ２２の出力信号と発振回路２３の出力信号とを比較し、その比較結果に応じて、各トランジスタ１１ａ，１１ｂのスイッチング動作に適切なデューティ（Duty）比でハイレベルまたはローレベルに切り替えられる制御信号を生成して出力する。
各抵抗Ｒ１，Ｒ２，Ｒ７および誤差アンプ２２から構成される加算器は、負荷１５に印加されるスイッチングレギュレータ１０の出力電圧Ｖoutと、出力電圧狙い値との誤差を増幅して出力する。
発振回路２３は、所定周波数の三角波信号を生成して出力する。
ＰＷＭ（Pulse Width Modulation）コンパレータ２４は、誤差アンプ２２の出力信号と発振回路２３の出力信号とを比較し、その比較結果に応じて、各トランジスタ１１ａ，１１ｂのスイッチング動作に適切なデューティ（Duty）比でハイレベルまたはローレベルに切り替えられる制御信号を生成して出力する。
電圧モニタ回路２５は、各抵抗Ｒ３，Ｒ４、比較アンプ２６、インバータ２７から構成されている。
直流電源１３から入力された入力電圧ＶＢは、直列接続された各抵抗Ｒ３，Ｒ４によって分圧される。
比較アンプ２６は、各抵抗Ｒ３，Ｒ４の分圧電圧から基準電圧発生回路２１が生成した基準電圧を差し引いた差分を増幅して出力する。
インバータ２７は、比較アンプ２６の出力信号の論理レベルを反転させて出力する。
直流電源１３から入力された入力電圧ＶＢは、直列接続された各抵抗Ｒ３，Ｒ４によって分圧される。
比較アンプ２６は、各抵抗Ｒ３，Ｒ４の分圧電圧から基準電圧発生回路２１が生成した基準電圧を差し引いた差分を増幅して出力する。
インバータ２７は、比較アンプ２６の出力信号の論理レベルを反転させて出力する。
スイッチ回路２８は、各スイッチ２８ａ，２８ｂから構成されている。
スイッチ２８ａはインバータ２７の出力信号によってオン・オフ動作が切替制御され、スイッチ２８ａがオン動作しているときには、ＰＷＭコンパレータ２４の制御信号がスイッチ２８ａを介してドライバ２９ａへ出力される。
スイッチ２８ｂは比較アンプ２６の出力信号によってオン・オフ動作が切替制御され、スイッチ２８ｂがオン動作しているときには、ＰＷＭコンパレータ２４の制御信号がスイッチ２８ｂを介してドライバ２９ｂへ出力される。
尚、各スイッチ２８ａ，２８ｂは、一方がオン動作しているとき他方はオフ動作するというように互いに相補的に動作し、両方が同時に同じ動作をすることはない。
スイッチ２８ａはインバータ２７の出力信号によってオン・オフ動作が切替制御され、スイッチ２８ａがオン動作しているときには、ＰＷＭコンパレータ２４の制御信号がスイッチ２８ａを介してドライバ２９ａへ出力される。
スイッチ２８ｂは比較アンプ２６の出力信号によってオン・オフ動作が切替制御され、スイッチ２８ｂがオン動作しているときには、ＰＷＭコンパレータ２４の制御信号がスイッチ２８ｂを介してドライバ２９ｂへ出力される。
尚、各スイッチ２８ａ，２８ｂは、一方がオン動作しているとき他方はオフ動作するというように互いに相補的に動作し、両方が同時に同じ動作をすることはない。
ドライバ２９ａは、ＰＷＭコンパレータ２４の制御信号に従い、トランジスタ１１ａを駆動するための駆動信号を生成し、その駆動信号をトランジスタ１１ａのゲートに印加する。
ドライバ２９ｂは、ＰＷＭコンパレータ２４の制御信号に従い、トランジスタ１１ｂを駆動するための駆動信号を生成し、その駆動信号をトランジスタ１１ｂのゲートに印加する。
そして、各トランジスタ１１ａ，１１ｂのオン・オフ動作は、各ドライバ２９ａ，２９ａの駆動信号（ＰＷＭコンパレータ２４の制御信号）に従って切り替えられる。
ドライバ２９ｂは、ＰＷＭコンパレータ２４の制御信号に従い、トランジスタ１１ｂを駆動するための駆動信号を生成し、その駆動信号をトランジスタ１１ｂのゲートに印加する。
そして、各トランジスタ１１ａ，１１ｂのオン・オフ動作は、各ドライバ２９ａ，２９ａの駆動信号（ＰＷＭコンパレータ２４の制御信号）に従って切り替えられる。
各トランジスタ１１ａ，１１ｂのいずれかのオン時には、直流電源１３からオン動作しているトランジスタ１１ａ，１１ｂを介してインダクタＬへ電流が供給され、両トランジスタ１１ａ，１１ｂのオフ時には直流電源１３からインダクタＬへの電流供給が停止される。
還流ダイオードＤは、両トランジスタ１１ａ，１１ｂのオフ時にインダクタＬへ電流を供給する。
平滑コンデンサＣは、インダクタＬに流された電流を蓄積し、その電流の脈動によってスイッチングレギュレータ１０の出力電圧に生じるリップルを吸収して低減する。
還流ダイオードＤは、両トランジスタ１１ａ，１１ｂのオフ時にインダクタＬへ電流を供給する。
平滑コンデンサＣは、インダクタＬに流された電流を蓄積し、その電流の脈動によってスイッチングレギュレータ１０の出力電圧に生じるリップルを吸収して低減する。
このように、スイッチングレギュレータ１０では、負荷１５に供給される出力電圧に基づいて各トランジスタ１１ａ，１１ｂのオン・オフ動作を繰り返させることにより、直流電源１３から入力された入力電圧ＶＢを降圧した一定電圧である出力電圧を生成し、その出力電圧を負荷１５へ出力する。
尚、ダイオード整流方式の降圧型チョッパ回路を用いたスイッチングレギュレータの動作は周知であるため詳細な説明を省略する。
尚、ダイオード整流方式の降圧型チョッパ回路を用いたスイッチングレギュレータの動作は周知であるため詳細な説明を省略する。
ここで、トランジスタ１１ａは、トランジスタ１１ｂに比べてトランジスタサイズが大きく設定されている。
そして、電圧モニタ回路２５は、両トランジスタ１１ａ，１１ｂが同時に駆動されないように、各トランジスタ１１ａ，１１ｂの駆動を切替制御している。
すなわち、電圧モニタ回路２５は、直流電源１３から入力された入力電圧ＶＢが設定電圧Ｖｔ以上の場合には、スイッチ回路２８のスイッチ２８ｂをオン動作させると共にスイッチ２８ａをオフ動作させ、ＰＷＭコンパレータ２４の制御信号をドライバ２９ｂのみに入力させることにより、トランジスタ１１ｂのみを駆動させる。
また、電圧モニタ回路２５は、入力電圧ＶＢが設定電圧Ｖｔ未満の場合には、スイッチ回路２８のスイッチ２８ａをオン動作させると共にスイッチ２８ｂをオフ動作させ、ＰＷＭコンパレータ２４の制御信号をドライバ２９ａのみに入力させることにより、トランジスタ１１ａのみを駆動させる。
すなわち、電圧モニタ回路２５は、直流電源１３から入力された入力電圧ＶＢが設定電圧Ｖｔ以上の場合には、スイッチ回路２８のスイッチ２８ｂをオン動作させると共にスイッチ２８ａをオフ動作させ、ＰＷＭコンパレータ２４の制御信号をドライバ２９ｂのみに入力させることにより、トランジスタ１１ｂのみを駆動させる。
また、電圧モニタ回路２５は、入力電圧ＶＢが設定電圧Ｖｔ未満の場合には、スイッチ回路２８のスイッチ２８ａをオン動作させると共にスイッチ２８ｂをオフ動作させ、ＰＷＭコンパレータ２４の制御信号をドライバ２９ａのみに入力させることにより、トランジスタ１１ａのみを駆動させる。
［第１実施形態の作用・効果］
各トランジスタ１１ａ，１１ｂの損失ＰＱはそれぞれ、数式１によって表される。
各トランジスタ１１ａ，１１ｂの損失ＰＱはそれぞれ、数式１によって表される。
ＰＱ≒ＶＢ×Ｉｄ×Ｔｆ×ｆ／２＋Ｒon×Ｉｄ２×Ｄ＋Ｖgs×Ｑｇ×ｆ ………（数式１）
数式１において、第一項（ＶＢ×Ｉｄ×Ｔｆ×ｆ／２）がトランジスタ１１ａ，１１ｂのスイッチング損失を表す簡略式であり、第二項（Ｒon×Ｉｄ２×Ｄ）がトランジスタ１１ａ，１１ｂのオン損失を表す簡略式であり、第三項（Ｖgs×Ｑｇ×ｆ）がトランジスタ１１ａ，１１ｂのドライブ損失を表す簡略式である。
ここで、「ＶＢ」は直流電源１３から入力された入力電圧、「Ｉｄ」はスイッチングレギュレータ１０から負荷１５に供給される出力電流の平均値、「Ｔｆ」はトランジスタ１１ａ，１１ｂがオフ動作からオン動作に切り替わるのに要するスイッチング時間（ゲート・ソース間電圧がハイレベルからローレベルに下降するのに要する下降時間）、「ｆ」はトランジスタ１１ａ，１１ｂのスイッチング周波数、「Ｒon」はトランジスタ１１ａ，１１ｂのオン抵抗、「Ｄ」はスイッチングの１周期当りにトランジスタ１１ａ，１１ｂがオン動作している割合（オンデューティ）、「Ｖgs」はトランジスタ１１ａ，１１ｂをオン動作させるのに要するゲート・ソース間電圧（駆動電圧）、「Ｑｇ」は「Ｖgs」になるまでにトランジスタ１１ａ，１１ｂのゲートに蓄積されるトータルの電荷量（トータルゲートチャージ量）である。
そして、下降時間Ｔｆは数式２によって表される。
Ｔｆ＝（Ｒｓ＋ｒｇ）×｛Ｑgd／（ＶＧＳ（ＯＮ）−Ｖth）｝×ｌｏｇ（ＶＧＳ（ＯＮ）／Ｖth） ………（数式２）
ここで、「Ｒｓ」はトランジスタ１１ａ，１１ｂの駆動信号源抵抗、「ｒｇ」はトランジスタ１１ａ，１１ｂのゲート内部抵抗、「ＶＧＳ（ＯＮ）」はトランジスタ１１ａ，１１ｂのゲート・ソース間電圧がハイレベルからローレベルに下降する際に一旦平坦になってから再度低下するときの変化点の電圧、「Ｖth」はトランジスタ１１ａ，１１ｂのしきい値電圧、「Ｑgd」はトランジスタ１１ａ，１１ｂのゲート・ドレイン間の寄生容量に蓄積される電荷量（ゲート・ドレインチャージ量）である。
また、入力電圧ＶＢが上昇しても、駆動電圧Ｖgsがトランジスタ１１ａ，１１ｂのゲート・ソース間耐圧を超えないように一定に制御される。
そのため、入力電圧ＶＢが上昇してもトランジスタ１１ａ，１１ｂのドライブ損失は変わらないが、トランジスタ１１ａ，１１ｂのスイッチング損失は入力電圧ＶＢに比例して大きくなってしまう。
そのため、入力電圧ＶＢが上昇してもトランジスタ１１ａ，１１ｂのドライブ損失は変わらないが、トランジスタ１１ａ，１１ｂのスイッチング損失は入力電圧ＶＢに比例して大きくなってしまう。
また、スイッチングレギュレータ１０の出力電圧Ｖoutは数式３によって表され、数式３は数式４のように変形できる。
数式４より、オンデューティＤは入力電圧ＶＢに反比例し、トランジスタ１１ａ，１１ｂのオン損失（Ｒon×Ｉｄ２×Ｄ）も、オン抵抗Ｒonおよび出力電流平均値Ｉｄが一定であるとすると、入力電圧ＶＢに反比例する。
数式４より、オンデューティＤは入力電圧ＶＢに反比例し、トランジスタ１１ａ，１１ｂのオン損失（Ｒon×Ｉｄ２×Ｄ）も、オン抵抗Ｒonおよび出力電流平均値Ｉｄが一定であるとすると、入力電圧ＶＢに反比例する。
Ｖout＝Ｄ×ＶＢ ………（数式３）
Ｄ＝Ｖout／ＶＢ ………（数式４）
ここで、トランジスタ１１ａ，１１ｂのトランジスタサイズを大きくした場合を考えると、トータルゲートチャージ量Ｑｇおよびゲート・ドレインチャージ量Ｑgdは大きくなるのに対して、オン抵抗Ｒonは小さくなる。
つまり、数式１および数式２より、トランジスタサイズが大きくなると、スイッチング損失およびドライブ損失は大きくなり、オン損失は小さくなる。
換言すると、スイッチング損失およびドライブ損失はトランジスタサイズに比例し、オン損失はトランジスタサイズに反比例する。
つまり、数式１および数式２より、トランジスタサイズが大きくなると、スイッチング損失およびドライブ損失は大きくなり、オン損失は小さくなる。
換言すると、スイッチング損失およびドライブ損失はトランジスタサイズに比例し、オン損失はトランジスタサイズに反比例する。
図２（Ａ）は、トランジスタ１１ａ，１１ｂにおける入力電圧ＶＢとスイッチング損失Ｐsw，オン損失Ｐon，ドライブ損失Ｐdrとの関係を示す机上検討結果のグラフである。
図２（Ｂ）は、トランジスタ１１ａ，１１ｂにおける入力電圧ＶＢと各損失Ｐsw，Ｐon，Ｐdrを合わせたトータル損失Ｐsw＋Ｐon＋Ｐdrとの関係を示す机上検討結果のグラフである。
尚、図２では、トランジスタ１１ａ，１１ｂのトランジスタサイズを３段階（０．２mm２、０．４mm２、０．８mm２）に変化させた場合を示している。
図２（Ｂ）は、トランジスタ１１ａ，１１ｂにおける入力電圧ＶＢと各損失Ｐsw，Ｐon，Ｐdrを合わせたトータル損失Ｐsw＋Ｐon＋Ｐdrとの関係を示す机上検討結果のグラフである。
尚、図２では、トランジスタ１１ａ，１１ｂのトランジスタサイズを３段階（０．２mm２、０．４mm２、０．８mm２）に変化させた場合を示している。
スイッチング損失Ｐswは、トランジスタサイズに比例すると共に、直流電源１３から入力された入力電圧ＶＢに比例する。
オン損失Ｐonは、トランジスタサイズに反比例すると共に、入力電圧ＶＢに反比例する。
ドライブ損失Ｐdrは、トランジスタサイズに比例すると共に、駆動電圧に反比例するが、その差はほとんど無い。
オン損失Ｐonは、トランジスタサイズに反比例すると共に、入力電圧ＶＢに反比例する。
ドライブ損失Ｐdrは、トランジスタサイズに比例すると共に、駆動電圧に反比例するが、その差はほとんど無い。
そのため、トランジスタサイズが０．２mm２の場合には、入力電圧ＶＢが高くなるほどトータル損失が小さくなるものの、入力電圧ＶＢが低くなるとオン損失Ｐonの増大分だけトータル損失も大きくなり、入力電圧ＶＢが２３Ｖ以下の領域ではトランジスタサイズが０．４mm２の場合に比べてトータル損失が大きくなっており、入力電圧ＶＢが１５Ｖ以下の領域ではトランジスタサイズが０．８mm２の場合に比べてトータル損失が大きくなっている。
また、トランジスタサイズが０．８mm２の場合には、入力電圧ＶＢが高くなるほどトータル損失が大きくなるものの、入力電圧ＶＢが１５Ｖ以下の領域ではトランジスタサイズが０．２mm２の場合に比べてトータル損失が小さくなっており、入力電圧ＶＢが１０Ｖ以下の領域ではトランジスタサイズが０．４mm２の場合に比べてトータル損失が小さくなっている。
そして、トランジスタサイズが０．４mm２の場合には、入力電圧ＶＢが１０〜２３Ｖの領域ではトランジスタサイズが０．２mm２および０．８mm２の場合に比べてトータル損失が小さくなっている。
第１実施形態において、トランジスタ１１ａは、トランジスタ１１ｂに比べてトランジスタサイズが大きく設定されている。
そして、電圧モニタ回路２５およびスイッチ回路２８は、直流電源１３から入力された入力電圧ＶＢが設定電圧Ｖｔ以上の場合にはトランジスタ１１ｂのみを駆動させ、入力電圧ＶＢが設定電圧Ｖｔ未満の場合にはトランジスタ１１ａのみを駆動させ、両トランジスタ１１ａ，１１ｂが同時に駆動されないように切替制御している。
そして、電圧モニタ回路２５およびスイッチ回路２８は、直流電源１３から入力された入力電圧ＶＢが設定電圧Ｖｔ以上の場合にはトランジスタ１１ｂのみを駆動させ、入力電圧ＶＢが設定電圧Ｖｔ未満の場合にはトランジスタ１１ａのみを駆動させ、両トランジスタ１１ａ，１１ｂが同時に駆動されないように切替制御している。
そのため、第１実施形態において、入力電圧ＶＢの電圧変動範囲が５〜３５Ｖの場合には、例えば、トランジスタ１１ａのトランジスタサイズを０．８mm２に設定すると共に、トランジスタ１１ｂのトランジスタサイズを０．２mm２に設定し、設定電圧Ｖｔを１５Ｖに設定して各トランジスタ１１ａ，１１ｂを切替制御することにより、電圧変動範囲の全領域でスイッチングレギュレータ１０の損失を低減可能になる。
また、第１実施形態において、入力電圧ＶＢの電圧変動範囲が１０〜３５Ｖの場合には、例えば、トランジスタ１１ａのトランジスタサイズを０．４mm２に設定すると共に、トランジスタ１１ｂのトランジスタサイズを０．２mm２に設定し、設定電圧Ｖｔを２３Ｖに設定して各トランジスタ１１ａ，１１ｂを切替制御することにより、電圧変動範囲の全領域でスイッチングレギュレータ１０の損失を低減可能になる。
以上詳述したように、第１実施形態によれば、直流電源１３から入力された入力電圧ＶＢの電圧変動範囲に応じて、各トランジスタ１１ａ，１１ｂのトランジスタサイズを適宜設定すると共に、各トランジスタ１１ａ，１１ｂの駆動を切替制御するための設定電圧Ｖｔを適宜設定することにより、入力電圧ＶＢの電圧変動範囲が広い場合でもスイッチングレギュレータ１０の損失を低減することができる。
そのため、第１実施形態のスイッチングレギュレータ１０は、入力電圧ＶＢの電圧変動範囲が広い自動車に搭載された電子機器に用いるのに好適である。
そのため、第１実施形態のスイッチングレギュレータ１０は、入力電圧ＶＢの電圧変動範囲が広い自動車に搭載された電子機器に用いるのに好適である。
尚、設定電圧Ｖｔは、各抵抗Ｒ３，Ｒ４の抵抗値比および基準電圧発生回路２１が生成した基準電圧を適宜設定することにより、所望の電圧値に設定できる。
そして、設定電圧Ｖｔの具体値は、入力電圧ＶＢの電圧変動範囲と各トランジスタ１１ａ，１１ｂのトランジスタサイズとの関係を机上検討し、必要に応じて、カット・アンド・トライで実験的に最適値を見つけて設定すればよい。
そして、設定電圧Ｖｔの具体値は、入力電圧ＶＢの電圧変動範囲と各トランジスタ１１ａ，１１ｂのトランジスタサイズとの関係を机上検討し、必要に応じて、カット・アンド・トライで実験的に最適値を見つけて設定すればよい。
また、第１実施形態では、各トランジスタ１１ａ，１１ｂ毎に専用のドライバ２９ａ，２９ｂが設けられている。
そのため、各トランジスタ１１ａ，１１ｂに対して最適な駆動信号を生成するドライバ２９ａ，２９ｂを設けることにより、各トランジスタ１１ａ，１１ｂに最適なスイッチング動作を行わせることができる。
そのため、各トランジスタ１１ａ，１１ｂに対して最適な駆動信号を生成するドライバ２９ａ，２９ｂを設けることにより、各トランジスタ１１ａ，１１ｂに最適なスイッチング動作を行わせることができる。
ちなみに、第１実施形態の電圧モニタ回路２５およびスイッチ回路２８は、駆動制御回路１２によって駆動制御されるトランジスタを、２個のトランジスタ１１ａ，１１ｂの中から選択し、その選択したトランジスタのみにスイッチング動作を行わせているといえる。
そして、各回路２５，２８は、入力電圧ＶＢが高くなるほど、スイッチング動作を行わせるトランジスタ１１ａ，１１ｂのトランジスタサイズの合計値が小さくなるように、２個のトランジスタ１１ａ，１１ｂのいずれか１個を選択しているといえる。
また、各回路２５，２８は、ＰＷＭコンパレータ２４が生成した制御信号が入力されるドライバを、２個のドライバ２９ａ，２９ｂの中から選択することにより、スイッチング動作を行わせるトランジスタ１１ａ，１１ｂを選択しているといえる。
そして、各回路２５，２８は、入力電圧ＶＢが高くなるほど、スイッチング動作を行わせるトランジスタ１１ａ，１１ｂのトランジスタサイズの合計値が小さくなるように、２個のトランジスタ１１ａ，１１ｂのいずれか１個を選択しているといえる。
また、各回路２５，２８は、ＰＷＭコンパレータ２４が生成した制御信号が入力されるドライバを、２個のドライバ２９ａ，２９ｂの中から選択することにより、スイッチング動作を行わせるトランジスタ１１ａ，１１ｂを選択しているといえる。
＜第２実施形態＞
図３は、第２実施形態のスイッチングレギュレータ３０の要部構成を示す回路図である。
第２実施形態のスイッチングレギュレータ３０において、第１実施形態のスイッチングレギュレータ１０と異なるのは、駆動制御回路１２の構成だけである。そして、第２実施形態の駆動制御回路１２において、第１実施形態の駆動制御回路１２と異なるのは、以下の点だけである。
図３は、第２実施形態のスイッチングレギュレータ３０の要部構成を示す回路図である。
第２実施形態のスイッチングレギュレータ３０において、第１実施形態のスイッチングレギュレータ１０と異なるのは、駆動制御回路１２の構成だけである。そして、第２実施形態の駆動制御回路１２において、第１実施形態の駆動制御回路１２と異なるのは、以下の点だけである。
［２−１］第１実施形態では２個のドライバ２９ａ，２９ｂを用いているが、第２実施形態では１個のドライバ３１のみを用いている。
ドライバ３１は、ＰＷＭコンパレータ２４の制御信号に従い、各トランジスタ１１ａ，１１ｂを駆動するための駆動信号を生成し、その駆動信号をスイッチ回路２８を介して各トランジスタ１１ａ，１１ｂのゲートに印加する。
ドライバ３１は、ＰＷＭコンパレータ２４の制御信号に従い、各トランジスタ１１ａ，１１ｂを駆動するための駆動信号を生成し、その駆動信号をスイッチ回路２８を介して各トランジスタ１１ａ，１１ｂのゲートに印加する。
［２−２］スイッチ回路２８のスイッチ２８ａは電圧モニタ回路２５によってオン・オフ動作が切替制御され、スイッチ２８ａがオン動作しているときには、ドライバ３１の駆動信号がスイッチ２８ａを介してトランジスタ１１ａのゲートに印加される。
尚、スイッチ２８ａがオフ動作しているときには、トランジスタ１１ａがオフする信号がスイッチ２８ａを介してトランジスタ１１ａのゲートに印加される。
スイッチ回路２８のスイッチ２８ｂは電圧モニタ回路２５によってオン・オフ動作が切替制御され、スイッチ２８ｂがオン動作しているときには、ドライバ３１の駆動信号がスイッチ２８ｂを介してトランジスタ１１ｂのゲートに印加される。
尚、スイッチ２８ｂがオフ動作しているときには、トランジスタ１１ｂがオフする信号がスイッチ２８ｂを介してトランジスタ１１ｂのゲートに印加される。
尚、スイッチ２８ａがオフ動作しているときには、トランジスタ１１ａがオフする信号がスイッチ２８ａを介してトランジスタ１１ａのゲートに印加される。
スイッチ回路２８のスイッチ２８ｂは電圧モニタ回路２５によってオン・オフ動作が切替制御され、スイッチ２８ｂがオン動作しているときには、ドライバ３１の駆動信号がスイッチ２８ｂを介してトランジスタ１１ｂのゲートに印加される。
尚、スイッチ２８ｂがオフ動作しているときには、トランジスタ１１ｂがオフする信号がスイッチ２８ｂを介してトランジスタ１１ｂのゲートに印加される。
従って、第２実施形態において、直流電源１３から入力された入力電圧ＶＢが設定電圧Ｖｔ以上の場合には、スイッチ回路２８のスイッチ２８ｂがオン動作すると共にスイッチ２８ａがオフ動作し、ドライバ３１の駆動信号がトランジスタ１１ｂのゲートのみに印加されるため、トランジスタ１１ｂのみが駆動される。
また、入力電圧ＶＢが設定電圧Ｖｔ未満の場合には、スイッチ回路２８のスイッチ２８ａがオン動作すると共にスイッチ２８ｂがオフ動作し、ドライバ３１の駆動信号がトランジスタ１１ａのゲートのみに印加されるため、トランジスタ１１ａのみが駆動される。
その結果、第２実施形態によれば、第１実施形態と同様の作用・効果が得られる。
また、入力電圧ＶＢが設定電圧Ｖｔ未満の場合には、スイッチ回路２８のスイッチ２８ａがオン動作すると共にスイッチ２８ｂがオフ動作し、ドライバ３１の駆動信号がトランジスタ１１ａのゲートのみに印加されるため、トランジスタ１１ａのみが駆動される。
その結果、第２実施形態によれば、第１実施形態と同様の作用・効果が得られる。
そして、第２実施形態では、１個のドライバ３１のみを用いるため、２個のドライバ２９ａ，２９ｂを用いる第１実施形態に比べ、駆動制御回路１２の構成が簡単になることから低コスト化を図ることができる。
ちなみに、第２実施形態の電圧モニタ回路２５およびスイッチ回路２８は、ドライバ３１が生成した駆動信号が入力されるトランジスタを、２個のトランジスタ１１ａ，１１ｂの中から選択することにより、スイッチング動作を行わせるトランジスタを選択しているといえる。
＜第３実施形態＞
図４は、第３実施形態のスイッチングレギュレータ４０の要部構成を示す回路図である。
第３実施形態のスイッチングレギュレータ４０において、第２実施形態のスイッチングレギュレータ３０と異なるのは、駆動制御回路１２の構成だけである。そして、第３実施形態の駆動制御回路１２において、第２実施形態の駆動制御回路１２と異なるのは、以下の点だけである。
図４は、第３実施形態のスイッチングレギュレータ４０の要部構成を示す回路図である。
第３実施形態のスイッチングレギュレータ４０において、第２実施形態のスイッチングレギュレータ３０と異なるのは、駆動制御回路１２の構成だけである。そして、第３実施形態の駆動制御回路１２において、第２実施形態の駆動制御回路１２と異なるのは、以下の点だけである。
［３−１］第３実施形態では、第２実施形態と同じく１個のドライバ３１のみを用いている。
第３実施形態のドライバ３１は、ＰＷＭコンパレータ２４の制御信号に従い、各トランジスタ１１ａ，１１ｂを駆動するための駆動信号を生成するが、その駆動信号をスイッチ回路２８を介してトランジスタ１１ａのゲートに印加すると共に、その駆動信号をトランジスタ１１ｂのゲートに直接印加している。
第３実施形態のドライバ３１は、ＰＷＭコンパレータ２４の制御信号に従い、各トランジスタ１１ａ，１１ｂを駆動するための駆動信号を生成するが、その駆動信号をスイッチ回路２８を介してトランジスタ１１ａのゲートに印加すると共に、その駆動信号をトランジスタ１１ｂのゲートに直接印加している。
［３−２］第２実施形態のスイッチ回路２８は２個のスイッチ２８ａ，２８ｂから構成されているが、第３実施形態のスイッチ回路２８は１個のスイッチ２８ａのみから構成されている。
スイッチ２８ａは電圧モニタ回路２５によってオン・オフ動作が切替制御され、スイッチ２８ａがオン動作しているときには、ドライバ３１の駆動信号がスイッチ２８ａを介してトランジスタ１１ａのゲートに印加される。
尚、スイッチ２８ａがオフ動作しているときには、トランジスタ１１ａがオフする信号がトランジスタ１１ａのゲートに印加される。
スイッチ２８ａは電圧モニタ回路２５によってオン・オフ動作が切替制御され、スイッチ２８ａがオン動作しているときには、ドライバ３１の駆動信号がスイッチ２８ａを介してトランジスタ１１ａのゲートに印加される。
尚、スイッチ２８ａがオフ動作しているときには、トランジスタ１１ａがオフする信号がトランジスタ１１ａのゲートに印加される。
従って、第３実施形態において、直流電源１３から入力された入力電圧ＶＢが設定電圧Ｖｔ以上の場合には、スイッチ回路２８のスイッチ２８ａがオフ動作し、ドライバ３１の駆動信号がトランジスタ１１ｂのゲートのみに印加されるため、トランジスタ１１ｂのみが駆動される。
また、入力電圧ＶＢが設定電圧Ｖｔ未満の場合には、スイッチ回路２８のスイッチ２８ａがオン動作し、ドライバ３１の駆動信号が両トランジスタ１１ａ，１１ｂのゲートに印加されるため、両トランジスタ１１ａ，１１ｂが同時に駆動される。
また、入力電圧ＶＢが設定電圧Ｖｔ未満の場合には、スイッチ回路２８のスイッチ２８ａがオン動作し、ドライバ３１の駆動信号が両トランジスタ１１ａ，１１ｂのゲートに印加されるため、両トランジスタ１１ａ，１１ｂが同時に駆動される。
つまり、第３実施形態では、入力電圧ＶＢが設定電圧Ｖｔ以上の場合には、第２実施形態と同じ動作を行うため同様の作用・効果が得られる。
そして、第３実施形態では、入力電圧ＶＢが設定電圧Ｖｔ未満の場合には、両トランジスタ１１ａ，１１ｂが同時に駆動されるため、トランジスタ１１ａのみが駆動される第１実施形態および第２実施形態に比べ、トランジスタサイズが実質的に大きくなったと言えることから、損失を更に低減することができる。
そして、第３実施形態では、入力電圧ＶＢが設定電圧Ｖｔ未満の場合には、両トランジスタ１１ａ，１１ｂが同時に駆動されるため、トランジスタ１１ａのみが駆動される第１実施形態および第２実施形態に比べ、トランジスタサイズが実質的に大きくなったと言えることから、損失を更に低減することができる。
加えて、第３実施形態では、スイッチ回路２８が１個のスイッチ２８ａのみから構成されるため、スイッチ回路２８が２個のスイッチ２８ａ，２８ｂから構成される第１実施形態および第２実施形態に比べ、駆動制御回路１２の構成が簡単になることから低コスト化を図ることができる。
＜第４実施形態＞
図５は、第４実施形態のスイッチングレギュレータ５０の要部構成を示す回路図である。
第４実施形態のスイッチングレギュレータ５０において、第２実施形態のスイッチングレギュレータ３０と異なるのは、以下の点だけである。
図５は、第４実施形態のスイッチングレギュレータ５０の要部構成を示す回路図である。
第４実施形態のスイッチングレギュレータ５０において、第２実施形態のスイッチングレギュレータ３０と異なるのは、以下の点だけである。
［４−１］第２実施形態では２個のトランジスタ１１ａ，１１ｂを用いているが、第４実施形態では３個のトランジスタ１１ａ，１１ｂ，１１ｃを用いている。
トランジスタ１１ｃは、トランジスタ１１ｂに比べてトランジスタサイズが小さく設定されている。つまり、各トランジスタ１１ａ〜１１ｃのトランジスタサイズは、１１ａ＞１１ｂ＞１１ｃの順番で小さくなるように設定されている。
トランジスタ１１ｃは、トランジスタ１１ｂに比べてトランジスタサイズが小さく設定されている。つまり、各トランジスタ１１ａ〜１１ｃのトランジスタサイズは、１１ａ＞１１ｂ＞１１ｃの順番で小さくなるように設定されている。
［４−２］第４実施形態では、第２実施形態と同じく１個のドライバ３１のみを用いている。
第４実施形態のドライバ３１は、ＰＷＭコンパレータ２４の制御信号に従い、各トランジスタ１１ａ〜１１ｃを駆動するための駆動信号を生成するが、その駆動信号をスイッチ回路２８を介して各トランジスタ１１ａ，１１ｂのゲートに印加すると共に、その駆動信号をトランジスタ１１ｃのゲートに直接印加している。
第４実施形態のドライバ３１は、ＰＷＭコンパレータ２４の制御信号に従い、各トランジスタ１１ａ〜１１ｃを駆動するための駆動信号を生成するが、その駆動信号をスイッチ回路２８を介して各トランジスタ１１ａ，１１ｂのゲートに印加すると共に、その駆動信号をトランジスタ１１ｃのゲートに直接印加している。
［４−３］第２実施形態の駆動制御回路１２では１個の電圧モニタ回路２５のみを用いているが、第４実施形態の駆動制御回路１２では２個の電圧モニタ回路２５，５１を用いている。
電圧モニタ回路５１は、各抵抗Ｒ５，Ｒ６、比較アンプ５２、インバータ５３から構成されている。
直流電源１３から入力された入力電圧ＶＢは、直列接続された各抵抗Ｒ５，Ｒ６によって分圧される。
比較アンプ５２は、各抵抗Ｒ５，Ｒ６の分圧電圧から基準電圧発生回路２１が生成した基準電圧を差し引いた差分を増幅して出力する。
インバータ５３は、比較アンプ５２の出力信号の論理レベルを反転させて出力する。
電圧モニタ回路５１は、各抵抗Ｒ５，Ｒ６、比較アンプ５２、インバータ５３から構成されている。
直流電源１３から入力された入力電圧ＶＢは、直列接続された各抵抗Ｒ５，Ｒ６によって分圧される。
比較アンプ５２は、各抵抗Ｒ５，Ｒ６の分圧電圧から基準電圧発生回路２１が生成した基準電圧を差し引いた差分を増幅して出力する。
インバータ５３は、比較アンプ５２の出力信号の論理レベルを反転させて出力する。
［４−４］スイッチ回路２８のスイッチ２８ａは電圧モニタ回路２５によってオン・オフ動作が切替制御され、スイッチ２８ａがオン動作しているときには、ドライバ３１の駆動信号がスイッチ２８ａを介してトランジスタ１１ａのゲートに印加される。
スイッチ回路２８のスイッチ２８ｂは電圧モニタ回路５１によってオン・オフ動作が切替制御され、スイッチ２８ｂがオン動作しているときには、ドライバ３１の駆動信号がスイッチ２８ｂを介してトランジスタ１１ｂのゲートに印加される。
スイッチ回路２８のスイッチ２８ｂは電圧モニタ回路５１によってオン・オフ動作が切替制御され、スイッチ２８ｂがオン動作しているときには、ドライバ３１の駆動信号がスイッチ２８ｂを介してトランジスタ１１ｂのゲートに印加される。
［４−５］電圧モニタ回路２５は、直流電源１３から入力された入力電圧ＶＢが設定電圧Ｖt1未満の場合には、スイッチ回路２８のスイッチ２８ａをオン動作させ、ドライバ３１の駆動信号をトランジスタ１１ａのゲートに印加させることにより、トランジスタ１１ａを駆動させる。
また、電圧モニタ回路２５は、入力電圧ＶＢが設定電圧Ｖt1以上の場合には、スイッチ回路２８のスイッチ２８ａをオフ動作させ、トランジスタ１１ａの駆動を停止させる。
また、電圧モニタ回路２５は、入力電圧ＶＢが設定電圧Ｖt1以上の場合には、スイッチ回路２８のスイッチ２８ａをオフ動作させ、トランジスタ１１ａの駆動を停止させる。
［４−６］電圧モニタ回路５１は、入力電圧ＶＢが設定電圧Ｖt2未満の場合には、スイッチ回路２８のスイッチ２８ｂをオン動作させ、ドライバ３１の駆動信号をトランジスタ１１ｂのゲートに印加させることにより、トランジスタ１１ｂを駆動させる。
また、電圧モニタ回路５１は、入力電圧ＶＢが設定電圧Ｖt2以上の場合には、スイッチ回路２８のスイッチ２８ｂをオフ動作させ、トランジスタ１１ｂの駆動を停止させる。
ここで、設定電圧Ｖt2は設定電圧Ｖt1より高い電圧値に設定されている（Ｖt2＞Ｖt1）。
また、電圧モニタ回路５１は、入力電圧ＶＢが設定電圧Ｖt2以上の場合には、スイッチ回路２８のスイッチ２８ｂをオフ動作させ、トランジスタ１１ｂの駆動を停止させる。
ここで、設定電圧Ｖt2は設定電圧Ｖt1より高い電圧値に設定されている（Ｖt2＞Ｖt1）。
従って、第４実施形態において、入力電圧ＶＢが設定電圧Ｖt1未満の場合には（ＶＢ＜Ｖt1）、ドライバ３１の駆動信号が全トランジスタ１１ａ〜１１ｃのゲートに印加されるため、全トランジスタ１１ａ〜１１ｃが同時に駆動される。
また、入力電圧ＶＢが設定電圧Ｖt1以上で設定電圧Ｖt2未満の場合には（Ｖt1≦ＶＢ＜Ｖt2）、ドライバ３１の駆動信号が各トランジスタ１１ｂ，１１ｃのゲートに印加されるため、各トランジスタ１１ｂ，１１ｃが同時に駆動される。
そして、入力電圧ＶＢが設定電圧Ｖt2以上の場合には（Ｖt2≦ＶＢ）、ドライバ３１の駆動信号がトランジスタ１１ｃのゲートのみに印加されるため、トランジスタ１１ｃのみが駆動される。
また、入力電圧ＶＢが設定電圧Ｖt1以上で設定電圧Ｖt2未満の場合には（Ｖt1≦ＶＢ＜Ｖt2）、ドライバ３１の駆動信号が各トランジスタ１１ｂ，１１ｃのゲートに印加されるため、各トランジスタ１１ｂ，１１ｃが同時に駆動される。
そして、入力電圧ＶＢが設定電圧Ｖt2以上の場合には（Ｖt2≦ＶＢ）、ドライバ３１の駆動信号がトランジスタ１１ｃのゲートのみに印加されるため、トランジスタ１１ｃのみが駆動される。
そのため、第４実施形態において、図２に示すように、入力電圧ＶＢの電圧変動範囲が５〜３５Ｖの場合には、例えば、トランジスタ１１ａのトランジスタサイズを０．４mm２に設定し、トランジスタ１１ｂのトランジスタサイズを０．２mm２に設定し、トランジスタ１１ｃのトランジスタサイズを０．２mm２に設定すると共に、設定電圧Ｖt1を１０Ｖに設定し、設定電圧Ｖt2を２３Ｖに設定して各トランジスタ１１ａ〜１１ｃを切替制御することにより、第１〜第３実施形態に比べて、電圧変動範囲の全領域における損失を更に低減可能になる。
すなわち、第４実施形態では、入力電圧ＶＢに応じてトランジスタサイズが実質的に３段階に大きくなると言えるため、入力電圧ＶＢの電圧変動範囲が広い場合でも損失を低減可能なスイッチングレギュレータ５０を提供できる。
尚、設定電圧Ｖt1は、各抵抗Ｒ３，Ｒ４の抵抗値比および基準電圧発生回路２１が生成した基準電圧を適宜設定することにより、所望の電圧値に設定できる。
また、設定電圧Ｖt2は、各抵抗Ｒ５，Ｒ６の抵抗値比および基準電圧発生回路２１が生成した基準電圧を適宜設定することにより、所望の電圧値に設定できる。
そして、各設定電圧Ｖt1，Ｖt2の具体値は、入力電圧ＶＢの電圧変動範囲と各トランジスタ１１ａ〜１１ｃのトランジスタサイズとの関係を机上検討し、必要に応じて、カット・アンド・トライで実験的に最適値を見つけて設定すればよい。
また、設定電圧Ｖt2は、各抵抗Ｒ５，Ｒ６の抵抗値比および基準電圧発生回路２１が生成した基準電圧を適宜設定することにより、所望の電圧値に設定できる。
そして、各設定電圧Ｖt1，Ｖt2の具体値は、入力電圧ＶＢの電圧変動範囲と各トランジスタ１１ａ〜１１ｃのトランジスタサイズとの関係を机上検討し、必要に応じて、カット・アンド・トライで実験的に最適値を見つけて設定すればよい。
ちなみに、第４実施形態の電圧モニタ回路２５，５１およびスイッチ回路２８は、駆動制御回路１２によって駆動制御されるトランジスタを、２個のトランジスタ１１ａ，１１ｂの中から選択し、その選択したトランジスタにスイッチング動作を行わせると同時に、トランジスタ１１ｃにスイッチング動作を行わせているといえる。
そして、各回路２５，５１，２８は、入力電圧ＶＢが高くなるほど、スイッチング動作を行わせるトランジスタ１１ａ〜１１ｃのトランジスタサイズの合計値が小さくなるように、２個のトランジスタ１１ａ，１１ｂの中から所定のトラジスタを選択しているといえる。
また、各回路２５，５１，２８は、ドライバ３１が生成した駆動信号が入力されるトランジスタを、２個のトランジスタ１１ａ，１１ｂの中から選択することにより、スイッチング動作を行わせるトランジスタを選択しているといえる。
そして、各回路２５，５１，２８は、入力電圧ＶＢが高くなるほど、スイッチング動作を行わせるトランジスタ１１ａ〜１１ｃのトランジスタサイズの合計値が小さくなるように、２個のトランジスタ１１ａ，１１ｂの中から所定のトラジスタを選択しているといえる。
また、各回路２５，５１，２８は、ドライバ３１が生成した駆動信号が入力されるトランジスタを、２個のトランジスタ１１ａ，１１ｂの中から選択することにより、スイッチング動作を行わせるトランジスタを選択しているといえる。
＜第５実施形態＞
図６は、第５実施形態のスイッチングレギュレータ６０の要部構成を示す回路図である。
第５実施形態のスイッチングレギュレータ６０において、第４実施形態のスイッチングレギュレータ５０と異なるのは、以下の点だけである。
図６は、第５実施形態のスイッチングレギュレータ６０の要部構成を示す回路図である。
第５実施形態のスイッチングレギュレータ６０において、第４実施形態のスイッチングレギュレータ５０と異なるのは、以下の点だけである。
［５−１］第５実施形態では、第４実施形態と同じく１個のドライバ３１のみを用いている。
第５実施形態のドライバ３１は、ＰＷＭコンパレータ２４の制御信号に従い、各トランジスタ１１ａ〜１１ｃを駆動するための駆動信号を生成し、その駆動信号をスイッチ回路２８を介して各トランジスタ１１ａ〜１１ｃのゲートに印加する。
第５実施形態のドライバ３１は、ＰＷＭコンパレータ２４の制御信号に従い、各トランジスタ１１ａ〜１１ｃを駆動するための駆動信号を生成し、その駆動信号をスイッチ回路２８を介して各トランジスタ１１ａ〜１１ｃのゲートに印加する。
［５−２］第４実施形態のスイッチ回路２８は２個のスイッチ２８ａ，２８ｂから構成されているが、第５実施形態のスイッチ回路２８は３個のスイッチ２８ａ，２８ｂ，２８ｃから構成されている。
スイッチ２８ａは電圧モニタ回路２５のインバータ２７の出力信号によってオン・オフ動作が切替制御され、スイッチ２８ａがオン動作しているときには、ドライバ３１の駆動信号がスイッチ２８ａを介してトランジスタ１１ａのゲートに印加される。
スイッチ２８ｂは電圧モニタ回路５１のインバータ５３の出力信号によってオン・オフ動作が切替制御され、スイッチ２８ｂがオン動作しているときには、ドライバ３１の駆動信号がスイッチ２８ｂを介してトランジスタ１１ｂのゲートに印加される。
スイッチ２８ｃは電圧モニタ回路５１の比較アンプ５２の出力信号によってオン・オフ動作が切替制御され、スイッチ２８ｃがオン動作しているときには、ドライバ３１の駆動信号がスイッチ２８ｃを介してトランジスタ１１ｃのゲートに印加される。
尚、各スイッチ２８ａ〜２８ｃは、いずれか１個がオン動作しているとき他の２個はオフ動作するというように動作し、いずれか２個が同時にオン動作をすることはない。
スイッチ２８ａは電圧モニタ回路２５のインバータ２７の出力信号によってオン・オフ動作が切替制御され、スイッチ２８ａがオン動作しているときには、ドライバ３１の駆動信号がスイッチ２８ａを介してトランジスタ１１ａのゲートに印加される。
スイッチ２８ｂは電圧モニタ回路５１のインバータ５３の出力信号によってオン・オフ動作が切替制御され、スイッチ２８ｂがオン動作しているときには、ドライバ３１の駆動信号がスイッチ２８ｂを介してトランジスタ１１ｂのゲートに印加される。
スイッチ２８ｃは電圧モニタ回路５１の比較アンプ５２の出力信号によってオン・オフ動作が切替制御され、スイッチ２８ｃがオン動作しているときには、ドライバ３１の駆動信号がスイッチ２８ｃを介してトランジスタ１１ｃのゲートに印加される。
尚、各スイッチ２８ａ〜２８ｃは、いずれか１個がオン動作しているとき他の２個はオフ動作するというように動作し、いずれか２個が同時にオン動作をすることはない。
［５−３］電圧モニタ回路５１は、入力電圧ＶＢが設定電圧Ｖt2未満の場合には、スイッチ回路２８のスイッチ２８ｂをオン動作させると共にスイッチ２８ｃをオフ動作させ、ドライバ３１の駆動信号をトランジスタ１１ｂのゲートに印加させることにより、トランジスタ１１ｂを駆動させる。
また、電圧モニタ回路５１は、入力電圧ＶＢが設定電圧Ｖt2以上の場合には、スイッチ回路２８のスイッチ２８ｂをオフ動作させると共にスイッチ２８ｃをオン動作させ、ドライバ３１の駆動信号をトランジスタ１１ｃのゲートに印加させることにより、トランジスタ１１ｃを駆動させる。
また、電圧モニタ回路５１は、入力電圧ＶＢが設定電圧Ｖt2以上の場合には、スイッチ回路２８のスイッチ２８ｂをオフ動作させると共にスイッチ２８ｃをオン動作させ、ドライバ３１の駆動信号をトランジスタ１１ｃのゲートに印加させることにより、トランジスタ１１ｃを駆動させる。
従って、第５実施形態において、入力電圧ＶＢが設定電圧Ｖt1未満の場合には（ＶＢ＜Ｖt1）、ドライバ３１の駆動信号がトランジスタ１１ａのゲートのみに印加されるため、トランジスタサイズが最も大きなトランジスタ１１ａのみが駆動される。
また、入力電圧ＶＢが設定電圧Ｖt1以上で設定電圧Ｖt2未満の場合には（Ｖt1≦ＶＢ＜Ｖt2）、ドライバ３１の駆動信号がトランジスタ１１ｂのゲートのみに印加されるため、トランジスタサイズが中くらいのトランジスタ１１ｂのみが駆動される。
そして、入力電圧ＶＢが設定電圧Ｖt2以上の場合には（Ｖt2≦ＶＢ）、ドライバ３１の駆動信号がトランジスタ１１ｃのゲートのみに印加されるため、トランジスタサイズが最も小さなトランジスタ１１ｃのみが駆動される。
また、入力電圧ＶＢが設定電圧Ｖt1以上で設定電圧Ｖt2未満の場合には（Ｖt1≦ＶＢ＜Ｖt2）、ドライバ３１の駆動信号がトランジスタ１１ｂのゲートのみに印加されるため、トランジスタサイズが中くらいのトランジスタ１１ｂのみが駆動される。
そして、入力電圧ＶＢが設定電圧Ｖt2以上の場合には（Ｖt2≦ＶＢ）、ドライバ３１の駆動信号がトランジスタ１１ｃのゲートのみに印加されるため、トランジスタサイズが最も小さなトランジスタ１１ｃのみが駆動される。
このように、第５実施形態では、入力電圧ＶＢに応じてトランジスタサイズが３段階に大きくなるため、第４実施形態と同様の作用・効果が得られる。
ちなみに、第５実施形態の電圧モニタ回路２５，５１およびスイッチ回路２８は、駆動制御回路１２によって駆動制御されるトランジスタを、３個のトランジスタ１１ａ〜１１ｃの中から選択し、その選択したトランジスタのみにスイッチング動作を行わせているといえる。
そして、各回路２５，５１，２８は、入力電圧ＶＢが高くなるほど、スイッチング動作を行わせるトランジスタ１１ａ〜１１ｃのトランジスタサイズの合計値が小さくなるように、３個のトランジスタ１１ａ〜１１ｃの中から所定のトラジスタを選択しているといえる。
また、各回路２５，５１，２８は、ドライバ３１が生成した駆動信号が入力されるトランジスタを、３個のトランジスタ１１ａ〜１１ｃの中から選択することにより、スイッチング動作を行わせるトランジスタを選択しているといえる。
そして、各回路２５，５１，２８は、入力電圧ＶＢが高くなるほど、スイッチング動作を行わせるトランジスタ１１ａ〜１１ｃのトランジスタサイズの合計値が小さくなるように、３個のトランジスタ１１ａ〜１１ｃの中から所定のトラジスタを選択しているといえる。
また、各回路２５，５１，２８は、ドライバ３１が生成した駆動信号が入力されるトランジスタを、３個のトランジスタ１１ａ〜１１ｃの中から選択することにより、スイッチング動作を行わせるトランジスタを選択しているといえる。
＜第６実施形態＞
図７は、第６実施形態のスイッチングレギュレータ７０の要部構成を示す回路図である。
第６実施形態のスイッチングレギュレータ７０において、第５実施形態のスイッチングレギュレータ６０と異なるのは、以下の点だけである。
図７は、第６実施形態のスイッチングレギュレータ７０の要部構成を示す回路図である。
第６実施形態のスイッチングレギュレータ７０において、第５実施形態のスイッチングレギュレータ６０と異なるのは、以下の点だけである。
［６−１］第５実施形態では１個のドライバ３１を用いているが、第６実施形態では３個のドライバ７１ａ〜７１ｃを用いている。
各ドライバ７１ａ〜７１ｃはそれぞれ、ＰＷＭコンパレータ２４の制御信号に従い、各トランジスタ１１ａ〜１１ｃを駆動するための駆動信号を生成し、その駆動信号を各トランジスタ１１ａ〜１１ｃのゲートに印加する。
そして、各トランジスタ１１ａ〜１１ｃのオン・オフ動作は、各ドライバ７１ａ〜７１ｃの駆動信号（ＰＷＭコンパレータ２４の制御信号）に従って切り替えられる。
各ドライバ７１ａ〜７１ｃはそれぞれ、ＰＷＭコンパレータ２４の制御信号に従い、各トランジスタ１１ａ〜１１ｃを駆動するための駆動信号を生成し、その駆動信号を各トランジスタ１１ａ〜１１ｃのゲートに印加する。
そして、各トランジスタ１１ａ〜１１ｃのオン・オフ動作は、各ドライバ７１ａ〜７１ｃの駆動信号（ＰＷＭコンパレータ２４の制御信号）に従って切り替えられる。
［６−２］第６実施形態では、第５実施形態と同じくスイッチ回路２８が３個のスイッチ２８ａ〜２８ｃから構成されている。
スイッチ２８ａは電圧モニタ回路２５のインバータ２７の出力信号によってオン・オフ動作が切替制御され、スイッチ２８ａがオン動作しているときには、ＰＷＭコンパレータ２４の制御信号がスイッチ２８ａを介してドライバ７１ａへ出力される。
スイッチ２８ｂは電圧モニタ回路５１のインバータ５３の出力信号によってオン・オフ動作が切替制御され、スイッチ２８ｂがオン動作しているときには、ＰＷＭコンパレータ２４の制御信号がスイッチ２８ｂを介してドライバ７１ｂへ出力される。
スイッチ２８ｃは電圧モニタ回路５１の比較アンプ５２の出力信号によってオン・オフ動作が切替制御され、スイッチ２８ｃがオン動作しているときには、ＰＷＭコンパレータ２４の制御信号がスイッチ２８ｃを介してドライバ７１ｃへ出力される。
スイッチ２８ａは電圧モニタ回路２５のインバータ２７の出力信号によってオン・オフ動作が切替制御され、スイッチ２８ａがオン動作しているときには、ＰＷＭコンパレータ２４の制御信号がスイッチ２８ａを介してドライバ７１ａへ出力される。
スイッチ２８ｂは電圧モニタ回路５１のインバータ５３の出力信号によってオン・オフ動作が切替制御され、スイッチ２８ｂがオン動作しているときには、ＰＷＭコンパレータ２４の制御信号がスイッチ２８ｂを介してドライバ７１ｂへ出力される。
スイッチ２８ｃは電圧モニタ回路５１の比較アンプ５２の出力信号によってオン・オフ動作が切替制御され、スイッチ２８ｃがオン動作しているときには、ＰＷＭコンパレータ２４の制御信号がスイッチ２８ｃを介してドライバ７１ｃへ出力される。
従って、第６実施形態において、入力電圧ＶＢが設定電圧Ｖt1未満の場合には（ＶＢ＜Ｖt1）、ＰＷＭコンパレータ２４の制御信号がドライバ７１ａのみに入力されるため、トランジスタサイズが最も大きなトランジスタ１１ａのみが駆動される。
また、入力電圧ＶＢが設定電圧Ｖt1以上で設定電圧Ｖt2未満の場合には（Ｖt1≦ＶＢ＜Ｖt2）、ＰＷＭコンパレータ２４の制御信号がドライバ７１ｂのみに入力されるため、トランジスタサイズが中くらいのトランジスタ１１ｂのみが駆動される。
そして、入力電圧ＶＢが設定電圧Ｖt2以上の場合には（Ｖt2≦ＶＢ）、ＰＷＭコンパレータ２４の制御信号がドライバ７１ｃのみに入力されるため、トランジスタサイズが最も小さなトランジスタ１１ｃのみが駆動される。
また、入力電圧ＶＢが設定電圧Ｖt1以上で設定電圧Ｖt2未満の場合には（Ｖt1≦ＶＢ＜Ｖt2）、ＰＷＭコンパレータ２４の制御信号がドライバ７１ｂのみに入力されるため、トランジスタサイズが中くらいのトランジスタ１１ｂのみが駆動される。
そして、入力電圧ＶＢが設定電圧Ｖt2以上の場合には（Ｖt2≦ＶＢ）、ＰＷＭコンパレータ２４の制御信号がドライバ７１ｃのみに入力されるため、トランジスタサイズが最も小さなトランジスタ１１ｃのみが駆動される。
その結果、第６実施形態によれば、第５実施形態と同様の作用・効果が得られる。
また、第６実施形態では、各トランジスタ１１ａ〜１１ｃ毎に専用のドライバ７１ａ〜７１ｃが設けられている。
そのため、各トランジスタ１１ａ〜１１ｃに対して最適な駆動信号を生成するドライバ７１ａ〜７１ｃを設けることにより、各トランジスタ１１ａ〜１１ｃに最適なスイッチング動作を行わせることができる。
また、第６実施形態では、各トランジスタ１１ａ〜１１ｃ毎に専用のドライバ７１ａ〜７１ｃが設けられている。
そのため、各トランジスタ１１ａ〜１１ｃに対して最適な駆動信号を生成するドライバ７１ａ〜７１ｃを設けることにより、各トランジスタ１１ａ〜１１ｃに最適なスイッチング動作を行わせることができる。
ちなみに、第６実施形態の電圧モニタ回路２５，５１およびスイッチ回路２８は、ＰＷＭコンパレータ２４が生成した制御信号が入力されるドライバを、３個のドライバ７１ａ〜７１ｃの中から選択することにより、スイッチング動作を行わせるトランジスタ１１ａ〜１１ｃを選択しているといえる。
＜第７実施形態＞
図８は、第７実施形態のスイッチングレギュレータ８０の要部構成を示す回路図である。
同期整流方式の降圧型チョッパ回路を用いたスイッチングレギュレータ８０は、ＰチャネルＭＯＳトランジスタ１１ａ，１１ｂ、駆動制御回路１２、直流電源１３、平滑フィルタ部１４、負荷１５、ＮチャネルＭＯＳトランジスタ８１などから構成され、直流電源１３から入力された入力電圧ＶＢを所定電圧値に降圧して負荷１５に供給する。
図８は、第７実施形態のスイッチングレギュレータ８０の要部構成を示す回路図である。
同期整流方式の降圧型チョッパ回路を用いたスイッチングレギュレータ８０は、ＰチャネルＭＯＳトランジスタ１１ａ，１１ｂ、駆動制御回路１２、直流電源１３、平滑フィルタ部１４、負荷１５、ＮチャネルＭＯＳトランジスタ８１などから構成され、直流電源１３から入力された入力電圧ＶＢを所定電圧値に降圧して負荷１５に供給する。
尚、各トランジスタ１１ａ，１１ｂ，８１および駆動制御回路１２は、１個の半導体チップ上に集積化されたモノリシックＩＣによって構成されているため、スイッチングレギュレータ８０を小型化できると共に低コストに提供できる。
第７実施形態のスイッチングレギュレータ８０において、第１実施形態のスイッチングレギュレータ１０と異なるのは、以下の点だけである。
［７−１］ＮチャネルＭＯＳトランジスタ８１は同期整流用スイッチング素子として機能し、トランジスタ８１のドレインは各トランジスタ１１ａ，１１ｂのドレインに接続され、トランジスタ８１のソースは接地されている。
そして、トランジスタ８１のソース・ドレイン間には寄生ダイオード８３が形成されており、寄生ダイオード８３は還流ダイオードとして機能する。
そして、トランジスタ８１のソース・ドレイン間には寄生ダイオード８３が形成されており、寄生ダイオード８３は還流ダイオードとして機能する。
［７−２］整流部１６の還流ダイオードＤが省かれ、寄生ダイオード８３に置き換えられている。
［７−３］第７実施形態の駆動制御回路１２にはドライバ８２が備えられている。
ドライバ８２は、ＰＷＭコンパレータ２４の制御信号に従い、トランジスタ８１を駆動するための駆動信号を生成し、その駆動信号をトランジスタ８１のゲートに印加する。
ここで、ドライバ８２は、各トランジスタ１１ａ，１１ｂのスイッチング動作と相反するようにトランジスタ８１をスイッチング動作させる。
すなわち、各トランジスタ１１ａ，１１ｂのいずれかがオン動作しているときにトランジスタ８１はオフ動作し、各トランジスタ１１ａ，１１ｂのいずれかがオフ動作しているときにトランジスタ８１はオン動作する。
ドライバ８２は、ＰＷＭコンパレータ２４の制御信号に従い、トランジスタ８１を駆動するための駆動信号を生成し、その駆動信号をトランジスタ８１のゲートに印加する。
ここで、ドライバ８２は、各トランジスタ１１ａ，１１ｂのスイッチング動作と相反するようにトランジスタ８１をスイッチング動作させる。
すなわち、各トランジスタ１１ａ，１１ｂのいずれかがオン動作しているときにトランジスタ８１はオフ動作し、各トランジスタ１１ａ，１１ｂのいずれかがオフ動作しているときにトランジスタ８１はオン動作する。
このように、同期整流方式の降圧型チョッパ回路を用いた第７実施形態のスイッチングレギュレータ８０においても、ダイオード整流方式の降圧型チョッパ回路を用いた第１実施形態のスイッチングレギュレータ１０と同様の作用・効果が得られる。
尚、同期整流方式の降圧型チョッパ回路を用いたスイッチングレギュレータの動作は周知であるため詳細な説明を省略する。
尚、同期整流方式の降圧型チョッパ回路を用いたスイッチングレギュレータの動作は周知であるため詳細な説明を省略する。
＜第８実施形態＞
図９は、第８実施形態のスイッチングレギュレータ９０の要部構成を示す回路図である。
ダイオード整流方式の降圧型チョッパ回路を用いたスイッチングレギュレータ９０は、ＮチャネルＭＯＳトランジスタ９１ａ，９１ｂ、駆動制御回路１２、直流電源１３、出力部１４、負荷１５、ブートストラップ回路９２などから構成され、直流電源１３から入力された入力電圧ＶＢを所定電圧値に降圧して負荷１５に供給する。
図９は、第８実施形態のスイッチングレギュレータ９０の要部構成を示す回路図である。
ダイオード整流方式の降圧型チョッパ回路を用いたスイッチングレギュレータ９０は、ＮチャネルＭＯＳトランジスタ９１ａ，９１ｂ、駆動制御回路１２、直流電源１３、出力部１４、負荷１５、ブートストラップ回路９２などから構成され、直流電源１３から入力された入力電圧ＶＢを所定電圧値に降圧して負荷１５に供給する。
尚、各トランジスタ９１ａ，９１ｂおよび各回路１２，９２は、１個の半導体チップ上に集積化されたモノリシックＩＣによって構成されているため、スイッチングレギュレータ９０を小型化できると共に低コストに提供できる。
第８実施形態のスイッチングレギュレータ９０において、第１実施形態のスイッチングレギュレータ１０と異なるのは、以下の点だけである。
第８実施形態のスイッチングレギュレータ９０において、第１実施形態のスイッチングレギュレータ１０と異なるのは、以下の点だけである。
［８−１］第１実施形態のＰチャネルＭＯＳトランジスタ１１ａ，１１ｂが、第９実施形態ではＮチャネルＭＯＳトランジスタ９１ａ，９１ｂに置き換えられている。
ハイサイド素子である各トランジスタ９１ａ，９１ｂは並列接続され、各トランジスタ９１ａ，１１ｂのドレインは直流電源１３のプラス側に接続されて入力電圧ＶＢが印加され、各トランジスタ９１ａ，９１ｂのソースは出力部１４を介して負荷１５に接続されている。
ハイサイド素子である各トランジスタ９１ａ，９１ｂは並列接続され、各トランジスタ９１ａ，１１ｂのドレインは直流電源１３のプラス側に接続されて入力電圧ＶＢが印加され、各トランジスタ９１ａ，９１ｂのソースは出力部１４を介して負荷１５に接続されている。
［８−２］ブートストラップ回路９２は、コンデンサ９３およびダイオード９４から構成されている。
ダイオード９４のアノードは直流電源１３のプラス側に接続され、ダイオード９４のカソードはコンデンサ９３を介して各トランジスタ９１ａ，９１ｂのソースに接続されている。
ダイオード９４のアノードは直流電源１３のプラス側に接続され、ダイオード９４のカソードはコンデンサ９３を介して各トランジスタ９１ａ，９１ｂのソースに接続されている。
［８−３］第１実施形態の各ドライバ２９ａ，２９ｂは、直流電源１３のプラス側から高電位側電源電圧が供給されている。
それに対して、第８実施形態の各ドライバ２９ａ，２９ｂは、ブートストラップ回路９２を構成するコンデンサ９３とダイオード９４の接続点から高電位側電源電圧が供給されている。
それに対して、第８実施形態の各ドライバ２９ａ，２９ｂは、ブートストラップ回路９２を構成するコンデンサ９３とダイオード９４の接続点から高電位側電源電圧が供給されている。
ブートストラップ回路９２において、各トランジスタ９１ａ，９１ｂのオフ動作時には直流電源１３からダイオード９４を介してコンデンサ９３に電流が流れて充電される。
そのため、ブートストラップ回路９２によって直流電源１３から入力されたの入力電圧ＶＢを昇圧することが可能になり、その昇圧した入力電圧ＶＢを各ドライバ２９ａ，２９ｂの高電位側電源電圧として供給できる。
そのため、ブートストラップ回路９２によって直流電源１３から入力されたの入力電圧ＶＢを昇圧することが可能になり、その昇圧した入力電圧ＶＢを各ドライバ２９ａ，２９ｂの高電位側電源電圧として供給できる。
第８実施形態のドライバ２９ａは、ＰＷＭコンパレータ２４の制御信号に従い、トランジスタ９１ａを駆動するための駆動信号を生成し、その駆動信号をトランジスタ９１ａのゲートに印加する。
第８実施形態のドライバ２９ｂは、ＰＷＭコンパレータ２４の制御信号に従い、トランジスタ９１ｂを駆動するための駆動信号を生成し、その駆動信号をトランジスタ９１ｂのゲートに印加する。
そして、各トランジスタ９１ａ，９１ｂのオン・オフ動作は、各ドライバ２９ａ，２９ａの駆動信号（ＰＷＭコンパレータ２４の制御信号）に従って切り替えられる。
第８実施形態のドライバ２９ｂは、ＰＷＭコンパレータ２４の制御信号に従い、トランジスタ９１ｂを駆動するための駆動信号を生成し、その駆動信号をトランジスタ９１ｂのゲートに印加する。
そして、各トランジスタ９１ａ，９１ｂのオン・オフ動作は、各ドライバ２９ａ，２９ａの駆動信号（ＰＷＭコンパレータ２４の制御信号）に従って切り替えられる。
このように、第８実施形態では、ブートストラップ回路９２を設けることにより、第１実施形態のＰチャネルＭＯＳトランジスタ１１ａ，１１ｂをＮチャネルＭＯＳトランジスタ９１ａ，９１ｂに置き換えている。
ＮチャネルＭＯＳトランジスタは、ＰチャネルＭＯＳトランジスタに比べ、オン抵抗が低く効率が高いことに加え、耐圧や電流定格が大きい上に安価であるため、スイッチングレギュレータに好適である。
従って、第８実施形態によれば、第１実施形態と同様の作用・効果が得られることに加え、ＮチャネルＭＯＳトランジスタ９１ａ，９１ｂの利点を備えたスイッチングレギュレータ９０を提供できる。
ＮチャネルＭＯＳトランジスタは、ＰチャネルＭＯＳトランジスタに比べ、オン抵抗が低く効率が高いことに加え、耐圧や電流定格が大きい上に安価であるため、スイッチングレギュレータに好適である。
従って、第８実施形態によれば、第１実施形態と同様の作用・効果が得られることに加え、ＮチャネルＭＯＳトランジスタ９１ａ，９１ｂの利点を備えたスイッチングレギュレータ９０を提供できる。
＜第９実施形態＞
図１０（Ａ）は、第１〜第３実施形態の各トランジスタ１１ａ，１１ｂの概略構成の第１具体例を示す平面図である。
Ｎ型半導体チップ（半導体基板）１００の表面上には、高濃度のＰ型半導体領域１０１〜１０４が形成されている。
図１０（Ａ）は、第１〜第３実施形態の各トランジスタ１１ａ，１１ｂの概略構成の第１具体例を示す平面図である。
Ｎ型半導体チップ（半導体基板）１００の表面上には、高濃度のＰ型半導体領域１０１〜１０４が形成されている。
各半導体領域１０１，１０２は同一寸法の矩形状を成しており、各半導体領域１０１，１０２の間に位置する半導体チップ１００の上部には、ゲート絶縁膜１０５を介して帯状のゲート電極１０６が形成されている。
そして、Ｐ型半導体領域１０１によってＰチャネルＭＯＳトランジスタ１１ａのソース領域が形成され、Ｐ型半導体領域１０２によってトランジスタ１１ａのドレイン領域が形成され、ゲート電極１０６によってトランジスタ１１ａのゲート電極が形成されている。
そして、Ｐ型半導体領域１０１によってＰチャネルＭＯＳトランジスタ１１ａのソース領域が形成され、Ｐ型半導体領域１０２によってトランジスタ１１ａのドレイン領域が形成され、ゲート電極１０６によってトランジスタ１１ａのゲート電極が形成されている。
各半導体領域１０３，１０４は同一寸法の矩形状を成しており、各半導体領域１０３，１０４の間に位置する半導体チップ１００の上部には、ゲート絶縁膜１０７を介して帯状のゲート電極１０８が形成されている。
そして、Ｐ型半導体領域１０３によってＰチャネルＭＯＳトランジスタ１１ｂのソース領域が形成され、Ｐ型半導体領域１０４によってトランジスタ１１ｂのドレイン領域が形成され、ゲート電極１０８によってトランジスタ１１ｂのゲート電極が形成されている。
そして、Ｐ型半導体領域１０３によってＰチャネルＭＯＳトランジスタ１１ｂのソース領域が形成され、Ｐ型半導体領域１０４によってトランジスタ１１ｂのドレイン領域が形成され、ゲート電極１０８によってトランジスタ１１ｂのゲート電極が形成されている。
このように、第１具体例では、各トランジスタ１１ａ，１１ｂがそれぞれ別個のＰ型半導体領域１０１〜１０４によって形成されている。
尚、各半導体領域１０１，１０３に接続された電極（図示略）によってソース電極が形成され、各半導体領域１０２，１０４に接続された電極（図示略）によってドレイン電極が形成される。
尚、各半導体領域１０１，１０３に接続された電極（図示略）によってソース電極が形成され、各半導体領域１０２，１０４に接続された電極（図示略）によってドレイン電極が形成される。
図１０（Ｂ）は、第１〜第３実施形態の各トランジスタ１１ａ，１１ｂの概略構成の第２具体例を示す平面図である。
Ｎ型半導体チップ１００の表面上には、高濃度のＰ型半導体領域１１１〜１１４が一方向に並べて配置形成されている。
Ｎ型半導体チップ１００の表面上には、高濃度のＰ型半導体領域１１１〜１１４が一方向に並べて配置形成されている。
各半導体領域１１１，１１２の間に位置する半導体チップ１００の上部には、ゲート絶縁膜１１５を介して帯状のゲート電極１１６が形成されている。
そして、Ｐ型半導体領域１１１によってＰチャネルＭＯＳトランジスタ１１ｂのドレイン領域が形成され、Ｐ型半導体領域１１２によってトランジスタ１１ｂのソース領域が形成され、ゲート電極１１６によってトランジスタ１１ｂのゲート電極が形成されている。
そして、Ｐ型半導体領域１１１によってＰチャネルＭＯＳトランジスタ１１ｂのドレイン領域が形成され、Ｐ型半導体領域１１２によってトランジスタ１１ｂのソース領域が形成され、ゲート電極１１６によってトランジスタ１１ｂのゲート電極が形成されている。
トランジスタ１１ａは、２つのトランジスタ１１a1，１１a2の並列接続によって構成されている。
各半導体領域１１２，１１３の間に位置する半導体チップ１００の上部には、ゲート絶縁膜１１７を介して帯状のゲート電極１１８が形成されている。
そして、Ｐ型半導体領域１１２によってＰチャネルＭＯＳトランジスタ１１a1のソース領域が形成され、Ｐ型半導体領域１１３によってトランジスタ１１a1のドレイン領域が形成され、ゲート電極１１８によってトランジスタ１１a1のゲート電極が形成されている。
また、Ｐ型半導体領域１１３によってＰチャネルＭＯＳトランジスタ１１a2のドレイン領域が形成され、Ｐ型半導体領域１１４によってトランジスタ１１a2のソース領域が形成され、ゲート電極１２０によってトランジスタ１１a2のゲート電極が形成されている。
各半導体領域１１２，１１３の間に位置する半導体チップ１００の上部には、ゲート絶縁膜１１７を介して帯状のゲート電極１１８が形成されている。
そして、Ｐ型半導体領域１１２によってＰチャネルＭＯＳトランジスタ１１a1のソース領域が形成され、Ｐ型半導体領域１１３によってトランジスタ１１a1のドレイン領域が形成され、ゲート電極１１８によってトランジスタ１１a1のゲート電極が形成されている。
また、Ｐ型半導体領域１１３によってＰチャネルＭＯＳトランジスタ１１a2のドレイン領域が形成され、Ｐ型半導体領域１１４によってトランジスタ１１a2のソース領域が形成され、ゲート電極１２０によってトランジスタ１１a2のゲート電極が形成されている。
このように、第２具体例では、各トランジスタ１１a1，１１ｂのソース領域が共通のＰ型半導体領域１１２によって形成され、各トランジスタ１１a1，１１a2のドレイン領域が共通のＰ型半導体領域１１３によって形成されている。
従って、第２具体例によれば、第１具体例に比べて、半導体チップ１００の表面上における各トランジスタ１１ａ，１１ｂの占有面積を小さくすることが可能になるため、半導体チップ１００を小型化して低コスト化を図ることができる。
尚、各半導体領域１１１，１１３に接続された電極（図示略）によってドレイン電極が形成され、各半導体領域１１２，１１４に接続された電極（図示略）によってソース電極が形成される。
従って、第２具体例によれば、第１具体例に比べて、半導体チップ１００の表面上における各トランジスタ１１ａ，１１ｂの占有面積を小さくすることが可能になるため、半導体チップ１００を小型化して低コスト化を図ることができる。
尚、各半導体領域１１１，１１３に接続された電極（図示略）によってドレイン電極が形成され、各半導体領域１１２，１１４に接続された電極（図示略）によってソース電極が形成される。
＜別の実施形態＞
本発明は上記各実施形態に限定されるものではなく、以下のように具体化してもよく、その場合でも、上記各実施形態と同等もしくはそれ以上の作用・効果を得ることができる。
本発明は上記各実施形態に限定されるものではなく、以下のように具体化してもよく、その場合でも、上記各実施形態と同等もしくはそれ以上の作用・効果を得ることができる。
［１］第７実施形態と第２〜第６実施形態とを併用してもよい。
また、第８実施形態と第２〜第６実施形態とを併用してもよい。
また、第８実施形態と第２〜第６実施形態とを併用してもよい。
［２］第３実施形態では、各トランジスタ１１ａ，１１ｂが異なるトランジスタサイズに設定されている。
しかし、第３実施形態において、各トランジスタ１１ａ，１１ｂを同じトランジスタサイズに設定してもよく、その場合でも、入力電圧ＶＢに応じてトランジスタサイズが実質的に２段階に大きくなると言えるため、第３実施形態と同様の作用・効果が得られる。
しかし、第３実施形態において、各トランジスタ１１ａ，１１ｂを同じトランジスタサイズに設定してもよく、その場合でも、入力電圧ＶＢに応じてトランジスタサイズが実質的に２段階に大きくなると言えるため、第３実施形態と同様の作用・効果が得られる。
また、第４実施形態では、各トランジスタ１１ａ〜１１ｃが異なるトランジスタサイズに設定されている。
しかし、第４実施形態において、各トランジスタ１１ａ〜１１ｃを同じトランジスタサイズに設定してもよく、その場合でも、入力電圧ＶＢに応じてトランジスタサイズが実質的に３段階に大きくなると言えるため、第４実施形態と同様の作用・効果が得られる。
しかし、第４実施形態において、各トランジスタ１１ａ〜１１ｃを同じトランジスタサイズに設定してもよく、その場合でも、入力電圧ＶＢに応じてトランジスタサイズが実質的に３段階に大きくなると言えるため、第４実施形態と同様の作用・効果が得られる。
［３］第４〜第６実施形態では、３個のトランジスタ１１ａ〜１１ｃを用い、２つの設定電圧Ｖt1，Ｖt2に応じて各トランジスタ１１ａ〜１１ｃの駆動を切替制御している。
しかし、第４〜第６実施形態において、４個以上のトランジスタを用い、３つ以上の設定電圧に応じて各トランジスタの駆動を切替制御してもよく、このようにすれば入力電圧ＶＢの電圧変動範囲が更に広い場合でも当該電圧変動範囲の全領域における損失を低減できる。
しかし、第４〜第６実施形態において、４個以上のトランジスタを用い、３つ以上の設定電圧に応じて各トランジスタの駆動を切替制御してもよく、このようにすれば入力電圧ＶＢの電圧変動範囲が更に広い場合でも当該電圧変動範囲の全領域における損失を低減できる。
［４］トランジスタ１１ａ〜１１ｃ，９１ａ，９１ｂは、ＭＯＳトランジスタに限らず、どのようなスイッチング素子（例えば、バイポーラトランジスタ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＳＩＴ（Static Induction Transistor）、ＪＦＥＴ（Junction Field Effect Transistor）、サイリスタなど）に置き換えてもよい。
［５］上記各実施形態は降圧型チョッパ回路を用いたスイッチングレギュレータに適用したものであるが、本発明は昇圧型チョッパ回路を用いたスイッチングレギュレータに適用してもよい。
１０，３０，４０，５０，６０，７０，８０，９０…スイッチングレギュレータ
１１ａ，１１ｂ…ＰチャネルＭＯＳトランジスタ
９１ａ，９１ｂ…ＮチャネルＭＯＳトランジスタ
１２…駆動制御回路
１３…直流電源
１４…平滑フィルタ部
１５…負荷
１６…整流部
２１…基準電圧発生回路
２２…誤差アンプ
２３…発振回路
２４…ＰＷＭコンパレータ
２５，５１…電圧モニタ回路
２６，５２…比較アンプ
２７，５３…インバータ
２８…スイッチ回路
２８ａ〜２８ｃ…スイッチ
２９ａ，２９ｂ，３１，７１ａ〜７１ｃ，８２…ドライバ
８１…ＮチャネルＭＯＳトランジスタ（同期整流用スイッチング素子）
８３…寄生ダイオード（還流ダイオード）
１００…Ｎ型半導体チップ
１１１〜１１４…Ｐ型半導体領域
１１５，１１７，１１９…ゲート絶縁膜
１１６，１１８，１２０…ゲート電極
Ｒ１〜Ｒ７…抵抗
ＶＢ…入力電圧（電源電圧）
Ｌ…インダクタ
Ｃ…平滑コンデンサ
Ｄ…還流ダイオード
１１ａ，１１ｂ…ＰチャネルＭＯＳトランジスタ
９１ａ，９１ｂ…ＮチャネルＭＯＳトランジスタ
１２…駆動制御回路
１３…直流電源
１４…平滑フィルタ部
１５…負荷
１６…整流部
２１…基準電圧発生回路
２２…誤差アンプ
２３…発振回路
２４…ＰＷＭコンパレータ
２５，５１…電圧モニタ回路
２６，５２…比較アンプ
２７，５３…インバータ
２８…スイッチ回路
２８ａ〜２８ｃ…スイッチ
２９ａ，２９ｂ，３１，７１ａ〜７１ｃ，８２…ドライバ
８１…ＮチャネルＭＯＳトランジスタ（同期整流用スイッチング素子）
８３…寄生ダイオード（還流ダイオード）
１００…Ｎ型半導体チップ
１１１〜１１４…Ｐ型半導体領域
１１５，１１７，１１９…ゲート絶縁膜
１１６，１１８，１２０…ゲート電極
Ｒ１〜Ｒ７…抵抗
ＶＢ…入力電圧（電源電圧）
Ｌ…インダクタ
Ｃ…平滑コンデンサ
Ｄ…還流ダイオード
Claims (4)
- 直流電源から入力された入力電圧を所定電圧値に変換して負荷に供給するスイッチングレギュレータであって、
スイッチング動作により前記入力電圧の出力制御を行う複数個のスイッチング素子と、
前記複数個のスイッチング素子のスイッチング動作を駆動制御する駆動制御手段と、
前記駆動制御手段によって駆動制御されるスイッチング素子を、前記複数個のスイッチング素子の中から選択し、その選択したスイッチング素子のみに前記スイッチング動作を行わせる選択手段と
を備え、
前記選択手段は、
前記入力電圧が高くなるほど、前記スイッチング動作を行わせる複数個のスイッチング素子のトランジスタサイズの合計値が小さくなるように、前記複数個のスイッチング素子の中から所定のスイッチング素子を選択することを特徴とするスイッチングレギュレータ。 - 請求項１に記載のスイッチングレギュレータにおいて、
前記駆動制御手段は、
スイッチングレギュレータの出力電圧に基づいて、前記スイッチング動作に適切なデューティ比の制御信号を生成する制御手段と、
前記制御手段が生成した制御信号に従い、前記スイッチング素子を駆動するための駆動信号を生成する駆動手段と
を備え、
前記駆動手段は、前記複数個のスイッチング素子毎に複数個設けられており、
前記選択手段は、前記制御信号が入力される駆動手段を、前記複数個の駆動手段の中から選択することにより、前記スイッチング動作を行わせるスイッチング素子を選択することを特徴とするスイッチングレギュレータ。 - 請求項１に記載のスイッチングレギュレータにおいて、
前記駆動制御手段は、
スイッチングレギュレータの出力電圧に基づいて、前記スイッチング動作に適切なデューティ比の制御信号を生成する制御手段と、
前記制御手段が生成した制御信号に従い、前記スイッチング素子を駆動するための駆動信号を生成する駆動手段と
を備え、
前記駆動手段は、前記複数個のスイッチング素子に対して１個のみ設けられており、
前記選択手段は、前記駆動信号が入力されるスイッチング素子を、前記複数個のスイッチング素子の中から選択することにより、前記スイッチング動作を行わせるスイッチング素子を選択することを特徴とするスイッチングレギュレータ。 - 請求項１〜３のいずれか１項に記載のスイッチングレギュレータにおいて、
前記複数個のスイッチング素子は、前記入力電圧が入力される半導体領域を共通にすることを特徴とするスイッチングレギュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007153708A JP2008306887A (ja) | 2007-06-11 | 2007-06-11 | スイッチングレギュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007153708A JP2008306887A (ja) | 2007-06-11 | 2007-06-11 | スイッチングレギュレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008306887A true JP2008306887A (ja) | 2008-12-18 |
Family
ID=40235084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007153708A Pending JP2008306887A (ja) | 2007-06-11 | 2007-06-11 | スイッチングレギュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008306887A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017212790A (ja) * | 2016-05-24 | 2017-11-30 | ルネサスエレクトロニクス株式会社 | Ｄｃｄｃコンバータ及びそれを備えた無線通信装置 |
| US10355578B2 (en) | 2016-10-13 | 2019-07-16 | Fuji Electric Co., Ltd. | Switching power supply with main switching device and secondary switching device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0819250A (ja) * | 1994-06-27 | 1996-01-19 | Toyota Central Res & Dev Lab Inc | 電源装置 |
| JP2001103738A (ja) * | 1999-09-28 | 2001-04-13 | Sanyo Electric Co Ltd | Ｄｃ−ｄｃコンバータ |
| JP2006237286A (ja) * | 2005-02-25 | 2006-09-07 | Renesas Technology Corp | 半導体装置およびその製造方法ならびに電子装置 |
-
2007
- 2007-06-11 JP JP2007153708A patent/JP2008306887A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0819250A (ja) * | 1994-06-27 | 1996-01-19 | Toyota Central Res & Dev Lab Inc | 電源装置 |
| JP2001103738A (ja) * | 1999-09-28 | 2001-04-13 | Sanyo Electric Co Ltd | Ｄｃ−ｄｃコンバータ |
| JP2006237286A (ja) * | 2005-02-25 | 2006-09-07 | Renesas Technology Corp | 半導体装置およびその製造方法ならびに電子装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017212790A (ja) * | 2016-05-24 | 2017-11-30 | ルネサスエレクトロニクス株式会社 | Ｄｃｄｃコンバータ及びそれを備えた無線通信装置 |
| US10355578B2 (en) | 2016-10-13 | 2019-07-16 | Fuji Electric Co., Ltd. | Switching power supply with main switching device and secondary switching device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10873260B2 (en) | Zero-voltage switching hybrid switched-capacitor converter | |
| US8018255B2 (en) | DC-DC converter, driver IC, and system in package | |
| Park et al. | A self-boost charge pump topology for a gate drive high-side power supply | |
| US7848118B2 (en) | Bi-directional DC-DC converter and method for controlling the same | |
| US7602229B2 (en) | High frequency control of a semiconductor switch | |
| US6765371B2 (en) | Non-isolated DC-DC converter for performing direct current power conversion | |
| US7551004B2 (en) | Inverter apparatus with improved gate drive for power MOSFET | |
| US9627973B2 (en) | Switching power supply device, and inverter, converter, and solar power controller including same | |
| WO2012176403A1 (ja) | 昇降圧型ａｃ／ｄｃコンバータ | |
| US10186944B2 (en) | Switching power supply and the controller thereof | |
| US20130038307A1 (en) | Switching circuit and dc-to-dc converter | |
| WO2015079762A1 (ja) | 整流装置 | |
| JP6702209B2 (ja) | 電力変換装置 | |
| JP2011152011A (ja) | 半導体装置及びそれを用いた電源装置 | |
| US20150097507A1 (en) | Motor driving apparatus | |
| US10483853B2 (en) | DC-DC converter | |
| JP2009272415A (ja) | 半導体装置 | |
| US10305367B2 (en) | Power conversion circuit | |
| US20210006244A1 (en) | Drive circuit | |
| Mao et al. | A Power-Efficient Hybrid Single-Inductor Bipolar-Output DC-DC Converter with Floating Negative Output for AMOLED Displays | |
| US8324878B2 (en) | Voltage regulator with gate resistor for improved efficiency | |
| JP2008306887A (ja) | スイッチングレギュレータ | |
| JP6758486B2 (ja) | 半導体素子の駆動装置および電力変換装置 | |
| JP2020171093A (ja) | 車載用電圧変換装置 | |
| JP4064879B2 (ja) | 同期整流回路及び電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100114 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120117 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120619 |