JP2008294826A - 高周波信号検波回路 - Google Patents

Abstract

【課題】ダイオード検波信号の差動増幅において、同相信号除去比、電源電圧変動除去比の低下を回避し、高利得設定時に安定動作を実現する。
【解決手段】入力信号を検波するダイオード検波回路１と、ダイオード検波回路１の出力を差動で受け差動出力する差動増幅回路（ＱＰ１、２、３、Ｑ７、８、Ｒ２）と、前記差動増幅回路の差動出力信号の中点に対応する電圧が所定の電圧と同電圧となるように前記差動増幅回路を帰還制御するコモンモードフィードバック回路（ＱＰ４、５、６、７、８、９、Ｑ１０、１１、Ｒ３、４）と、を備えたコモンモードフィードバック回路付入出力差動型増幅器２と、増幅器２の差動出力信号を受け、単相の出力信号を出力する入力差動−出力単相型増幅器３と、を備えている。さらに、入力差動−出力単相型増幅器３の出力を受け、閾値電圧ＶＲＥＦと比較することで２値化する２値化回路４を備え、閾値電圧が調整自在とされている。
【選択図】図１

Description

本発明は高周波信号検波回路に関する。

近年、ＲＦＩＤ(Radio Frequency Identification)システム、ＤＳＲＣ(Dedicated Short Range Communication)システム等の無線通信機器において、高周波信号検出（検波）回路を起動信号出力回路として使用する要求が高まっている。

高周波信号検出回路を起動信号出力回路として用いる場合、
低消費電力、
低電圧動作、
高信号検出感度化
等が求められる。

これらの要求を達成するために、例えば特許文献１（特開２００６―１７４１０１号公報）には、図７に示すような構成が開示されている。なお、図７は、特許文献１の図１と図３の内容に基づき作成したものである。以下、図７の構成、動作を、特許文献１の記載内容に基づき、概説しておく。

図７を参照すると、ソースが共通接続されたＰｃｈトランジスタＴｒ１３、Ｔｒ２３、電流源をなすＰｃｈトランジスタＴｒ３１と、能動負荷（カレントミラー回路）をなすＮｃｈトランジスタＴｒ１５、Ｔｒ２５は、差動増幅回路を構成している。そして、電源ＶｃｃとグランドＧＮＤ間には、ダイオード接続されたＮＰＮバイポーラトランジスタＴｒ１１、Ｔｒ１２（検波ダイオード）と、容量Ｃ１１との第１直列回路が配設され、検波ダイオードＴｒ１２のカソードとグランド間にはＮＰＮバイポーラトランジスタ（電流源）Ｔｒ１４が接続されている。また、電源ＶｃｃとグランドＧＮＤ間には、ダイオード接続されたＮＰＮバイポーラトランジスタＴｒ２１、Ｔｒ２２（検波ダイオード）と、容量Ｃ２１との第２直列接続回路が配設され、検波ダイオードＴｒ２２のカソードとグランドＧＮＤ間にはＮＰＮバイポーラトランジスタ（電流源）Ｔｒ２４が接続されている。検波ダイオードＴｒ１２のアノードには、直列容量Ｃ１０を含む整合回路１０が接続されており、整合回路１０は、アンテナ１１に接続されている。

さらに、エミッタが接地され電流源にコレクタとベースが接続されたバイポーラトランジスタＴｒ３４と、エミッタが接地されベースがトランジスタＴｒ３４のベースに共通接続されたバイポーラトランジスタＴｒ３３、Ｔｒ１４、Ｔｒ２４は、カレントミラーを構成し、ソースが電源に接続され、ドレインとゲートがＴｒ３３のコレクタに接続されたトランジスタＴｒ３２と、電流源トランジスタＴｒ３１はカレントミラーを構成している。

アンテナ１１により受信された高周波信号は、整合回路１０を介して、検波ダイオードＴｒ１２のアノードに入力され、高周波信号は検波ダイオードＴｒ１２により整流されて容量Ｃ１１を充電する。容量Ｃ１１の端子間電圧は、高周波信号の振幅（包絡線）に応じた値となる。第２直列回路（Ｔｒ２１、Ｔｒ２２、Ｃ２１）には高周波信号は流れないので容量Ｃ２１の端子間電圧は上昇しない。容量Ｃ１１、Ｃ２１の端子間電圧の差電圧を、差動増幅回路により増幅し、差動出力信号Ｖｏｕｔ１を、次段の増幅部２００に出力している。整合回路１０に含まれる直列容量Ｃ１０とダイオードＴｒ１１と検波ダイオードＴｒ１２と容量Ｃ１１とは、倍電圧整流回路を構成しており、容量Ｃ１１の端子電圧は、高周波信号の振幅の２倍の電圧となる。この結果、差動増幅回路に入力する２入力の差が２倍となり、感度が向上することになる。

なお、特許文献２には、高速動作が可能で、ノイズ特性を改善するオペレーショナルトランスコンダクタンスアンプ（ＯＴＡ）として、入力差動対と、定電流源（カスコード接続されたトランジスタ）、バイアス回路と、コモンモードフィードバック（ＣＭＦＢ）回路と、コンダクタンス制御回路を備えたＯＴＡが開示されている。特許文献２において、ＣＭＦＢ回路は、入力差動対の差動出力電流に対応する差動電圧の中点電圧を基準電圧と同電圧とするため、基準電流を発生し、差動対の出力対に接続されカスコード接続されたトランジスタによって構成される定電流回路が、ＣＭＦＢ回路で発生した基準電流に従った差動のカレントミラー電流を差動対に供給する。

特開２００６―１７４１０１号公報 特開２００３―２４３９４７号公報

以下、図７に示した回路構成に関して本発明者が行った検討結果を以下に説明する。

上記したように、検波回路１００において、アンテナ１１から入力された信号をダイオード検波回路（Ｔｒ１１、Ｔｒ１２、Ｃ１１、Ｔｒ２１、Ｔｒ２２、Ｃ２１）にて振幅情報を検出し、差動増幅回路（入力差動−出力単相増幅回路）にて信号を増幅させ、後段の増幅部２００に信号を入力させている。

この時、検波回路１００の出力部は、入力差動−出力単相増幅回路にもかかわらず、差動信号Ｖｏｕｔ１を出力させている。すなわち、半波２倍圧形式（ＮＰＮダイオード２段）のダイオード検波回路及び定電流源（Ｔｒ１４、Ｔｒ２４）を備え、検波出力部には、電圧平滑用の容量（Ｃ１１、Ｃ２１）を備えている。ダイオード検波回路は、包絡線検波であり、振幅変調を復調し、ある周波数キャリアに対し、ＡＭ的なバースト（間欠）信号成分を検波し、その後段に、低電圧駆動が可能なように、ＰＮＰ入力の差動入力−単相出力増幅器を備え、検波信号を増幅させている。

検波回路１００の出力部の増幅器は、単相出力の増幅器ではあるが、擬似的に、差動信号Ｖｏｕｔ１を出力させている。この差動出力Ｖｏｕｔ１を増幅部２００に入力し、さらに検波信号を増幅させ、最終的にＶｏｕｔ２の検波信号出力を得ている。

しかしながら、このＶｏｕｔ１出力信号は、純粋な差動信号ではなく、回路構成、動作原理から鑑みると、ほぼ単相信号である。一見、差動信号を出力する回路に見えるがそうではない。

このような回路構成、動作原理では、初段の増幅器の能力で、同相信号除去比（ＣＭＲＲ）、電源電圧変動除去比（ＰＳＲＲ）が決まることになり、このため、検波回路１００全体としての同相信号除去比（ＣＭＲＲ）、電源電圧変動除去比（ＰＳＲＲ）が悪くなる。信号検出感度を上げるために、検波回路１００全体の利得を上げようとすると、同相電圧除去比、電源電圧除去比が悪いため、検波回路として、異常発振や出力信号のＳＮＲ（信号対雑音比）の低下等、回路動作が不安定になったり、高検出感度が達成できなくなったりする。

一方、増幅器から出力された検波信号を２値化する場合、増幅器出力のＳＮＲ（信号対雑音比）の状況によって、２値化回路の閾値を上手く調整しないと、誤動作を招く原因となり問題になる。

このように、検波回路１００の出力部Ｖｏｕｔ１は、一見差動信号を出力させているように見えるが、検波回路１００の増幅器部は、単相信号出力回路であり、差動信号出力としては動作していない。

検波回路１００の増幅器部は、完全な差動出力信号ではないため、同相信号除去比（ＣＭＲＲ）、電源電圧変動除去比（ＰＳＲＲ）が悪く、高利得設定時に安定動作が難しい。なお、この点については、本発明と比較して後述される。

本願で開示される発明は、上記課題を解決するため概略以下の構成とされる。

本発明に係る検波回路は、１つのアスペクト（側面）において、入力信号をダイオード検波するダイオード検波回路と、
前記ダイオード検波回路の出力を差動で受け差動出力信号を出力する差動増幅回路と、前記差動増幅回路の差動出力信号の中点に対応する電圧が所定の電圧と同電圧となるように前記差動増幅回路を制御するコモンモードフィードバック回路と、を有するコモンモードフィードバック回路付入力差動−出力差動型増幅器と、
前記差動増幅回路の差動出力信号を受け単相の出力信号を出力する入力差動−出力単相型増幅器と、を備えている。

本発明において、前記入力差動−出力単相型増幅器の出力信号を受け閾値電圧と比較することで２値化して出力する２値化回路を備え、前記閾値電圧は調整自在とされている。

本発明において、前記差動増幅回路は、第１の電流源で駆動され、前記ダイオード検波回路からの出力を差動入力する第１の差動対と、前記第１の差動対の負荷回路と、を備え、前記負荷回路は、制御端子が共通接続された第１のトランジスタ対を備えている。前記コモンモードフィードバック回路は、第２、第３の電流源でそれぞれ駆動され、負荷回路を共通とする、前記第２、第３の差動対を備えている。前記第２の差動対の入力対の一方と前記第３の差動対の入力対の一方には、前記所定の電圧が共通に供給され、前記第２の差動対の入力対の他方と前記第３の差動対の入力対の他方が、前記第１の差動対の出力対にそれぞれ接続され、前記第２の差動対の出力対のうち前記第２の差動対の前記入力対の一方に対応する一方の出力と、前記第３の差動対の出力対のうち前記第３の差動対の前記入力対の一方に対応する一方の出力同士は共通に接続されている。前記第２の差動対の出力対のうち前記第２の差動対の前記入力対の他方に対応する他方の出力と、前記第３の差動対の出力対のうち前記第３の差動対の前記入力対の他方に対応する他方の出力同士は共通に接続されている。前記第２、第３の差動対の出力対の共通接続された一方の出力が、前記第１の差動対の負荷回路を構成する第１のトランジスタ対の共通接続された制御端子に接続されている。

本発明において、前記入力差動−出力単相型増幅器は、前記コモンモードフィードバック回路付入力差動−出力差動型増幅器の差動出力信号を差動で受ける第４の差動対と、
前記第４の差動対の負荷回路と、を備え、前記第４の差動対の負荷回路は、前記第４の差動対の出力対と第１の電源間に接続され、制御端子が共通に接続された第２のトランジスタ対を備え、前記第２のトランジスタ対の共通接続された制御端子と第２の電源間に接続された第１のトランジスタと、前記第１、第２の電源間に直列に接続された第２のトランジスタ及び第４の電流源と、前記第１、第２の電源間に直列に接続された第３のトランジスタと第５の電流源と、をさらに備えている。前記第２、第３のトランジスタの制御端子は、前記第４の差動対の出力対にそれぞれ接続され、前記第１のトランジスタの制御端子は、前記第２のトランジスタと前記第４の電流源の接続点に接続され、前記第４の差動対の出力対の１つの出力から単相の出力信号が出力される。

本発明において、前記２値化回路は、第６の電流源で駆動され、入力差動−出力単相型増幅器の出力信号と前記閾値電圧とを差動で受ける第５の差動対を備え、前記第５の差動対の出力対の一方の出力に入力側が接続された第１のカレントミラー回路と、前記第５の差動対の出力対の他方の出力に入力側が接続され、出力側が出力端子に接続された第２のカレントミラー回路と、前記第１のカレントミラーの出力側に入力側が接続され、出力側が前記出力端子に接続された第３のカレントミラー回路を備え、前記第２、第３のカレントミラー回路の出力側のトランジスタが、前記出力端子を２値に駆動する。

本発明によれば、ダイオード検波信号の差動増幅において、同相信号除去比（ＣＭＲＲ）、電源電圧変動除去比（ＰＳＲＲ）の悪化を回避し、高利得設定時に安定動作を可能としている。

上記した本発明についてさらに詳細に説明すべく添付図面を参照して以下に説明する。本発明においては、ダイオード検波回路の後段、増幅器回路の初段に、コモンモードフィードバック（ＣＭＦＢ）回路を備えた入力出力差動型増幅器を備え、完全に差動信号に変換処理を行い、同相信号除去比、電源電圧変動除去比を大きく向上させている。

本発明にしたがって特性（ＣＭＲＲ、ＰＳＲＲ特性）を向上させた結果の一例を、図６に示す。なお、図６には、比較例として、図７に示した回路（特許文献１）の特性（ＣＭＲＲ、ＰＳＲＲ特性）も示してある。なお、ＴＯＴＡＬ電圧利得は、９０〜１００ｄＢ程度と見込まれる。

図７に示した特許文献１の回路構成では、ＣＭＲＲが３５ｄＢ、ＰＳＲＲ７５ｄＢとなっている。これは、多段の差動増幅器の性能を現す指標の１つあり、安定動作を供給するには、
増幅器の
ＴｏｔａｌＧａｉｎ（差動信号利得）＜ＣＭＲＲ、
ＴｏｔａｌＧａｉｎ（差動信号利得）＜ＰＳＲＲ
とならなければならない。

なんとなれば、増幅器のＴｏｔａｌＧａｉｎが高くても、外乱、ノイズ等の同相入力信号除去比が高くないと、本来増幅したい信号が増幅できない。

このため、増幅したくない成分の信号が増幅される結果となる。電源電圧変動除去比も同じことがいえ、電源電圧に外乱、ノイズ等の成分が加わった場合、電源電圧変動除去比が悪いと、本来増幅したい信号よりも、電源電圧に加わった信号成分の方が増幅される結果となる。

上記した特許文献１では、差動入力−単相出力増幅器を、２段、並列接続で構成しているため、同相信号除去比、電源電圧変動除去比は、初段の増幅器の特性で決まってしまい、２段目の差動増幅器の同相信号除去比、電源電圧変動除去比の特性が加算されないため、高信号検出感度を得ようと、増幅器回路全体の利得（ ＴｏｔａｌＧａｉｎ）を上げようとすればするほど、ＰＳＲＲ、ＣＭＲＲが悪いため回路動作不安定になる。

これに対して、図６からも明らかなように、本発明によれば、ＣＭＲＲ、ＰＳＲＲともに、上記特許文献１による特性に対して、９０ｄＢ以上の改善となる。

本発明にしたがった検波回路によれば、増幅器のＴＯＴＡＬ電圧利得を、図７の回路と同等の９０〜１００ｄＢ程度とした場合でも、
ＴｏｔａｌＧａｉｎ（差動信号利得）＜ＣＭＲＲ、
ＴｏｔａｌＧａｉｎ（差動信号利得）＜ＰＳＲＲ
となり、十分に安定動作可能な特性が得られる。

次に、本発明における、２値化回路（コンパレータ回路）入力部の閾値電圧の設定について説明する。

本発明においては、例えば図１に示すように、ダイオード検波回路１にて検出された変調振幅信号を、ＣＭＦＢ回路付き入出力差動型増幅器（入力差動−出力差動型増幅器）２と、入力差動−出力単相型増幅器３の２段増幅器にて信号増幅させ、信号Ｖｏｕｔ３＋にて出力される。信号Ｖｏｕｔ３＋を２値化回路（コンパレータ回路）４へ入力し、デジタル出力させる。入力差動−出力単相型増幅器３の出力信号Ｖｏｕｔ３＋について、ダイオード検波回路１、ＣＭＦＢ回路付き入出力差動型増幅器２、入力差動−出力単相型増幅器３の全体での電圧利得Ｇと、雑音指数ＮＦにより、出力信号Ｖｏｕｔ３のノイズ電力をＰ（Ｎｏｕｔ３）とすると、Ｐ（Ｎｏｕｔ３）は次式（１）で与えられる。

Ｐ（Ｎｏｕｔ３）（ｄＢｍ／Ｈｚ）＝ｋＴＢ＋Ｇ＋ＮＦ ・・・（１）
ただし、
ｋ＝ボルツマン定数
Ｔ 温度（Ｋ）
Ｂ 増幅器の利得帯域幅（−３ｄＢ帯域）

出力信号Ｖｏｕｔ３＋のノイズ電圧を考慮し２値化回路４の入力部の閾値電圧の設定を行なわないと、２値化回路４の出力信号がノイズによって誤動作を起こしてしまう。なお、Ｖｏｕｔ３＋のノイズ電力Ｐ（Ｎｏｕｔ３）から、出力ノイズ電圧Ｖ（Ｎｏｕｔ３）として求められる。

図２（Ａ）に、図１のＶｏｕｔ３＋の出力信号波形（増幅された検波信号）を示す。Ｖｏｕｔ３＋には、ノイズ電圧が常に出力されており、誤動作を回避するため、２値化回路４の閾値は、この値を考慮して設定される。

ノイズ電圧はガウシアン分布として考慮すると（図２（Ｂ）参照）、上記出力ノイズ電圧Ｖ（Ｎｏｕｔ３）を求めた場合、σ相当の電圧値になる。

ノイズ電圧分布を考えた場合、４倍程度以上のσを、２値化回路４の入力差電圧の閾値とすれば、２値化回路４の誤動作を防ぐ。

本発明は、振幅変調された信号や間欠的（断続的）な信号を入力、それら入力された信号振幅に応じた値をダイオード検波回路にて検出し、検出された信号振幅情報を、検波回路の出力信号として、デジタル信号を出力するような高周波検波回路である。ＲＦＩＤシステム、ＺｉｇＢｅｅ、ＤＳＲＣシステム等の無線通信機器において、高周波信号を受信した際に送受信回路を動作させるための起動信号を出力する回路に用いるのに有効である。

このように、本発明において、同相信号除去比、電源電圧変動除去比の問題に関しては、増幅回路部の初段に、コモンモードフィードバック（ＣＭＦＢ）回路付き入出力差動型増幅器２を用い、完全に差動信号に変換処理を行い、同相信号除去比、電源電圧変動除去比を大きく向上させ、回路動作安定化を実現する。

２値化回路（コンパレータ回路）４の入力部の閾値電圧の設定について、検波回路全体での電圧利得Ｇと雑音指数ＮＦにより算出されたノイズ電圧に対し、４倍程度の差電圧を２値化回路（コンパレータ）４の閾値とすることで、２値化回路（コンパレータ）４の誤動作を防ぐ。

図１を参照して、本発明の一実施例を説明する。アンテナ５から入力された高周波信号がインピーダンス整合回路（マッチング回路）６を介してダイオード検波回路に入力する。

入力部のダイオード検波回路１において、電源ＶｃｃとグランドＧＮＤ間には、ダイオード接続されたＮＰＮバイポーラトランジスタＱ０、Ｑ３と、容量Ｃ０との第１直列回路が配設され、トランジスタＱ３のエミッタとグランドＧＮＤ間にはＮＰＮバイポーラトランジスタ（電流源）Ｑ４と抵抗Ｒ０の直列回路が接続されている。また、電源ＶｃｃとグランドＧＮＤ間には、ダイオード接続されたＮＰＮバイポーラトランジスタＱ１、Ｑ２と容量Ｃ１との第２直列回路が配設され、トランジスタＱ２のエミッタとグランドＧＮＤ間にはＮＰＮバイポーラトランジスタ（電流源）Ｑ５と抵抗Ｒ１の直列回路が接続され、トランジスタＱ４、Ｑ５は共通のバイアス電圧Ｖ１が印加される。この検波回路は、図７に示した回路と同様、半波２倍圧形式のダイオード検波回路である。

ダイオード検波回路は、包絡線検波であり、振幅変調を復調し、ある周波数キャリアに対し、ＡＭ的なバースト（間欠）信号成分を検出し、この定電流源は、半波２倍圧のダイオード検波効率が最も高くなるように最適なバイアスポイントに設定することが可能である。

また、トランジスタＱ０、Ｑ１は、高周波信号が入力されないダイオード検波回路であり、ＣＭＦＢ回路付き入出力差動型増幅器２の入力部負荷を対称にし、ＣＭＲＲ、ＰＳＲＲを向上させるために設置している。

ダイオード検波回路１の次段の増幅部は、コモンモードフィードバック回路を備えた入力差動−出力差動型増幅器（ＣＭＦＢ回路付き入出力差動型増幅器）２である。

本実施例においては、ＣＭＦＢ回路付き入出力差動型増幅器２は、低電圧動作実現するため、ＰＮＰトランジスタＱＰ２、ＱＰ３を備え、その負荷には、ＮＰＮトランジスタＱ７、Ｑ８を備えている。すなわち、エミッタが共通接続された差動対トランジスタＱＰ２、ＱＰ３と、差動対トランジスタＱＰ２、ＱＰ３の共通エミッタと電源Ｖｃｃ間に接続された電流源トランジスタＱＰ１と、抵抗Ｒ２と、差動対トランジスタＱＰ２、ＱＰ３の出力（コレクタ）とグランド間にそれぞれ接続されベース同士が接続されトランジスタＱ７、Ｑ８を備え、差動対トランジスタＱＰ２、ＱＰ３のベースには、容量Ｃ０、Ｃ１の端子電圧が供給される。なお、トランジスタの参照符号において、「ＱＰ番号」の「Ｐ」はＰＮＰ型を表し、「Ｑ番号」はＮＰＮ型を表している。

さらに、エミッタが共通接続された差動対トランジスタＱＰ６、ＱＰ７と、差動対トランジスタＱＰ６、ＱＰ７の共通エミッタと電源Ｖｃｃ間に接続された電流源トランジスタＱＰ４と、抵抗Ｒ３と、エミッタが共通接続された差動対トランジスタＱＰ８、ＱＰ９と、差動対トランジスタＱＰ８、ＱＰ９の共通エミッタと電源Ｖｃｃ間に接続された電流源トランジスタＱＰ５と、抵抗Ｒ４と、を備え、差動対トランジスタＱＰ６、ＱＰ７の出力対（コレクタ対）と、差動対トランジスタＱＰ８、ＱＰ９の出力対（コレクタ対）は、共通負荷回路であるカレントミラー回路（Ｑ１０、Ｑ１１）に接続されている。すなわち、トランジスタＱＰ６、ＱＰ９のコレクタ同士が接続され、トランジスタＱＰ７、ＱＰ８のコレクタ同士が接続され、トランジスタＱＰ６、ＱＰ９のコレクタの共通接続点、トランジスタＱＰ７、ＱＰ８のコレクタの共通接続点とグランド間にトランジスタＱ１１、Ｑ１０を備えている。トランジスタＱＰ７、ＱＰ８のベースは共通接続され、電圧源Ｖ０（同相電圧ＶＣＭ）の一端（出力端）に接続され、トランジスタＱＰ６、ＱＰ９のベースは、差動対トランジスタＱＰ２、ＱＰ３のコレクタにそれぞれ接続されている。またトランジスタＱ１０のコレクタはトランジスタＱ７、Ｑ８のベースに接続されている。電圧源Ｖ０の他端はグランドに接続されている。

差動対トランジスタＱＰ２、ＱＰ３のコレクタから出力される差動出力信号Ｖｏｕｔ２−、Ｖｏｕｔ２＋の中点電圧を、差動対（ＱＰ６、ＱＰ７、ＱＰ８、ＱＰ９）と、能動負荷（Ｑ１０、Ｑ１１）から成る増幅器で検出し、その結果を、差動対トランジスタＱＰ２、ＱＰ３の負荷回路をなすトランジスタＱ７、Ｑ８のベースに帰還させるコモンモードフィードバックを有し、差動信号Ｖｏｕｔ２−、Ｖｏｕｔ２＋の中点電圧（平均電圧）が、電圧ＶＣＭと同電圧となるように帰還制御される。かかる構成により、入出力差動信号を取り扱うことを実現している。なお、本実施例では、差動増幅器の差動出力信号の中点電圧が電圧ＶＣＭに等しくなるように、ＣＭＦＢ回路の出力に基づき、差動対の能動負荷素子のバイアス電圧を帰還制御しているが、あわせて、ＣＭＦＢ回路の出力に基づき、差動対を駆動する電流源を制御し差動増幅器の相互コンダクタンスｇｍを可変制御するようにしてもよい。

差動出力信号Ｖｏｕｔ２＋、Ｖｏｕｔ２−は、入力差動−出力単相型増幅器３に入力される。

この入力差動−出力単相型増幅器３は、エミッタが共通接続された差動対トランジスタＱ１５、Ｑ１６と、差動対トランジスタＱ１５、Ｑ１６の共通エミッタとグランドＧＮＤ間に接続された電流源トランジスタＱ１３と抵抗Ｒ６と、差動対トランジスタＱ１５、Ｑ１６の出力（コレクタ）と電源Ｖｃｃ間にそれぞれ接続され、ベース同士が接続されトランジスタＱＰ１１、ＱＰ１２と、を備え、トランジスタＱＰ１１、ＱＰ１２の共通接続されたベースとＧＮＤ間にはトランジスタＱＰ１０を備えている。電源Ｖｃｃとグランド間にトランジスタＱＰ１７、トランジスタＱ１２、抵抗Ｒ５の直列回路を備え、トランジスタＱＰ１７のベースはトランジスタＱＰ１１のコレクタに接続され、トランジスタＱ１２のベースがバイアス電圧Ｖ１に接続されている。電源Ｖｃｃとグランド間にトランジスタＱＰ２１、トランジスタＱ１４、抵抗Ｒ７の直列回路を備え、トランジスタＱＰ２１のベースはトランジスタＱＰ１２のコレクタに接続され、トランジスタＱ１４のベースはバイアス電圧Ｖ１に接続されている。

トランジスタＱ１６、Ｑ１５のベースは抵抗Ｒ５、Ｒ６の一端と容量Ｃ２、Ｃ３の接続点にそれぞれ接続され、抵抗Ｒ５、Ｒ６の他端は、電圧源Ｖ１の一端（出力端）に共通接続されている。この例では、電圧源Ｖ１の他端はグランドに接続されている。

さらに、本実施例においては、ＰＮＰトランジスタの低ｈＦＥ（直流電流増幅率）が起因で動作点が不均衡となることを回避するために、ベース電流補償用トランジスタＱＰ１０が設けられている。トランジスタＱＰ１０でＶＢＥ（ベースーエミッタ間電圧）分動作点が降下するため、低電圧駆動可能なように、ＮＰＮトランジスタＱ１７を備え、ＶＢＥ＿Ｑ１７分動作点を戻すように工夫された回路構成になっている。

また、トランジスタＱ２１は、トランジスタＱ１７とのＤＣ動作点を極力均衡に保つため対称形に備え、オペアンプ自身のＤＣバランスの不均衡により、出力部Ｖｏｕｔ３＋のＤＣ電位が飽和しないように構成されている。

ダイオード検波回路１〜増幅器３で増幅された検波信号Ｖｏｕｔ３＋は、最終段の２値化回路４に入力され、２値化回路４は、入力した検波信号Ｖｏｕｔ３＋をＬｏｗ（０Ｖ）／Ｈｉｇｈ（ＶＣＣ）の２値信号に変換し検波信号を出力する。

２値化回路４は、エミッタが共通接続された差動対トランジスタＱ２３、Ｑ２４と、差動対トランジスタＱ２３、Ｑ２４の共通エミッタとグランドＧＮＤ間に接続された電流源トランジスタＱ２２と、抵抗Ｒ８と、差動対トランジスタＱ２３、Ｑ２４の出力（コレクタ）と電源Ｖｃｃ間にそれぞれ接続されダイオード接続されたトランジスタＱＰ１３、ＱＰ１４と、を備えている。トランジスタＱ２３には、閾値電圧ＶＲＥＦが入力される。すなわち、トランジスタＱ２３のベースは抵抗Ｒ１１を介して電圧源Ｖ３（電圧可変型）に接続されている。またトランジスタＱ２４のベースは抵抗Ｒ１２を介して電圧源Ｖ２に接続されている。トランジスタＱＰ１３とトランジスタＱＰ１５とがカレントミラーをなしトランジスタＱ２３のコレクタ電流を折り返し、トランジスタＱ２５、Ｑ２６よりなるカレントミラーに入力し、トランジスタＱ２６より出力端子ＯＵＴを駆動（放電駆動）する。トランジスタＱＰ１４とトランジスタＱＰ１６とがカレントミラーをなしトランジスタＱ２４のコレクタ電流を折り返し、トランジスタＱＰ１６から出力端子ＯＵＴを駆動し（充電駆動）、出力端子ＯＵＴに、Ｌｏｗ（グランド電位：０Ｖ）／Ｈｉｇｈ（電源電位：ＶＣＣ）の検出信号が現れる。

また、増幅器３の出力信号Ｖｏｕｔ３＋のＳ／Ｎの状況により、２値化回路４の閾値電圧ＶＲＥＦを調整することで、信号（Ｓｉｇｎａｌ）と雑音（Ｎｏｉｓｅ）を切り分け、信号成分のみを抽出することで、２値化回路４の誤動作を防いでいる。

なお、図１に示した構成例においては、バイポーラトランジスタを用いているが、増幅器２、３の及び２値化回路４は、ＣＭＯＳトランジスタを用いてもよいことは勿論である。

本実施例の動作を説明する。アンテナ５から入力された高周波信号がインピーダンス整合回路（マッチング回路）６を介してダイオード検波回路１に入力する。前述したとおり、ダイオード検波回路１は、半波２倍圧形式（ＮＰＮダイオード２段）のダイオード検波回路であり定電流源を備え、出力部には電圧平滑用の容量Ｃ０、Ｃ１を備える。ダイオード検波回路１では、低電流化のために電流を絞ると、インピーダンス（抵抗成分）が高くなり、熱雑音を発生するとともに雑音指数が悪化し検出感度が悪くなる。受信検出感度を向上させるために、ダイオード検波回路１の信号検出効率とともに雑音低下を目的として、定電流源（Ｑ４とＲ０、Ｑ５とＲ１）の電流設定の最適化を行なう必要がある。

図３に、図１に示した本実施例におけるダイオード検波回路（半波２倍圧形式）の動作原理を示す。ダイオード検波回路１は、電源ＶｃｃとグランドＧＮＤ間に接続されたダイオードＤ１、Ｄ２と容量Ｃ０の直列回路を備え、ダイオードＤ２のアノードに入力信号が入力され、ダイオードＤ２のカソードは電流源が接続される。ダイオード検波回路１は、包絡線検波を行い、振幅変調（ＡＭ変調）を復調し、ある周波数キャリアに対しＡＭ的なバースト（間欠）信号成分を検波する。図３（Ｂ）の入力信号に対して図３（Ｃ）の出力検波信号が出力される。

図４に、図３（Ａ）に示した信号設定におけるダイオード検波特性の一例を示す。すなわち、高周波信号としては、
キャリア周波数：２．５ＧＨｚ、
ＡＭ変調：１ＫＨｚ、
変調指数：９０％、
入力電力：−６０ｄＢｍ、
に設定時のシミュレーション結果である。図４（Ａ）は、ダイオード検波回路電流とダイオード検波回路出力ノイズ電力（ｄＢｍ／Ｈｚ）、図４（Ｂ）は、ダイオード検波回路電流と検波信号出力電圧（Ｖ）の関係を示すグラフである。

図４に示すように、ダイオードの雑音特性は電流を増加することで改善していくが、検波効率は電流を流しすぎると減少してしまう。どちらも雑音指数に関わり、受信検波感度に影響する。特に制限されないが、本実施例では、具体例として、両方の特性を考慮し、ダイオード検波回路１の電流設定を２ｕＡ程度としている。この電流設定では消費電流と受信感度のバランスを考慮した値である。

本実施例においては、検波回路１の後段には、低電圧駆動が可能なように、ＣＭＦＢ回路付き入出力差動型増幅器２を備え、ＣＭＦＢ回路は、ＱＰ２、ＱＰ３、Ｑ７、Ｑ８からなる差動回路を備え、差動対トランジスタＱＰ２、ＱＰ３の出力対（ＱＰ２、Ｑ７のコレクタ共通部と、ＱＰ３、Ｑ８のコレクタ共通部）の差動出力電圧の平均値を検出し、トランジスタＱ７、Ｑ８のベースに信号を戻し、トランジスタＱ７、Ｑ８のベース電圧を制御することで、完全な入出力差動信号を取り扱うことが可能となる。

本実施例によれば、かかる構成により、同相電圧除去比（ＣＭＲＲ）と電源電圧除去比（ＰＳＲＲ）が向上し、高利得時に安定動作が可能となり、その結果として、高受信感度が得られる。

また実製造プロセス工程において、トランジスタ特性のアンバランスから生じるオフセット電圧を考慮しなければならない。増幅器自体の入力オフセット電圧を１ｍＶ程度を想定した場合、電源電圧１．６Ｖ程度まで回路動作を考慮すると、各増幅段の最大電圧利得は、５０ｄＢ程度に設定しないと、差動対トランジスタＱＰ２、ＱＰ３の出力対（ＱＰ２、Ｑ７のコレクタ共通部と、ＱＰ３、Ｑ８のコレクタ共通部）の出力ＤＣ電位が、入力オフセット電圧×増幅器電圧利得分で出力オフセット電圧を持ち、オフセット電圧飽和により、所望の電圧利得が得られない場合があるので注意が必要である。

本実施例においては、ＣＭＦＢ付きの入出力差動型増幅器２の出力差動信号Ｖｏｕｔ２が、入力差動−出力単相型増幅器３に入力される。この増幅器３は、差動対（ＮＰＮトランジスタＱ１５、Ｑ１６）を備え、カレントミラー型能動負荷ＱＰ１１、ＱＰ１２を備え、高電圧利得を得る。前述したように、トランジスタＱ２１は、トランジスタＱ１７とのＤＣ動作点を極力均衡に保つため対称形に備え、オペアンプ自身のＤＣバランスの不均衡により出力部Ｖｏｕｔ３＋のＤＣ電位が飽和しないように構成されている。増幅器３についても入力オフセット電圧による出力部飽和に注意を払わなければならない。

増幅器２、３については、高受信検出感度を得るために、２段増幅器の電圧利得を大きくとりたいところであるが、増幅器のオフセット電圧による増幅器の飽和と低電圧駆動という観点から２、３の増幅器の電圧利得は９０〜１００ｄＢ程度が最適となる。

そして、ダイオード検波回路１〜増幅器３で増幅された検波信号Ｖｏｕｔ３＋を、２値化回路４によって、Ｌｏｗ（０Ｖ）／Ｈｉｇｈ（ＶＣＣ）の信号に変換し、検波信号を出力する。Ｖｏｕｔ３＋のＳ／Ｎの状況により、２値化回路４の閾値電圧ＶＲＥＦを調整し、信号成分のみを抽出する。Ｖｏｕｔ３＋のＳＮＲについては、前記式（１）で与えられる。

図５（Ａ）は、図１に示した実施例のシミュレーションの入力信号（キャリア周波数２．５ＧＨｚ、ＡＭ変調１ＫＨｚ、変調指数９０％、入力電力−６５ｄＢｍ）、図５（Ｂ）はシミュレーションの出力電圧波形図１の出力端子ＯＵＴの電圧波形）を示す図である。ただし、ＶＣＣ＝１．６Ｖ、検波回路全電流は２０μＡである。

本実施例の作用効果を以下に説明する。本実施例においては、同相信号除去比（ＣＭＲＲ）、電源電圧変動除去比（ＰＳＲＲ）の問題に関して、低電圧駆動可能であることを前提として、ＣＭＦＢ回路付き入出力差動型増幅器２を備えている。ＣＭＦＢ回路は、差動対トランジスタＱＰ２、ＱＰ３の差動信号出力電圧の平均値を検出し、能動負荷トランジスタＱ７、Ｑ８のベース電圧を制御することで、完全な入出力差動信号を取り扱うことが可能となる。２段増幅器構成にすることで、同相電圧除去比と電源電圧除去比が向上し、高利得時に安定動作が可能となり、高受信感度が得られる。

また、２値化回路４の入力部閾値電圧ＶＲＥＦを調整することで、入力信号部のノイズ電圧によるコンパレータの誤動作を抑えることが出来る。

本発明では、高周波信号を検出する高周波信号検出回路において、低電圧駆動、低消費電力化、高受信検出感度化を回路安定動作の中で達成することができ、ＲＦＩＤ、ＺｉｇＢｅｅ、ＤＳＲＣシステム等の無線通信機器において、高周波信号を受信した際に送受信回路を動作させるための起動信号を出力する回路に用いるのに有効である。

なお、上記の特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。

本発明の一実施例の構成を示す図である。 （Ａ）はＶｏｕｔ３＋の出力信号波形、（Ｂ）は２値化回路の閾値設定を説明するための図である。 （Ａ）はダイオード検波回路（半波２倍圧形式）、（Ｂ）は入力信号、（Ｃ）は出力検波信号を示す図である。 （Ａ）はダイオード検波回路の出力ノイズ電圧特性、（Ｂ）は検波信号出力電圧特性を示す図である。 （Ａ）は回路シミュレーションの入力信号波形、（Ｂ）は回路シミュレーションの出力信号波形を示す図である。 本発明と特許文献１の特性（ＰＳＲＲ、ＣＭＲＲ）を対比して示す図である。 特許文献１に開示された構成を示す図である。

符号の説明

１ ダイオード検波回路
２ ＣＭＦＢ回路付き入出力差動型増幅器
３ 入力差動−出力単相型増幅器
４ ２値化回路
５、１１ アンテナ
６、１０ インピーダンス整合回路
１００ 検波回路
２００ 増幅部

Claims (6)

1. 入力信号をダイオード検波するダイオード検波回路と、
   前記ダイオード検波回路の出力を差動で受け差動出力信号を出力する差動増幅回路と、前記差動増幅回路の差動出力信号の中点に対応する電圧が所定の電圧と同電圧となるように前記差動増幅回路を帰還制御するコモンモードフィードバック回路と、を有するコモンモードフィードバック回路付入力差動−出力差動型増幅器と、
   前記差動増幅回路の差動出力信号を受け単相の出力信号を出力する入力差動−出力単相型増幅器と、
   を備えたことを特徴とする高周波信号検波回路。
2. 前記入力差動−出力単相型増幅器の出力信号を受け閾値電圧と比較することで２値化して出力する２値化回路を備え、前記閾値電圧は調整自在とされてなる、ことを特徴とする請求項１記載の高周波信号検波回路。
3. 前記コモンモードフィードバック回路付入力差動−出力差動型増幅器において、
   前記差動増幅回路は、
   第１の電流源で駆動され、前記ダイオード検波回路からの出力を差動入力する第１の差動対と、前記第１の差動対の負荷回路と、を備え、前記負荷回路は、制御端子が共通接続された第１のトランジスタ対を備え、
   前記コモンモードフィードバック回路は、
   第２、第３の電流源でそれぞれ駆動され、負荷回路を共通とする、前記第２、第３の差動対を備え、
   前記第２の差動対の入力対の一方と前記第３の差動対の入力対の一方には、前記所定の電圧が共通に供給され、
   前記第２の差動対の入力対の他方と前記第３の差動対の入力対の他方が、前記第１の差動対の出力対にそれぞれ接続され、
   前記第２の差動対の出力対のうち前記第２の差動対の前記入力対の一方に対応する一方の出力と、前記第３の差動対の出力対のうち前記第３の差動対の前記入力対の一方に対応する一方の出力同士は共通に接続されており、
   前記第２の差動対の出力対のうち前記第２の差動対の前記入力対の他方に対応する他方の出力と、前記第３の差動対の出力対のうち前記第３の差動対の前記入力対の他方に対応する他方の出力同士は共通に接続されており、
   前記第２、第３の差動対の出力対の共通接続された一方の出力が、前記第１の差動対の負荷回路を構成する第１のトランジスタ対の共通接続された制御端子に接続されている、ことを特徴とする請求項１又は２記載の高周波信号検波回路。
4. 前記入力差動−出力単相型増幅器は、
   前記コモンモードフィードバック回路付入力差動−出力差動型増幅器の差動出力信号を差動で受ける第４の差動対と、
   前記第４の差動対の負荷回路と、
   を備え、前記第４の差動対の負荷回路は、前記第４の差動対の出力対と第１の電源間に接続され、制御端子が共通に接続された第２のトランジスタ対を備え、
   前記第２のトランジスタ対の共通接続された制御端子と第２の電源間に接続された第１のトランジスタと、
   前記第１、第２の電源間に直列に接続された第２のトランジスタ及び第４の電流源と、
   前記第１、第２の電源間に直列に接続された第３のトランジスタと第５の電流源と、
   をさらに備え、
   前記第２、第３のトランジスタの制御端子は、前記第４の差動対の出力対にそれぞれ接続され、
   前記第１のトランジスタの制御端子は、前記第２のトランジスタと前記第４の電流源の接続点に接続され、
   前記第４の差動対の出力対の１つの出力から単相の出力信号が出力されることを特徴とする請求項１乃至３のいずれか一記載の高周波信号検波回路。
5. 前記２値化回路は、
   第６の電流源で駆動され、入力差動−出力単相型増幅器の出力信号と前記閾値電圧とを差動で受ける第５の差動対を備え、
   前記第５の差動対の出力対の一方の出力に入力側が接続された第１のカレントミラー回路と、
   前記第５の差動対の出力対の他方の出力に入力側が接続され、出力側が出力端子に接続された第２のカレントミラー回路と、
   前記第１のカレントミラーの出力側に入力側が接続され、出力側が前記出力端子に接続された第３のカレントミラー回路を備え、
   前記第２、第３のカレントミラー回路の出力側のトランジスタが、前記出力端子を２値に駆動する、ことを特徴とする請求項１乃至４のいずれか一記載の高周波信号検波回路。
6. 検波回路全体での電圧利得と雑音指数により算出されたノイズ電圧に対し、４倍程度の差電圧を前記２値化回路の閾値電圧とする、ことを特徴とする請求項５記載の高周波信号検波回路。

Images