JP2004194301A - 起動信号出力回路及び判定回路 - Google Patents

Abstract

【課題】小型、高感度、低消費電力で、更には、使用可能な温度範囲の広い起動信号出力回路を実現すること。
【解決手段】特定周波数の高周波電力（ＲＦ）を入力して直流電位（ＤＣ）を出力するＲＦ／ＤＣ変換回路を有する起動信号出力回路において、高周波電力を検知する検知ダイオードを有して成る倍電圧検波回路と、前述の差動対トランジスタＴｒＬ，ＴｒＲに相当するトランジスタＴｒ３１，Ｔｒ３２を有する差動増幅器と、カレントミラー回路とを有する検出・増幅部を備え、差動対トランジスタの一方Ｔｒ３１（ＴｒＬ）のベース電流を検知ダイオードを流れる電流の直流成分と略一致させ、更に、差動対トランジスタＴｒ３１，Ｔｒ３２（ＴｒＲ）を流れる電流の合計をカレントミラー回路で略一定に規定した。倍電圧検波回路は差動増幅器と巧く組み合わせて検出・増幅部２１０に具備した。
【選択図】図１３

Description

本発明は、特定周波数の高周波電力（ＲＦ）を入力して直流電位（ＤＣ）を出力するＲＦ／ＤＣ変換回路を有する起動信号出力回路と、その起動信号出力回路等に非常に有用な判定回路に関する。
ただし、上記の直流電位（ＤＣ）とは、上記の高周波電力（ＲＦ）の波形の包絡線によって決定される波形のレベル（振幅）が略一定、或いは略一定以上である期間に生じる検知ダイオードからの検出電位に基づいて生成される出力電位を意味している。

したがって、上記の高周波電力（ＲＦ）が断続的に到来したり、或いはその到来が周期的であったりした場合には、上記の直流電位（ＤＣ）の波形も周期的と成り得るが、例えばその様に上記の直流電位（ＤＣ）が周期的或いは間欠的に変動する場合においても、勿論、本発明の有用性は普遍である。
即ち、上記の直流電位（ＤＣ）は、検出対象の高周波電力（ＲＦ）の電力レベル自身が変動したり間欠したりする場合には、それに伴って変動したり間欠したりするが、以下、その様な電位も、上記の直流電位（ＤＣ）に含むものと考える。

本願発明の起動信号出力回路を有する移動体通信機に適する分野は、ＥＴＣ、スマートプレート、ＬＡＮ、監視システム、或いは、車両等のキーフリーシステム等を挙げることができる。

特許文献等の下記の諸文献の内、特許文献１乃至特許文献３は、ダイオード検波による高周波検出技術に係わる。図３６、図３７は、従来の高周波検出回路を例示する回路図である。高周波電力を直流に変換するためには、例えば図３６、或いは図３７のダイオードＤが奏する半波整流作用を利用するが、この時、低消費電力を考慮して、直流バイアスを例えば約１μＡ程度にまで絞っておくためには、３Ｖの電源を用いた場合、図３６、図３７の何れの場合も、そこに用いる抵抗としては、数ＭΩオーダーの抵抗が必要となる。

図３８は、従来の一般的或いは代表的な起動信号出力回路の構成を例示する回路図であり、図３７の検波回路と一般的な差動増幅器とを組み合わせて用いた回路構成を有する。この様な従来装置に関しては、例えば、上記の特許文献４や特許文献５等にもその応用が見られる。図３８の回路構成では、図３７のキャパシタＣ₀₀は、マッチング回路（ＭＣ）の中に信号伝達線路上に直列に配置されている。

また、他方、入力電位の高低を判定する従来の判定回路としては、例えば、上記の非特許文献１に記載されている回路等が一般にも広く知られている。図３９に、その従来の判定回路（検波および検出回路）を示す。この回路図は、超音波距離測定装置の検出部を示すものである。例えば本図３９−Ｂに例示される様に、この様な従来の判定処理は、ｍＡオーダーの電流を必要とするオペアンプを使って構成された比較器によって実行されている。
特許第２５６１０２３号公報 特許第２６０５８２７号公報 特開平４−２９１１６７号公報 特許第３２０２６２４号公報 特開平１０−５６３３３号公報 井上誠一著、「作って学ぶ電子回路工作入門」、総合電子出版 伊東規之、「テキストブック電子回路」、日本理工出版会 伊藤信之、「ＲＦ ＣＭＯＳ回路設計技術」、トリケップス 鈴木憲次、「高周波回路の設計・製作」、ＣＱ出版社

しかしながら、電池動作などを前提とする時、ｍＡオーダーの電流を必要とするオペアンプを採用していたのでは、所望の低消費電力化は難しい。また、例えば、周知のヘテロダイン検波を実施すれば、−６０ｄＢｍ程度の低レベルの高周波電力を検波することができるが、この様な装置においては、発信機やＬＡＮ、ミキサ等を常時動作させていなければならないので、待機時間中の消費電力を抑制することは難しく、やはり目的の低消費電力化にならない。
一方、ダイオードによる従来の検知方式では、検知感度を高くすることが難しい。
即ち、これらの事情が、検波回路の高感度化と低消費電力化との両立を難しくしている主な要因であると考えられる。

また、より適用範囲の幅広い起動信号出力回路を製造し実用化するためには、上記の諸問題の他にも、更に、以下の２つの問題をも解決することが必要であると考えられる。
（１）温度環境への適応性の問題
起動信号出力回路を例えばＥＴＣやスマートプレート等に利用する際の温度環境としては、−３０℃〜＋６０℃程度の温度範囲において適用可能であることが望ましい。

（ａ）電源電圧の低下に対する耐性
図４０は、市販されているリチウム電池の放電温度特性を例示するグラフである。この電池は、円筒形の二酸化マンガンリチウム電池であり、公称電圧は３Ｖで、想定される連続標準負荷は２０ｍＡ、使用温度範囲は−４０°〜＋７０°である。このグラフには、放電負荷を６０Ωにして、約３０時間にわたって出力電位を測定した結果が示されているが、例えばこの様に、乾電池の出力電圧は、温度に大きく依存し、電池の使用状況によっては、出力電圧は常温の初期電圧よりも著しく低下することがある。
したがって、電池動作を考える場合、特に寒冷地等での電池使用などをも目的の起動信号出力回路に対して想定する場合には、電源電圧の低下に関する強い耐性が要求されることが判る。

一方、回路動作を考えると、起動信号出力回路では、検知ダイオードのＤＣ成分を増幅する必要から、従来例（図３８）のダイオード検出部の出力点Ｐ１とアンプの入力点Ｐ２とは直接接続する必要がある。このため、検知ダイオードとアンプとのバイアスは独立にはできない。従って、電池から与えられる電源電圧Ｖccが低下した場合にも、検知出力を一定に保つためには、ダイオード検出部の出力点Ｐ１の電位と、アンプ側の入力点Ｐ２の電位と、そのアンプに用いるバイアス電圧Ｖbbとを常時バランスよく維持しながら、電源電圧の経時的低下と共に低下させる必要がある。

例えば、図３８の起動信号出力回路９００において、ある電源電圧Ｖccで、ダイオード検出部やアンプが適切に動作する様に、Ｒ１、Ｒ２の抵抗値等を適当に設定しても、電源電圧Ｖccが低下してしまえば、バイアス状態も変化する。
しかし、この時、ダイオード検出部のバイアスと同様に、アンプ部のバイアスも適度にバランス良く下がらなければ、電源電圧Ｖccが大きく低下した場合に、起動信号出力回路９００は回路全体として適切には動作しない。言い換えれば、このような電源の出力電圧の低下に関する問題に対処可能な柔軟な対応機構（バランス作用）を持っていない従来構成の回路（例：図３８の起動信号出力回路９００等）は、時として誤動作する恐れがある。
或いは、正確な動作が可能であっても、その際の電源電圧の適正範囲は狭くなるので、電池を電源とした場合には、使用可能な時間が短くなる。

（ｂ）ノイズに対する耐性
また、高温環境においては、例えばＭＯＳＦＥＴを回路に使用した際にしばしば見られる様に、熱雑音やフリッカーノイズなどが回路内部に発生し易くなるため、回路内部で発生するノイズに対しても、一定の耐性を備えておく必要がある。即ち、例えば上記の様な幅広い温度環境においても、感度の高い起動信号出力回路を実現するためには、これらの内部ノイズに関しても高いＳ／Ｎ比を確保しておく必要がある。

（２）判定回路の消費電力の問題
ＲＦからＤＣに変換した後、オン／オフ（信号が到来したか否か）を判定する判定回路が必要であるが、この様な判定回路を追加することは、前述の図３９−Ｂの回路構成等からも判る様に、消費電力の増加につながる。即ち、所望の起動信号出力回路の全体を、常時低電圧、低電流で動作させることは容易ではない。

例えば、ＲＦ／ＤＣ変換器を作製する際に想定し得る、ｍＡオーダーの電流を必要とする周辺装置としては、バイアス電圧を確保するためのＤＣ−ＤＣコンバータや、レギュレータ、或いは、ＲＦ／ＤＣ変換器が出力した結果を増幅・二値化するためのオペアンプや、電圧比較器等が考えられる。しかし、これらの周辺装置をも常時動作させておかなくてはならない装置構成を採用していたのでは、結局のところ装置全体としては、極めて消費電力の低い起動信号出力回路を構成することはできない。
また、この様な問題は、電池駆動の場合などに、特に表面化或いは顕在化する。したがって、回路全体としての消費電力を低く抑制するためには、起動信号出力回路は単独で独自の低消費電力の判定回路を備える必要があるものと考えられる。

更に、大対抗の問題にも注意が必要である。例えば図３７の様に、数ＭΩ程度の大抵抗をＩＣチップ上で実現すると、抵抗素子が長くなるので、大きなスペースが必要となる。その結果、抵抗素子のグランドに対する対峙面積が大きくなり、チップ上の抵抗と基板内のグランド間に寄生容量と寄生抵抗を生じ、高周波電力は基板にリークすることとなる。よって、このような単純な構成では、例えば５．８ＧＨｚ、−６０ｄＢｍといった低レベルの高周波電力をダイオードで直流に変換することができない。

また、ダイオード検波に関するその他の問題点としては、例えば、負荷抵抗が大きくなる場合、ダイオードのアノード／カソード間の印加電圧が小さくなることによって、高周波電力を直流に変換できなくなる問題や、更には、たとえ高周波電力を直流に変換できた場合でも、ダイオードの出力電位変動が、バイアスの変動によるものか、或いは高周波電力の直流変換によって生成されたものなのか、区別がつかなくなってしまうなどの問題も挙げることができる。

本発明は、上記の課題を解決するために成されたものであり、その目的は、小型、高感度、低消費電力の起動信号出力回路を実現することである。
また、本発明の更なる目的は、電池駆動する場合においても、使用可能な温度範囲の広い起動信号出力回路を実現することである。
ただし、上記の個々の目的は、本発明の個々の手段の内の少なくとも何れか１つによって、個々に達成されれば十分なのであって、本願の個々の発明は、上記の全ての課題を同時に解決し得る手段が存在することを必ずしも保証するものではない。

上記の課題を解決するためには、以下の手段が有効である。
即ち、本発明の第１の手段は、特定周波数の高周波電力（ＲＦ）を入力して直流電位（ＤＣ）を出力するＲＦ／ＤＣ変換回路を有する起動信号出力回路において、高周波電力を検知する検知ダイオードＱ１と、この検知ダイオードＱ１が出力する電流の直流成分Ｉ_Q1を増幅するトランジスタＴｒＬと、このトランジスタＴｒＬを回路要素として含むカレントミラー回路とを備えた検出・増幅部を設け、このトランジスタＴｒＬのベース電流Ｉ_B を上記の直流成分Ｉ_Q1と略一致させ、トランジスタＴｒＬのエミッタ電流Ｉ_E をカレントミラー回路によって制限することである。

また、本発明の第２の手段は、上記の第１の手段のカレントミラー回路において、エミッタ端子が所定の接地点または給電点に接続され、かつ、所定の負荷が与えられることにより、その起動信号出力回路の全体の電流量を決定する基準トランジスタと、エミッタ端子が基準トランジスタのエミッタ端子に接続され、かつ、基準トランジスタとベース端子同士が接続されることにより、基準トランジスタとそれぞれ略同量の電流を通す複数の従属トランジスタとを備えることである。

また、本発明の第３の手段は、上記の第１または第２の手段において、差動増幅器を備え、その差動増幅器の信号入力部に配置される差動対トランジスタの一方を上記のトランジスタＴｒＬで構成し、この差動増幅器を流れる電流の合計をカレントミラー回路によって略一定に規定することである。

また、本発明の第４の手段は、上記の第３の手段において、高周波電力を検知しない非検知ダイオードＱ２を、上記の検知ダイオードＱ１に対して少なくとも論理的には略対称形に備え、その起動信号出力回路に前記高周波電力が入力されていない時に、その非検知ダイオードＱ２のカソード端子から、差動対トランジスタのもう片方のトランジスタＴｒＲのベース端子に、検知ダイオードＱ１のカソード端子電圧と同じ電圧を出力することである。
ただし、ここで言う「少なくとも論理的には略対称形」とは、回路が物理的にも略対称形である必要性は必ずしもなく、回路形式が回路図上において略対称的であれば十分であることを意味するものである。

また、本発明の第５の手段は、上記の第４の手段において、上記の差動増幅器を中心とする差動回路の全体的回路形式を略対称形に構成することである。

また、本発明の第６の手段は、上記の第３乃至第５の何れか１つの手段において、差動増幅器の負荷として、２つのＭＯＳＦＥＴから成るカレントミラー回路構成のアクティブ負荷を採用することである。

また、本発明の第７の手段は、上記の第６の手段において、２つのＭＯＳＦＥＴの何れについても、ゲート長を１μｍ以上、ゲート幅を２μｍ以上にすることである。

また、本発明の第８の手段は、上記の第１乃至第７の何れか１つの手段において、検知ダイオードＱ１の高周波電力が入力される第１端子側に、高周波電力を効率よく入力するためのマッチング回路を接続することである。

また、本発明の第９の手段は、上記の第１乃至第８の何れか１つの手段において、特定周波数に対してスタブ又は共振器の両極間がショートになる様に、検知ダイオードＱ１の高周波電力が出力される第２端子側に、スタブ又は共振器を接続することである。

また、本発明の第１０の手段は、上記の第１乃至第９の何れか１つの手段において、ベースとコレクタとを直接接続して検知ダイオードＱ１の高周波電力が入力される第１端子とし、エミッタを検知ダイオードＱ１の高周波電力が出力される第２端子としたＮＰＮ形又はＰＮＰ形のトランジスタから上記の検知ダイオードＱ１を構成することである。

また、本発明の第１１の手段は、上記の第１乃至第１０の何れか１つの手段において、検知ダイオードＱ１のアノード端に、高周波電力の入力部に位置するキャパシタＣ１の出力端と、アノード端が高周波的に接地されたダイオードＤ１のカソード端とを接続し、かつ、検知ダイオードＱ１のカソード端に、一端が高周波的に接地されたキャパシタＣ２の他端を接続することにより構成される倍電圧検波回路を上記の検出・増幅部に備えることである。

ただし、上記のキャパシタＣ１は、上記の検出・増幅部と所定のマッチング回路との間に配置しても良いし、上記の検出・増幅部の高周波電力入力部として構成しても良いし、或いは、所定のマッチング回路の一部として構成しても良い。この様な判別は、どこまでがマッチング回路であり、どこからが検出・増幅部であるかと言う単なる定義（区分け）の問題に帰着するに過ぎない。

また、本発明の第１２の手段は、上記の第１乃至第１１の何れか１つの手段において、ＣＭＯＳを用いて構成された二値化回路を上記の起動信号出力回路の後段に設け、この二値化回路により、上記の起動信号出力回路の出力信号を二値化することである。

また、本発明の第１３の手段は、論理的に略対象形の差動増幅器を有して成り、入力レベルを基準電位と比較する判定回路において、差動増幅器の負荷部を構成しつつ、差動増幅器を流れる電流を規定する、少なくとも論理的には略対称形に相対峙した１対の負荷抵抗Ｒａ，Ｒｂに関して、高周波電力の入力の有無に伴って入力レベルが変動する入力変動側の負荷抵抗Ｒａを判定基準入力側の負荷抵抗Ｒｂよりも小さく設定することである。

また、本発明の第１４の手段は、上記の第１３の手段において、負荷抵抗Ｒａと負荷抵抗Ｒｂとの差分ΔＲ（≡Ｒｂ−Ｒａ＞０）を任意に調整することにより、入力電位に対する出力電位の感度を自在に設定することである。

また、本発明の第１５の手段は、論理的に略対象形の差動増幅器を有して成り、入力レベルを基準電位と比較する判定回路において、差動増幅器を流れる電流を規定する、差動増幅器の負荷部を、カレントミラー回路構成で負荷が非対称のアクティブ負荷から構成することである。

また、本発明の第１６の手段は、上記の第１５の手段において、上記のアクティブ負荷を２つのバイポーラトランジスタから構成することである。

また、本発明の第１７の手段は、上記の第１３乃至第１６の何れか１つの手段において、上記の差動増幅器に、２つのトランジスタをダーリントン接続することにより構成した増幅部を計２組、少なくとも論理的には略対称形に相対峙させて備えることである。

また、本発明の第１８の手段は、上記の第１３乃至第１７の何れか１つの手段において、ＣＭＯＳを用いて構成された二値化回路を上記の判定回路の後段に備え、この二値化回路で、上記の判定回路が出力した判定結果を二値化することである。

また、本発明の第１９の手段は、特定周波数の高周波電力（ＲＦ）を入力して直流電位（ＤＣ）を出力するＲＦ／ＤＣ変換回路を有する起動信号出力回路において、上記の第１３乃至第１８の何れか１つの手段に基づいて構成された判定回路を備えることである。

また、本発明の第２０の手段は、上記の第１乃至第１２の何れか１つの手段において、請求項１３乃至請求項１８の何れか１項に記載の判定回路を備えることである。

また、本発明の第２１の手段は、上記の第１乃至第１２の何れか１つの手段、或いは上記の第１９または第２０の手段において、スタブ、共振器、インダクタ、又は平滑キャパシタ等を用いて構成される低域フィルタ、又は低域増幅回路を具備することにより、検知ダイオードＱ１の検出電位（δｖ）に対する直流電位（ＤＣ）の伝達関数に関して、周波数に対し特に直流近傍で急峻に単調減少する狭帯域のローパスフィルタ特性を与えることである。
以上の本発明の手段により、前記の課題を効果的、或いは合理的に解決することができる。上記の本発明の手段によって得られる効果は以下の通りである。

本発明の最も大きな特徴部分としては、差動増幅器のバイアス電圧やバイアス電流を規定するダイオードを用いて検知ダイオードを兼ねる回路構成を採用すること（請求項３）により、差動増幅器の中に検波回路を巧く組み込んだ点（：主要な特徴１）や、或いは、カレントミラー回路を使って検波回路のバイアス電流を巧く絞り込んだ点（：主要な特徴２）等を挙げることができる。
以下、各請求項の記載順序に従い、上記の主要な特徴１の作用・効果の説明に先立って、まず、本発明の第１及び第２の手段により具現される上記の主要な特徴２に付いて、先に説明する。

本発明の第１の手段によれば、検知ダイオードＱ１とトランジスタＴｒＬに流れるバイアス電流は、カレントミラー回路により決定される一定の電流により安定して制御されている。即ち、単一の電源電圧からカレントミラー回路によって安定して供給される電流によって上記の各回路要素は動作するので、電源電圧が低下して、バイアス電流が低下しても、各回路要素には相対的に低下したバイアス電流が供給される。この結果、動作可能な電源電圧の下限値をより低下させることができる。よって、温度変化に対して強くなり、動作可能時間を長くすることができる。

さらに、トランジスタＴｒＬのベース電流が検知ダイオードＱ１を流れる電流となるように、トランジスタＴｒＬと検知ダイオードＱ１とを接続しているので、検知ダイオードＱ１を流れるバイアス電流をトランジスタＴｒＬを流れる電流の電流増幅率β分の１に減少させることができる。即ち、トランジスタＴｒＬを流れる電流をカレントミラー回路により小さい値に制限することによって、検知ダイオードＱ１のバイアス電流をその電流値の１／βという極めて小さい値に制御することができ、しかもカレントミラー回路によって安定した制御が可能となる。この結果、検知ダイオードＱ１のＶＩ特性における非線形性のより大きい領域を使用できるため、高周波電力を整流した値が大きくなる。即ち、検出感度を向上させることができる。

また、この構成により検知ダイオードＱ１のバイアス電流を極めて小さくすることは、検知ダイオードＱ１の負荷抵抗を極めて大きくしたことと等価である。そして、この負荷抵抗が検知ダイオードＱ１とトランジスタＴｒＬとの接続関係により実現されているのであるから、微小面積で大きな負荷抵抗が構成できたことになり、感度を低下させる原因となる浮遊容量を低減することが可能となる。
したがって、本発明の第１の手段によれば、問題の寄生成分を有する前述のＭΩオーダーの大面積の抵抗を用いる必要がなくなり、よって、上記の高周波リークの問題を解消することも可能になる。

上記の本発明の第１の手段は、例えば上記のカレントミラー回路において、エミッタ端子が所定の接地点または給電点に接続され、かつ、所定の負荷が与えられることにより、その起動信号出力回路の全体の電流量を決定する基準トランジスタと、エミッタ端子が基準トランジスタのエミッタ端子に接続され、かつ、基準トランジスタとベース端子同士が接続されることにより、基準トランジスタとそれぞれ略同量の電流を通す複数の従属トランジスタとを備えること（本発明の第２の手段）により、実現することができる。

例えば、図１のトランジスタＴｒ６はカレントミラー回路の一部を構成しており、そのカレントミラー回路の電流を決定している。以下、この様なトランジスタ（Ｔｒ６）をそのカレントミラー回路の「基準トランジスタ」と呼ぶ。また、例えば図１のトランジスタＴｒ５，Ｔｒ９，Ｔｒ１１等の様に、そのカレントミラー回路において基準トランジスタ（Ｔｒ６）にしたがって略同量の電流を通すトランジスタを、以下、そのカレントミラー回路の「従属トランジスタ」と呼ぶ。

以下、前述の主要な特徴１に付いて説明する。
本発明の第３の手段によれば、差動増幅器を設けて、トランジスタＴｒＬを差動増幅器の差動対トランジスタの一方として、差動増幅器を流れる電流の合計を、カレントミラー回路により一定に制御しているので、第１の手段と同様に、カレントミラー回路により検知ダイオードＱ１とトランジスタＴｒＬを含む差動増幅器を流れるバイアス電流を安定して制御することが可能となる。よって、差動増幅器には単一の電源電圧でバイアス電流をカレントミラー回路により安定して供給できる結果、各回路要素のバイアスが電源変動に対して一様に変化することになる。したがって、第１の手段と同一の効果を奏する。また、差動増幅器を用いることで、検知ダイオードＱ１により整流された直流電圧を電源電圧に応じて変化する参照電圧との差として検出することが可能となり、高周波信号の検出感度が向上すると共に、電源変動に対する検出の安定度が向上する。

また、本発明の第４の手段によれば、差動増幅器に参照電圧を与えるのに、高周波電力を検知しない非検知ダイオードＱ２を検知ダイオードＱ１に対して回路的に対象に差動増幅器に接続しているので、高周波信号が検出されていない期間では、差動出力を零基準とすることが可能となる。また、検知ダイオードＱ１による検知電圧と参照電圧とが、電源電圧の変動や温度変動に対して、両者が同様に変化するので、両者の差に基づいて決定される差動出力にはその変動成分が含まれないことになり、検出精度が向上する。また、この結果、動作可能な電源電圧の下限値をより低下させることができる。

言い換えれば、本発明の第４の手段によれば、検出・増幅部（検波・増幅回路）に差動増幅器を導入した場合に、高周波電力が到来していない時の差動対トランジスタの両バイアス電位を常時ほぼ一致させることができる。このため、両バイアス電位に対する電源電圧のドリフトの悪影響を確実に排除することができる。

ただし、この様な差動増幅器を中心とする回路構成は、必ずしも図２に例示される様に対称構成にする必要はない。例えば、上記の図２の差動増幅器を中心とする回路構成においては、破線で囲まれた部分（平滑キャパシタＣａと共振器Ｒｅｓｏ）が、本発明の第５の手段に基づいて、左右対称に配置されているが、差動対トランジスタの右側のトランジスタＴｒＲのベース端子に接続してある平滑キャパシタＣａや共振器Ｒｅｓｏは、必ずしも必要なものではない。

ここで本質的に重要なことは、高周波電力が到来していない時の両差動対トランジスタの両バイアス電位を概ね一致させておくことである。勿論、理想的には、両者は略一致していることが望ましいが、回路が正常に動作する範囲内にあれば十分である。これらのバイアス電位を与える給電経路上に直列に配された抵抗を有する素子の抵抗値を、例えば用いる素子を左右対称的に構成する（本発明の第５の手段）等して、ほぼ一致させておけば、高周波電力が到来していない時の両差動対トランジスタの両バイアス電位が必然的にほぼ一致する。

また、その様な抵抗を有する各素子の抵抗値は厳密には温度依存性をもつが、バイアス電位を与える給電経路上の抵抗値を決定する各素子を左右対称に配しておけば、両差動対トランジスタの両バイアス電位が、高周波電力が到来していない時には必然的に常時同電位となるので、出力電位の差分（（検出側ＤＣ）−（参照用ＤＣ））の符号が、電源電位の降下などのドリフト要因によって不当に逆転する等の上記の様な不都合が、確実に回避できる。

また、本発明の第５の手段によれば、差動増幅器を中心として構成される検出・増幅部（検波・増幅回路）を設計することが、非常に簡単になる。また、本発明の第５の手段によれば、回路の対称性によって、上記の第４の手段に基づく作用・効果を必然的に得ることができる。

また、本発明の第６の手段によれば、大面積の大きな抵抗等を用いることなく、上記の差動増幅器の負荷を効果的に構成することができる。
また、この様な構成よれば、検出電位入力側と比較参照側の各差動対トランジスタに向う電流（負荷電流）を常時同量に制御することができる。

また、ＭＯＳＦＥＴに付いては、フリッカー雑音が大きいことがよく知られており、特に、製造プロセスにおける製法以外でこれを下げる対策としては、ゲート長及びゲート幅を大きくすることが有効であることが、例えば上記の非特許文献３などからも分かっている。即ち、本発明の第７の手段によれば、効果的にＭＯＳＦＥＴのフリッカー雑音を効果的に抑制することができる。

また、本発明の第８の手段や第９の手段にしたがって、例えば、検知ダイオードをマッチング回路と共振器等で挟んだ構成等を採用すること等により、検知ダイオードの高周波電力が入力される第１端子側に、所望の高周波電力を高率良く印加することができる。

また、本発明の第１０の手段によれば、回路構成の自由度を大きく確保することができる。即ち、本発明は、ＰＮＰ形のトランジスタを検知ダイオード等に用いても実施することができる応用範囲の広いものである。
例えば、図１には、ＮＰＮ形のトランジスタを検知ダイオードや基準トランジスタや従属トランジスタに採用した回路形式を例示してあるが、ＰＮＰ形のトランジスタを略同様に検知ダイオードや基準トランジスタや従属トランジスタに用い、かつ、給電点と接地点とを入れ換えるなどの回路構成の変更を行えば、電流が流れる方向が図１のものとは逆転したカレントミラー回路を構成することも可能である。その様な場合には、基準トランジスタのエミッタ端子は所定の給電点に接続することにより、同様に所望の起動信号出力回路を構成することができる。

また、本発明の第１１の手段によれば、例えば非特許文献４にも例示説明が有る様に、検知ダイオードを回路要素の一つ（昇圧ダイオード）とした昇圧回路（倍電圧整流回路）による倍電圧整流作用により、高い検出感度を得ることができる。

また、本発明の第１２の手段によれば、二値化回路が低消費電力に構成できるので、起動信号出力回路全体としても、低消費電力のものを実現することができる。言い換えれば、本発明によれば、二値化回路よりも前段の検出・増幅部等の回路を低消費電力構成で高性能化できるので、高レベルの直流電位入力を要するＣＭＯＳ回路を後段の二値化回路に用いることも可能となる。

また、本発明の第１３の手段によれば、判定回路において、高周波電力の到来（検出）の有無に伴って変動する２出力における、判定基準電位と検出電位との間の大小関係を、その有無に基づいて大きく反転させることが可能又は容易となる。したがって、この様な設定に従えば、検出感度を高めたり誤検出の確立を大幅に減らしたりすることが可能又は容易となる。
また、これらの設定に従えば、起動信号出力回路全体におけるトランジスタの使用個数や消費電力を効果的に抑制することが可能又は容易となる。

また、本発明の第１４の手段によれば、入力電位に対する出力電位の感度を自在に設定することができる。このオフセット（差分ΔＲ≡Ｒｂ−Ｒａ＞０）は、大きくし過ぎると検出感度を鈍くしてしまい、小さくし過ぎるとノイズにより誤検出が起こり易くなる。このオフセット（差分ΔＲ）の値は、所望の高周波電力の標準とすべき強度（標準的な検出レベル）に対応する検出電位δｖの１／３〜２／３程度に相当する値に設定することが望ましい。

また、以上の判定回路は、ＲＦ／ＤＣ変換回路を有する起動信号出力回路に極めて有効な判定手段を与えるものであるので、本発明の第１９或いは第２０の手段によれば、非常に低消費電力の起動信号出力回路を構成することが可能又は容易となる。

また、本発明の第２１の手段によれば、周波数に対し、特に直流近傍のみが低域濾波及び増幅されるため、その他のノイズ等が効果的に除去でき、よって、従来のダイオード検波よりも感度を大幅に引き上げることができる。
これらの構成を低消費電力のアナログ回路で実現する場合、上記の伝達関数は、通常、周波数に対して単調減少関数となる。

以下、本発明を具体的な実施例に基づいて説明する。
ただし、本発明の実施形態は、以下に示す個々の実施例に限定されるものではない。

図１は、本実施例における起動信号出力回路１００の回路図である。この起動信号出力回路１００は、特定周波数の高周波電力（ＲＦ）を入力して直流電位（ＤＣ）を出力するＲＦ／ＤＣ変換回路を有している。

＜起動信号出力回路１００全体の機能概要＞
この起動信号出力回路１００では、まず、入力電力（高周波）を、マッチング回路と検知ダイオードＱ１とローパスフィルタ（Ｒｅｓｏ，Ｃａ）を経由させてＤＣ化し、これを差動対トランジスタのＴｒＬで増幅し、これにより、差動対トランジスタのＴｒＬ，ＴｒＲの各コレクタ端子間の電位差を増幅する。ＴｒＲのベース端子の電位は、本発明の第５の手段を用いて内部的に設定する。
次段の判定回路１２０では、検出・増幅部１１０にてこの様に検出され増幅されて出力される直流電位に対して、閾値（オフセット）が設定される。出力された直流電位がこの閾値（オフセット）を超えると出力段（判定結果二値化回路１３０）が飽和して、電源電圧と略同等レベル又は略同等オーダーの励起電位（＝起動信号）を得ることができる。

＜起動信号出力回路１００全体の構成概要＞
この起動信号出力回路１００のトランジスタＴｒ６はカレントミラー回路の一部を構成しており、そのカレントミラー回路の電流を決定する。前にも断わったが、この様なトランジスタ（Ｔｒ６）をカレントミラー回路の「基準トランジスタ」と呼ぶ。この起動信号出力回路１００は、主に、検出・増幅部１１０、判定回路１２０、判定結果二値化回路１３０、ＬＣフィルタ部１４０等から構成されており、上記の様にカレントミラー回路を利用しているので、用意すべき電源電圧は、例えば電池等で提供することができる図中の正電位Ｖccだけであり、その他の電位を提供するための特別なバイアス電源回路等は何ら必要ない。

図１の起動信号出力回路１００は、複数個の従属トランジスタを有する多連出力形を成しており、トランジスタＴｒ９，Ｔｒ１１，Ｔｒ１３，Ｔｒ２０等も、トランジスタＴｒ５と同様に、トランジスタＴｒ６を基準トランジスタとする従属トランジスタである。
また、この起動信号出力回路１００は、検知精度を高くするために、検出ダイオードＱ１により出力された電位の殆ど直流成分だけが、回路全体を通して増幅される様に設計されている。

（各段の構成）
１．前段（検出・増幅部１１０）
図２は、起動信号出力回路１００の検出・増幅部１１０の回路図であり、図１，図２の起動信号出力回路１００のアウトラインを構成するカレントミラー回路は、１つの基準トランジスタ（Ｔｒ６）に従う複数個の従属トランジスタ（Ｔｒ５，Ｔｒ９，．．．）を有する多連出力形を成している。

また、検知ダイオードＱ１の高周波電力が入力される第１端子側には、高周波電力を効率よく入力するためのマッチング回路ＭＣが接続されている。このマッチング回路ＭＣは、周知の構成のものであり、例えば後述の実施例５（図３５）に例示されている様な公知の構成のもので良いし、その他にも、この様なマッチング回路としては、周知或いは任意の適当な形態のものを使用して良い。

この検出・増幅部１１０では、差動増幅器の差動対トランジスタＴｒＬのバイアス電圧を規定するダイオードが、検知ダイオードが兼ねている点などが非常に特徴的である。
電源Ｖccと接地間に負荷抵抗Ｒ０とトランジスタＴｒ６の直列接続が配置されている。ただし、この抵抗Ｒ０は例えば図３５の様に、トランジスタと抵抗を組み合わせて形成しても良い。また、電源Ｖccと接地間にトランジスタＴｒ５と、そのトランジスタの負荷であるトランジスタＴｒＬとＴｒＲとを構成要素とする差動増幅器との直列接続が配設されている。

一方、トランジスタＴｒＬのベースには、トランジスタのダイオード接続によって形成される検知ダイオードＱ１のエミッタが接続されている。ただし、「トランジスタのダイオード接続」とは、コレクタ端子とベース端子とが互いに直接接続されたトランジスタの接続形態のことを言う。また、検知ダイオードＱ１のコレクタは抵抗ｒＬを介して電源Ｖccに接続されている。同様に、トランジスタＴｒＲのベースには、非検知ダイオードＱ２のエミッタが接続され、非検知ダイオードＱ２のコレクタは抵抗ｒＲを介して電源Ｖccに接続されている。また、差動対トランジスタ（ＴｒＬ，ＴｒＲ）のベース端子（Ａ点近傍）には、平滑キャパシタＣａや共振器Ｒｅｓｏが接続されており、差動対トランジスタ（ＴｒＬ，ＴｒＲ）のベース端子に接続されていない、それら（Ｃａ、Ｒｅｓｏ）の他端は、それぞれ接地されている。
ただし、共振器Ｒｅｓｏは、高周波を検出する上で必ずしも必要なものではない。特に、非検知ダイオード側（Ｑ２側）の共振器Ｒｅｓｏは、なくとも特段差し支えない。

この検出・増幅部１１０の主な特徴点は、以下の通りである。
（１）カレントミラー回路の基準電流Ｉref （＝Ｔｒ６のコレクタ電流）と従属電流Ｉｃ（＝Ｔｒ５のコレクタ電流）とは、カレントミラー回路の作用により、略一致することが保証される。即ち、トランジスタＴｒ５、Ｔｒ６のバイアス電圧は等しいので、両トランジスタを流れる各電流量は、それらの負荷に係わらずほぼ一致する。この電流Ｉｃを、抵抗Ｒ０を用いてμＡオーダーにすると、上記の周辺回路（差動回路）の構成に従って、ＴｒＬのベース電流Ｉdia やＴｒＲのベース電流Ｉdib は、トランジスタＴｒＬの電流増幅率βに対してＩｃ／βとなり、よって必然的に数十ｎＡのオーダーとなるので、自動的に低いバイアス電流が差動対トランジスタ（ＴｒＬ，ＴｒＲ）に印加できる。また図３８の数ＭΩオーダーの大きな抵抗Ｒ２に対応する抵抗は、トランジスタＴｒＬのベース端子からの入力インピーダンスで構成でき、これも必然的に高抵抗となる。

（２）検知ダイオードＱ１のカソード側の点Ａに共振器（Ｒeso)を接続することにより、検出すべき所定の高周波（ＲＦ）の周波数に対して図２の点Ａがアースに対してショートとなる様に設定し、更に、検知ダイオードＱ１の第１端子側（アノード側）にマッチング回路ＭＣを備えることで、検知ダイオードＱ１の入力端に高周波電力が最大に供給されるようにした。素子Ｃａは、ＤＣ化のための平滑コンデンサである。

（３）差動対トランジスタＴｒＬ（検知側）や差動対トランジスタＴｒＲ（非検知側）等を有して成る差動増幅回路の電流を、基準トランジスタＴｒ６を有して成るカレントミラー回路により定め、従属トランジスタＴｒ５を流れる電流の略半分を構成する電流Ｉｄｉａは、検知ダイオードＱ１を流れる電流の直流成分と略一致する様に周辺回路（差動回路）を構成した。
ＮＰＮ形トランジスタで構成される検知ダイオードＱ１と、これと同様に構成された非検知ダイオードＱ２は、電源電位Ｖccのドリフトの悪影響を防ぐため略対称形に配置されている。

言い換えれば、この検出・増幅部１１０は、電源電圧Ｖccの揺らぎの影響を防ぐため、参照バイアスをつくる非検知ダイオードＱ２のカソード側の直流電位と検知ダイオードＱ１のカソード側の直流電位との差分に基づいて、高周波信号を検知できる様に構成されている。即ち、本図２右端の参照用ＤＣ（参照用の直流電位）と検出側ＤＣ（＝参照用ＤＣ＋δｖ）との差値δｖは、上記の参照バイアスをつくる非検知ダイオードＱ２のカソード側の直流電位と検知ダイオードＱ１のカソード側の直流電位との差分に基づいて出力されるものである。即ち、差値δｖが０ならば、差動増幅器の差動出力も、理想的には、ほぼ０となる。

したがって、本起動信号出力回路１００（図１）においては、前述の図３８で言う所のダイオード検出部の出力点Ｐ１の電位と、アンプ側の入力点Ｐ２の電位と、そのアンプに用いるバイアス電圧Ｖbbとの各電位間のバランスをとる様なバランス作用が、自動的に確保できる。このため、直流電源の電圧Ｖccの変動に伴う悪影響を排除しつつ、検知ダイオードＱ１によってＲＦ信号を検知し、差動対トランジスタＴｒＬ（検出電位側）や従属トランジスタＴｒ５がもつ抵抗成分とコンデンサＣａの平滑作用等によって、検知ダイオードＱ１で検出された電位を直流化することができる。

上記の直流バイアス状態において、高周波信号が受信されると、その高周波信号は、マッチング回路ＭＣと、検知ダイオードＱ１と共振器Ｒeso （或いは、平滑キャパシタＣａ）を介して接地に流れる。この時、検知ダイオードＱ１はｎＡ程度のバイアス電流でバイアスされているので、高周波信号の略正領域の半波分が、検知ダイオードＱ１を通過でき、各周期の半波電流が平滑キャパシタＣａにより蓄積されて、平滑化される。これにより高周波信号から直流信号を得ることができる。
この様に、検知ダイオードＱ１のバイアス電流が極めて小さいということは、節電と共に、半波整流の効率を向上させることができ、検出感度を飛躍的に向上させることができる。

以下、図２を用いて、本実施例１の検出・増幅部１１０の動作を数式を用いて定量的に、更に詳しく説明する。カレントミラー回路を利用した、検出・増幅回路の基本的な以下の動作原理に付いては、後述の実施例２においても本実施例１と基本的に同じである。
本図２の検出・増幅回路１１０の差動対トランジスタの非検知側のトランジスタＴｒＲのベース電流は、非検知ダイオードＱ２を流れる電流の直流成分と略一致している。即ち、検出・増幅回路１１０は、検知側と対称的に非検知側も構成されている。

この様なカレントミラー回路を利用した回路構成により、図２の基準電流Ｉref と従属電流Ｉｃとは同量になる（Ｉref ＝Ｉｃ）。また、細部においては例えば、２つのＭＯＳＦＥＴから成る素子ＦＥ１，ＦＥ２もカレントミラー構成をしているため、それぞれから出力される電流Ｉａと電流Ｉｂとは同量になる（Ｉａ＝Ｉｂ＝Ｉref ／２）。

一方、マッチング回路を通して高周波が入力されると、その高周波は、検知ダイオードＱ１によって整流されるので、これにより、Ａ点の電位が上昇する。その結果、ＴｒＬに流れる直流電流Ｉａは、Δａ増加する。また、Ｂ点の電位は、ダイオード接続されたＦＥ１による電圧降下の電圧分だけ電源電圧Ｖccより低下した一定値となるので、電流Ｉａは全てトランジスタＴｒＬを流れることになる。また、差動増幅器のアクティブ負荷を構成する２つのＭＯＳＦＥＴ（ＦＥ１、ＦＥ２）についても、カレントミラー回路が構成されているため、電流Ｉａと反対側（ＦＥ２側）の電流Ｉｂに付いても同様にΔａ増加する。また、図２の記号Ｉｄは、差動対トランジスタＴｒＲのコレクタ電流を表している。この電流Ｉｄは、以下の様に、高周波入力時には、上記の電流Ｉｂとは一致しない。
（電流の方程式）
Ｉａ＝Ｉｂ，
Ｉref ＝Ｉｃ＝Ｉａ＋Ｉｄ＝一定 …（１）

この時、従属トランジスタＴｒ５のコレクタ電流Ｉｃは、上記のカレントミラー回路の作用により電流Ｉref と常時同量であるため増加しない。
したがって、高周波入力がある時には、電流Ｉａ，Ｉｂは、上記の通りそれぞれΔａだけ増え、電流Ｉｄは式（１）から判る様にΔａだけ減る。このため、高周波入力がある時には、図中のＩoutbは、２Δａだけ増える。言い換えれば、高周波入力がある時には、Ｃ点の電位は、Ｉoutbが２Δａだけ増える様に上昇する。これがこの検出・増幅回路１１０の基本原理である。

また、以上の実施例１（図２）の様に、非検知ダイオードＱ２の直流電位（カソード端電位）と、上記の検知ダイオードＱ１の直流電位（カソード端電位）との差分に基づいて、所望の高周波を効率よく高精度に検知することができる。また、この様な構成に従えば、電源電位（Ｖcc）が降下した場合にも、差動増幅器の差動対トランジスタ（例：図２のＴｒＬ，ＴｒＲ）の両バイアス電位がバランス良く下がるため、出力電位の差分（（検出側ＤＣ）−（参照用ＤＣ））の符号が、電源電位の降下により、不当に逆転する等の不都合が回避できる。よって、この作用により、電源電圧のドリフトによる検出誤りを効果的に防止することができる。

２．次段（判定回路１２０）
次段の差動増幅器（判定回路１２０）における判定基準の設定は、抵抗値Ｒａ, Ｒｂを適当に調整することにより自在に設定することができ、これにより、出力感度や反転幅を調整或いは最適化することができる。

図３は、本実施例の起動信号出力回路１００の判定回路１２０の回路図である。ベース端子が図２のＣ点に接続されたトランジスタＴｒ７の負荷抵抗Ｒａ（入力変動側）は、高周波入力の有無に係わらずベース電位が殆ど変化しないトランジスタＴｒ８の負荷抵抗Ｒｂ（判定基準入力側）よりも若干小さく設定してあり、これによって、高周波入力が無い時の本図３の点ａの電位は、高周波入力が無い時の本図３の点ｂの電位よりも、若干高く設定されている。つまりオフセットをかけている。

即ち、図３では次式（２），（３）の様に設定されている。
（各抵抗）
ｒｃ＝４５ＫΩ,
ｒａ＝４ＫΩ,
ｒｂ＝５ＫΩ …（２）
（合成抵抗）
∴Ｒａ＝４５ＫΩ＋４ＫΩ＝４９ＫΩ，
Ｒｂ＝４５ＫΩ＋５ＫΩ＝５０ＫΩ …（３）

例えばこの様な設定に従えば、ＲＦ入力レベルが小さい場合や、或いはＲＦ入力が無い場合、図３のａ点の電位の方が、ｂ点の電位よりも高いので、次段の判定結果二値化回路１３０（図１）のトランジスタＴｒ１８がオン状態となる。よって、これらの作用に基づき、ＲＦ入力レベルが小さい場合や、或いはＲＦ入力が無い場合には、図１のＥ点の電位をほとんど０Ｖ付近にまで低くできる。
逆に、ＲＦ入力レベルが大きい場合には、図３のａ点の電位が低下しｂ点の電位が上昇するので、ｂ点の電位はａ点の電位よりも高くなり、その結果、トランジスタＴｒ１５，Ｔｒ１７がオン状態となり、また逆に、同時に、トランジスタＴｒ１８，Ｔｒ１９はオフ状態になるため、結局、ＲＦ入力レベルが大きい場合には、図１のＥ点の直流電位は電源電圧Ｖcc近くまで上がる。

この様な構成に従えば、起動信号出力回路を搭載するＩＣの内部で、適当な比較基準電位（参照電位）を生成することができる。したがって、外部で比較基準電位を生成するための外部回路や、その参照電位を導入するための配線が必要ない。即ち、この様な構成に従えば、ＩＣ内部に基準のオフセットをつくることができるため、ＩＣ化（半導体回路の集積化）を容易に促進することができる。

３．終段（判定結果二値化回路１３０，ＬＣフィルタ部１４０）
増幅と出力の直流電位を変換する働きが終段である。終段を飽和レベルまでふらすことで、最終出力は、信号が来た場合には、Ｖcc近くのレベルが、こない場合あるいは基準以下のレベルである場合は、０Ｖ近傍の電圧を出力する。
図４１は、起動信号出力回路１００の判定結果二値化回路１３０に類似した公知の二値化回路の回路図である。この回路図は、「Analysis and Design of Analog Integrated Circuit Second Edition Paul R.Gray，Robert G.Meyer，Jahn Wiley & Sons 」から抜粋したものであるが、例えば、この様な二値化回路等は本発明の実際のアプローチにおいて有用である。

（起動信号出力回路全体の評価）
図４は、入力電力（高周波電力）の強度に対する起動信号出力回路１００の出力電圧を例示するグラフである。このグラフから、−６０ｄＢｍ以上出力は飽和レベルにあがり、所望の高周波電力（約５．８ＧＨｚ）が到来したことが検知できていることが判る。また、−６５ｄＢｍ以下では検出していない。
起動信号出力回路１００の出力電位の上記の飽和レベルは、電源電圧Ｖccが約２．７Ｖの時に約２．４Ｖであり、電源電圧Ｖccが約１．７Ｖの時に約１．５Ｖである。

一方、図５には、Ｒａ＝Ｒｂ＝５０ＫΩに設定した際の比較用の起動信号出力回路１００′の入力電力に対する出力電圧を例示する。
これは、前記の式（２）において、ｒｃ＝４５ＫΩ, ｒａ＝ｒｂ＝５ＫΩと設定した場合に相当するケースを具現するものであるが、この場合、上記の高周波電力が到来していないと判定される場合においても、出力電圧が約１Ｖと高い。例えばこの様な比較例からも判る様に、差分ΔＲ（≡Ｒｂ−Ｒａ＞０）を適度に設定することにより、二値化回路の出力の振り幅を大きく確保することができる。

図６、図７は、起動信号出力回路１００の電源電圧Ｖccに対する諸特性を例示するグラフである。図６は、起動信号出力回路１００の、電源電圧Ｖccに対する出力電位（出力電圧（Ｖ））を表している。このグラフから、Ｖcc≧１．６Ｖであれば、検出結果の二値化後の出力電位の間（検出／無検出）に十分な電位差を確保可能なことが判る。

また、図７は、起動信号出力回路１００の、電源電圧Ｖccに対する電源電流の値を表している。例えば、起動信号出力回路１００が、Ｖcc＝１．６Ｖで作動する場合、電源電流は、２０μＡとなり、回路全体の消費電力は、３２μＷとなる。即ち、この様な回路構成に従えば、判定回路まで備えた超低消費電力の起動信号出力回路を構成できることが判る。

また、図８は、起動信号出力回路１００における検知ダイオードの検出電位（δｖ）の周波数に対する伝達関数（伝達比）を例示するグラフである。例えば、この様に、上記の起動信号出力回路１００の構成に従えば、検知ダイオードの検出電位の直流成分が他の周波数に比べて圧倒的に効率よく増幅されることが判る。

この様な構成に従えば、周波数に対し、特に直流近傍のみが低域濾波及び増幅されるため、その他のノイズ等が効果的に除去でき、よって、従来のダイオード検波よりも感度を大幅に引き上げることができる。
言い換えれば、これらの構成を低消費電力のアナログ回路で実現する場合、上記の伝達関数は、通常、周波数に対して単調減少関数となる。

〔実施例１の評価と課題〕
上記の実施例１においては、例えばＭＯＳＦＥＴでのチャネル雑音などの様な装置内部で発生するノイズ（内乱）に対する耐性に関する考慮が、必ずしも十分とは言えない。
このため、上記の起動信号出力回路１００を使用すると、例えば高温動作環境下などにおいてはＳ／Ｎ比が劣化して、時に誤判定が生じる状況などが考えられ得る。即ち、上記の実施例１においては、検出・増幅回路の出力および、判定回路の出力レベルが必ずしも十分ではなく、検出感度が十分にはとれない場合が考えられ得る。

実施例１において、Ｓ／Ｎ比を必ずしも十分には確保することができないと考える主な理由としては、検出・増幅回路１１０では検知振幅が小さく、また、ＭＯＳＦＥＴのフリッカー雑音が大きいこと等が挙げられる。また、判定回路１２０では、抵抗負荷であったため、十分増幅できないこと等も、必ずしも望ましい形態とは言えない。

これらのＳ／Ｎ比に係わる因果関係を検証するために、我々は、上記の発明（実施例１）に基づいて構成された起動信号出力回路１００′（図９）の検波動作に関するシミュレーションを実施した。
図１０−Ａは判定回路１２０の入力直流電位を示すグラフであり、図１０−Ｂは判定回路１２０の入力ノイズのスペクトル（計算値）を示すグラフである。また、図１１−Ａは判定回路１２０の出力直流電位を示すグラフであり、図１１−Ｂは判定回路１２０の出力ノイズのスペクトルを示すグラフである。また、図１２−Ａは図１０−Ａ，Ｂの条件を前提として判定回路１２０の入力波形をモデル化したグラフであり、更に、図１２−Ｂは、図１１−Ａ，Ｂの条件下で、高周波が到来していない時の判定回路１２０の出力側のＳ／Ｎ比をモデル化したグラフである。
即ち、図１２−Ａは、検出増幅部の出力に、図１０−Ｂ相当のノイズがのった場合のシミュレーション波形である。また、図１２−Ｂは、高周波が入力されていない時時の、判定回路の出力端子の判定レベル差に相当する電圧幅の矩形波に、判定回路出力でのノイズがのった場合をシミュレーションした波形である。

本シミュレーションでは、５．８ＧＨｚ、−６０ｄＢｍの入力信号が、幅７８１μｓｅｃ, 周期２．３４３ｍｓｅｃのＡＳＫ変調を受けた波形を入力としている。図９の起動信号出力回路１００′の中段（判定回路１２０）は、抵抗負荷を用いた構成であるため、図中のＶ２ｏｕｔａ，Ｖ２ｏｕｔｂの双方には、図１１−Ｂに示す様なレベルのノイズがそれぞれ現れる。したがって、図１２−Ｂからも判る様に、図９の起動信号出力回路１００′の中段（判定回路１２０）における比較結果（判定回路の出力信号）では、Ｓ／Ｎ比がかなり小さく、発生するノイズ電圧（図１０−Ｂ）の大きさによっては、誤判定の可能性があることが判明した。

図１３から図２４までの図面を用いて例示される本実施例２は、これらの課題を解決するために成されたものであり、その解決手段として、例えば、検出・増幅回路に倍電圧検波回路を利用できるように変形したり、ゲートの大きいＭＯＳＦＥＴを用いてＳ／Ｎ比を上げたり、或いは、トランジスタで構成したアクティブ負荷を判定回路に導入して大きな振幅が得られる様にしたりした。また、更なる低消費電力化が実施できる様に、ＣＭＯＳを利用した二値化回路との組み合わせなどをも考えた。

〔倍電圧検波回路〕
図１３は、本実施例２の起動信号出力回路２００を例示する回路図である。また、図１４は、起動信号出力回路２００が備える検出・増幅回路２１０の回路図である。本実施例２では、まず第１に、この図１３に示す様に、特定周波数の高周波電力（ＲＦ）を入力して直流電位（ＤＣ）を出力するＲＦ／ＤＣ変換回路を有する起動信号出力回路において、高周波電力を検知する検知ダイオードを有して成る倍電圧検波回路と、前述の差動対トランジスタＴｒＬ，ＴｒＲに相当するトランジスタＴｒ３１，Ｔｒ３２を有する差動増幅器と、カレントミラー回路とを有する検出・増幅部を備え、差動対トランジスタの一方Ｔｒ３１（ＴｒＬ）のベース電流を検知ダイオードを流れる電流の直流成分と略一致させ、更に、差動対トランジスタＴｒ３１，Ｔｒ３２（ＴｒＲ）を流れる電流の合計を、カレントミラー回路によって略一定に規定した。

また、上記の倍電圧検波回路とは、倍電圧整流回路を用いて構成された検波回路のことであり、その構成は、上記の第１１の手段のところで具体的に示した。この様な倍電圧検波回路は、例えば電源回路などに利用された例が公知であり、上記の非特許文献４にも、その作用に関する詳しい開示がある。図１５は、一般的な倍電圧検波回路１０の回路図を示すものであるが、本実施例２では、この様な検波回路と等価な回路を、差動増幅器と巧く組み合わせて検出・増幅部２１０（図１４）に具備している。

より具体的には、例えば上記の実施例１における検出・増幅回路１１０（図２）が有する２つの抵抗を、例えば図１３、図１４に例示する様に、２つのダイオード（Ｔｒ３５，Ｔｒ３７）でそれぞれ置換した。この様な置換を行うだけで、上記の倍電圧検波回路１０と等価の構成を検出・増幅回路に組み込むことができる。この置換（改造）は、実施例１の検出・増幅回路１１０（図２）に対する改良発明（即ち、本発明の第１１の手段）に相当するものと考えて良い。
即ち、図１４の検出・増幅回路（２１０）に、前記の倍電圧検波回路が、かつて無い程に巧く組み込んであるというのが我々の主張である。

図１３、図１４のカレントミラー回路の基準トランジスタは、トランジスタＴｒ３０であり、その負荷抵抗Ｒ０は、図１４の図示する様に、抵抗Ｒ₀₀，抵抗Ｒ₀₁及びトランジスタＴｒ₀₀から構成されている。
図１４のＴｒ３１、Ｔｒ３２の負荷は、ＭＯＳＦＥＴ（Ｍ１，Ｍ２）を対称形式にしたアクティブ負荷から成る。トランジスタＴｒ３１（ＴｒＬ）のベース端子と給電点（Ｖ_cc）との間には、給電点側から順にダイオード接続された２つのトランジスタＴｒ３５，Ｔｒ３４が直列に挿入されており、この２つのトランジスタＴｒ３５，Ｔｒ３４の間には、マッチング回路の出力端子が接続されている。また、Ｔｒ３４が検知ダイオードに、Ｔｒ３６が非検知ダイオードに各々相当する。Ｔｒ３１（ＴｒＬ）のベース端子には、平滑コンデンサＣｂが接続されている。検出・増幅回路２１０は、マッチング回路との接続点の有無以外の点では、略左右対称に構成されている。

図１５は、一般的に知られている倍電圧検波回路１０の回路図である。入力端子の電源電圧が負の半周期の時、ダイオードＤ１が導通し、コンデンサーＣ１が図中の極性に、入力電圧の最大値Ｖｍまで充電される。次の正の半周期には、ダイオードＤ１は導通せず、Ｄ２（検知ダイオード）が導通する。この時、例えば上記の非特許文献２や非特許文献４等にも記載されている様に、Ｃ１に充電された電圧Ｖｍとが加わるので、Ｃ２の端子電圧は約２Ｖｍまで充電される。

したがって、このような倍電圧検波回路が使用できれば、上記の実施例１の場合より、より大きな検出信号が得られる。実際、本実施例２の検出・増幅回路２１０においては、以下に示す等価の対応関係があるので、検出・増幅回路２１０においては、検出・増幅回路１１０（図２）の約２倍の高い受信感度が得られる。
＜倍電圧検波回路１０＞ ＜検出・増幅回路２１０＞
Ｃ１ ： Ｃ₀₀（マッチング回路内の容量）
Ｄ１ ： Ｔｒ３５（実施例１では抵抗）
Ｄ２ ： Ｔｒ３４（検知ダイオードＱ１）
Ｃ２ ： Ｃｂ
ＲＬ ： Ｔｒ３１（差動対トランジスタＴｒＬ）

より具体的に図１４と図１５の回路を対比して説明すると、ダイオードＤ１はダイオード接続されたトランジスタＴｒ３５によって具現されている。また、ダイオードＤ１のグランドは電源（Ｖcc）に対応しており、ダイオードＤ２はダイオード接続されたトランジスタＴｒ３4 に、抵抗ＲＬはトランジスタＴｒ３1 の入力インピーダンスに、キャパシタＣ１はマッチング回路中の信号伝達線路に対して直列のキャパシタＣ₀₀に、そして、キャパシタＣ２は平滑キャパシタＣｂに、それぞれ対応している。このように、本発明における倍電圧回検波路は、カレントミラー回路を利用した差動増幅回路の中に、非常に巧く組み込まれた構成をとっている。

即ち、実施例１の起動信号出力回路１００の検出・増幅回路１１０では抵抗であった部分を、本実施例２の検出・増幅回路２１０においては、ダイオード（Ｔｒ３５）で構成すること等により、事実上倍電圧検波回路が具備できたことになり、これによって、上記実施例１が、ダイオード検波回路を差動増幅器に組み込んだのと同様に、本発明では、倍電圧検波回路（倍電圧整流回路）を差動増幅器に組み込んでいるため、当然、実施例１の検出・増幅回路１１０よりも大きな出力（感度）がえられる。

〔倍電圧検波回路によるその他の利点〕
また、既に述べたように、前述の実施例１の場合の振幅（ゲイン）より、本実施例２の検出・増幅部（２１０）の振幅の方が大きい。そこで、図１３の様に、適当な増幅回路（判定回路２２０）を、起動信号出力回路（２００）の中段に配設すれば、その出力は、ＣＭＯＳ回路を反転させるのに十分な電位となる。したがって、図１３に示すＣＭＯＳ回路で構成された二値化回路２３０をその後段に設けることが可能となる。この様な増幅器（判定回路２２０）の後に、ＣＭＯＳ回路が配設される場合、ＣＭＯＳ回路の入力インピーダンスが極めて高いので、さらに振幅は大きくなる。即ち、例えば図４１や或いは図１などに例示される二値化回路の様なワイドレンジ増幅器（リミッタ増幅器）を、図１３に例示する様に、ＣＭＯＳ回路（二値化回路２３０）に置換することが可能となる。この様な構成に従えば、最終段の増幅器（二値化回路１３０）を取り除くことができるので、本構成によりさらに低消費電力を抑制することができる。

更に、上記の回路形式によれば、図１４のＴｒ３５，Ｔｒ３７が抵抗である場合（即ち、検出・増幅回路１１０）よりも、適切なバイアス値に印加でき、差動増幅器自身の利得を増加するように働くことが判った。
図１６−Ａに、実施例１の起動信号出力回路１００の検出・増幅回路１１０が備える検波回路と同等の回路図を示す。また、図１６−Ｂには、本実施例２の起動信号出力回路２００の検出・増幅回路２１０が備える検波回路の回路図を示す。実施例１の図１６−Ａの回路は、図１６−Ｂに示す本実施例２の回路のＴｒ３５を抵抗に置換した場合の回路（即ち、図９の検出・増幅回路１１０′の一部）に相当する。

図１６−Ａの回路図では、例えば電池等で供給される電源（Ｖcc≒３.0ｖ）から、常時Ｑ１とＴｒＬを順次経由するＴｒＬのベース電流は、ｎＡオーダーであるため、上記の抵抗による電圧降下はまったく無視できる。ここで、Ｑ１，ＴｒＬのベース・エミッタ間の電位差は何れも0.６Ｖ程度であるので、Ｄ点の電位Ｖd は「Ｖcc−２×0.６（ｖ）」程度となる。以下、特に断らない限り、Ｖcc≒３.0ｖを仮定する。
また、ＭＯＳＦＥＴ（ＦＥ１）のダイオード接続した場合の閾値をＶthとする。この時、Ｂ点の電位は、およそＶb ＝Ｖcc−Ｖthとなり、ＢＤ間の電位差は1.２−Ｖthとなる。Ｖthはプロセスにより種々のものが作製できるが、一般的には１.0ｖ前後である。また、起動信号出力回路１００では、ＦＥ１, ＴｒＬはμＡオーダーの低電流で動作させているため、ＦＥ１はＶth近傍で動作する。
これらの動作条件下では、ＴｒＬのコレクタ・エミッタ間は0.2 Ｖ程度となり、ＴｒＬが活性動作するには十分でなく、ＴｒＬのゲインは低くなる。

一方、図１６−Ｂでは、Ｄ点の電位Ｖd は、「Ｖcc−３×0.６（ｖ）」程度となるので、ＢＤ間の電位差は1.８−Ｖthとなる。また、上記の通りＶth≒１.0ｖなので、この結果、約0.８Ｖが印加できＴｒ３１は活性動作できる。従って、Ｔｒ３１のゲインは高い。
即ち、Ｔｒ３５が配設されたことによる電圧降下作用により、図１４の検出・増幅回路２１０のＴｒ３１（検知側の差動対トランジスタＴｒＬ）のゲインは、実施例１よりも高く設定できる様になったと言える。この様な作用によっても、Ｓ／Ｎ比を効果的に向上させることができる。

〔判定回路１〕
図１７は、本発明に係わる起動信号出力回路２００の前段（検出・増幅回路２１０）及び中段（判定回路２２０）の回路図である。即ち、本図１７は、検出・増幅回路２１０の後に判定回路２２０を配した回路構成を示している。更に、図１８にこの判定回路２２０が備えるアクティブ負荷（Ｔｒ２３，Ｔｒ２４）に対する等価回路の回路図を示す。

図１７の判定回路２２０は、２つのトランジスタ（Ｔｒ２１，Ｔｒ２２）を対峙させて構成した論理的に略対象形の差動増幅器を有して成り、この差動増幅器を用いて、入力レベル（Ｖ1outｂ）を基準電位（Ｖ1outａ）と比較する。この差動増幅器を流れる電流を規定する負荷部（Ｔｒ２３，Ｔｒ２４）は、カレントミラー回路構成でありながら実際には負荷が非対称になっている図１８のアクティブ負荷から構成されている。即ち、このアクティブ負荷（Ｔｒ２３，Ｔｒ２４）は、２つのバイポーラトランジスタ（Ｔｒ２３，Ｔｒ２４）から構成されている。また、図１３、図１７から分かる様に、この判定回路２２０を流れる電流は、前述の従属トランジスタＴｒ１０によって小さく規定・制限されている。

上記の様にバイポーラトランジスタで構成されるアクティブ負荷は、図１７の判定回路２２０の様な略対称形を構成してみても、実際には図１８に示す様な非対称回路になる。これは、図１８の等価回路で示される抵抗ｒｃが実際には介在してしまうためであり、その結果ｂ点の電位は、βibとｒｃとでできる電圧降下分だけａ点の電位より下がることになる。そしてａ点の電位は、Ｔｒ２３のベース・エミッタ分（約０．６ｖ）下がるので、凡そ「Ｖcc−０．６ｖ」に固定される。

図１９にａ点、ｂ点の電位変化を示す。本図１９のように、凡そ「Ｖcc−０．６ｖ」に固定された基準電位がａ点にでき、無信号時ではｂ点の電位はａ点の電位よりも下がっている。しかし、信号が入力されると、ｂ点の電位は上がり、入力信号のレベルが大きいと、ａ点の電位を超えるようになる。つまり、ａ点の電位を基準に、信号レベルが比較できることになる。
即ち、図１７、図１８の様にアクティブ負荷の非対称性を巧く利用すれば、ａ点、ｂ点の電位の大小関係を、図１９に例示する様に、入力信号の有無又は大小に応じて効果的に逆転させることができる。
この様な良好な反転動作を実現するためには、非対称な負荷のバランス（大小関係）を適当に調整する必要がある。

〔判定回路２〕
例えば無入力状態のａ点の電位を僅かに下げたい場合には、図２０のようにＴｒ２３側に抵抗Ｒを入れればよい。言い換えれば、図２０は、その様な調整を抵抗Ｒ₂₀で図った、判定回路２２０の変形例（判定回路２２０′）を例示する回路図である。
また、ｂ点の無入力状態の電位も同様に、Ｔｒ２４側に抵抗を入れることで、何れの電位も微調整することができる。この様な回路（例：図２１の増幅回路２２０″）では、基準電位と判定回路出力レベルとの差が大きくできるため、各抵抗値の最適化によってＳ／Ｎ比の向上を容易に図ることができる。

また、図１７、図１８のａ点では、トランジスタＴｒ２３がダイオード接続されているので、入力があっても電位は増幅しない。従って、ノイズはｂ点より大幅に少ない。これに対し、トランジスタＴｒ２３，Ｔｒ２４を抵抗で置換する実施例１の構成（図３の判定回路１２０）を採用する場合、ａ点とｂ点の双方どちらにも同程度のノイズが乗ることになる。この点でも、本実施例２の方が優れていると言える。

〔判定回路３〕
また、図２１は、図１３の起動信号出力回路２００の判定回路の一部を変形することにより得られる起動信号出力回路２０３の回路図である。この起動信号出力回路２０３では、ＣＭＯＳを使った二値化回路２３０が比較判定回路として働き、一方、中段の増幅回路２２０″は、参照電位を後段に出力せずに、単に１出力の増幅器として動作する。
（記号）
Ｖ1outa ： 判定回路の直流入力電位（参照側）
Ｖ1outb ： 判定回路の直流入力電位（検知側）
Ｖ2outa ： 判定回路の直流出力電位（検知側）

〔起動信号出力回路２０３の評価〕
以下、増幅回路２２０″を有する本実施例２の起動信号出力回路２０３のＳ／Ｎ比に関する特性について説明する。
上記の判定回路３（：図２１の増幅回路２２０″）を用いた図２１の起動信号出力回路２０３の有効性（感度）を検証するために、回路動作のシミュレーションを実施した。本シミュレーションでは、５．８ＧＨｚ−６０ｄＢｍのキャリアが、幅７８１μｓｅｃ、周期２．３４３ｍｓｅｃのＡＳＫ変調を受けた波形で入力電力を与えている。また、電源電圧Ｖ_ccは３ｖ，動作電流は１３．２μＡを仮定した。これは、後述の実施例３、４よりも、優れた超低消費電力を意味するものであるが、図２１の起動信号出力回路２０３の回路構成により実際に実現される値である。

図２２−Ａは、増幅回路２２０″の入力直流電位を示すグラフであり、また、図２２−Ｂは、増幅回路２２０″の入力ノイズのスペクトル（計算値）を示すグラフである。本実施例２の起動信号出力回路２０３では、前段に検出・増幅回路２１０を用いているので、図２２−Ａ，図２２−Ｂから、本実施例の検出・増幅回路２１０では、実施例１（図９、図１０）より、高周波を受信した時としていない時とのレベル差が大きく且つノイズが低下していることがわかる。レベル差（振幅）が大きくなった理由は、倍電圧検波回路の導入による。ノイズが低下している理由は、ＭＯＳＦＥＴのゲートサイズの変更によるものである。検出・増幅回路２１０のＭ１，Ｍ２ではゲート幅５μｍ, ゲート長１０μｍである。一方、実施例１（図９）の回路のＭＯＳＦＥＴにおいては、ゲート幅は1.３μｍで、ゲート長は0.４μｍであった。即ち、本実施例２の起動信号出力回路２０３の構成では、本発明の第７の手段による作用・効果を、例えば前述の非特許文献３などに基づいて、過不足無く適度に想定している。

図２３−Ａは、増幅回路２２０″の出力直流電位を示すグラフである。また、図２３−Ｂに、増幅回路２２０″の出力ノイズのスペクトルを示す。増幅回路２２０″は、アクティブ負荷を有しており、更に、後段にはＣＭＯＳを使った二値化回路２３０が配置されているので増幅回路２２０″の負荷インピーダンスは高く、図２３−Ａのグラフからも判る様に、本実施例２の起動信号出力回路２０３は、極めて大きな利得を持っている。

図２４−Ａは、図２２−Ａ，Ｂの条件を前提として、増幅回路２２０″の入力波形をモデル化したグラフである。ここでは、振幅７．１６ｍｖの基本波形に４０ｎｖのノイズが乗った場合をモデル化しており、従来例より、振幅は大きくなりかつ、ノイズの絶対値も下がっている。
図２４−Ｂは、図２３−Ａ，Ｂの条件を前提として、高周波を受信していない時の増幅回路２２０″の出力特性（Ｓ／Ｎ比）をモデル化したグラフである。これは、振幅０．４９ｖの基本波形に１９μｖのノイズが乗った状態を表現している。本実施例２の起動信号出力回路２０３では、図２４−Ｂから判る様に、増幅後のノイズの大きさは実施例１（図１２−Ｂ）よりも大きいが、Ｓ／Ｎ比は格段に優れている。

また、本実施例２の起動信号出力回路２０３は、最終段の二値化回路（リミッタ増幅回路）が、低消費電力化のＣＭＯＳを使った二値化回路２３０になっているため、この分さらなる低消費電力化が実現でき、実際に３Ｖ，１３．２μＡと、他の実施例の半分以下の消費電力で動作する。この点でも、本実施例２の起動信号出力回路２０３は、大いに優れている。

判定回路（例：図１の判定回路１２０）において大きな振幅（ゲイン）を得る方法としては、例えば、先の実施例１の図３にも詳しく例示した様に適当な負荷抵抗（ｒ_a ，ｒ_b ，ｒ_c ）を用いる方法等が挙げられるが、その他にも、判定回路の差動増幅器の差動対トランジスタのゲインを上げる方法がある。例えば、判定回路の差動増幅器の差動対トランジスタの部分にダーリントン接続を用いる方法がそれである。

図２５は、上記の実施例１の判定回路１２０（図３）をダーリントン接続を用いて構成し直した判定回路２２２を例示している。なお、ここでも実施例１と同様に、負荷抵抗の設定はＲａ＜Ｒｂとしているが、これは既に説明した様に、無入力ではａ点の電位はｂ点の電位より高い必要があるからである。

図２６は、この判定回路２２２を用いて構成した本実施例３の起動信号出力回路２０２の回路図である。この起動信号出力回路２０２では、検出・増幅回路に図１４の倍電圧形式の検出・増幅回路２１０を用いており、後段の二値化回路１３０は実施例１（図１）のものと同じである。
この起動信号出力回路２０２に付いても、前述の実施例と同一の条件で、同様のシミュレーションを実施した。ただし、電源電圧Ｖ_ccは３ｖ，動作電流は２８．８μＡを仮定した。これは超低消費電力を意味するものであるが、図２６の起動信号出力回路２０２の回路構成により実際に実現される値である。

図２７−Ａに、判定回路２２２の入力直流電位を示す。また、図２７−Ｂには、判定回路２２２の入力ノイズのスペクトル（計算値）を示す。これらのグラフから、検出・増幅回路２１０では、実施例２と同様に検出波形もノイズも大幅に改善できていることがわかる。ダーリントン接続の入力インピーダンスは、トランジスタの入力インピーダンスが高いため、検出信号の振幅が先の実施例２で説明した図２２−Ａのものよりも大きくなっている。

図２８−Ａは、判定回路２２２の出力直流電位を示すグラフであり、図２８−Ｂは、判定回路２２２の出力ノイズのスペクトルを示すグラフである。これらのグラフから、ノイズの値は従来と同程度があるが、振幅が改善されていることがわかる。

図２９−Ａは、図２７−Ａ，Ｂの条件を前提として、判定回路２２２の入力波形をモデル化したグラフである。これは、振幅７６ｍｖの基本波形に４０ｎｖのノイズが乗っている状態を表しており、V1outbの波形を表現している。
また、図２９−Ｂは、図２８−Ａ，Ｂの条件を前提として、判定回路２２２の、高周波を受信していない時の出力特性（Ｓ／Ｎ比）をモデル化したグラフであり、振幅０．１３ｖの基本波形に１．８５μｖ×２のノイズが乗っている状態を表している。即ち、V2outaとV2outbの差（判定回路）にノイズがのった場合に相当する。１．８５μＶを2 倍しているのは、判定回路２２２ではＶ2outａとＶ2outｂとで同じレベルのノイズが発生するためである。
これらのグラフから、実施例１より格段にＳ／Ｎ比が向上できていることがわかる。

図３０に、実施例２の起動信号出力回路２００において、その二値化回路２３０を、実施例１の二値化回路１３０で置換することにより得られる本実施例４の起動信号出力回路２０１の回路図を示す。
即ち、ここでは、検出・増幅回路２１０には、図１６−Ｂの倍電圧形式の検波回路（倍電圧検波回路）を用い、また、判定回路２２０の負荷にはバイポーラトランジスタＴｒ２３，Ｔｒ２４を用いて構成したアクティブ負荷（図１７、図１８）を採用している。ただし、判定回路２２０の出力形式は２出力形となっており、また、二値化回路１３０の更に後段に続くローパスフィルタ１４０に付いては、前述の実施例１のもの（図１）と同じ形式のものを用いている。

なお、本実施例４における図中の記号は以下の通りである。
（記号）
Ｖ1outa ： 判定回路の直流入力電位（参照側）
Ｖ1outb ： 判定回路の直流入力電位（検知側）
Ｖ2outa ： 判定回路の直流出力電位（検知側）
Ｖ2outb ： 判定回路の直流出力電位（参照側）

この起動信号出力回路２０１の有効性を検証するために、回路動作のシミュレーションを実施した。本シミュレーションでは、５．８ＧＨｚ−６０ｄＢｍのキャリアが、幅７８１μｓｅｃ、周期２．３４３ｍｓｅｃのＡＳＫ変調を受けた波形で入力電力を与えている。また、電源電圧Ｖ_ccは３ｖ，動作電流は２８．８μＡを仮定した。これは超低消費電力を意味するものであるが、図３０の起動信号出力回路２０１の回路構成により実際に実現される値である。

図３１−Ａに、判定回路２２０の入力直流電位を示す。また、図３１−Ｂには、判定回路２２０の入力ノイズのスペクトル（計算値）を示す。本図３１−Ａ，図３１−Ｂから、図３０の検出・増幅回路２１０では、実施例１（図９、図１０）より、振幅が大きく且つノイズが低下していることがわかる。振幅が大きくなった理由は、倍電圧検波回路の導入による。ノイズが低下している理由は、ＭＯＳＦＥＴのゲートサイズの変更によるものである。検出・増幅回路２１０のＭ１，Ｍ２ではゲート幅５μｍ, ゲート長１０μｍである。一方、実施例１（図９）の回路のＭＯＳＦＥＴにおいては、ゲート幅は1.３μｍで、ゲート長は0.４μｍであった。即ち、図３１−Ｂの構成では、本発明の第７の手段による作用・効果を、例えば前述の非特許文献３などに基づいて、過不足無く適度に想定している。

図３２−Ａに、判定回路２２０の出力直流電位を示す。また、図３２−Ｂには、判定回路２２０の出力ノイズのスペクトルを示す。これらのグラフからは、振幅は従来より格段に大きくなっているが、ノイズは直流成分で３０μｖとさほど大きくは増加していないことが判る。
図３３−Ａは、図３１−Ａ，Ｂの条件を前提として、判定回路２２０の入力波形をモデル化したグラフである。よって、振幅７．１６ｍｖの基本波形に４０ｎｖのノイズがのっている。これはＶ1outｂ（検出・増幅回路２１０）に乗るノイズに相当する。判定回路２２０の入力波形では、実施例１（図１２−Ａ）より、振幅は大きくなりかつ、ノイズの絶対値も下がっている。

また、図３３−Ｂは、図３２−Ａ，Ｂの条件を前提として、判定回路２２０の高周波を受信している時の出力特性（Ｓ／Ｎ比）をモデル化したグラフである。よって、振幅０．６ｖの基本波形に３０μｖのノイズがのっている。これは、Ｖ2outａとＶ2outｂの差にノイズがのった場合に相当する。ここでは、実施例１（図１２−Ｂ）より、電圧差は大きくなる。また、ノイズの絶対値は大きくなっているが、ノイズの影響は小くなっている。

即ち、これらのグラフは、図１０〜図１２と同様、ノイズがどれぐらの比になるかをシミュレーションした結果を示すものであるが、このように、検出・増幅回路２１０においても、判定回路２２０においても、各々実施例１よりも格段にすぐれた結果が得られることが判る。また、判定回路２２０においては、ノイズの値そのものは従来より大きいが、Ｓ／Ｎ比では大きく改善できている。

図３４に、本実施例５の起動信号出力回路３０１の全体の回路図を示す。また、図３５は、この起動信号出力回路３０１の一部を構成している検波・増幅回路３１０の回路図である。
図３５の起動信号出力回路３０１のアウトラインを構成するカレントミラー回路においては、１つの基準トランジスタに従う複数個の従属トランジスタが、並列に多連出力形で編成、配置されている。

例えばこの様な回路構成の場合、基準トランジスタ及び従属トランジスタの各トランジスタのエミッタ端子は、何れもそれぞれ接地（または給電点接続）されているので、各トランジスタのコレクタ電流は、トランジスタの温度依存特性等を考えなければ、ベース端子の電位（バイアス電圧）だけで一意に決定される。また、基準トランジスタ及び従属トランジスタの各トランジスタの特性は同じであり、各従属トランジスタのベース端子は、基準トランジスタのベース端子と接続されているので、各従属トランジスタのバイアス電圧は基準トランジスタのバイアス電圧Ｖ_B-CMと一致する。

したがって、従属トランジスタのコレクタ電流は、基準トランジスタのコレクタ電流と常時同じ流量に制御される。
また、検知ダイオードＱ１が出力する電流の直流成分Ｉ_Q1を増幅するトランジスタＴｒＬのエミッタ端子は上記の従属トランジスタのコレクタ端子に接続されているので、トランジスタＴｒＬのエミッタ電流は、従属トランジスタのコレクタ電流と略一致する。

この様な回路構成に従えば、本発明の起動信号出力回路の構成要素である全てのトランジスタを単一の電流源によって駆動することができる。したがって、全てのトランジスタのバイアス電圧が、電源電圧の低下に伴って一様に低下する。したがって、本発明の起動信号出力回路は、電源電圧が低下した場合にも安定的に動作し得る。即ち、本発明の起動信号出力回路は、気温の低下やバッテリーの劣化などに対する耐性が強く、電源電圧に対する動作可能範囲が広い。

また、この様な回路構成に従えば、カレントミラー回路の作用を利用して、即ち、基準トランジスタの負荷Ｒ０を大きな値に調整・設定することにより、トランジスタＴｒＬを流れるエミッタ電流を所望の値に十分小さく抑制することが可能となる。したがって、容量や接地抵抗などと等価の作用を供する問題の寄生成分を有するＭΩオーダーの大面積の抵抗を、直接検波回路上に用いる必要がなくなる。即ち、その様な大きな抵抗は、基準トランジスタの負荷として、検波回路の外部に外して間接的に設けておけば良い。これにより、上記の高周波リークの問題を効果的に解消することが可能となる。
即ち、図３６や図３７等の様な通常のダイオード検波回路では、低電流化しようとすると、抵抗値が極めて高くなるなどして集積化に適さないが、以上の様な本発明によれば、トランジスタを用いて集積化（小型化）と低電流化（低消費電力化）を同時に容易に実現できる。

言い換えれば、カレントミラー回路の１主要部分を構成する従属トランジスタＴｒ５と、上記のトランジスタＴｒＬがもつ抵抗成分により、図３８の従来の起動信号出力回路９００の抵抗Ｒ２に相当する大きな抵抗成分を事実上生成することができるので、この様な作用を利用して、トランジスタＴｒＬのエミッタ電流Ｉ_E をμＡオーダーにまで絞り込むことができる。即ち、この様な構成によれば、トランジスタＴｒＬのベース電流は必然的に数十ｎＡのオーダーとなり、その結果、自動的に低電流のバイアスをＴｒＬに印加することができるのである。

例えば、図３５の検波・増幅回路３１０の場合、給電点（Ｖ_cc）から供給されて、ダイオード接続のトランジスタ（Ｄ１）、検知ダイオードＱ１、トランジスタＴｒＬ、従属トランジスタＴｒ５を経由して、接地点にまで常時流れているバイアス電流は、検波・増幅回路３１０に高周波電力が入力されていない時、上記のトランジスタＴｒＬのベース電流とほぼ一致する。即ち、検知ダイオードＱ１とトランジスタＴｒＬとの接続により、高抵抗が実現されている。即ち、本発明によれば、高周波リークの問題を誘発しうる寄生成分を有するＭΩオーダーの大面積の抵抗を直接検波回路上に用いることなく、このベース電流の量を所望の値に効果的に絞り込むことができる。

そして、このベース電流の量を効果的に適当な値に絞り込むことにより、必然的に以下の利点を得ることができる。
（１）検知ダイオードＱ１の整流作用をＲＦ入力（微小電力）に対して最適化できる。
（２）したがって、検知ダイオードＱ１の後段に平滑キャパシタ（或いは更に共振器）等を配置すれば、検知ダイオードＱ１から出力される検知電流をトランジスタＴｒＬのベース端子に入力した際に、検知電流の直流近傍の成分（直流成分Ｉ_Q1）のみを他の周波数よりも相対的に高い利得で効果的に増幅できる。
（３）検波回路（検波・増幅回路）の消費電力を効果的に抑制することができる。

この様な本発明の第１或いは第２の手段に基づいた作用・効果は、前述の実施例１〜実施例４においても、勿論得られているものである。即ち、カレントミラー回路による単一電源化により動作可能なバッテリー電圧の範囲が拡大する。また、直流電位（ＤＣ）の増幅部を接続するにあたり、上記の様な構成に基づいて、当該増幅部を低電流化することで帯域制限作用を付与させ、更に、増幅部の前後段にフィルタ回路を設けて帯域制限作用を強化すれば、この帯域制限により、出力する直流電位（ＤＣ）近傍の高感度化が図れる。即ち、本発明によれば、増幅部の低消費電力化と高感度化とを両立させることができる。したがって、本発明によれば、大抵抗の接続に伴う高周波リークがない高感度の起動信号出力回路を容易に、しかも低消費電力の回路構成で実現することができる。

また、更に、上記の様なカレントミラー回路を用いて複数個の従属トランジスタ（Ｔｒ５，Ｔｒ９，．．．）を並列に多連出力形で配置すれば、例えば増幅回路等の次段或いは更に後段の回路に対しても、同時に、同様の等電流制御を実施することができる。即ち、この様な回路構成によれば、検波・増幅回路以外の後続の回路をも含めた回路全体の各バイアス電圧制御をバランスよく実現（構成、設計）することが非常に容易かつ簡潔になり、回路全体のバイアス電圧や電流がバランスよく安定するので、電源電圧のドリフトによる検出誤りを効果的に防止することが容易になる。

本実施例５の起動信号出力回路３０１（図３４、図３５）の回路構成の特徴を以下にまとめる。
（１）検波・増幅回路３１０は、差動増幅器を使わずに構成されている。
（２）起動信号出力回路３０１は、カレントミラー回路を用いて、バランスよく良好に電流制御されている。
（３）中段の増幅回路３２０は、実施例２の検波・増幅回路２１０の回路構成を巧く利用して構成されている。
（４）中段の増幅回路３２０の前後には、キャパシタＣ_e1，Ｃ_e2が、信号伝送路上に直列に挿入されている。
（５）比較判定を行う二値化回路２３０の前段に、バッファ３２５が配設されている。

図３５は、起動信号出力回路３０１の検波・増幅回路３１０の回路図である。図３５のマッチング回路ＭＣは、ＲＦ入力端からの高周波信号の伝送経路に対して直列に接続配置されたキャパシタＣ₀₀と、このキャパシタＣ₀₀の出力端に接続され且つ他端が接地されたキャパシタＣ₀ と、キャパシタＣ₀₀の出力端に接続され且つ他端が閉じていないオープンハーフスタブＳ_H と、キャパシタＣ₀₀の出力端に接続され且つ上記の伝送路上に直列に配置されたスタブＳとを有して成り、スタブＳの他端がマッチング回路ＭＣの出力端になっている。

即ち、マッチング回路ＭＣは内部に直列にキャパシタＣ₀₀を有しており、これにより前述の実施例２の検波・増幅回路２１０と同様に、この検波・増幅回路３１０には倍電圧検波回路が組み込まれている。また、給電点（Ｖ_cc）から供給されて、ダイオード接続のトランジスタ（Ｄ１）、検知ダイオードＱ１、トランジスタＴｒＬ、従属トランジスタＴｒ５を経由して、接地点にまで常時流れている電流は、上記のトランジスタＴｒＬのベース電流とほぼ一致するが、この点に付いても、前述の検波・増幅回路２１０と同様に構成されている。

この検波・増幅回路３１０（図３５）の動作原理は以下の通りである。
基準トランジスタＴｒ６と従属トランジスタＴｒ５の各ベース端子、及び各エミッタ端子は、それぞれ互いに接続されているので、各コレクタ電流Ｉ_ref ，Ｉ_c は等しくなる。ＲＦ入力があると、その高周波電力はＤ１，Ｑ１により倍電圧整流されるので、トランジスタＴｒＬのベース電流Ｉ_Q1は増える。したがって、この時抵抗ＲＬを流れる電流Ｉ_e も増加する。しかし、従属トランジスタＴｒ５のコレクタ電流Ｉ_c は、コレクタ電流Ｉ_ref に一致する様に常時規定されているので、電流Ｉ_e の増分は、平滑キャパシタＣａを充電し、更に、次段の増幅回路（図３４の増幅回路３２０）に流れ込むので、Ａ点の電位は、その分だけ上昇する。

また、Ａ点の電位を検波・増幅回路３１０（図３５）の出力電位とする代わりに、トランジスタＴｒＬのエミッタ端子（図３５のＧ点）の電位を検波・増幅回路３１０の出力電位とする回路構成を採用しても良い。高周波を受信すると、検知ダイオードＱ１が出力する電流の直流成分Ｉ_Q1により、トランジスタＴｒＬの抵抗が小さくなるので、Ｇ点の電位は上昇する。したがって、これを検出信号とすることもできる。

また、図３５のダイオードＤ１，検知ダイオードＱ１，トランジスタＴｒＬ，従属トランジスタＴｒ５、及び抵抗ＲＬで構成される電源−接地間の回路と同じ構成の回路を更に別途用意して、電源−接地間にこの両回路を並列に接続し、この２つの回路の両Ｇ点の電位差を差動出力する様にしても良い。勿論、この場合には、新たに並列に追加する回路側にはマッチング回路ＭＣは接続しない。したがって、この場合、新たに並列に追加される回路側のダイオードＱ１は、非検知ダイオードとして動作する。

次に、起動信号出力回路３０１（図３４）の回路中の各段間に配置されるキャパシタＣ_e1，Ｃ_e2の作用について説明する。
増幅回路３２０は、前記のキャパシタＣ_e1を介して、上記の検波・増幅回路３１０と接続される。増幅回路３２０の入力インピーダンスとキャパシタＣ_e1により、増幅回路３２０に入力可能な信号のカットオフ周波数ｆ_c が決まる。即ち、キャパシタＣ_e1は、ハイパスフィルタを生成する作用を奏する。
したがって、このカットオフ周波数ｆ_c を例えば４０Ｈｚ程度に設定した時に、目的の高周波入力が例えば１／３００秒程度の断続周期で間欠的に到来すると、この高周波の到来の断続動作の周波数は、上記のカットオフ周波数ｆ_c を遥かに上回るので、この様な場合にも増幅回路３２０によって、所望の増幅作用を得ることができる。
更に、この様な構成に従えば、低周波ノイズ（例：フリッカーノイズなど）や、不測のＤＣオフセットなどが、起動信号出力回路の前段から中段に、或いは中段から後段に伝達される現象を効果的に回避或いは緩和することができるので、高いＳ／Ｎ比を得ることができる。

バッファ３２５の入力端は、前記のキャパシタＣ_e2を介して、上記増幅回路３２０の出力端と接続される。このキャパシタＣ_e2は、上記のキャパシタＣ_e1と概ね同容量のものであり、上記のキャパシタＣ_e1と同様のハイパスフィルタ生成作用を奏する。
バッファ３２５は、公知の構成であり、二値化回路２３０は、先の実施例２と同じものである。
例えば、この様に、必ずしも検波・増幅回路（３１０）に、差動増幅器を導入しなくとも、本発明の第１の手段に基づいて、本発明の作用・効果を得ることができる。

〔その他の変形例〕
本発明の実施形態は、上記の形態に限定されるものではなく、その他にも以下に例示される様な変形を行っても良い。この様な変形や応用によっても、本発明の作用に基づいて本発明の効果を得ることができる。
（変形例１）
例えば、上記の実施例２において、より望ましくは、検知ダイオードの高周波電力が出力される第２端子側（例：図１４のＡ点）に、受信したい目的の周波数に対して、付加するスタブ又は共振器の両極間がショートになる様に、スタブ又は共振器を接続すると良い。例えば、検知ダイオードをマッチング回路と共振器等で挟んだ構成を採用すること等により、検知ダイオードの高周波電力が入力される第１端子側に、所望の高周波電力を高率良く印加することができる。
より具体的には、例えば、図１、図２の検出・増幅回路に配設される共振回路（Ｒｅｓｏ）は、本来、上記の検出・増幅回路２１０などにおいてもあった方が良い。この共振回路（Ｒｅｓｏ）は、検波対象の高周波に対して、該当部位がショートになる様に設計されるものであり、この共振回路（Ｒｅｓｏ）の設置により検波感度が向上する。

また、差動増幅器を低電流動作させた場合に低域濾波の効果があることを利用し、低域フィルタとの組み合わせや、更にこれらの差動増幅器を複数段とすることで、高周波信号の帯域に比較して1/1000以下の帯域だけを伝送増幅するようにすると、本発明において更に効果的である。即ち、高周波の帯域に対し、直流近傍の帯域のみの低域濾波及び増幅するので、従来のダイオード検波よりも感度を大幅に引き上げることができる。
また、高周波成分の不要波を除くためには、伝達関数は周波数に対し単調減少となっていることが望ましい。

また、本発明の検知ダイオードとしては、通常の半導体ダイオードは勿論のこと、ダイオードとして作用する素子ならば何れをも用いることができるが、特に、本発明の第１１の手段に従って、上記のＮＰＮ形トランジスタやＰＮＰ形トランジスタ等を採用する場合には、集積回路の小型化や、或いは、回路各部のバイアス電位又はバイアス電流の設計等が容易になる。

本発明は、特定周波数の高周波電力（ＲＦ）を入力して直流電位（ＤＣ）を出力するＲＦ／ＤＣ変換回路を有する起動信号出力回路と、その起動信号出力回路等に非常に有用な、入力レベルを基準電位と比較する判定回路に関し、本発明の起動信号出力回路を有する移動体通信機に適する分野は、ＬＡＮ、監視システム、或いは、車両等のキーフリーシステム等を挙げることができる。
しかしながら、本発明は、上記の各実施例等と同様に、必ずしも移動体通信に特化されたものではなく、移動体−移動体間や、或いは固定体−固定体間などにおいても、勿論、利用することができるものである。

例えば、上記の実施例の他にも、ＩＴＳ等の分野で本発明の応用が大いに期待できる。これらの分野では、例えば、ゲート通過時等にのみ車両番号を通信し、ゲート通過時等以外はそのような通信を行わない極めて低消費電力の、ＥＴＣ車載装置や電子ナンバープレート（スマートプレート）等が本発明に基づいて実現可能又は実現容易となる。

また、例えば監視システムの分野等においては、例えば入退室時のみＩＤ番号を発信する極めて低消費電力のＩＤカード等も実現可能又は実現容易となる。
以上に断片的に例示される様に、本発明の起動信号出力回路は、各種の通信装置において、本体（送受信器）を必要時に限って動作させる極めて有用なものであり、その用途は広範囲に及ぶ。

なお、上記の本発明の技術分野は、我が国の現行の電波法に基づいて言及したものであり、その規定に従うものであるので、国、地域若しくは時代の変遷などに伴う電波に関する法規制の変更によっては、その他の応用分野も十分にあり得るものと考えられる。
しかしながら、本発明が特定周波数の高周波電力（ＲＦ）を入力して直流電位（ＤＣ）を出力するＲＦ／ＤＣ変換回路を有する起動信号出力回路に関することに何ら変りはなく、よって、本発明は、それを応用する状勢下での規制法（：電波法）に従う限りにおいて、その他の任意の応用も可能である。

実施例１の起動信号出力回路１００の回路図 実施例１の起動信号出力回路１００の検出・増幅部１１０の回路図 実施例１の起動信号出力回路１００の判定回路１２０の回路図 起動信号出力回路１００の入力電力に対する出力電圧を例示するグラフ 比較用の起動信号出力回路１００′（Ｒａ＝Ｒｂ）の入力電力に対する出力電圧を例示するグラフ 起動信号出力回路１００の電源電圧に対する出力特性を例示するグラフ 起動信号出力回路１００の電源電圧に対する電源電流を例示するグラフ 起動信号出力回路１００における検知ダイオードの検出電位（δｖ）の周波数に対する伝達関数を例示するグラフ 起動信号出力回路１００′の回路図 実施例１の判定回路１２０の入力直流電位を示すグラフ 実施例１の判定回路１２０の入力ノイズのスペクトル （計算値）を示すグラフ 実施例１の判定回路１２０の出力直流電位を示すグラフ 判定回路１２０の出力ノイズのスペクトルを示すグラフ 図１０−Ａ，Ｂの条件を前提として、 判定回路１２０の入力波形をモデル化したグラフ 図１１−Ａ，Ｂの条件を前提として、 判定回路１２０の出力特性（Ｓ／Ｎ比）をモデル化したグラフ 実施例２の起動信号出力回路２００の回路図 実施例２の起動信号出力回路２００が備える 検出・増幅回路２１０の回路図 一般的な倍電圧検波回路１０の回路図 起動信号出力回路１００の検出・増幅回路１１０ が備える検波回路の回路図 起動信号出力回路２００の検出・増幅回路２１０ が備える検波回路の回路図 起動信号出力回路２００の前段（検出・増幅回路２１０） 及び中段（判定回路２２０）の回路図 判定回路２２０が備えるアクティブ負荷に対する等価回路の回路図 図１７のａ点、ｂ点の電位変化を示すグラフ 判定回路２２０の変形例（判定回路２２０′）を例示する回路図 実施例２の起動信号出力回路２０３の回路図 実施例２の増幅回路２２０″の入力直流電位を示すグラフ 実施例２の増幅回路２２０″の入力ノイズのスペクトル （計算値）を示すグラフ 増幅回路２２０″の出力直流電位を示すグラフ 増幅回路２２０″の出力ノイズのスペクトルを示すグラフ 図２２−Ａ，Ｂの条件を前提として、 増幅回路２２０″の入力波形をモデル化したグラフ 図２３−Ａ，Ｂの条件を前提として、 増幅回路２２０″の出力特性（Ｓ／Ｎ比）をモデル化したグラフ 実施例３の判定回路２２２を例示する回路図 実施例３の起動信号出力回路２０２の回路図 実施例３の判定回路２２２の入力直流電位を示すグラフ 実施例３の判定回路２２２の入力ノイズのスペクトル （計算値）を示すグラフ 判定回路２２２の出力直流電位を示すグラフ 判定回路２２２の出力ノイズのスペクトルを示すグラフ 図２７−Ａ，Ｂの条件を前提として、 判定回路２２２の入力波形をモデル化したグラフ 図２８−Ａ，Ｂの条件を前提として、 判定回路２２２の出力特性（Ｓ／Ｎ比）をモデル化したグラフ 実施例４の起動信号出力回路２０１の回路図 実施例４の判定回路２２０の入力直流電位を示すグラフ 実施例４の判定回路２２０の入力ノイズのスペクトル （計算値）を示すグラフ 判定回路２２０の出力直流電位を示すグラフ 判定回路２２０の出力ノイズのスペクトルを示すグラフ 図３１−Ａ，Ｂの条件を前提として、 判定回路２２０の入力波形をモデル化したグラフ 図３２−Ａ，Ｂの条件を前提として、 判定回路２２０の出力特性（Ｓ／Ｎ比）をモデル化したグラフ 実施例５の起動信号出力回路３０１の全体の回路図 実施例５の起動信号出力回路３０１の検波・増幅回路３１０の回路図 従来の高周波検出回路を例示する回路図 従来の高周波検出回路を例示する回路図 従来の一般的な起動信号出力回路（９００）を例示する回路図 従来の検波および検出回路を例示する回路図 従来の検出回路を例示する回路図 市販されているリチウム乾電池の温度特性を例示するグラフ 起動信号出力回路１００の判定結果二値化回路１３０ に類似した公知の二値化回路の回路図

符号の説明

１０ ： 一般的な倍電圧検波回路
１００ ： 起動信号出力回路（実施例１）
１１０ ： 検出・増幅部（実施例１）
１２０ ： 判定回路（実施例１）
１３０ ： 判定結果二値化回路（従来構成）
１４０ ： ＬＣフィルタ部（周知のローパスフィルタ）
２００ ： 起動信号出力回路（実施例２）
２０１ ： 起動信号出力回路（実施例４）
２０２ ： 起動信号出力回路（実施例３）
２０３ ： 起動信号出力回路（実施例２）
２１０ ： 検出・増幅回路（実施例２）
２２０ ： 判定回路（実施例２）
２２０′： 判定回路（実施例２）
２２０″： 増幅回路（実施例２）
２２２ ： 判定回路（実施例３）
２３０ ： 二値化回路（実施例２）
３０１ ： 起動信号出力回路（実施例５）
Ｖcc ： 電源電圧
Ｑ１ ： 検知ダイオード
ＭＣ ： マッチング回路
ＴｒＬ： 検出・増幅回路が有する差動増幅器の差動対トランジスタ（検知側）
ＴｒＲ： 検出・増幅回路が有する差動増幅器の差動対トランジスタ（非検知側）
Ｔｒｎ： トランジスタ（ｎ：自然数）
Ｉdia ： ＴｒＬのベース電流
Ｉdib ： ＴｒＲのベース電流
Ｉref ： カレントミラー回路の基準電流
Ｉｃ ： カレントミラー回路の従属電流
Ｒeso ： 共振器
Ｍｎ ： ＭＯＳＦＥＴ（ｎ：自然数）
ＦＥｎ： ＭＯＳＦＥＴ（ｎ：自然数）
Ｖb ： Ｂ点の電位
Ｖd ： Ｄ点の電位
Ｒａ ： 負荷抵抗
Ｒｂ ： 負荷抵抗
Ｃａ ： 平滑キャパシタ
Ｃｂ ： 平滑キャパシタ
Ｖ1outa ： 検出・増幅回路の直流出力電位（参照側）
Ｖ1outb ： 検出・増幅回路の直流出力電位（検知側）
Ｖ2outa ： 判定回路の直流出力電位（参照側）
Ｖ2outb ： 判定回路の直流出力電位（検知側）

Claims (21)

1. 特定周波数の高周波電力（ＲＦ）を入力して直流電位（ＤＣ）を出力するＲＦ／ＤＣ変換回路を有する起動信号出力回路であって、
   前記高周波電力を検知する検知ダイオードＱ１と、
   前記検知ダイオードＱ１が出力する電流の直流成分Ｉ_Q1を増幅するトランジスタＴｒＬと、
   前記トランジスタＴｒＬを回路要素として含むカレントミラー回路と
   を備えた検出・増幅部を有し、
   前記トランジスタＴｒＬのベース電流Ｉ_B は、前記直流成分Ｉ_Q1と略一致し、
   前記トランジスタＴｒＬのエミッタ電流Ｉ_E は、前記カレントミラー回路によって制限されている
   ことを特徴とする起動信号出力回路。
2. 前記カレントミラー回路は、
   エミッタ端子が所定の接地点または給電点に接続され、かつ、所定の負荷が与えられることにより、前記起動信号出力回路の全体の電流量を決定する基準トランジスタと、
   エミッタ端子が前記基準トランジスタのエミッタ端子に接続され、かつ、前記基準トランジスタとベース端子同士が接続されることにより、前記基準トランジスタとそれぞれ略同量の電流を通す複数の従属トランジスタと
   を有する
   ことを特徴とする請求項１に記載の起動信号出力回路。
3. 差動増幅器を有し、
   前記トランジスタＴｒＬは、前記差動増幅器の信号入力部に配置される差動対トランジスタの一方を構成しており、
   前記差動増幅器を流れる電流の合計は、前記カレントミラー回路によって略一定に規定されている
   ことを特徴とする請求項１または請求項２に記載の起動信号出力回路。
4. 前記高周波電力を検知しない非検知ダイオードＱ２を、前記検知ダイオードＱ１に対して少なくとも論理的には略対称形に備え、
   前記起動信号出力回路に前記高周波電力が入力されていない時に、
   前記非検知ダイオードＱ２のカソード端子は、前記検知ダイオードＱ１のカソード端子電圧と同じ電圧を前記差動対トランジスタのもう片方のトランジスタＴｒＲのベース端子に出力する
   ことを特徴とする請求項３に記載の起動信号出力回路。
5. 前記差動増幅器を中心とする差動回路の全体的回路形式を略対称形に構成した
   ことを特徴とする請求項４に記載の起動信号出力回路。
6. 前記差動増幅器の負荷は、
   ２つのＭＯＳＦＥＴから成るカレントミラー回路構成のアクティブ負荷である
   ことを特徴とする請求項３乃至請求項５の何れか１項に記載の起動信号出力回路。
7. 前記ＭＯＳＦＥＴは何れも、
   ゲート長が１μｍ以上であり、
   ゲート幅が２μｍ以上である
   ことを特徴とする請求項６に記載の起動信号出力回路。
8. 前記検知ダイオードＱ１の前記高周波電力が入力される第１端子側に、前記高周波電力を効率よく入力するためのマッチング回路が接続されている
   ことを特徴とする請求項１乃至請求項７の何れか１項に記載の起動信号出力回路。
9. 前記特定周波数に対してスタブ又は共振器の両極間がショートになる様に、前記検知ダイオードＱ１の前記高周波電力が出力される第２端子側に、前記スタブ又は前記共振器が接続されている
   ことを特徴とする請求項１乃至請求項８の何れか１項に記載の起動信号出力回路。
10. 前記検知ダイオードＱ１は、ベースとコレクタとを直接接続して前記検知ダイオードＱ１の前記高周波電力が入力される第１端子とし、エミッタを前記検知ダイオードＱ１の前記高周波電力が出力される第２端子としたＮＰＮ形又はＰＮＰ形のトランジスタから構成されている
    ことを特徴とする請求項１乃至請求項９の何れか１項に記載の起動信号出力回路。
11. 前記検出・増幅部は、
    前記検知ダイオードＱ１のアノード端に、
    前記高周波電力の入力部に位置するコンデンサＣ１の出力端と、
    アノード端が高周波的に接地されたダイオードＤ１のカソード端と
    を接続し、かつ、
    前記検知ダイオードＱ１のカソード端に、
    一端が高周波的に接地されたコンデンサＣ２の他端を接続する
    ことにより構成される倍電圧検波回路を有する
    ことを特徴とする請求項１乃至請求項１０の何れか１項に記載の起動信号出力回路。
12. ＣＭＯＳを用いて構成された二値化回路を後段に有し、
    前記二値化回路は、前記起動信号出力回路の出力信号を二値化する
    ことを特徴とする請求項１乃至請求項１１の何れか１項に記載の起動信号出力回路。
13. 論理的に略対象形の差動増幅器を有して成り、入力レベルを基準電位と比較する判定回路において、
    前記差動増幅器の負荷部を構成しつつ、前記差動増幅器を流れる電流を規定する、少なくとも論理的には略対称形に相対峙した１対の負荷抵抗Ｒａ，Ｒｂに関して、
    前記高周波電力の入力の有無に伴って入力レベルが変動する入力変動側の前記負荷抵抗Ｒａを、判定基準入力側の前記負荷抵抗Ｒｂよりも小さく設定したことを特徴とする判定回路。
14. 前記負荷抵抗Ｒａと前記負荷抵抗Ｒｂとの差分ΔＲ（≡Ｒｂ−Ｒａ＞０）を任意に調整することにより、入力電位に対する出力電位の感度を自在に設定した
    ことを特徴とする請求項１３に記載の判定回路。
15. 論理的に略対象形の差動増幅器を有して成り、入力レベルを基準電位と比較する判定回路において、
    前記差動増幅器を流れる電流を規定する、前記差動増幅器の負荷部が、
    カレントミラー回路構成で、負荷が非対称のアクティブ負荷から構成されている
    ことを特徴とする判定回路。
16. 前記アクティブ負荷は、
    ２つのバイポーラトランジスタから成る
    ことを特徴とする請求項１５に記載の判定回路。
17. 前記差動増幅器は、２つのトランジスタをダーリントン接続することにより構成した増幅部を計２組、少なくとも論理的には略対称形に相対峙させて有する
    ことを特徴とする請求項１３乃至請求項１６の何れか１項に記載の判定回路。
18. ＣＭＯＳを用いて構成された二値化回路を後段に有し、
    前記二値化回路は、前記判定回路が出力した判定結果を二値化する
    ことを特徴とする請求項１３乃至請求項１７の何れか１項に記載の判定回路。
19. 特定周波数の高周波電力（ＲＦ）を入力して直流電位（ＤＣ）を出力するＲＦ／ＤＣ変換回路を有する起動信号出力回路であって、
    請求項１３乃至請求項１８の何れか１項に記載の判定回路を有する
    ことを特徴とする起動信号出力回路。
20. 請求項１３乃至請求項１８の何れか１項に記載の判定回路を有する
    ことを特徴とする請求項１乃至請求項１３の何れか１項に記載の起動信号出力回路。
21. スタブ、共振器、インダクタ、又は平滑コンデンサ等を用いて構成される低域フィルタ、又は低域増幅回路を具備することにより、
    前記検知ダイオードＱ１の検出電位（δｖ）に対する前記直流電位（ＤＣ）の伝達関数に関して、周波数に対し特に直流近傍で急峻に単調減少する狭帯域のローパスフィルタ特性が与えられている
    ことを特徴とする請求項１乃至請求項１２、或いは請求項１９又は請求項２０の何れか１項に記載の起動信号出力回路。

Images