CN102570989B - 运算放大电路 - Google Patents

Abstract

一种运算放大器，其特征在于，其包括：输入结构，其包括NMOS输入运放电路以及PMOS输入运放电路；反馈网络，其包括与NMOS输入运放电路连接的NMOS反馈回路以及与PMOS输入运放电路连接的PMOS反馈回路，所述NMOS反馈回路与PMOS反馈回路用于在输入电压Vi大于参考电压Vref以及输入电压Vi小于参考电压Vref的情况下，使晶体管的电流均取决于输入电压以及输入端电阻的大小；输出结构，将输入结构传输过来的信号进行放大；以及偏置网络，同时对输入结构、输出结构以及反馈网络供电。本发明设置参考电压以及采用高增益的运算放大器反馈回路，且晶体管中的电流具有单向性，可以得到良好的线性跨导，同时实现大(从地到电源电压)的电压输入动态范围。

Description

运算放大电路

【技术领域】

本发明涉及集成电路设计领域，尤其涉及运算放大电路。

【背景技术】

在半导体器件中，运算放大器被广泛地用于放大要处理的信号。在日本未经审查的专利申请，其公开号为No.H6-326529(美国专利No.5,311,145)中公布了运算放大器的示例。运算放大器包括输入级放大器和输出级放大器。输入级放大器根据输出级放大器的输入结构转换输入信号并且放大输入信号。此外，输入级放大器设置流过组成输出级放大器的晶体管的空载电流。输出级放大器放大在输入级放大器中生成的信号并且输出该信号。

随着MOS尺寸的降低，要求降低电源电压以保证晶体管不被损坏。但考虑到晶体管的阈值电压几乎维持不变(这主要是出于数字逻辑电路中阈值的考虑，维持适当大的MOS管阈值，有利于保证较高的噪声容限)，所以当电源电压降低到1.5V，甚至1V左右的时候，故为保证一定的增益，常采用cascade结构，但是传统的cascode结构运算放大器已难以正常工作。同时电源电压的降低导致了输入共模电压范围的降低，为解决这一问题，常是采用Rail-to-Rail(轨对轨)输入结构以解决输入信号范围较小的问题，但该种轨对轨运算放大器的技术问题在于电路结构的输入跨导会随着输入信号的变化而发生变化，从而导致输入跨导出现较大的非线性波动。虽然电流调节技术可以降低输入跨导随输入电压变化的非线性，但效果并不特别优良；同时电路结构也较为复杂，且功耗也较高。

鉴于以上弊端，却有必要提供一种改良的运算放大电路来解决上述缺陷。

【发明内容】

本发明的目的在于提供一种运算放大器，以解决因电路结构的输入跨导会随着输入信号的变化而发生变化，从而导致的较大的非线性的问题。

实现所述目的的技术方案是：一种运算放大电路，其包括：

与输入端Vi串联的电阻R，与电阻R另一端分别连接的PMOS输入管的第一电极以及NMOS输入管的第一电极，连接于电阻R和PMOS输入管栅极之间的NMOS输入两级运放电路、连接于电阻R和NMOS输入管栅极之间的PMOS输入两级运放电路，与PMOS输入管的第二电极连接的NMOS电流镜电路，与NMOS输入管的第二电极连接的PMOS电流镜电路；其中，

所述NMOS输入两级运放电路包括PMOS管MP1～MP4及NMOS管MN1～MN5，与电阻R另一端连接的MN1的栅极、MN1的第一电极连接MN2的第一电极及MN3的第二电极，MN1的第二电极连接MP1的第二电极、MP3的栅极；MN2的栅极连接参考电压Vref，MN2的第二电极连接MP2的第二电极、MP4的栅极；MN3的栅极连接偏置电压Vb1，MN3的第一电极与MN4、MN5的第一电极及地连接；MN4的栅极连接于MN5的栅极，MN4的第二电极与其栅极、MP3的第二电极连接；MN5的第二电极与MP4的第二电极连接作为输出；MP1的栅极与MP2的栅极连接，MP1的第一电极与MP2、MP3、MP4的第一电极及电压Vdd连接；MN1的第二电极及MN4的第二电极之间连接有第一RC串联电路，包括米勒补偿电阻Rc、与米勒补偿电阻Rc一端连接的电容Cc，米勒补偿电阻Rc的另一端连接MN1的第二电极，电容Cc的另一端连接MN4的第二电极；MN2的第二电极及MN5的第二电极之间连接有第二RC串联电路，包括米勒补偿电阻Rc、与米勒补偿电阻Rc一端连接的电容Cc，米勒补偿电阻Rc的另一端连接于MN5的第二电极，电容Cc的另一端连接MN2的第二电极；

所述PMOS输入两级运放电路包括PMOS管MP1’～MP5’及NMOS管MN1’～MN4’，与电阻R另一端连接的MP1’的栅极、MP1’的第一电极连接MP2’的第一电极及MP3’的第二电极，MP1’的第二电极连接MN1’的第二电极、MN3’的栅极；MP2’的栅极连接参考电压Vref，MP2’的第二电极连接MN2’的第二电极、MN4’的栅极；MP3’的栅极连接偏置电压Vb1’，MP3’的第一电极与MP4’、MP5’的第一电极及电压Vdd连接；MP4’的栅极连接于MP5’的栅极，MP4’的第二电极与其栅极、MN3’的第二电极连接；MP5’的第二电极与MN4’的第二电极连接作为输出；MN1’的栅极与MN2’的栅极连接，MN1’的第一电极与MN2’、MN3’、MN4’的第一电极及地连接；MP1’的第二电极及MP4’的第二电极之间连接有第三RC串联电路，包括米勒补偿电阻Rc’、与米勒补偿电阻Rc’一端连接的电容Cc’，米勒补偿电阻Rc’的另一端连接MP4’的第二电极，电容Cc’的另一端连接MP1’的第二电极；MP2’的第二电极及MP5’的第二电极之间连接有第四RC串联电路，包括米勒补偿电阻Rc’、与米勒补偿电阻Rc’一端连接的电容Cc’，米勒补偿电阻Rc’的另一端连接于MP2’的第二电极，电容Cc’的另一端连接MP5’的第二电极；

所述NMOS电流镜电路包括与PMOS输入管的第二电极连接的MN6的第二电极，MN6的栅极与MN7的栅极连接，MN6的第一电极与MN7的第一电极及地连接；

所述PMOS电流镜电路包括与NMOS输入管的第二电极连接的MP6’的第二电极，MP6’的栅极与MP7’的栅极连接，MP6’的第一电极与MP7’的第一电极及电压Vdd连接，MP7’的第二电极与MN7的第二电极连接。

可选地，所述NMOS输入两级运放电路中的米勒补偿电阻Rc的取值大于等于MP3或MP4的跨导值倒数，所述PMOS输入两级运放电路中的米勒补偿电阻Rc’的取值大于等于MN3’或MN4’的跨导值倒数。

与现有技术相比，上述运算放大器的有益效果是：本发明设置参考电压以及采用高增益的运算放大器反馈回路，且晶体管中的电流具有单向性，可以得到良好的线性跨导，同时实现大(从地到电源电压)的电压输入动态范围。

【附图说明】

图1是本发明运算放大器的一种实施方式示意图；

图2是本发明运算放大器的带反馈回路的PMOS输入结构电路；

图3是图2所示电路的NMOS输入两级运放电路结构；

图4是本发明运算放大器的带反馈回路的NMOS输入结构电路；

图5是图4所示电路的PMOS输入两级运放电路结构。

【具体实施方式】

参照图1所示，本发明运算放大电路的一种实施方式包括：

输入结构，获取信号并将信号传输给输出结构；

输出结构，将输入结构传输过来的信号进行放大；

反馈网络，提取输出结构放大的信号并反馈给输入结构；

偏置网络，同时对输入结构、输出结构以及反馈网络供电。

上述实施方式的运算放大电路，通过反馈网络对输出结构的输出信号，即整个运算放大器的输出端信号进行监控。

运算放大电路中采用低压高增益运算放大器来对输入端进行电位钳制，并保证输入端输入电压值为参考电压Vref。以下通过一些电路实例对上述低压高增益运算放大器作进一步说明。

参照图2所示，其为本发明运算放大电路的带反馈回路的PMOS输入结构电路，与输入端Vi串联的电阻R，与电阻R另一端连接的PMOS输入管的第一电极，连接于电阻R和PMOS输入管栅极之间的NMOS输入两级运放电路、与PMOS输入管的第二电极连接的NMOS电流镜电路；其中，

所述NMOS电流镜电路包括与PMOS输入管的第二电极连接的MN6的第二电极，MN6的栅极与MN7的栅极连接，MN6的第一电极与MN7的第一电极及地连接。

所述PMOS输入管为PMOS晶体管P1，当输入信号电压小于参考电压Vref时，输入端P1没有电流流入，则该输入端P1不参与信号的放大；而当输入信号电压大于参考电压Vref时，则流入电流大小为(Vi-Vref)/R，则在Vi＞Vref的范围内保证了输入端P1等效跨导的稳定性，即输入跨导将不会随着输入信号的幅度而发生变化。

参照图3所示，其为本发明运算放大电路一种低压高增益运算放大器的电路结构，该电路结构为两级运算放大器结构，目的在于提供较高的增益。其中，所述NMOS输入两级运放电路包括PMOS管MP1～MP4及NMOS管MN1～MN5，与电阻R另一端连接的MN1的栅极、MN1的第一电极连接MN2的第一电极及MN3的第二电极，MN1的第二电极连接MP1的第二电极、MP3的栅极；MN2的栅极连接参考电压Vref，MN2的第二电极连接MP2的第二电极、MP4的栅极；MN3的栅极连接偏置电压Vb1，MN3的第一电极与MN4、MN5的第一电极及地连接；MN4的栅极连接于MN5的栅极，MN4的第二电极与其栅极、MP3的第二电极连接；MN5的第二电极与MP4的第二电极连接作为输出；MP1的栅极与MP2的栅极连接，MP1的第一电极与MP2、MP3、MP4的第一电极及电压Vdd连接；MN1的第二电极及MN4的第二电极之间连接有第一RC串联电路，包括米勒补偿电阻Rc、与米勒补偿电阻Rc一端连接的电容Cc，米勒补偿电阻Rc的另一端连接MN1的第二电极，电容Cc的另一端连接MN4的第二电极；MN2的第二电极及MN5的第二电极之间连接有第二RC串联电路，包括米勒补偿电阻Rc、与米勒补偿电阻Rc一端连接的电容Cc，米勒补偿电阻Rc的另一端连接于MN5的第二电极，电容Cc的另一端连接MN2的第二电极。

该电路结构中采用NMOS作为输入级，随后的第二级采用PMOS输入，因考虑到电路的稳定性，故在电路结构中采用RC串联米勒补偿技术以消除右零点对***稳定性的影响。其中米勒补偿电阻Rc要求取值大于或者是和MP3(或MP4)的跨导值倒数相等，从而在消除右零点的同时可以引入左零点以增大运算放大器结构的相位裕度。

为适应不断降低的供电电源电压，同时为满足较高的直流电压增益，故通常在电路结构中采用cascade串联结构来满足较高的增益要求，与此同时，在电路结构中采用频率补偿技术以保证电路结构的稳定。所述低压高增益运算放大器包括：PMOS管MP1～MP4及NMOS管MN1～MN5，其中，NMOS管MN1、MN2作为差动管分别接收输入信号Vi及参考信号Vref；NMOS管MN3接收偏置电压Vb1。

参照图4所示，其为本发明运算放大电路的带反馈回路的NMOS输入结构电路，与输入端Vi串联的电阻R，与电阻R另一端连接的NMOS输入管的第一电极，连接于电阻R和NMOS输入管栅极之间的PMOS输入两级运放电路，与NMOS输入管的第二电极连接的PMOS电流镜电路；其中，

所述PMOS电流镜电路包括与NMOS输入管的第二电极连接的MP6’的第二电极，MP6’的栅极与MP7’的栅极连接，MP6’的第一电极与MP7’的第一电极及电压Vdd连接，MP7’的第二电极与MN7的第二电极连接。

所述NMOS输入管为NMOS晶体管N1，当输入信号电压小于参考电压Vref时，流过输入端N1的电流大小为(Vref-Vi)/R，此时同样保证了输入端N1跨导的稳定性，即输入跨导将不会随着输入信号的幅度而发生变化；而当输入信号的电压幅度高于参考电压Vref时，输入端N1中流过的电流为零，即输入端N1不参与信号的放大。

参照图5所示，其为本发明运算放大电路另一种低压高增益运算放大器的电路结构，该电路结构为两级运算放大器结构，目的在于提供较高的增益。其中，所述PMOS输入两级运放电路包括PMOS管MP1’～MP5’及NMOS管MN1’～MN4’，与电阻R另一端连接的MP1’的栅极、MP1’的第一电极连接MP2’的第一电极及MP3’的第二电极，MP1’的第二电极连接MN1’的第二电极、MN3’的栅极；MP2’的栅极连接参考电压Vref，MP2’的第二电极连接MN2’的第二电极、MN4’的栅极；MP3’的栅极连接偏置电压Vb1’，MP3’的第一电极与MP4’、MP5’的第一电极及电压Vdd连接；MP4’的栅极连接于MP5’的栅极，MP4’的第二电极与其栅极、MN3’的第二电极连接；MP5’的第二电极与MN4’的第二电极连接作为输出；MN1’的栅极与MN2’的栅极连接，MN1’的第一电极与MN2’、MN3’、MN4’的第一电极及地连接；MP1’的第二电极及MP4’的第二电极之间连接有第三RC串联电路，包括米勒补偿电阻Rc’、与米勒补偿电阻Rc’一端连接的电容Cc’，米勒补偿电阻Rc’的另一端连接MP4’的第二电极，电容Cc’的另一端连接MP1’的第二电极；MP2’的第二电极及MP5’的第二电极之间连接有第四RC串联电路，包括米勒补偿电阻Rc’、与米勒补偿电阻Rc’一端连接的电容Cc’，米勒补偿电阻Rc’的另一端连接于MP2’的第二电极，电容Cc’的另一端连接MP5’的第二电极。

该电路结构中采用PMOS作为输入级，随后的第二级采用NMOS输入，因考虑到电路的稳定性，故在电路结构中采用RC串联米勒补偿技术以消除右零点对***稳定性的影响。其中米勒补偿电阻Rc要求取值大于或者是和MN3’(或MN4’)的跨导值倒数相等，从而在消除右零点的同时可以引入左零点以增大运算放大器结构的相位裕度。

所述低压高增益运算放大器包括：PMOS管MP1’～MP5’及NMOS管MN1’～MN4’，其中，PMOS管MP1’、MP2’作为差动管分别接收输入信号Vi及参考信号Vref；PMOS管MP3’接收偏置电压Vb1。

由此可见，电路在整个的信号变化范围内可以形成互补的输入输出，而同时又维持了整个范围内跨导的稳定性。即在整个的输入信号幅度范围内，运算放大器结构的输出电流大小均为︱(Vi-Vref)/R︱，得到的输入跨导为1/R，可以保证输入跨导的稳定性。

综上所述，本发明运算放大电路的总体结构采用参考电压、高增益的运算放大器以及反馈回路，并且晶体管电流的单向性决定了当输入电压和参考电压不同情况下管子的导通状态。并且在整个的输入电压范围内，电流的大小仅仅决定于输入电压以及输入端串接电阻的大小，故该结构可以得到良好的线性跨导，同时实现大(从地到电源电压)的输入动态范围。

虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (2)

1.一种运算放大器，其特征在于，其包括：

与输入端Vi串联的电阻R，与电阻R另一端分别连接的PMOS输入管的第一电极以及NMOS输入管的第一电极，连接于电阻R和PMOS输入管栅极之间的NMOS输入两级运放电路、连接于电阻R和NMOS输入管栅极之间的PMOS输入两级运放电路，与PMOS输入管的第二电极连接的NMOS电流镜电路，与NMOS输入管的第二电极连接的PMOS电流镜电路；其中，

所述NMOS输入两级运放电路包括PMOS管MP1～MP4及NMOS管MN1～MN5，与电阻R另一端连接的MN1的栅极、MN1的第一电极连接MN2的第一电极及MN3的第二电极，MN1的第二电极连接MP1的第二电极、MP3的栅极；MN2的栅极连接参考电压Vref，MN2的第二电极连接MP2的第二电极、MP4的栅极；MN3的栅极连接偏置电压Vb1，MN3的第一电极与MN4、MN5的第一电极及地连接；MN4的栅极连接于MN5的栅极，MN4的第二电极与其栅极、MP3的第二电极连接；MN5的第二电极与MP4的第二电极连接作为输出；MP1的栅极与MP2的栅极连接，MP1的第一电极与MP2、MP3、MP4的第一电极及电压Vdd连接；MN1的第二电极及MN4的第二电极之间连接有第一RC串联电路，包括米勒补偿电阻Rc、与米勒补偿电阻Rc一端连接的电容Cc，米勒补偿电阻Rc的另一端连接MN1的第二电极，电容Cc的另一端连接MN4的第二电极；MN2的第二电极及MN5的第二电极之间连接有第二RC串联电路，包括米勒补偿电阻Rc、与米勒补偿电阻Rc一端连接的电容Cc，米勒补偿电阻Rc的另一端连接于MN5的第二电极，电容Cc的另一端连接MN2的第二电极；

所述PMOS输入两级运放电路包括PMOS管MP1’～MP5’及NMOS管MN1’～MN4’，与电阻R另一端连接的MP1’的栅极、MP1’的第一电极连接MP2’的第一电极及MP3’的第二电极，MP1’的第二电极连接MN1’的第二电极、MN3’的栅极；MP2’的栅极连接参考电压Vref，MP2’的第二电极连接MN2’的第二电极、MN4’的栅极；MP3’的栅极连接偏置电压Vb1’，MP3’的第一电极与MP4’、MP5’的第一电极及电压Vdd连接；MP4’的栅极连接于MP5’的栅极，MP4’的第二电极与其栅极、MN3’的第二电极连接；MP5’的第二电极与MN4’的第二电极连接作为输出；MN1’的栅极与MN2’的栅极连接，MN1’的第一电极与MN2’、MN3’、MN4’的第一电极及地连接；MP1’的第二电极及MP4’的第二电极之间连接有第三RC串联电路，包括米勒补偿电阻Rc’、与米勒补偿电阻Rc’一端连接的电容Cc’，米勒补偿电阻Rc’的另一端连接MP4’的第二电极，电容Cc’的另一端连接MP1’的第二电极；MP2’的第二电极及MP5’的第二电极之间连接有第四RC串联电路，包括米勒补偿电阻Rc’、与米勒补偿电阻Rc’一端连接的电容Cc’，米勒补偿电阻Rc’的另一端连接于MP2’的第二电极，电容Cc’的另一端连接MP5’的第二电极；

所述NMOS电流镜电路包括与PMOS输入管的第二电极连接的MN6的第二电极，MN6的栅极与MN7的栅极连接，MN6的第一电极与MN7的第一电极及地连接；

所述PMOS电流镜电路包括与NMOS输入管的第二电极连接的MP6’的第二电极，MP6’的栅极与MP7’的栅极连接，MP6’的第一电极与MP7’的第一电极及电压Vdd连接，MP7’的第二电极与MN7的第二电极连接。

2.如权利要求1所述的运算放大器，其特征在于，所述NMOS输入两级运放电路中的米勒补偿电阻Rc的取值大于等于MP3或MP4的跨导值倒数，所述PMOS输入两级运放电路中的米勒补偿电阻Rc’的取值大于等于MN3’或MN4’的跨导值倒数。