JP2008293003A - 液晶表示装置の駆動方法、液晶表示装置及び電子機器 - Google Patents

Abstract

【課題】画質向上のための液晶表示装置の駆動方法、及び当該駆動方法を用いた液晶表示装置を提供することを課題とする。
【解決手段】１フレーム期間をｎ（ｎ：整数、ｎ≧３）の期間（以下、サブフレーム期間と記す）に分割する。すなわち、１８０Ｈｚ以上の周波数にて駆動を行う。また、液晶の応答速度に起因する輝度の損失を補償するように液晶に電圧を印加する。ここで、補償された電圧は第１サブフレーム期間以外のサブフレーム期間に印加される。
【選択図】図１

Description

本発明は、画質を向上させるための液晶表示装置の駆動方法、及び当該駆動方法を用いた液晶表示装置、電子機器に関する。

近年、従来のブラウン管を用いた表示装置の液晶表示装置への置き換えや、小型電子機器への液晶表示装置の採用が急速に進んでいる。ここで、液晶表示装置とは、基板間の液晶分子に電圧を印加することで液晶分子の配向方向を変化させ、それにより生じる光学特性の変化を利用した表示装置をいう。

代表的な液晶表示装置としては、例えば、ツイステッドネマティック（ＴＮ）方式を用いたものが挙げられる。ＴＮ方式を用いた表示素子は、２つの基板間にネマティック液晶を挟みこみ、液晶分子の長軸が２つの基板間で９０°連続的にねじれた構成を有している。したがって、この状態の表示素子の液晶分子に入射した光の偏光方向は、液晶分子のねじれに沿って９０°変化することになる。

ここで、液晶分子に電圧を印加した場合、あるしきい値電圧Ｖ_ｔｈ以上の電圧を印加する事で液晶分子の長軸を電場方向に傾けることができる。すなわち、液晶分子のねじれの様子を９０°から変化させることができる。このとき、このねじれに従って、液晶分子に入射した光の偏光方向も変化することになる。これを光シャッターとして用いるのがＴＮ方式である。

上記ＴＮ方式をアクティブマトリクス駆動することにより、パッシブマトリクス駆動と比較して動画表示性能に優れた表示装置が実現できる。ここで、アクティブマトリクス駆動とは、各画素に作り込んだトランジスタを用いて画素を駆動する方式をいう。

このように、ＴＮ方式とアクティブマトリクス駆動とを組み合わせることにより、表示装置としての一応の性能は確保された。しかしながら、従来のブラウン管を用いた表示装置と比較した場合には、満足な画質が得られているとはいい難い状況であった。近年では画質向上のために、高速に応答する液晶材料の開発が進められ（例えば、特許文献１参照）、また、ＯＣＢ（ベンド配向）方式、ＩＰＳ方式といった、ＴＮ方式に変わる方式が採用されるようになっている（例えば、特許文献２参照）。

また、上記とは異なるアプローチも検討されている。例えば、オーバードライブ駆動がそれである（例えば、特許文献３参照）。オーバードライブ駆動とは、液晶分子の応答速度を向上するために、一時的に高い電圧を印加する駆動方式である。これにより、所望の輝度に到達するまでの時間を短縮することができ、動画性能が向上する。
特開平５−１７４０８号公報 特開平７−８４２５４号公報 特開平７−１０４７１５号公報

オーバードライブ駆動を用いることにより、確かに液晶分子の応答速度は向上する。しかしながら、応答速度と引き換えに、消費電力の増大の問題が生じる。

また、現象の詳細については未だ解明されていないが、オーバードライブ直後には印加電圧の揺らぎが生じるという問題もある。印加電圧の揺らぎが生じた場合には、所望の階調表示が困難になる。特に高階調表示を行う場合において、印加電圧の揺らぎの影響は無視することができない。

また、オーバードライブ駆動には、表示階調とオーバードライブ電圧との関係を規定した参照表（ルックアップテーブル）が不可欠であるため、当該参照表を格納するための記憶装置が必要である。つまり、高階調表示になるにつれて、いたずらに記憶装置が肥大化してしまうという問題が生じる。

上記問題点に鑑み、本発明は、動画性能を含めた画質向上のための液晶表示装置の駆動方法、及び当該駆動方法を用いた液晶表示装置を提供することを課題とする。

本発明では、１フレーム期間をｎ（ｎ：整数、ｎ≧３）の期間（以下、サブフレーム期間と記す）に分割する。すなわち、１８０Ｈｚ以上の周波数にて駆動を行う。また、液晶の応答速度に起因する輝度の損失を補償するように液晶に電圧を印加する。ここで、補償された電圧は第１サブフレーム期間以外のサブフレーム期間に印加されることが好ましい。

本発明の液晶表示装置の駆動方法の一は、画素電極に電圧を印加することで階調を表現する液晶表示装置の駆動方法であって、１フレーム期間をｎ個（ｎ：整数，３≦ｎ）のサブフレーム期間に分割し、ｎ個のサブフレーム期間のうち第ｍサブフレーム期間（ｍ：整数，２≦ｍ≦ｎ）以外のサブフレーム期間において、液晶表示装置外部から入力される信号に対応した信号電圧を画素電極に印加し、ｎ個のサブフレーム期間のうち第ｍサブフレーム期間において、液晶の応答遅れに起因して生じる目標階調からのずれを補償する補償電圧を信号電圧に加えて画素電極に印加することを特徴としている。前記信号電圧は所望の階調に相当する電圧である。前記ずれは、所望の階調と、前記第ｍサブフレーム期間以外のサブフレーム期間において、前記信号電圧を画素電極に印加することにより得られる階調との差に相当する。

上記においては、対象とする１フレーム期間の第ｎサブフレーム期間に印加される電圧と、対象とする１フレーム期間の次の１フレーム期間の第１サブフレーム期間に印加される電圧との差が小さくなるように、補償電圧を加える第ｍサブフレーム期間を選択することが好ましい。また第１フレーム期間の第ｎサブフレーム期間に印加される電圧と、第２フレーム期間の第１サブフレーム期間に印加される電圧との差が小さくなるように、第１フレーム期間の第ｍサブフレーム期間が出現する順番を決定することが好ましい。第２フレームは第１フレームの次のフレームである。

本発明の液晶表示装置の駆動方法の他の一は、画素電極に電圧を印加することで階調を表現する液晶表示装置の駆動方法であって、１フレーム期間をｎ個（ｎ：整数，３≦ｎ）のサブフレーム期間に分割し、ｎ個のサブフレーム期間のうち第１サブフレーム期間以外のサブフレーム期間をｋ個（ｋ：整数，１≦ｋ≦ｎ−１）選択し、選択されたｋ個のサブフレーム期間以外のｎ−ｋ個のサブフレーム期間において、液晶表示装置外部から入力される信号に対応した信号電圧を画素電極に印加し、選択されたｋ個のサブフレーム期間において、液晶の応答遅れに起因して生じる目標階調からのずれを補償する電圧を信号電圧に加えて画素電極に印加することを特徴としている。前記信号電圧は所望の階調に相当する電圧である。前記ずれは、所望の階調と、前記第ｎ−ｋ個のサブフレーム期間において、前記信号電圧を画素電極に印加することにより得られる階調との差に相当する。

上記においては、対象とする１フレーム期間の第ｎサブフレーム期間に印加される電圧と、対象とする１フレーム期間の次の１フレーム期間の第１サブフレーム期間に印加される電圧との差が小さくなるように、補償電圧を加えるｋ個のサブフレーム期間を選択することが好ましい。また第１フレーム期間の第ｎサブフレーム期間に印加される電圧と、第２フレーム期間の第１サブフレーム期間に印加される電圧との差が小さくなるように、第１フレーム期間のｋ個のサブフレーム期間が出現する順番を決定することが好ましい。第２フレームは第１フレームの次のフレームである。

本発明の液晶表示装置の駆動方法の他の一は、電圧を画素電極に印加することで、所望の階調を得る液晶表示装置の駆動方法であって、１フレーム期間をｎ個（ｎ：整数，ｎ≧３）のサブフレーム期間に分割し、複数のサブフレーム期間のうち第１サブフレーム期間以外のサブフレーム期間において、信号電圧に補償電圧を加えた電圧を画素電極に印加し、補償電圧は、液晶の立ち上がり時間に起因して生じる目標階調とのずれを補償するための電圧であることを特徴とするものである。

本発明の液晶表示装置の駆動方法の他の一は、電圧を画素電極に印加することで、所望の階調を得る液晶表示装置の駆動方法であって、１フレーム期間をｎ個（ｎ：整数，ｎ≧３）のサブフレーム期間に分割し、第ｎサブフレーム期間において、信号電圧に補償電圧を加えた電圧を画素電極に印加し、補償電圧は、液晶の立ち上がり時間に起因して生じる目標階調とのずれを補償するための電圧であることを特徴とするものである。

本発明の液晶表示装置の駆動方法の他の一は、電圧を画素電極に印加することで、所望の階調を得る液晶表示装置の駆動方法であって、１フレーム期間をｎ個（ｎ：整数，ｎ≧３）のサブフレーム期間に分割し、第ｎ−１サブフレーム期間において、信号電圧に補償電圧を加えた電圧を画素電極に印加し、補償電圧は、液晶の立ち上がり時間に起因して生じる目標階調とのずれを補償するための電圧であることを特徴とするものである。

本発明の液晶表示装置の駆動方法の他の一は、電圧を画素電極に印加することで、所望の階調を得る液晶表示装置の駆動方法であって、１フレーム期間をｎ個（ｎ：整数，ｎ≧３）のサブフレーム期間に分割し、対象となる１フレーム期間の次の１フレーム期間における信号電圧に応じて、対象となる１フレーム期間の第ｎ−１サブフレーム期間又は第ｎサブフレーム期間を選択し、選択されたサブフレーム期間において、信号電圧に補償電圧を加えた電圧を画素電極に印加し、補償電圧は、液晶の立ち上がり時間に起因して生じる目標階調とのずれを補償するための電圧であることを特徴とするものである。

本発明の液晶表示装置の駆動方法の他の一は、電圧を画素電極に印加することで、所望の輝度を得る液晶表示装置の駆動方法であって、１フレーム期間をｎ個（ｎ：整数，ｎ≧３）のサブフレーム期間に分割し、対象となる１フレーム期間の次の１フレーム期間における信号電圧が、対象となる１フレーム期間の信号電圧以上の場合には、第ｎサブフレーム期間を選択し、対象となる１フレーム期間の次の１フレーム期間における信号電圧が、対象となる１フレーム期間の信号電圧より小さい場合には、第ｎ−１サブフレーム期間を選択し、選択されたサブフレーム期間において、信号電圧に補償電圧を加えた電圧を画素電極に印加し、補償電圧は、液晶の立ち上がり時間に起因して生じる目標階調とのずれを補償するための電圧であることを特徴とするものである。

本発明の液晶表示装置の駆動方法の他の一は、電圧を画素電極に印加することで、所望の輝度を得る液晶表示装置の駆動方法であって、１フレーム期間をｎ個（ｎ：整数，ｎ≧３）のサブフレーム期間に分割し、対象となる１フレーム期間の次の１フレーム期間における信号電圧が、対象となる１フレーム期間の信号電圧より大きい場合には、第ｎサブフレーム期間を選択し、対象となる１フレーム期間の次の１フレーム期間における信号電圧が、対象となる１フレーム期間の信号電圧以下の場合には、第ｎ−１サブフレーム期間を選択し、選択されたサブフレーム期間において、信号電圧に補償電圧を加えた電圧を画素電極に印加し、補償電圧は、液晶の立ち上がり時間に起因して生じる目標階調とのずれを補償するための電圧であることを特徴とするものである。

本発明の液晶表示装置の駆動方法の他の一は、電圧を画素電極に印加することで、所望の階調を得る液晶表示装置の駆動方法であって、１フレーム期間をｎ個（ｎ：整数，ｎ≧３）のサブフレーム期間に分割し、複数のサブフレーム期間のうち第１サブフレーム期間以外のサブフレーム期間において、信号電圧に補償電圧を加えた電圧を画素電極に印加し、信号電圧に補償電圧を加えた電圧を印加するサブフレーム期間以外のサブフレーム期間において、信号電圧と同一の電圧を画素電極に印加し、補償電圧は、液晶の立ち上がり時間に起因して生じる目標階調とのずれを補償するための電圧であることを特徴とするものである。

本発明の液晶表示装置の駆動方法の他の一は、電圧を画素電極に印加することで、所望の階調を得る液晶表示装置の駆動方法であって、１フレーム期間をｎ個（ｎ：整数，ｎ≧３）のサブフレーム期間に分割し、第ｎサブフレーム期間において、信号電圧に補償電圧を加えた電圧を画素電極に印加し、第ｎサブフレーム期間以外のサブフレーム期間において、信号電圧と同一の電圧を画素電極に印加し、補償電圧は、液晶の立ち上がり時間に起因して生じる目標階調とのずれを補償するための電圧であることを特徴とするものである。

本発明の液晶表示装置の駆動方法の他の一は、電圧を画素電極に印加することで、所望の階調を得る液晶表示装置の駆動方法であって、１フレーム期間をｎ個（ｎ：整数，ｎ≧３）のサブフレーム期間に分割し、第ｎ−１サブフレーム期間において、信号電圧に補償電圧を加えた電圧を画素電極に印加し、第ｎ−１サブフレーム期間以外のサブフレーム期間において、信号電圧と同一の電圧を画素電極に印加し、補償電圧は、液晶の立ち上がり時間に起因して生じる目標階調とのずれを補償するための電圧であることを特徴とするものである。

本発明の液晶表示装置の駆動方法の他の一は、電圧を画素電極に印加することで、所望の階調を得る液晶表示装置の駆動方法であって、１フレーム期間をｎ個（ｎ：整数，ｎ≧３）のサブフレーム期間に分割し、対象となる１フレーム期間の次の１フレーム期間における信号電圧に応じて、対象となる１フレーム期間の第ｎ−１サブフレーム期間又は第ｎサブフレーム期間を選択し、選択されたサブフレーム期間において、信号電圧に補償電圧を加えた電圧を画素電極に印加し、選択されたサブフレーム期間以外のサブフレーム期間において、信号電圧と同一の電圧を画素電極に印加し、補償電圧は、液晶の立ち上がり時間に起因して生じる目標階調とのずれを補償するための電圧であることを特徴とするものである。

本発明の液晶表示装置の駆動方法の他の一は、電圧を画素電極に印加することで、所望の輝度を得る液晶表示装置の駆動方法であって、１フレーム期間をｎ個（ｎ：整数，ｎ≧３）のサブフレーム期間に分割し、対象となる１フレーム期間の次の１フレーム期間における信号電圧が、対象となる１フレーム期間の信号電圧以上の場合には、第ｎサブフレーム期間を選択し、対象となる１フレーム期間の次の１フレーム期間における信号電圧が、対象となる１フレーム期間の信号電圧より小さい場合には、第ｎ−１サブフレーム期間を選択し、選択されたサブフレーム期間において、信号電圧に補償電圧を加えた電圧を画素電極に印加し、選択されたサブフレーム期間以外のサブフレーム期間において、信号電圧と同一の電圧を画素電極に印加し、補償電圧は、液晶の立ち上がり時間に起因して生じる目標階調とのずれを補償するための電圧であることを特徴とするものである。

本発明の液晶表示装置の駆動方法の他の一は、電圧を画素電極に印加することで、所望の輝度を得る液晶表示装置の駆動方法であって、１フレーム期間をｎ個（ｎ：整数，ｎ≧３）のサブフレーム期間に分割し、対象となる１フレーム期間の次の１フレーム期間における信号電圧が、対象となる１フレーム期間の信号電圧より大きい場合には、第ｎサブフレーム期間を選択し、対象となる１フレーム期間の次の１フレーム期間における信号電圧が、対象となる１フレーム期間の信号電圧以下の場合には、第ｎ−１サブフレーム期間を選択し、選択されたサブフレーム期間において、信号電圧に補償電圧を加えた電圧を画素電極に印加し、選択されたサブフレーム期間以外のサブフレーム期間において、信号電圧と同一の電圧を画素電極に印加し、補償電圧は、液晶の立ち上がり時間に起因して生じる目標階調とのずれを補償するための電圧であることを特徴とするものである。

なお、本発明の液晶表示装置の駆動方法において、ｎ個のサブフレーム期間のうちの第１サブフレーム期間においては、バックライトを消灯することとしても良い。また、ｎ個のサブフレーム期間のうちの第１サブフレーム期間においては、信号電圧に代えてオーバードライブ電圧を印加することとしても良い。ここで、オーバードライブ電圧とは、液晶の応答を高速化するために一時的に加えられる電圧であって、直前の一フレーム期間からオーバードライブ電圧印加対象の一フレーム期間にかけての液晶の配向状態の変化がより大きくなる方向に加えられるものをいう。言い換えれば、オーバードライブ電圧とは、ある一フレーム期間に液晶に印加される電圧Ｖａにおける液晶の応答量（ｘａ）と、次の一フレーム期間に液晶に印加される電圧Ｖｂおける液晶の応答量（ｘｂ）の差の絶対値（｜ｘｂ−ｘａ｜）が大きくなる方向に一時的に加えられる電圧である。ここで、所定の電圧（Ｖ）における液晶の応答量とは、電圧を加えない状態（Ｖ０）から所定の電圧（Ｖ）を加えて十分な時間が経過した状態にかけての液晶の配向状態の変化量（ΔＳ_Ｖ−Ｖ０）をいうものとする。つまり、液晶の応答量は、輝度又は表示階調と同様の意味を表すものである。例えば、低輝度側から高輝度側へと表示階調が変化する場合には、目的とする輝度よりさらに高輝度側に液晶が変化するような電圧（つまりオーバードライブ電圧）を印加することで、液晶の応答速度を向上することができる。

本発明の液晶表示装置の駆動方法を用いることにより、画質が優れた液晶表示装置を提供することができる。なお、本発明の駆動方法を用いた液晶表示装置は、保持容量を十分に小さくすることが可能である。例えば、容量素子を形成するための容量配線を画素部に有さない構成の液晶表示装置を提供することもできる。

さらに、上記液晶表示装置を用いた様々な電子機器を提供することができる。

本発明の駆動方法を用いることにより、高い動画性能を実現することが出来る。また、オーバードライブ駆動における問題点を解決することができるため、より高画質を実現することが出来る。

本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いることとする。

（実施の形態１）
本実施の形態では、本発明の駆動方法とその原理を図１乃至図３を用いて以下に説明する。

図１（Ａ）に本発明の液晶表示装置の駆動方法を用いた場合の１画素への書き込み期間中に印加される電圧１０２（実線）と、液晶の応答量１０４（破線）との関係を示す。ここで、液晶の応答量は液晶表示素子の表示階調に対応している。また、横軸は時間を示しており、縦軸は電圧又は応答量を示している。なお、アクティブマトリクス駆動を用いた液晶表示装置においては、画素の選択期間のみにおいて画素電極に信号電圧が入力され、その後の期間は保持容量によって入力された電圧が保持される（例えば、図１０参照）。

はじめに、１フレーム期間をｎ個のサブフレーム期間（ｎ：整数、ｎ≧３）に分割する。本実施の形態においては簡単のため、１フレーム期間１１０を３個のサブフレーム期間（第１サブフレーム期間１１２、第２サブフレーム期間１１４、第３サブフレーム期間１１６）に分割した場合について説明するが、本発明はこれに限られるものではない。なお、液晶表示装置では一般に６０Ｈｚで画面の書き換えが行われるから、１フレーム期間は１／６０秒となる。本実施の形態では１フレーム期間をさらに３個のサブフレーム期間に分割するから、１８０Ｈｚでの駆動となる。すなわち、１サブフレーム期間は１／１８０秒である。いうまでもなく、１フレーム期間をｎ個のサブフレーム期間に分割する場合には、６０×ｎＨｚでの駆動となり、１サブフレーム期間は１／（６０×ｎ）秒となる。

３個のサブフレーム期間に対応させて、外部からの映像信号を画素電極に入力する。まず、第１サブフレーム期間１１２と第２サブフレーム期間１１４において同じ信号（信号電圧）をそれぞれ入力する。なお、第１サブフレーム期間１１２及び第２サブフレーム期間１１４において入力される信号（信号電圧）として、外部からの映像信号をそのまま用いても良いし、映像信号に何らかの補正を行った信号、例えば、γ補正を行った信号などを用いても良い。信号電圧は所望の階調に相当する電圧である。

このように、同じ信号を２回入力することにより、１回だけの入力の場合と比較して、液晶の応答速度を向上することが出来る。ここで重要なのは、信号を２回入力すると言う点であるから、第１サブフレーム期間１１２及び第２サブフレーム期間１１４において画素電極に入力される入力信号は同じ信号である必要はないが、本実施の形態においては簡単のため、同じ信号を２回入力するものとする。入力信号を異ならせる一例としては、第１サブフレーム期間１１２に入力される信号を第２サブフレーム期間１１４に入力される信号より大きくする（又は、小さくする）ことが挙げられる。このように、いわゆるオーバードライブの如き駆動をさせて、動作速度をさらに向上させても良い。この場合、オーバードライブのみを用いて駆動する場合と比較して、動画性能を含めた画質の向上を図ることができる。なお、１フレーム期間１１０を３個以上のサブフレーム期間に分割する場合には、それに伴い信号入力の回数も増加することはいうまでもない。

第１サブフレーム期間１１２と第２サブフレーム期間１１４において同じ信号をそれぞれ入力した後、第３サブフレーム期間１１６に信号を入力する。ここで画素電極に入力される信号は、目標とする液晶の応答量（又は階調）に対して不足している（又は過剰の）応答量（又は階調）を補う信号であることが好ましい。例えば、第１サブフレーム期間１１２においては液晶分子の応答速度の関係上、常に一定の応答量不足（過剰）が存在するため、所望の階調を表示できない。この応答量不足（過剰）を補うような信号を第３サブフレーム期間１１６に入力することで、１フレーム期間１１０における平均の階調１２０（平均応答量とも呼ぶ）を、所望の値に近づけることができる。

なお、本実施の形態においては、電圧を正の方向に加えて応答量の不足分を補う場合、つまり補償電圧が正の場合について示しているが、本発明はこれに限られるものではない。応答量が小さくなる方向に変化する場合には、補償電圧を負にすることで対応できる。

図１（Ｂ）に、不足分の応答量の算出方法及び第３サブフレーム期間１１６に入力する信号の算出方法の一例を模式的に示す。ここでは簡単のため、図１（Ａ）における１画素への書き込み期間中に印加される電圧（実線）は省略した。図１（Ｂ）に示されるように、第１サブフレーム期間１１２における不足分の応答量は概ね三角形１００の形状で表される。ここで三角形１００の面積は、（目標とする応答量と初期応答量との差）×（１サブフレーム期間の長さ）×１／２であるから、これが不足分の応答量に対応する。不足分の応答量を算出した後、当該不足分の応答量を補うための電圧を求める。電圧と応答量との関係は、液晶表示装置の様々なパラメータによって変化するから、あらかじめ調査しておくことが望ましい。第３サブフレーム期間１１６において画素電極に入力される信号電圧は、（第１サブフレーム期間１１２又は第２サブフレーム期間１１４における信号電圧）＋（不足分の応答量に対応する電圧）である。

なお、上記の算出方法はあくまでも一例に過ぎず、本発明はこれに限定されるものではない。本実施の形態においては、不足分の応答量を三角形に近似して計算したが、近似を用いずに時間と応答量の関数から積分によって求めても良い。もちろん、長方形や台形などの形状に近似して求めても良い。

次に、１フレーム期間を複数のサブフレーム期間に分割しない駆動方法を用いた場合の液晶の応答量と、本発明の如く１フレーム期間を複数のサブフレーム期間に分割する駆動方法を用いて同じ信号を複数回入力した場合の液晶の応答量を図２に示して比較する。なお、簡単のため、図２においては第１サブフレーム期間及び第２サブフレーム期間（及びそれに対応する期間）のみについて比較するものとする。

図２（Ａ）は、１フレーム期間１１０を複数のサブフレーム期間に分割しない、従来の駆動方法を用いた場合の液晶（ＴＮ液晶）の応答量（破線）を示すものである。なお、図２中において、実線は１画素への書き込み期間中に印加される電圧を表している。図２（Ａ）において、液晶の応答量は時間とともに増大してゆくが、第２サブフレーム期間に対応する期間の終盤に差し掛かっても所望の輝度には到達していない。つまり、目的の輝度１３０（目的の応答量とも呼ぶ）に到達するまでに１サブフレームより長い時間が掛かっていることがわかる。

図２（Ｂ）は、１フレーム期間１１０を複数のサブフレーム期間に分割する駆動方法を用いて、同じ信号を２回入力した場合の液晶の応答量（破線）を示すものである。図２（Ｂ）から、第２サブフレーム期間１１４において再び信号が入力されると、それまでとは異なる速さで応答量が変化することが分かる。つまり、図２（Ｂ）の場合、図２（Ａ）の場合と比較してより早く目的の応答量１３０に近づくことになる。

このように同じ信号を複数回入力することにより、それまでとは異なる速さで応答量が変化するという現象の詳細は不明であるが、その要因のひとつとして、液晶表示装置の駆動方式に起因するものが挙げられる。ある画像を表示する場合において、画素のトランジスタが導通状態となると、画素電極に信号が入力され、液晶に電圧が印加される。その後、画素のトランジスタが非導通状態となることで当該画素の容量素子は入力信号を保持し続け、ある画像を表示し続けることが可能となる。しかしながら、実際には、非導通状態が選択されている場合においても画素のトランジスタには僅かに電流が流れ続ける。したがって、当初の電圧を１フレーム期間保持し続けることは困難であり、結果として液晶に印加される電圧は時間と共に低下することになる。

また、保持容量が小さい場合にはこの傾向が顕著になる。液晶表示装置の構造上、画素の開口率を一定以上に保つためには、保持容量を一定以上に大きくすることは困難である。つまり、保持容量が保持可能な電荷量には一定の制限が出てくる。保持可能な電荷量が小さい場合には、僅かなリーク電流の発生により、液晶に印加される電圧は大幅に減少してしまうことになる。

これを図示すると、図３（Ａ）のようになる。図３（Ａ）はある画素への入力信号と、当該画素の容量素子が保持する電圧との関係を示すものである。ここで、横軸は時間を示しており、縦軸は電圧を示している。実線は入力信号の電圧１４０、破線は容量素子が保持する電圧１４２を示す。なお、簡単のため、図３においては第１サブフレーム期間１１２及び第２サブフレーム期間１１４（及びそれに対応する期間）のみについて示している。図３（Ａ）に示すように、信号の入力が終了すると、時間の経過と共に容量素子に蓄積された電荷量は減少してゆき、当初の電圧を保つことが出来なくなる。

これに対して、同じ信号を複数回入力する場合の、画素への入力信号と当該画素の容量素子が保持する電圧との関係を図３（Ｂ）に示す。図３（Ａ）と同様に、実線は入力信号の電圧１４０、破線は容量素子が保持する電圧１４２を示している。まず、第１サブフレーム期間１１２において画素電極に信号が入力されると、図３（Ａ）の場合と同様に、容量素子に電荷が蓄積される。この場合においても、信号の入力が終了すると、時間の経過と共に容量素子に蓄積された電荷量は減少してゆく。次に、第２サブフレーム期間１１４において、画素電極には再度同じ信号が入力される。これにより、液晶に印加される電圧を引き上げることができる。即ち、目的の応答量（輝度）への到達に要する時間を短縮することができる。

また、１フレーム期間における映像を第１サブフレーム期間１１２において入力し、複数回同じデータの書き込みを繰り返す（リフレッシュする）ことにより、６０Ｈｚ駆動の場合と比較して、少なくとも１／３以下の期間で一画面の映像を確定させることができる。６０Ｈｚ駆動の場合には、１／６０秒で画面が書き換えられるのに対して、１８０Ｈｚ駆動の場合には、１／１８０秒で画面が書き換えられるためである。つまり、画面上に異なる画像（例えば、ある１フレームにおける画像と、次の１フレームにおける画像）が混在して表示される期間を短縮することができる。これにより、画像を素早く書き込み、素早く確定させることができるため、一画像内での輝度ばらつきが極めて小さくなり、動画ぼけが改善され、画質を向上させることができる。

図３（Ａ）と図３（Ｂ）の比較から分かるように、単純に複数回の信号入力という動作のみで、いわゆる応答速度の向上を実現できる。なお、ここでは複数回の信号入力による応答速度向上が発生する原因として、保持容量やトランジスタのリーク電流の問題を挙げたが、そのほかにも複数の要因が存在している可能性はある。例えば、液晶リークの問題等が考えられる。

次に、後半のサブフレーム（本実施の形態においては第３サブフレーム１１６）において補償電圧を加える場合の効果を簡単に説明する。

後半のサブフレームにおいては、液晶の応答量は所望の表示階調に到達しているとみなすことができる。すなわち、階調を補償するために必要な液晶の応答量はごく僅かで済む。液晶の応答量がごく僅かであれば、応答に必要な時間もまたごく僅かで済むことになる。つまり、応答速度の向上が実現されるのである。

本実施の形態に示すように、１フレーム期間をｎ個（ｎ：整数，ｎ≧３）のサブフレーム期間に分割して、第１乃至第ｎ−１サブフレーム期間においては信号電圧を印加し、第ｎサブフレーム期間においては、信号電圧に補償電圧を加えた電圧を印加することにより、応答速度の向上及び正確な階調表示を実現できる。また、簡単な演算によって補償電圧を決定することができるため、オーバードライブ駆動と比較して簡易な構成で画質の向上を図ることができるという利点を有する。

また、本実施の形態の駆動方法を用いることにより、保持容量を小さくすることも可能である。つまり、１フレーム期間に複数回の信号書き込みを行うことにより、リーク電流による電圧低下の影響を受けにくくなるため、従来必要とされていた保持容量より小さな容量を用いることが可能となる。保持容量を小さくすることにより、開口率及び動画性能が高い液晶表示装置を提供することが可能である。特に、開口と重なる容量を必要としない程度にまで書き込み回数を増加させる（つまり、多くのサブフレーム期間に分割する）ことで、最大の開口率を有し且つ動画性能に優れた液晶表示装置を提供することも可能である。また、保持容量を十分に小さくすることが可能な条件では、保持容量用の容量配線を有さない構成（例えば、図１０における容量配線９０６を有さない構成）とすることもできる。

なお、本実施の形態においては、補償電圧を加えるサブフレーム期間を第ｎサブフレーム期間としたが、本発明はこれに限られない。液晶の応答量が所望の表示階調に到達しているとみなせるサブフレーム期間であれば、本発明の効果を得ることができる。例えば、ｎ個（ｎ：整数，ｎ≧３）のサブフレーム期間に分割した場合には、第ｍサブフレーム期間（ｍ：整数，ｎ／２＜ｍ≦ｎ）に補償電圧を加える構成としても良い。

（実施の形態２）
本実施の形態では、実施の形態１にて説明した方法とは異なる駆動方法について図４を用いて説明する。

はじめに、１フレーム期間をｎ個のサブフレーム期間（ｎ：整数、ｎ≧３）に分割する（図４参照）。本実施の形態においては簡単のため、１フレーム期間４１０を３個のサブフレーム期間（第１サブフレーム期間４１２、第２サブフレーム期間４１４、第３サブフレーム期間４１６）に分割した場合について説明するが、本発明はこれに限られるものではない。なお、液晶表示装置では一般に６０Ｈｚで画面の書き換えが行われるから、１フレーム期間は１／６０秒となる。本実施の形態では１フレーム期間をさらに３個のサブフレーム期間に分割するから、１８０Ｈｚでの駆動となる。すなわち、１サブフレーム期間は１／１８０秒である。いうまでもなく、１フレーム期間をｎ個のサブフレーム期間に分割する場合には、６０×ｎＨｚでの駆動となり、１サブフレーム期間は１／（６０×ｎ）秒となる。

３個のサブフレーム期間に対応させて、外部からの映像信号を画素電極に入力する。まず、第１サブフレーム期間４１２と第２サブフレーム期間４１４において同じ信号（信号電圧）をそれぞれ入力する。なお、第１サブフレーム期間４１２及び第２サブフレーム期間４１４において入力される信号（信号電圧）として、外部からの映像信号をそのまま用いても良いし、映像信号に何らかの補正を行った信号、例えば、γ補正を行った信号などを用いても良い。信号電圧は所望の階調に相当する電圧である。

複数回の信号入力により得られる効果等は実施の形態１と同様であるため、ここでは省略する。

第１サブフレーム期間４１２と第２サブフレーム期間４１４において同じ信号をそれぞれ入力した後、第３サブフレーム期間４１６の信号を入力する。ここで画素電極に入力される信号は、目標とする液晶の応答量４３０（又は階調）に対して不足している（又は過剰の）応答量（又は階調）を補う信号であることが好ましい。実施の形態１においては、第１サブフレーム期間における応答量の不足分（過剰分）を補うように第３サブフレーム期間４１６に信号を入力する例を示したが、本実施の形態においては第２サブフレーム期間４１４における応答量の不足分（過剰分）を補うように第３サブフレーム期間４１６に信号を入力する。

なお、本実施の形態においては、電圧を正の方向に加えて応答量の不足分を補う場合、つまり補償電圧が正の場合について示しているが、本発明はこれに限られるものではない。応答量が小さくなる方向に変化する場合には、補償電圧を負にすることで対応できる。

ここで、第１サブフレーム期間４１２における応答量の不足分と、第２サブフレーム期間４１４における応答量の不足分とを比較した場合、第１サブフレーム期間４１２における応答量の不足分のほうが大きいため、実施の形態１で用いる駆動方法と比較して、表示される階調の精度が低下するという問題が発生する。

そこで、本実施の形態では、第１サブフレーム期間４１２をバックライト消灯期間４００とする。つまり、応答の過渡状態にある第１サブフレーム期間４１２を黒表示とし、第２サブフレーム期間４１４及び第３サブフレーム期間４１６のみを用いて表示を行うこととする。このように、応答の過渡状態にある第１サブフレーム期間４１２を表示に関与させないことで、表示される階調の精度を大きく向上させることができる。また、各フレーム期間中に黒画面を挿入することにより、ブラウン管の如きインパルス駆動を実現することができるため、より一層の動画性能の向上が可能となる。

また、第２サブフレーム期間４１４における応答量の不足分のみを補うように信号を入力するため、第２サブフレーム期間４１４において表示される階調と第３サブフレーム期間４１６において表示される階調との差が小さく、ちらつきの原因を低減することができる。

不足分の応答量の算出方法等については実施の形態１と同様であるため、ここでは省略する。なお、第２サブフレーム期間４１４における応答量の不足分は比較的小さいものであるから、近似方法の違いによる影響も小さく、より簡易な方法を用いて算出することができる。

本実施の形態に示すように、１フレーム期間をｎ個（ｎ：整数，ｎ≧３）のサブフレーム期間に分割して、第１乃至第ｎ−１サブフレーム期間においては同じ信号電圧を印加し、第ｎサブフレーム期間においては、信号電圧に補償電圧を加えた電圧を印加することにより、応答速度の向上及び正確な階調表示を実現できる。また、簡単な演算によって補償電圧を決定することができるため、オーバードライブ駆動と比較して簡易であるという利点を有する。もちろん、オーバードライブの如き駆動をさせて、動作速度をさらに向上させても構わない。この場合、第１サブフレーム期間においては、上記信号電圧に代えてオーバードライブ電圧を印加することが好ましい。

また、本実施の形態の駆動方法を用いることにより、保持容量を小さくすることも可能である。つまり、１フレーム期間に複数回の信号書き込みを行ことにより、リーク電流による電圧低下の影響を受けにくくなるため、従来必要とされていた保持容量より小さなものを用いることが可能となる。保持容量を小さくすることにより、開口率及び動画性能が高い液晶表示装置を提供することが可能である。特に、開口と重なる容量を必要としない程度にまで書き込み回数を増加させる（つまり、多くのサブフレーム期間に分割する）ことで、最大の開口率を有し且つ動画性能に優れた液晶表示装置を提供することも可能である。保持容量を十分に小さくすることが可能な条件では、保持容量用の容量配線を有さない構成（例えば、図１０における容量配線９０６を有さない構成）とすることもできる。

また、本実施の形態の駆動方法では、応答の過渡状態にある第１サブフレーム期間４１２を表示に関与させないことで、表示される階調の精度を大きく向上させることができる。また、各フレーム期間中に黒画面を挿入することにより、ブラウン管の如きインパルス駆動を実現することができるため、より一層の動画性能の向上が可能となる。さらに、開口と重なる容量を必要としない程度にまで書き込み回数を増加させる（つまり、多くのサブフレーム期間に分割する）ことで、最大の開口率を有し且つ動画性能に優れた液晶表示装置を提供することも可能である。また、第２サブフレーム期間４１４における応答量の不足分のみを補うように信号を入力するため、第２サブフレーム期間４１４において表示される階調と第３サブフレーム期間４１６において表示される階調との差が小さく、ちらつきの原因を低減することもできる。

なお、本実施の形態においては、第２サブフレーム期間４１４の応答量の不足分を第３サブフレーム期間４１６で補う構成としているが、本発明の構成はこれに限られるものではない。例えば、１フレーム期間をｎ個（ｎ：整数，ｎ≧３）のサブフレーム期間に分割した場合には、第１サブフレーム期間以外のサブフレーム期間についての応答量の不足分（例えば、２サブフレーム期間及び第３サブフレーム期間についての応答量の不足分）を補う構成とすることもできる。液晶の応答量の不足分は前半のサブフレーム期間において特に大きいものであるから、バックライトを消灯させるサブフレーム期間の直後のサブフレーム期間についての応答量の不足分を補う構成とすることが好ましい。また、補償電圧を加えるサブフレーム期間についても適宜選択することができる。

本実施の形態は、実施の形態１と組み合わせて用いることができる。

（実施の形態３）
本実施の形態では、本発明の他の駆動方法について図５を用いて説明する。

はじめに、１フレーム期間をｎ個のサブフレーム期間（ｎ：整数、ｎ≧３）に分割する（図４参照）。本実施の形態においては簡単のため、１フレーム期間を４個のサブフレーム期間に分割した場合について説明するが、本発明はこれに限られるものではない。もちろん、１フレーム期間を３個のサブフレーム期間に分割した場合にも適用できる。なお、液晶表示装置では一般に６０Ｈｚで画面の書き換えが行われるから、１フレーム期間は１／６０秒となる。本実施の形態では１フレーム期間をさらに４個のサブフレーム期間に分割するから、２４０Ｈｚでの駆動となる。すなわち、１サブフレーム期間は１／２４０秒である。いうまでもなく、１フレーム期間をｎ個のサブフレーム期間に分割する場合には、６０×ｎＨｚでの駆動となり、１サブフレーム期間は１／（６０×ｎ）秒となる。

４個のサブフレーム期間に対応させて、外部からの映像信号を画素電極に入力する。まず、第１サブフレーム期間と第２サブフレーム期間において同じ信号（信号電圧）をそれぞれ入力する。なお、第１サブフレーム期間及び第２サブフレーム期間において入力される信号（信号電圧）として、外部からの映像信号をそのまま用いても良いし、映像信号に何らかの補正を行った信号、例えば、γ補正を行った信号などを用いても良い。信号電圧は所望の階調に相当する電圧である。

複数回の信号入力により得られる効果等は実施の形態１と同様であるため、ここでは省略する。

第１サブフレーム期間と第２サブフレーム期間において同じ信号をそれぞれ入力した後、第３サブフレーム期間及び第４サブフレーム期間の信号を入力する。本実施の形態においては、第３サブフレーム期間及び第４サブフレーム期間の一方には信号電圧を印加し、他方には信号電圧に補償電圧を加えた電圧を印加する。第３サブフレーム期間及び第４サブフレーム期間のどちらに信号電圧を印加し、どちらに信号電圧に補償電圧を加えた電圧を印加するかは、補償電圧を加える対象とする１フレーム期間と次の１フレーム期間との信号電圧の関係によって決定することが好ましい。

例えば、次の１フレーム期間における信号電圧が、補償電圧の印加対象となっている１フレーム期間の信号電圧より大きい場合には、第４サブフレーム期間において信号電圧に補償電圧を加えた電圧を印加し、次の１フレーム期間における信号電圧が、補償電圧の印加対象となっている１フレーム期間の信号電圧より小さい場合には、第３サブフレーム期間において信号電圧に補償電圧を加えた電圧を印加するように駆動させても良い。

上記のような駆動方法を用いる場合の印加電圧と応答量との関係を図５に示す。図５（Ａ）は、第２フレーム期間５６０（第１サブフレーム期間５６２、第２サブフレーム期間５６４、第３サブフレーム期間以降は省略）における信号電圧が、第１フレーム期間５５０（第１サブフレーム期間５５２、第２サブフレーム期間５５４、第３サブフレーム期間５５６、第４サブフレーム期間５５８）の信号電圧より大きい場合を示すものである。このように、応答量がより大きい方向へ変化する場合には、第４サブフレーム期間５５８において信号電圧に補償電圧を加えた電圧を印加することが好ましい。このような駆動方法とすることで、第１フレーム期間５５０と第２フレーム期間５６０の表示が切り替わる際の、液晶の応答量の変化を小さくすることができるため、液晶の応答遅れに起因する画質の低下を防止できる。

同様に図５（Ｂ）は、第２フレーム期間５６０における信号電圧が、第１フレーム期間５５０の信号電圧より小さい場合を示すものである。このように、応答量がより小さい方向へ変化する場合には、第３サブフレーム期間５５６において信号電圧に補償電圧を加えた電圧を印加することが好ましい。このような駆動方法とすることで、第１フレーム期間５５０と第２フレーム期間５６０の表示が切り替わる際に、液晶の応答量の変化を小さくすることができるため、液晶の応答遅れに起因する画質の低下を防止できる。

上記の駆動方法は、補償電圧の印加対象となっている１フレーム期間と次の１フレーム期間の信号電圧の関係によって、信号電圧に補償電圧を加えた電圧を印加するサブフレーム期間を決定するものであるが、本発明はこれに限られない。例えば、補償電圧の印加対象となっている１フレーム期間と次の１フレーム期間の信号電圧及び補償電圧の関係によって決定しても良い。また、補償電圧の印加対象となっている１フレーム期間と次の１フレーム期間の目標応答量の関係によって決定しても良い。なお、図５（Ａ）は、第２フレーム期間５６０における目標応答量５１０が第１フレーム期間５５０における目標応答量５００より大きくなっている場合に該当し、図５（Ｂ）は、第２フレーム期間５６０における目標応答量５３０が第１フレーム期間５５０における目標応答量５２０より小さくなっている場合に該当する。

なお、不足分の応答量の算出方法等については実施の形態１と同様であるため、ここでは省略する。

なお、本実施の形態においては、電圧を正の方向に印加して応答量の不足分を補う場合、つまり補償電圧が正の場合について示しているが、本発明はこれに限られるものではない。応答量が小さくなる方向に変化する場合には、補償電圧を負にすることで対応できる。

本実施の形態に示すように、１フレーム期間をｎ個（ｎ：整数，ｎ≧３）のサブフレーム期間に分割して、次の１フレーム期間における信号電圧が対象となる１フレーム期間の信号電圧より大きい（または信号電圧以上の）場合には第ｎサブフレーム期間を選択し、次の１フレーム期間における信号電圧が対象となる１フレーム期間の信号電圧以下の（または信号電圧より小さい）場合には第ｎ−１サブフレーム期間を選択し、選択されたサブフレーム期間において、信号電圧に補償電圧を加えた電圧を画素電極に印加し、選択されたサブフレーム期間以外のサブフレーム期間において、信号電圧と同一の電圧を画素電極に印加することにより、応答速度の向上及び正確な階調表示を実現できる。また、簡単な演算によって補償電圧を決定することができるため、オーバードライブ駆動と比較して簡易であるという利点を有する。もちろん、オーバードライブの如き駆動をさせて、動作速度をさらに向上させても構わない。この場合、第１サブフレーム期間においては、上記信号電圧に代えてオーバードライブ電圧を印加することが好ましい。

また、本実施の形態の駆動方法を用いることにより、保持容量を小さくすることも可能である。つまり、１フレーム期間に複数回の信号書き込みを行ことにより、リーク電流による電圧低下の影響を受けにくくなるため、従来必要とされていた保持容量より小さなものを用いることが可能となる。保持容量を小さくすることにより、開口率及び動画性能が高い液晶表示装置を提供することが可能である。特に、開口と重なる容量を必要としない程度にまで書き込み回数を増加させる（つまり、多くのサブフレーム期間に分割する）ことで、最大の開口率を有し且つ動画性能に優れた液晶表示装置を提供することも可能である。保持容量を十分に小さくすることが可能な条件では、保持容量用の容量配線を有さない構成とすることもできる。

また、本実施の形態の駆動方法では、次の１フレーム期間における液晶の応答量（目標値）に応じて補償電圧を印加するサブフレームを選択するため、次の１フレーム期間における応答時間を短縮することができる。したがって、応答速度をより一層向上させることができる。なお、選択されるサブフレーム期間が異なる場合には、補償電圧の値も異なることに留意が必要である。例えば、図５に示す場合においては、図５（Ｂ）の場合と比較して、図５（Ａ）の場合に印加される補償電圧の値が小さい。これは、図５（Ａ）の場合では第４サブフレーム期間のみで応答量の不足分を補う必要があるのに対して、図５（Ｂ）の場合には第３サブフレーム期間及び第４サブフレーム期間を用いて応答量の不足分を補えば良いためである。

なお、本実施の形態の駆動方法においても、実施の形態２に示したバックライトを消灯する構成を採用することができる。応答の過渡状態にある第１サブフレーム期間を表示に関与させないことで、表示される階調の精度を大きく向上させることができる。また、各フレーム期間中に黒画面を挿入することにより、ブラウン管の如きインパルス駆動を実現することができるため、より一層の動画性能の向上が可能となる。さらに、開口と重なる容量を必要としない程度にまで書き込み回数を増加させる（つまり、多くのサブフレーム期間に分割する）ことで、最大の開口率を有し且つ動画性能に優れた液晶表示装置を提供することも可能である。また、第２サブフレーム期間における応答量の不足分のみを補うように信号を入力するため、第２サブフレーム期間において表示される階調と第３サブフレーム期間において表示される階調との差が小さく、ちらつきの原因を低減することもできる。

本実施の形態は、実施の形態１及び実施の形態２と適宜組み合わせて用いることができる。

（実施の形態４）
本実施の形態においては、実施の形態３において説明された補償電圧の印加パターンについて、いくつかの場合に分けて説明する。具体的には、対象とする１フレーム期間Ａ（補償電圧を印加する対象となる１フレーム期間）と、直前の１フレーム期間Ｂ、及び直後の１フレーム期間Ｃの信号電圧の大小関係によって、補償電圧を印加するサブフレーム期間を選択する様子について説明する。

図２４は、対象とする１フレーム期間Ａと、直前の１フレーム期間Ｂ、及び直後の１フレーム期間Ｃの信号電圧の大小関係をいくつかのパターンに分けて示したものである。ここでは簡単のため、高電圧（以下、Ｈｉと記載する。）と低電圧（以下、Ｌｏと記載する。）の２値によって表される信号電圧について示しているが、多値の場合であっても同様に扱うことができる。

図２４（Ａ）は各フレーム期間における信号電圧がＬｏ、Ｌｏ、Ｌｏと変化しない場合について示している。図２４（Ｂ）には各フレーム期間における信号電圧がＬｏ、Ｌｏ、Ｈｉの場合を、図２４（Ｃ）にはＬｏ、Ｈｉ、Ｌｏの場合を、図２４（Ｄ）にはＨｉ、Ｌｏ、Ｌｏの場合を、図２４（Ｅ）にはＬｏ、Ｈｉ、Ｈｉの場合を、図２４（Ｆ）にはＨｉ、Ｌｏ、Ｈｉの場合を、図２４（Ｇ）にはＨｉ、Ｈｉ、Ｌｏの場合を示す。また、図２４（Ｈ）には各フレーム期間における信号電圧がＨｉ、Ｈｉ、Ｈｉと変化しない場合について示す。

図２４（Ａ）、（Ｂ）、（Ｇ）、（Ｈ）においては、対象とする１フレーム期間Ａと直前の１フレーム期間Ｂとの信号電圧に差がない。このような場合には、対象とする１フレーム期間Ａにおいて補償電圧を加える必要はない。

図２４（Ｃ）、（Ｅ）においては、対象とする１フレーム期間Ａの信号電圧が直前の１フレーム期間Ｂと比較して高くなっている。このような場合には液晶の立ち上がり遅れが生じるため、正の補償電圧を加えることが必要になる。

ここで、対象とする１フレーム期間Ａと直後の１フレーム期間Ｃとの信号電圧を比較してみる。図２４（Ｃ）の場合においては、直後の１フレーム期間Ｃの信号電圧が対象とする１フレーム期間Ａと比較して低くなっている。図２４（Ｃ）の場合には、補償電圧として正の電圧を加えることになるから、補償電圧を加えるサブフレーム期間としては最後のサブフレーム期間を避けることが好ましい。より具体的には、例えば、１フレーム期間をｎ個のサブフレーム期間に分割した場合には、第１サブフレーム期間及び第ｎサブフレーム期間以外のサブフレーム期間を選択して補償電圧を加えることが好ましいといえる。図２４（Ｅ）のように、対象とする１フレーム期間Ａと直後の１フレーム期間Ｃとの信号電圧に差がない場合も、同様である。

なお、本実施の形態においては、２値の場合を用いて説明しているため、直後の１フレーム期間Ｃの信号電圧が対象とする１フレーム期間Ａと比較して高くなる場合については示していないが、多値の場合においてはこのような状況が存在し得る。この場合には、最後のサブフレーム期間を含むサブフレーム期間を選択して補償電圧を加えることが好ましい。１フレーム期間をｎ個のサブフレーム期間に分割した場合には、第ｎサブフレーム期間を少なくとも含むサブフレーム期間を一又は複数選択して補償電圧を加えることが好ましいといえる。

図２４（Ｄ）、（Ｆ）においては、対象とする１フレーム期間Ａの信号電圧が直前の１フレーム期間Ｂと比較して低くなっている。このような場合には液晶の立ち下がり遅れが生じるため、負の補償電圧を加えることが必要になる。

正の補償電圧を加える場合と同様に、対象とする１フレーム期間Ａと直後の１フレーム期間Ｃとの信号電圧を比較してみる。図２４（Ｆ）の場合においては、直後の１フレーム期間Ｃの信号電圧が対象とする１フレーム期間Ａと比較して高くなっている。図２４（Ｆ）の場合には、補償電圧として負の電圧を加えることになるから、補償電圧を加えるサブフレーム期間としては最後のサブフレーム期間を避けることが好ましい。より具体的には、例えば、１フレーム期間をｎ個のサブフレーム期間に分割した場合には、第１サブフレーム期間及び第ｎサブフレーム期間以外のサブフレーム期間を選択して補償電圧を加えることが好ましいといえる。図２４（Ｄ）のように、対象とする１フレーム期間Ａと直後の１フレーム期間Ｃとの信号電圧に差がない場合も、同様である。

なお、本実施の形態においては、２値の場合を用いて説明しているため、直後の１フレーム期間Ｃの信号電圧が対象とする１フレーム期間Ａと比較して低くなる場合については示していないが、多値の場合においてはこのような状況が存在し得る。この場合には、最後のサブフレーム期間を含むサブフレーム期間を選択して補償電圧を加えることが好ましい。１フレーム期間をｎ個のサブフレーム期間に分割した場合には、第ｎサブフレーム期間を少なくとも含むサブフレーム期間を一又は複数選択して補償電圧を加えることが好ましいといえる。

まとめると、以下のようになる。
補償電圧が正の場合
・直後の１フレーム期間における信号電圧が、対象とする１フレーム期間における信号電圧より低い場合（及び、差がない場合）：最初のサブフレーム期間、及び最後のサブフレーム期間以外のサブフレーム期間を選択して補償電圧を加える。
・直後の１フレーム期間における信号電圧が、対象とする１フレーム期間における信号電圧より高い場合：最後のサブフレーム期間を含むサブフレーム期間を選択して補償電圧を加える。
補償電圧が負の場合
・直後の１フレーム期間における信号電圧が、対象とする１フレーム期間における信号電圧より高い場合（及び、差がない場合）：最初のサブフレーム期間、及び最後のサブフレーム期間以外のサブフレーム期間を選択して補償電圧を加える。
・直後の１フレーム期間における信号電圧が、対象とする１フレーム期間における信号電圧より低い場合：最後のサブフレーム期間を含むサブフレーム期間を選択して補償電圧を加える。

以上において示したように、対象とする１フレーム期間の第ｎサブフレーム期間に印加される電圧と、対象とする１フレーム期間の次の１フレーム期間の第１サブフレーム期間に印加される電圧との差が小さくなるように、サブフレーム期間を選択して補償電圧を加えることで、液晶の応答遅れの影響を大きく低減させることができる。

本実施の形態は実施の形態１乃至３と適宜組み合わせて用いることができる。

（実施の形態５）
本発明の液晶表示装置に用いることができるアクティブマトリクス基板の作製方法の一例を図６乃至図８を用いて説明する。なお、本実施の形態では結晶性半導体膜を用いた場合について説明するが、非晶質半導体膜、単結晶半導体膜を用いてもよい。

まず図６（Ａ）に示すように、基板６００上に下地膜６０２を成膜する。基板６００には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、ステンレス基板等を用いることができる。また、ＰＥＴ、ＰＥＳ、ＰＥＮに代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板を用いることも可能である。

下地膜６０２は基板６００中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、半導体素子の特性に悪影響を与えることを防止するために設ける。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑制することができる窒化珪素や、窒素を含む酸化珪素といった絶縁性材料を用いて形成する。本実施の形態では、プラズマＣＶＤ法を用いて窒素を含む酸化珪素膜を１０ｎｍ〜４００ｎｍ（好ましくは５０ｎｍ〜３００ｎｍ）の膜厚になるように形成する。

次に下地膜６０２上に半導体膜６０４を形成する。半導体膜６０４の膜厚は２５ｎｍ〜１００ｎｍ（好ましくは３０ｎｍ〜６０ｎｍ）とする。なお半導体膜６０４は、非晶質半導体であっても良いし、多結晶半導体であっても良い。また半導体としては、シリコン（Ｓｉ）だけではなくシリコンゲルマニウム（ＳｉＧｅ）等を用いることもできる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５ａｔｍ％程度であることが好ましい。

次に図６（Ｂ）に示すように、半導体膜６０４に線状レーザー６０８を照射し、結晶化を行なう。本実施の形態のようなレーザー結晶化を行なう場合には、レーザーに対する半導体膜６０４の耐性を高めるために、５００℃、１時間程度の加熱処理工程をレーザー結晶化の工程の前に加えてもよい。

レーザー結晶化の工程には、例えば、連続発振のレーザー（ＣＷレーザー）や、擬似的なＣＷレーザー（発振周波数が１０ＭＨｚ以上、好ましくは８０ＭＨｚ以上のパルス発振レーザー）等を用いることができる。

具体的には、連続発振のレーザーとして、Ａｒレーザー、Ｋｒレーザー、ＣＯ_２レーザー、ＹＡＧレーザー、ＹＶＯ_４レーザー、ＹＬＦレーザー、ＹＡｌＯ_３レーザー、ＧｄＶＯ_４レーザー、Ｙ_２Ｏ_３レーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、ヘリウムカドミウムレーザー等が挙げられる。

また擬似的なＣＷレーザーとして、Ａｒレーザー、Ｋｒレーザー、エキシマレーザー、ＣＯ_２レーザー、ＹＡＧレーザー、ＹＶＯ_４レーザー、ＹＬＦレーザー、ＹＡｌＯ_３レーザー、ＧｄＶＯ_４レーザー、Ｙ_２Ｏ_３レーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気レーザーまたは金蒸気レーザーのようなパルス発振レーザー等が挙げられる。

このようなパルス発振レーザーは、発振周波数を増加させると、連続発振レーザーと同等の効果を示すようになる。

例えば連続発振が可能な固体レーザーを用いる場合、基本波の第２高調波乃至第４高調波を照射することで、大粒径の結晶を得ることができる。代表的には、ＹＡＧレーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。パワー密度は０．０１〜１００ＭＷ／ｃｍ^２程度（好ましくは０．１〜１０ＭＷ／ｃｍ^２）とすれば良い。

上述の如き半導体膜６０４へのレーザー光の照射により、結晶性がより高められた結晶性半導体膜６１０が形成される。

次に、図６（Ｃ）に示すように結晶性半導体膜６１０を選択的にエッチングすることで、島状半導体膜６１２、６１４、６１６を形成する。

次に、島状半導体膜６１２、６１４、６１６のそれぞれに、しきい値制御のための不純物元素を導入する。本実施の形態においてはジボラン（Ｂ_２Ｈ_６）をドープすることによってボロン（Ｂ）を導入する。

次に、島状半導体膜６１２、６１４、６１６を覆うように絶縁膜６１８を形成する。絶縁膜６１８としては、例えば酸化珪素、窒化珪素、または窒素を含んだ酸化珪素（ＳｉＯ_ｘＮ_ｙ：ｘ＞ｙ＞０）等を用いることができる。また、成膜方法としては、プラズマＣＶＤ法や、スパッタ法などを用いることができる。

次に、絶縁膜６１８上に第１の導電膜６２０、第２の導電膜６２２を成膜した後、当該導電膜６２０、６２２を選択的にエッチングすることで、ゲート電極６３６、６３８、６４０を形成する（図６（Ｄ）、図７）。

第１の導電膜６２０、第２の６２２としては、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ネオジム（Ｎｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、マグネシウム（Ｍｇ）、スカンジウム（Ｓｃ）、コバルト（Ｃｏ）、亜鉛（Ｚｎ）、ニオブ（Ｎｂ）、シリコン（Ｓｉ）、リン（Ｐ）、ボロン（Ｂ）、ヒ素（Ａｓ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）から選択された一つ又は複数の元素、または、前記元素を成分として含有する化合物や合金材料（例えば、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化珪素を添加したインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、アルミネオジム（Ａｌ−Ｎｄ）、マグネシウム銀（Ｍｇ−Ａｇ）など）、もしくは、これらの化合物を組み合わせた物質などを用いることができる。その他にも、シリサイド（例えば、アルミシリコン、モリブデンシリコン、ニッケルシリサイド）や、窒素を含有する化合物（例えば、窒化チタン、窒化タンタル、窒化モリブデン）、リン（Ｐ）等の不純物元素をドーピングしたシリコン（Ｓｉ）等を用いてもよい。なお、本実施の形態においては、第１の導電膜６２０、第２の導電膜６２２の二層構造としたが、単層でも良いし、三層以上の積層構造であっても良い。

本実施の形態では、ゲート電極６３６、６３８、６４０は以下のようにして形成される。まず、第１の導電膜６２０として、例えば窒化タンタル膜を１０〜５０ｎｍ、代表的には３０ｎｍの膜厚で形成する。そして、第１の導電膜６２０上に第２の導電膜６２２として、例えばタングステン膜を２００〜４００ｎｍ、代表的には３７０ｎｍの膜厚で形成し、第１の導電膜６２０及び第２の導電膜６２２の積層膜を形成する（図６（Ｄ））。

次に、第２の導電膜６２２を異方性エッチングによりパターニングし、上層ゲート電極６２４、６２６、６２８を形成する（図７（Ａ））。次いで、第１の導電膜６２０を等方性エッチングによりパターニングし、下層ゲート電極６３０、６３２、６３４を形成する（図７（Ｂ））。以上の工程によりゲート電極６３６、６３８、６４０が形成される。

ゲート電極６３６、６３８、６４０は、ゲート配線の一部として形成してもよいし、別に形成したゲート配線にゲート電極６３６、６３８、６４０を接続する構成としてもよい。

そして、ゲート電極６３６、６３８、６４０や、選択的に形成したレジスト等をマスクとして用い、島状半導体膜６１２、６１４、６１６のそれぞれに導電性（ｎ型またはｐ型の導電性）を付与する不純物を添加して、ソース領域、ドレイン領域、低濃度不純物領域等を形成する。

まず、フォスフィン（ＰＨ_３）を用いて、リン（Ｐ）を島状半導体膜６１２、６１６に導入する。導入の条件としては、加速電圧を６０〜１２０ｋＶ、ドーズ量を１×１０^１３〜１×１０^１５ａｔｏｍｓ・ｃｍ^−２とすることが好ましい。この不純物導入によって、後のｎチャネル型ＴＦＴ６７８及び６８２のチャネル形成領域６４２及び６４８が形成される（図７（Ｃ））。

また、ジボラン（Ｂ_２Ｈ_６）を用いて島状半導体膜６１４にボロン（Ｂ）を導入する。導入の条件としては、印加電圧６０〜１００ｋＶ、ドーズ量１×１０^１３〜５×１０^１５ａｔｏｍｓ・ｃｍ^−２とすることが好ましい。これにより、後のｐチャネル型ＴＦＴ６８０のソース領域またはドレイン領域６４４、及びチャネル形成領域６４６が形成される（図７（Ｃ））。

次に、絶縁膜６１８を選択的にエッチングしてゲート絶縁膜６５０、６５２、６５４を形成する。

ゲート絶縁膜６５０、６５２、６５４を形成した後、ｎチャネル型ＴＦＴ６７８及び６８２となる島状半導体膜中に、フォスフィン（ＰＨ_３）を用いて、印加電圧４０〜８０ｋＶ、ドーズ量１．０×１０^１５〜２．５×１０^１６ａｔｏｍｓ・ｃｍ^−２でリン（Ｐ）を導入する。これによりｎチャネル型ＴＦＴの低濃度不純物領域６５８、６６２、及びソース領域またはドレイン領域６５６、６６０が形成される（図８（Ａ））。

本実施の形態においては、ソース領域またはドレイン領域６５６、６６０のそれぞれに１×１０^１９〜５×１０^２１ａｔｏｍｓ・ｃｍ^−３の濃度でリン（Ｐ）が含まれる。また、低濃度不純物領域６５８、６６２のそれぞれに１×１０^１８〜５×１０^１９ａｔｏｍｓ・ｃｍ^−３の濃度でリン（Ｐ）が含まれる。さらに、ソース領域またはドレイン領域６４４には、１×１０^１９〜５×１０^２１ａｔｏｍｓ・ｃｍ^−３の濃度でボロン（Ｂ）が含まれる。

次に、島状半導体膜６１２、６１４、６１６、ゲート電極６３６、６３８、６４０を覆うように、第１層間絶縁膜６６４を形成する（図８（Ｂ））。

第１層間絶縁膜６６４としては、プラズマＣＶＤ法またはスパッタ法を用いて、シリコンを含む絶縁膜、例えば酸化珪素膜、窒化珪素膜、窒素を含む酸化珪素膜（ＳｉＯ_ｘＮ_ｙ：ｘ＞ｙ＞０）などを単層もしくは積層して形成することが好ましい。勿論、第１層間絶縁膜６６４の作製方法及び材料は上記に限定されるものではない。例えば、他の絶縁膜を単層または積層構造として用いても良い。

次に、第１層間絶縁膜６６４を覆って、平坦化膜として機能する第２層間絶縁膜６６６を形成する（図８（Ｃ））。

第２層間絶縁膜６６６としては、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、珪素（Ｓｉ）と酸素（Ｏ）との結合（Ｓｉ−Ｏ−Ｓｉ結合）で骨格構造が構成されるシロキサン等を用いることができる。第２層間絶縁膜６６６は、単層構造としても良いし、積層構造としても良い。感光性の有機材料としては、ポジ型感光性有機樹脂やネガ型感光性有機樹脂を用いることができる。

本実施の形態では、第２層間絶縁膜６６６としてシロキサンをスピンコート法で形成する。

次に、第１層間絶縁膜６６４及び第２層間絶縁膜６６６をエッチングして、島状半導体膜６１２、６１４、６１６に到達するコンタクトホールを形成する。

なお、第２層間絶縁膜６６６上に第３層間絶縁膜を形成し、第１層間絶縁膜乃至第３層間絶縁膜にコンタクトホールを形成してもよい。第３層間絶縁膜としては、水分や酸素などを透過させにくい膜を用いることが好ましい。代表的には、スパッタ法またはＣＶＤ法により形成される窒化珪素膜、酸化珪素膜、酸素を含む窒化珪素膜（ＳｉＮ_ｘＯ_ｙ膜：ｘ＞ｙ＞０、またはＳｉＯ_ｘＮ_ｙ膜：ｘ＞ｙ＞０）、炭素を主成分とする薄膜（例えばＤＬＣ膜、ＣＮ膜）等を用いることができる。

第２層間絶縁膜６６６上にコンタクトホールを介して、第３の導電膜を形成し、当該第３の導電膜を選択的にエッチングして、電極または配線６６８、６７０、６７２、６７４、６７６を形成する。

第３の導電膜としては、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ネオジム（Ｎｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、マグネシウム（Ｍｇ）、スカンジウム（Ｓｃ）、コバルト（Ｃｏ）、亜鉛（Ｚｎ）、ニオブ（Ｎｂ）、シリコン（Ｓｉ）、リン（Ｐ）、ボロン（Ｂ）、ヒ素（Ａｓ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）から選択された一つ又は複数の元素、または、前記元素を成分として含有する化合物や合金材料（例えば、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化珪素を添加したインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、アルミネオジム（Ａｌ−Ｎｄ）、マグネシウム銀（Ｍｇ−Ａｇ）など）、もしくは、これらの化合物を組み合わせた物質などを用いることができる。その他にも、シリサイド（例えば、アルミシリコン、モリブデンシリコン、ニッケルシリサイド）や、窒素を含有する化合物（例えば、窒化チタン、窒化タンタル、窒化モリブデン）、リン（Ｐ）等の不純物元素をドーピングしたシリコン（Ｓｉ）等を用いてもよい。

本実施の形態では、チタン膜（Ｔｉ）、窒化チタン膜、シリコン−アルミニウム合金膜（Ａｌ−Ｓｉ）、チタン膜（Ｔｉ）をそれぞれ６０ｎｍ、４０ｎｍ、３００ｎｍ、１００ｎｍに積層したのち、所望の形状になるように選択的にエッチングして電極または配線６６８、６７０、６７２、６７４、６７６を形成する。

なお、電極または配線６６８、６７０、６７２、６７４、６７６を、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、鉄（Ｆｅ）のうち少なくとも１種の元素、及び炭素（Ｃ）を含むアルミニウム合金膜で形成してもよい。このようなアルミニウム合金膜を用いることにより、電極等がシリコン（Ｓｉ）と接触した場合にも、シリコンと電極材料の相互拡散を防止できるという利点がある。また、このようなアルミニウム合金膜は、透明導電膜、例えばインジウム錫酸化物（ＩＴＯ）を用いて形成された導電膜と接触しても酸化還元反応が起こらないという特徴を有し、両者を直接接触させることが可能である。さらに、このようなアルミニウム合金膜は、比抵抗が小さく、耐熱性にも優れているので、配線材料としては好適である。

また、電極または配線６６８、６７０、６７２、６７４、６７６としては、電極と配線とを同時に形成した構成を用いても良いし、電極と配線とを別々に形成してそれらを接続させた構成を用いても良い。

上記一連の工程によってｎチャネル型ＴＦＴ６７８及びｐチャネル型ＴＦＴ６８０を含むＣＭＯＳ回路６８４、及びｎチャネル型ＴＦＴ６８２を含むアクティブマトリクス基板を形成することができる（図８（Ｃ））。なお、本発明に用いることができるアクティブマトリクス基板の作製方法は、上述の作製工程に限定されない。例えば、非晶質半導体膜を用いたＴＦＴ、単結晶半導体膜を用いたＴＦＴを形成する工程を採用しても良い。また、トップゲート型のＴＦＴに限られず、ボトムゲート型のＴＦＴ用いることとしても良い。

また、本発明の液晶表示装置に用いることができるアクティブマトリクス基板は、駆動回路を一体で有する構成には限られない。例えば、駆動回路（もしくはその一部）を単結晶基板上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）で接続してガラス基板上に配置してもよい。また、ＩＣチップをＴＡＢ（Ｔａｐｅ Ａｕｔｏ Ｂｏｎｄｉｎｇ）やプリント基板を用いてガラス基板と接続してもよい。

本実施の形態は、実施の形態１乃至４のいずれとも、適宜組み合わせて用いることができる。

（実施の形態６）
本実施の形態では、本発明の駆動方法を用いた液晶表示装置の作製工程について、図９乃至図１１を用いて説明する。

本実施の形態で説明する液晶表示装置の作製方法は画素ＴＦＴを含む画素部とその周辺に設けられる駆動回路部のＴＦＴを同時に作製する方法である。ただし、簡単のため、駆動回路に関しては基本単位であるＣＭＯＳ回路のみを示す。

まず、実施の形態５に記載の方法等を用いてアクティブマトリクス基板を作製する。ここで、本実施の形態においては、実施の形態５に記載の方法を用いて作製したアクティブマトリクス基板を用いて説明を行うが、本発明の液晶表示装置の作製方法はこれに限られるものではない。

まず、実施の形態５にしたがい、電極または配線６６８、６７０、６７２、６７４、６７６の形成までの工程を行う（図８（Ｃ））。なお、以下の図面において、実施の形態５と同じものについては同じ符号を用いて表すこととする。

次に、第２層間絶縁膜６６６、及び、電極または配線６６８、６７０、６７２、６７４、６７６上に第３層間絶縁膜９００を形成する（図９）。なお第３層間絶縁膜９００は、第２層間絶縁膜６６６と同様の材料を用いて形成することが可能である。

次に、フォトマスクを用いてレジストマスクを形成し、第３層間絶縁膜９００の一部をドライエッチングにより除去してコンタクトホールを形成する。コンタクトホール形成においては、エッチングガスとして四フッ化炭素（ＣＦ_４）、酸素（Ｏ_２）、ヘリウム（Ｈｅ）を、それぞれ５０ｓｃｃｍ、５０ｓｃｃｍ、３０ｓｃｃｍの流量で用いた。なお、コンタクトホールの底部は電極または配線６７６に達している。

レジストマスクを除去した後、全面に第４の導電膜を成膜する。次いで、第４の導電膜を選択的にエッチングして、電極または配線６７６に電気的に接続される画素電極９０２を形成する（図９）。反射型の液晶表示装置を作製する場合には、画素電極９０２はスパッタ法によりＡｇ（銀）、Ａｕ（金）、Ｃｕ（銅）、Ｗ（タングステン）、Ａｌ（アルミニウム）等の光反射性を有する金属材料を用いて形成すればよい。透過型の液晶表示装置を作製する場合は、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物、酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ_２）などの透明導電膜を用い、画素電極９０２を形成することができる。

なお、本発明は反射型・透過型に限られず適用することができる。例えば、画素の一部が反射型であり、他の一部が透過型である、いわゆる半透過型の液晶表示装置に本発明を適用しても良い。反透過型の液晶表示装置は、外部からの光が大きい場合には反射型として、そうではない場合には透過型として用いることができるため、輝度の確保・消費電力の低減が容易という利点がある。

画素ＴＦＴを含む画素部の一部を拡大した上面図を図１０に示す。図１０は画素電極の形成途中を示しており、左側の画素においては画素電極が形成されているが、右側の画素においては画素電極が形成されていない。なお、図１０におけるＡ−Ａ’は、図９の画素部のＡ−Ａ’と対応しており、図９と対応する部分には同じ符号を用いている。

図１０に示すように、ゲート電極６４０はゲート配線９０４に接続されている。また、電極または配線６７４はソース配線と一体形成されている。さらに、容量配線９０６が形成されており、第１層間絶縁膜６６４、画素電極９０２、及び容量配線９０６とから保持容量が形成されている。なお、本実施の形態においては、保持容量を設ける構成を示すが、本発明を用いることにより、保持容量を小さくすることも可能である。したがって、あえて容量配線を設けない構成とすることで画素の開口率を向上することができる。特に、透過型の液晶表示装置において、その効果は著しい。

以上の工程により、トップゲート型の画素ＴＦＴ（ｎチャネル型ＴＦＴ）６８２、トップゲート型のｎチャネル型ＴＦＴ６７８及びトップゲート型のｐチャネル型ＴＦＴ６８０からなるＣＭＯＳ回路６８４、及び画素電極９０２が、基板６００の上に形成された。本実施の形態では、トップゲート型ＴＦＴを形成する例を示したが、ボトムゲート型ＴＦＴを形成しても良い。

次に、画素電極９０２を覆うように、配向膜９０８ａを形成する。なお、配向膜９０８ａは、液滴吐出法、スクリーン印刷法、オフセット印刷法等を用いて形成すればよい。その後、配向膜９０８ａの表面にラビング処理を行う。

次に、基板６００と貼り合わせるための対向基板９１０を用意する。ここで、対向基板９１０には、着色層９１２ａ、遮光層（ブラックマトリクス）９１２ｂ、及びオーバーコート層９１４からなるカラーフィルタを設け、さらに光透過性の電極や光反射性の電極からなる対向電極９１６と、配向膜９０８ｂを形成する（図１１）。対向基板９１０は基板６００と同じ大きさ又は同じ形のものを用いることもできる。ここで、同じ大きさ、同じ形とは、厳密に同じである必要はなく、パネルを構成するに足りる程度の大きさ、形を言うものとする。

次に、上記工程により得た基板６００と対向基板９１０とをシール材を介して貼り合わせる。ここで、両基板の間隔を一定に保つために、配向膜９０８ａと配向膜９０８ｂとの間にスペーサを設けても良い。その後、両基板の間に液晶９１８を注入し、封止材を用いて封止することで液晶表示装置が完成する（図１１）。

なお、本発明の液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）方式、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）方式、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）方式、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）方式、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）方式、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）方式、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）方式、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）方式、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）方式等を用いることができる。

本実施の形態は、実施の形態１乃至５と適宜組み合わせて用いることができる。

（実施の形態７）
本実施の形態においては、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用いた液晶表示装置について以下に説明する。なお、本実施の形態に係るＳＯＩ基板は、単結晶半導体基板から、異種基板（以下、「ベース基板」ともいう）に転写して形成するものである。

図１２に、本発明に用いるＳＯＩ基板の斜視図を示す。また、図１３及び図１４に、本発明に用いるＳＯＩ基板の断面図を示す。

図１２（Ａ）、図１３（Ａ）、及び図１３（Ｂ）において、ＳＯＩ基板１２００は、ベース基板１２１０の一表面上に、絶縁層１２２０及びＳＯＩ層１２３０が順次積層された積層体が複数設けられた構成を有する。ＳＯＩ層１２３０は、絶縁層１２２０を介してベース基板１２１０上に設けられている。つまり、１枚のベース基板１２１０上に複数のＳＯＩ層が設けられ、１枚のＳＯＩ基板１２００を形成している。なお、図１３では、便宜上、２つのＳＯＩ層１２３０のみを示す。

ＳＯＩ層１２３０は単結晶半導体であり、代表的には単結晶シリコンが適用される。その他、水素イオン注入剥離法などを利用して単結晶半導体基板若しくは多結晶半導体基板から剥離可能であるシリコン、ゲルマニウムや、ガリウムヒ素、インジウムリンなどの化合物半導体である結晶性半導体層を適用することもできる。

ＳＯＩ層１２３０の形状は特に限定されないが、矩形状（正方形を含む）とすると加工が容易になり、ベース基板１２１０にも集積度良く貼り合わせることができ好ましい。また、ディスプレイ等の表示装置のパネルとする場合は、ＳＯＩ層１２３０のアスペクト比が４：３となるようにすることが好ましい。ＳＯＩ層１２３０を所望のパネルサイズ程度とすることで、完成するＳＯＩ基板を用いて製造した表示パネルを組み込んで各種表示装置を製造する際に、パネル毎に歩留まりを管理することが可能となる。また、個々のパネルを分断する際に、素子にダメージが入るのを防止することができる。よって、歩留まりの向上を図ることができる。さらに、ＳＯＩ層１２３０を所望のパネルサイズ程度とすることで、各パネル毎の素子を１つのＳＯＩ層で形成することができ、特性のばらつきを抑えることが可能になる。

ベース基板１２１０は絶縁表面を有する基板または絶縁基板を用いる。具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイヤ基板が挙げられる。好ましくはガラス基板を用いるのがよく、例えば第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）といわれる大面積のマザーガラス基板を用いることができる。大面積のマザーガラス基板をベース基板１２１０として用いることで、ＳＯＩ基板の大面積化が実現できる。また、個々のＳＯＩ層を所望のパネルサイズとすることで、１枚のベース基板で製造できる表示パネルの数（面取り数）を増大させることができる。したがって、該表示パネルを組み込んで製造する最終製品（表示装置）の生産性を向上させることができる。

ベース基板１２１０とＳＯＩ層１２３０の間には、絶縁層１２２０が設けられている。絶縁層１２２０は単層構造としても積層構造としてもよいが、ベース基板１２１０と接合する面（以下、「接合面」ともいう）は、平滑面を有し親水性表面となるようにする。図１３（Ａ）は絶縁層１２２０として接合層１２２２を形成する例を示している。平滑面を有し親水性表面を形成できる接合層１２２２としては、酸化シリコン層が適している。特に、有機シランを用いて化学気相成長法により作製される酸化シリコン層が好ましい。有機シランとしては、テトラエトキシシラン（略称；ＴＥＯＳ：化学式Ｓｉ（ＯＣ_２Ｈ_５）_４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ_３）_４）、トリメチルシラン（（ＣＨ_３）_３ＳｉＨ）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ_２Ｈ_５）_３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ_３）_２）_３）等のシリコン含有化合物を用いることができる。

上記平滑面を有し親水性表面を形成する接合層１２２２は、膜厚５ｎｍ乃至５００ｎｍの範囲で設けることが好ましい。接合層１２２２の膜厚を上記範囲内とすることで、被成膜表面の表面荒れを平滑化すると共に、当該膜の成長表面の平滑性を確保することが可能である。また、接合する基板（図１３（Ａ）ではベース基板１２１０）との歪みを緩和することができる。なお、ベース基板１２１０にも、接合層１２２２と同様の酸化シリコン層を設けてもよい。絶縁表面を有する基板若しくは絶縁基板であるベース基板１２１０にＳＯＩ層１２３０を接合するに際し、接合を形成する面の一方若しくは双方に、好ましくは有機シランを原材料として成膜した酸化シリコン層でなる接合層を設けることで強固な接合を形成することができる。

図１３（Ｂ）は絶縁層１２２０を積層構造とする例を示している。具体的には、絶縁層１２２０として接合層１２２２及び窒素含有絶縁層１２２４の積層構造を形成する例を示している。なお、ベース基板１２１０との接合面には接合層１２２２が形成されるようにするため、ＳＯＩ層１２３０と接合層１２２２との間に窒素含有絶縁層１２２４が設けられた構成とする。窒素含有絶縁層１２２４は、窒化シリコン層、窒化酸化シリコン層又は酸化窒化シリコン層を用いて単層構造又は積層構造で形成する。例えば、ＳＯＩ層１２３０側から酸化窒化シリコン層、窒化酸化シリコン層を積層して窒素含有絶縁層１２２４とすることができる。接合層１２２２はベース基板１２１０と接合を形成するために設けるのに対し、窒素含有絶縁層１２２４は、可動イオンや水分等の不純物がＳＯＩ層１２３０に拡散して汚染されることを防ぐために設けている。

なお、酸化窒化シリコン層とは、その組成として、窒素よりも酸素の含有量が多いものを示し、濃度範囲として酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下、珪素が２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれるものをいう。また、窒化酸化シリコン層とは、その組成として、酸素よりも窒素の含有量が多いものを示し、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、珪素が２５原子％以上３５原子％以下、水素が１０原子％以上２５原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合のものである。また、構成元素の含有比率は、その合計が１００原子％を超えない値をとる。

図１２（Ｂ）、図１４（Ａ）、及び１４（Ｂ）は、ベース基板１２１０に接合層を含む絶縁層１２５０を形成する例を示している。絶縁層１２５０は、単層構造でも積層構造でもよいが、ＳＯＩ層１２３０との接合面は平滑面を有し親水性表面を形成するようにする。なお、ベース基板１２１０と接合層との間には、ベース基板１２１０として用いられるガラス基板からアルカリ金属若しくはアルカリ土類金属などの可動イオンの拡散を防ぐため、バリア層が設けられていることが好ましい。

図１４（Ａ）は、絶縁層１２５０としてバリア層１２５２、接合層１２５４の積層構造を形成する例を示している。接合層１２５４としては、接合層１２２２と同様の酸化シリコン層を設ければよい。また、ＳＯＩ層１２３０に適宜接合層を設けてもよい。図１４（Ａ）では、ＳＯＩ層１２３０にも接合層１２２２を設ける例を示している。このような構成とすることで、ベース基板１２１０及びＳＯＩ層１２３０を接合させる際に接合層同士で接合を形成するため、より強固な接合を形成することができる。バリア層１２５２は、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層又は窒化酸化シリコン層を用いて単層構造又は積層構造で形成する。好ましくは、窒素を含有する絶縁層を用いて形成する。

図１４（Ｂ）は、ベース基板１２１０に接合層を設ける例を示している。具体的には、ベース基板１２１０に絶縁層１２５０としてバリア層１２５２と接合層１２５４の積層構造を設けている。また、ＳＯＩ層１２３０には酸化シリコン層１２２６を設けている。ベース基板１２１０にＳＯＩ層１２３０を接合する際には、酸化シリコン層１２２６が接合層１２５４と接合を形成する。酸化シリコン層１２２６は、熱酸化法により形成されたものが好ましい。また、酸化シリコン層１２２６としてケミカルオキサイドを適用することもできる。ケミカルオキサイドは、例えばオゾン含有水で半導体基板表面を処理することで形成することができる。ケミカルオキサイドは半導体基板の表面の平坦性を反映して形成されるので好ましい。

次に、ＳＯＩ基板の製造方法について説明する。ここでは、図１３（Ａ）に示すＳＯＩ基板の製造方法の例について、図１５乃至図１７を用いて説明する。

まず、半導体基板１２０１を準備する（図１５（Ａ）、図１７（Ａ）参照）。半導体基板１２０１としては、市販の半導体基板を用いればよく、例えばシリコン基板やゲルマニウム基板、ガリウムヒ素やインジウムリンなどの化合物半導体基板が挙げられる。市販のシリコン基板としては、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）サイズのものが代表的であり、その形状は円形のものが多い。また、膜厚は１．５ｍｍ程度まで適宜選択できる。

次に、半導体基板１２０１の表面から電界で加速されたイオン１２０４を所定の深さに打ち込み、イオンドーピング層１２０３を形成する（図１５（Ａ）、図１７（Ａ）参照）。イオン１２０４の打ち込みは、後にベース基板に転置するＳＯＩ層の膜厚を考慮して行われる。好ましくは、ＳＯＩ層の膜厚が５ｎｍ乃至５００ｎｍ、より好ましくは１０ｎｍ乃至２００ｎｍの厚さとなるようにする。イオンを打ち込む際の加速電圧及びイオンのドーズ量は、転置するＳＯＩ層の膜厚を考慮して適宜選択する。イオン１２０４は、水素、ヘリウム、又はフッ素等のハロゲンのイオンを用いることができる。なお、イオン１２０４としては、水素、ヘリウム、又はハロゲン元素から選ばれたソースガスをプラズマ励起して生成された一の原子又は複数の同一の原子からなるイオン種を用いることが好ましい。水素イオンを打ち込む場合には、Ｈ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋イオンを含ませると共に、Ｈ_３ ^＋イオンの割合を高めておくとイオンの打ち込み効率を高めることができ、打ち込み時間を短縮することができるため好ましい。また、このような構成とすることで、剥離を容易に行うことができる。

なお、所定の深さにイオンドーピング層１２０３を形成するために、イオン１２０４を高ドーズ条件で打ち込むことが必要となる場合がある。このとき、条件によっては半導体基板１２０１の表面が粗くなってしまう。そのため、半導体基板のイオンが打ち込まれる表面に、保護層として窒化シリコン層又は窒化酸化シリコン層などを膜厚５０ｎｍ乃至２００ｎｍの範囲で設けておいてもよい。

次に、半導体基板１２０１に接合層１２２２を形成する（図１５（Ｂ）、図１７（Ｂ）参照）。接合層１２２２は、半導体基板１２０１がベース基板と接合を形成する面に形成する。ここで形成する接合層１２２２としては、上述のように有機シランを原料ガスに用いた化学気相成長法により成膜される酸化シリコン層が好ましい。その他に、シランを原料ガスに用いた化学気相成長法により成膜される酸化シリコン層を適用することもできる。化学気相成長法による成膜では、半導体基板１２０１に形成したイオンドーピング層１２０３から脱ガスが起こらない程度の温度が適用される。例えば、３５０℃以下の成膜温度が適用される。なお、単結晶半導体基板または多結晶半導体基板などの半導体基板からＳＯＩ層を剥離する加熱処理は、化学気相成長法による成膜温度よりも高い加熱処理温度が適用される。

次に、半導体基板１２０１を所望の大きさ、形状に加工する（図１５（Ｃ）、図１７（Ｃ）参照）。図１７（Ｃ）では、円形の半導体基板１２０１を分断して、矩形の半導体基板１２０２を形成する例を示している。この際、接合層１２２２及びイオンドーピング層１２０３も分断される。つまり、所望の大きさ、形状を有し、所定の深さにイオンドーピング層１２０３が形成され、表面（ベース基板との接合面）に接合層１２２２が形成された半導体基板１２０２が得られる。

半導体基板１２０２は、表示装置のパネルサイズとすることが好ましい。パネルサイズは組み込まれる最終製品等によって適宜選択すればよい。例えば、画面サイズ対角２．４インチの携帯電話機に適用する場合、画面サイズ対角２．４インチに画面額縁サイズを考慮したパネルサイズとする。また、半導体基板１２０２の形状も最終製品等、用途によって適宜選択すればよいが、ディスプレイ等の表示装置に適用する場合、アスペクト比３：４程度の矩形とすることが好ましい。また、半導体基板１２０２を矩形状にすると、後の製造工程における加工が容易になり、さらに半導体基板１２０１から効率的に切り出すことも可能になるため好ましい。半導体基板１２０１の分断は、ダイサー或いはワイヤソー等の切断装置、レーザー切断、プラズマ切断、電子ビーム切断、その他任意の切断手段を用いて行うことができる。

なお、半導体基板表面に接合層を形成するまでの工程順序は、適宜入れ替えることが可能である。図１５及び図１７では半導体基板にイオンドーピング層を形成し、半導体基板の表面に接合層を形成した後、半導体基板を所望のパネルサイズに加工する例を示している。これに対し、例えば、半導体基板を所望のパネルサイズに加工した後、所望のパネルサイズの半導体基板にイオンドーピング層を形成し、所望のパネルサイズの半導体基板の表面に接合層を形成することもできる。

次に、ベース基板１２１０と半導体基板１２０２を貼り合わせる。図１６（Ａ）には、ベース基板１２１０と半導体基板１２０２の接合層１２２２が形成された面とを密着させ、ベース基板１２１０と接合層１２２２を接合させて、ベース基板１２１０と半導体基板１２０２を貼り合わせる例を示す。なお、接合を形成する面（接合面）は十分に清浄化しておくことが好ましい。ベース基板１２１０と接合層１２２２を密着させることにより接合が形成される。この接合にはファンデルワールス力が作用しており、ベース基板１２１０と半導体基板１２０２とを圧接することで、水素結合による強固な接合を形成することが可能である。

また、ベース基板１２１０と接合層１２２２との良好な接合を形成するために、接合面を活性化しておいてもよい。例えば、接合を形成する面の一方又は双方に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行うことで接合面を活性化することもできる。このような表面処理により、４００℃以下の温度であっても異種材料間の接合を形成することが容易となる。

また、接合層１２２２を介してベース基板１２１０と半導体基板１２０２を貼り合わせた後は、加熱処理又は加圧処理を行うことが好ましい。加熱処理又は加圧処理を行うことで接合強度を向上させることが可能となる。加熱処理の温度は、ベース基板１２１０の耐熱温度以下であることが好ましい。加圧処理においては、接合面に垂直な方向に圧力が加わるように行い、ベース基板１２１０及び半導体基板１２０２の耐圧性を考慮して行う。

次に、加熱処理を行い、イオンドーピング層１２０３を劈開面として半導体基板１２０２の一部をベース基板１２１０から剥離する（図１６（Ｂ）参照）。加熱処理の温度は接合層１２２２の成膜温度以上、ベース基板１２１０の耐熱温度以下で行うことが好ましい。例えば、４００℃乃至６００℃の加熱処理を行うことにより、イオンドーピング層１２０３に形成された微小な空洞の体積変化が起こり、イオンドーピング層１２０３に沿って劈開することが可能となる。接合層１２２２はベース基板１２１０と接合しているので、ベース基板１２１０上には半導体基板１２０２と同じ結晶性のＳＯＩ層１２３０が残存することとなる。

以上で、ベース基板１２１０上に接合層１２２２を介してＳＯＩ層１２３０が設けられたＳＯＩ構造が形成される。なお、本実施の形態にて説明したＳＯＩ基板は、１枚のベース基板上に接合層を介して複数のＳＯＩ層が設けられた構造であるが、これに限られない。

なお、剥離により得られるＳＯＩ層は、その表面を平坦化するため、化学的機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）を行うことが好ましい。また、ＣＭＰ等の物理的研磨手段を用いず、ＳＯＩ層の表面にレーザービームを照射して平坦化を行ってもよい。なお、レーザービームを照射する際は、酸素濃度が１０ｐｐｍ以下の窒素雰囲気下で行うことが好ましい。これは、酸素雰囲気下でレーザービームの照射を行うとＳＯＩ層表面が荒れる恐れがあるからである。また、得られたＳＯＩ層の薄膜化を目的として、ＣＭＰ等を行ってもよい。

以上のようにして作製したＳＯＩ基板を用いて液晶表示装置を製造することができる。図１８（Ａ）は上面の模式図であり、図１８（Ｂ）は図１８（Ａ）の線分ＯＰにおける断面図であり、図１８（Ｃ）は液晶表示装置の斜視図である。

本実施の形態に係る液晶表示装置は、第１の基板１８００上に設けられた表示部１８２０と、第１の駆動回路部１８３０と、第２の駆動回路部１８５０と、を有する。表示部１８２０、第１の駆動回路部１８３０及び第２の駆動回路部１８５０は、シール材１８８０によって、第１の基板１８００と第２の基板１８９０との間に封止されている。また、第１の基板１８００上には、第１の駆動回路部１８３０及び第２の駆動回路部１８５０に外部からの信号や電位を伝達する外部入力端子が接続される端子領域１８７０が設けられる。

図１８（Ｂ）に示すように、表示部１８２０にはトランジスタを有する画素回路部１８２８が設けられている。また、第１の駆動回路部１８３０にはトランジスタを有する周辺回路部１８３８が設けられている。第１の基板１８００と、画素回路部１８２８及び周辺回路部１８３８との間には、下地絶縁層として機能する絶縁層１８０２、絶縁層１８０４、接合層１８０６が順次積層されている。画素回路部１８２８及び周辺回路部１８３８、或いはその上層には層間絶縁層として機能する絶縁層１８０８、絶縁層１８０９が設けられている。画素回路部１８２８に形成されたトランジスタのソース電極又はドレイン電極は、絶縁層１８０９に形成された開口を介して、画素電極１８６０と電気的に接続される。なお、画素回路部１８２８はトランジスタを用いた回路が集積されているが、ここでは便宜上１つのトランジスタの断面図を示している。同様に、周辺回路部１８３８にもトランジスタを用いた回路が集積されているが、便宜上２つのトランジスタの断面図を示している。

画素回路部１８２８及び周辺回路部１８３８上には、画素電極１８６０を覆うように形成された配向膜１８８２と、配向膜１８８７とで挟持された液晶層１８８４が設けられている。液晶層１８８４は、スペーサ１８８６により距離（セルギャップ）が制御されている。配向膜１８８７上には、対向電極１８８８、カラーフィルター１８８９を介して第２基板１８９０が設けられている。第１の基板１８００及び第２の基板１８９０はシール材１８８０によって固着されている。

また、第２の基板１８９０の外側には、偏光板１８９２が配設されている。なお、本実施の形態では反射型の液晶表示装置を示すため、第２の基板１８９０に偏光板を設ける例を示す。例えば透過型の液晶表示装置とする場合は、第１の基板１８００及び第２の基板１８９０の双方に偏光板を設ければよい。

また、端子領域１８７０には、端子電極１８７４が設けられている。該端子電極１８７４は、異方性導電層１８７６によって、外部入力端子１８７８と電気的に接続されている。

次に、図１８で示した液晶表示装置の製造方法の一例に関して説明する。

まず、ＳＯＩ基板を準備する（図１９（Ａ）参照）。ここでは、図１３（Ａ）に類似したＳＯＩ基板を適用する例を示す。

ベース基板である基板１８００上には、絶縁層１８０２、絶縁層１８０４及び接合層１８０６を介して複数のＳＯＩ層１８１０が設けられている。ＳＯＩ層１８１０は所望のパネルサイズに加工されている。ここでは、便宜的に１つのＳＯＩ層を含むパネル形成領域１８１０ｂを用いて液晶表示装置を製造する例を説明するが、隣接するパネル形成領域１８１０ａにも同時に製造することが可能である。

基板１８００としては、絶縁表面を有する基板または絶縁基板を用いる。例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイヤ基板等を用いることができる。ここでは、ガラス基板を用いるものとする。

絶縁層１８０２、絶縁層１８０４は、ガラス基板からアルカリ金属若しくはアルカリ土類金属などの可動イオンの拡散を防ぐために設ける。具体的には、上述のバリア層と同様の絶縁層を設ければよい。なお、絶縁層１８０２及び絶縁層１８０４の少なくとも一層は、窒化シリコン層又は窒化酸化シリコン層の窒素を含有する絶縁層を設けることが好ましい。また、接合層１８０６には、酸化シリコン層を設ければよい。

本実施の形態では、基板１８００上に絶縁層１８０２、絶縁層１８０４を形成し、ＳＯＩ層を剥離する半導体基板側に接合層１８０６を形成し、基板１８００及び半導体基板を貼り合わせた後、半導体基板の一部を剥離してＳＯＩ層１８１０を形成する例を示す。具体的には、基板１８００の絶縁層１８０４が形成された面と、半導体基板の接合層１８０６が形成された面とを密着させ、絶縁層１８０４と接合層１８０６とを接合させて、基板１８００と半導体基板を貼り合わせる。半導体基板には、所定の深さに水素、ヘリウム又はハロゲンのイオンを打ち込んだイオンドーピング層を形成しておく。そして、加熱処理を行い、半導体基板に形成されたイオンドーピング層を劈開面として半導体基板の一部を剥離し、ＳＯＩ層１８１０を得る。ここでは、半導体基板側に接合層１８０６を形成するため、該接合層１８０６はＳＯＩ層１８１０と同程度の大きさとなる。つまり、隣接するパネル形成領域１８１０ａ及びパネル形成領域１８１０ｂとの間で、ＳＯＩ層１８１０と同様に接合層１８０６も分離している。また、絶縁層１８０２、絶縁層１８０４はベース基板である基板１８００上に形成するため、隣接するパネル形成領域１８１０ａ及びパネル形成領域１８１０ｂで連続する層となる。なお、適用するＳＯＩ基板については特に限定されず、上述の図１３及び図１４のいずれの構造を適用してもよい。例えば、ベース基板側に接合層を設けてもよいし、半導体基板と接合層との間に熱酸化膜等の絶縁層を設けてもよい。

次に、ＳＯＩ層１８１０を選択的にエッチングして、表示部１８２０に第１のＳＯＩ層１８２１を形成する。また、第１の駆動回路部１８３０に第２のＳＯＩ層１８３１、第３のＳＯＩ層１８４１を形成する。そして、第１のＳＯＩ層１８２１、第２のＳＯＩ層１８３１及び第３のＳＯＩ層１８４１上に、ゲート絶縁層１８１２を介してゲート電極１８１４を形成する（図１９（Ｂ）参照）。

第１のＳＯＩ層１８２１、第２のＳＯＩ層１８３１及び第３のＳＯＩ層１８４１は、ＳＯＩ層１８１０を選択的にエッチングして所望の形状に加工する。ここではＳＯＩ層１８１０を複数の島状に加工し、分離させる。準備したＳＯＩ基板のＳＯＩ層よりも、第１のＳＯＩ層１８２１、第２のＳＯＩ層１８３１及び第３のＳＯＩ層１８４１の膜厚を薄くしたい場合には、該ＳＯＩ層をエッチングして薄膜化してもよい。また、ＳＯＩ層の一部を変質させて、該変質した部分を選択的にエッチングして薄膜化してもよい。ここでＳＯＩ層の変質とは、例えば酸化処理、窒化処理等を示す。また、第１のＳＯＩ層１８２１、第２のＳＯＩ層１８３１及び第３のＳＯＩ層１８４１は、適宜エッチング条件等を制御して、端部が垂直に近いテーパ形状となるように形成してもよいし、緩やかなテーパ形状となるように形成してもよい。例えば、テーパ角が４５°以上９５°未満、好ましくは６０°以上９５°未満となるような形状としてもよいし、テーパ角が４５°未満の緩やかな形状としてもよい。

なお、完成するトランジスタの閾値電圧を制御するため、第１のＳＯＩ層１８２１、第２のＳＯＩ層１８３１及び第３のＳＯＩ層１８４１に低濃度の一導電型を付与する不純物元素を添加してもよい。この場合、トランジスタのチャネル形成領域にも不純物元素が添加されることになる。なお、ここで添加する不純物元素は、ソース領域又はドレイン領域として機能する高濃度不純物領域及びＬＤＤ領域として機能する低濃度不純物領域よりも低い濃度で添加する。

ゲート電極１８１４は、基板全面に導電層を形成した後、該導電層を選択的にエッチングして所望の形状に加工する。ここでは、ゲート電極１８１４として導電層の積層構造を形成した後、選択的にエッチングして、分離した導電層が第１のＳＯＩ層１８２１、第２のＳＯＩ層１８３１及び第３のＳＯＩ層１８４１をそれぞれ横断するように加工している。

ゲート電極１８１４を形成する導電層は、ＣＶＤ法やスパッタリング法により、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、又はニオブ（Ｎｂ）等の金属元素、又は当該金属元素を含む合金材料若しくは化合物材料を用いて基板全面に導電層を形成した後、当該導電層を選択的にエッチングして形成することができる。また、リン等の一導電型を付与する不純物元素が添加された多結晶シリコンに代表される半導体材料を用いて形成することもできる。

なお、ここではゲート電極１８１４を２層の導電層の積層構造で形成する例を図示するが、ゲート電極は単層構造でも３層以上の積層構造でもよい。また、導電層の側面をテーパ形状としてもよい。ゲート電極を導電層の積層構造とする場合、下層の導電層の幅を大きくしてもよいし、各層の側面を異なる角度のテーパ形状としてもよい。

第１のＳＯＩ層１８２１、第２のＳＯＩ層１８３１及び第３のＳＯＩ層１８４１と、ゲート電極１８１４との間には、ゲート絶縁層１８１２を形成する。ゲート絶縁層１８１２は、ＣＶＤ法、スパッタリング法、ＡＬＤ法等を用いて、酸化シリコン、酸化窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタルなどの材料を用いて形成することができる。また、第１のＳＯＩ層１８２１、第２のＳＯＩ層１８３１及び第３のＳＯＩ層１８４１をプラズマ処理により固相酸化又は固相窒化して形成することもできる。その他、ＣＶＤ法等により絶縁層を形成した後、当該絶縁層をプラズマ処理により固相酸化又は固相窒化して形成してもよい。

なお、図１９（Ｂ）では、ゲート絶縁層１８１２とゲート電極１８１４の側端部が揃うように加工される例を示すが、特に限定されず、ゲート電極１８１４のエッチングにおいてゲート絶縁層１８１２を残すように加工してもよい。

また、ゲート絶縁層１８１２に高誘電率物質（ｈｉｇｈ−ｋ材料といわれる）を用いる場合には、ゲート電極１８１４を多結晶シリコン、シリサイド、金属若しくは金属窒化物で形成する。好ましくは金属若しくは金属窒化物で形成することが望ましい。例えば、ゲート電極１８１４のうちゲート絶縁層１８１２と接する導電層を金属窒化物材料で形成し、その上の導電層を金属材料で形成する。この組み合わせを用いることによって、ゲート絶縁層を薄膜化した場合でもゲート電極に空乏層が広がってしまうことを防止でき、微細化した場合にもトランジスタの駆動能力を損なうことを防止できる。

次に、ゲート電極１８１４上に絶縁層１８１６を形成する。そして、ゲート電極１８１４をマスクとして一導電型を付与する不純物元素を添加する（図１９（Ｃ）参照）。ここでは、第１の駆動回路部１８３０に形成された第２のＳＯＩ層１８３１及び第３のＳＯＩ層１８４１に相異なる導電型を付与する不純物元素を添加する例を示す。また、表示部１８２０に形成された第１のＳＯＩ層１８２１には第２のＳＯＩ層１８３１と同じ導電型を付与する不純物元素を添加する例を示す。

表示部１８２０に形成された第１のＳＯＩ層１８２１には、ゲート電極１８１４をマスクとして自己整合的に一対の不純物領域１８２３と、当該一対の不純物領域１８２３の間に位置するチャネル形成領域１８２２が形成される。

第１の駆動回路部１８３０に形成された第２のＳＯＩ層１８３１には、ゲート電極１８１４をマスクとして自己整合的に一対の不純物領域１８３３と、当該一対の不純物領域１８３３の間に位置するチャネル形成領域１８３２が形成される。第３のＳＯＩ層１８４１には、ゲート電極１８１４をマスクとして自己整合的に一対の不純物領域１８４３と、当該一対の不純物領域１８４３の間に位置するチャネル形成領域１８４２が形成される。不純物領域１８３３及び不純物領域１８４３は、相異なる導電型の不純物元素が添加されている。

一導電型を付与する不純物元素としては、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）等のｐ型を付与する元素、リン（Ｐ）、ヒ素（Ａｓ）等のｎ型を付与する元素を用いることができる。本実施の形態では、表示部１８２０に形成された第１のＳＯＩ層１８２１、第１の駆動回路部１８３０に形成された第２のＳＯＩ層１８３１にｎ型を付与する元素、例えばリンを添加する。また、第３のＳＯＩ層１８４１にｐ型を付与する元素、例えばボロンを添加する。なお、第１のＳＯＩ層１８２１、第２のＳＯＩ層１８３１に不純物元素を添加する際は、レジストマスク等を用いて第３のＳＯＩ層１８４１を選択的に覆えばよい。同様に、第３のＳＯＩ層１８４１に不純物元素を添加する際は、レジストマスク等を用いて第１のＳＯＩ層１８２１、第２のＳＯＩ層１８３１を選択的に覆えばよい。

絶縁層１８１６は、ＣＶＤ法、スパッタリング法、ＡＬＤ法等を用いて、酸化シリコン或いは酸化窒化シリコン、又は窒化シリコン或いは窒化酸化シリコンなどの材料を用いて形成することができる。一導電型を付与する不純物元素を添加する際に、絶縁層１８１６を通過させて添加する構成とすることで、ＳＯＩ層に与えるダメージを低減することができる。

次に、ゲート電極１８１４の側面にサイドウォール絶縁層１８１８を形成する。そして、ゲート電極１８１４及びサイドウォール絶縁層１８１８をマスクとして一導電型を付与する不純物元素を添加する（図１９（Ｄ）参照）。なお、第１のＳＯＩ層１８２１、第２のＳＯＩ層１８３１及び第３のＳＯＩ層１８４１には、それぞれ先の工程（不純物領域１８２３、不純物領域１８３３及び不純物領域１８４３を形成する工程）で添加した不純物元素と同じ導電型の不純物元素を添加する。また、先の工程で添加した不純物元素よりも高い濃度で添加する。

第１のＳＯＩ層１８２１には、ゲート電極１８１４及びサイドウォール絶縁層１８１８をマスクとして自己整合的に一対の高濃度不純物領域１８２６と、一対の低濃度不純物領域１８２４が形成される。ここで形成される高濃度不純物領域１８２６はソース領域又はドレイン領域として機能し、低濃度不純物領域１８２４はＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域として機能する。

第２のＳＯＩ層１８３１には、ゲート電極１８１４及びサイドウォール絶縁層１８１８をマスクとして自己整合的に一対の高濃度不純物領域１８３６と、一対の低濃度不純物領域１８３４が形成される。ここで形成される高濃度不純物領域１８３６はソース領域又はドレイン領域として機能し、低濃度不純物領域１８３４はＬＤＤ領域として機能する。第３のＳＯＩ層１８４１には、ゲート電極１８１４及びサイドウォール絶縁層１８１８をマスクとして自己整合的に一対の高濃度不純物領域１８４６と、一対の低濃度不純物領域１８４４が形成される。なお、第１のＳＯＩ層１８２１、第２のＳＯＩ層１８３１に不純物元素を添加する際は、レジストマスク等を用いて第３のＳＯＩ層１８４１を選択的に覆えばよい。同様に、第３のＳＯＩ層１８４１に不純物元素を添加する際は、レジストマスク等を用いて第１のＳＯＩ層１８２１、第２のＳＯＩ層１８３１を選択的に覆えばよい。

サイドウォール絶縁層１８１８は、絶縁層１８１６を介してゲート電極１８１４の側面に設けられる。例えば、ゲート電極１８１４を埋め込むように形成した絶縁層を、垂直方向を主体とした異方性エッチングを行うことによって、ゲート電極１８１４の側面に自己整合的に形成することができる。サイドウォール絶縁層１８１８は、窒化シリコン或いは窒化酸化シリコン、又は酸化シリコン或いは酸化窒化シリコンなどの材料を用いて形成することができる。なお、絶縁層１８１６を酸化シリコン又は酸化窒化シリコンを用いて形成する場合、サイドウォール絶縁層１８１８を窒化シリコン又は窒化酸化シリコンを用いて形成することで、絶縁層１８１６をエッチングストッパーとして機能させることができる。また、絶縁層１８１６を窒化シリコン又は窒化酸化シリコンを用いて形成する場合は、サイドウォール絶縁層１８１８を酸化シリコン又は酸化窒化シリコンを用いて形成すればよい。このように、エッチングストッパーとして機能しうる絶縁層を設けることで、サイドウォール絶縁層を形成する際のオーバーエッチングによりＳＯＩ層がエッチングされてしまうのを防ぐことができる。

次に、絶縁層１８１６の露出部をエッチングする（図２０（Ａ）参照）。絶縁層１８１６は、サイドウォール絶縁層１８１８及びゲート電極１８１４の間、サイドウォール絶縁層１８１８及び第１のＳＯＩ層１８２１の間、サイドウォール絶縁層１８１８及び第２のＳＯＩ層１８３１の間、並びにサイドウォール絶縁層１８１８及び第３のＳＯＩ層１８４１の間に残る。

なお、ソース領域又はドレイン領域として機能する高濃度不純物領域を低抵抗化するため、シリサイド層を形成してもよい。シリサイド層としては、コバルトシリサイド若しくはニッケルシリサイドを適用すれば良い。ＳＯＩ層の膜厚が薄い場合には、高濃度不純物領域が形成されたＳＯＩ層の底部までシリサイド反応を進めてフルシリサイド化しても良い。

次に、基板１８００全面に絶縁層１８０８を形成した後、該絶縁層１８０８を選択的にエッチングして、表示部１８２０の第１のＳＯＩ層１８２１に形成された高濃度不純物領域１８２６に達する開口を形成する。また、第１の駆動回路部１８３０の第２のＳＯＩ層１８３１、第３のＳＯＩ層１８４１に形成された高濃度不純物領域１８３６、高濃度不純物領域１８４６にそれぞれ達する開口を形成する。そして、該開口を埋め込むように導電層１８１９を形成する。また、端子領域１８７０に端子電極１８７４を形成する（図２０（Ｂ）参照）。

絶縁層１８０８は、ＣＶＤ法やスパッタリング法、ＡＬＤ法、塗布法等により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の酸素若しくは窒素を含む無機絶縁材料や、ＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む絶縁材料、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機絶縁材料またはシロキサン樹脂等のシロキサン材料を用いて形成する。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、絶縁層１８０８は、ＣＶＤ法やスパッタリング法、ＡＬＤ法を用いて絶縁層を形成した後、当該絶縁層に酸素雰囲気下又は窒素雰囲気下でプラズマ処理を行ってもよい。ここでは絶縁層１８０８は単層構造の例を示すが、２層以上の積層構造としてもよい。また、無機絶縁層や、有機絶縁層を組み合わせて形成してもよい。例えば、基板１８００全面にパッシベーション層として機能できる窒化シリコン膜や窒化酸化シリコン膜を形成し、その上層に平坦化層として機能できるリンシリケートガラス（ＰＳＧ）やボロンリンシリケートガラス（ＢＰＳＧ）を材料に用いた絶縁層を形成することができる。

導電層１８１９は、ソース電極又はドレイン電極として機能する電極として機能する。導電層１８１９は、絶縁層１８０８に形成された開口を介して、第１のＳＯＩ層１８２１、第２のＳＯＩ層１８３１又は第３のＳＯＩ層１８４１と電気的に接続される。

導電層１８１９は、ＣＶＤ法やスパッタリング法を用いて、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）等の金属元素、又は当該金属元素を含む合金材料若しくは化合物材料を用いて基板全面に導電層を単層構造又は積層構造で形成した後、当該導電層を選択的にエッチングして形成することができる。アルミニウムを含む合金材料としては、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素とシリコンの一方又は両方とを含む合金材料があげられる。また、タングステンを含む化合物材料としては、例えばタングステンシリサイドが挙げられる。導電層１８１９は、例えば、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層とバリア層の積層構造、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層と窒化チタン（ＴｉＮ）層とバリア層の積層構造を採用することができる。なお、バリア層とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、ソース電極又はドレイン電極として機能する導電層を形成する材料として最適である。また、ソース電極又はドレイン電極として機能する導電層を、上層と下層にバリア層を設けた積層構造とすると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができるため好ましい。

端子領域１８７０に形成される端子電極１８７４は、後に形成されるＦＰＣ等の外部入力端子と第１の駆動回路部１８３０及び第２の駆動回路部１８５０とを電気的に接続させるための電極として機能する。ここでは、導電層１８１９と同一の材料を用いた同一層で端子電極１８７４を形成する例を示している。

以上で、表示部１８２０に第１のＳＯＩ層１８２１を有するトランジスタが形成された画素回路部１８２８が形成される。また、第１の駆動回路部１８３０に第２のＳＯＩ層１８３１を有するトランジスタ及び第３のＳＯＩ層１８４１を有するトランジスタが形成された周辺回路部１８３８が形成される。

次に、表示部１８２０及び第１の駆動回路部１８３０上に絶縁層１８０９を形成する。そして、表示部１８２０上に形成された絶縁層１８０９を選択的にエッチングして、画素回路部１８２８に形成されたトランジスタの導電層１８１９に達する開口を形成する。その後、該開口を埋め込むように画素電極１８６０を形成する（図２０（Ｃ）参照）。

絶縁層１８０９は、表示部１８２０及び第１の駆動回路部１８３０の凹凸を平滑化して、平坦な表面を形成できる平坦化層を形成することが好ましい。例えば、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機絶縁材料またはシロキサン樹脂等のシロキサン材料を用いて形成することができる。ここでは絶縁層１８０９は単層構造の例を示すが、２層以上の積層構造としてもよい。積層構造にする場合、例えば、有機樹脂などを上層にし、酸化シリコン、窒化シリコンまたは酸化窒化シリコン等の無機絶縁層を下層にした積層構造、又は無機絶縁層で有機絶縁層を挟持する構造とすることができる。なお、絶縁層１８０９は基板全面に形成した後、所望の領域（ここでは表示部１８２０及び第１の駆動回路部１８３０）以外を選択的にエッチングして形成することができる。また、絶縁層１８０９は、各種印刷法（スクリーン印刷、平版印刷、凸版印刷、グラビア印刷等）、液滴吐出法、ディスペンサ法等を用いて選択的に形成することもできる。

画素電極１８６０は、本実施の形態では反射電極として機能する。よって、反射性のある導電性材料を用いて形成する。このような材料としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、銀（Ａｇ）等の金属元素、又は当該金属元素を含む合金材料若しくは化合物材料を用いることができる。なお、他に反射層を形成する場合、若しくは透過型液晶表示装置とする場合には、画素電極を透光性を有する導電材料を用いて形成すればよい。透光性を有する導電性材料としては、インジウム錫酸化物（ＩＴＯ）、酸化シリコンを含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、又はガリウムを添加した酸化亜鉛（ＧＺＯ）等を用いることができる。

次に、スペーサ１８８６を形成した後、画素電極１８６０及びスペーサ１８８６を覆うように配向膜１８８２を形成する。次に、表示部１８２０及び第１の駆動回路部１８３０、第２の駆動回路部１８５０を囲うようにシール材１８８０を形成する（図２１（Ａ）参照）。

スペーサ１８８６は、エポキシ、ポリイミド、ポリアミド、ポリイミドアミド、アクリル等の有機絶縁材料、若しくは酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の無機絶縁材料を用いて、単層構造又は積層構造で形成することができる。本実施の形態ではスペーサ１８８６として柱状スペーサを形成するため、基板全面に絶縁層を形成した後、エッチング加工して所望の形状のスペーサを得る。なお、スペーサ１８８６の形状は特に限定されず、球状のスペーサを散布してもよい。スペーサ１８８６により、セルギャップを保持することができる。

配向膜１８８２は、利用する液晶の動作モードに対応して材料を選択すればよく、液晶を一定方向に配列させることが可能な層を形成する。例えばポリイミド、ポリアミド等の材料を用いて形成し、配向処理を行うことで配向膜として機能させることができる。配向処理としては、ラビングや、紫外線等の光照射などを行えばよい。配向膜１８８２の形成方法は特に限定されないが、各種印刷法や液滴吐出法を用いると、絶縁層１８０９上に選択的に形成することができる。

シール材１８８０は、表示装置完成後、表示領域を少なくとも囲うように形成する。本実施の形態では、表示部１８２０、第１の駆動回路部１８３０及び第２の駆動回路部１８５０の周辺を囲うように枠状のシールパターンを形成する。シール材１８８０としては、熱硬化樹脂や光硬化樹脂を用いることができる。なお、シール材にフィラーを含ませることでセルギャップを保持させることもできる。シール材１８８０は、後に対向電極、カラーフィルター等設けられた基板と封止する際に、光照射、加熱処理等を行って硬化を行う。

シール材１８８０に囲まれた領域に液晶層１８８４を形成する。また、カラーフィルター１８８９、対向電極１８８８、配向膜１８８７が順次積層された第２の基板１８９０と第１の基板１８００を貼り合わせる（図２１（Ｂ）参照）。

液晶層１８８４は、所望の液晶材料を用いて形成する。例えば、液晶層１８８４は、シール材１８８０で形成された枠状のシールパターン内に液晶材料を滴下して形成することができる。液晶材料の滴下は、ディスペンサ法や液滴吐出法を用いて行えばよい。なお、液晶材料は予め減圧下で脱気しておくか、滴下後に減圧下で脱気することが好ましい。また、液晶材料の滴下の際に不純物等混入しないように、不活性雰囲気下で行うことが好ましい。また、液晶材料を滴下して液晶層１８８４を形成した後、第１の基板１８００及び第２の基板１８９０を貼り合わせるまでは、液晶層１８８４に気泡等入らないように減圧下で行うことが好ましい。

また、液晶層１８８４は、第１の基板１８００と第２の基板１８９０を貼り合わせた後、シール材１８８０の枠状パターン内に、毛細管現象を利用して液晶材料を注入して形成することもできる。この場合、あらかじめシール材等に液晶の注入口となる部分を形成しておく。なお、液晶材料は、減圧下で注入を行うことが好ましい。

第１の基板１８００と第２の基板１８９０は、対向させて密着させた後、シール材１８８０を硬化させて貼り合わせることができる。このとき、第２の基板１８９０に設けられた配向膜１８８７と、第１の基板１８００に設けられた配向膜１８８２とで、液晶層１８８４が挟持される構造となるように貼り合わせる。なお、第１の基板１８００と第２の基板１８９０の貼り合わせ、及び液晶層１８８４の形成を行った後、加熱処理を行って液晶層１８８４の配向乱れを修正することも可能である。

第２の基板１８９０としては、透光性を有する基板を用いる。例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラス等の各種ガラス基板、石英基板、セラミック基板、サファイヤ基板等を用いることができる。

第２の基板１８９０上には、貼り合わせる前に、カラーフィルター１８８９、対向電極１８８８、配向膜１８８７を順に形成しておく。なお、第２の基板１８９０には、カラーフィルター１８８９の他にブラックマトリクスを設けてもよい。また、カラーフィルター１８８９は第２の基板１８９０の外側に設けてもよい。また、モノカラー表示とする場合は、カラーフィルター１８８９を設けなくともよい。また、シール材を第２の基板１８９０側に設けてもよい。なお、シール材を第２の基板１８９０側に設ける場合は、液晶材料は第２の基板１８９０に設けられたシール材の枠状パターン内に滴下する。

対向電極１８８８は、インジウム錫酸化物（ＩＴＯ）、酸化シリコンを含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、又はガリウムを添加した酸化亜鉛（ＧＺＯ）等の透光性を有する導電材料を用いて形成することができる。配向膜１８８７は、上記配向膜１８８２と同様に形成することができる。

以上により、第１の基板１８００と第２の基板１８９０との間に、液晶層１８８４を含む表示部１８２０、第１の駆動回路部１８３０及び第２の駆動回路部１８５０が封止された構造が得られる。なお、表示部１８２０及び第１の駆動回路部１８３０、第２の駆動回路部１８５０に形成される回路部には、トランジスタの他、抵抗や、コンデンサなどを同時に作製してもよい。また、トランジスタの構造は特に限定されない。例えば、１つのＳＯＩ層に対して複数のゲートを設けたマルチゲート構造とすることもできる。

次に、貼り合わせた第１の基板１８００及び第２の基板１８９０を分断する。そして、第２の基板１８９０に偏光板１８９２を設け、端子電極１８７４に異方性導電層１８７６を介して外部入力端子１８７８を接続する（図２２参照）。

なお、透過型の液晶表示装置とする場合は、第１の基板１８００の外側（液晶層１８８４等を封止していない面側）にも偏光板を設ければよい。また、偏光板の他、位相差版、反射防止膜などの光学フィルムなどを設けてもよい。

外部入力端子１８７８は外部からの信号（例えばビデオ信号、クロック信号、スタート信号、リセット信号等）や電位を伝達する役目を担う。ここでは、外部入力端子１８７８としてＦＰＣを接続する。なお、端子電極１８７４は、第１の駆動回路部１８３０及び第２の駆動回路部１８５０と電気的に接続されているものとする。

以上により液晶表示装置を得ることができる。なお、反射型の液晶表示装置の場合、外光（太陽光や室内光）などを利用して表示を行うことができるが、冷陰極管又はＬＥＤ素子等の光源や導光板等で構成されるフロントライトや反射シート等を設けてもよい。フロントライトは表示装置の視認側に設けることができる。フロントライトを設けることで、十分な外光が得られない場合でも、鮮明な表示を行うことができる。

また、透過型の液晶表示装置若しくは半透過型の液晶表示装置とする場合は、冷陰極管又はＬＥＤ素子等の光源や導光板や反射シート等で構成されるバックライトを設ける。バックライトは、表示装置の視認側と反対側（背面側）に設ける。透過型の液晶表示装置の場合は、光源からの光を視認側に透過させて、表示を行うことができる。

なお、本実施の形態は、実施の形態１乃至６と適宜組み合わせて用いることができる。

（実施の形態８）
本発明の液晶表示装置を用いた電子機器について、図２３を参照して説明する。

本発明の液晶表示装置を用いた電子機器として、ビデオカメラやデジタルカメラなどのカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。

図２３（Ａ）はテレビ受像器又はパーソナルコンピュータのモニターである。筺体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。表示部２００３には、本発明の液晶表示装置が用いられている。本発明の液晶表示装置を有することにより、高速応答・高画質を実現したテレビ受像器又はパーソナルコンピュータのモニターを提供することができる。

図２３（Ｂ）はデジタルカメラである。本体２１０１の正面部分には受像部２１０３が設けられており、本体２１０１の上面部分にはシャッターボタン２１０６が設けられている。また、本体２１０１の背面部分には、表示部２１０２、操作キー２１０４、及び外部接続ポート２１０５が設けられている。表示部２１０２には、本発明の液晶表示装置が用いられている。本発明の液晶表示装置を有することにより、高速応答・高画質を実現したデジタルカメラを提供することができる。

図２３（Ｃ）はノート型パーソナルコンピュータである。本体２２０１には、キーボード２２０４、外部接続ポート２２０５、ポインティングデバイス２２０６が設けられている。また、本体２２０１には、表示部２２０３を有する筐体２２０２が取り付けられている。表示部２２０３には、本発明の液晶表示装置が用いられている。本発明の液晶表示装置を有することにより、高速応答・高画質を実現したノート型パーソナルコンピュータを提供することができる。

図２３（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。表示部２３０２にはアクティブマトリクス表示装置が設けられている。表示部２３０２には、本発明の液晶表示装置が用いられている。本発明の液晶表示装置を有することにより、高速応答・高画質を実現したモバイルコンピュータを提供することができる。

図２３（Ｅ）は画像再生装置である。本体２４０１には、表示部２４０４、記録媒体読み込み部２４０５及び操作キー２４０６が設けられている。また、本体２４０１には、スピーカー部２４０７及び表示部２４０３それぞれを有する筐体２４０２が取り付けられている。表示部２４０３及び表示部２４０４それぞれには、本発明の液晶表示装置が用いられている。本発明の液晶表示装置を有することにより、高速応答・高画質を実現した画像再生装置を提供することができる。

図２３（Ｆ）は電子書籍である。本体２５０１には操作キー２５０３が設けられている。また、本体２５０１には複数の表示部２５０２が取り付けられている。表示部２５０２には、本発明の液晶表示装置が用いられている。本発明の液晶表示装置を有することにより、高速応答・高画質を実現した電子書籍を提供することができる。

図２３（Ｇ）はビデオカメラであり、本体２６０１には外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９、及び接眼部２６１０が設けられている、また、本体２６０１には、表示部２６０２を有する筐体２６０３が取り付けられている。表示部２６０２には、本発明の液晶表示装置が用いられている。本発明の液晶表示装置を有することにより、高速応答・高画質を実現したビデオカメラを提供することができる。

図２３（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。表示部２７０３には、本発明の液晶表示装置が用いられている。本発明の液晶表示装置を有することにより、高速応答・高画質を実現した携帯電話を提供することができる。

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。なお、本実施の形態は、実施の形態１乃至７と適宜組み合わせて用いることができる。

本発明の駆動方法を示す図。 従来の駆動方法と本発明の駆動方法を比較した図。 従来の駆動方法と本発明の駆動方法を比較した図。 本発明の駆動方法を示す図。 本発明の駆動方法を示す図。 本発明のアクティブマトリクス基板の作製工程を示す図。 本発明のアクティブマトリクス基板の作製工程を示す図。 本発明のアクティブマトリクス基板の作製工程を示す図。 本発明の液晶表示装置の作製工程を示す図。 本発明の液晶表示装置の上面を示す図。 本発明の液晶表示装置の断面を示す図。 本発明のＳＯＩ基板を示す図。 本発明のＳＯＩ基板を示す図。 本発明のＳＯＩ基板を示す図。 本発明のＳＯＩ基板の作製工程を示す図。 本発明のＳＯＩ基板の作製工程を示す図。 本発明のＳＯＩ基板の作製工程を示す図。 本発明の液晶表示装置を示す図。 本発明の液晶表示装置の作製工程を示す図。 本発明の液晶表示装置の作製工程を示す図。 本発明の液晶表示装置の作製工程を示す図。 本発明の液晶表示装置を示す図。 本発明の電子機器を示す図。 信号電圧の大小関係をいくつかのパターンに分けて示した図。

符号の説明

１００ 三角形
１１０ ベース基板
４００ バックライト消灯期間
５００ 目標応答量
５１０ 目標応答量
５２０ 目標応答量
５３０ 目標応答量
６００ 基板
６０２ 下地膜
６０４ 半導体膜
６０８ 線状レーザー
６１０ 結晶性半導体膜
６１２ 島状半導体膜
６１４ 島状半導体膜
６１８ 絶縁膜
６２０ 導電膜
６２２ 導電膜
６２４ 上層ゲート電極
６３０ 下層ゲート電極
６３６ ゲート電極
６４０ ゲート電極
６４２ チャネル形成領域
６４４ ドレイン領域
６４６ チャネル形成領域
６５０ ゲート絶縁膜
６５６ ドレイン領域
６５８ 低濃度不純物領域
６６４ 層間絶縁膜
６６６ 層間絶縁膜
６６８ 配線
６７４ 配線
６７６ 配線
６７８ ｎチャネル型ＴＦＴ
６８０ ｐチャネル型ＴＦＴ
６８２ 画素ＴＦＴ（ｎチャネル型ＴＦＴ）
６８４ ＣＭＯＳ回路

Claims (9)

1. 画素電極に電圧を印加することで階調を表現する液晶表示装置の駆動方法であって、
   １フレーム期間をｎ個（ｎ：整数，３≦ｎ）のサブフレーム期間に分割し、
   前記ｎ個のサブフレーム期間のうち第ｍサブフレーム期間（ｍ：整数，２≦ｍ≦ｎ）以外のサブフレーム期間において、前記液晶表示装置外部から入力される信号に対応した信号電圧を前記画素電極に印加し、
   前記ｎ個のサブフレーム期間のうち第ｍサブフレーム期間において、液晶の応答遅れに起因して生じる目標階調からのずれを補償する補償電圧を前記信号電圧に加えて前記画素電極に印加することを特徴とする液晶表示装置の駆動方法。
2. 請求項１において、
   対象とする１フレーム期間の第ｎサブフレーム期間に印加される電圧と、前記対象とする１フレーム期間の次の１フレーム期間の第１サブフレーム期間に印加される電圧との差が小さくなるように、前記補償電圧を加える前記第ｍサブフレーム期間を選択することを特徴とする液晶表示装置の駆動方法。
3. 画素電極に電圧を印加することで階調を表現する液晶表示装置の駆動方法であって、
   １フレーム期間をｎ個（ｎ：整数，３≦ｎ）のサブフレーム期間に分割し、
   前記ｎ個のサブフレーム期間のうち第１サブフレーム期間以外のサブフレーム期間をｋ個（ｋ：整数，１≦ｋ≦ｎ−１）選択し、
   前記選択されたｋ個のサブフレーム期間以外のｎ−ｋ個のサブフレーム期間において、前記液晶表示装置外部から入力される信号に対応した信号電圧を前記画素電極に印加し、
   前記選択されたｋ個のサブフレーム期間において、液晶の応答遅れに起因して生じる目標階調からのずれを補償する電圧を前記信号電圧に加えて前記画素電極に印加することを特徴とする液晶表示装置の駆動方法。
4. 請求項３において、
   対象とする１フレーム期間の第ｎサブフレーム期間に印加される電圧と、前記対象とする１フレーム期間の次の１フレーム期間の第１サブフレーム期間に印加される電圧との差が小さくなるように、前記補償電圧を加える前記ｋ個のサブフレーム期間を選択することを特徴とする液晶表示装置の駆動方法。
5. 請求項１乃至４のいずれか一において、
   前記ｎ個のサブフレーム期間のうちの第１サブフレーム期間においては、バックライトを消灯することを特徴とする液晶表示装置の駆動方法。
6. 請求項１乃至５のいずれか一において、
   前記ｎ個のサブフレーム期間のうちの第１サブフレーム期間においては、前記信号電圧に代えてオーバードライブ電圧を印加することを特徴とする液晶表示装置の駆動方法。
7. 請求項１乃至６のいずれか一に記載の液晶表示装置の駆動方法を用いた液晶表示装置。
8. 請求項７において、
   保持容量を形成するための容量配線を画素部に有さないことを特徴とする液晶表示装置。
9. 請求項７又は８に記載の液晶表示装置を用いた電子機器。

Images