JP2008277742A - Semiconductor module, method for manufacturing semiconductor module, and portable device - Google Patents

Semiconductor module, method for manufacturing semiconductor module, and portable device Download PDF

Info

Publication number
JP2008277742A
JP2008277742A JP2008013191A JP2008013191A JP2008277742A JP 2008277742 A JP2008277742 A JP 2008277742A JP 2008013191 A JP2008013191 A JP 2008013191A JP 2008013191 A JP2008013191 A JP 2008013191A JP 2008277742 A JP2008277742 A JP 2008277742A
Authority
JP
Japan
Prior art keywords
semiconductor module
electrode
protrusion
insulating layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008013191A
Other languages
Japanese (ja)
Other versions
JP2008277742A5 (en
JP5118982B2 (en
Inventor
Yasuyuki Yanase
康行 柳瀬
Yoshihisa Okayama
芳央 岡山
Seiji Shibata
清司 柴田
Yasunori Inoue
恭典 井上
Hideki Mizuhara
秀樹 水原
Ryosuke Usui
良輔 臼井
Tetsuya Yamamoto
哲也 山本
Masurao Yoshii
益良男 吉井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2008013191A priority Critical patent/JP5118982B2/en
Priority to US12/022,865 priority patent/US7855452B2/en
Priority to CN2011101894506A priority patent/CN102254874A/en
Priority to CN2008101428105A priority patent/CN101312169B/en
Publication of JP2008277742A publication Critical patent/JP2008277742A/en
Priority to US12/961,171 priority patent/US8338946B2/en
Publication of JP2008277742A5 publication Critical patent/JP2008277742A5/ja
Application granted granted Critical
Publication of JP5118982B2 publication Critical patent/JP5118982B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To improve reliability in connection at the electrode section of a semiconductor module. <P>SOLUTION: An electrode 2 of the semiconductor module is formed on a surface S1 (particularly, on an outer peripheral edge section) that is the mounting surface of a semiconductor substrate 1 in the semiconductor module. An insulating layer 7 is formed on the electrode 2 to more broaden a pitch of the electrode 2, and a plurality of protrusion sections 4a that penetrating the insulating layer 7 and is connected to the electrode 2 and a rewiring pattern 4 where these protrusion sections 4a are integrally provided are formed. The rewiring pattern 4 has a protrusion region 5a where the protrusion section 4a is provided and a wiring region 5b extended that is connected to this. Here, the insulating layer 7 is formed by having a recessed upper surface between the protrusions 4a, the rewiring pattern 4 in the wiring region 5b is formed along its upper surface. This allows the rewiring pattern 4 in the wiring region 5b to be formed with a more recessed condition on the semiconductor substrate 1 side than the rewiring pattern 4 in the protrusion region 5a. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、半導体モジュール、半導体モジュールの製造方法および当該半導体モジュールを備えた携帯機器に関する。   The present invention relates to a semiconductor module, a method for manufacturing a semiconductor module, and a portable device including the semiconductor module.

近年、電子機器の小型化・高機能化に伴い、電子機器に使用される半導体モジュールの小型化が求められている。これを実現するために半導体モジュールの外部接続電極間の狭ピッチ化が不可欠となるものの、はんだボール自体の大きさやはんだ付け時のブリッジ発生などが制約となり、外部接続電極の狭ピッチ化による小型化には限界があった。近年では、このような限界を克服するために、半導体モジュールに再配線を形成することによる外部接続電極の再配置が行われている。このような再配置の方法として、たとえば、金属板をハーフエッチすることによって形成した突起構造を電極またはビアとし、金属板にエポキシ樹脂などの絶縁層を介して半導体モジュールを装着し、突起構造に半導体モジュールの外部接続電極を接続する方法が知られている（特許文献１参照）。
特開平９−２８９２６４号公報 In recent years, along with the downsizing and high functionality of electronic devices, there is a demand for downsizing of semiconductor modules used in electronic devices. To achieve this, it is indispensable to narrow the pitch between the external connection electrodes of the semiconductor module. However, the size of the external connection electrodes is reduced due to the size of the solder balls and the occurrence of bridges during soldering. There were limits. In recent years, in order to overcome such limitations, rearrangement of external connection electrodes has been performed by forming rewiring in a semiconductor module. As a method of such rearrangement, for example, a protrusion structure formed by half-etching a metal plate is used as an electrode or a via, and a semiconductor module is mounted on the metal plate via an insulating layer such as an epoxy resin to form the protrusion structure. A method of connecting external connection electrodes of a semiconductor module is known (see Patent Document 1).
JP-A-9-289264

一般に突起構造を有する金属板（半導体モジュールにおいては突起構造を有する配線パターン）などの材料には銅（Ｃｕ）が採用されるため、半導体モジュールの動作時に発生する熱によって絶縁層との間には材料間の熱膨張係数の差に起因した熱応力が発生する。この熱応力は半導体モジュールの外部接続電極に対して平行に延在する配線パターン部分からこの配線パターンと一体的に設けられた突起構造部分に集中して加わるので、突起構造と外部接続電極との界面で断線が発生することがある。特に今後、半導体モジュールのさらなる小型化を実現するために突起構造自体の微細化を進めていく場合には、突起構造と外部接続電極との接触面積が小さくなるため、こうした応力により突起構造と外部接続電極との界面で断線がさらに発生しやすくなることが懸念される。   In general, copper (Cu) is used for a material such as a metal plate having a protruding structure (a wiring pattern having a protruding structure in a semiconductor module), and therefore, between the insulating layers due to heat generated during operation of the semiconductor module. Thermal stress is generated due to the difference in thermal expansion coefficient between materials. This thermal stress is concentrated from the wiring pattern portion extending in parallel to the external connection electrode of the semiconductor module to the protruding structure portion provided integrally with the wiring pattern, so that the protrusion structure and the external connection electrode Disconnection may occur at the interface. In particular, when the miniaturization of the protrusion structure itself is promoted in order to realize further miniaturization of the semiconductor module in the future, the contact area between the protrusion structure and the external connection electrode is reduced. There is a concern that disconnection is more likely to occur at the interface with the connection electrode.

また、金属板（配線パターン）と絶縁層とはその接触面の密着性のみで接着しているため、こうした熱応力により剥がれが生じ、半導体モジュールの信頼性が低下することが懸念される。   Further, since the metal plate (wiring pattern) and the insulating layer are bonded only by the adhesiveness of the contact surface, peeling due to such thermal stress may occur and the reliability of the semiconductor module may be reduced.

本発明はこうした課題に鑑みてなされたものであり、その目的は、半導体モジュールの電極部における接続信頼性を向上させる技術の提供にある。また、本発明の他の目的は、配線パターンが絶縁層から剥離することを抑制可能な半導体モジュールおよびその製造方法並びにこうした半導体モジュールを備えた携帯機器を提供することにある。   This invention is made | formed in view of such a subject, The objective is to provide the technique which improves the connection reliability in the electrode part of a semiconductor module. Another object of the present invention is to provide a semiconductor module capable of suppressing a wiring pattern from being peeled off from an insulating layer, a method for manufacturing the semiconductor module, and a portable device including such a semiconductor module.

上記課題を解決するために、本発明のある態様に係る半導体モジュールは、表面に電極を有する基板と、基板上に設けられた絶縁層と、絶縁層上に設けられた配線層と、配線層と一体的に設けられ、絶縁層を貫通して電極と電気的に接続された突起部と、を備え、配線層は突起部が設けられた第１の領域とこれに連続して延在する第２の領域とを有し、第２の領域における配線層は第１の領域における配線層よりも基板側に凹んで形成されていることを特徴とする。   In order to solve the above problems, a semiconductor module according to an aspect of the present invention includes a substrate having an electrode on a surface, an insulating layer provided on the substrate, a wiring layer provided on the insulating layer, and a wiring layer And a protruding portion electrically connected to the electrode through the insulating layer, and the wiring layer extends continuously from the first region where the protruding portion is provided. And a wiring layer in the second region is formed so as to be recessed toward the substrate side with respect to the wiring layer in the first region.

この態様によれば、第２の領域の配線層が第１の領域の配線層よりも基板側に凹んで形成されているので、半導体モジュールの動作時に発生する熱により第１の領域に位置する突起部が基点となって第２の領域の配線層が熱膨張する際に、この第２の領域の配線層には基板表面と平行な平行成分と下向きの垂直成分を有するモーメントが発生する。そして、こうしたモーメントが生じた第２の領域の配線層が第１の領域の配線層を介して突起部に連結されているので、突起部には第２の領域の配線層のモーメントに対応したモーメントが作用する。このため、半導体モジュールに熱応力が発生した際には、こうしたモーメント（下向きの垂直成分のモーメント）により突起部に加わる剥離方向（基板から引き離される方向）の応力が緩和されるので、半導体モジュールにおける電極と突起部との間の接続信頼性（耐熱信頼性）を向上させることが可能となる。   According to this aspect, since the wiring layer of the second region is formed so as to be recessed toward the substrate side with respect to the wiring layer of the first region, it is located in the first region by heat generated during operation of the semiconductor module. When the wiring layer in the second region thermally expands with the protrusion as a base point, a moment having a parallel component parallel to the substrate surface and a downward vertical component is generated in the wiring layer in the second region. Then, since the wiring layer in the second region in which such a moment is generated is connected to the protrusion through the wiring layer in the first region, the protrusion corresponds to the moment of the wiring layer in the second region. Moment acts. For this reason, when thermal stress is generated in the semiconductor module, the stress in the peeling direction (direction to be pulled away from the substrate) applied to the protrusion is relieved by such a moment (the moment of the downward vertical component). It is possible to improve the connection reliability (heat resistance reliability) between the electrode and the protrusion.

上記課題を解決するために、本発明の他の態様に係る半導体モジュールの製造方法は、表面に複数の電極を有する半導体基板を用意する第１の工程と、電極の位置に対応して突出して設けられた突起部が形成されるように、金属板に分離溝を設ける第２の工程と、金属板と半導体基板とを絶縁層を介して圧着し、突起部が絶縁層を貫通することにより、突起部と電極とを電気的に接続するとともに、突起部間に設けられた金属板を半導体基板側に凹形状に撓ませる第３の工程と、金属板をパターニングして所定のパターンからなる配線層を形成する第４の工程と、を備えることを特徴とする。   In order to solve the above problems, a method of manufacturing a semiconductor module according to another aspect of the present invention includes a first step of preparing a semiconductor substrate having a plurality of electrodes on the surface, and a protrusion corresponding to the position of the electrodes. A second step of providing a separation groove in the metal plate so that the provided protrusion is formed, and the metal plate and the semiconductor substrate are pressure-bonded via an insulating layer, and the protrusion penetrates the insulating layer. A third step of electrically connecting the protrusion and the electrode and bending the metal plate provided between the protrusions into a concave shape toward the semiconductor substrate; and patterning the metal plate to form a predetermined pattern And a fourth step of forming a wiring layer.

この態様によれば、突起部間に設けられた金属板を半導体基板側に凹形状に撓ませて形成した後、この金属板をパターニングして所定のパターンからなる配線層を形成したので、半導体モジュールの動作時に発生する熱により突起部が基点となって配線層が熱膨張する際には、配線層に半導体基板表面と平行な平行成分と下向きの垂直成分を有するモーメントを発生させることができる。そして、こうしたモーメントが生じる配線層を突起部に連結して形成したので、突起部に配線層のモーメントに対応したモーメントを作用させることができる。このため、半導体モジュールに熱応力が発生する際に、突起部に加わる剥離方向（半導体基板から引き離される方向）の応力が緩和され、電極と突起部との間の接続信頼性が向上した半導体モジュールを製造することができる。   According to this aspect, the metal plate provided between the protrusions is formed by bending the metal plate in a concave shape on the semiconductor substrate side, and then the metal plate is patterned to form a wiring layer having a predetermined pattern. When the wiring layer thermally expands with the protrusion as a starting point due to heat generated during the operation of the module, a moment having a parallel component parallel to the semiconductor substrate surface and a downward vertical component can be generated in the wiring layer. . Since the wiring layer in which such a moment is generated is formed by being connected to the protrusion, a moment corresponding to the moment of the wiring layer can be applied to the protrusion. For this reason, when thermal stress is generated in the semiconductor module, the stress in the peeling direction (direction to be separated from the semiconductor substrate) applied to the protrusion is relaxed, and the connection reliability between the electrode and the protrusion is improved. Can be manufactured.

また、金属板と半導体基板とを絶縁層を介して圧着する際に、新たな装置を追加することなく金属板を凹形状に撓ませることができるので、金属板をパターニングして形成される配線層を容易に凹形状とし、これに連結される突起部にかかる剥離方向の応力を緩和することが可能な半導体モジュールを低コストで製造することできる。
上記課題を解決するために、本発明のある態様に係る半導体モジュールは、内部の半導体素子と電気的に接続された第１の電極を主表面に有する基板と、基板上に設けられた絶縁層と、絶縁層上に設けられた配線層と、配線層と一体的に設けられ、絶縁層を貫通して第１の電極と接する第１の導体部と、配線層から絶縁層内に突出する第２の導体部と、を備えることを特徴とする。 In addition, when a metal plate and a semiconductor substrate are pressure-bonded via an insulating layer, the metal plate can be bent into a concave shape without adding a new device. Therefore, wiring formed by patterning the metal plate It is possible to manufacture a semiconductor module at a low cost, which can easily form a layer with a concave shape and relieve stress in a peeling direction applied to a protrusion connected to the layer.
In order to solve the above-described problems, a semiconductor module according to an aspect of the present invention includes a substrate having a first electrode electrically connected to an internal semiconductor element on a main surface, and an insulating layer provided on the substrate. A wiring layer provided on the insulating layer; a first conductor portion that is provided integrally with the wiring layer and that contacts the first electrode through the insulating layer; and projects from the wiring layer into the insulating layer And a second conductor portion.

上記課題を解決するために、本発明のある態様に係る半導体モジュールの製造方法は、内部の半導体素子と電気的に接続された第１の電極を主表面に有する基板を用意する第１の工程と、第１の電極の位置に対応して突出する第１の導体部と、この第１の導体部と異なる位置で突出する第２の導体部とが形成された導電体を用意する第２の工程と、基板と導電体との間に絶縁層を挟持するように配置した後、第１の導体部が絶縁層を貫通するように金属板を圧着することにより、第１の導体部と第１の電極とを接触させるとともに、第２の導体部を絶縁層内に埋め込む第３の工程と、導電体をパターニングして所定のパターンからなる配線層を形成する第４の工程と、を備えることを特徴とする。   In order to solve the above problems, a method of manufacturing a semiconductor module according to an aspect of the present invention includes a first step of preparing a substrate having a first electrode electrically connected to an internal semiconductor element on a main surface. And a second conductor having a first conductor portion projecting corresponding to the position of the first electrode and a second conductor portion projecting at a position different from the first conductor portion. And the first conductor portion by crimping a metal plate so that the first conductor portion penetrates the insulating layer after being disposed so as to sandwich the insulating layer between the substrate and the conductor. A third step of contacting the first electrode and embedding the second conductor in the insulating layer; and a fourth step of patterning the conductor to form a wiring layer having a predetermined pattern. It is characterized by providing.

上記課題を解決するために、本発明のある態様に係る携帯機器は、上記半導体モジュールを備えることを特徴とする。   In order to solve the above problems, a portable device according to an aspect of the present invention includes the semiconductor module.

本発明によれば、半導体モジュールの電極部における接続信頼性が向上する。また、本発明によれば、配線パターンが絶縁層から剥離するのを抑制することが可能な半導体モジュールおよびその製造方法並びにこうした半導体モジュールを備えた携帯機器が提供される。   According to the present invention, the connection reliability in the electrode part of the semiconductor module is improved. In addition, according to the present invention, there are provided a semiconductor module capable of suppressing a wiring pattern from being peeled from an insulating layer, a manufacturing method thereof, and a portable device including such a semiconductor module.

以下、本発明を具現化した実施形態について図面に基づいて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。   DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, embodiments of the invention will be described with reference to the drawings. In all the drawings, the same reference numerals are given to the same components, and the description will be omitted as appropriate.

（第１実施形態）
図１は本発明の第１実施形態に係る半導体モジュールの断面図であり、図２は同半導体モジュールの外部接続電極等が形成された面の平面図である。 (First embodiment)
FIG. 1 is a cross-sectional view of a semiconductor module according to the first embodiment of the present invention, and FIG. 2 is a plan view of a surface on which external connection electrodes and the like of the semiconductor module are formed.

第１実施形態の半導体モジュールにおける半導体基板１は、Ｐ型シリコンウエハなどが採用され、その表面Ｓ１（上面側）に周知の技術により所定の集積回路などの半導体素子（図示せず）が形成され、実装面となる表面Ｓ１（特に外周縁部）に半導体素子の電極２が形成されている。この電極２の所定の領域（中央部分）が露出するように半導体基板１の表面上の領域には保護膜３が形成されている。半導体基板１の上には、電極２のピッチをより広くするために電極２および保護膜３の上に絶縁層７が形成され、さらにこの絶縁層７を貫通して電極２の露出面に接続する複数の突起部４ａとこれら突起部４ａが表面Ｓ２側（下面側）に一体的に設けられた再配線パターン４とが形成されている。この再配線パターン４は突起部４ａが設けられた突起領域５ａとこれに連続して延在する配線領域５ｂとを有している。ここで、絶縁層７は配線領域５ｂにおいて凹形状の上面を有して形成され、配線領域５ｂにおける再配線パターン４はその上面に沿って形成されている。このため、配線領域５ｂにおける再配線パターン４は突起領域５ａにおける再配線パターン４よりも半導体基板１側に凹んだ状態となっている。また、再配線パターン４には表面Ｓ２と反対側（上面側）の所定の領域（パッド電極領域５ｃ）に外部接続電極（はんだボール）９が設けられ、この外部接続電極以外の領域はソルダーレジスト層８により覆われている。   The semiconductor substrate 1 in the semiconductor module of the first embodiment employs a P-type silicon wafer or the like, and a semiconductor element (not shown) such as a predetermined integrated circuit is formed on the surface S1 (upper surface side) by a well-known technique. The electrode 2 of the semiconductor element is formed on the surface S1 (particularly the outer peripheral edge) that becomes the mounting surface. A protective film 3 is formed in a region on the surface of the semiconductor substrate 1 so that a predetermined region (central portion) of the electrode 2 is exposed. On the semiconductor substrate 1, an insulating layer 7 is formed on the electrode 2 and the protective film 3 in order to increase the pitch of the electrodes 2, and further penetrates the insulating layer 7 to connect to the exposed surface of the electrode 2. A plurality of protruding portions 4a and a rewiring pattern 4 in which these protruding portions 4a are integrally provided on the surface S2 side (lower surface side) are formed. The rewiring pattern 4 has a protruding area 5a provided with a protruding portion 4a and a wiring area 5b extending continuously from the protruding area 5a. Here, the insulating layer 7 is formed to have a concave upper surface in the wiring region 5b, and the rewiring pattern 4 in the wiring region 5b is formed along the upper surface. For this reason, the rewiring pattern 4 in the wiring region 5b is in a state of being recessed toward the semiconductor substrate 1 side than the rewiring pattern 4 in the protruding region 5a. Further, the rewiring pattern 4 is provided with an external connection electrode (solder ball) 9 in a predetermined region (pad electrode region 5c) opposite to the surface S2 (upper surface side), and the region other than the external connection electrode is a solder resist. Covered by layer 8.

具体的には、電極２は、半導体素子を構成する集積回路と接続され、集積回路の外周縁部に多数個が位置するように形成されている。電極２の材料にはアルミニウム（Ａｌ）や銅（Ｃｕ）などが採用される。なお、電極２の材料にアルミニウムを採用する場合には、電極２の表面に窒化チタン（ＴｉＮ）や窒化タンタル（ＴａＮ）などのバリア膜を形成してもよい。このように電極２の表面にバリア膜を形成することで、銅からなる突起部４ａが電極２に当接した場合でも、突起部４ａの材料である銅が電極２に拡散されることを防止することができる。また、電極２の材料に銅を採用する場合には、電極２と突起部４ａの熱膨張係数が同じになるので、その界面での熱応力に対する接続信頼性（耐熱信頼性）を向上させることができる。さらに、突起部の先端に細かな凹凸を設けることも可能であり、それによりプレス加工時の電極との接合を確実にし、接合信頼性を向上させることができる。また、突起部の先端に金（Ａｕ）／ニッケル（Ｎｉ）のめっきを施して電極との接合信頼性を向上させることができる。   Specifically, the electrodes 2 are connected to an integrated circuit constituting a semiconductor element, and are formed so that a large number are located on the outer peripheral edge of the integrated circuit. Aluminum (Al), copper (Cu), or the like is used as the material of the electrode 2. When aluminum is used as the material of the electrode 2, a barrier film such as titanium nitride (TiN) or tantalum nitride (TaN) may be formed on the surface of the electrode 2. By forming a barrier film on the surface of the electrode 2 in this way, even when the protrusion 4a made of copper abuts on the electrode 2, copper which is the material of the protrusion 4a is prevented from diffusing into the electrode 2. can do. In addition, when copper is used as the material of the electrode 2, the thermal expansion coefficient of the electrode 2 and the protrusion 4a is the same, so that the connection reliability (heat reliability) against thermal stress at the interface is improved. Can do. Furthermore, it is also possible to provide a fine unevenness at the tip of the protrusion, thereby ensuring the bonding with the electrode during press working and improving the bonding reliability. In addition, gold (Au) / nickel (Ni) plating can be applied to the tip of the protrusion to improve the bonding reliability with the electrode.

絶縁層７は、半導体基板１の上に形成され、突起部４ａ間において突起部４ａ側からその中央部に向かって徐々に膜厚が薄くなる凹形状の上面を有して形成されている。突起部４ａ間における絶縁層７の凹み量Ｈ１は、たとえば、約２５μｍである。絶縁層７は加圧したときに塑性流動を引き起こす材料からなる。加圧したときに塑性流動を引き起こす材料としてはエポキシ系熱硬化型樹脂が挙げられ、その樹脂は、たとえば、温度１６０℃、圧力８ＭＰａの条件下で、粘度が１ｋＰａ・ｓの特性を有する材料であればよい。また、温度１６０℃の条件下で、この材料は１５ＭＰａで加圧した場合に、加圧しない場合と比較して、樹脂の粘度が約１／８に低下する。   The insulating layer 7 is formed on the semiconductor substrate 1 and has a concave upper surface that gradually decreases in thickness from the protruding portion 4a side toward the central portion between the protruding portions 4a. The recess amount H1 of the insulating layer 7 between the protrusions 4a is, for example, about 25 μm. The insulating layer 7 is made of a material that causes plastic flow when pressed. An example of a material that causes plastic flow when pressurized is an epoxy thermosetting resin, and the resin is a material having a viscosity of 1 kPa · s under a temperature of 160 ° C. and a pressure of 8 MPa, for example. I just need it. In addition, when the material is pressed at 15 MPa under the condition of a temperature of 160 ° C., the viscosity of the resin is reduced to about 1/8 as compared with the case where no pressure is applied.

再配線パターン４は、絶縁層７の上に形成され、突起領域５ａとこれに連続して延在する配線領域５ｂとを有している。そして、突起領域５ａにおける再配線パターン４には電極２の位置に対応して表面Ｓ２から突出してこの絶縁層７を貫通する突起部４ａが一体的に複数設けられている。これら突起部４ａは、図２に示すように、半導体基板１の外周縁部に配置されている。また、図１に示すように、配線領域５ｂにおける再配線パターン４は、絶縁層７の上面に沿って形成され、突起領域５ａにおける再配線パターン４よりも半導体基板１側に凹んで形成されている。この再配線パターン４における凹み量Ｈ１は、絶縁層の凹み量と同じ約２５μｍである。再配線パターン４および突起部４ａには、たとえば、圧延された銅からなる圧延金属が採用される。銅からなる圧延金属は、めっき処理等によって形成された銅からなる金属膜と比較すると、機械的強度の点において強く、再配線のための材料として優れている。再配線パターン４の厚さは、たとえば、約２０μｍであり、突起部４ａの高さ（厚さ）は、たとえば、約３５μｍである。突起部４ａは、円錐台形状に設けられ、その具体的な形状は、半導体基板１の電極２との接触面と平行な先端部４ａ１と、この先端部４ａ１に近づくにつれて径（寸法）が細くなるように形成された側面部４ａ２とを備えており、円錐形の先端部を除去してその断面形状が台形状をなしている（以下、「円錐台」と称する）。突起部４ａの先端（先端部４ａ１）の径および基面（電極２との接触面）の径は、それぞれ約３０μｍφおよび約４０μｍφである。また、突起部４ａは電極２に対応する位置に設けられている。突起部４ａの先端（先端部４ａ１）は半導体基板１の電極２と直に接するように形成され、突起部４ａを介して電極２と再配線パターン４とを電気的に接続している。   The rewiring pattern 4 is formed on the insulating layer 7 and has a protruding region 5a and a wiring region 5b extending continuously from the protruding region 5a. The rewiring pattern 4 in the protruding region 5a is integrally provided with a plurality of protruding portions 4a protruding from the surface S2 corresponding to the position of the electrode 2 and penetrating the insulating layer 7. As shown in FIG. 2, these protrusions 4 a are disposed on the outer peripheral edge of the semiconductor substrate 1. Further, as shown in FIG. 1, the rewiring pattern 4 in the wiring region 5b is formed along the upper surface of the insulating layer 7, and is formed to be recessed closer to the semiconductor substrate 1 side than the rewiring pattern 4 in the protruding region 5a. Yes. The recess amount H1 in the rewiring pattern 4 is about 25 μm, which is the same as the recess amount of the insulating layer. For the rewiring pattern 4 and the protrusion 4a, for example, a rolled metal made of rolled copper is employed. The rolled metal made of copper is stronger in terms of mechanical strength than the metal film made of copper formed by plating or the like, and is excellent as a material for rewiring. The thickness of the rewiring pattern 4 is, for example, about 20 μm, and the height (thickness) of the protrusion 4a is, for example, about 35 μm. The protrusion 4a is provided in a truncated cone shape, and the specific shape thereof is a tip 4a1 parallel to the contact surface of the semiconductor substrate 1 with the electrode 2, and the diameter (dimension) becomes narrower as the tip 4a1 approaches. And a side surface portion 4a2 formed in such a manner that the conical tip portion is removed to form a trapezoidal cross section (hereinafter referred to as a "conical frustum"). The diameter of the tip (tip 4a1) and the base surface (contact surface with the electrode 2) of the protrusion 4a are about 30 μmφ and about 40 μmφ, respectively. Further, the protrusion 4 a is provided at a position corresponding to the electrode 2. The tip of the projection 4a (tip 4a1) is formed so as to be in direct contact with the electrode 2 of the semiconductor substrate 1, and the electrode 2 and the rewiring pattern 4 are electrically connected via the projection 4a.

外部接続電極（はんだボール）９は、再配線パターン４の表面Ｓ２と反対側（上面側）の所定の領域（パッド電極領域５ｃ）に設けられ、それぞれの電極２に対応する外部接続端子として機能する。外部接続電極９は、図２に示すように、半導体基板１の外周縁部に設けられた突起部４ａにて囲まれる領域の内部に配置され、配線領域５ｂ（パッド電極領域５ｃを含む）における再配線パターン４を介して突起部４ａ（突起領域５ａにおける再配線パターン４）と電気的に接続されている。また、図１に示すように、パッド電極領域５ｃ以外の領域は再配線パターン４の保護膜として機能するソルダーレジスト層８により覆われている。   The external connection electrodes (solder balls) 9 are provided in a predetermined region (pad electrode region 5c) on the opposite side (upper surface side) from the surface S2 of the rewiring pattern 4, and function as external connection terminals corresponding to the respective electrodes 2. To do. As shown in FIG. 2, the external connection electrode 9 is arranged inside a region surrounded by the protrusion 4 a provided on the outer peripheral edge of the semiconductor substrate 1, and in the wiring region 5 b (including the pad electrode region 5 c). Via the rewiring pattern 4, the protrusion 4 a (the rewiring pattern 4 in the protrusion region 5 a) is electrically connected. Further, as shown in FIG. 1, the region other than the pad electrode region 5 c is covered with a solder resist layer 8 that functions as a protective film for the rewiring pattern 4.

なお、半導体基板１は本発明の「基板」、電極２は本発明の「電極」、絶縁層７は本発明の「絶縁層」、再配線パターン４は本発明の「配線層」、突起部４ａは本発明の「突起部」、突起領域５ａは本発明の「第１の領域」、及び配線領域５ｂは本発明の「第２の領域」の一例である。   The semiconductor substrate 1 is the “substrate” according to the present invention, the electrode 2 is the “electrode” according to the present invention, the insulating layer 7 is the “insulating layer” according to the present invention, and the rewiring pattern 4 is the “wiring layer” according to the present invention. 4a is an example of the “projection portion” of the present invention, the projection region 5a is an example of the “first region” of the present invention, and the wiring region 5b is an example of the “second region” of the present invention.

（製造方法）
図３（Ａ）は半導体基板の一例である半導体ウエハ（以下、本明細書においては同様。）の斜視図であり、図３（Ｂ）は半導体ウエハ上に形成された突起部を有する金属板の斜視図であり、図３（Ｃ）は突起部を有する金属板の断面図である。 (Production method)
FIG. 3A is a perspective view of a semiconductor wafer which is an example of a semiconductor substrate (hereinafter, the same applies in this specification), and FIG. 3B is a metal plate having protrusions formed on the semiconductor wafer. FIG. 3C is a cross-sectional view of a metal plate having a protrusion.

まず、複数のスクライブライン１０ａにより区画された半導体モジュール形成領域１０（半導体基板１）が格子状（マトリクス状）に配置された半導体基板の一例である半導体ウエハ３０を用意する。半導体ウエハ３０の表面には、図３（Ａ）に示すように、半導体モジュール形成領域１０ごとに集積回路などの半導体素子が形成され、この半導体素子と接続された電極２がその外周縁部に形成されている。なお、このような半導体ウエハ３０は、通常のリソグラフィ技術、エッチング技術、イオン注入技術、成膜技術、及び熱処理技術などを組み合わせた半導体製造プロセスにより製造される。   First, a semiconductor wafer 30 which is an example of a semiconductor substrate in which semiconductor module formation regions 10 (semiconductor substrate 1) partitioned by a plurality of scribe lines 10a are arranged in a lattice shape (matrix shape) is prepared. As shown in FIG. 3A, a semiconductor element such as an integrated circuit is formed on the surface of the semiconductor wafer 30 for each semiconductor module forming region 10, and the electrode 2 connected to the semiconductor element is formed on the outer peripheral edge thereof. Is formed. Such a semiconductor wafer 30 is manufactured by a semiconductor manufacturing process that combines a normal lithography technique, an etching technique, an ion implantation technique, a film forming technique, a heat treatment technique, and the like.

次に、突起部を有する金属板として、突起部４ａが一体的に設けられた銅板４ｘを用意する。銅板４ｘの平面的な大きさは、図３（Ｂ）に示すように、半導体ウエハ３０と同程度に形成されている。また、突起部４ａは銅板４ｘの表面Ｓ２に各半導体モジュール形成領域１０内の電極２の位置にそれぞれ対応して設けられている。突起部４ａは、図３（Ｃ）に示すように、半導体基板１の電極２との接触面に対して平行な先端部４ａ１と、この先端部４ａ１に近づくにつれて径が細くなるように形成された側面部４ａ２とを有している。   Next, as a metal plate having a protrusion, a copper plate 4x provided with the protrusion 4a integrally is prepared. The planar size of the copper plate 4x is approximately the same as that of the semiconductor wafer 30 as shown in FIG. The protrusions 4a are provided on the surface S2 of the copper plate 4x corresponding to the positions of the electrodes 2 in each semiconductor module formation region 10, respectively. As shown in FIG. 3C, the protrusion 4a is formed such that the tip 4a1 is parallel to the contact surface with the electrode 2 of the semiconductor substrate 1, and the diameter decreases as the tip 4a1 is approached. Side surface portion 4a2.

以下に、突起部を有する金属板（突起部４ａが一体的に設けられた銅板４ｘ）の形成方法を説明する。図４は図３（Ｃ）に示す突起部を有する金属板の形成方法を説明するための断面図である。   Below, the formation method of the metal plate which has a projection part (copper plate 4x in which the projection part 4a was provided integrally) is demonstrated. FIG. 4 is a cross-sectional view for explaining a method for forming a metal plate having a protrusion shown in FIG.

まず、図４（Ａ）に示すように、少なくとも突起部４ａの高さと再配線パターン４の厚さとの和よりも大きい厚さを有する銅板４ｚを用意する。銅板４ｚの厚さは約１００μｍである。また、銅板４ｚとしては圧延された銅からなる圧延金属が採用される。   First, as shown in FIG. 4A, a copper plate 4z having a thickness larger than at least the sum of the height of the protrusion 4a and the thickness of the rewiring pattern 4 is prepared. The thickness of the copper plate 4z is about 100 μm. Moreover, the rolled metal which consists of rolled copper is employ | adopted as the copper plate 4z.

図４（Ｂ）に示すように、リソグラフィ技術を用いて各半導体モジュール形成領域１０内における突起部形成領域にレジストマスクＰＲ１を形成する。ここで、突起部形成領域の配列は複数のスクライブライン１０ａによって複数の半導体モジュール形成領域１０に区画された半導体ウエハ３０における半導体基板１の各電極２の位置に対応している。なお、レジストマスクＰＲ１を設けた面と反対側（上面側）の全面にはレジスト保護膜（図示せず）を形成して銅板４ｚを保護しておく。   As shown in FIG. 4B, a resist mask PR1 is formed in the protrusion formation region in each semiconductor module formation region 10 by using a lithography technique. Here, the arrangement of the protrusion formation regions corresponds to the position of each electrode 2 of the semiconductor substrate 1 in the semiconductor wafer 30 partitioned into the plurality of semiconductor module formation regions 10 by the plurality of scribe lines 10a. Note that a resist protective film (not shown) is formed on the entire surface opposite to the surface on which the resist mask PR1 is provided (upper surface side) to protect the copper plate 4z.

図４（Ｃ）に示すように、レジストマスクＰＲ１をマスクとして塩化第二鉄溶液などの薬液を用いたウェットエッチング処理を行い、銅板４ｚの表面に分離溝を形成することにより、銅板４ｙの表面Ｓ２から突出する所定の円錐台パターンの突起部４ａを形成する。この際、突起部４ａはその先端部４ａ１に近づくにつれて径（寸法）が細くなるテーパ状の側面部４ａ２を有するように形成される。なお、突起部４ａの高さは約３５μｍとし、突起部４ａの先端（先端部４ａ１）の径および基面の径はそれぞれ約３０μｍφおよび約４０μｍφとしている。   As shown in FIG. 4C, the surface of the copper plate 4y is formed by performing a wet etching process using a chemical solution such as a ferric chloride solution using the resist mask PR1 as a mask and forming separation grooves on the surface of the copper plate 4z. A protrusion 4a having a predetermined truncated cone pattern protruding from S2 is formed. At this time, the protruding portion 4a is formed to have a tapered side surface portion 4a2 whose diameter (dimension) becomes narrower as it approaches the tip end portion 4a1. The height of the protrusion 4a is about 35 μm, and the diameter of the tip (tip 4a1) and the base surface of the protrusion 4a are about 30 μmφ and about 40 μmφ, respectively.

図４（Ｄ）に示すように、レジストマスクＰＲ１およびレジスト保護膜を除去する。これにより、銅板４ｙの表面Ｓ２に突起部４ａが一体的に形成される。なお、レジストマスクＰＲ１に代えて銀（Ａｇ）などの金属マスクを採用してもよい。この場合には銅板４ｚとのエッチング選択比が十分確保されるため、突起部４ａのパターニングのさらなる微細化を図ることが可能となる。   As shown in FIG. 4D, the resist mask PR1 and the resist protective film are removed. Thereby, the protrusion 4a is integrally formed on the surface S2 of the copper plate 4y. Note that a metal mask such as silver (Ag) may be employed instead of the resist mask PR1. In this case, since a sufficient etching selection ratio with respect to the copper plate 4z is ensured, the patterning of the protrusion 4a can be further miniaturized.

図４（Ｅ）に示すように、塩化第二鉄溶液などの薬液を用いたウェットエッチング処理などにより、表面Ｓ２の反対側から銅板４ｙの全体をエッチングすることにより銅板４ｙを薄膜化する。この際、表面Ｓ２にはレジスト保護膜（図示せず）を形成して突起部４ａおよび銅板４ｙを保護しておき、エッチング処理後にレジスト保護膜を除去する。これにより、所定の厚さ（再配線パターン４の厚さ）に加工され、表面Ｓ２に所定の突起部４ａが一体的に設けられた銅板４ｘが形成される。本実施形態の銅板４ｘの厚さは約２０μｍである。なお、銅板４ｘは本発明の「金属板」の一例である。   As shown in FIG. 4 (E), the copper plate 4y is thinned by etching the entire copper plate 4y from the opposite side of the surface S2 by a wet etching process using a chemical solution such as a ferric chloride solution. At this time, a resist protective film (not shown) is formed on the surface S2 to protect the protrusions 4a and the copper plate 4y, and the resist protective film is removed after the etching process. As a result, a copper plate 4x that is processed to a predetermined thickness (thickness of the rewiring pattern 4) and that has a predetermined protrusion 4a integrally provided on the surface S2 is formed. The thickness of the copper plate 4x of this embodiment is about 20 μm. The copper plate 4x is an example of the “metal plate” in the present invention.

このように製造した突起部４ａを有する銅板４ｘを別途用意しておき、以下に説明する第１実施形態での半導体モジュールの製造プロセスに採用する。図５および図６は第１実施形態に係る半導体モジュールの製造プロセスを説明するための断面図である。   The copper plate 4x having the protrusion 4a manufactured as described above is prepared separately and employed in the semiconductor module manufacturing process in the first embodiment described below. 5 and 6 are cross-sectional views for explaining the manufacturing process of the semiconductor module according to the first embodiment.

まず、図５（Ａ）に示すように、あらかじめ表面Ｓ１（上面側）に電極２および保護膜３を有する半導体モジュール形成領域１０が形成された半導体ウエハ３０を用意する。具体的には、Ｐ型シリコン基板などの半導体ウエハ３０（半導体基板１）内のそれぞれの半導体モジュール形成領域１０に対して、その表面Ｓ１に周知の技術により所定の集積回路などの半導体素子とその外周縁部に電極２を形成する。電極２の材料にはアルミニウムや銅などの金属が採用される。これらの電極２を除いた半導体基板１の表面Ｓ１上に、半導体基板１を保護するための絶縁性の保護膜３を形成した半導体ウエハ３０を用意する。保護膜３としてはシリコン酸化膜（ＳｉＯ２）やシリコン窒化膜（ＳｉＮ）やポリイミド（ＰＩ）などが採用される。なお、半導体ウエハ３０は本発明の「半導体ウエハ」の一例である。 First, as shown in FIG. 5A, a semiconductor wafer 30 is prepared in which a semiconductor module forming region 10 having an electrode 2 and a protective film 3 is formed in advance on the surface S1 (upper surface side). Specifically, for each semiconductor module formation region 10 in the semiconductor wafer 30 (semiconductor substrate 1) such as a P-type silicon substrate, a semiconductor element such as a predetermined integrated circuit and its surface are formed on the surface S1 by a well-known technique. The electrode 2 is formed on the outer peripheral edge. A metal such as aluminum or copper is employed as the material of the electrode 2. A semiconductor wafer 30 in which an insulating protective film 3 for protecting the semiconductor substrate 1 is formed on the surface S1 of the semiconductor substrate 1 excluding these electrodes 2 is prepared. As the protective film 3, a silicon oxide film (SiO 2 ), a silicon nitride film (SiN), polyimide (PI), or the like is employed. The semiconductor wafer 30 is an example of the “semiconductor wafer” in the present invention.

図５（Ｂ）に示すように、半導体ウエハ３０上（表面Ｓ１側）において、半導体ウエハ３０と、突起部４ａが一体的に形成された銅板４ｘとの間に絶縁層７を挟持するように配置する。その絶縁層７の厚さは突起部４ａの高さと同程度の約３５μｍである。なお、突起部４ａを有する銅板４ｘの形成方法は上記の通りである。   As shown in FIG. 5B, on the semiconductor wafer 30 (on the surface S1 side), the insulating layer 7 is sandwiched between the semiconductor wafer 30 and the copper plate 4x on which the protrusions 4a are integrally formed. Deploy. The thickness of the insulating layer 7 is about 35 μm, which is the same as the height of the protrusion 4a. In addition, the formation method of the copper plate 4x which has the projection part 4a is as above-mentioned.

図５（Ｃ）に示すように、上記のように絶縁層７を挟持した状態でプレス装置を用いて加圧成形することにより、半導体ウエハ３０、絶縁層７及び銅板４ｘを一体化させる。プレス加工時の圧力および温度は、それぞれ約５ＭＰａおよび２００℃である。このプレス加工により、絶縁層７はその粘度が低下し、塑性流動を起こす。これにより、突起部４ａが絶縁層７を貫通し、突起部４ａと電極２とが電気的に接続される。なお、突起部４ａが先端部４ａ１に近づくにつれて径が細くなるように形成された側面部４ａ２を有することにより、突起部４ａが絶縁層７をスムースに貫通する。この結果、突起部４ａと電極２との界面から絶縁層７が効果的に押し出されて絶縁層７の一部が界面に残存しにくくなる。   As shown in FIG. 5C, the semiconductor wafer 30, the insulating layer 7, and the copper plate 4x are integrated by pressure molding using a press apparatus with the insulating layer 7 sandwiched as described above. The pressure and temperature during pressing are about 5 MPa and 200 ° C., respectively. By this press working, the viscosity of the insulating layer 7 is lowered and plastic flow occurs. Thereby, the protrusion part 4a penetrates the insulating layer 7, and the protrusion part 4a and the electrode 2 are electrically connected. In addition, the protrusion 4a smoothly penetrates the insulating layer 7 by having the side surface part 4a2 formed so that the diameter becomes narrower as the protrusion 4a approaches the tip part 4a1. As a result, the insulating layer 7 is effectively pushed out from the interface between the protruding portion 4a and the electrode 2, and a part of the insulating layer 7 is less likely to remain at the interface.

図５（Ｄ）に示すように、プレス加工後に銅板４ｘと接着した状態で絶縁層７を冷却して膜収縮させることにより、銅板４ｘは各突起部４ａを支点として凹形状に撓んでおり、突起部４ａ間における絶縁層７は突起部４ａ側からその中央部に向かって徐々に膜厚が薄くなる凹形状の上面を有するように形成される。こうして、銅板４ｘは絶縁層７の表面に沿って半導体ウエハ３０側に凹形状に撓み、配線領域５ｂの銅板４ｘの上面は突起領域５ａの銅板４ｘの上面よりも凹んだ状態に仕上がる。なお、突起部４ａ間における銅板４ｘ
（パッド電極領域５ｃに対応する部分）の凹み量Ｈ１は、たとえば、約２５μｍである。なお、冷却前に樹脂の完全硬化を行うことによって基点となる突起部が動かない状態とするが、その際には、たとえば、２４０℃で２時間の圧着加熱し、冷却中もプレスを行い室温に戻すことにより実現できる。 As shown in FIG. 5D, by cooling and shrinking the insulating layer 7 in a state of being bonded to the copper plate 4x after the press working, the copper plate 4x is bent into a concave shape with each protrusion 4a as a fulcrum, The insulating layer 7 between the protrusions 4a is formed so as to have a concave upper surface whose film thickness gradually decreases from the protrusion 4a side toward the center. Thus, the copper plate 4x bends in a concave shape toward the semiconductor wafer 30 along the surface of the insulating layer 7, and the upper surface of the copper plate 4x in the wiring region 5b is finished in a state of being recessed from the upper surface of the copper plate 4x in the protruding region 5a. The copper plate 4x between the protrusions 4a
The dent amount H1 of (the portion corresponding to the pad electrode region 5c) is, for example, about 25 μm. It should be noted that, by completely curing the resin before cooling, the protrusion serving as a base point does not move. In this case, for example, pressure heating is performed at 240 ° C. for 2 hours, and pressing is performed during cooling to room temperature. This can be realized by returning to

次に、図６（Ａ）に示すように、リソグラフィ技術およびエッチング技術を用いて銅板４ｘを加工することにより、再配線パターン４を形成する。この再配線パターン４は突起部４ａが設けられた突起領域５ａとこれに連続して延在する配線領域５ｂとを有する。なお、配線領域５ｂにおける再配線パターン４は、先の銅板４ｘの凹形状の上面をそのまま反映し、突起領域５ａにおける再配線パターン４よりも半導体ウエハ３０側に凹んだ状態に仕上がっている。   Next, as shown in FIG. 6A, the rewiring pattern 4 is formed by processing the copper plate 4x using a lithography technique and an etching technique. The rewiring pattern 4 has a protruding region 5a provided with a protruding portion 4a and a wiring region 5b extending continuously from the protruding region 5a. The rewiring pattern 4 in the wiring region 5b reflects the concave upper surface of the copper plate 4x as it is, and is finished in a state of being recessed toward the semiconductor wafer 30 side than the rewiring pattern 4 in the protruding region 5a.

図６（Ｂ）に示すように、ソルダーレジスト層８を、再配線パターン４のパッド電極領域５ｃに開口部を有し、絶縁層７および再配線パターン４を覆うように形成する。このソルダーレジスト層８は再配線パターン４の保護膜として機能する。ソルダーレジスト層８にはエポキシ樹脂などが採用され、その膜厚は、たとえば、約４０μｍである。そして、はんだ印刷法を用いて再配線パターン４のパッド電極領域５ｃに外部接続端子として機能する外部接続電極（はんだボール）９を形成する。具体的には、樹脂とはんだ材をペースト状にしたはんだペーストをスクリーンマスクにより所望の箇所に印刷し、はんだ溶融温度に加熱することで外部接続電極９を形成する。   As shown in FIG. 6B, the solder resist layer 8 is formed so as to have an opening in the pad electrode region 5 c of the rewiring pattern 4 and cover the insulating layer 7 and the rewiring pattern 4. The solder resist layer 8 functions as a protective film for the rewiring pattern 4. An epoxy resin or the like is employed for the solder resist layer 8 and has a film thickness of, for example, about 40 μm. Then, external connection electrodes (solder balls) 9 functioning as external connection terminals are formed in the pad electrode region 5c of the rewiring pattern 4 using a solder printing method. Specifically, the external connection electrode 9 is formed by printing a solder paste made of a resin and a solder material in a paste form on a desired location using a screen mask and heating to a solder melting temperature.

図６（Ｃ）に示すように、複数の半導体モジュール形成領域１０（半導体基板１）を区画するスクライブライン１０ａに沿って半導体ウエハ３０の裏面（下面側）から半導体ウエハ３０をダイシングすることにより半導体モジュールに個別化する。この後、個別化された半導体モジュールに対して薬液による洗浄処理を行うことで、ダイシング時に発生する残渣などを除去する。   As shown in FIG. 6C, the semiconductor wafer 30 is diced from the back surface (lower surface side) of the semiconductor wafer 30 along the scribe line 10a that partitions the plurality of semiconductor module formation regions 10 (semiconductor substrate 1). Individualize into modules. Thereafter, a cleaning process using a chemical solution is performed on the individualized semiconductor module to remove residues generated during dicing.

これらの工程により先の図１に示した第１実施形態の半導体モジュールが製造される。   Through these steps, the semiconductor module of the first embodiment shown in FIG. 1 is manufactured.

続いて、以下に、本実施形態における半導体モジュールの構成による効果について説明する。   Next, effects of the configuration of the semiconductor module in the present embodiment will be described below.

本実施形態の突起部への応力緩和効果を確認するために行った熱シミュレーション結果によれば、再配線パターンに凹みのない従来例（配線領域における再配線パターンが半導体ウエハと平行な状態）では突起部に加わる剥離方向（半導体ウエハから引き離される方向）の応力は約４５６ＭＰａであったのに対し、再配線パターンに凹みを設けた実施例（配線領域における再配線パターンが突起領域における再配線パターンよりも半導体ウエハ側に凹んでいる状態）ではその応力は約４３４ＭＰａであった。すなわち、本実施形態の構造とすることにより、突起部にかかる応力が５％程度緩和されている。これは、半導体モジュールの動作時に発生する熱により突起部が基点となって配線領域の再配線パターンが熱膨張する際に、配線領域の再配線パターンには半導体ウエハ表面と平行な平行成分と下向きの垂直成分を有するモーメントが発生し、こうしたモーメントが生じた配線領域の再配線パターンが突起領域の再配線パターンを介して突起部に連結され、突起部に配線領域の再配線パターンのモーメントに対応したモーメントが作用するためである。なお、熱シミュレーションでは、半導体ウエハ上における絶縁層の膜厚を３５μｍ、再配線パターンの厚さを２０μｍ、再配線パターンと一体的に設けられた突起部を直径３５μｍの円柱状とし、半導体ウエハの温度を２５℃から１２５℃（回路動作時に相当）に昇温した際における突起部と半導体基板との界面にかかる応力を算出している。   According to the thermal simulation result performed to confirm the stress relaxation effect on the protrusions of this embodiment, in the conventional example in which the rewiring pattern has no dent (the rewiring pattern in the wiring region is parallel to the semiconductor wafer) An example in which the rewiring pattern is provided with a recess (the rewiring pattern in the wiring area is the rewiring pattern in the protruding area) while the stress in the peeling direction (direction to be separated from the semiconductor wafer) applied to the protrusion is about 456 MPa. The stress was about 434 MPa. That is, by adopting the structure of the present embodiment, the stress applied to the protrusions is relaxed by about 5%. This is because when the redistribution pattern in the wiring area is thermally expanded due to the heat generated during the operation of the semiconductor module, the redistribution pattern in the wiring area has a parallel component parallel to the surface of the semiconductor wafer and the downward direction. The rewiring pattern of the wiring area in which such a moment occurred is connected to the protrusion through the rewiring pattern of the protrusion area, and the protrusion corresponds to the moment of the rewiring pattern of the wiring area. This is because the applied moment acts. In the thermal simulation, the thickness of the insulating layer on the semiconductor wafer is 35 μm, the thickness of the rewiring pattern is 20 μm, and the protrusion provided integrally with the rewiring pattern is a cylindrical shape having a diameter of 35 μm. The stress applied to the interface between the protrusion and the semiconductor substrate when the temperature is raised from 25 ° C. to 125 ° C. (corresponding to circuit operation) is calculated.

この第１実施形態の半導体モジュールおよびその製造方法によれば、以下のような効果を得ることができるようになる。   According to the semiconductor module and the manufacturing method thereof of the first embodiment, the following effects can be obtained.

（１）配線領域５ｂの再配線パターン４を突起領域５ａの再配線パターン４よりも半導体ウエハ３０側に凹んで形成したことにより、半導体モジュールの動作時に発生する熱により突起領域５ａに位置する突起部４ａが基点となって配線領域５ｂの再配線パターン４が熱膨張する際には、配線領域５ｂの再配線パターン４に半導体ウエハ３０の表面と平行な平行成分と下向きの垂直成分を有するモーメントが発生する。そして、こうしたモーメントが生じた配線領域５ｂの再配線パターン４が突起領域５ａの再配線パターン４を介して突起部４ａに連結されているので、突起部４ａに配線領域５ｂの再配線パターン４のモーメントに対応したモーメントが作用する。このため、半導体モジュールに熱応力が発生した際には、こうしたモーメント（下向きのモーメント）により突起部４ａに加わる剥離方向（基板から引き離される方向）の応力が緩和されるため、半導体モジュールにおける電極２と突起部４ａとの間の接続信頼性（耐熱信頼性）を向上させることが可能となる。   (1) Since the rewiring pattern 4 in the wiring region 5b is formed so as to be recessed toward the semiconductor wafer 30 relative to the rewiring pattern 4 in the protruding region 5a, the protrusion located in the protruding region 5a due to heat generated during operation of the semiconductor module. When the rewiring pattern 4 in the wiring region 5b thermally expands with the portion 4a as a base point, the rewiring pattern 4 in the wiring region 5b has a moment having a parallel component parallel to the surface of the semiconductor wafer 30 and a downward vertical component. Occurs. Since the rewiring pattern 4 in the wiring region 5b where such a moment is generated is connected to the protruding portion 4a via the rewiring pattern 4 in the protruding region 5a, the rewiring pattern 4 in the wiring region 5b is connected to the protruding portion 4a. A moment corresponding to the moment acts. For this reason, when thermal stress is generated in the semiconductor module, the stress in the peeling direction (direction to be separated from the substrate) applied to the protrusion 4a due to such moment (downward moment) is relieved, and therefore the electrode 2 in the semiconductor module. It is possible to improve the connection reliability (heat resistance reliability) between the protrusion 4a and the protrusion 4a.

（２）突起部４ａ間における絶縁層７を凹形状の上面を有して形成したことにより、突起部４ａ間における再配線パターン４（特に絶縁層７の凹形状の底部近傍に位置する再配線パターン４）と半導体ウエハ３０との間の距離（上下方向の間隔）が、突起部４ａ間における絶縁層７の上面が凹形状でない場合（たとえば、半導体ウエハ３０に対して平行な場合）に比べて短くなるので、半導体ウエハ３０からの熱が再配線パターン４に伝導しやすくなり、半導体モジュールの放熱性を向上させることができる。   (2) Since the insulating layer 7 between the protrusions 4a has a concave top surface, the rewiring pattern 4 between the protrusions 4a (particularly, the rewiring located near the concave bottom of the insulating layer 7) The distance between the pattern 4) and the semiconductor wafer 30 (the vertical distance) is compared with the case where the upper surface of the insulating layer 7 between the protrusions 4a is not concave (for example, parallel to the semiconductor wafer 30). Therefore, the heat from the semiconductor wafer 30 is easily conducted to the rewiring pattern 4, and the heat dissipation of the semiconductor module can be improved.

（３）突起部４ａ間に設けられた銅板４ｘを半導体ウエハ３０側に凹形状に撓ませて形成した後、この銅板４ｘをパターニングして再配線パターン４を形成するようにしたので、半導体モジュールの動作時に発生する熱により突起部４ａが基点となって配線領域５ｂの再配線パターン４が熱膨張する際には、配線領域５ｂの再配線パターン４に半導体ウエハ３０の表面と平行な平行成分と下向きの垂直成分を有するモーメントを発生させることができる。そして、こうしたモーメントが生じた配線領域５ｂの再配線パターン４を突起領域５ａの再配線パターン４を介して突起部４ａに連結しているので、突起部４ａに配線領域５ｂの再配線パターン４のモーメントに対応したモーメントを作用させることができる。このため、半導体モジュールに熱応力が発生する際には、突起部４ａに加わる剥離方向（半導体ウエハ３０から引き離される方向）の応力が緩和され、電極２と突起部４ａとの間の接続信頼性（耐熱信頼性）が向上した半導体モジュールを製造することができる。   (3) Since the copper plate 4x provided between the protrusions 4a is bent and formed in a concave shape on the semiconductor wafer 30 side, the copper plate 4x is patterned to form the rewiring pattern 4. Therefore, the semiconductor module When the rewiring pattern 4 in the wiring region 5b thermally expands with the protrusion 4a as a base point due to the heat generated during the operation, the rewiring pattern 4 in the wiring region 5b is parallel to the surface of the semiconductor wafer 30 in parallel. And a moment having a downward vertical component. Since the rewiring pattern 4 in the wiring area 5b where such a moment is generated is connected to the protrusion 4a via the rewiring pattern 4 in the protrusion area 5a, the rewiring pattern 4 in the wiring area 5b is connected to the protrusion 4a. A moment corresponding to the moment can be applied. For this reason, when thermal stress is generated in the semiconductor module, the stress in the peeling direction (direction away from the semiconductor wafer 30) applied to the protrusion 4a is relaxed, and the connection reliability between the electrode 2 and the protrusion 4a is reduced. A semiconductor module with improved (heat resistance reliability) can be manufactured.

（４）銅板４ｘと半導体ウエハ３０とを絶縁層７を介して圧着する際に、新たな装置を追加することなく銅板４ｘを凹形状に撓ませることができるので、銅板４ｘをエッチングして形成される再配線パターン４（特に配線領域５ｂにおける再配線パターン４）を容易に凹形状とし、これに連結される突起部４ａにかかる剥離方向の応力を緩和することが可能な半導体モジュールを低コストで製造することができる。   (4) When the copper plate 4x and the semiconductor wafer 30 are pressure-bonded via the insulating layer 7, the copper plate 4x can be bent into a concave shape without adding a new device, so the copper plate 4x is formed by etching. A low-cost semiconductor module capable of easily reducing the stress in the peeling direction applied to the protrusions 4a connected to the re-wiring pattern 4 (particularly the re-wiring pattern 4 in the wiring region 5b) to be concave. Can be manufactured.

（５）半導体モジュールが個別化される前の半導体ウエハ３０の状態で一括して突起部４ａを有する再配線パターン４を形成したので、半導体モジュールごとに個別に再配線パターン４などを形成する場合に比べて、半導体モジュールの製造コストを低減することができる。   (5) Since the rewiring pattern 4 having the protrusions 4a is formed in a batch in the state of the semiconductor wafer 30 before the semiconductor modules are individualized, the rewiring pattern 4 or the like is individually formed for each semiconductor module. Compared to the above, the manufacturing cost of the semiconductor module can be reduced.

（６）再配線パターン４に突起部４ａを一体的に設けたことで、半導体基板１の電極２から外部接続電極９に至るまでの経路に異種材料間の接続部（界面）がないため、回路動作時の温度変化などにより、突起部４ａと再配線パターン４との間に熱応力が作用しても断線等の恐れが少ない。したがって、半導体モジュールの熱応力による接続信頼性の低下を抑制することができる。   (6) Since the protrusion 4a is integrally provided in the rewiring pattern 4, there is no connection portion (interface) between different materials in the path from the electrode 2 of the semiconductor substrate 1 to the external connection electrode 9, Even if a thermal stress acts between the protrusion 4a and the rewiring pattern 4 due to a temperature change at the time of circuit operation, there is little risk of disconnection or the like. Therefore, a decrease in connection reliability due to thermal stress of the semiconductor module can be suppressed.

（第２実施形態）
図７は本発明の第２実施形態に係る半導体モジュールを説明するための断面図である。第１実施形態と異なる箇所は、再配線パターン４のパッド電極領域５ｃにおいて、表面Ｓ２と反対側の面に再配線パターン４と一体的な凸状のポスト部４ｃが設けられ、このポスト部４ｃの上面がソルダーレジスト層８から露出し、その露出面に外部接続電極９が形成されていることである。それ以外については先の第１実施形態と同様である。 (Second Embodiment)
FIG. 7 is a cross-sectional view for explaining a semiconductor module according to the second embodiment of the present invention. A different point from the first embodiment is that, in the pad electrode region 5c of the rewiring pattern 4, a convex post portion 4c integrated with the rewiring pattern 4 is provided on the surface opposite to the surface S2, and this post portion 4c. The upper surface is exposed from the solder resist layer 8, and the external connection electrode 9 is formed on the exposed surface. The rest is the same as the previous first embodiment.

（製造方法）
図８および図９は第２実施形態に係る半導体モジュールの製造プロセスを説明するための断面図である。 (Production method)
8 and 9 are cross-sectional views for explaining a semiconductor module manufacturing process according to the second embodiment.

まず、先の図４（Ｄ）までに示した工程を経て形成された突起部４ａを有する銅板４ｙを用意する。この銅板４ｙは第１実施形態における銅板４ｘとは異なり、銅板を薄膜化していない状態である。そして、図８（Ａ）に示すように、半導体ウエハ３０の表面Ｓ１（上面側）において、半導体ウエハ３０と、突起部４ａを有する銅板４ｙとの間に絶縁層７を挟持するように配置する。   First, a copper plate 4y having protrusions 4a formed through the steps shown up to FIG. 4D is prepared. Unlike the copper plate 4x in the first embodiment, the copper plate 4y is in a state where the copper plate is not thinned. Then, as shown in FIG. 8A, on the surface S1 (upper surface side) of the semiconductor wafer 30, the insulating layer 7 is disposed between the semiconductor wafer 30 and the copper plate 4y having the protrusions 4a. .

図８（Ｂ）に示すように、上記のように挟持した状態でプレス装置を用いて加圧成形することにより、半導体ウエハ３０、絶縁層７、及び銅板４ｙを一体化させる。プレス加工条件は第１実施形態と同様の条件が採用される。   As shown in FIG. 8B, the semiconductor wafer 30, the insulating layer 7, and the copper plate 4 y are integrated by pressure molding using a press device in a state of being sandwiched as described above. The press working conditions are the same as those in the first embodiment.

図８（Ｃ）に示すように、プレス加工後に銅板４ｙと接着した状態で絶縁層７を冷却して膜収縮させることにより、銅板４ｙは各突起部４ａを支点として凹形状に撓み、突起部４ａ間における絶縁層７は突起部４ａ側からその中央部に向かって徐々に膜厚が薄くなる凹形状の上面を有して形成される。したがって、銅板４ｙは絶縁層７の表面に沿ってその上面が凹形状に撓むとともに、配線領域５ｂに対応する銅板４ｙの上面は突起領域５ａに対応する銅板４ｙの上面よりも凹んだ状態に仕上がる。なお、突起部４ａ間における銅板４ｙ（パッド電極領域５ｃに対応する部分）の凹み量Ｈ２は、たとえば、約２５μｍである。   As shown in FIG. 8C, by cooling and shrinking the insulating layer 7 in a state of being bonded to the copper plate 4y after the press working, the copper plate 4y bends into a concave shape with each projection 4a as a fulcrum, and the projection The insulating layer 7 between 4a is formed to have a concave upper surface whose thickness gradually decreases from the protruding portion 4a side toward the central portion thereof. Accordingly, the upper surface of the copper plate 4y bends in a concave shape along the surface of the insulating layer 7, and the upper surface of the copper plate 4y corresponding to the wiring region 5b is finished in a state of being recessed from the upper surface of the copper plate 4y corresponding to the protruding region 5a. . The recess amount H2 of the copper plate 4y (portion corresponding to the pad electrode region 5c) between the protrusions 4a is, for example, about 25 μm.

図８（Ｄ）に示すように、リソグラフィ技術およびエッチング技術を用いて銅板４ｙを加工して、銅板４ｙの表面Ｓ２の反対側の面に分離溝を形成する。これにより、銅板４ｙは所定の厚さ（再配線パターン４に相当する厚さ）にまで薄膜化された銅板４ｘに加工され、この銅板４ｘには表面Ｓ２の反対側の面におけるパッド電極領域５ｃに所定の円錐台パターンを有するポスト部４ｃが一体的に形成される。   As shown in FIG. 8D, the copper plate 4y is processed using a lithography technique and an etching technique to form a separation groove on the surface opposite to the surface S2 of the copper plate 4y. Thereby, the copper plate 4y is processed into a copper plate 4x thinned to a predetermined thickness (thickness corresponding to the rewiring pattern 4). The copper plate 4x has a pad electrode region 5c on the surface opposite to the surface S2. A post portion 4c having a predetermined truncated cone pattern is integrally formed.

次に、図９（Ａ）に示すように、リソグラフィ技術およびエッチング技術を用いて銅板４ｘを加工することにより、再配線パターン４をパターニングする。この再配線パターン４は、第１実施形態と同様、突起部４ａが設けられた突起領域５ａとこれに連続して延在する配線領域５ｂとからなる。先の銅板４ｘの凹形状の上面を反映し、配線領域５ｂにおける再配線パターン４は突起領域５ａにおける再配線パターン４よりも半導体ウエハ３０側に凹んだ状態に仕上がる。また、パッド電極領域５ｃにおける再配線パターン４には凸状のポスト部４ｃが一体的に形成されている。   Next, as shown in FIG. 9A, the rewiring pattern 4 is patterned by processing the copper plate 4x using a lithography technique and an etching technique. Similar to the first embodiment, the rewiring pattern 4 includes a protruding region 5a provided with a protruding portion 4a and a wiring region 5b extending continuously from the protruding region 5a. Reflecting the concave upper surface of the copper plate 4x, the rewiring pattern 4 in the wiring region 5b is finished in a state of being recessed toward the semiconductor wafer 30 side than the rewiring pattern 4 in the protruding region 5a. A convex post portion 4c is integrally formed on the rewiring pattern 4 in the pad electrode region 5c.

図９（Ｂ）に示すように、ソルダーレジスト層８をラミネートし、リソグラフィ法により再配線パターン４のポスト部４ｃを露出させ、半導体ウエハ３０上の絶縁層７および再配線パターン４を覆うように形成する。そして、はんだ印刷法を用いて再配線パターン４のポスト部４ｃの露出面に対して外部接続電極９を形成する。   As shown in FIG. 9B, the solder resist layer 8 is laminated, the post portion 4c of the rewiring pattern 4 is exposed by lithography, and the insulating layer 7 and the rewiring pattern 4 on the semiconductor wafer 30 are covered. Form. Then, the external connection electrode 9 is formed on the exposed surface of the post portion 4c of the rewiring pattern 4 using a solder printing method.

図９（Ｃ）に示すように、複数の半導体モジュール形成領域１０を区画するスクライブライン１０ａに沿って半導体ウエハ３０の裏面（下面側）から半導体ウエハ３０をダイシングすることにより半導体基板１と同じ外形寸法を有する半導体モジュールに個別化する。この後、個別化された半導体モジュールを薬液による洗浄処理を行うことで、ダイシング時に発生する残渣などを除去する。   As shown in FIG. 9C, the same outer shape as that of the semiconductor substrate 1 is obtained by dicing the semiconductor wafer 30 from the back surface (lower surface side) of the semiconductor wafer 30 along the scribe lines 10a that define the plurality of semiconductor module forming regions 10. Individualize into semiconductor modules with dimensions. Thereafter, the individualized semiconductor module is subjected to a cleaning process with a chemical solution to remove residues generated during dicing.

これらの工程により先の図７に示した第２実施形態の半導体モジュールが製造される。   Through these steps, the semiconductor module of the second embodiment shown in FIG. 7 is manufactured.

この第２実施形態の半導体モジュールおよびその製造方法によれば、上記（１）〜（６）の効果に加え、以下のような効果を得ることができる。   According to the semiconductor module of the second embodiment and the manufacturing method thereof, the following effects can be obtained in addition to the effects (1) to (6).

（７）再配線パターン４に凸状のポスト部４ｃを設けたことで、この突出したポスト部４ｃが横方向に作用する応力に応じて変形するようになるため、ポスト部４ｃに接続して設けられる外部接続電極９に作用する熱応力を低減させることが可能になり、外部接続電極９の接続信頼性を向上させることができる。   (7) Since the protruding post portion 4c is provided in the rewiring pattern 4, the protruding post portion 4c is deformed according to the stress acting in the lateral direction. The thermal stress acting on the external connection electrode 9 provided can be reduced, and the connection reliability of the external connection electrode 9 can be improved.

（８）再配線パターン４に突起部４ａおよびポスト部４ｃをそれぞれ一体的に設けたことで、半導体基板１の電極２から外部接続電極９に至るまでの経路に異種材料間の接続部（界面）がないため、回路動作時の温度変化などにより、突起部４ａと再配線パターン４との間もしくは再配線パターン４とポスト部４ｃとの間に熱応力が作用しても断線等の恐れが少ない。したがって、半導体モジュールの熱応力による接続信頼性の低下を抑制することができる。   (8) Since the protrusion 4a and the post 4c are integrally provided on the rewiring pattern 4, a connection portion (interface between different materials) is connected to the path from the electrode 2 of the semiconductor substrate 1 to the external connection electrode 9. ), There is a risk of disconnection or the like even if thermal stress acts between the protrusion 4a and the rewiring pattern 4 or between the rewiring pattern 4 and the post portion 4c due to a temperature change during circuit operation. Few. Therefore, a decrease in connection reliability due to thermal stress of the semiconductor module can be suppressed.

（９）半導体基板１の電極２から外部接続電極９に至るまでの経路を、一枚の銅板４ｚからエッチング処理により形成することができるので、ＣＳＰによる半導体モジュールの製造工程を簡略化することができる。さらに半導体モジュールの製造コストを低減することができる。   (9) Since the path from the electrode 2 of the semiconductor substrate 1 to the external connection electrode 9 can be formed by etching from one copper plate 4z, the manufacturing process of the semiconductor module by CSP can be simplified. it can. Furthermore, the manufacturing cost of the semiconductor module can be reduced.

（第３実施形態）
図１０は第３実施形態における突起部を有する金属板の形成方法を説明するための断面図であり、図１１は第３実施形態に係る半導体モジュールの製造プロセスを説明するための断面図である。第３実施形態における半導体モジュールは第２実施形態とその構成は同じであり、第２実施形態と異なる箇所はその製造方法である。具体的には、表面Ｓ２と反対側の面に銅板４ｘと一体的な凸状のポスト部４ｃを予め形成しておき、この銅板４ｘを半導体ウエハ３０に絶縁層７を介して圧着することにより、第２実施形態における半導体モジュールを製造していることである。なお、ポスト部４ｃは本発明の「ポスト部」の一例である。 (Third embodiment)
FIG. 10 is a cross-sectional view for explaining a method of forming a metal plate having protrusions in the third embodiment, and FIG. 11 is a cross-sectional view for explaining a semiconductor module manufacturing process according to the third embodiment. . The semiconductor module according to the third embodiment has the same configuration as that of the second embodiment, and a portion different from the second embodiment is a manufacturing method thereof. Specifically, a convex post portion 4c integrated with the copper plate 4x is formed in advance on the surface opposite to the surface S2, and the copper plate 4x is pressure-bonded to the semiconductor wafer 30 via the insulating layer 7. That is, the semiconductor module according to the second embodiment is manufactured. The post portion 4c is an example of the “post portion” in the present invention.

まず、図１０（Ａ）に示すように、先の図４（Ｄ）までに示した工程を経て形成された突起部４ａを有する銅板４ｙを用意する。この銅板４ｙは第２実施形態で採用した銅板と同じである。   First, as shown in FIG. 10A, a copper plate 4y having a protruding portion 4a formed through the steps shown up to FIG. 4D is prepared. This copper plate 4y is the same as the copper plate employed in the second embodiment.

図１０（Ｂ）に示すように、リソグラフィ技術を用いて各半導体モジュール形成領域１０内におけるパッド電極領域５ｃに対応する部分にレジストマスクＰＲ２を形成する。なお、レジストマスクＰＲ２を設けた面と反対側（表面Ｓ２）にはレジスト保護膜（図示せず）を形成して銅板４ｙを保護しておく。   As shown in FIG. 10B, a resist mask PR2 is formed in a portion corresponding to the pad electrode region 5c in each semiconductor module formation region 10 by using a lithography technique. Note that a resist protective film (not shown) is formed on the opposite side (surface S2) to the surface on which the resist mask PR2 is provided to protect the copper plate 4y.

図１０（Ｃ）に示すように、レジストマスクＰＲ２をマスクとして塩化第二鉄溶液などの薬液を用いたウェットエッチング処理を行い、銅板４ｙの表面Ｓ２の反対側の面に分離溝を形成する。これにより、銅板４ｙは所定の厚さ（再配線パターン４に相当する厚さ）にまで薄膜化された銅板４ｘに加工され、この銅板４ｘには表面Ｓ２の反対側の面におけるパッド電極領域５ｃに所定の円錐台パターンを有するポスト部４ｃが一体的に形成される。   As shown in FIG. 10C, a wet etching process using a chemical solution such as a ferric chloride solution is performed using the resist mask PR2 as a mask to form separation grooves on the surface opposite to the surface S2 of the copper plate 4y. Thereby, the copper plate 4y is processed into a copper plate 4x thinned to a predetermined thickness (thickness corresponding to the rewiring pattern 4). The copper plate 4x has a pad electrode region 5c on the surface opposite to the surface S2. A post portion 4c having a predetermined truncated cone pattern is integrally formed.

図１０（Ｄ）に示すように、レジストマスクＰＲ２およびレジスト保護膜を除去する。これにより、所定の厚さに加工され、表面Ｓ２に所定の突起部４ａが一体的に設けられるとともに、表面Ｓ２の反対側の面におけるパッド電極領域５ｃに所定のポスト部４ｃが一体的に設けられた銅板４ｘが形成される。   As shown in FIG. 10D, the resist mask PR2 and the resist protective film are removed. As a result, the predetermined protrusion 4a is integrally provided on the surface S2 and the predetermined post portion 4c is integrally provided on the pad electrode region 5c on the surface opposite to the surface S2. The copper plate 4x thus formed is formed.

このように製造した突起部４ａおよびポスト部４ｃを有する銅板４ｘを別途用意しておき、以下に説明する第３実施形態での半導体モジュールの製造プロセスに採用する。   The copper plate 4x having the protrusions 4a and the post portions 4c manufactured as described above is separately prepared and employed in the semiconductor module manufacturing process in the third embodiment described below.

まず、図１１（Ａ）に示すように、半導体ウエハ３０の表面Ｓ１（上面側）において、半導体ウエハ３０と、突起部４ａおよびポスト部４ｃを有する銅板４ｘとの間に絶縁層７を挟持する。   First, as shown in FIG. 11A, on the surface S1 (upper surface side) of the semiconductor wafer 30, the insulating layer 7 is sandwiched between the semiconductor wafer 30 and the copper plate 4x having the protrusions 4a and the post portions 4c. .

図１１（Ｂ）に示すように、上記のように挟持した上でプレス装置を用いて加圧成形することにより、半導体ウエハ３０、絶縁層７、及び銅板４ｘを一体化して重畳する。プレス加工条件は第１実施形態と同様の条件が採用される。この際、凸状のポスト部４ｃに加わる圧力により、対応する突起部４ａ間の銅板４ｘは凹んだ状態に形成される。さらに絶縁層７を冷却して収縮させることにより、銅板４ｘは各突起部４ａを支点としてさらに撓み、図１１（Ｃ）に示すように、突起部４ａ間における絶縁層７は突起部４ａ側からその中央部に向かって徐々に膜厚が薄くなる凹形状の上面を有して形成される。これにより、銅板４ｘは絶縁層７の表面に沿ってその上面が凹形状に撓み、配線領域５ｂに対応する銅板４ｘは突起領域５ａに対応する銅板４ｘよりも半導体ウエハ３０側に凹んだ状態に仕上がる。なお、突起部４ａ間における銅板４ｘ（パッド電極領域５ｃに対応する部分）の凹み量Ｈ３は、たとえば、約３０μｍである。   As shown in FIG. 11B, the semiconductor wafer 30, the insulating layer 7, and the copper plate 4 x are integrated and superposed by pressing with a press apparatus after being sandwiched as described above. The press working conditions are the same as those in the first embodiment. At this time, the copper plate 4x between the corresponding protrusions 4a is formed in a recessed state by the pressure applied to the convex post part 4c. Further, the insulating layer 7 is cooled and contracted, whereby the copper plate 4x is further bent with each projection 4a as a fulcrum, and as shown in FIG. 11C, the insulation layer 7 between the projections 4a is formed from the projection 4a side. It is formed with a concave upper surface whose film thickness gradually decreases toward the center. Thereby, the upper surface of the copper plate 4x bends along the surface of the insulating layer 7 into a concave shape, and the copper plate 4x corresponding to the wiring region 5b is recessed to the semiconductor wafer 30 side than the copper plate 4x corresponding to the protruding region 5a. Finished. The recess amount H3 of the copper plate 4x (portion corresponding to the pad electrode region 5c) between the protrusions 4a is, for example, about 30 μm.

これ以降は先の図９（Ａ）〜図９（Ｃ）で示した工程を経て第３実施形態における半導体モジュールが製造される。   Thereafter, the semiconductor module according to the third embodiment is manufactured through the steps shown in FIGS. 9A to 9C.

この第３実施形態における半導体モジュールおよびその製造方法によれば、上記（１）〜（９）の効果に加え、以下のような効果を得ることができる。   According to the semiconductor module and the manufacturing method thereof in the third embodiment, the following effects can be obtained in addition to the effects (1) to (9).

（１０）突起部４ａが設けられた表面Ｓ２と反対側の面に、突起部４ａと重畳しない位置に銅板４ｘと一体的な凸状のポスト部４ｃを形成したことで、銅板４ｘと半導体ウエハ３０とを絶縁層７を介して圧着する際、絶縁層７の収縮による変形に加え、凸状のポスト部４ｃに加わる圧力により突起部４ａ間の銅板４ｘを凹形状に撓ませることができる。このため、より確実に、且つ、より制御よく接続信頼性の向上した半導体モジュールを製造することができる。   (10) Since the convex post 4c integrated with the copper plate 4x is formed on the surface opposite to the surface S2 provided with the projection 4a at a position not overlapping the projection 4a, the copper plate 4x and the semiconductor wafer In addition to deformation due to contraction of the insulating layer 7, the copper plate 4x between the protruding portions 4a can be bent into a concave shape by pressure applied to the protruding post portion 4c. For this reason, it is possible to manufacture a semiconductor module with improved connection reliability with more certainty and control.

（第４実施形態）
図１２は本発明の第４実施形態に係る半導体モジュールを説明するための断面図である。 (Fourth embodiment)
FIG. 12 is a cross-sectional view for explaining a semiconductor module according to the fourth embodiment of the present invention.

第４実施形態の半導体モジュールにおける半導体基板１は、その表面Ｓ１（上面側）に周知の技術により所定の集積回路などの半導体素子（図示せず）が形成され、実装面となる表面Ｓ１に半導体素子の電極２が形成されている。この電極２の所定の領域（中央部分）が露出するように半導体基板１の表面上の領域には保護膜３が形成されている。半導体基板１の上には、電極２および保護膜３を被覆する絶縁層７が形成され、この絶縁層７を貫通して電極２の露出面に接続する複数の突起部４ａとこれら突起部４ａが表面Ｓ２側（下面側）に一体的に設けられた再配線パターン４とが形成されている。この再配線パターン４は突起部４ａが設けられた突起領域５ａ１（５ａ２）とこれに連続して延在する配線領域５ｂ１（５ｂ２）とを有している。ここで、絶縁層７は突起部４ａ間において凹形状の上面を有して形成され、たとえば、配線領域５ｂ１における再配線パターン４はその上面に沿って形成されている。このため、配線領域５ｂ１における再配線パターン４は突起領域５ａ１（５ａ２）における再配線パターン４よりも半導体基板１側に凹んだ状態となっている。この凹み量Ｈ４は、たとえば、約２０μｍである。そして、再配線パターン４には表面Ｓ２と反対側（上面側）の所定の領域に外部接続電極（図示せず）が設けられ、これ以外の領域はソルダーレジスト層８により覆われている。なお、こうした半導体モジュールは第１実施形態と同様の製造方法にて容易に製造することができる。   The semiconductor substrate 1 in the semiconductor module of the fourth embodiment has a semiconductor element (not shown) such as a predetermined integrated circuit formed on its surface S1 (upper surface side) by a well-known technique, and a semiconductor on the surface S1 serving as a mounting surface. An element electrode 2 is formed. A protective film 3 is formed in a region on the surface of the semiconductor substrate 1 so that a predetermined region (central portion) of the electrode 2 is exposed. An insulating layer 7 covering the electrode 2 and the protective film 3 is formed on the semiconductor substrate 1, and a plurality of protrusions 4 a that pass through the insulating layer 7 and connect to the exposed surface of the electrode 2, and these protrusions 4 a Are formed on the front surface S2 side (lower surface side). The rewiring pattern 4 has a protruding region 5a1 (5a2) provided with a protruding portion 4a and a wiring region 5b1 (5b2) extending continuously from the protruding region 5a1 (5a2). Here, the insulating layer 7 is formed having a concave upper surface between the protrusions 4a. For example, the rewiring pattern 4 in the wiring region 5b1 is formed along the upper surface. For this reason, the rewiring pattern 4 in the wiring region 5b1 is in a state of being recessed closer to the semiconductor substrate 1 than the rewiring pattern 4 in the protruding region 5a1 (5a2). The dent amount H4 is, for example, about 20 μm. The rewiring pattern 4 is provided with an external connection electrode (not shown) in a predetermined region opposite to the surface S2 (upper surface side), and the other region is covered with the solder resist layer 8. Such a semiconductor module can be easily manufactured by the same manufacturing method as in the first embodiment.

この第４実施形態における半導体モジュールおよびその製造方法によれば、少なくとも第１実施形態と同様の効果を享受することができる。   According to the semiconductor module and the manufacturing method thereof in the fourth embodiment, at least the same effects as in the first embodiment can be enjoyed.

（第５実施形態）
図１３は第５実施形態における突起部を有する金属板の形成方法を説明するための断面図であり、図１４は第５実施形態に係る半導体モジュールの製造プロセスを説明するための断面図である。第５実施形態における半導体モジュールは第１実施形態とその構成は同じであり、第１実施形態と異なる箇所はその製造方法である。 (Fifth embodiment)
FIG. 13 is a cross-sectional view for explaining a method of forming a metal plate having protrusions in the fifth embodiment, and FIG. 14 is a cross-sectional view for explaining a semiconductor module manufacturing process according to the fifth embodiment. . The semiconductor module according to the fifth embodiment has the same configuration as that of the first embodiment, and a portion different from the first embodiment is a manufacturing method thereof.

以下に、突起部を有する金属板（突起部４ａが一体的に設けられた銅板４ｘ）の形成方法を説明する。   Below, the formation method of the metal plate which has a projection part (copper plate 4x in which the projection part 4a was provided integrally) is demonstrated.

まず、図１３（Ａ）に示すように、先の図４（Ｄ）までに示した工程を経て形成された突起部４ａを有する銅板４ｙを用意する。この銅板４ｙは第１実施形態で採用した銅板と同じである。   First, as shown in FIG. 13A, a copper plate 4y having protrusions 4a formed through the steps shown in FIG. 4D is prepared. This copper plate 4y is the same as the copper plate employed in the first embodiment.

次に、図１３（Ｂ）に示すように、リソグラフィ技術を用いて各半導体モジュール形成領域１０内において突起部４ａを含む再配線パターン形成領域にレジストマスクＰＲ３を形成する。なお、レジストマスクＰＲ２を設けた面と反対側（表面Ｓ２）にはレジスト保護膜（図示せず）を形成して銅板４ｙを保護しておく。   Next, as shown in FIG. 13B, a resist mask PR3 is formed in the rewiring pattern formation region including the protrusions 4a in each semiconductor module formation region 10 by using a lithography technique. Note that a resist protective film (not shown) is formed on the opposite side (surface S2) to the surface on which the resist mask PR2 is provided to protect the copper plate 4y.

次に、図１３（Ｃ）に示すように、レジストマスクＰＲ３をマスクとして塩化第二鉄溶液などの薬液を用いたウェットエッチング処理を行い、銅板４ｙの表面Ｓ２の反対側の面において、再配線パターン形成領域を除く領域をハーフエッチする。これにより、銅板４ｙの表面Ｓ２の反対側の面に再配線パターン形成領域を凸部５０とする凹凸が形成される。この凹凸の段差は後述する再配線パターン４に相当する厚さと同等であることが望ましい。   Next, as shown in FIG. 13C, a wet etching process using a chemical solution such as ferric chloride solution is performed using the resist mask PR3 as a mask, and rewiring is performed on the surface opposite to the surface S2 of the copper plate 4y. The region excluding the pattern formation region is half-etched. Thereby, the unevenness | corrugation which makes the rewiring pattern formation area the convex part 50 is formed in the surface on the opposite side to the surface S2 of the copper plate 4y. It is desirable that the uneven step be equal to the thickness corresponding to the rewiring pattern 4 described later.

次に、図１３（Ｄ）に示すように、レジストマスクＰＲ３およびレジスト保護膜を除去する。これにより、所定の厚さに加工され、表面Ｓ２に所定の突起部４ａが一体的に設けられるとともに、表面Ｓ２の反対側の面に再配線パターン形成領域を凸部５０とする凹凸が設けられた銅板４ｘが形成される。   Next, as shown in FIG. 13D, the resist mask PR3 and the resist protective film are removed. As a result, the predetermined protrusion 4a is integrally formed on the surface S2 by processing to a predetermined thickness, and unevenness with the rewiring pattern forming region as the convex portion 50 is provided on the surface opposite to the surface S2. A copper plate 4x is formed.

このように製造した突起部４ａおよび凸部５０を有する銅板４ｘを別途用意しておき、以下に説明する第５実施形態での半導体モジュールの製造プロセスに採用する。   The copper plate 4x having the protrusions 4a and the protrusions 50 manufactured as described above is separately prepared and employed in the semiconductor module manufacturing process in the fifth embodiment described below.

まず、図１４（Ａ）に示すように、半導体ウエハ３０の表面Ｓ１（上面側）において、半導体ウエハ３０と、突起部４ａおよび凸部５０を有する銅板４ｘとの間に絶縁層７を挟持する。   First, as shown in FIG. 14A, the insulating layer 7 is sandwiched between the semiconductor wafer 30 and the copper plate 4x having the protrusions 4a and the protrusions 50 on the surface S1 (upper surface side) of the semiconductor wafer 30. .

図１４（Ｂ）に示すように、上記のように挟持した上でプレス装置を用いて加圧成形することにより、半導体ウエハ３０、絶縁層７、及び銅板４ｘを一体化して重畳する。プレス加工条件は第１実施形態と同様の条件が採用される。この際、凸部５０に加わる圧力により、対応する突起部４ａ間の銅板４ｘは凹んだ状態に形成される。本実施の形態では、プレス加工の際に膜厚が薄くなっている凹部５２が絶縁層７に押し込まれやすいため、銅板４ｙが各突起部４ａを支点としてより一層撓みやすくなる。さらに絶縁層７を冷却して収縮させることにより、銅板４ｘは各突起部４ａを支点としてさらに撓み、図１４（Ｃ）に示すように、突起部４ａ間における絶縁層７は突起部４ａ側からその中央部に向かって徐々に膜厚が薄くなる凹形状の上面を有して形成される。これにより、銅板４ｘは絶縁層７の表面に沿ってその上面が凹形状に撓み、配線領域５ｂに対応する銅板４ｘは突起領域５ａに対応する銅板４ｘよりも半導体ウエハ３０側に凹んだ状態に仕上がる。   As shown in FIG. 14B, the semiconductor wafer 30, the insulating layer 7, and the copper plate 4 x are integrated and overlapped by pressing with a press apparatus after being sandwiched as described above. The press working conditions are the same as those in the first embodiment. At this time, the copper plate 4x between the corresponding protrusions 4a is formed in a recessed state by the pressure applied to the protrusions 50. In the present embodiment, since the recessed portion 52 having a thin film thickness is easily pushed into the insulating layer 7 during the press working, the copper plate 4y is further easily bent with the protrusions 4a as fulcrums. Further, by cooling and shrinking the insulating layer 7, the copper plate 4x is further bent with the respective protrusions 4a as fulcrums, and as shown in FIG. 14C, the insulating layer 7 between the protrusions 4a is formed from the protrusion 4a side. It is formed with a concave upper surface whose film thickness gradually decreases toward the center. Thereby, the upper surface of the copper plate 4x bends along the surface of the insulating layer 7 into a concave shape, and the copper plate 4x corresponding to the wiring region 5b is recessed to the semiconductor wafer 30 side than the copper plate 4x corresponding to the protruding region 5a. Finished.

次に、図１５に示すように、銅板４ｘの表面Ｓ２の反対側の面をエッチバックすることにより、再配線パターン４を形成する。   Next, as shown in FIG. 15, the rewiring pattern 4 is formed by etching back the surface opposite to the surface S2 of the copper plate 4x.

これ以降は先の図６（Ｂ）〜図６（Ｃ）で示した工程を経て第５実施形態における半導体モジュールが製造される。   Thereafter, the semiconductor module according to the fifth embodiment is manufactured through the steps shown in FIGS. 6B to 6C.

この第５実施形態における半導体モジュールの製造方法によれば、第１実施形態と同様の効果に加え、以下のような効果を得ることができる。   According to the manufacturing method of the semiconductor module in the fifth embodiment, the following effects can be obtained in addition to the same effects as those of the first embodiment.

（１１）半導体ウエハ３０、絶縁層７、及び銅板４ｘをプレス加工により一体化する際に、膜厚が薄くなっている凹部５２が絶縁層７に押し込まれやすいため、銅板４ｘが各突起部４ａを支点としてより一層撓みやすくなる。   (11) When the semiconductor wafer 30, the insulating layer 7, and the copper plate 4 x are integrated by pressing, the concave portion 52 having a thin film thickness is easily pushed into the insulating layer 7. It becomes easier to bend using as a fulcrum.

（第６実施形態）
図１６は本発明の第６実施形態に係る半導体モジュールを説明するための断面図である。本実施形態に係る半導体モジュールの基本的な構成は第１実施形態と同様である。第１実施形態と異なる点は、外部接続電極９の位置に対応して、再配線パターン４の表面Ｓ２側にダミー突起部６０が設けられていることである。このダミー突起部６０の頂部面は、半導体基板１に設けられた電極２には接続されておらず、保護膜３と接している。すなわち、ダミー突起部６０は半導体基板１とは電気的に接続されていない状態で前記半導体基板１に支持された突起部である。 (Sixth embodiment)
FIG. 16 is a cross-sectional view for explaining a semiconductor module according to a sixth embodiment of the present invention. The basic configuration of the semiconductor module according to this embodiment is the same as that of the first embodiment. The difference from the first embodiment is that a dummy protrusion 60 is provided on the surface S2 side of the rewiring pattern 4 corresponding to the position of the external connection electrode 9. The top surface of the dummy protrusion 60 is not connected to the electrode 2 provided on the semiconductor substrate 1 but is in contact with the protective film 3. That is, the dummy protrusion 60 is a protrusion supported by the semiconductor substrate 1 in a state where it is not electrically connected to the semiconductor substrate 1.

以下に、突起部およびダミー突起部を有する金属板（突起部４ａおよびダミー突起部６０が一体的に設けられた銅板４ｘ）の形成方法を説明する。図１７（Ａ）〜（Ｅ）は突起部およびダミー突起部を有する金属板の形成方法を説明するための断面図である。   Below, the formation method of the metal plate (copper plate 4x in which the projection part 4a and the dummy projection part 60 were integrally provided) which has a projection part and a dummy projection part is demonstrated. 17A to 17E are cross-sectional views for explaining a method of forming a metal plate having a protrusion and a dummy protrusion.

まず、図１７（Ａ）に示すように、少なくとも突起部４ａの高さと再配線パターン４の厚さとの和よりも大きい厚さを有する銅板４ｚを用意する。銅板４ｚの厚さは約１００μｍである。また、銅板４ｚとしては圧延された銅からなる圧延金属が採用される。   First, as shown in FIG. 17A, a copper plate 4z having a thickness that is at least larger than the sum of the height of the protrusion 4a and the thickness of the rewiring pattern 4 is prepared. The thickness of the copper plate 4z is about 100 μm. Moreover, the rolled metal which consists of rolled copper is employ | adopted as the copper plate 4z.

次に、図１７（Ｂ）に示すように、リソグラフィ技術を用いて各半導体モジュール形成領域１０内における突起部形成領域およびダミー突起部形成領域に、それぞれレジストマスクＰＲ１、レジストマスクＰＲ１’を形成する。ここで、突起部形成領域の配列は複数のスクライブライン１０ａによって複数の半導体モジュール形成領域１０に区画された半導体ウエハ３０における半導体基板１の各電極２の位置に対応している。また、本実施形態におけるレジストマスクＰＲ１’の配列は、外部接続電極９の位置に対応している。レジストマスクＰＲ１’の径はレジストマスクＰＲ１の径より小さい。たとえば、レジストマスクＰＲ１の径は１００μｍφ、レジストマスクＰＲ１’の径は５０μｍφである。なお、レジストマスクＰＲ１を設けた面と反対側（上面側）の全面にはレジスト保護膜（図示せず）を形成して銅板４ｚを保護しておく。   Next, as shown in FIG. 17B, a resist mask PR1 and a resist mask PR1 ′ are respectively formed in the protrusion formation area and the dummy protrusion formation area in each semiconductor module formation area 10 by using a lithography technique. . Here, the arrangement of the protrusion formation regions corresponds to the position of each electrode 2 of the semiconductor substrate 1 in the semiconductor wafer 30 partitioned into the plurality of semiconductor module formation regions 10 by the plurality of scribe lines 10a. Further, the arrangement of the resist mask PR 1 ′ in this embodiment corresponds to the position of the external connection electrode 9. The diameter of the resist mask PR1 'is smaller than the diameter of the resist mask PR1. For example, the diameter of the resist mask PR1 is 100 μmφ, and the diameter of the resist mask PR1 ′ is 50 μmφ. Note that a resist protective film (not shown) is formed on the entire surface opposite to the surface on which the resist mask PR1 is provided (upper surface side) to protect the copper plate 4z.

次に、図１７（Ｃ）に示すように、レジストマスクＰＲ１およびレジストマスクＰＲ１’をマスクとして塩化第二鉄溶液などの薬液を用いたウェットエッチング処理を行い、銅板４ｙの表面Ｓ２から突出する所定の円錐台パターンの突起部４ａおよびダミー突起部６０を形成する。ダミー突起部６０の高さは突起部４ａの高さより低くなっている。このようなダミー突起部６０はレジストマスクＰＲ１およびレジストマスクＰＲ１’をマスクとして銅板４ｙの表面Ｓ２をエッチングし、さらにオーバーエッチングを施すことにより形成することができる。   Next, as shown in FIG. 17C, a wet etching process using a chemical solution such as a ferric chloride solution is performed using the resist mask PR1 and the resist mask PR1 ′ as a mask, and a predetermined protrusion protruding from the surface S2 of the copper plate 4y. The projection 4a and the dummy projection 60 of the truncated cone pattern are formed. The height of the dummy protrusion 60 is lower than the height of the protrusion 4a. Such a dummy protrusion 60 can be formed by etching the surface S2 of the copper plate 4y using the resist mask PR1 and the resist mask PR1 'as a mask, and further performing overetching.

次に、図１７（Ｄ）に示すように、レジストマスクＰＲ１およびレジスト保護膜を除去する。これにより、銅板４ｙの表面Ｓ２に突起部４ａおよびダミー突起部６０が一体的に形成される。なお、レジストマスクＰＲ１およびレジストマスクＰＲ１’に代えて銀（Ａｇ）などの金属マスクを採用してもよい。この場合には銅板４ｚとのエッチング選択比が十分確保されるため、突起部４ａおよびダミー突起部６０のパターニングのさらなる微細化を図ることが可能となる。   Next, as shown in FIG. 17D, the resist mask PR1 and the resist protective film are removed. Thereby, the protrusion 4a and the dummy protrusion 60 are integrally formed on the surface S2 of the copper plate 4y. Note that a metal mask such as silver (Ag) may be employed instead of the resist mask PR1 and the resist mask PR1 '. In this case, since the etching selection ratio with the copper plate 4z is sufficiently ensured, the patterning of the protrusions 4a and the dummy protrusions 60 can be further miniaturized.

次に、図１７（Ｅ）に示すように、塩化第二鉄溶液などの薬液を用いたウェットエッチング処理などにより、表面Ｓ２の反対側から銅板４ｙの全体をエッチングすることにより銅板４ｙを薄膜化する。この際、表面Ｓ２にはレジスト保護膜（図示せず）を形成して突起部４ａ、ダミー突起部６０および銅板４ｙを保護しておき、エッチング処理後にレジスト保護膜を除去する。これにより、所定の厚さ（再配線パターン４の厚さ）に加工され、表面Ｓ２に所定の突起部４ａおよびダミー突起部６０が一体的に設けられた銅板４ｘが形成される。なお、銅板４ｘは本発明の「金属板」の一例である。   Next, as shown in FIG. 17E, the entire copper plate 4y is etched from the opposite side of the surface S2 by a wet etching process using a chemical solution such as ferric chloride solution to reduce the thickness of the copper plate 4y. To do. At this time, a resist protective film (not shown) is formed on the surface S2 to protect the protrusions 4a, the dummy protrusions 60, and the copper plate 4y, and the resist protective film is removed after the etching process. As a result, the copper plate 4x is processed to have a predetermined thickness (the thickness of the rewiring pattern 4), and the predetermined protrusion 4a and the dummy protrusion 60 are integrally provided on the surface S2. The copper plate 4x is an example of the “metal plate” in the present invention.

このように製造した突起部４ａおよびダミー突起部６０を有する銅板４ｘを別途用意しておき、以下に説明する第６実施形態での半導体モジュールの製造プロセスに採用する。図１８および図１９は第６実施形態に係る半導体モジュールの製造プロセスを説明するための断面図である。   The copper plate 4x having the protrusions 4a and the dummy protrusions 60 manufactured as described above is prepared separately and used in the semiconductor module manufacturing process in the sixth embodiment described below. 18 and 19 are cross-sectional views for explaining a manufacturing process for a semiconductor module according to the sixth embodiment.

まず、図１８（Ａ）に示すように、あらかじめ表面Ｓ１（上面側）に電極２および保護膜３を有する半導体モジュール形成領域１０が形成された半導体ウエハ３０を用意する。なお、半導体ウエハ３０は、第１実施形態の図５（Ａ）に示したものと同様である。   First, as shown in FIG. 18A, a semiconductor wafer 30 is prepared in which a semiconductor module forming region 10 having an electrode 2 and a protective film 3 is formed in advance on the surface S1 (upper surface side). The semiconductor wafer 30 is the same as that shown in FIG. 5A of the first embodiment.

次に、図１８（Ｂ）に示すように、半導体ウエハ３０上（表面Ｓ１側）において、半導体ウエハ３０と、突起部４ａおよびダミー突起部６０が一体的に形成された銅板４ｘとの間に絶縁層７を挟持するように配置する。その絶縁層７の厚さは突起部４ａの高さと同程度の約３５μｍである。なお、突起部４ａを有する銅板４ｘの形成方法は上記の通りである。   Next, as shown in FIG. 18B, on the semiconductor wafer 30 (on the surface S1 side), between the semiconductor wafer 30 and the copper plate 4x on which the protrusions 4a and the dummy protrusions 60 are integrally formed. It arrange | positions so that the insulating layer 7 may be pinched | interposed. The thickness of the insulating layer 7 is about 35 μm, which is the same as the height of the protrusion 4a. In addition, the formation method of the copper plate 4x which has the projection part 4a is as above-mentioned.

図１８（Ｃ）に示すように、上記のように絶縁層７を挟持した状態でプレス装置を用いて加圧成形することにより、半導体ウエハ３０、絶縁層７及び銅板４ｘを一体化させる。プレス加工時の圧力および温度は、それぞれ約５ＭＰａおよび２００℃である。このプレス加工により、絶縁層７はその粘度が低下し、塑性流動を起こす。これにより、突起部４ａが絶縁層７を貫通し、突起部４ａと電極２とが電気的に接続される。なお、突起部４ａが先端部４ａ１に近づくにつれて径が細くなるように形成された側面部４ａ２を有することにより、突起部４ａが絶縁層７をスムースに貫通する。この結果、突起部４ａと電極２との界面から絶縁層７が効果的に押し出されて絶縁層７の一部が界面に残存しにくくなる。一方、ダミー突起部６０は突起部４ａに比べて高さが低いため、絶縁層７に食い込んだ状態となっており、ダミー突起部６０の頂部面と保護膜３との間に絶縁層７が介在している。   As shown in FIG. 18C, the semiconductor wafer 30, the insulating layer 7, and the copper plate 4 x are integrated by pressure molding using a press device with the insulating layer 7 sandwiched as described above. The pressure and temperature during pressing are about 5 MPa and 200 ° C., respectively. By this press working, the viscosity of the insulating layer 7 is lowered and plastic flow occurs. Thereby, the protrusion part 4a penetrates the insulating layer 7, and the protrusion part 4a and the electrode 2 are electrically connected. In addition, the protrusion 4a smoothly penetrates the insulating layer 7 by having the side surface part 4a2 formed so that the diameter becomes narrower as the protrusion 4a approaches the tip part 4a1. As a result, the insulating layer 7 is effectively pushed out from the interface between the protruding portion 4a and the electrode 2, and a part of the insulating layer 7 is less likely to remain at the interface. On the other hand, since the dummy protrusion 60 is lower in height than the protrusion 4 a, the dummy protrusion 60 is in a state of biting into the insulating layer 7, and the insulating layer 7 is interposed between the top surface of the dummy protrusion 60 and the protective film 3. Intervene.

図１８（Ｄ）に示すように、プレス加工後に銅板４ｘと接着した状態で絶縁層７を冷却して膜収縮させることにより、銅板４ｘは各突起部４ａを支点として凹形状に撓んでおり、突起部４ａ間における絶縁層７は突起部４ａ側からその中央部に向かって徐々に膜厚が薄くなる凹形状の上面を有するように形成される。こうして、銅板４ｘは絶縁層７の表面に沿って半導体ウエハ３０側に凹形状に撓み、配線領域５ｂの銅板４ｘの上面は突起領域５ａの銅板４ｘの上面よりも凹んだ状態に仕上がる。銅板４ｘが絶縁層７の表面に沿って半導体ウエハ３０側に凹形状に撓むことにより、ダミー突起部６０の先端部と保護膜３とが接触する。この結果、凹形状に撓んだ銅板４ｘがダミー突起部６０によって支持される。このため、ダミー突起部６０の高さにより銅板４ｘと保護膜３との間の距離が定まるため、ダミー突起部６０により銅板４ｘの凹形状、または撓み度合いを調整することができる。なお、冷却前に樹脂の完全硬化を行うことによって基点となる突起部が動かない状態とするが、その際には、たとえば、２４０℃で２時間の圧着加熱し、冷却中もプレスを行い室温に戻すことにより実現できる。   As shown in FIG. 18 (D), by cooling and shrinking the insulating layer 7 in a state where it is adhered to the copper plate 4x after the press working, the copper plate 4x is bent into a concave shape with each protrusion 4a as a fulcrum, The insulating layer 7 between the protrusions 4a is formed so as to have a concave upper surface whose film thickness gradually decreases from the protrusion 4a side toward the center. Thus, the copper plate 4x bends in a concave shape toward the semiconductor wafer 30 along the surface of the insulating layer 7, and the upper surface of the copper plate 4x in the wiring region 5b is finished in a state of being recessed from the upper surface of the copper plate 4x in the protruding region 5a. As the copper plate 4x bends in a concave shape toward the semiconductor wafer 30 along the surface of the insulating layer 7, the tip of the dummy protrusion 60 and the protective film 3 come into contact with each other. As a result, the copper plate 4x bent into the concave shape is supported by the dummy protrusions 60. For this reason, since the distance between the copper plate 4x and the protective film 3 is determined by the height of the dummy protrusion 60, the concave shape or the degree of bending of the copper plate 4x can be adjusted by the dummy protrusion 60. It should be noted that, by completely curing the resin before cooling, the protrusion serving as a base point does not move. In this case, for example, pressure heating is performed at 240 ° C. for 2 hours, and pressing is performed during cooling to room temperature. This can be realized by returning to

次に、図１９（Ａ）に示すように、リソグラフィ技術およびエッチング技術を用いて銅板４ｘを加工することにより、再配線パターン４を形成する。この再配線パターン４は突起部４ａが設けられた突起領域５ａとこれに連続して延在する配線領域５ｂとを有する。なお、配線領域５ｂにおける再配線パターン４は、先の銅板４ｘの凹形状の上面をそのまま反映し、突起領域５ａにおける再配線パターン４よりも半導体ウエハ３０側に凹んだ状態に仕上がっている。なお、ダミー突起部６０は、電極２の位置とは異なる位置に対応して突出している。本実施形態では、ダミー突起部６０はパッド電極領域５ｃに対応した位置に設置されている。また、本実施形態では、ダミー突起部６０は突起部４ａとは反対側の再配線パターン４の端部に設けられている。   Next, as shown in FIG. 19A, the rewiring pattern 4 is formed by processing the copper plate 4x using a lithography technique and an etching technique. The rewiring pattern 4 has a protruding region 5a provided with a protruding portion 4a and a wiring region 5b extending continuously from the protruding region 5a. The rewiring pattern 4 in the wiring region 5b reflects the concave upper surface of the copper plate 4x as it is, and is finished in a state of being recessed toward the semiconductor wafer 30 side than the rewiring pattern 4 in the protruding region 5a. Note that the dummy protrusion 60 protrudes at a position different from the position of the electrode 2. In the present embodiment, the dummy protrusion 60 is provided at a position corresponding to the pad electrode region 5c. In the present embodiment, the dummy protrusion 60 is provided at the end of the rewiring pattern 4 on the side opposite to the protrusion 4a.

図１９（Ｂ）に示すように、ソルダーレジスト層８を、再配線パターン４のパッド電極領域５ｃに開口部を有し、絶縁層７および再配線パターン４を覆うように形成する。このソルダーレジスト層８は再配線パターン４の保護膜として機能する。ソルダーレジスト層８にはエポキシ樹脂などが採用され、その膜厚は、たとえば、約４０μｍである。そして、はんだ印刷法を用いて再配線パターン４のパッド電極領域５ｃに外部接続端子として機能する外部接続電極（はんだボール）９を形成する。具体的には、樹脂とはんだ材をペースト状にしたはんだペーストをスクリーンマスクにより所望の箇所に印刷し、はんだ溶融温度に加熱することで外部接続電極９を形成する。すなわち、パッド電極領域５ｃにおいて、再配線パターン４の表面Ｓ２にダミー突起部６０が形成され、再配線パターン４の表面Ｓ２の反対側に外部接続電極９が形成される。   As shown in FIG. 19B, the solder resist layer 8 is formed so as to have an opening in the pad electrode region 5 c of the rewiring pattern 4 and cover the insulating layer 7 and the rewiring pattern 4. The solder resist layer 8 functions as a protective film for the rewiring pattern 4. An epoxy resin or the like is employed for the solder resist layer 8 and has a film thickness of, for example, about 40 μm. Then, external connection electrodes (solder balls) 9 functioning as external connection terminals are formed in the pad electrode region 5c of the rewiring pattern 4 using a solder printing method. Specifically, the external connection electrode 9 is formed by printing a solder paste made of a resin and a solder material in a paste form on a desired location using a screen mask and heating to a solder melting temperature. That is, in the pad electrode region 5c, the dummy protrusion 60 is formed on the surface S2 of the rewiring pattern 4, and the external connection electrode 9 is formed on the opposite side of the surface S2 of the rewiring pattern 4.

次に、図１９（Ｃ）に示すように、複数の半導体モジュール形成領域１０（半導体基板１）を区画するスクライブライン１０ａに沿って半導体ウエハ３０の裏面（下面側）から半導体ウエハ３０をダイシングすることにより半導体モジュールに個別化する。この後、個別化された半導体モジュールに対して薬液による洗浄処理を行うことで、ダイシング時に発生する残渣などを除去する。   Next, as shown in FIG. 19C, the semiconductor wafer 30 is diced from the back surface (lower surface side) of the semiconductor wafer 30 along the scribe line 10a that partitions the plurality of semiconductor module formation regions 10 (semiconductor substrate 1). Individualized into a semiconductor module. Thereafter, a cleaning process using a chemical solution is performed on the individualized semiconductor module to remove residues generated during dicing.

これらの工程により先の図１６に示した第６実施形態の半導体モジュールが製造される。   Through these steps, the semiconductor module of the sixth embodiment shown in FIG. 16 is manufactured.

この第６実施形態における半導体モジュールの製造方法によれば、第１実施形態と同様の効果に加え、以下のような効果を得ることができる。   According to the manufacturing method of the semiconductor module in the sixth embodiment, the following effects can be obtained in addition to the same effects as those of the first embodiment.

（１２）プレス加工の際に、銅板４ｘの表面Ｓ２側に設けられたダミー突起部６０の頂部面と保護膜３とが接触しているため、凹形状に撓んだ銅板４ｘがダミー突起部６０によって支持される。このため、ダミー突起部６０の高さにより銅板４ｘと保護膜３との間の距離が定まるため、ダミー突起部６０により銅板４ｘの凹形状または撓み度合いを調整することができる。特に、ダミー突起部６０を突起部４ａとは反対側の再配線パターン４の端部に設けることにより、再配線パターン４の凹形状または撓み度合いを調整することができる。
（１３）パッド電極領域５ｃにおいて、再配線パターン４の表面Ｓ２にダミー突起部６０を形成し、再配線パターン４の表面Ｓ２の反対側に外部接続電極９を形成することにより、外部接続電極９がダミー突起部６０によって支持される。このため、外部接続電極９の上下方向の位置のずれが生じにくくなり、外部接続電極９を実装基板等に接続する場合の接続信頼性が向上する。
（１４）再配線パターン４から絶縁層７内に突出するダミー突起部６０を設けたことで、半導体基板１から発生する熱がダミー突起部６０を介して再配線パターン４に伝導するようになる。このため、ダミー突起部６０を設けない場合に比べ、半導体基板１からの熱を再配線パターン４へ放熱する際の熱抵抗が減少し、半導体モジュールとしての放熱性が向上する。この結果、半導体モジュールの温度上昇が抑制され、再配線パターン４と絶縁層７との間の熱応力が低減されるので、再配線パターン４が絶縁層７からの剥離することが防止される。 (12) Since the top surface of the dummy protrusion 60 provided on the surface S2 side of the copper plate 4x and the protective film 3 are in contact with each other during the press working, the copper plate 4x bent into the concave shape is the dummy protrusion. 60. For this reason, since the distance between the copper plate 4 x and the protective film 3 is determined by the height of the dummy protrusion 60, the concave shape or the degree of bending of the copper plate 4 x can be adjusted by the dummy protrusion 60. In particular, the concave shape or the degree of bending of the rewiring pattern 4 can be adjusted by providing the dummy protrusion 60 at the end of the rewiring pattern 4 on the side opposite to the protrusion 4a.
(13) In the pad electrode region 5c, the dummy protrusion 60 is formed on the surface S2 of the rewiring pattern 4, and the external connection electrode 9 is formed on the opposite side of the surface S2 of the rewiring pattern 4, thereby Is supported by the dummy protrusion 60. For this reason, the vertical displacement of the external connection electrode 9 is less likely to occur, and the connection reliability when the external connection electrode 9 is connected to a mounting substrate or the like is improved.
(14) By providing the dummy projection 60 that protrudes from the rewiring pattern 4 into the insulating layer 7, heat generated from the semiconductor substrate 1 is conducted to the rewiring pattern 4 through the dummy projection 60. . For this reason, compared with the case where the dummy protrusion 60 is not provided, the thermal resistance when the heat from the semiconductor substrate 1 is dissipated to the rewiring pattern 4 is reduced, and the heat dissipation as a semiconductor module is improved. As a result, the temperature rise of the semiconductor module is suppressed, and the thermal stress between the rewiring pattern 4 and the insulating layer 7 is reduced, so that the rewiring pattern 4 is prevented from peeling from the insulating layer 7.

なお、本発明は、ここまでで説明した各実施形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施形態も本発明の範囲に含まれうるものである。たとえば、各実施形態の構成を適宜組み合わせてもよい。   Note that the present invention is not limited to the embodiments described above, and various modifications such as design changes can be added based on the knowledge of those skilled in the art. The described embodiments can be included in the scope of the present invention. For example, you may combine the structure of each embodiment suitably.

上記第１実施形態では、半導体基板１の電極２のピッチをより広くするために、突起部４ａを絶縁層７に埋め込むようにして銅板４ｘ、絶縁層７、及び半導体基板１を積層させて再配線パターン４を形成し、再配線パターン４上に外部接続電極９を設けた例を示したが、本発明はこれに限らず、たとえば、突起部を有する銅板を用いて所定のパターンからなる配線層を繰り返し形成して多層化するようにしてもよい。これによれば、多層配線のビルドアップをより簡便に行うことができるとともに、多層配線内における各突起部の接続信頼性（耐熱信頼性）を向上させることができる。   In the first embodiment, the copper plate 4x, the insulating layer 7, and the semiconductor substrate 1 are laminated so that the protrusions 4a are embedded in the insulating layer 7 in order to increase the pitch of the electrodes 2 of the semiconductor substrate 1, and then re-applied. Although the example in which the wiring pattern 4 is formed and the external connection electrode 9 is provided on the rewiring pattern 4 has been shown, the present invention is not limited to this, for example, a wiring having a predetermined pattern using a copper plate having a protrusion Layers may be repeatedly formed to be multilayered. According to this, the build-up of the multilayer wiring can be performed more easily, and the connection reliability (heat resistance reliability) of each protrusion in the multilayer wiring can be improved.

上記第２実施形態では、銅からなる再配線パターン４のポスト部４ｃの露出面に外部接続電極９を設けた例を示したが、本発明はこれに限らず、たとえば、ポスト部４ｃの露出面に、選択めっき法を用いて金めっき層（電解Ａｕ／Ｎｉめっき膜）を形成した後、外部接続電極９を形成するようにしてもよい。このようにすることで、ポスト部と外部接続電極との間の接続信頼性を向上させることができる。   In the second embodiment, the example in which the external connection electrode 9 is provided on the exposed surface of the post portion 4c of the rewiring pattern 4 made of copper has been described. However, the present invention is not limited to this, and for example, the exposed portion of the post portion 4c. After forming a gold plating layer (electrolytic Au / Ni plating film) on the surface using a selective plating method, the external connection electrode 9 may be formed. By doing in this way, the connection reliability between a post part and an external connection electrode can be improved.

上記第４実施形態では、半導体素子を構成する集積回路と接続された電極２とこれに接続する突起部４ａを複数設け、こうした突起部４ａ間を接続する再配線パターン４（配線領域５ｂ１）を半導体基板１側に凹ませる例を示したが、本発明はこれに限らず、たとえば、電極２の一方に集積回路と接続されていないダミー電極を採用し、ダミー電極上の突起部と電極２上の突起部との間における再配線パターンを凹ませるようにしてもよい。また、突起部４ａの一方に電極２と接続していないダミー突起部を採用し、ダミー突起部と突起部との間における再配線パターンの上面を凹ませるようにしてもよい。こうした場合にも、上記効果を享受することができる。特にダミー突起部を設ける場合には、突起部の配置に関する設計自由度が向上するため、再配線パターン４の上面の凹み量Ｈ４をより制御しやすくなる。   In the fourth embodiment, a plurality of electrodes 2 connected to an integrated circuit constituting a semiconductor element and a plurality of protrusions 4a connected thereto are provided, and a rewiring pattern 4 (wiring region 5b1) connecting the protrusions 4a is provided. Although an example in which the semiconductor substrate 1 is recessed is shown, the present invention is not limited to this. For example, a dummy electrode that is not connected to an integrated circuit is adopted as one of the electrodes 2, and the protrusion on the dummy electrode and the electrode 2 The rewiring pattern between the upper protrusions may be recessed. Alternatively, a dummy protrusion not connected to the electrode 2 may be employed on one of the protrusions 4a, and the upper surface of the rewiring pattern between the dummy protrusion and the protrusion may be recessed. Even in such a case, the above effects can be enjoyed. In particular, in the case where a dummy protrusion is provided, the degree of freedom in design regarding the arrangement of the protrusion is improved, so that the amount of depression H4 on the upper surface of the rewiring pattern 4 can be controlled more easily.

上記第６実施形態では、突起部４ａより高さが低いダミー突起部６０を形成するために、オーバーエッチングが施されていたが、本発明はこれに限らず、たとえば、レジストマスクＰＲ１を選択的に除去し、レジストマスクＰＲ１’を残した状態で、突起部４ａの頂部面にめっき膜（たとえば、膜厚５μｍ）を形成してもよい。これにより、ダミー突起部６０の高さを突起部４ａの高さより低くすることができる。   In the sixth embodiment, overetching is performed to form the dummy protrusion 60 having a height lower than that of the protrusion 4a. However, the present invention is not limited to this, and for example, the resist mask PR1 is selectively used. Then, a plating film (for example, a film thickness of 5 μm) may be formed on the top surface of the protrusion 4a with the resist mask PR1 ′ remaining. Thereby, the height of the dummy projection part 60 can be made lower than the height of the projection part 4a.

上記実施形態では、銅板と一体的に設けた突起部を円錐台で、その先端部に近づくにつれて径（寸法）が細くなるように形成した例を示したが、本発明はこれに限らず、たとえば、所定の径を有する円柱状の突起部であってもよい。また、突起部として円錐台のものを採用したが、四角形などの多角形であってもよい。この場合にも、突起部に加わる剥離方向の応力が緩和され、半導体基板の電極と突起部との間の接続信頼性（耐熱信頼性）を向上させることができる。   In the above embodiment, the example in which the protrusion provided integrally with the copper plate is a truncated cone and the diameter (dimension) is reduced as it approaches the tip, but the present invention is not limited thereto, For example, a cylindrical protrusion having a predetermined diameter may be used. Moreover, although the thing of a truncated cone was employ | adopted as a projection part, polygons, such as a rectangle, may be sufficient. Also in this case, the stress in the peeling direction applied to the protruding portion is relieved, and the connection reliability (heat resistance reliability) between the electrode of the semiconductor substrate and the protruding portion can be improved.

上記実施形態では、絶縁層を介して銅板と半導体ウエハを圧着する工程において、平面的に膜厚が均一な絶縁層を採用した例を示したが、本発明はこれに限らず、たとえば、再配線パターンを凹ませたい領域に対応する部分の絶縁層に、リソグラフィ技術およびエッチング技術を用いて予め凹部を形成しておき、こうした凹部を有する絶縁層を介して銅板と半導体ウエハを圧着するようにしてもよい。   In the above embodiment, an example in which an insulating layer having a uniform thickness in a plane is employed in the step of pressure-bonding the copper plate and the semiconductor wafer via the insulating layer is not limited to this. A recess is formed in advance in the insulating layer corresponding to the region where the wiring pattern is to be recessed by using lithography technology and etching technology, and the copper plate and the semiconductor wafer are pressure-bonded through the insulating layer having such a recess. May be.

（第７実施形態）
図２０は本発明の第７実施形態に係る半導体モジュールの概略断面図である。 (Seventh embodiment)
FIG. 20 is a schematic cross-sectional view of a semiconductor module according to the seventh embodiment of the present invention.

第７実施形態の半導体モジュールにおける半導体基板１には、基材としてＰ型シリコン基板１ａが採用され、周知の技術によりその内部に所定の電気回路などの半導体素子２が形成されている。そして、Ｐ型シリコン基板１ａの表面Ｓには、半導体素子（たとえば、ＬＳＩ素子）２と電気的に接続された電極２ａと、半導体素子２と電気的に接続されていないダミー電極２ｂとが形成されている。さらに、Ｐ型シリコン基板１ａ上には半導体素子２を保護するための保護膜３が設けられている。なお、電極２ａおよびダミー電極２ｂの材料にはアルミニウム（Ａｌ）や銅（Ｃｕ）などの金属が採用され、保護膜３にはシリコン酸化膜（ＳｉＯ２）やシリコン窒化膜（ＳｉＮ）などの絶縁膜が採用される。 The semiconductor substrate 1 in the semiconductor module of the seventh embodiment employs a P-type silicon substrate 1a as a base material, and a semiconductor element 2 such as a predetermined electric circuit is formed therein by a known technique. On the surface S of the P-type silicon substrate 1a, an electrode 2a electrically connected to the semiconductor element (for example, an LSI element) 2 and a dummy electrode 2b not electrically connected to the semiconductor element 2 are formed. Has been. Further, a protective film 3 for protecting the semiconductor element 2 is provided on the P-type silicon substrate 1a. A metal such as aluminum (Al) or copper (Cu) is employed as the material of the electrode 2a and the dummy electrode 2b, and the protective film 3 is an insulating material such as a silicon oxide film (SiO 2 ) or a silicon nitride film (SiN). A membrane is employed.

電極２ａおよびダミー電極２ｂの上には絶縁層７が形成され、この絶縁層７上には所定のパターンを有する再配線パターン４が形成されている。そして、この再配線パターン４には、再配線パターン４と一体的に形成されるとともに、絶縁層７を貫通して電極２ａに接する第１の導体部４ａが形成されている。さらに、第１の導体部４ａが突出する面と同じ側に、絶縁層７を貫通してダミー電極２ｂに接する第２の導体部４ｂが一体的に設けられている。   An insulating layer 7 is formed on the electrode 2a and the dummy electrode 2b, and a rewiring pattern 4 having a predetermined pattern is formed on the insulating layer 7. The rewiring pattern 4 is formed integrally with the rewiring pattern 4, and a first conductor portion 4 a that penetrates the insulating layer 7 and contacts the electrode 2 a is formed. Further, a second conductor portion 4b penetrating the insulating layer 7 and in contact with the dummy electrode 2b is integrally provided on the same side as the surface from which the first conductor portion 4a protrudes.

再配線パターン４の上面（第１の導体部４ａと第２の導体部４ｂが突出する面とは反対側の面）側には、第２の導体部４ｂと重畳する位置に外部接続電極（はんだボール）９が設けられている。そして、半導体基板１上の絶縁層７および再配線パターン４を覆うようにソルダーレジスト層８が設けられ、外部接続電極９はこのソルダーレジスト層８から上方に突出し露出している。   On the upper surface of the rewiring pattern 4 (the surface opposite to the surface from which the first conductor portion 4a and the second conductor portion 4b protrude), the external connection electrode (in the position overlapping the second conductor portion 4b) Solder balls) 9 are provided. A solder resist layer 8 is provided so as to cover the insulating layer 7 and the rewiring pattern 4 on the semiconductor substrate 1, and the external connection electrode 9 protrudes upward from the solder resist layer 8 and is exposed.

なお、半導体基板１は本発明の「基板」、半導体素子２は本発明の「半導体素子」、電極２ａは本発明の「第１の電極」、ダミー電極２ｂは本発明の「第２の電極」、第１の導体部４ａは本発明の「第１の導体部」、第２の導体部４ｂは本発明の「第２の導体部」、絶縁層７は本発明の「絶縁層」、再配線パターン４は本発明の「配線層」、及び外部接続電極９は本発明の「外部電極」の一例である。   The semiconductor substrate 1 is the “substrate” of the present invention, the semiconductor element 2 is the “semiconductor element” of the present invention, the electrode 2a is the “first electrode” of the present invention, and the dummy electrode 2b is the “second electrode” of the present invention. The first conductor portion 4a is the “first conductor portion” of the present invention, the second conductor portion 4b is the “second conductor portion” of the present invention, the insulating layer 7 is the “insulating layer” of the present invention, The rewiring pattern 4 is an example of the “wiring layer” in the present invention, and the external connection electrode 9 is an example of the “external electrode” in the present invention.

（製造方法）
図２１は各導体部を有する銅板の形成方法を説明するための概略断面図である。 (Production method)
FIG. 21 is a schematic cross-sectional view for explaining a method of forming a copper plate having each conductor portion.

まず、図２１（Ａ）に示すように、少なくとも第１の導体部４ａ（または第２の導体部４ｂ）の高さと再配線パターン４の厚さとの和よりも大きい厚さを有する導電体、たとえば、銅板４ｚを用意する。銅板４ｚの厚さは約３００μｍである。また、銅板４ｚとしては圧延された銅からなる圧延金属が採用される。銅からなる圧延金属は、めっき処理などによって形成された銅からなる金属膜と比較すると、機械的強度の点において強く、再配線のための材料として優れている。   First, as shown in FIG. 21A, at least a conductor having a thickness larger than the sum of the height of the first conductor portion 4a (or the second conductor portion 4b) and the thickness of the rewiring pattern 4, For example, a copper plate 4z is prepared. The thickness of the copper plate 4z is about 300 μm. Moreover, the rolled metal which consists of rolled copper is employ | adopted as the copper plate 4z. The rolled metal made of copper is stronger in terms of mechanical strength than the metal film made of copper formed by plating or the like, and is excellent as a material for rewiring.

図２１（Ｂ）に示すように、リソグラフィ技術を用いて各半導体モジュール形成領域６内における導体部形成領域にレジストマスクＰＲを形成する。ここで、導体部形成領域の配列は半導体基板１の各電極（電極２ａ、ダミー電極２ｂ）の位置に対応している。   As shown in FIG. 21B, a resist mask PR is formed in the conductor portion formation region in each semiconductor module formation region 6 by using a lithography technique. Here, the arrangement of the conductor forming regions corresponds to the position of each electrode (electrode 2a, dummy electrode 2b) of the semiconductor substrate 1.

図２１（Ｃ）に示すように、レジストマスクＰＲをマスクとして、薬液を用いたウェットエッチング処理を行い、銅板４ｚを加工する。これにより、銅板４ｙの下面側から突出する第１の導体部４ａおよび第２の導体部４ｂを一括して形成する。この際、第１の導体部４ａは、円錐台形状に設けられ、その具体的な形状は、半導体基板１の電極２ａとの接触面と平行な先端部４ａ１と、この先端部４ａ１に近づくにつれて径（寸法）が細くなるように形成された側面部４ａ２とを備えており、円錐形の先端部を除去しその断面形状が台形状をなしている。第１の導体部４ａの高さは約３５μｍとし、第１の導体部４ａの先端（先端部４ａ１）の径および基面（銅板との連結部）の径はそれぞれ約３０μｍφおよび約４０μｍφとしている。なお、本実施形態では、第２の導体部４ｂは、同様に加工され、第１の導体部４ａと同じ円錐台形状に仕上がっている。   As shown in FIG. 21C, a wet etching process using a chemical solution is performed using the resist mask PR as a mask to process the copper plate 4z. Thereby, the 1st conductor part 4a and the 2nd conductor part 4b which protrude from the lower surface side of the copper plate 4y are formed collectively. At this time, the first conductor portion 4a is provided in a truncated cone shape, and a specific shape thereof is a tip portion 4a1 parallel to the contact surface with the electrode 2a of the semiconductor substrate 1, and as the tip portion 4a1 approaches. And a side surface portion 4a2 formed so as to have a small diameter (dimension), and the conical tip portion is removed to form a trapezoidal cross section. The height of the first conductor portion 4a is about 35 μm, and the diameter of the tip (tip portion 4a1) and the base surface (connecting portion with the copper plate) of the first conductor portion 4a are about 30 μmφ and about 40 μmφ, respectively. . In the present embodiment, the second conductor portion 4b is processed in the same manner and finished in the same truncated cone shape as the first conductor portion 4a.

図２１（Ｄ）に示すように、レジストマスクＰＲを除去する。これにより、銅板４ｙの一方の面側（下面側）に対して第１の導体部４ａおよび第２の導体部４ｂが一体的に形成される。   As shown in FIG. 21D, the resist mask PR is removed. Thereby, the 1st conductor part 4a and the 2nd conductor part 4b are integrally formed with respect to one surface side (lower surface side) of the copper plate 4y.

図２１（Ｅ）に示すように、薬液を用いたウェットエッチング処理により、上面側（各導体部が突出する面とは反対側の面）から銅板４ｙの全体をエッチングすることにより銅板４ｙを薄膜化する。これにより、所定の厚さ（再配線パターン４の厚さ）に加工され、一方の面側（下面側）に所定の第１の導体部４ａおよび第２の導体部４ｂが一体的に設けられた銅板４ｘが形成される。本実施形態の銅板４ｘの厚さは約２０μｍである。なお、銅板４ｘは本発明の「導電体」の一例である。   As shown in FIG. 21E, a thin copper plate 4y is formed by etching the entire copper plate 4y from the upper surface side (surface opposite to the surface from which each conductor portion protrudes) by wet etching using a chemical solution. Turn into. Thus, the predetermined thickness (the thickness of the rewiring pattern 4) is processed, and the predetermined first conductor portion 4a and the second conductor portion 4b are integrally provided on one surface side (lower surface side). A copper plate 4x is formed. The thickness of the copper plate 4x of this embodiment is about 20 μm. The copper plate 4x is an example of the “conductor” in the present invention.

このように製造した第１の導体部４ａおよび第２の導体部４ｂを有する銅板４ｘを別途用意しておき、以下に説明する第７実施形態での半導体モジュールの製造プロセスに採用する。図２２および図２３は第７実施形態に係る半導体モジュールの製造プロセスを説明するための概略断面図である。   The copper plate 4x having the first conductor portion 4a and the second conductor portion 4b manufactured as described above is separately prepared and employed in the semiconductor module manufacturing process in the seventh embodiment described below. 22 and 23 are schematic cross-sectional views for explaining a semiconductor module manufacturing process according to the seventh embodiment.

まず、図２２（Ａ）に示すように、Ｐ型シリコン基板１ａに対してスクライブライン５により区画した複数の半導体モジュール形成領域６を設けた半導体基板１を用意する。半導体基板１の表面Ｓ側には、半導体モジュール形成領域６ごとに、半導体素子２、電極２ａ、ダミー電極２ｂ、及び保護膜３が形成されている。なお、このような半導体基板１は、通常のリソグラフィ技術、エッチング技術、イオン注入技術、成膜技術、及び熱処理技術などを組み合わせた半導体製造プロセスにより製造される。   First, as shown in FIG. 22A, a semiconductor substrate 1 provided with a plurality of semiconductor module forming regions 6 partitioned by a scribe line 5 with respect to a P-type silicon substrate 1a is prepared. On the surface S side of the semiconductor substrate 1, the semiconductor element 2, the electrode 2 a, the dummy electrode 2 b, and the protective film 3 are formed for each semiconductor module formation region 6. Note that such a semiconductor substrate 1 is manufactured by a semiconductor manufacturing process that combines a normal lithography technique, an etching technique, an ion implantation technique, a film forming technique, a heat treatment technique, and the like.

図２２（Ｂ）に示すように、半導体基板１と、第１の導体部４ａおよび第２の導体部４ｂが一体的に形成された銅板４ｘとの間に絶縁層７を挟持するように配置する。絶縁層７の厚さは第１の導体部４ａおよび第２の導体部４ｂの高さと同程度の約３５μｍである。絶縁層７としては加圧したときに塑性流動を引き起こす材料が好ましい。その材料としては、たとえば、エポキシ系熱硬化型樹脂が挙げられる。なお、第１の導体部４ａおよび第２の導体部４ｂを有する銅板４ｘの形成方法は前述の通りである。   As shown in FIG. 22 (B), the insulating layer 7 is sandwiched between the semiconductor substrate 1 and the copper plate 4x in which the first conductor portion 4a and the second conductor portion 4b are integrally formed. To do. The thickness of the insulating layer 7 is about 35 μm, which is about the same as the height of the first conductor portion 4a and the second conductor portion 4b. The insulating layer 7 is preferably a material that causes plastic flow when pressed. Examples of the material include an epoxy thermosetting resin. In addition, the formation method of the copper plate 4x which has the 1st conductor part 4a and the 2nd conductor part 4b is as above-mentioned.

図２２（Ｃ）に示すように、上記のように挟持した上でプレス装置を用いて加圧成形することにより、半導体基板１、絶縁層７、及び銅板４ｘを一体化させる。プレス加工時の圧力および温度はそれぞれ約５ＭＰａおよび２００℃である。このプレス加工により、絶縁層７はその粘度が低下し、塑性流動を起こす。これにより、第１の導体部４ａは絶縁層７を貫通し、第１の導体部４ａと電極２ａとが電気的に接続される。さらに、第２の導体部４ｂが絶縁層７を貫通し、第２の導体部４ｂとダミー電極２ｂとが接するように形成される。なお、第１の導体部４ａがその先端部４ａ１に近づくにつれて径（寸法）が細くなるように形成された側面部４ａ２を有することにより、第１の導体部４ａが絶縁層７をスムースに貫通する。この結果、第１の導体部４ａと電極２ａとの界面から絶縁層７が効果的に押し出されるため絶縁層７の一部が界面に残存しにくくなる。   As shown in FIG. 22 (C), the semiconductor substrate 1, the insulating layer 7, and the copper plate 4x are integrated by press-molding using a pressing device after being sandwiched as described above. The pressure and temperature during pressing are about 5 MPa and 200 ° C., respectively. By this press working, the viscosity of the insulating layer 7 is lowered and plastic flow occurs. Thereby, the 1st conductor part 4a penetrates the insulating layer 7, and the 1st conductor part 4a and the electrode 2a are electrically connected. Further, the second conductor portion 4b penetrates the insulating layer 7, and the second conductor portion 4b and the dummy electrode 2b are in contact with each other. The first conductor portion 4a smoothly penetrates the insulating layer 7 by having the side surface portion 4a2 formed so that the diameter (dimension) becomes narrower as the first conductor portion 4a approaches the tip end portion 4a1. To do. As a result, since the insulating layer 7 is effectively pushed out from the interface between the first conductor portion 4a and the electrode 2a, a part of the insulating layer 7 hardly remains at the interface.

図２２（Ｄ）に示すように、リソグラフィ技術およびエッチング技術を用いて銅板４ｘを加工することにより所定のパターンを有する再配線パターン４を形成する。   As shown in FIG. 22D, a rewiring pattern 4 having a predetermined pattern is formed by processing a copper plate 4x using a lithography technique and an etching technique.

次に、図２３（Ａ）に示すように、半導体基板１上に設けた絶縁層７および再配線パターン４を覆うようにソルダーレジスト層８を形成する。このソルダーレジスト層８は再配線パターン４の保護膜として機能する。ソルダーレジスト層８にはエポキシ樹脂などが採用され、その膜厚は、たとえば、約４０μｍである。そして、このソルダーレジスト層８に対して再配線パターン４上の外部接続電極形成領域に開口部８ａを形成する。   Next, as shown in FIG. 23A, a solder resist layer 8 is formed so as to cover the insulating layer 7 and the rewiring pattern 4 provided on the semiconductor substrate 1. The solder resist layer 8 functions as a protective film for the rewiring pattern 4. An epoxy resin or the like is employed for the solder resist layer 8 and has a film thickness of, for example, about 40 μm. Then, an opening 8 a is formed in the external connection electrode formation region on the rewiring pattern 4 with respect to the solder resist layer 8.

続いて、はんだ印刷法を用いてソルダーレジスト層８の開口部８ａ内の再配線パターン４上に外部接続端子として機能する外部接続電極（はんだボール）９を形成する。具体的には、樹脂とはんだ材をペースト状にしたはんだペーストをスクリーンマスクにより所望の箇所に印刷し、はんだ溶融温度に加熱することで外部接続電極９を形成する。   Subsequently, external connection electrodes (solder balls) 9 functioning as external connection terminals are formed on the rewiring pattern 4 in the openings 8a of the solder resist layer 8 by using a solder printing method. Specifically, the external connection electrode 9 is formed by printing a solder paste made of a resin and a solder material in a paste form on a desired location using a screen mask and heating to a solder melting temperature.

図２３（Ｂ）に示すように、複数の半導体モジュール形成領域６を区画するスクライブライン５に沿ってダイシングすることにより半導体基板１を個別化する。この後、薬液による洗浄処理を行うことでダイシング時に発生する残渣などを除去する。   As shown in FIG. 23B, the semiconductor substrate 1 is individualized by dicing along the scribe lines 5 that divide the plurality of semiconductor module forming regions 6. Thereafter, a cleaning process using a chemical solution is performed to remove residues generated during dicing.

これらの工程により先の図２０に示した第７実施形態の半導体モジュールが製造される。   Through these steps, the semiconductor module of the seventh embodiment shown in FIG. 20 is manufactured.

この第７実施形態の半導体モジュールおよびその製造方法によれば、以下のような効果を得ることができるようになる。   According to the semiconductor module and the manufacturing method thereof of the seventh embodiment, the following effects can be obtained.

（１５）再配線パターン４から絶縁層７内に突出する第２の導体部４ｂを設けたことで、再配線パターン４と絶縁層７との間の接触面積が増加するとともに、第２の導体部４ｂのアンカー効果により、再配線パターン４と絶縁層７の界面（接触面）での密着性が向上する。このため、半導体モジュールの動作時に生じる熱応力により再配線パターン４が絶縁層７から剥離することを防止することができる。   (15) By providing the second conductor portion 4b protruding from the rewiring pattern 4 into the insulating layer 7, the contact area between the rewiring pattern 4 and the insulating layer 7 increases, and the second conductor Due to the anchor effect of the portion 4b, adhesion at the interface (contact surface) between the rewiring pattern 4 and the insulating layer 7 is improved. For this reason, it is possible to prevent the rewiring pattern 4 from being peeled off from the insulating layer 7 due to thermal stress generated during the operation of the semiconductor module.

（１６）再配線パターン４から絶縁層７内に突出する第２の導体部４ｂを設けたことで、半導体基板１から発生する熱が第２の導体部４ｂを介して再配線パターン４に伝導するようになる。このため、従来の第２の導体部４ｂを設けない場合に比べ、半導体基板１からの熱を再配線パターン４へ放熱する際の熱抵抗が減少し、半導体モジュールとしての放熱性が向上する。この結果、半導体モジュールの温度上昇が抑制され、再配線パターン４と絶縁層７との間の熱応力が低減されるので、再配線パターン４が絶縁層７からの剥離することが防止される。   (16) By providing the second conductor portion 4b protruding from the rewiring pattern 4 into the insulating layer 7, heat generated from the semiconductor substrate 1 is conducted to the rewiring pattern 4 through the second conductor portion 4b. To come. For this reason, compared with the case where the conventional 2nd conductor part 4b is not provided, the thermal resistance at the time of thermally radiating the heat from the semiconductor substrate 1 to the rewiring pattern 4 reduces, and the heat dissipation as a semiconductor module improves. As a result, the temperature rise of the semiconductor module is suppressed, and the thermal stress between the rewiring pattern 4 and the insulating layer 7 is reduced, so that the rewiring pattern 4 is prevented from peeling from the insulating layer 7.

（１７）第２の導体部４ｂを半導体基板１と接するようにしたことで、動作時に半導体基板１から発生する熱が第２の導体部４ｂを介して再配線パターン４に伝導されやすくなる。このため、上記（１６）の効果をより顕著に享受することができる。   (17) Since the second conductor portion 4b is in contact with the semiconductor substrate 1, heat generated from the semiconductor substrate 1 during operation is easily conducted to the rewiring pattern 4 through the second conductor portion 4b. For this reason, the effect of said (16) can be enjoyed more notably.

（１８）再配線パターン４上の、第２の導体部４ｂと畳重する位置に外部接続電極９を設けたことで、動作時に半導体基板１から発生する熱が第２の導体部４ｂと再配線パターン４を介してより効率的に外部に放出されるようになる。このため、上記（１６）または（１７）の効果より顕著に享受することができる。   (18) By providing the external connection electrode 9 on the rewiring pattern 4 at a position overlapping with the second conductor portion 4b, heat generated from the semiconductor substrate 1 during operation is regenerated with the second conductor portion 4b. It is more efficiently discharged to the outside through the wiring pattern 4. For this reason, it can enjoy notably from the effect of said (16) or (17).

（１９）第２の導体部４ｂの先端部を半導体基板１に設けたダミー電極２ｂと接触させたことで、その接触面は金属同士による接着状態となる。このため、半導体モジュールの温度が上昇する場合であっても、第２の導体部４ｂとダミー電極２ｂの熱膨張係数の差が小さいために、第２の導体部４ｂの先端部が絶縁性の樹脂材料と接触する場合に比べて、先端部における密着強度が向上する。この結果、再配線パターン４と絶縁層７の間の密着性をさらに向上させることができる。   (19) By bringing the tip of the second conductor portion 4b into contact with the dummy electrode 2b provided on the semiconductor substrate 1, the contact surface is in an adhesive state between metals. For this reason, even when the temperature of the semiconductor module rises, the difference between the thermal expansion coefficients of the second conductor portion 4b and the dummy electrode 2b is small, so that the tip of the second conductor portion 4b is insulative. Compared with the case of contacting with the resin material, the adhesion strength at the tip is improved. As a result, the adhesion between the rewiring pattern 4 and the insulating layer 7 can be further improved.

（２０）第２の導体部４ｂとダミー電極２ｂとを同一の金属（たとえば、銅）からなるようにすることで、第２の導体部４ｂとダミー電極２ｂの熱膨張係数が同じになる。このため、上記（１９）の効果をより顕著に享受することができる。   (20) The second conductor portion 4b and the dummy electrode 2b are made of the same metal (for example, copper), so that the second conductor portion 4b and the dummy electrode 2b have the same thermal expansion coefficient. For this reason, the effect of said (19) can be enjoyed more notably.

（２１）ダミー電極２ｂの露出部を金（Ａｕ）とし、第２の導体部４ｂの先端に金（Ａｕ）めっき処理を施した場合には、両者の接触後に熱処理を行うことによりＡｌとＡｕが合金化されるため、ダミー電極２ｂと第２の導体部４ｂとの密着性をさらに向上させることができる。   (21) When the exposed portion of the dummy electrode 2b is gold (Au) and the tip of the second conductor portion 4b is subjected to gold (Au) plating treatment, heat treatment is performed after the contact between the two, thereby causing Al and Au Therefore, the adhesion between the dummy electrode 2b and the second conductor portion 4b can be further improved.

（２２）第２の導体部４ｂの形成と埋設を、第１の導体部４ａの形成工程と圧着工程をそのまま利用して行うので、従来の薬液処理やプラズマ処理などによる密着性改善処理を別途行う場合に比べて、再配線パターン４と絶縁層７との間の密着性が向上した半導体モジュールを低コストで製造することができる。   (22) Since the formation and embedding of the second conductor portion 4b is performed using the first conductor portion 4a forming step and the crimping step as they are, the adhesion improving process by the conventional chemical treatment or plasma treatment is separately performed. Compared with the case where it performs, the semiconductor module which the adhesiveness between the rewiring pattern 4 and the insulating layer 7 improved can be manufactured at low cost.

（２３）第２の導体部４ｂを再配線パターン４からはみ出さないように形成する場合には、再配線パターン４のレイアウトを変更することなく第２の導体部４ｂを配置できる。   (23) When the second conductor 4b is formed so as not to protrude from the rewiring pattern 4, the second conductor 4b can be arranged without changing the layout of the rewiring pattern 4.

（２４）第２の導体部４ｂを配置したことで、プレス加工時の銅板４ｘ（加工後の再配線パターン４）のたわみを最適に調整することができる。このため、再配線パターン４のパターニング精度および微細化の向上に寄与することができる。   (24) By arranging the second conductor portion 4b, it is possible to optimally adjust the deflection of the copper plate 4x (redistribution pattern 4 after processing) during the press processing. For this reason, it can contribute to the improvement of the patterning precision and miniaturization of the rewiring pattern 4.

（第８実施形態）
図２４は本発明の第８実施形態に係る半導体モジュールを説明するための概略断面図である。第７実施形態と異なる箇所は、半導体基板１にダミー電極２ｂを配置せず、第２の導体部４ｂを半導体基板１の保護膜３に接するように形成していることである。それ以外については第７実施形態と同様である。 (Eighth embodiment)
FIG. 24 is a schematic cross-sectional view for explaining a semiconductor module according to the eighth embodiment of the present invention. The difference from the seventh embodiment is that the dummy electrode 2 b is not disposed on the semiconductor substrate 1, and the second conductor portion 4 b is formed so as to be in contact with the protective film 3 of the semiconductor substrate 1. The rest is the same as in the seventh embodiment.

この第８実施形態の半導体モジュールおよびその製造方法によれば、上記（１５）〜（１８）および（２２）〜（２４）の効果に加え、以下の効果を得ることができる。   According to the semiconductor module and the manufacturing method thereof according to the eighth embodiment, the following effects can be obtained in addition to the effects (15) to (18) and (22) to (24).

（２５）半導体基板１にダミー電極２ｂを設けないので、別途用意する半導体基板１に対して、再配線パターン４および第２の導体部４ｂに関するレイアウト自由度が向上する。このため、半導体モジュールの低コスト化を図ることができる。   (25) Since the dummy electrode 2b is not provided on the semiconductor substrate 1, the degree of freedom in layout regarding the rewiring pattern 4 and the second conductor portion 4b is improved with respect to the separately prepared semiconductor substrate 1. For this reason, cost reduction of a semiconductor module can be achieved.

（２６）銅板４ｘへの第１の導体部４ａの形成時に、第２の導体部４ｂを形成するだけの変更で、再配線パターン４と絶縁層７との間の密着性を向上させている。そのため、少なくとも上記（１５）〜（１８）に記載のような好適な半導体モジュールを容易に製造することができる。   (26) At the time of forming the first conductor portion 4a on the copper plate 4x, the adhesion between the rewiring pattern 4 and the insulating layer 7 is improved by only changing the second conductor portion 4b. . Therefore, a suitable semiconductor module as described in at least (15) to (18) can be easily manufactured.

（第９実施形態）
図２５は本発明の第９実施形態に係る半導体モジュールを説明するための概略断面図である。第８実施形態と異なる箇所は、外部接続電極９の直下に設けていた第２の導体部４ｂを第１の導体部４ａと外部接続電極９との間に配置していることである。それ以外については第８実施形態と同様である。 (Ninth embodiment)
FIG. 25 is a schematic cross-sectional view for explaining a semiconductor module according to the ninth embodiment of the present invention. The difference from the eighth embodiment is that the second conductor portion 4b provided immediately below the external connection electrode 9 is disposed between the first conductor portion 4a and the external connection electrode 9. The rest is the same as in the eighth embodiment.

この第９実施形態の半導体モジュールおよびその製造方法によれば、上記（１５）〜（１８）および（２２）〜（２４）の効果に加え、以下の効果を得ることができる。   According to the semiconductor module and the manufacturing method thereof of the ninth embodiment, the following effects can be obtained in addition to the effects (15) to (18) and (22) to (24).

（２７）第２の導体部４ｂを第１の導体部４ａと外部接続電極９との間に設けるようにしたことで、第２の導体部４ｂのレイアウト自由度が向上する。このため、第２の導体部４ｂを半導体基板１上のより効果的な再配線パターン部分に配置し、動作時に半導体基板１から発生する熱を再配線パターン４により効率的に伝導させることができる。この結果、上記（１６）または（１７）の効果より顕著に享受することができる。   (27) By providing the second conductor portion 4b between the first conductor portion 4a and the external connection electrode 9, the degree of freedom in layout of the second conductor portion 4b is improved. For this reason, the 2nd conductor part 4b can be arrange | positioned in the more effective rewiring pattern part on the semiconductor substrate 1, and the heat which generate | occur | produces from the semiconductor substrate 1 at the time of operation | movement can be efficiently conducted by the rewiring pattern 4. . As a result, it can be remarkably enjoyed from the effect (16) or (17).

（２８）第２の導体部４ｂを再配線パターン４からはみ出さないように形成する場合には、再配線パターン４のレイアウトを変更することなく第２の導体部４ｂを配置できるため、第２の導体部４ｂのレイアウト自由度がさらに向上する。   (28) When the second conductor portion 4b is formed so as not to protrude from the rewiring pattern 4, the second conductor portion 4b can be arranged without changing the layout of the rewiring pattern 4. The degree of freedom in layout of the conductor portion 4b is further improved.

次に、本発明の半導体モジュールを備えた携帯機器について説明する。なお、携帯機器として携帯電話に搭載する例を示すが、たとえば、個人用携帯情報端末（ＰＤＡ）、デジタルビデオカメラ（ＤＶＣ）、音楽プレーヤ、及びデジタルスチルカメラ（ＤＳＣ）といった電子機器であってもよい。   Next, a portable device provided with the semiconductor module of the present invention will be described. In addition, although the example mounted in a mobile telephone as a portable apparatus is shown, for example, it may be an electronic apparatus such as a personal digital assistant (PDA), a digital video camera (DVC), a music player, and a digital still camera (DSC). Good.

図２６は本発明の実施形態に係る半導体モジュールを備えた携帯電話の構成を示す図である。携帯電話１１０は、第１の筐体１１２と第２の筐体１１４が可動部１２０によって連結される構造になっている。第１の筐体１１２と第２の筐体１１４は可動部１２０を軸として回動可能である。第１の筐体１１２には文字や画像等の情報を表示する表示部１１８やスピーカ部１２４が設けられている。第２の筐体１１４には操作用ボタンなどの操作部１２２やマイク部１２６が設けられている。なお、本発明の各実施形態に係る半導体モジュールはこうした携帯電話１１０の内部に搭載されている。なお、このように、携帯電話に搭載した本発明の半導体モジュールとしては、各回路を駆動するための電源回路、ＲＦ発生するＲＦ発生回路、ＤＡＣ、エンコーダ回路、携帯電話の表示部に採用される液晶パネルの光源としてのバックライトの駆動回路などとして採用することが可能である。   FIG. 26 is a diagram showing a configuration of a mobile phone including the semiconductor module according to the embodiment of the present invention. The mobile phone 110 has a structure in which a first housing 112 and a second housing 114 are connected by a movable portion 120. The first housing 112 and the second housing 114 can be rotated about the movable portion 120 as an axis. The first housing 112 is provided with a display unit 118 and a speaker unit 124 that display information such as characters and images. The second housing 114 is provided with an operation unit 122 such as operation buttons and a microphone unit 126. The semiconductor module according to each embodiment of the present invention is mounted inside such a mobile phone 110. As described above, the semiconductor module of the present invention mounted on a mobile phone is employed in a power supply circuit for driving each circuit, an RF generating circuit for generating RF, a DAC, an encoder circuit, and a display unit of the mobile phone. It can be employed as a drive circuit for a backlight as a light source of a liquid crystal panel.

図２７は図２６に示した携帯電話の部分断面図（第１の筐体１１２の断面図）である。本発明の各実施形態に係る半導体モジュール１３０は、外部接続電極９を介してプリント基板１２８に搭載され、こうしたプリント基板１２８を介して表示部１１８などと電気的に接続されている。また、半導体モジュール１３０の裏面側（外部接続電極９とは反対側の面）には金属基板などの放熱基板１１６が設けられ、たとえば、半導体モジュール１３０から発生する熱を第１の筐体１１２内部に篭もらせることなく、効率的に第１の筐体１１２の外部に放熱することができるようになっている。   27 is a partial cross-sectional view of the mobile phone shown in FIG. 26 (cross-sectional view of the first housing 112). The semiconductor module 130 according to each embodiment of the present invention is mounted on the printed circuit board 128 through the external connection electrodes 9 and is electrically connected to the display unit 118 and the like through the printed circuit board 128. Further, a heat radiating substrate 116 such as a metal substrate is provided on the back surface side of the semiconductor module 130 (the surface opposite to the external connection electrode 9). For example, heat generated from the semiconductor module 130 is generated inside the first housing 112. The heat can be efficiently radiated to the outside of the first housing 112 without causing any trouble.

本発明の実施形態に係る半導体モジュールを備えた携帯機器によれば、以下の効果を得ることができる。   According to the mobile device including the semiconductor module according to the embodiment of the present invention, the following effects can be obtained.

（２９）第１実施形態乃至第６実施形態の半導体モジュールを用いた場合：半導体モジュール１３０の動作時に熱応力が発生した際に、突起部に加わる剥離方向（基板から引き離される方向）の応力が緩和され、半導体モジュールにおける電極と突起部との間の接続信頼性（耐熱信頼性）が向上するので、こうした半導体モジュール１３０を搭載した携帯機器の信頼性（耐熱信頼性）が向上する。   (29) When the semiconductor module of the first embodiment to the sixth embodiment is used: When thermal stress is generated during the operation of the semiconductor module 130, the stress in the peeling direction (direction to be separated from the substrate) applied to the protruding portion is applied. Since the connection reliability (heat resistance reliability) between the electrodes and the protrusions in the semiconductor module is improved, the reliability (heat resistance reliability) of the portable device on which the semiconductor module 130 is mounted is improved.

（３０）第７実施形態乃至第９実施形態の半導体モジュールを用いた場合：半導体モジュール１３０の動作時に生じる熱応力により半導体モジュール内の再配線パターン４が絶縁層７から剥離することが防止され、半導体モジュール１３０の信頼性（耐熱信頼性）が向上するので、こうした半導体モジュール１３０を搭載した携帯機器の信頼性（耐熱信頼性）が向上する。   (30) When using the semiconductor module of the seventh embodiment to the ninth embodiment: The rewiring pattern 4 in the semiconductor module is prevented from being peeled off from the insulating layer 7 due to the thermal stress generated during the operation of the semiconductor module 130; Since the reliability (heat resistance reliability) of the semiconductor module 130 is improved, the reliability (heat resistance reliability) of the portable device in which the semiconductor module 130 is mounted is improved.

（３１）放熱基板１１６を介して半導体モジュール１３０からの熱を効率的に外部に放熱することができるので、半導体モジュール１３０の温度上昇が抑制され、再配線パターン４と絶縁層７との間の熱応力が低減される。このため、放熱基板１１６を設けない場合に比べ、電極と突起部との間の接続信頼性（耐熱信頼性）が向上し、または、半導体モジュール内の再配線パターン４が絶縁層７から剥離することが防止され、半導体モジュール１３０の信頼性（耐熱信頼性）が向上する。この結果、携帯機器の信頼性（耐熱信頼性）を向上させることができる。   (31) Since the heat from the semiconductor module 130 can be efficiently radiated to the outside through the heat dissipation substrate 116, the temperature rise of the semiconductor module 130 is suppressed, and the space between the rewiring pattern 4 and the insulating layer 7 is reduced. Thermal stress is reduced. Therefore, the connection reliability (heat resistance reliability) between the electrode and the protrusion is improved or the rewiring pattern 4 in the semiconductor module is peeled off from the insulating layer 7 as compared with the case where the heat dissipation substrate 116 is not provided. Thus, the reliability (heat resistance reliability) of the semiconductor module 130 is improved. As a result, the reliability (heat resistance reliability) of the portable device can be improved.

（３２）上記実施形態で示したウエハレベルＣＳＰ（Chip Size Package）プロセスにより製造された半導体モジュール１３０は薄型化・小型化されるので、こうした半導体モジュール１３０を搭載した携帯機器の薄型化・小型化を図ることができる。   (32) Since the semiconductor module 130 manufactured by the wafer level CSP (Chip Size Package) process shown in the above embodiment is thinned and miniaturized, the portable device equipped with the semiconductor module 130 is thinned and miniaturized. Can be achieved.

なお、本発明は、第７実施形態以降の各実施形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施形態も本発明の範囲に含まれうるものである。たとえば、各実施形態の構成を適宜組み合わせてもよい。   The present invention is not limited to each of the seventh and subsequent embodiments, and various modifications such as design changes can be added based on the knowledge of those skilled in the art. The added embodiments can also be included in the scope of the present invention. For example, you may combine the structure of each embodiment suitably.

上記実施形態では、銅板と一体的に設けた各導体部を円錐台で、その先端部に近づくにつれて径が細くなるように形成した例を示したが、本発明はこれに限らない。たとえば、所定の径を有する円柱状の導体部であってもよい。また、導体部として円錐台のものを採用したが、四角形などの多角形であってもよい。こうした場合にも上記効果を享受することができる。   In the above-described embodiment, the example in which each conductor portion provided integrally with the copper plate is a truncated cone so that the diameter becomes narrower as it approaches the tip portion is shown, but the present invention is not limited to this. For example, a cylindrical conductor portion having a predetermined diameter may be used. Moreover, although the truncated cone is adopted as the conductor portion, it may be a polygon such as a quadrangle. Even in such a case, the above-mentioned effect can be enjoyed.

上記実施形態では、第１の導体部４ａと第２の導体部４ｂとを同一形状で同一寸法とした例を示したが、本発明はこれに限らず、たとえば、導体部の形状や寸法を互いに異なるようにしてもよい。   In the said embodiment, although the example which made the 1st conductor part 4a and the 2nd conductor part 4b the same shape and the same dimension was shown, this invention is not restricted to this, For example, the shape and dimension of a conductor part are shown. They may be different from each other.

上記実施形態では、電極２ａを再配置するための再配線パターン４ごとに第２の導体部４ｂを１箇所配置した例を示したが、本発明はこれに限らない。たとえば、第２の導体部４ｂを複数（２箇所以上）配置するようにしてもよい。この場合には第２の導体部４ｂごとの効果により、再配線パターン４と絶縁層７の界面（接触面）での密着性がさらに向上する。   In the said embodiment, although the example which has arrange | positioned one 2nd conductor part 4b for every rewiring pattern 4 for rearranging the electrode 2a was shown, this invention is not limited to this. For example, a plurality of (two or more) second conductor portions 4b may be arranged. In this case, the adhesion at the interface (contact surface) between the rewiring pattern 4 and the insulating layer 7 is further improved by the effect of each second conductor portion 4b.

上記実施形態では、第１の導体部４ａおよび第２の導体部４ｂを絶縁層７に埋め込むようにして銅板４ｘ、絶縁層７、及び半導体基板１を積層させて再配線パターン４を形成した後、この再配線パターン４上に外部接続電極９を設けた例を示したが、本発明はこれに限らない。たとえば、各導体部（下層の配線層と電気的に接続する第１の導体部と下層の配線層とは接続しない第２の導体部）を有する銅板を用いて所定のパターンからなる配線層を繰り返し形成して多層化するようにしてもよい。これによれば、多層配線のビルドアップをより簡便に行うことができるとともに、多層配線内における配線層の密着性（耐熱信頼性）を向上させることができる。   In the above embodiment, after forming the rewiring pattern 4 by laminating the copper plate 4x, the insulating layer 7, and the semiconductor substrate 1 so as to embed the first conductor portion 4a and the second conductor portion 4b in the insulating layer 7. Although an example in which the external connection electrode 9 is provided on the rewiring pattern 4 is shown, the present invention is not limited to this. For example, a wiring layer having a predetermined pattern using a copper plate having each conductor part (a first conductor part electrically connected to the lower wiring layer and a second conductor part not connected to the lower wiring layer) It may be repeatedly formed to be multilayered. According to this, the build-up of the multilayer wiring can be performed more easily and the adhesion (heat resistance reliability) of the wiring layer in the multilayer wiring can be improved.

本発明の第１実施形態に係る半導体モジュールの断面図である。It is sectional drawing of the semiconductor module which concerns on 1st Embodiment of this invention. 図１に示した半導体モジュールの外部接続電極等が形成された面の平面図である。It is a top view of the surface in which the external connection electrode etc. of the semiconductor module shown in FIG. 1 were formed. 図３（Ａ）〜（Ｃ）は、半導体ウエハの斜視図、半導体ウエハに対応した突起部を有する金属板の斜視図、及び突起部を有する金属板の断面図である。3A to 3C are a perspective view of a semiconductor wafer, a perspective view of a metal plate having protrusions corresponding to the semiconductor wafer, and a cross-sectional view of the metal plate having protrusions. 図４（Ａ）〜（Ｅ）は、第１実施形態における突起部を有する金属板の形成方法を説明するための断面図である。4A to 4E are cross-sectional views for explaining a method of forming a metal plate having a protrusion in the first embodiment. 図５（Ａ）〜（Ｄ）は、第１実施形態に係る半導体モジュールの製造プロセスを説明するための断面図である。5A to 5D are cross-sectional views for explaining a manufacturing process of the semiconductor module according to the first embodiment. 図６（Ａ）〜（Ｃ）は、第１実施形態に係る半導体モジュールの製造プロセスを説明するための断面図である。6A to 6C are cross-sectional views for explaining the manufacturing process of the semiconductor module according to the first embodiment. 本発明の第２実施形態に係る半導体モジュールの断面図である。It is sectional drawing of the semiconductor module which concerns on 2nd Embodiment of this invention. 図８（Ａ）〜（Ｄ）は、第２実施形態に係る半導体モジュールの製造プロセスを説明するための断面図である。8A to 8D are cross-sectional views for explaining a manufacturing process of the semiconductor module according to the second embodiment. 図９（Ａ）〜（Ｃ）は、第２実施形態に係る半導体モジュールの製造プロセスを説明するための断面図である。9A to 9C are cross-sectional views for explaining a manufacturing process of the semiconductor module according to the second embodiment. 図１０（Ａ）〜（Ｄ）は、第３実施形態における突起部を有する金属板の形成方法を説明するための断面図である。FIGS. 10A to 10D are cross-sectional views for explaining a method of forming a metal plate having protrusions in the third embodiment. 図１１（Ａ）〜（Ｃ）は、第３実施形態に係る半導体モジュールの製造プロセスを説明するための断面図である。11A to 11C are cross-sectional views for explaining a manufacturing process of a semiconductor module according to the third embodiment. 本発明の第４実施形態に係る半導体モジュールの断面図である。It is sectional drawing of the semiconductor module which concerns on 4th Embodiment of this invention. 図１３（Ａ）〜（Ｄ）は、第５実施形態における突起部を有する金属板の形成方法を説明するための断面図である。FIGS. 13A to 13D are cross-sectional views for explaining a method for forming a metal plate having protrusions in the fifth embodiment. 図１４（Ａ）〜（Ｃ）は、第５実施形態に係る半導体モジュールの製造プロセスを説明するための断面図である。14A to 14C are cross-sectional views for explaining the manufacturing process of the semiconductor module according to the fifth embodiment. 図１５（Ａ）〜（Ｃ）は、第５実施形態に係る半導体モジュールの製造プロセスを説明するための断面図である。FIGS. 15A to 15C are cross-sectional views for explaining a manufacturing process for a semiconductor module according to the fifth embodiment. 本発明の第６実施形態に係る半導体モジュールの断面図である。It is sectional drawing of the semiconductor module which concerns on 6th Embodiment of this invention. 図１７（Ａ）〜（Ｅ）は、第６実施形態における突起部およびダミー突起部を有するを有する金属板の形成方法を説明するための断面図である。FIGS. 17A to 17E are cross-sectional views for explaining a method of forming a metal plate having projections and dummy projections in the sixth embodiment. 図１８（Ａ）〜（Ｄ）は、第６実施形態に係る半導体モジュールの製造プロセスを説明するための断面図である。18A to 18D are cross-sectional views for explaining a manufacturing process for a semiconductor module according to the sixth embodiment. 図１９（Ａ）〜（Ｃ）は、第６実施形態に係る半導体モジュールの製造プロセスを説明するための断面図である。19A to 19C are cross-sectional views for explaining a manufacturing process for a semiconductor module according to the sixth embodiment. 本発明の第７実施形態に係る半導体モジュールの概略断面図である。It is a schematic sectional drawing of the semiconductor module which concerns on 7th Embodiment of this invention. 図２１（Ａ）〜（Ｅ）は、第７実施形態における各導体部（突起部）を有する銅板の形成方法を説明するための概略断面図である。FIGS. 21A to 21E are schematic cross-sectional views for explaining a method of forming a copper plate having each conductor (projection) in the seventh embodiment. 図２２（Ａ）〜（Ｄ）は、第７実施形態に係る半導体モジュールの製造プロセスを説明するための概略断面図である。22A to 22D are schematic cross-sectional views for explaining a semiconductor module manufacturing process according to the seventh embodiment. 図２３（Ａ）、（Ｂ）は、第７実施形態に係る半導体モジュールの製造プロセスを説明するための概略断面図である。23A and 23B are schematic cross-sectional views for explaining the manufacturing process of the semiconductor module according to the seventh embodiment. 本発明の第８実施形態に係る半導体モジュールの概略断面図である。It is a schematic sectional drawing of the semiconductor module which concerns on 8th Embodiment of this invention. 本発明の第９実施形態に係る半導体モジュールの概略断面図である。It is a schematic sectional drawing of the semiconductor module which concerns on 9th Embodiment of this invention. 本発明の半導体モジュールを備えた携帯機器の概略図である。It is the schematic of the portable apparatus provided with the semiconductor module of this invention. 本発明の半導体モジュールを備えた携帯機器の概略断面図である。It is a schematic sectional drawing of the portable apparatus provided with the semiconductor module of this invention.

符号の説明Explanation of symbols

１・・・半導体基板、２・・・電極、３・・・保護膜、４・・・再配線パターン、４ａ・・・突起部、４ａ１・・・突起部の先端部、４ａ２・・・突起部の側面部、５ａ・・・突起領域、５ｂ・・・配線領域、５ｃ・・・パッド電極領域、７・・・絶縁層、８・・・ソルダーレジスト層。   DESCRIPTION OF SYMBOLS 1 ... Semiconductor substrate, 2 ... Electrode, 3 ... Protective film, 4 ... Rewiring pattern, 4a ... Projection part, 4a1 ... Tip part of projection part, 4a2 ... Projection 5a ... projection region, 5b ... wiring region, 5c ... pad electrode region, 7 ... insulating layer, 8 ... solder resist layer.

Claims (20)

表面に電極を有する基板と、
前記基板上に設けられた絶縁層と、
前記絶縁層上に設けられた配線層と、
前記配線層と一体的に設けられ、前記絶縁層を貫通して前記電極と電気的に接続された突起部と、
を備え、
前記配線層は前記突起部が設けられた第１の領域とこれに連続して延在する第２の領域とを有し、前記第２の領域における前記配線層は前記第１の領域における前記配線層よりも前記基板側に凹んで形成されていることを特徴とする半導体モジュール。 A substrate having electrodes on the surface;
An insulating layer provided on the substrate;
A wiring layer provided on the insulating layer;
A protrusion provided integrally with the wiring layer, penetrating the insulating layer and electrically connected to the electrode;
With
The wiring layer has a first region provided with the protrusion and a second region extending continuously from the first region, and the wiring layer in the second region is the first region in the first region. A semiconductor module, wherein the semiconductor module is formed to be recessed toward the substrate with respect to the wiring layer. 前記突起部は複数設けられ、前記突起部間における前記絶縁層は凹形状の上面を有して形成されていることを特徴とする請求項１に記載の半導体モジュール。   The semiconductor module according to claim 1, wherein a plurality of the protrusions are provided, and the insulating layer between the protrusions is formed to have a concave upper surface. 前記突起部が設けられた面と反対側の面の前記配線層上に、前記突起部と重畳しない位置に前記配線層と一体的な凸状のポスト部を備えていることを特徴とする請求項１または２に記載の半導体モジュール。   A convex post portion integral with the wiring layer is provided on the wiring layer on a surface opposite to the surface on which the protrusion portion is provided, at a position not overlapping with the protrusion portion. Item 3. The semiconductor module according to Item 1 or 2. 前記配線層の同一面に前記電極の位置とは異なる位置に対応して突出する他の突起部が形成されていることを特徴とする請求項１乃至３のいずれか１項に記載の半導体モジュール。   4. The semiconductor module according to claim 1, wherein another protrusion that protrudes at a position different from the position of the electrode is formed on the same surface of the wiring layer. 5. . 前記他の突起部は前記突起部とは反対側の前記配線層の端部に設けられていることを特徴とする請求項１乃至４のいずれか１項に記載の半導体モジュール。   5. The semiconductor module according to claim 1, wherein the other protruding portion is provided at an end portion of the wiring layer opposite to the protruding portion. 6. 前記他の突起部の高さは前記突起部の高さに比べて低いことを特徴とする請求項５に記載の半導体モジュール。   6. The semiconductor module according to claim 5, wherein the height of the other protrusion is lower than the height of the protrusion. 前記他の突起部は、前記基板と電気的に接続されていない状態で前記基板に支持されていることを特徴とする請求項５または６に記載の半導体モジュール。   The semiconductor module according to claim 5, wherein the other protrusion is supported by the substrate in a state where it is not electrically connected to the substrate. 表面に複数の電極を有する半導体基板を用意する第１の工程と、
前記電極の位置に対応して突出して設けられた突起部が形成されるように、金属板に分離溝を設ける第２の工程と、
前記金属板と前記半導体基板とを絶縁層を介して圧着し、前記突起部が前記絶縁層を貫通することにより、前記突起部と前記電極とを電気的に接続するとともに、前記突起部間に設けられた前記金属板を前記半導体基板側に凹形状に撓ませる第３の工程と、
前記金属板をパターニングして所定のパターンからなる配線層を形成する第４の工程と、
を備えることを特徴とする半導体モジュールの製造方法。 A first step of preparing a semiconductor substrate having a plurality of electrodes on the surface;
A second step of providing a separation groove in the metal plate so as to form a protruding portion that protrudes corresponding to the position of the electrode;
The metal plate and the semiconductor substrate are pressure-bonded via an insulating layer, and the protruding portion penetrates the insulating layer to electrically connect the protruding portion and the electrode, and between the protruding portions. A third step of bending the provided metal plate into a concave shape toward the semiconductor substrate;
A fourth step of patterning the metal plate to form a wiring layer having a predetermined pattern;
A method for manufacturing a semiconductor module, comprising: 前記第２の工程では、前記突起部が設けられた面と反対側の面の前記配線層上に、前記突起部と重畳しない位置に前記金属板と一体的な凸状のポスト部をさらに形成することを特徴とする請求項８に記載の半導体モジュールの製造方法。   In the second step, a convex post portion integral with the metal plate is further formed on the wiring layer on the surface opposite to the surface on which the protrusion portion is provided, at a position not overlapping with the protrusion portion. The method of manufacturing a semiconductor module according to claim 8. 前記第２の工程において、前記金属板の同一面に前記電極の位置とは異なる位置に対応して突出する他の突起部を設けることを特徴とする請求項８または９に記載の半導体モジュールの製造方法。   10. The semiconductor module according to claim 8, wherein, in the second step, another protrusion that protrudes corresponding to a position different from the position of the electrode is provided on the same surface of the metal plate. 11. Production method. 表面に複数の電極を有する半導体基板を用意する第１の工程と、
前記電極の位置に対応して突出して設けられた突起部が形成されるように、金属板に分離溝を設ける第２の工程と、
前記突起部が設けられた面と反対側の前記金属板の面に配線パターンをハーフエッチングする第３の工程と、
前記金属板と前記半導体基板とを絶縁層を介して圧着し、前記突起部が前記絶縁層を貫通することにより、前記突起部と前記電極とを電気的に接続するとともに、前記突起部間に設けられた前記金属板を前記半導体基板側に凹形状に撓ませる第４の工程と、
前記突起部が設けられた面と反対側の前記金属板の面をエッチバックして所定のパターンからなる配線層を形成する第５の工程と、
を備えることを特徴とする半導体モジュールの製造方法。 A first step of preparing a semiconductor substrate having a plurality of electrodes on the surface;
A second step of providing a separation groove in the metal plate so as to form a protruding portion that protrudes corresponding to the position of the electrode;
A third step of half-etching the wiring pattern on the surface of the metal plate opposite to the surface on which the protrusion is provided;
The metal plate and the semiconductor substrate are pressure-bonded via an insulating layer, and the protruding portion penetrates the insulating layer to electrically connect the protruding portion and the electrode, and between the protruding portions. A fourth step of bending the provided metal plate into a concave shape toward the semiconductor substrate;
A fifth step of forming a wiring layer having a predetermined pattern by etching back the surface of the metal plate opposite to the surface on which the protrusion is provided;
A method for manufacturing a semiconductor module, comprising: 内部の半導体素子と電気的に接続された第１の電極を主表面に有する基板と、
前記基板上に設けられた絶縁層と、
前記絶縁層上に設けられた配線層と、
前記配線層と一体的に設けられ、前記絶縁層を貫通して前記第１の電極と接する第１の導体部と、
前記配線層から前記絶縁層内に突出する第２の導体部と、
を備えることを特徴とした半導体モジュール。 A substrate having a first electrode electrically connected to an internal semiconductor element on a main surface;
An insulating layer provided on the substrate;
A wiring layer provided on the insulating layer;
A first conductor portion provided integrally with the wiring layer, penetrating the insulating layer and contacting the first electrode;
A second conductor protruding from the wiring layer into the insulating layer;
A semiconductor module comprising: 前記第２の導体部は前記基板に接していることを特徴とした請求項１２に記載の半導体モジュール。   The semiconductor module according to claim 12, wherein the second conductor portion is in contact with the substrate. 前記基板は前記半導体素子と電気的に接続されていない第２の電極を主表面にさらに備え、
前記第２の導体部は前記第２の電極と接していることを特徴とした請求項１３に記載の半導体モジュール。 The substrate further includes a second electrode on the main surface that is not electrically connected to the semiconductor element,
The semiconductor module according to claim 13, wherein the second conductor portion is in contact with the second electrode. 前記第２の導体部と前記第２の電極とは同一の金属からなることを特徴とした請求項１４に記載の半導体モジュール。   The semiconductor module according to claim 14, wherein the second conductor portion and the second electrode are made of the same metal. 前記第２の導体部と前記第２の電極とは異なる金属からなることを特徴とした請求項１４に記載の半導体モジュール。   The semiconductor module according to claim 14, wherein the second conductor portion and the second electrode are made of different metals. 前記配線層上の、前記第２の導体部と重畳する位置に外部電極をさらに備えることを特徴とした請求項１２乃至１６のいずれか一項に記載の半導体モジュール。   The semiconductor module according to any one of claims 12 to 16, further comprising an external electrode on the wiring layer at a position overlapping with the second conductor portion. 内部の半導体素子と電気的に接続された第１の電極を主表面に有する基板を用意する第１の工程と、
前記第１の電極の位置に対応して突出する第１の導体部と、この第１の導体部と異なる位置で突出する第２の導体部とが形成された導電体を用意する第２の工程と、
前記基板と前記導電体との間に絶縁層を挟持するように配置した後、前記第１の導体部が前記絶縁層を貫通するように前記導電体を圧着することにより、前記第１の導体部と前記第１の電極とを接触させるとともに、前記第２の導体部を前記絶縁層内に埋め込む第３の工程と、
前記導電体をパターニングして所定のパターンからなる配線層を形成する第４の工程と、
を備えることを特徴とした半導体モジュールの製造方法。 A first step of preparing a substrate having, on a main surface, a first electrode electrically connected to an internal semiconductor element;
A second conductor is prepared in which a first conductor portion projecting corresponding to the position of the first electrode and a second conductor portion projecting at a position different from the first conductor portion are formed. Process,
The first conductor is disposed by sandwiching an insulating layer between the substrate and the conductor and then pressing the conductor so that the first conductor portion penetrates the insulating layer. A third step of bringing the second conductor portion into the insulating layer and contacting the first electrode with the first electrode; and
A fourth step of patterning the conductor to form a wiring layer having a predetermined pattern;
A method for manufacturing a semiconductor module, comprising: 前記第２の工程において、前記第２の導体部を前記配線層からはみ出さないように形成することを特徴とした請求項１８に記載の半導体モジュールの製造方法。   19. The method of manufacturing a semiconductor module according to claim 18, wherein in the second step, the second conductor portion is formed so as not to protrude from the wiring layer. 請求項１乃至７、請求項１２乃至１７のいずれか１項に記載の半導体モジュールを備えることを特徴とした携帯機器。   A portable device comprising the semiconductor module according to any one of claims 1 to 7 and claims 12 to 17.
JP2008013191A 2007-01-31 2008-01-23 Semiconductor module and manufacturing method thereof Active JP5118982B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008013191A JP5118982B2 (en) 2007-01-31 2008-01-23 Semiconductor module and manufacturing method thereof
US12/022,865 US7855452B2 (en) 2007-01-31 2008-01-30 Semiconductor module, method of manufacturing semiconductor module, and mobile device
CN2011101894506A CN102254874A (en) 2007-01-31 2008-01-31 Semiconductor module, mthod for manufacturing semiconductor module, and portable device
CN2008101428105A CN101312169B (en) 2007-01-31 2008-01-31 Semiconductor module, method of manufacturing semiconductor module, and mobile device
US12/961,171 US8338946B2 (en) 2007-01-31 2010-12-06 Semiconductor module, method of manufacturing semiconductor module, and mobile device

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2007020540 2007-01-31
JP2007020540 2007-01-31
JP2007090375 2007-03-30
JP2007090375 2007-03-30
JP2008013191A JP5118982B2 (en) 2007-01-31 2008-01-23 Semiconductor module and manufacturing method thereof

Publications (3)

Publication Number Publication Date
JP2008277742A true JP2008277742A (en) 2008-11-13
JP2008277742A5 JP2008277742A5 (en) 2011-03-03
JP5118982B2 JP5118982B2 (en) 2013-01-16

Family

ID=40055300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008013191A Active JP5118982B2 (en) 2007-01-31 2008-01-23 Semiconductor module and manufacturing method thereof

Country Status (2)

Country Link
JP (1) JP5118982B2 (en)
CN (2) CN101312169B (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010141132A (en) * 2008-12-11 2010-06-24 Nitto Denko Corp Manufacturing method of semiconductor device
WO2010095205A1 (en) * 2009-02-23 2010-08-26 株式会社フジクラ Semiconductor sensor device, method of manufacturing semiconductor sensor device, package, method of manufacturing package, module, method of manufacturing module, and electronic device
WO2011136363A1 (en) * 2010-04-28 2011-11-03 三洋電機株式会社 Method for manufacturing circuit device
JP2012004210A (en) * 2010-06-15 2012-01-05 Renesas Electronics Corp Semiconductor integrated circuit device and method of manufacturing the same
JP2014192189A (en) * 2013-03-26 2014-10-06 Seiko Epson Corp Semiconductor device
JPWO2014132938A1 (en) * 2013-02-28 2017-02-02 株式会社村田製作所 Semiconductor device and ESD protection device
US9633989B2 (en) 2013-02-28 2017-04-25 Murata Manufacturing Co., Ltd. ESD protection device
US9741709B2 (en) 2013-04-05 2017-08-22 Murata Manufacturing Co., Ltd. ESD protection device
JP6226113B1 (en) * 2017-04-25 2017-11-08 三菱電機株式会社 Semiconductor device
CN113078149A (en) * 2021-03-12 2021-07-06 上海易卜半导体有限公司 Semiconductor packaging structure, method, device and electronic product

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010238996A (en) * 2009-03-31 2010-10-21 Sanyo Electric Co Ltd Method of manufacturing semiconductor module
CN106252315B (en) * 2015-06-13 2019-07-02 中芯国际集成电路制造(上海)有限公司 Encapsulating structure and its manufacturing method
JP7088224B2 (en) * 2019-03-19 2022-06-21 株式会社デンソー Semiconductor modules and semiconductor devices used for them

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170839A (en) * 2000-11-30 2002-06-14 Nec Corp Semiconductor device, and manufacturing method thereof, and mounting structure and mounting method thereof
JP2002313992A (en) * 2001-04-16 2002-10-25 Sharp Corp Semiconductor device and its manufacturing method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223287A (en) * 2000-02-07 2001-08-17 Mitsui High Tec Inc Method for manufacturing interposer
JP3767398B2 (en) * 2001-03-19 2006-04-19 カシオ計算機株式会社 Semiconductor device and manufacturing method thereof
JP4397583B2 (en) * 2002-12-24 2010-01-13 株式会社フジクラ Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170839A (en) * 2000-11-30 2002-06-14 Nec Corp Semiconductor device, and manufacturing method thereof, and mounting structure and mounting method thereof
JP2002313992A (en) * 2001-04-16 2002-10-25 Sharp Corp Semiconductor device and its manufacturing method

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010141132A (en) * 2008-12-11 2010-06-24 Nitto Denko Corp Manufacturing method of semiconductor device
WO2010095205A1 (en) * 2009-02-23 2010-08-26 株式会社フジクラ Semiconductor sensor device, method of manufacturing semiconductor sensor device, package, method of manufacturing package, module, method of manufacturing module, and electronic device
JP5830702B2 (en) * 2010-04-28 2015-12-09 パナソニックＩｐマネジメント株式会社 Circuit device manufacturing method
WO2011136363A1 (en) * 2010-04-28 2011-11-03 三洋電機株式会社 Method for manufacturing circuit device
JPWO2011136363A1 (en) * 2010-04-28 2013-07-22 三洋電機株式会社 Circuit device manufacturing method
US8497163B2 (en) 2010-04-28 2013-07-30 Sanyo Electric Co., Ltd Method for manufacturing a circuit device
JP2012004210A (en) * 2010-06-15 2012-01-05 Renesas Electronics Corp Semiconductor integrated circuit device and method of manufacturing the same
JPWO2014132938A1 (en) * 2013-02-28 2017-02-02 株式会社村田製作所 Semiconductor device and ESD protection device
US9607976B2 (en) 2013-02-28 2017-03-28 Murata Manufacturing Co., Ltd. Electrostatic discharge protection device
US9633989B2 (en) 2013-02-28 2017-04-25 Murata Manufacturing Co., Ltd. ESD protection device
JP2014192189A (en) * 2013-03-26 2014-10-06 Seiko Epson Corp Semiconductor device
US9741709B2 (en) 2013-04-05 2017-08-22 Murata Manufacturing Co., Ltd. ESD protection device
US10020298B2 (en) 2013-04-05 2018-07-10 Murata Manufacturing Co., Ltd. ESD protection device
JP6226113B1 (en) * 2017-04-25 2017-11-08 三菱電機株式会社 Semiconductor device
WO2018198199A1 (en) * 2017-04-25 2018-11-01 三菱電機株式会社 Semiconductor device
US10937733B2 (en) 2017-04-25 2021-03-02 Mitsubishi Electric Corporation Semiconductor device
CN113078149A (en) * 2021-03-12 2021-07-06 上海易卜半导体有限公司 Semiconductor packaging structure, method, device and electronic product
CN113078149B (en) * 2021-03-12 2023-11-10 上海易卜半导体有限公司 Semiconductor packaging structure, method, device and electronic product

Also Published As

Publication number Publication date
CN101312169B (en) 2011-12-28
CN102254874A (en) 2011-11-23
CN101312169A (en) 2008-11-26
JP5118982B2 (en) 2013-01-16

Similar Documents

Publication Publication Date Title
JP5118982B2 (en) Semiconductor module and manufacturing method thereof
US8338946B2 (en) Semiconductor module, method of manufacturing semiconductor module, and mobile device
US8129219B2 (en) Semiconductor module, method for manufacturing the semiconductor module and portable device carrying the same
JP5135246B2 (en) Semiconductor module, method for manufacturing the same, and portable device
JP2002093948A (en) Wafer and its manufacturing method
JP4528100B2 (en) Semiconductor device and manufacturing method thereof
US7492045B2 (en) Semiconductor module, method for manufacturing semiconductor modules and mobile device
KR101538541B1 (en) Semiconductor Device
WO2009122911A1 (en) Semiconductor module, method for manufacturing semiconductor module and portable apparatus
JPWO2011136363A1 (en) Circuit device manufacturing method
JP2008053693A (en) Semiconductor module, portable device, and manufacturing method of semiconductor module
JP2009224581A (en) Element mounting substrate and method of manufacturing the same, semiconductor module and method of manufacturing the same, electrode structure, and portable device
US20190139907A1 (en) Package structure and manufacturing method thereof
JP2009158830A (en) Substrate for mounting element and manufacturing method thereof, semiconductor module and manufacturing method thereof, and portable equipment
US20100140797A1 (en) Device mounting board and method of manufacturing the board, semiconductor module and method of manufacturing the module
JP5295211B2 (en) Manufacturing method of semiconductor module
JP2008218521A (en) Circuit device and method for manufacturing the same
TWI472272B (en) Semiconductor package whose a dielectric layer formed from a photo-sensitive material and manufacturing method thereof
KR100927749B1 (en) Semiconductor device and manufacturing method thereof
JP4341328B2 (en) Manufacturing method of semiconductor device
JP5022963B2 (en) Projection electrode structure, element mounting substrate and manufacturing method thereof, semiconductor module, and portable device
JP5153225B2 (en) Semiconductor device and manufacturing method thereof
JP2009212114A (en) Structure of protruding electrode, substrate for mounting element and its manufacturing method, semiconductor module, and portable device
US20100248429A1 (en) Method for manufacturing semiconductor modules
JP2006108130A (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110119

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120814

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121022

R151 Written notification of patent or utility model registration

Ref document number: 5118982

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151026

Year of fee payment: 3