JP2009224581A - Element mounting substrate and method of manufacturing the same, semiconductor module and method of manufacturing the same, electrode structure, and portable device - Google Patents
Element mounting substrate and method of manufacturing the same, semiconductor module and method of manufacturing the same, electrode structure, and portable device Download PDFInfo
- Publication number
- JP2009224581A JP2009224581A JP2008067814A JP2008067814A JP2009224581A JP 2009224581 A JP2009224581 A JP 2009224581A JP 2008067814 A JP2008067814 A JP 2008067814A JP 2008067814 A JP2008067814 A JP 2008067814A JP 2009224581 A JP2009224581 A JP 2009224581A
- Authority
- JP
- Japan
- Prior art keywords
- protrusion
- layer
- metal layer
- insulating resin
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Wire Bonding (AREA)
Abstract
Description
本発明は、素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、電極構造、携帯機器に関する。 The present invention relates to an element mounting substrate and a manufacturing method thereof, a semiconductor module and a manufacturing method thereof, an electrode structure, and a portable device.
近年、電子機器の小型化、高機能化に伴い、電子機器に使用される半導体素子のさらなる小型化が求められている。半導体素子の小型化に伴い、プリント配線基板に実装するための電極間の狭ピッチ化が不可欠となっている。半導体素子の表面実装方法として、半導体素子の電極にはんだバンプを形成し、はんだバンプとプリント配線基板の電極パッドとをはんだ付けするフリップチップ実装方法が知られている。また、フリップチップ実装方法を採用した構造としては、BGA(Ball Grid Array)やCSP(Chip Size Package)の構造が知られている。 In recent years, with the miniaturization and high functionality of electronic devices, there has been a demand for further miniaturization of semiconductor elements used in electronic devices. With the miniaturization of semiconductor elements, it is essential to narrow the pitch between electrodes for mounting on a printed wiring board. As a surface mounting method of a semiconductor element, a flip chip mounting method is known in which solder bumps are formed on electrodes of a semiconductor element, and solder bumps and electrode pads of a printed wiring board are soldered. In addition, BGA (Ball Grid Array) and CSP (Chip Size Package) structures are known as structures employing the flip chip mounting method.
こうした状況において、パターン精度を向上させるとともに基板上に高密度な接続用端子を形成する技術が提案されている(特許文献1参照)。
しかし、特許文献1に示される構造では接続用端子に対して水平方向および/または垂直方向に力が加えられると、接続用の溶融はんだが外れ、接続用端子の接続信頼性が低下する虞があった。
However, in the structure shown in
本発明は、こうした状況に鑑みてなされたものであり、その目的は、配線層に突起部を形成する際のマスクとして金属層を用いることで、その形成コストを低減するとともに、突起部に対する接続用金属の接続信頼性を向上させる技術の提供にある。 The present invention has been made in view of such a situation, and an object of the present invention is to use a metal layer as a mask when forming a protrusion on a wiring layer, thereby reducing the formation cost and connecting to the protrusion. Is to provide technology for improving the connection reliability of metal.
本発明のある態様は、電極構造である。当該電極構造は、配線層と、配線層と電気的に接続されるとともに、配線層から突出している突起部と、突起部の頂部に設けられた金属層と、突起部の側面の少なくとも一部と金属層を被覆している接続用金属と、を備え、金属層の少なくとも一部は、突起部の側面から外側に突出している。 One embodiment of the present invention is an electrode structure. The electrode structure includes a wiring layer, a protrusion that is electrically connected to the wiring layer, protrudes from the wiring layer, a metal layer provided on the top of the protrusion, and at least a part of a side surface of the protrusion And a connecting metal covering the metal layer, and at least a part of the metal layer protrudes outward from the side surface of the protrusion.
この態様によれば、突起部の側面から突出している金属層の存在により突起部に対する接続用金属の接続信頼性が向上する。 According to this aspect, the connection reliability of the connecting metal to the protrusion is improved due to the presence of the metal layer protruding from the side surface of the protrusion.
本発明の他の態様は、素子搭載用基板である。当該素子搭載用基板は、絶縁樹脂層と、絶縁樹脂層の一方の主表面に設けられた配線層と、配線層と電気的に接続されるとともに、配線層から絶縁樹脂層とは反対側に突出している突起部と、突起部の頂部に設けられた金属層と、を備え、金属層の少なくとも一部は、突起部の側面から外側に突出している。 Another aspect of the present invention is an element mounting substrate. The element mounting substrate is electrically connected to the insulating resin layer, the wiring layer provided on one main surface of the insulating resin layer, and the wiring layer, and on the opposite side of the insulating resin layer from the wiring layer. The protrusion part which protrudes, and the metal layer provided in the top part of the protrusion part are provided, and at least one part of the metal layer protrudes outside from the side surface of the protrusion part.
この態様によれば、突起部の側面から突出している金属層の存在により突起部に対する接続用金属の接続信頼性が向上する。 According to this aspect, the connection reliability of the connecting metal to the protrusion is improved due to the presence of the metal layer protruding from the side surface of the protrusion.
上記態様において、突起部の側面に凹凸が形成されていてもよい。 In the above aspect, irregularities may be formed on the side surfaces of the protrusions.
上記態様において、金属層はNi/Au層であり、Ni層は突起部と接触していてもよい。 In the above aspect, the metal layer may be a Ni / Au layer, and the Ni layer may be in contact with the protrusion.
本発明のさらに他の態様は、半導体モジュールである。この半導体モジュールは、上述したいずれかの態様の素子搭載用基板と、素子搭載用基板に搭載された半導体素子と、を備える。 Yet another embodiment of the present invention is a semiconductor module. This semiconductor module includes the element mounting substrate according to any one of the aspects described above and a semiconductor element mounted on the element mounting substrate.
上記態様において、素子搭載用基板は、配線層と電気的に接続され、配線層から絶縁樹脂層側に突出している突起電極を有し、半導体素子は、突起電極に対向する素子電極を有し、突起電極が絶縁樹脂層を貫通し、突起電極と素子電極とが電気的に接続されていてもよい。 In the above aspect, the element mounting substrate has a protruding electrode that is electrically connected to the wiring layer and protrudes from the wiring layer to the insulating resin layer side, and the semiconductor element has an element electrode facing the protruding electrode. The protruding electrode may penetrate the insulating resin layer, and the protruding electrode and the element electrode may be electrically connected.
本発明のさらに他の態様は、携帯機器である。この携帯機器は、上述したいずれかの態様の半導体モジュールを搭載している。 Yet another embodiment of the present invention is a portable device. This portable device is equipped with the semiconductor module according to any one of the above-described aspects.
本発明のさらに他の態様は、素子搭載用基板の製造方法である。当該素子搭載用基板の製造方法は、金属板の、突起部が形成される所定位置に金属層を積層する工程と、金属層をマスクとして用い金属板の表面を選択的に除去することで、突起部を形成するとともに金属層の少なくとも一部を突起部の側面から外側に突出させる工程と、を含む。 Yet another embodiment of the present invention is a method for manufacturing an element mounting substrate. The element mounting substrate manufacturing method includes a step of laminating a metal layer at a predetermined position on the metal plate where the protrusions are formed, and selectively removing the surface of the metal plate using the metal layer as a mask. Forming a protrusion and causing at least a part of the metal layer to protrude outward from a side surface of the protrusion.
本発明のさらに他の態様は、半導体モジュールの製造方法である。当該半導体モジュールの製造方法は、一方の主表面に突起電極が突設され、他方の主表面の、突起部が形成される所定位置に金属層が積層された金属板を準備する工程と、金属板と、突起電極に対応する素子電極が設けられた半導体素子とを、絶縁樹脂層を介して圧着し、突起電極が絶縁樹脂層を貫通することにより、突起電極と素子電極とを電気的に接続させる圧着工程と、金属層をマスクとして用い他方の主表面を選択的に除去することで、突起部を形成するとともに金属層の少なくとも一部を突起部の側面から外側に突出させる工程と、突起部の側面の少なくとも一部と金属層を接続用金属で被覆させる工程と、を含む。 Still another embodiment of the present invention is a method for manufacturing a semiconductor module. The manufacturing method of the semiconductor module includes a step of preparing a metal plate in which a protruding electrode is protruded on one main surface and a metal layer is laminated at a predetermined position on the other main surface where a protruding portion is formed; A plate and a semiconductor element provided with an element electrode corresponding to the protruding electrode are pressure-bonded via an insulating resin layer, and the protruding electrode penetrates the insulating resin layer, thereby electrically connecting the protruding electrode and the element electrode. A crimping step of connecting, a step of selectively removing the other main surface using the metal layer as a mask, and forming a protrusion and projecting at least a part of the metal layer outward from the side surface of the protrusion; Covering at least part of the side surface of the protrusion and the metal layer with a connecting metal.
本発明によれば、配線層に突起部を形成する際のマスクとして金属層を用いることで、その形成コストを低減するとともに、突起部に対する接続用金属の接続信頼性が向上する。 According to the present invention, by using the metal layer as a mask when forming the protrusion on the wiring layer, the formation cost is reduced and the connection reliability of the connecting metal to the protrusion is improved.
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。 The present invention will be described below based on preferred embodiments with reference to the drawings. The same or equivalent components, members, and processes shown in the drawings are denoted by the same reference numerals, and repeated descriptions are omitted as appropriate. The embodiments do not limit the invention but are exemplifications, and all features and combinations thereof described in the embodiments are not necessarily essential to the invention.
(実施形態1)
図1は、実施形態1に係る素子搭載用基板10およびこれを用いた半導体モジュール30の構成を示す概略断面図である。半導体モジュール30は、素子搭載用基板10およびこれに搭載された半導体素子50を備える。
(Embodiment 1)
FIG. 1 is a schematic cross-sectional view showing a configuration of an
素子搭載用基板10は、絶縁性の樹脂からなる絶縁樹脂層12と、絶縁樹脂層12の一方の主表面S1に設けられた配線層14と、配線層14と電気的に接続されるとともに、配線層14から絶縁樹脂層12とは反対側に突出している突起部16と、突起部16の頂部上面に接触して設けられた金属層17と、突起部16の側面と金属層17を被覆している低融点金属ボール18とを備える。
The
絶縁樹脂層12は、絶縁性の樹脂からなり、たとえば加圧したときに塑性流動を引き起こす材料で形成されている。加圧したときに塑性流動を引き起こす材料としては、エポキシ系熱硬化型樹脂が挙げられる。絶縁樹脂層12に用いられるエポキシ系熱硬化型樹脂は、たとえば、温度160℃、圧力8Mpaの条件下で、粘度が1kPa・sの特性を有する材料であればよい。また、このエポキシ系熱硬化型樹脂は、たとえば温度160℃の条件下で、5〜15Mpaで加圧した場合に、加圧しない場合と比較して、樹脂の粘度が約1/8に低下するものである。これに対して、熱硬化前のBステージのエポキシ樹脂は、ガラス転移温度Tg以下の条件下では、樹脂を加圧しない場合と同程度に、粘性がなく、加圧しても粘性は生じない。
The
配線層14は、絶縁樹脂層12の一方の主表面S1に設けられており、導電材料、好ましくは圧延金属、さらには圧延銅により形成される。あるいは電解銅などで形成してもよい。配線層14には、絶縁樹脂層12とは反対側に突起部16が一体的に突設されている。したがって、突起部16についても配線層14と同様の導電材料、たとえば圧延金属からなる。突起部16の突設される位置は、たとえば再配線で引き回した先の位置である。
The
突起部16は、プリント配線基板等と電気的に接続するための低融点金属ボール(たとえば、はんだボールなど)のような接続用金属を支持するためのものである。突起部16の突設された領域に低融点金属ボール18が設けられると、低融点金属ボール18によって突起部16との側面と金属層17全体が被覆され、低融点金属ボール18が突起部16と金属層17によって支持された状態となる。このため、配線層14の主表面から低融点金属ボール18の頂点までの高さ(以下、ボール高さという)が高く保たれる。
The
突起部16は、たとえば平面視で丸型であり、その側面は、配線層14の主表面から突起部16の頂部に近づくにつれて径が縮小するテーパ形状となっている。突起部16の側面がテーパ形状となっていることにより、突起部16と低融点金属ボール18との接触面積が増加するため、ボール高さを高く保つことができる。なお、突起部16の形状は特に限定されず、たとえば、所定の径を有する円柱状や、平面視で四角形などの多角形でもよい。さらに断面視で突起部16の側面が、曲率が変化する曲線状の形状(例えば富士山)であってもよい。また、突起部16の側面には、所定の凹凸が形成されていてもよい。ここで、所定の凹凸とは、アンカー効果によって突起部16と低融点金属ボール18との接合強度を高めることができるものである。凹凸は、たとえば十点平均粗さ(Rz)で0.5〜3.0μm(0.5μm以上、3.0μm以下)の範囲にある凹凸である。凹凸がRzで0.5μmよりも小さい場合には、突起部16と低融点金属ボール18との接合強度を高めることができる所望のアンカー効果が得られない。また、凹凸がRzで3.0μmよりも大きい場合には、低融点金属ボール18が凹部内に入り込めずに、低融点金属ボール18と突起部16との間に空間ができてしまうおそれがある。そして、これにより、熱応力が生じた際に低融点金属ボール18が突起部16から剥離しやすくなってしまう。そのため、凹凸は上記範囲内のものであることが好ましい。また凹凸の程度は、実験によって定めてもよい。
The
金属層17は、突起部16の頂部上面と接触するように設けられている。金属層17の端部は突起部16の側面から外側に突出しており、突起部16に対する低融点金属ボール18の接続信頼性を向上させるためには金属層17の少なくとも一部が突起部16の側面から外側に突出している必要がある。こうした構造であれば、金属層17の突出部分下方に回りんだ低融点金属ボール18が金属層17の突出部分に係止される。そのため、低融点金属ボール18に対し水平方向および/または垂直方向に力が加わったとしても低融点金属ボール18を突起部16から外れにくくすることができる。低融点金属ボール18が係止させる部分を増やすべく金属層17の面積が突起部16の上面面積より大きくなるように金属層17を設けることが望ましい。
The
本実施形態における金属層17は、配線層14の垂直方向に上下2層からなるNi(ニッケル)/Au(金)層である。上側の層であるAu層は低融点金属ボール18と接触しており、下側の層であるNi層は突起部16と接触している。Auは、低融点金属ボール18に用いられるはんだに対するぬれ性が高いため、低融点金属ボール18と接触する面積をNi層よりも増加させるようAu層を上側に配置することで低融点金属ボール18を設置しやすくなる。
The
突起部16の側面にも、たとえば電解めっき法あるいは無電解めっき法により形成された、Au/Niめっき層などの金属層が被覆されていてもよい。たとえば配線層14および突起部16に圧延銅を用い、低融点金属ボール18としてはんだボールを用いた場合、銅(Cu)とはんだ中の錫(Sn)との反応により突起部16が空洞化してしまうおそれがある。また、銅とはんだとの界面においてクラックが生じるおそれもある。突起部16に金属層が被覆されることで、このような現象を抑制することができる。ただし、低融点金属ボール18が係止されるように金属層17の一部が、側面に被覆された金属層よりも突出している状態にする必要がある。
The side surface of the
突起部16が突出している側の配線層14の主表面には、配線層14の酸化などを防ぐための保護層20が設けられている。保護層20としては、ソルダーレジスト層などが挙げられる。保護層20には突起部16に対応する領域に開口部20aが形成されており、保護層20は、開口部20aから突起部16が突出するように設けられている。低融点金属ボール18は開口部20aと接触していないが、図2に示されるように、その一部が開口部20aの内側面に当接していてもよい。この場合、保護層20の開口部20aの内側面と突起部16の側面と配線層14の表面とによって囲まれる凹部内に低融点金属ボール18の一部が陥入する。これにより、低融点金属ボール18の配線層14の主表面に平行な方向への広がりが抑制されるため、ボール高さを高く保つことができる。
A
さらに、素子搭載用基板10には、配線層14と電気的に接続され、配線層14から絶縁樹脂層12側に突出している突起電極22を有していてもよい。突起電極22は、その全体的な形状が先端に近づくにつれて細くなるような形状となっている。また、断面視で突起電極22の側面が、曲率が変化する曲線状の形状(例えば富士山)であってもよい。突起電極22の頂部下面には突起部16と同様に金属層19が設けられている。
Further, the
上述の構成を備えた素子搭載用基板10に半導体素子50が搭載されて半導体モジュール30が形成される。本実施形態の半導体モジュール30は、素子搭載用基板10の突起電極22頂部下面に設けられた金属層19と、半導体素子50の素子電極52とが絶縁樹脂層12を介して電気的に接続された構造である。なお、半導体モジュール30の構造については特にこれに限定されず、半導体素子50が、素子搭載用基板10の任意の位置に、ワイヤボンディングなどの任意の方法で実装されていてもよい。金属層19は、たとえば金属層17と同様にNi(ニッケル)/Au(金)層を用いることができる。
The
半導体素子50は、突起電極22のそれぞれに対向する素子電極52を有する。また、絶縁樹脂層12に接する側の半導体素子50の主表面には、素子電極52が開口するように設けられた素子保護層54が積層されている。半導体素子50の具体例としては、集積回路(IC)、大規模集積回路(LSI)などの半導体チップが挙げられる。素子保護層54の具体例としては、ポリイミド層が挙げられる。また、素子電極52には、たとえばアルミニウム(Al)が用いられる。
The
本実施形態においては、絶縁樹脂層12が、素子搭載用基板10と半導体素子50との間に設けられ、素子搭載用基板10が絶縁樹脂層12の一方の主表面S1に圧着し、半導体素子50が他方の主表面に圧着している。そして、突起電極22が、絶縁樹脂層12を貫通して、半導体素子50に設けられた素子電極52と電気的に接続されている。絶縁樹脂層12は、加圧により塑性流動を起こす材料からなるため、素子搭載用基板10、絶縁樹脂層12および半導体素子50がこの順で一体化された状態において、突起電極22頂部下面に設けられた金属層19と素子電極52との間に絶縁樹脂層12の残膜が介在することが抑制され、接続信頼性の向上が図られる。
In the present embodiment, the insulating
(素子搭載用基板および半導体モジュールの製造方法)
図3(A)〜(E)は、金属層17、金属層19および突起電極22の形成方法を示す工程断面図である。
(Element mounting substrate and semiconductor module manufacturing method)
3A to 3E are process cross-sectional views illustrating a method for forming the
図3(A)に示すように、少なくとも、突起部16および突起電極22の高さと配線層14の厚さとの和より大きい厚さを有する金属板としての銅板13を用意する。
As shown in FIG. 3A, a
次に、図3(B)に示すように、リソグラフィ法により、突起部16および突起電極22のパターンに合わせてレジスト70を銅板13の上下面に選択的に形成する。具体的には、ラミネーター装置を用いて銅板13に所定膜厚のレジスト膜を貼り付け、突起部16および突起電極22のパターンを有するフォトマスクを用いて露光した後、現像することによって、銅板13の上下面にレジスト70が選択的に形成される。なお、レジストとの密着性向上のために、レジスト膜のラミネート前に、銅板13の表面に研磨、洗浄等の前処理を必要に応じて施すことが望ましい。
Next, as shown in FIG. 3B, a resist 70 is selectively formed on the upper and lower surfaces of the
次に、図3(C)に示すように、たとえば電解めっき法あるいは無電解めっき法により、レジスト70をマスクとして、銅板13の上面に所定のパターンに対応する金属層17を、下面に所定のパターンに対応する金属層19を形成する。
Next, as shown in FIG. 3C, the
次に、図3(D)に示すように、レジスト70を剥離剤を用いて剥離する。さらに、銅板13の上面を保護するべく、金属層17を含む銅板13の全面にレジスト(図示せず)を形成する。
Next, as shown in FIG. 3D, the resist 70 is stripped using a stripping agent. Further, a resist (not shown) is formed on the entire surface of the
次に、図3(E)に示すように、金属層19をマスクとして、銅板13の下面に所定のパターンの突起電極22を形成する。具体的には、金属層19をマスクとして銅板13をエッチングすることにより、所定のパターンを有する突起電極22を形成する。銅板13の上面にはレジスト(図示せず)が形成されているため、このエッチングにより金属層17はマスクとして機能しない。突起電極22の形成後、銅板13上面のレジスト(図示せず)は剥離剤を用いて剥離される。
Next, as shown in FIG. 3E, a protruding
以上説明した工程により、突起電極22が形成される。本実施形態の突起電極22における基底部の径、先端部の径、高さは、たとえばそれぞれ、40μmφ、30μmφ、50μmである。
The protruding
図4(A)〜(F)は、配線層14、低融点金属ボール18および突起部16の形成方法、突起電極22と素子電極52との接続方法を示す工程断面図である。
4A to 4F are process cross-sectional views illustrating a method for forming the
図4(A)に示すように、金属層17による段差を解消するべく上面に保護膜15を設けた銅板13を絶縁樹脂層12の一方の主表面S1側に配置する。また、突起電極22に対向する素子電極52が設けられた半導体素子50を、絶縁樹脂層12の他方の主表面に配置する。絶縁樹脂層12の厚さは突起電極22の高さ程度であり、約35μmである。そして、プレス装置を用いて、銅板13と半導体素子50とを、絶縁樹脂層12を介して圧着する。保護膜15を設けることで銅板13を下方向に均一に加圧できる。プレス加工時の圧力および温度は、それぞれ約5Mpaおよび180℃である。
As shown in FIG. 4A, a
プレス加工により、絶縁樹脂層12が塑性流動を起こし、突起電極22と金属層19が絶縁樹脂層12を貫通する。そして、図4(B)に示すように、銅板13、絶縁樹脂層12および半導体素子50が一体化され、金属層19と素子電極52とが圧着して、突起電極22と素子電極52とが電気的に接続される。突起電極22は、その全体的な形状が先端に近づくにつれて細くなるような形状であるため、突起電極22が絶縁樹脂層12をスムースに貫通する。本実施形態では、銅板13を絶縁樹脂層12に圧着して、絶縁樹脂層12の一方の主表面S1に銅板13を積層している。
By press working, the insulating
次に、図4(C)に示すように、保護膜15を除去した後、金属層17をマスクとして、銅板13の上面に所定のパターンの突起部16を形成する。具体的には、金属層17をマスクとして銅板13をエッチングすることにより、所定のパターンを有する突起部16を形成する。突起部16を形成する際、金属層17の端部が突起部16の側面から外側に突出するように銅板13のエッチングが調節される。本実施形態の突起部16における基底部の径、先端部の径、高さは、たとえばそれぞれ、150μmφ、100μmφ、50μmである。
Next, as shown in FIG. 4C, after the
次に、図4(D)に示すように、リソグラフィ法により、突起部16を形成した側の銅板13の主表面に、配線層14のパターンに合わせてレジスト(図示せず)を選択的に形成する。そして、該レジストをマスクとして銅板13をエッチングして、銅板13に所定のパターンの配線層14を形成する。その後レジストを除去する。本実施形態における配線層14の厚さは約20μmである。
Next, as shown in FIG. 4D, a resist (not shown) is selectively applied to the main surface of the
ここで、配線層14の形成に続いて、突起部16の側面に、たとえば十点平均粗さ(Rz)で0.5〜3.0μmの範囲にある所定の凹凸を形成するようにしてもよい。凹凸は、たとえば、突起部16の表面に粗化処理を施すことにより形成することができる。粗化処理としては、たとえば、CZ処理(登録商標)などの薬液処理、プラズマ処理などが挙げられる。突起部16が圧延銅からなる場合には、突起部16を形成する銅の結晶粒の向きが、配線層14の主表面に平行な方向に並ぶ。このため、突起部16表面の粗化処理によって、突起部16の側面に容易に凹凸を形成することができる。また、突起部16の粗化処理の際に、同時に配線層14を粗化処理してもよい。この場合、配線層14の表面にも凹凸が形成され、アンカー効果によって、次工程で形成する保護層20と配線層14との接合強度を高めることができる。
Here, following the formation of the
次に、図4(E)に示すように、リソグラフィー法により、突起部16に対応する領域に開口部20a形成した保護層20を、突起部16が突出している側の配線層14の主表面に、開口部20aから突起部16が突出するように形成する。
Next, as shown in FIG. 4E, the main surface of the
次に、図4(F)に示すように、突起部16に、たとえば、はんだ印刷法を用いて低融点金属ボール18を形成する。具体的には、たとえば、樹脂とはんだ材をペースト状にしたはんだペーストを、スクリーンマスクにより所望の箇所に印刷し、はんだ溶融温度に加熱することで、低融点金属ボール18を形成する。あるいは、別の方法として配線層14側にあらかじめフラックスを塗布しておき、低融点金属ボール18を配線層14にマウントしてもよい。低融点金属ボール18は、金属層17全体と突起部16の側面を被覆している。本実施形態における低融点金属ボール18の配線層14に平行な方向における径は約160〜250μmであり、ボール高さはプリント配線基板に搭載した状態で約140μmである。
Next, as shown in FIG. 4F, low-melting
図2に示される半導体モジュール30を製造するためには、図4(E)にて開口部20aの内側面と突起部16との間隔がより密になるように保護膜を形成すればよい。また、図4(F)にて突起部16に印刷するはんだペーストの量を増やすことによっても形成してもよい。このようにして形成された低融点金属ボール18は、突起部16の側面全体を被覆し、その一部が開口部20aの内側面に当接している。これにより、低融点金属ボール18の配線層14の主表面に平行な方向への広がりが抑制されるため、ボール高さを高く保つことができる。
In order to manufacture the
以上説明した製造工程により、半導体モジュール30が形成される。また、半導体素子50を搭載しなかった場合には、素子搭載用基板10が得られる。
The
以上説明したように、本実施形態の素子搭載用基板10は、配線層14と突起部16とを一体形成している。そのため、熱による応力が発生した場合であっても、配線層14と突起部16との間でクラックが発生する可能性は少ない。そのため、素子搭載用基板10に半導体素子50を搭載した半導体モジュール30をプリント配線基板に実装した場合においても、半導体モジュール30とプリント配線基板との間の接続信頼性が向上する。また、突起部16の側面に凹凸が形成され、突起部16と低融点金属ボール18との接合強度が高まるため、より接続信頼性が向上する。
As described above, in the
さらに、突起部16と金属層17によって低融点金属ボール18を支持しているため、ボール高さを高く保つことができる。また、図2に示されるような半導体モジュール30では低融点金属ボール18の一部が開口部20aの内側面に当接して、低融点金属ボール18の配線層14の主表面に平行な方向への広がりが抑制されるため、ボール高さをより高く保つことができる。ボール高さが高く保たれるため、プリント配線基板に実装するための半導体モジュール30の電極間の微細ピッチ化が可能となり、また、微細ピッチ化された構造における半導体モジュール30のプリント配線基板への実装信頼性が向上する。
Further, since the low melting
さらに、金属層17の端部が突起部16の側面から外側に突出しているため、低融点金属ボール18が金属層17の端部に係止され、低融点金属ボール18が突起部16から外れにくくなる。そのため、突起部16と低融点金属ボール18との接合強度が高まるため、より接続信頼性が向上する。このように接続信頼性の向上に資する金属層17をマスクとして用い銅板13をエッチングすることができるため製造工程がより簡素化され、半導体モジュール30の製造を低コスト化できる。
Further, since the end portion of the
(実施形態2)
上述の実施形態1では、突起部16の頂部上面に設けられた金属層17の端部が突起部16の側面から配線層14に平行な方向に突出しているが、図5で示されるように突起部16の側面に沿って突出していてもよい。本実施形態ではこうした金属層17を含む半導体モジュール30について説明する。なお、実施形態1と同一の構成については同一の符号を付し、その説明は省略する。
(Embodiment 2)
In
図5は、実施形態2に係る素子搭載用基板10およびこれを用いた半導体モジュール30の構成を示す概略断面図である。半導体モジュール30は、素子搭載用基板10およびこれに搭載された半導体素子50を備える。
FIG. 5 is a schematic cross-sectional view showing the configuration of the
金属層17の端部は、突起部16の頂部側面を被覆するように突起部16の側面から突出している。これにより、突起部16の頂部上面および頂部側面が金属層17により被覆される。そのため、実施形態1と同様、金属層17の突出部分下方に回り込んだ低融点金属ボール18が当該突出部分に係止されるため、低融点金属ボール18に対し水平方向および/または垂直方向に力が加わったとしても低融点金属ボール18が突起部16から外れにくくなる。突起部16と低融点金属ボール18との接合強度が高まるため、より接続信頼性が向上する。
The end of the
(素子搭載用基板および半導体モジュールの製造方法)
図6(A)〜(D)は、突起電極22の形成方法を示す工程断面図である。
(Element mounting substrate and semiconductor module manufacturing method)
6A to 6D are process cross-sectional views illustrating a method for forming the protruding
図6(A)に示すように、少なくとも、突起部16および突起電極22の高さと配線層14の厚さとの和より大きい厚さを有する金属板としての銅板13を用意する。
As shown in FIG. 6A, a
次に、図6(B)に示すように、リソグラフィ法により、突起電極22のパターンに合わせてレジスト70を銅板13の上面に選択的に形成する。具体的には、ラミネーター装置を用いて銅板13に所定膜厚のレジスト膜を貼り付け、突起電極22のパターンを有するフォトマスクを用いて露光した後、現像することによって、銅板13の上にレジスト70が選択的に形成される。なお、レジストとの密着性向上のために、レジスト膜のラミネート前に、銅板13の表面に研磨、洗浄等の前処理を必要に応じて施すことが望ましい。さらに、銅板13の下面を保護するべく、銅板13下面の全面にレジスト(図示せず)を形成する。
Next, as shown in FIG. 6B, a resist 70 is selectively formed on the upper surface of the
次に、図6(C)に示すように、レジスト70をマスクとして、銅板13に所定のパターンの突起電極22を形成する。具体的には、レジスト70をマスクとして銅板13をエッチングすることにより、所定のパターンを有する突起電極22を形成する。銅板13の下面にはレジスト(図示せず)が形成されているため、このエッチングから銅板13の下面は保護される。突起電極22の形成後、銅板13下面のレジスト(図示せず)は剥離剤を用いて剥離される。
Next, as shown in FIG. 6C, a
次に、図6(D)に示すように、レジスト70を剥離剤を用いて剥離する。以上説明した工程により、突起電極22が形成される。本実施形態の突起電極22における基底部の径、先端部の径、高さは、たとえばそれぞれ、40μmφ、30μmφ、50μmである。なお、レジストを用いて銅板13の下面を保護しているが、図6(C)のエッチングにより銅板13の厚さを調整する(例えば銅板13の下面をエッチングすることで厚さを薄くする)場合、銅板13の下面にレジストを形成しなくてもよい。
Next, as shown in FIG. 6D, the resist 70 is stripped using a stripping agent. The protruding
図7(A)〜(F)は、配線層14、金属層17、低融点金属ボール18の形成方法、突起電極22と素子電極52との接続方法を示す工程断面図である。
7A to 7F are process cross-sectional views illustrating a method for forming the
図7(A)に示すように、突起電極22が絶縁樹脂層12側を向くようにして、銅板13を絶縁樹脂層12の一方の主表面S1側に配置する。また、突起電極22に対向する素子電極52が設けられた半導体素子50を、絶縁樹脂層12の他方の主表面に配置する。絶縁樹脂層12の厚さは突起電極22の高さ程度であり、約35μmである。そして、プレス装置を用いて、銅板13と半導体素子50とを、絶縁樹脂層12を介して圧着する。プレス加工時の圧力および温度は、それぞれ約5Mpaおよび180℃である。
As shown in FIG. 7A, the
プレス加工により、絶縁樹脂層12が塑性流動を起こし、突起電極22が絶縁樹脂層12を貫通する。そして、図7(B)に示すように、銅板13、絶縁樹脂層12および半導体素子50が一体化され、突起電極22と素子電極52とが圧着して、突起電極22と素子電極52とが電気的に接続される。突起電極22は、その全体的な形状が先端に近づくにつれて細くなるような形状であるため、突起電極22が絶縁樹脂層12をスムースに貫通する。本実施形態では、銅板13を絶縁樹脂層12に圧着して、絶縁樹脂層12の一方の主表面S1に銅板13を積層している。
By press working, the insulating
次に、図7(C)に示すように、リソグラフィ法により、絶縁樹脂層12と反対側の銅板13の主表面に、突起部16のパターンに合わせてレジスト(図示せず)を選択的に形成する。そして、該レジストをマスクとして銅板13の主表面をエッチングして、銅板13に所定のパターンの突起部16を形成する。その後レジストを除去する。本実施形態の突起部16における基底部の径、先端部の径、高さは、たとえばそれぞれ、150μmφ、100μmφ、50μmである。
Next, as shown in FIG. 7C, a resist (not shown) is selectively applied to the main surface of the
突起部16を形成した後、リソグラフィー法により、突起部16の頂部上面および頂部側面を除く領域を被覆するように保護膜21を形成する。
After forming the
次に、図7(D)に示すように、たとえば電解めっき法あるいは無電解めっき法により、保護膜21から突出し露出している突起部16の頂部上面および頂部側面に金属層17を形成する。
Next, as shown in FIG. 7D, a
次に、図7(E)に示すように、保護膜21を除去し、突起部16の頂部上面および頂部側面が金属層17で被覆されている状態にする。
Next, as shown in FIG. 7E, the
次に、図7(F)に示すように、リソグラフィ法により図4(D)と同様、銅板13に所定のパターンの配線層14を形成する。本実施形態における配線層14の厚さは約20μmである。さらに、リソグラフィー法により図4(E)と同様、突起部16に対応する領域に開口部20aが形成された保護層20を、突起部16が突出している側の配線層14の主表面に、開口部20aから突起部16が突出するように形成する。
Next, as shown in FIG. 7F, a
さらに、図4(F)と同様、突起部16に、たとえば、はんだ印刷法を用いて低融点金属ボール18を形成する。低融点金属ボール18は、金属層17と突起部16の側面全体を被覆している。本実施形態における低融点金属ボール18の配線層14に平行な方向における径は約160〜250μmであり、ボール高さはプリント配線基板に搭載した状態で約140μmである。
Further, as in FIG. 4F, the low melting
本実施形態においても図2に示されように低融点金属ボール18が開口部20aの内側面に当接していてもよく、図2の製造方法と同様の方法により製造できる。また、実施形態1と同様に、金属層17に被覆されていない突起部16の側面に粗化処理を施すことにより凹凸を形成してもよい。さらに、実施形態1と同様に金属層19をマスクとして用いる方法により突起電極22を形成してもよい。
Also in this embodiment, as shown in FIG. 2, the low melting
以上説明した製造工程により、半導体モジュール30が形成される。また、半導体素子50を搭載しなかった場合には、素子搭載用基板10が得られる。
The
実施形態1と同様に、本実施形態の素子搭載用基板10は、配線層14と突起部16とを一体形成している。そのため、熱による応力が発生した場合であっても、配線層14と突起部16との間でクラックが発生する可能性は少ない。そのため、素子搭載用基板10に半導体素子50を搭載した半導体モジュール30をプリント配線基板に実装した場合においても、半導体モジュール30とプリント配線基板との間の接続信頼性が向上する。また、突起部16の側面に凹凸を形成した場合には、突起部16と低融点金属ボール18との接合強度が高まるため、より接続信頼性が向上する。
Similar to the first embodiment, the
さらに、突起部16と金属層17によって低融点金属ボール18を支持しているため、ボール高さを高く保つことができる。また、図2に示されるような半導体モジュール30では低融点金属ボール18の一部が開口部20aの内側面に当接して、低融点金属ボール18の配線層14の主表面に平行な方向への広がりが抑制されるため、ボール高さをより高く保つことができる。ボール高さが高く保たれるため、プリント配線基板に実装するための半導体モジュール30の電極間の微細ピッチ化が可能となり、また、微細ピッチ化された構造における半導体モジュール30のプリント配線基板への実装信頼性が向上する。
Further, since the low melting
(実施形態3)
上述の実施形態1では、金属層17が突起部16の頂部上面に接触して設けられているが、図8で示されるように突起部16の頂部上面に接触することなく、当該頂部の側面のみを被覆するように突出していてもよい。本実施形態ではこうした金属層17を含む半導体モジュール30について説明する。なお、実施形態1と同一の構成については同一の符号を付し、その説明は省略する。
(Embodiment 3)
In the first embodiment described above, the
図8は、実施形態3に係る素子搭載用基板10およびこれを用いた半導体モジュール30の構成を示す概略断面図である。半導体モジュール30は、素子搭載用基板10およびこれに搭載された半導体素子50を備える。
FIG. 8 is a schematic cross-sectional view showing configurations of the
金属層17は、突起部16の頂部上面に接触することなく突起部16の頂部側面のみを被覆し、突起部16の側面から外側に突出している。これにより、実施形態1と同様、金属層17の突出部分下方に回り込んだ低融点金属ボール18が当該突出部分に係止されるため、低融点金属ボール18に対し水平方向および/または垂直方向に力が加わったとしても低融点金属ボール18が突起部16から外れにくくなる。突起部16と低融点金属ボール18との接合強度が高まるため、より接続信頼性が向上する。
The
(素子搭載用基板および半導体モジュールの製造方法)
図9(A)、(B)は、配線層14、金属層17、低融点金属ボール18の形成方法を示す工程断面図である。
(Element mounting substrate and semiconductor module manufacturing method)
9A and 9B are process cross-sectional views illustrating a method for forming the
図7(A)〜(E)に示す方法により、突起部16の頂部上面と頂部側面が金属層17に被覆されている状態を製造する。
7A to 7E, a state in which the top surface and the top side surface of the
次に、図9(A)に示すように、CMP(Chemical Mechanical Polishing)を用いて研磨することで突起部16の頂部上面に接触している金属層17を除去し、突起部16の頂部上面を露出させる。
Next, as shown in FIG. 9A, the
次に、図9(B)に示すように、リソグラフィ法により図4(D)と同様、銅板13に所定のパターンの配線層14を形成する。本実施形態における配線層14の厚さは約20μmである。さらに、リソグラフィー法により図4(E)と同様、突起部16に対応する領域に開口部20aが形成された保護層20を、突起部16が突出している側の配線層14の主表面に、開口部20aから突起部16が突出するように形成する。
Next, as shown in FIG. 9B, a
さらに、図4(F)と同様、突起部16に、たとえば、はんだ印刷法を用いて低融点金属ボール18を形成する。低融点金属ボール18は、突起部16の頂部上面、金属層17および突起部16の側面全体を被覆している。本実施形態における低融点金属ボール18の配線層14に平行な方向における径は約160〜250μmであり、ボール高さはプリント配線基板に搭載した状態で約140μmである。
Further, as in FIG. 4F, the low melting
本実施形態においても図2に示されように低融点金属ボール18が開口部20aの内側面に当接していてもよく、図2の製造方法と同様の方法により製造できる。また、実施形態1と同様に、金属層17に被覆されていない突起部16の側面に粗化処理を施すことにより凹凸を形成してもよい。さらに、実施形態1と同様に金属層19をマスクとして用いる方法により突起電極22を形成してもよい。
Also in this embodiment, as shown in FIG. 2, the low melting
以上説明した製造工程により、半導体モジュール30が形成される。また、半導体素子50を搭載しなかった場合には、素子搭載用基板10が得られる。
The
実施形態1と同様に、本実施形態の素子搭載用基板10は、配線層14と突起部16とを一体形成している。そのため、熱による応力が発生した場合であっても、配線層14と突起部16との間でクラックが発生する可能性は少ない。そのため、素子搭載用基板10に半導体素子50を搭載した半導体モジュール30をプリント配線基板に実装した場合においても、半導体モジュール30とプリント配線基板との間の接続信頼性が向上する。また、突起部16の側面に凹凸を形成した場合には、突起部16と低融点金属ボール18との接合強度が高まるため、より接続信頼性が向上する。
Similar to the first embodiment, the
さらに、突起部16と金属層17によって低融点金属ボール18を支持しているため、ボール高さを高く保つことができる。また、図2に示されるような半導体モジュール30では低融点金属ボール18の一部が開口部20aの内側面に当接して、低融点金属ボール18の配線層14の主表面に平行な方向への広がりが抑制されるため、ボール高さをより高く保つことができる。ボール高さが高く保たれるため、プリント配線基板に実装するための半導体モジュール30の電極間の微細ピッチ化が可能となり、また、微細ピッチ化された構造における半導体モジュール30のプリント配線基板への実装信頼性が向上する。
Further, since the low melting
(実施形態4)
次に、本発明の半導体モジュールを備えた携帯機器について説明する。なお、携帯機器として携帯電話に搭載する例を示すが、たとえば、個人用携帯情報端末(PDA)、デジタルビデオカメラ(DVC)、及びデジタルスチルカメラ(DSC)といった電子機器であってもよい。
(Embodiment 4)
Next, a portable device provided with the semiconductor module of the present invention will be described. In addition, although the example mounted in a mobile telephone is shown as a portable apparatus, electronic devices, such as a personal digital assistant (PDA), a digital video camera (DVC), and a digital still camera (DSC), may be sufficient, for example.
図10は本発明の実施形態に係る半導体モジュール30を備えた携帯電話の構成を示す図である。携帯電話111は、第1の筐体112と第2の筐体114が可動部120によって連結される構造になっている。第1の筐体112と第2の筐体114は可動部120を軸として回動可能である。第1の筐体112には文字や画像等の情報を表示する表示部118やスピーカ部124が設けられている。第2の筐体114には操作用ボタンなどの操作部122やマイク部126が設けられている。なお、本発明の各実施形態に係る半導体モジュール30はこうした携帯電話111の内部に搭載されている。
FIG. 10 is a diagram showing a configuration of a mobile phone including the
図11は図10に示した携帯電話の部分断面図(第1の筐体112の断面図)である。本発明の各実施形態に係る半導体モジュール30は、低融点金属ボール18を介してプリント配線基板128に搭載され、こうしたプリント配線基板128を介して表示部118などと電気的に接続されている。また、半導体モジュール30の裏面側(低融点金属ボール18とは反対側の面)には金属基板などの放熱基板116が設けられ、たとえば、半導体モジュール30から発生する熱を第1の筐体112内部に篭もらせることなく、効率的に第1の筐体112の外部に放熱することができるようになっている。
FIG. 11 is a partial cross-sectional view (cross-sectional view of the first casing 112) of the mobile phone shown in FIG. The
本発明の各実施形態に係る半導体モジュール30によれば、半導体モジュール30とプリント配線基板との間の接続信頼性が向上するため、こうした半導体モジュール30を搭載した本実施形態に係る携帯機器については、その信頼性が向上する。
According to the
本発明は、上述の各実施形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施形態も本発明の範囲に含まれうるものである。 The present invention is not limited to the above-described embodiments, and various modifications such as design changes can be added based on the knowledge of those skilled in the art, and the embodiments to which such modifications are added are also possible. It can be included in the scope of the present invention.
たとえば、上述の各実施形態では、配線層は単層であったが、これに限定されず、配線層は多層であってもよい。 For example, in each of the above-described embodiments, the wiring layer is a single layer, but is not limited to this, and the wiring layer may be a multilayer.
また、上述の各実施形態では、本願の接続用金属の一例として低融点金属ボールを挙げたが、その形状はボール形状に限定されるものではない。また、便宜上「ボール高さ」と表現したが、同様にボール形状に限定するものではない。 Further, in each of the above-described embodiments, the low melting point metal ball is exemplified as an example of the connection metal of the present application, but the shape is not limited to the ball shape. For convenience, the expression “ball height” is used, but it is not limited to the ball shape.
また、上述の各実施形態では、1つの突起部16のみが示されているが、配線層14に複数の突起部16が形成されていてもよい。さらに、上述の各実施形態では、金属層17が低融点金属ボール18によって完全に被覆されているが、低融点金属ボール18が金属層17の突出部分に係止されれば、部分的に金属層17が露出していてもよい。
In the above-described embodiments, only one
さらに、本発明の構成は、ウエハレベルCSP(Chip Size Package)プロセスと呼ばれる半導体パッケージの製造プロセスに適用することができる。これによれば、半導体モジュールの薄型化・小型化を図ることができる。 Furthermore, the configuration of the present invention can be applied to a semiconductor package manufacturing process called a wafer level CSP (Chip Size Package) process. According to this, the semiconductor module can be reduced in thickness and size.
10 素子搭載用基板、 12 絶縁樹脂層、 13 銅板、 14 配線層、 15 保護膜、 16 突起部、 17 金属層、 18 低融点金属ボール、 19 金属層、 20 保護層、 20a 開口部、 21 保護膜、 22 突起電極、 30 半導体モジュール、 50 半導体素子、 52 素子電極、 54 素子保護層、 70 レジスト。 10 element mounting substrate, 12 insulating resin layer, 13 copper plate, 14 wiring layer, 15 protective film, 16 protrusion, 17 metal layer, 18 low melting point metal ball, 19 metal layer, 20 protective layer, 20a opening, 21 protection Membrane, 22 Projection electrode, 30 Semiconductor module, 50 Semiconductor element, 52 Element electrode, 54 Element protective layer, 70 Resist.
Claims (9)
前記配線層と電気的に接続されるとともに、前記配線層から突出している突起部と、
前記突起部の頂部に設けられた金属層と、
前記突起部の側面の少なくとも一部と前記金属層を被覆している接続用金属と、
を備え、
前記金属層の少なくとも一部は、前記突起部の側面から外側に突出していることを特徴とする電極構造。 A wiring layer;
A protrusion that is electrically connected to the wiring layer and protrudes from the wiring layer;
A metal layer provided on the top of the protrusion,
A connecting metal covering at least a part of the side surface of the protruding portion and the metal layer;
With
At least a part of the metal layer protrudes outward from a side surface of the protrusion.
前記絶縁樹脂層の一方の主表面に設けられた配線層と、
前記配線層と電気的に接続されるとともに、前記配線層から前記絶縁樹脂層とは反対側に突出している突起部と、
前記突起部の頂部に設けられた金属層と、
を備え、
前記金属層の少なくとも一部は、前記突起部の側面から外側に突出していることを特徴とする素子搭載用基板。 An insulating resin layer;
A wiring layer provided on one main surface of the insulating resin layer;
A protrusion that is electrically connected to the wiring layer and protrudes from the wiring layer to the side opposite to the insulating resin layer;
A metal layer provided on the top of the protrusion,
With
At least a part of the metal layer protrudes outward from a side surface of the protruding portion.
前記素子搭載用基板に搭載された半導体素子と、
を備えることを特徴とする半導体モジュール。 The element mounting substrate according to any one of claims 2 to 4,
A semiconductor element mounted on the element mounting substrate;
A semiconductor module comprising:
前記半導体素子は、前記突起電極に対向する素子電極を有し、
前記突起電極が前記絶縁樹脂層を貫通し、前記突起電極と前記素子電極とが電気的に接続されていることを特徴とする請求項5に記載の半導体モジュール。 The element mounting substrate has a protruding electrode that is electrically connected to the wiring layer and protrudes from the wiring layer to the insulating resin layer side,
The semiconductor element has an element electrode facing the protruding electrode,
6. The semiconductor module according to claim 5, wherein the protruding electrode penetrates the insulating resin layer, and the protruding electrode and the element electrode are electrically connected.
前記金属層をマスクとして用い前記金属板の表面を選択的に除去することで、前記突起部を形成するとともに前記金属層の少なくとも一部を前記突起部の側面から外側に突出させる工程と、
を含むことを特徴とする素子搭載用基板の製造方法。 A step of laminating a metal layer at a predetermined position on the metal plate where the protrusion is formed;
Selectively removing the surface of the metal plate using the metal layer as a mask to form the protrusion and projecting at least part of the metal layer outward from the side surface of the protrusion;
A method for manufacturing an element mounting board, comprising:
前記金属板と、前記突起電極に対応する素子電極が設けられた半導体素子とを、絶縁樹脂層を介して圧着し、前記突起電極が前記絶縁樹脂層を貫通することにより、前記突起電極と前記素子電極とを電気的に接続させる圧着工程と、
前記金属層をマスクとして用い前記他方の主表面を選択的に除去することで、前記突起部を形成するとともに前記金属層の少なくとも一部を前記突起部の側面から外側に突出させる工程と、
前記突起部の側面の少なくとも一部と前記金属層を接続用金属で被覆させる工程と、
を含むことを特徴とする半導体モジュールの製造方法。 A step of preparing a metal plate in which a protruding electrode is projected on one main surface and a metal layer is laminated at a predetermined position on the other main surface where a protruding portion is formed;
The metal plate and a semiconductor element provided with an element electrode corresponding to the protruding electrode are pressure-bonded via an insulating resin layer, and the protruding electrode penetrates the insulating resin layer. A crimping step for electrically connecting the device electrodes;
Selectively removing the other main surface using the metal layer as a mask to form the protrusion and projecting at least a part of the metal layer outward from a side surface of the protrusion;
Coating at least part of the side surface of the protrusion and the metal layer with a connecting metal;
A method for manufacturing a semiconductor module, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008067814A JP2009224581A (en) | 2008-03-17 | 2008-03-17 | Element mounting substrate and method of manufacturing the same, semiconductor module and method of manufacturing the same, electrode structure, and portable device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008067814A JP2009224581A (en) | 2008-03-17 | 2008-03-17 | Element mounting substrate and method of manufacturing the same, semiconductor module and method of manufacturing the same, electrode structure, and portable device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009224581A true JP2009224581A (en) | 2009-10-01 |
Family
ID=41241051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008067814A Pending JP2009224581A (en) | 2008-03-17 | 2008-03-17 | Element mounting substrate and method of manufacturing the same, semiconductor module and method of manufacturing the same, electrode structure, and portable device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009224581A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012064911A (en) * | 2010-09-16 | 2012-03-29 | Fujitsu Ltd | Package substrate unit and manufacturing method therefor |
JP2012156453A (en) * | 2011-01-28 | 2012-08-16 | Kyocera Corp | Wiring board and implementation structure thereof |
CN102931110A (en) * | 2012-11-08 | 2013-02-13 | 南通富士通微电子股份有限公司 | Method for packaging semiconductor component |
JPWO2011136363A1 (en) * | 2010-04-28 | 2013-07-22 | 三洋電機株式会社 | Circuit device manufacturing method |
US9293432B2 (en) | 2012-11-08 | 2016-03-22 | Nantong Fujitsu Microelectronics Co., Ltd. | Metal contact for chip packaging structure |
US9379077B2 (en) | 2012-11-08 | 2016-06-28 | Nantong Fujitsu Microelectronics Co., Ltd. | Metal contact for semiconductor device |
US9548282B2 (en) | 2012-11-08 | 2017-01-17 | Nantong Fujitsu Microelectronics Co., Ltd. | Metal contact for semiconductor device |
-
2008
- 2008-03-17 JP JP2008067814A patent/JP2009224581A/en active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2011136363A1 (en) * | 2010-04-28 | 2013-07-22 | 三洋電機株式会社 | Circuit device manufacturing method |
JP5830702B2 (en) * | 2010-04-28 | 2015-12-09 | パナソニックIpマネジメント株式会社 | Circuit device manufacturing method |
JP2012064911A (en) * | 2010-09-16 | 2012-03-29 | Fujitsu Ltd | Package substrate unit and manufacturing method therefor |
US8800142B2 (en) | 2010-09-16 | 2014-08-12 | Fujitsu Limited | Package substrate unit and method for manufacturing package substrate unit |
JP2012156453A (en) * | 2011-01-28 | 2012-08-16 | Kyocera Corp | Wiring board and implementation structure thereof |
CN102931110A (en) * | 2012-11-08 | 2013-02-13 | 南通富士通微电子股份有限公司 | Method for packaging semiconductor component |
US9293432B2 (en) | 2012-11-08 | 2016-03-22 | Nantong Fujitsu Microelectronics Co., Ltd. | Metal contact for chip packaging structure |
US9379077B2 (en) | 2012-11-08 | 2016-06-28 | Nantong Fujitsu Microelectronics Co., Ltd. | Metal contact for semiconductor device |
US9548282B2 (en) | 2012-11-08 | 2017-01-17 | Nantong Fujitsu Microelectronics Co., Ltd. | Metal contact for semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5091600B2 (en) | Semiconductor module, semiconductor module manufacturing method, and portable device | |
US8309864B2 (en) | Device mounting board and manufacturing method therefor, and semiconductor module | |
JP5135246B2 (en) | Semiconductor module, method for manufacturing the same, and portable device | |
WO2010067610A1 (en) | Semiconductor module, method for manufacturing semiconductor module, and portable apparatus | |
US7492045B2 (en) | Semiconductor module, method for manufacturing semiconductor modules and mobile device | |
JP2007096198A (en) | Semiconductor device, manufacturing method therefor, and electronic device | |
JP2009224581A (en) | Element mounting substrate and method of manufacturing the same, semiconductor module and method of manufacturing the same, electrode structure, and portable device | |
JP2010087229A (en) | Semiconductor module, method of manufacturing semiconductor module, and portable device | |
JP2009182272A (en) | Device mounting board and method of manufacturing same, semiconductor module and method of manufacturing the same, and portable device | |
JP2009158830A (en) | Substrate for mounting element and manufacturing method thereof, semiconductor module and manufacturing method thereof, and portable equipment | |
JP5134899B2 (en) | Semiconductor module, semiconductor module manufacturing method, and portable device | |
US8129846B2 (en) | Board adapted to mount an electronic device, semiconductor module and manufacturing method therefor, and portable device | |
JP5028291B2 (en) | Device mounting substrate, device mounting substrate manufacturing method, semiconductor module, and semiconductor module manufacturing method | |
US20100140797A1 (en) | Device mounting board and method of manufacturing the board, semiconductor module and method of manufacturing the module | |
JP5295211B2 (en) | Manufacturing method of semiconductor module | |
JP5061010B2 (en) | Semiconductor module | |
JP5022963B2 (en) | Projection electrode structure, element mounting substrate and manufacturing method thereof, semiconductor module, and portable device | |
JP2011054670A (en) | Semiconductor module, method of manufacturing the same, and portable device | |
JP5306443B2 (en) | Device mounting substrate, device mounting substrate manufacturing method, semiconductor module, and semiconductor module manufacturing method | |
JP2010157544A (en) | Semiconductor device, method of manufacturing the same, and electronic apparatus | |
JP2009212114A (en) | Structure of protruding electrode, substrate for mounting element and its manufacturing method, semiconductor module, and portable device | |
JP2008172213A (en) | Semiconductor module, method for manufacturing the same and mobile apparatus | |
JP5140565B2 (en) | Device mounting substrate, semiconductor module, and portable device | |
JP2011077345A (en) | Device mounting board, semiconductor module and portable apparatus | |
JP2008153548A (en) | Semiconductor device |