JP2008277415A - Substrate having built-in electronic component and manufacturing method thereof - Google Patents
Substrate having built-in electronic component and manufacturing method thereof Download PDFInfo
- Publication number
- JP2008277415A JP2008277415A JP2007117050A JP2007117050A JP2008277415A JP 2008277415 A JP2008277415 A JP 2008277415A JP 2007117050 A JP2007117050 A JP 2007117050A JP 2007117050 A JP2007117050 A JP 2007117050A JP 2008277415 A JP2008277415 A JP 2008277415A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- component built
- substrate
- resin
- substrate according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、半導体素子などの電子部品を内蔵した電子部品内蔵基板に関するものである。 The present invention relates to an electronic component built-in substrate in which an electronic component such as a semiconductor element is incorporated.
従来より、電子部品内蔵基板としては、図14および図15に示したものがある(たとえば特許文献1参照)。図14および図15に示した電子部品内蔵基板9は、コア基板90の内部に半導体素子91を収容するとともに、コア基板90の両面に、ビルドアップ配線層92,93を形成したものである。ビルドアップ配線層92は、半導体素子などの電子部品(図示略)が実装されるものである。ビルドアップ配線層93は、バンダボールなどが形成されて、所望の回路基板(図示略)などと接続されるものである。コア基板90は、ビルドアップ配線層92,93相互の導通を図るためのものであり、ビルドアップ配線層92に実装された電子部品(図示略)は、ビルドアップ配線層92、コア基板90およびビルドアップ配線層93を介して回路基板(図示略)などと導通させられる。
Conventionally, as an electronic component built-in substrate, there are those shown in FIGS. 14 and 15 (see, for example, Patent Document 1). The electronic component built-in substrate 9 shown in FIGS. 14 and 15 has a semiconductor element 91 housed in a
しかしながら、電子部品内蔵基板9では、半導体素子91がコア基板90に設けられた直方体状の空間94に収容されている。また、空間94は、半導体素子91の大きさと略同程度とされており、空間94を規定する面95の面積が極力小さくなるように形成されている。空間94を規定する面95は、半導体素子91を駆動したときに発生する熱をコア基板90に放熱するための界面として機能するものである。そのため。面95の面積が小さい場合には、コア基板90に伝達される熱量が小さくなるため、半導体素子91で発生した熱を十分に放熱することができない。その結果、半導体素子91の温度が上昇しやすく、半導体素子91の動作が不安定となる可能性が高くなる。
However, in the electronic component built-in substrate 9, the semiconductor element 91 is accommodated in a rectangular
そこで、本発明は、電子部品を内蔵した基板において、電子部品の駆動時に発生した熱を効率良く放熱させ、電子部品の動作を安定させることを課題としている。 Accordingly, an object of the present invention is to efficiently dissipate heat generated at the time of driving an electronic component in a substrate incorporating the electronic component to stabilize the operation of the electronic component.
本発明の第1の側面では、電子部品と、前記電子部品を収容するための空間を規定する貫通孔を有する1以上の絶縁層と、を備えた電子部品内蔵基板であって、前記貫通孔は、内面が平面視において凹凸を有していることを特徴とする、電子部品内蔵基板が提供される。 According to a first aspect of the present invention, there is provided an electronic component built-in substrate comprising: an electronic component; and one or more insulating layers having a through hole that defines a space for accommodating the electronic component, wherein the through hole Provides an electronic component-embedded substrate characterized in that the inner surface has irregularities in plan view.
前記内面は、平面視において、連続した凹凸状、たとえば複数の円弧が連なった形状に形成するのが好ましい。 The inner surface is preferably formed in a continuous uneven shape, for example, a shape in which a plurality of arcs are connected in plan view.
前記複数の円弧は、たとえば曲率半径をR、隣接する円弧同士のピッチをPとしたとき、1.2≦(P/R)≦2.0の関係に形成される。曲率半径Rは、たとえば1μm以上200μm以下、隣接するものどうしのピッチPは、たとえば1.2μm以上400μm以下とされる。 The plurality of arcs are formed in a relationship of 1.2 ≦ (P / R) ≦ 2.0, for example, where R is a curvature radius and P is a pitch between adjacent arcs. The curvature radius R is, for example, 1 μm or more and 200 μm or less, and the pitch P between adjacent ones is, for example, 1.2 μm or more and 400 μm or less.
前記1以上の絶縁層は、たとえば互いに開口面積の異なる複数の絶縁層を含んでいる。前記絶縁層は、たとえば繊維束に樹脂を含浸させたものである。前記繊維束は、前記貫通孔の内面から露出させるのが好ましい。 The one or more insulating layers include, for example, a plurality of insulating layers having different opening areas. The insulating layer is, for example, a fiber bundle impregnated with resin. The fiber bundle is preferably exposed from the inner surface of the through hole.
前記貫通孔は、たとえば平面視において、矩形の各辺を凹凸状とした形状に形成される。その一方で、前記繊維束は、たとえば前記各辺に直交または略直交する方向に延びるように配置される。前記貫通孔は、テーパ状に形成するのが好ましい。 The through hole is formed, for example, in a shape in which each side of a rectangle is uneven in plan view. On the other hand, the said fiber bundle is arrange | positioned so that it may extend in the direction orthogonal or substantially orthogonal to the said each side, for example. The through hole is preferably formed in a tapered shape.
前記空間には、樹脂が充填しておくのが好ましい。前記樹脂は、たとえば非金属無機フィラーを30wt%以上85wt%以下含有するエポキシ樹脂である。前記非金属無機フィラーは、たとえばシリカあるいは金属粉末である。 The space is preferably filled with resin. The resin is, for example, an epoxy resin containing 30 wt% or more and 85 wt% or less of a nonmetallic inorganic filler. The non-metallic inorganic filler is, for example, silica or metal powder.
本発明の第2の側面においては、電子部品と、前記電子部品を収容するための空間を規定する貫通孔を有する複数の絶縁層と、を備えた電子部品内蔵基板であって、前記複数の絶縁層における貫通孔のそれぞれは、互いに開口面積の異なっていることを特徴とする、電子部品内蔵基板。 According to a second aspect of the present invention, there is provided an electronic component-embedded substrate comprising: an electronic component; and a plurality of insulating layers having a through hole that defines a space for accommodating the electronic component. An electronic component-embedded substrate, wherein each of the through holes in the insulating layer has a different opening area.
本発明の第3の側面においては、複数の絶縁シートに貫通孔を形成する工程と、前記複数の絶縁シートを接合する工程と、前記複数の貫通孔により規定される空間に電子部品を収容する工程と、を含む電子部品内蔵基板の製造方法であって、前記貫通孔は、レーザ光を走査させることにより、平面視において、連続した凹凸を有するものとして形成されることを特徴とする、電子部品内蔵基板の製造方法が提供される。 In the third aspect of the present invention, an electronic component is accommodated in a space defined by the plurality of through holes, a step of forming through holes in the plurality of insulating sheets, a step of joining the plurality of insulating sheets, and the plurality of through holes. A through-hole is formed to have continuous irregularities in plan view by scanning with a laser beam. A method for manufacturing a component-embedded substrate is provided.
前記レーザ光は、たとえば一定時間ごとに出射されるレーザスポットを移動させることにより走査させられる。レーザスポットの径をDs、レーザスポットの照射ピッチをPとしたとき、レーザスポットの径DsおよびピッチPは、たとえば0.6≦(P/Ds)≦1.0の関係とされる。レーザスポットの径Dsは、たとえば2μm以上400μm以下に設定される。レーザスポットの照射ピッチPは、たとえば1.2μm以上400μm以下に設定される。 The laser beam is scanned, for example, by moving a laser spot emitted every predetermined time. When the laser spot diameter is Ds and the laser spot irradiation pitch is P, the laser spot diameter Ds and the pitch P are, for example, 0.6 ≦ (P / Ds) ≦ 1.0. The diameter Ds of the laser spot is set to, for example, 2 μm or more and 400 μm or less. The laser spot irradiation pitch P is set to, for example, 1.2 μm or more and 400 μm or less.
前記複数の絶縁シートにおける貫通孔は、互いに開口面積の異なるものとして形成するのが好ましい。 The through holes in the plurality of insulating sheets are preferably formed with different opening areas.
前記貫通孔は、テーパ状に形成するのが好ましい。 The through hole is preferably formed in a tapered shape.
前記各絶縁シートとして繊維束に樹脂を含浸させたものを使用し、前記貫通孔を形成するときに前記繊維束を露出させるのが好ましい。前記各絶縁シートとしては、互いに直交または略直交する少なくとも2方向に前記繊維束が延びるように配置されたもの使用するのが好ましく、その場合には、前記貫通孔は、前記レーザスポットを前記繊維束が延びる2方向を含む矩形状に移動させるのが好ましい。 It is preferable to use a fiber bundle impregnated with a resin as each of the insulating sheets, and to expose the fiber bundle when forming the through hole. As each of the insulating sheets, it is preferable to use one in which the fiber bundles are arranged so as to extend in at least two directions orthogonal or substantially orthogonal to each other. In this case, the through-holes use the laser spot as the fiber. It is preferable to move in a rectangular shape including two directions in which the bundle extends.
本発明の製造方法は、前記空間に樹脂を充填する工程をさらに含んでいるのが好ましい。樹脂としては、たとえばシリカあるいは金属粉末などの非金属無機フィラーを30wt%以上85wt%以下含有するエポキシ樹脂を使用するのが好ましい。 The production method of the present invention preferably further includes a step of filling the space with a resin. As the resin, it is preferable to use an epoxy resin containing 30 wt% or more and 85 wt% or less of a non-metallic inorganic filler such as silica or metal powder.
本発明の電子部品内蔵基板によれば、電子部品を収容する空間を規定する面が凹凸状をなしていることから、絶縁層に対して熱を伝えるため伝熱界面の面積が大きく確保されている。そのため、本発明では、電子部品から発生する熱を効率よく絶縁層へ放出することができ、電子部品の動作を安定化させることができる。 According to the electronic component built-in substrate of the present invention, since the surface defining the space for accommodating the electronic component is uneven, a large area of the heat transfer interface is secured to conduct heat to the insulating layer. Yes. Therefore, in the present invention, heat generated from the electronic component can be efficiently released to the insulating layer, and the operation of the electronic component can be stabilized.
とくに、前記内面を、平面視において、連続した凹凸状、たとえば複数の円弧が連なった形状にすれば、伝熱界面の面積を適切に大きくできるため、より一層確実に、電子部品からの熱を絶縁層に伝達することができる。 In particular, if the inner surface has a continuous uneven shape in plan view, for example, a shape in which a plurality of arcs are connected, the area of the heat transfer interface can be appropriately increased, so that heat from the electronic component can be more reliably obtained. Can be transmitted to the insulating layer.
本発明の電子部品内蔵基板において、1以上の絶縁層を互いに開口面積の異なる複数の絶縁層を含んでいれば、絶縁層の間に段差が形成されるため、より一層、伝熱界面の面積を大きく確保することができる。 In the electronic component built-in substrate of the present invention, if one or more insulating layers include a plurality of insulating layers having different opening areas, a step is formed between the insulating layers, so that the area of the heat transfer interface is further increased. Can be secured greatly.
本発明の電子部品内蔵基板において、貫通孔をテーパ状に形成すれば、貫通孔の内面の面積をより一層確保することができるため、伝熱界面の面積を大きく確保することができる。 In the electronic component built-in substrate of the present invention, if the through hole is formed in a tapered shape, the area of the inner surface of the through hole can be further ensured, so that the area of the heat transfer interface can be ensured large.
本発明の電子部品内蔵基板において、貫通孔の内面から繊維束を露出させれば、繊維束を介して外部に熱が伝わり易くなり、効率的に放熱することができる。とくに、貫通孔の平面視形状を矩形の各辺を凹凸状とした形状とするとともに、繊維束を前記各辺に直交または略直交する方向に延びるように配置すれば、繊維束を介して、繊維束の延びる方向に沿って熱が伝わり易くなるため、より効率的に電子部品から発生した熱を伝達することができる。 In the electronic component built-in substrate of the present invention, if the fiber bundle is exposed from the inner surface of the through hole, heat is easily transmitted to the outside through the fiber bundle, and heat can be efficiently radiated. In particular, when the shape of the through hole in plan view is a shape in which each side of the rectangle is uneven, and the fiber bundle is arranged to extend in a direction orthogonal to or substantially orthogonal to each side, via the fiber bundle, Since heat is easily transmitted along the direction in which the fiber bundle extends, heat generated from the electronic component can be transmitted more efficiently.
本発明の電子部品内蔵基板において、空間に樹脂が充填しておけば、樹脂を介して熱を効率良く絶縁層に伝えることができる。とくに、樹脂として無機フィラー(たとえばシリカあるいは金属粉末)を含有したものを使用すれば、無機フィラーによって、より効率的に絶縁層に熱を伝えることができる。 In the electronic component built-in substrate of the present invention, if the space is filled with resin, heat can be efficiently transferred to the insulating layer through the resin. In particular, if a resin containing an inorganic filler (for example, silica or metal powder) is used, heat can be more efficiently transferred to the insulating layer by the inorganic filler.
本発明の製造方法では、電子部品を収容するための空間を規定する貫通孔が、平面視において連続した凹凸を有する電子部品内蔵基板が製造される。この電子部品内蔵基板では、電子部品を収容する空間を規定する面が凹凸状をなしていることから、絶縁層に対して熱を伝えるため伝熱界面の面積が大きく確保される。そのため、本発明では、電子部品から発生する熱を効率よく絶縁層へ放出することができ、電子部品の動作を安定化させることができる。 In the manufacturing method of the present invention, an electronic component built-in substrate in which through holes defining a space for accommodating an electronic component have unevenness in plan view is manufactured. In this electronic component built-in substrate, since the surface defining the space for accommodating the electronic component is uneven, a large area of the heat transfer interface is secured to transmit heat to the insulating layer. Therefore, in the present invention, heat generated from the electronic component can be efficiently released to the insulating layer, and the operation of the electronic component can be stabilized.
本発明の製造方法において、たとえばレーザスポットの径を2μm以上400μm以下に、レーザスポットの照射ピッチを1.2μm以上400μm以下に設定し、一定時間ごとにレーザスポットを出射して貫通孔を形成するようにすれば、貫通孔における平面視形状が連続した円弧状となる。そのため、本発明の製造方法では、伝熱界面の面積が適切に大きくされ、より一層確実に、電子部品からの熱を絶縁層に伝達することができる電子部品内蔵基板が提供される。 In the manufacturing method of the present invention, for example, the diameter of the laser spot is set to 2 μm or more and 400 μm or less, the irradiation pitch of the laser spot is set to 1.2 μm or more and 400 μm or less, and the laser spot is emitted at regular intervals to form through holes. By doing so, the shape of the through hole in a plan view becomes a continuous arc shape. Therefore, according to the manufacturing method of the present invention, an electronic component-embedded substrate is provided in which the area of the heat transfer interface is appropriately increased and heat from the electronic component can be more reliably transferred to the insulating layer.
本発明の製造方法において、複数の絶縁シートにおける貫通孔を、互いに開口面積の異なるものとして形成すれば、複数の絶縁層の間に段差が形成される。そのため、本発明の製造方法では、伝熱界面の面積が適切に大きくされ、より一層確実に、電子部品からの熱を絶縁層に伝達することができる電子部品内蔵基板が提供される。 In the manufacturing method of the present invention, if the through holes in the plurality of insulating sheets are formed with different opening areas, a step is formed between the plurality of insulating layers. Therefore, according to the manufacturing method of the present invention, an electronic component-embedded substrate is provided in which the area of the heat transfer interface is appropriately increased and heat from the electronic component can be more reliably transferred to the insulating layer.
本発明の製造方法において、貫通孔を形成するときに貫通孔の内面から絶縁シートの繊維束を露出させようにすれば、繊維束を介して外部に熱が伝わり易く、効率的に放熱することができる電子部品内蔵基板が提供される。とくに、貫通孔の平面視形状を矩形の各辺を凹凸状とした形状とするとともに、繊維束を前記各辺に直交または略直交する方向に延びるように配置したものを使用すれば、繊維束を介して、繊維束の延びる方向に沿って熱が伝わり易くなるため、より効率的に電子部品から発生した熱を伝達することができる電子部品内蔵基板が提供される。 In the manufacturing method of the present invention, if the fiber bundle of the insulating sheet is exposed from the inner surface of the through hole when the through hole is formed, heat can be easily transmitted to the outside through the fiber bundle and efficiently radiated. An electronic component-embedded substrate that can be provided is provided. In particular, if the shape of the through hole in plan view is a shape in which each side of the rectangle is uneven, and the fiber bundle is arranged so as to extend in a direction orthogonal or substantially orthogonal to each side, the fiber bundle Therefore, heat can be easily transmitted along the direction in which the fiber bundle extends, so that an electronic component-embedded substrate that can transfer heat generated from the electronic component more efficiently is provided.
以下に、本発明について、図面を参照しつつ説明する。 The present invention will be described below with reference to the drawings.
図1に本発明に係る電子部品内蔵基板の一例である半導体素子内蔵基板1を示す。図1に示した半導体素子内蔵基板1は、コア基板2の内部に半導体素子3を収容するとともに、コア基板2の両面に、ビルドアップ配線層4,5を形成したものである。
FIG. 1 shows a semiconductor element built-in
半導体素子3は、IC、LSI等のシリコンチップであり、複数のバンプ30を有している。複数のバンプ30は、配線基板2に導通接続されるものであり、たとえば半導体素子3の主面31における周縁部において、周縁に沿って並ぶように配置されている。半導体素子3は、全体での熱膨張率は、たとえば3〜4ppm/℃とされている。ここで、半導体素子3の熱膨張率は、JIS K7197に準拠して測定した値であり、たとえば「SSC/5200」(セイコーインスツルメンツ社製)を用いて測定することができる。
The
コア基板2は、全体での熱膨張率は、たとえば半導体素子3と同程度である3〜4ppm/℃とされており、好ましくは半導体素子3との間の熱膨張率の差が±5ppm/℃以下に形成されている。ここで、コア基板2の熱膨張率は、半導体素子3と同様にJIS K7197に準拠して測定した値であり、たとえば「SSC/5200」(セイコーインスツルメンツ社製)を用いて測定することができる。
The overall thermal expansion coefficient of the
コア基板2における熱膨張率を半導体素子3における熱膨張率の±5ppm/℃以下とすれば、半導体素子内蔵基板1の製造時や駆動時においてコア基板2および半導体素子3が加熱されたときにコア基板2および半導体素子3が同程度に熱膨張し、その後の温度低下において同程度に熱収縮する。そのため、熱収縮時あるいは熱膨張時の応力を緩和する目的で、多量のハンダなどを用いて半導体素子3を実装する必要がなくなる。その結果、使用するハンダ量などを低減でき、あるいはハンダを使用する必要がなくなるため、たとえ半導体素子3における電極(バンプ30)のピッチが200μm以下に狭小化される場合であっても、隣接する電極(バンプ30)間がショートすることを適切に抑制することができる。
If the coefficient of thermal expansion in the
このコア基板2は、絶縁体20、貫通孔21、スルーホール導体22、充填樹脂23および空間24を備えている。
The
絶縁体20は、繊維束や繊維束を平織りした織布に熱硬化性樹脂を含浸させた複数の絶縁シートを積層し、硬化させたものであり、複数の絶縁層25,26,27,28,29を有している。この絶縁体20は、たとえば厚みが0.3mm以上1.5mm以下に形成されている。
The
貫通孔21は、スルーホール導体22が形成される部分であり、コア基板2の厚み方向に貫通している。貫通孔21の直径は、たとえば20μm以上100μm以下に設定されている。貫通孔21は、たとえばドリル加工やレーザ加工によって形成することができる。
The through
スルーホール導体22は、ビルドアップ配線層4とビルドアップ配線層5との間の導通を図るためのものである。このスルーホール導体22は、貫通孔21の内面において、たとえば金、銀、銅、錫、ニッケルなどの金属材料により、たとえば厚みが3μm以上50μm以下に膜形成されている。
The through-
充填樹脂23は、貫通孔21の残存空間を埋めるためのものである。充填樹脂23は、たとえばポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シアネート樹脂、テフロン(登録商標)樹脂、シリコン樹脂、ポリフェニレンエーテル樹脂あるいはビスマレイミドトリアジン樹脂により形成されている。
The filling
空間24は、半導体素子3を収容するための空間である。空間24は、半導体素子3と同程度あるいは、半導体素子3の大きさよりも若干広めの大きさに設定される。具体的には、空間24を規定する貫通孔25A〜27Aと半導体素子3の側面との距離が0mm〜0.5mmとなるように形成されている。この空間24は、半導体素子3を覆うように樹脂24Aが充填されている。樹脂24Aとしては、エポキシ樹脂あるいはポリイミド樹脂などを使用することができる。樹脂24Aには、樹脂24Aの放熱性を高める目的で、無機フィラーを含有させておくのが好ましい。無機フィラーとしては、たとえばシリカあるいは金属粉末を使用することができる。無機フィラーの含有量は、たとえば30wt%以上85wt%以下とされる。
The
このような空間24は、絶縁層25〜29によって規定されている。
Such a
図2に示したように、絶縁層25〜27は、貫通孔25A,26A,27Aを有するものである。貫通孔25A〜27Aは、平面視において、全体として矩形状とされているともに、矩形の各辺が複数の円弧25A′,26A′,27A′が連結されることにより形成される凹凸状とされている。そのため、空間24は、貫通孔25A〜27Aの周縁が直線状に形成される場合に比べて、内周面の面積が大きく確保される。図3に示したように、各円弧は、円弧の曲率半径をR、隣接する円弧同士のピッチをPとしたとき、1.2≦(P/R)≦2.0の関係を満たすように形成されている。(P/R)を1.2以上とすることで凹凸の起伏が大きくなり、十分な放熱効果を得ることができる。逆に(P/R)が1.2より小さいと、凹凸の輪郭が直線に近くなるため放熱効果は小さい。一方、(P/R)が2.0より大きいと円弧同士が連結されない状態となり、空間24を規定する貫通孔25A〜27Aを形成することができない。したがって、各円弧は、1.2≦(P/R)≦2.0の関係を満たすように形成することが好ましい。より具体的には、曲率半径Rは1μm以上200μm以下とされ、隣接するものどうしのピッチPは1.2μm以上400μm以下されている。
As shown in FIG. 2, the insulating
図1および図2に示したように、絶縁層25〜27における貫通孔25A〜27Aは、互いに開口面積が異なっている。より具体的には、上層の絶縁層25から下層の絶縁層27に向うほど、開口面積が大きくなっている。その結果、図4に示したように絶縁層25〜27が積層された状態では、空間24の周縁部は段状に形成される。これにより、空間24は、貫通孔25A〜27Aの開口面積が同一にされる場合に比べて、内周面の面積が大きく確保される。
As shown in FIGS. 1 and 2, the through
図1および図2に示したように、絶縁層28,29は、空間24を閉鎖するためのものである。絶縁層28は、半導体素子3が実装されるものである。半導体素子3は、絶縁層28に対してフリップチップ実装されており、半導体素子3の主面31と絶縁層25との間には樹脂が充填されてアンダーフィル32が形成されている。各バンプ30は、異方性導電接着剤の導体成分により導通接続してもよく、この場合には、半導体素子3の主面31と絶縁層28との間に異方性導電接着剤の樹脂成分が介在するため、半導体素子3の主面31と絶縁層28との間に樹脂を充填してアンダーフィル32を別途形成する必要はない。
As shown in FIGS. 1 and 2, the insulating
絶縁層25〜29は、図5(a)および図5(b)参照すれば分かるように、たとえば繊維束61A,61Bに樹脂62A,62Bを含浸させたものとして構成されている。より具体的には、絶縁層25〜29は、繊維束61A,61Bを一方向に揃えた2枚の樹脂シート(以下、UDプリプレグともいう)60A,60Bを、それらの繊維束61A,61Bの軸方向が互いに直交するように接合したものを用いて形成されている。繊維束61A,61Bは、全体として矩形状の貫通孔25A〜27Aの各辺に直交または略直交する方向に延びるように配置されている。そのため、図2に示した絶縁層25〜27では、貫通孔25A〜27Aの内面から繊維束61A,61B(図5(a)参照)が露出している。貫通孔25A〜27Aの内面は、半導体素子3(図1参照)において発生した熱を、絶縁層25〜27に導入するための伝熱界面となるものである。そのため、貫通孔25A〜27Aの内面(伝熱界面)において繊維束61A,61Bが露出していれば、繊維束61A,61Bにおいて熱を移動させることができるため、コア基板2における放熱性を高めることができる。
As can be seen from FIGS. 5A and 5B, the insulating
絶縁層25〜29は、繊維束を平織りした織布に樹脂を含浸させたものであってもよい。この場合において、繊維束が縦横に配列されているため、貫通孔25A〜27Aの内面(伝熱界面)において繊維束が露出させることができ、コア基板2における放熱性を高めることができる。
The insulating layers 25 to 29 may be obtained by impregnating a woven fabric obtained by plain weaving of fiber bundles with a resin. In this case, since the fiber bundles are arranged vertically and horizontally, the fiber bundles can be exposed on the inner surfaces (heat transfer interfaces) of the through
ここで、コア基板2の全体での熱膨張を半導体素子3と同程度(半導体素子3との間の熱膨張率の差が±5ppm/℃以下)とするためには、絶縁層25〜29における繊維束61A,61Bの体積比率を45%以上55%以下とするとともに、繊維束61A,61Bを構成する単繊維としては、繊維の軸方向の熱膨張率が−10ppm/℃以下5ppm/℃以上のもの、たとえば全芳香族ポリエステル繊維、全芳香族ポリアミド、ポリパラフェニレンベゾビスオキサゾールおよび液晶ポリマーを主成分とする有機繊維、あるいはSガラスやTガラスなどの無機繊維を用いるのが好ましい。一方、コア基板2の熱膨張率を上述のものとするためには、熱硬化性樹脂としては、熱膨張率が20ppm/℃以上60ppm/℃以下のもの、たとえばエポキシ樹脂に非金属無機フィラー(たとえば球状シリカ)を20wt%以上80%以下含有させたものを用いるのが好ましい。
Here, in order to make the thermal expansion of the
図1に示したように、ビルドアップ配線層4,5は、複数の導体層40,50および絶縁層41,51を交互に積層したものであり、ビア導体42,52をさらに含んでいる。
As shown in FIG. 1, the
導体層40,50は、導電性を有するものであり、電気信号を伝達するための伝達路としての機能を備えている。この導体層40,50は、たとえば銅、銀、金、アルミニウム、ニッケルあるいはクロムの金属材料により形成されている。 The conductor layers 40 and 50 are conductive and have a function as a transmission path for transmitting an electrical signal. The conductor layers 40 and 50 are made of a metal material such as copper, silver, gold, aluminum, nickel, or chromium, for example.
絶縁層41,51は、貫通孔41A,51Aを有するものであり、たとえばポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シアネート樹脂、ウレタン樹脂、シリコン樹脂あるいはビスマレイミドトリアジン樹脂などの樹脂材料により形成されている。貫通孔41A,51Aは、ビア導体42,52を形成するための部分である。
The insulating layers 41 and 51 have through
ビア導体42,52は、上下の導体層40,50を電気的に接続するためのものであり、貫通孔41A,51Aにおいて絶縁層41,51を厚み方向に貫通するように、絶縁層41,51の上下の導体層40,50の間に形成されている。ビア導体42,52は、たとえば銅、銀、金、アルミニウム、ニッケルあるいはクロムの金属材料により形成されている。ビア導体42,52は、貫通孔41A,51Aを埋めるように形成されている。もちろん、ビア導体42,52は、貫通孔41A,51Aの内面を覆う膜状に形成してもよい。
The via
なお、ビア導体42,52と貫通孔41A,51Aとの間には、導体層40,50とビア導体42,52との間の密着性を高め、あるいは貫通孔41A,51Aの内面とビア導体42,52との密着性を高めるために下地層を設けてもよい。この場合の下地層は、たとえば銅、ニッケル、クロムあるいはチタン金属材料により形成されている。
In addition, between the via
上述のように、半導体素子内蔵基板1では、半導体素子3を収容する空間24を規定する貫通孔25A〜27Aの内面(伝熱界面)が連続した円弧25A′〜27A′を有する凹凸状をなしていることから、絶縁層25〜27に対して熱を伝えるため伝熱界面の面積が大きく確保されている。また、貫通孔25A〜27Aを開口面積の異なるものとすることにより、絶縁層25〜27の間に段差が形成されるため、より一層、伝熱界面の面積を大きく確保することができる。そのため、半導体素子内蔵基板1では、半導体素子3から発生する熱を効率よく絶縁層25〜27へ放出することができ、半導体素子3の動作を安定化させることができる。
As described above, the semiconductor element-embedded
また、半導体素子内蔵基板1では、貫通孔25A〜27Aの内面から繊維束61A,61Bが露出しているとともに、全体として平面視矩形状の貫通孔25A〜27Aの各辺に直交または略直交する方向に繊維束61A,61Bが延びるように配置されている。そのため、半導体素子内蔵基板1では、繊維束61A,61Bを介して、繊維束61A,61Bの延びる方向に沿って熱が伝わり易くなるため、より効率的に半導体素子3から発生した熱を伝達することができる。
In the semiconductor element built-in
半導体素子内蔵基板1ではさらに、空間24に樹脂24Aが充填されているために、樹脂24Aを介して熱を効率良く絶縁層25〜27に伝えることができる。とくに、樹脂24Aとして無機フィラー(たとえばシリカあるいは金属粉末)を含有したものを使用すれば、無機フィラーによって、より効率的に絶縁層25〜27に熱を伝えることができる。
Further, in the semiconductor element built-in
次に、電子部品内蔵基板1の製造方法を説明する。
Next, a method for manufacturing the electronic component built-in
まず、コア基板2の製造方法を説明する。コア基板2を製造するためには、図5(a)および図5(b)に示したような複数の樹脂シート60,60′,60″を準備する。樹脂シート60,60′,60″としては、繊維束61A,61Bに未硬化状態の樹脂62A,62Bを含浸させたものを使用することができる。より具体的には、樹脂シート60,60′,60″は、繊維束60A〜61Bを一方向に揃えた2枚のUDプリプレグ60A,60Bを、それらの繊維束61A,61Bの軸方向が互いに直交するように接合したものを用いて形成されている。
First, a method for manufacturing the
樹脂シートとしては、繊維束を平織りした織布に樹脂を含浸させたものを使用することもできる。 As the resin sheet, a woven fabric in which fiber bundles are plain-woven is impregnated with a resin can be used.
次いで、樹脂シート60に対して貫通孔25A〜27Aを形成する(図2参照)。貫通孔25A〜27Aは、図6に示したように樹脂シート60にレーザ発振装置62を用いてレーザ光を照射するとともに、レーザ光を矩形状(図中の二点鎖線)に走査させることにより形成される。図7に示したように、レーザ光は、スポットの径をDs、レーザースポットの照射ピッチをPとしたとき、0.6≦(P/Ds)≦1.0の関係を満たすように形成されている。(P/Ds)を0.6以上とすることで凹凸の起伏が大きくなり、十分な放熱効果を得ることができる。逆に(P/Ds)が0.6より小さいと、凹凸の輪郭が直線に近くなるため放熱効果は小さい。一方、(P/Ds)が1.0より大きいと円弧同士が連結されない状態となり、空間24を規定する貫通孔25A〜27Aを形成することができない。したがって、各円弧は、0.6≦(P/Ds)≦1.0の関係を満たすように形成することが好ましい。具体的には、スポットの径Dsが2μm以上400μm以下とされ、レーザスポットの照射ピッチPは、たとえば1.2μm以上400μm以下に設定される。レーザ発振装置62としては、たとえばCO2レーザ発振装置、エキシマレーザ発振装置、YAGレーザ発振装置、窒素レーザ発振装置などを用いることができる。レーザ発振装置62におけるレーザ発振条件は、レーザ装置の種類に応じて、例えば、以下のように設定される。
〔CO2レーザ発振装置〕
波長:1064nm、発振器:パワー50〜300W、発振周波数:1〜10kHz、パルスあたりのエネルギー:20〜100J(ジュール)、パルス幅:100μsec
〔エキシマレーザ発振装置〕
波長:248nm、発振器パワー:100〜500W、発振周波数:0.2〜1kHz、パルスあたりのエネルギー:1000J、パルス幅:10〜100nsec
〔YAGレーザ発振装置〕
波長:200〜400nm、発振器パワー:0.1〜50W、発振周波数:1〜50kHz、パルスあたりのエネルギー:20〜300μJ、パルス幅:10〜100nsec
Next, through
[CO 2 laser oscillator]
Wavelength: 1064 nm, oscillator: power 50 to 300 W, oscillation frequency: 1 to 10 kHz, energy per pulse: 20 to 100 J (joule), pulse width: 100 μsec
[Excimer laser oscillator]
Wavelength: 248 nm, oscillator power: 100 to 500 W, oscillation frequency: 0.2 to 1 kHz, energy per pulse: 1000 J, pulse width: 10 to 100 nsec
[YAG laser oscillator]
Wavelength: 200 to 400 nm, oscillator power: 0.1 to 50 W, oscillation frequency: 1 to 50 kHz, energy per pulse: 20 to 300 μJ, pulse width: 10 to 100 nsec
その一方で、図8(a)に示したように、樹脂シート60′に対して半導体素子3を実装する。半導体素子3は、樹脂シート60′とバンプ30との間にハンダを介在させた状態で樹脂シート60′に対してフェイスダウンでマウントし、ハンダをリフローさせることにより実装される。
On the other hand, as shown in FIG. 8A, the
さらに、半導体素子3の主面31と樹脂シート60′との間に樹脂を充填してアンダーフィル32を形成する。アンダーフィル32のための樹脂としては、たとえばエポキシ樹脂あるいはポリイミド樹脂を使用することができる。
Further, the
なお、半導体素子3は、異方性導電接着剤により樹脂シート60′に接続してもよく、この場合には、半導体素子3の主面31と絶縁層28との間に異方性導電接着剤の樹脂成分が介在するため、半導体素子3の主面31と絶縁層28との間に樹脂を充填してアンダーフィル32を別途形成する必要はない。
The
次いで、図8(b)に示したように、樹脂シート60′に対して、貫通孔25A〜27Aを形成した樹脂シート60を、半導体素子3を囲むように(貫通孔25A〜27Aに収容させるように)、積層する。この状態において、貫通孔25A〜27Aによって半導体素子3の周囲に空間24が形成される。
Next, as illustrated in FIG. 8B, the
さらに、図8(c)に示したように、空間24に対して、樹脂を充填する。樹脂の充填は、ディスペンサなどを用いて樹脂をポッティングすることにより行うことができる。空間24に充填するための樹脂24Aとしては、エポキシ樹脂あるいはポリイミド樹脂などを使用することができる。樹脂24Aには、樹脂24Aの放熱性を高める目的で、無機フィラーを含有させておくのが好ましい。無機フィラーとしては、たとえばシリカあるいは金属粉末を使用することができる。無機フィラーの含有量は、たとえば30wt%以上85wt%以下とされる。
Further, as shown in FIG. 8C, the
次いで、図8(d)に示したように、空間24を覆うように樹脂シート60を積層し、樹脂シート60,60′,60″を熱圧着させるとともに、各樹脂シート60,60′,60″の樹脂成分を硬化させる。これにより、絶縁体20(絶縁層25〜29)が形成される。
Next, as shown in FIG. 8D, the
次いで、図9(a)に示したように、絶縁体20の所定箇所に厚み方向に貫通する貫通孔21を形成する。貫通孔21は、たとえば従来周知のドリル加工あるいはレーザ加工によって行なわれる。貫通孔21は、たとえば直径が0.1mm以上1.0mm以下に形成される。レーザ加工は、たとえばYAGレーザ装置あるいはCO2レーザ装置を用いて行なうことができる。
Next, as shown in FIG. 9A, a through
さらに、図9(b)に示したように、貫通孔21の内面にスルーホール導体22を形成する。スルーホール導体22は、たとえば電解めっきにより貫通孔21の内面に導体層を膜形成することにより行なわれる。電解めっき液としては、たとえば金、銀、銅、錫、ニッケルなどの被着金属イオンを含むものが使用される。スルーホール導体22の厚みは、たとえば厚みが3μm以上50μm以下とされる。
Further, as shown in FIG. 9B, the through-
次いで、図9(c)に示したように、貫通孔21の内部における残存空間に樹脂材料23を充填する。樹脂材料の充填は、たとえばポリイミド樹脂などを用いたスクリーン印刷などにより行なうことができる。
Next, as shown in FIG. 9C, the
次に、コア基板2の上面および下面に、図1に示したビルドアップ配線層4,5を形成する。ビルドアップ配線層4,5は、従来公知の手法により、導体層40,50の形成、絶縁層41,51の形成、絶縁層41,51に貫通孔41A,51Aを形成および貫通孔41A,51Aのへのビア導体42,52の形成を所定数繰り返し行なうことにより形成される。
Next, build-up
導体層40,50は、たとえば従来周知の蒸着法、CVD法又はスパッタリング法等によって金属材料を被着させた後、フォトリソグラフィ法によりパターン形成することにより形成される。導体層40,50の厚みは、たとえば3μm以上50μm以下とされる。 The conductor layers 40 and 50 are formed, for example, by depositing a metal material by a conventionally known vapor deposition method, CVD method, sputtering method, or the like and then forming a pattern by a photolithography method. The thickness of the conductor layers 40 and 50 is, for example, 3 μm or more and 50 μm or less.
絶縁層41,51は、たとえば従来周知のスピンコート法等によって、樹脂層を形成した後に、樹脂層を加熱・固化させることにより形成することができる。絶縁層41,51の厚みは、たとえば7μm以上50μm以下とされる。 The insulating layers 41 and 51 can be formed by heating and solidifying the resin layer after forming the resin layer by, for example, a conventionally known spin coating method. The insulating layers 41 and 51 have a thickness of, for example, 7 μm or more and 50 μm or less.
貫通孔41A,51Aは、たとえばレーザ加工により形成することができる。レーザ加工としては、たとえばエキシマレーザ、YAGレーザ (5倍高調波、4倍高調波、3倍高調波)あるいは炭酸ガスレーザを採用することができる。
ましい。
The through
Good.
ビア導体42,52は、たとえばスパッタリング法、電解めっきにより金属材料を被着させた後、フォトリソグラフィ法によりパターン形成することにより形成される。ビア導体52は、たとえば銅、銀、金、アルミニウム、ニッケルおよびクロム、またはこれらの合金により形成される。
Via
また、ビア導体42,52を形成する前に、ビア導体42,52と導体層40,50や貫通孔41A,51Aとの密着性を高めるために、下地層を形成してもよい。このような下地層は、たとえばスパッタリング法、無電解めっき法あるいは蒸着法により金属材料を被着させた後、フォトリソグラフィ法によりパターン形成することにより、たとえば銅、ニッケル、クロムおよびチタン、またはこれらの合金として形成される。下地層は、必ずしも一層として形成する必要はなく、複数の層として形成してもよい。たとえば、下地層は、導体層40,50とビア導体52との密着性を高めるための第1層と、貫通孔41A,51Aとビア導体52との密着性を高めるための第2層と、を含んでいてもよい。第1層は、たとえば銅を用いたスパッタリングにより、厚みが100nm以上1000nm以下に形成される。スパッタ圧力は、たとえば0.01Pa以上10Pa以下、スパッタ時の電力はスパッタされる合金の単位面積当たり3W/cm2以上20W/cm2以下とされる。第2層は、たとえばニッケル−クロム合金を用いたスパッタリングにより、厚みが3nm以上100nm以下に形成される。ニッケルークロム合金におけるクロムの含有量は、たとえば10%重量以上30%重量%以下とされる。スパッタ圧力は、たとえば0.01Pa以上10Pa以下、スパッタ時の電力はスパッタされる合金の単位面積当たり0.5W/cm2以上3W/cm2以下とされる。
Further, before the via
先に説明した製造方法では、半導体素子3を収容するための空間24を規定する貫通孔25A〜27Aが、平面視において複数の円弧25A′〜27A′が連続して形成された凹凸状とされ、伝熱界面の面積が適切に大きく確保された半導体素子内蔵基板1が製造される。また、複数の絶縁シート60に形成される各々の貫通孔25A〜27Aの開口面積の異なるように形成することにより、複数の絶縁層25〜27の間に段差が形成される。そのため、上述の製造方法では、段差においてにも伝熱界面の面積が大きく確保することが可能な半導体素子内蔵基板1を提供することできる。
In the manufacturing method described above, the through
また、上述の製造方法においては、全体として平面視矩形状の貫通孔25A〜27Aを形成することにより、貫通孔の平面視形状における矩形の各辺に直交または略直交する方向に延びるように繊維束61A,61Bが配置されるとともに、貫通孔25A〜27Aの内面において繊維束61A,61Bが露出させられる。そのため、繊維束を介して、繊維束の延びる方向に沿って熱が伝わり易く、放熱性に優れた電子部品内蔵基板が提供される。
Further, in the above-described manufacturing method, the through
上述の製造方法においてはさらに、コア基板2の空間24に樹脂24Aが充填されるため、半導体素子3において発生した熱を、樹脂24Aを介して絶縁層25〜27に伝達することができる半導体素子内蔵基板1を提供することができる。とくに、非金属無機フィラーを含有させた樹脂24Aを用いた場合には、半導体素子内蔵基板1において、半導体素子3において発生した熱を、より一層効率良く絶縁層25〜27に伝達することができる。
Further, in the above manufacturing method, the
したがって、上述の製造方法では、半導体素子3から発生する熱を効率よく絶縁層25〜27へ放出することができる放熱性に優れたコア基板2を提供でき、半導体素子3の動作が安定化された半導体素子内蔵基板1を提供することができる。
Therefore, in the manufacturing method described above, the
次に、本発明の他の例を、図10ないし図13を参照して説明する。これらの図においては、図1ないし図5を参照して先に説明した半導体素子内蔵基板1と同様な要素については同一の符号を付してあり、重複説明は省略する。
Next, another example of the present invention will be described with reference to FIGS. In these drawings, elements similar to those of the semiconductor element-embedded
図10(a)および図10(b)に示した例は、絶縁層25〜27における貫通孔25Aa,26Aa,27Aa,25Ab,26Ab,27Abをテーパ状に形成したものである。このようにして、貫通孔25Aa〜27Aa,25Ab〜27Abをテーパ状に形成すれば、貫通孔25Aa〜27Aa,25Ab〜27Abの内面積を大きく確保することができる。
In the example shown in FIGS. 10A and 10B, the through holes 25Aa, 26Aa, 27Aa, 25Ab, 26Ab, and 27Ab in the insulating
図11(a)および図11(b)に示したコア基板7は、先に説明した半導体素子内蔵基板1のコア基板2(図1参照)とは逆に、貫通孔70,71,72の開口面積が下層にある絶縁層25〜27ほど小さくなるように形成されたものである。
11 (a) and 11 (b), the core substrate 7 has through
このようなコア基板2を備えた半導体素子内蔵基板においても、絶縁層25〜27の間が段状とされるため、放熱面積を大きく確保することができる。また樹脂24の充填時に、気泡が溜まりにくく、空間24に残存する気泡の量を少なくすることができるという利点もある。
Also in the semiconductor element built-in substrate provided with such a
図12(a)および図12(b)に示した例は、図11(a)および図11(b)に示したコア基板7において、貫通孔73,74,75,76,77,78をテーパ状に形成したものである。このようにして、貫通孔73〜75,76〜78をテーパ状に形成すれば、貫通孔73〜75,76〜78の内面積を大きく確保することができるため、絶縁層25〜27への放熱性を高めることができる。
In the example shown in FIGS. 12A and 12B, the through
図13(a)および図13(b)に示した例は、貫通孔80,81,82(83,84,85)を同一の開口形状とするとともに、貫通孔80〜82,83〜85をテーパ状に形成したものである。このようにして、貫通孔80〜82,83〜85をテーパ状に形成すれば、貫通孔80〜82,83〜85の内面積を大きく確保することができるため、絶縁層25〜27への放熱性を高めることができる。
In the example shown in FIGS. 13A and 13B, the through
図10ないし図13に示した例においては、貫通孔25Aa〜27Aa,25Ab〜27Ab,70〜78,80〜85は、平面視形状を、図2に示したしたように複数の円弧25A′〜27A′が連続する凹凸状に形成してもよいし、矩形(各辺が凹凸を有しないストレート)に形成してもよいし、円形に形成してもよい。 In the example shown in FIGS. 10 to 13, the through holes 25Aa to 27Aa, 25Ab to 27Ab, 70 to 78, and 80 to 85 have a shape in plan view, as shown in FIG. 27A ′ may be formed in a continuous concavo-convex shape, may be formed in a rectangular shape (straight where each side has no concavo-convex shape), or may be formed in a circular shape.
本発明は、多層配線基板に半導体素子を実装した実装構造体には限定されない。たとえば 半導体素子に代えて、積層コンデンサやマルチチップモジュールを内蔵した基板として構成してもよい。 The present invention is not limited to a mounting structure in which a semiconductor element is mounted on a multilayer wiring board. For example, instead of a semiconductor element, a multilayer capacitor or a substrate incorporating a multichip module may be used.
1 半導体素子内蔵基板(電子部品内蔵基板)
3 半導体素子(電子部品)
24 空間
24A (空間の)樹脂
25,26,27 絶縁層
25A,26A,27A (絶縁層の)貫通孔
25Aa,26Aa,27Aa (絶縁層の)貫通孔
25Ab,26Ab,27Ab (絶縁層の)貫通孔
25A′,26A′,27A′ (貫通孔の)円弧
60 絶縁シート
61A,61B (絶縁層の)繊維束
70〜78,80〜85 (絶縁層の)貫通孔
Sp レーザスポット
1. Semiconductor device built-in substrate (electronic component built-in substrate)
3 Semiconductor elements (electronic components)
24
Claims (25)
前記電子部品を収容するための空間を規定する貫通孔を有する1以上の絶縁層と、
を備えた電子部品内蔵基板であって、
前記貫通孔は、内面が平面視において凹凸を有していることを特徴とする電子部品内蔵基板。 Electronic components,
One or more insulating layers having a through hole defining a space for housing the electronic component;
An electronic component built-in board comprising:
The electronic component-embedded substrate, wherein the through-hole has irregularities in plan view.
前記繊維束は、前記貫通孔の内面から露出している、請求項1に記載の電子部品内蔵基板。 The insulating layer is a fiber bundle impregnated with resin,
The electronic component built-in substrate according to claim 1, wherein the fiber bundle is exposed from an inner surface of the through hole.
前記繊維束は、前記各辺に直交または略直交する方向に延びるように配置されている、請求項9に記載の電子部品内蔵基板。 The through hole is formed in an uneven shape on each side of the rectangle in plan view,
The electronic component built-in substrate according to claim 9, wherein the fiber bundle is disposed so as to extend in a direction orthogonal to or substantially orthogonal to each side.
前記電子部品を収容するための空間を規定する貫通孔を有する複数の絶縁層と、
を備えた電子部品内蔵基板であって、
前記複数の絶縁層における貫通孔のそれぞれは、互いに開口面積の異なっていることを特徴とする、電子部品内蔵基板。 Electronic components,
A plurality of insulating layers having through holes defining a space for housing the electronic component;
An electronic component built-in board comprising:
Each of the through holes in the plurality of insulating layers has an opening area different from each other.
前記複数の絶縁シートを接合する工程と、
前記複数の貫通孔により規定される空間に電子部品を収容する工程と、
を含む電子部品内蔵基板の製造方法であって、
前記貫通孔は、レーザ光を走査させることにより、平面視において、連続した凹凸を有するものとして形成されることを特徴とする、電子部品内蔵基板の製造方法。 Forming through holes in a plurality of insulating sheets;
Bonding the plurality of insulating sheets;
Accommodating an electronic component in a space defined by the plurality of through holes;
A method for manufacturing an electronic component-embedded substrate including:
The method of manufacturing a substrate with a built-in electronic component, wherein the through hole is formed to have continuous irregularities in a plan view by scanning with laser light.
前記繊維束は、前記貫通孔を形成するときに露出させられる、請求項15に記載の電子部品内蔵基板方法。 Each of the insulating sheets is a fiber bundle impregnated with a resin,
The electronic component built-in substrate method according to claim 15, wherein the fiber bundle is exposed when the through hole is formed.
前記貫通孔は、レーザスポットを前記繊維束が延びる2方向を含む矩形状に移動させられる、請求項22に記載の電子部品内蔵基板。 Each of the insulating sheets is arranged so that the fiber bundle extends in at least two directions orthogonal to or substantially orthogonal to each other,
23. The electronic component built-in substrate according to claim 22, wherein the through hole is configured to move the laser spot in a rectangular shape including two directions in which the fiber bundle extends.
25. The electronic component built-in substrate according to claim 24, wherein the resin is an epoxy resin containing an inorganic filler.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007117050A JP4925905B2 (en) | 2007-04-26 | 2007-04-26 | Electronic component built-in substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007117050A JP4925905B2 (en) | 2007-04-26 | 2007-04-26 | Electronic component built-in substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008277415A true JP2008277415A (en) | 2008-11-13 |
JP4925905B2 JP4925905B2 (en) | 2012-05-09 |
Family
ID=40055056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007117050A Active JP4925905B2 (en) | 2007-04-26 | 2007-04-26 | Electronic component built-in substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4925905B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020188059A (en) * | 2019-05-10 | 2020-11-19 | イビデン株式会社 | Manufacturing method of wiring board with cavity |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62127190A (en) * | 1985-11-25 | 1987-06-09 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | Method of cutting sheet material by laser |
JPH0394988A (en) * | 1989-09-05 | 1991-04-19 | Mitsubishi Electric Corp | Method for cutting prepreg |
JPH0878986A (en) * | 1994-09-09 | 1996-03-22 | Murata Mfg Co Ltd | Manufacture of piezoelectric resonator |
JPH10284631A (en) * | 1997-04-03 | 1998-10-23 | Shinko Electric Ind Co Ltd | Semiconductor package |
JP2000150696A (en) * | 1998-11-09 | 2000-05-30 | Shinko Electric Ind Co Ltd | Manufacture of semiconductor package |
JP2001044641A (en) * | 1999-07-30 | 2001-02-16 | Kyocera Corp | Wiring board incorporating semiconductor element and its manufacture |
JP2003309243A (en) * | 2002-04-15 | 2003-10-31 | Ngk Spark Plug Co Ltd | Manufacturing method of wiring base board |
JP2004114094A (en) * | 2002-09-26 | 2004-04-15 | Kyocera Corp | Boring method with laser beam to prepreg sheet |
JP2004221176A (en) * | 2003-01-10 | 2004-08-05 | Matsushita Electric Ind Co Ltd | Wiring board with built-in solid state electrolytic capacitor and method of manufacturing the same |
JP2004289114A (en) * | 2003-03-03 | 2004-10-14 | Fujitsu Ltd | Packaging substrate and its manufacturing method |
JP2005158923A (en) * | 2003-11-25 | 2005-06-16 | Matsushita Electric Ind Co Ltd | Method for manufacturing multilayer printed wiring board |
JP2005183680A (en) * | 2003-12-19 | 2005-07-07 | Matsushita Electric Ind Co Ltd | Semiconductor mounting apparatus |
-
2007
- 2007-04-26 JP JP2007117050A patent/JP4925905B2/en active Active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62127190A (en) * | 1985-11-25 | 1987-06-09 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | Method of cutting sheet material by laser |
JPH0394988A (en) * | 1989-09-05 | 1991-04-19 | Mitsubishi Electric Corp | Method for cutting prepreg |
JPH0878986A (en) * | 1994-09-09 | 1996-03-22 | Murata Mfg Co Ltd | Manufacture of piezoelectric resonator |
JPH10284631A (en) * | 1997-04-03 | 1998-10-23 | Shinko Electric Ind Co Ltd | Semiconductor package |
JP2000150696A (en) * | 1998-11-09 | 2000-05-30 | Shinko Electric Ind Co Ltd | Manufacture of semiconductor package |
JP2001044641A (en) * | 1999-07-30 | 2001-02-16 | Kyocera Corp | Wiring board incorporating semiconductor element and its manufacture |
JP2003309243A (en) * | 2002-04-15 | 2003-10-31 | Ngk Spark Plug Co Ltd | Manufacturing method of wiring base board |
JP2004114094A (en) * | 2002-09-26 | 2004-04-15 | Kyocera Corp | Boring method with laser beam to prepreg sheet |
JP2004221176A (en) * | 2003-01-10 | 2004-08-05 | Matsushita Electric Ind Co Ltd | Wiring board with built-in solid state electrolytic capacitor and method of manufacturing the same |
JP2004289114A (en) * | 2003-03-03 | 2004-10-14 | Fujitsu Ltd | Packaging substrate and its manufacturing method |
JP2005158923A (en) * | 2003-11-25 | 2005-06-16 | Matsushita Electric Ind Co Ltd | Method for manufacturing multilayer printed wiring board |
JP2005183680A (en) * | 2003-12-19 | 2005-07-07 | Matsushita Electric Ind Co Ltd | Semiconductor mounting apparatus |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020188059A (en) * | 2019-05-10 | 2020-11-19 | イビデン株式会社 | Manufacturing method of wiring board with cavity |
JP7208854B2 (en) | 2019-05-10 | 2023-01-19 | イビデン株式会社 | Method for manufacturing wiring board with cavity |
Also Published As
Publication number | Publication date |
---|---|
JP4925905B2 (en) | 2012-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5066192B2 (en) | Wiring board and mounting structure | |
JP5307298B2 (en) | Wiring board and mounting structure thereof | |
JP5153417B2 (en) | Component built-in board and mounting structure | |
US8284557B2 (en) | Circuit board, mounting structure, and method for manufacturing circuit board | |
KR101148628B1 (en) | Wiring board and method for producing wiring board | |
JP2013211480A (en) | Component built-in substrate | |
JP2007305617A (en) | Multilayer wiring board | |
JP5019995B2 (en) | WIRING BOARD, MOUNTING BOARD, MOUNTING STRUCTURE, AND WIRING BOARD MANUFACTURING METHOD | |
JP2009054689A (en) | Wiring board, mounting board and mounting structure, and manufacturing method of wiring board | |
JP2015028963A (en) | Wiring board and mounting structure using the same | |
JP4925905B2 (en) | Electronic component built-in substrate | |
JP2008244180A (en) | Mounting structure and manufacturing method therefor | |
JP4954120B2 (en) | Wiring board and mounting structure | |
JP2011151048A (en) | Method of manufacturing electronic component, and electronic component | |
JP2010129725A (en) | Wiring substrate, mounting structure, and electronic apparatus | |
JP4912234B2 (en) | Composite board, wiring board and mounting structure | |
JP4235092B2 (en) | Wiring substrate and semiconductor device using the same | |
JP6133689B2 (en) | Wiring board and mounting structure using the same | |
JP5036295B2 (en) | Semiconductor device mounting structure | |
JP5383320B2 (en) | Wiring board and mounting structure using the same | |
JP2004200501A (en) | Wiring board | |
JP5960533B2 (en) | Wiring board and mounting structure including the same | |
JP2021168349A (en) | Component built-in wiring board | |
JP5127622B2 (en) | Wiring board, mounting structure, and manufacturing method of wiring board | |
JP5171750B2 (en) | Bumped wiring board and mounting structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091015 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20101109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110818 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120207 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4925905 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |