JP2008277415A - Substrate having built-in electronic component and manufacturing method thereof - Google Patents

Substrate having built-in electronic component and manufacturing method thereof Download PDF

Info

Publication number
JP2008277415A
JP2008277415A JP2007117050A JP2007117050A JP2008277415A JP 2008277415 A JP2008277415 A JP 2008277415A JP 2007117050 A JP2007117050 A JP 2007117050A JP 2007117050 A JP2007117050 A JP 2007117050A JP 2008277415 A JP2008277415 A JP 2008277415A
Authority
JP
Japan
Prior art keywords
electronic component
component built
substrate
resin
substrate according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007117050A
Other languages
Japanese (ja)
Other versions
JP4925905B2 (en
Inventor
Katsura Hayashi
桂 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2007117050A priority Critical patent/JP4925905B2/en
Publication of JP2008277415A publication Critical patent/JP2008277415A/en
Application granted granted Critical
Publication of JP4925905B2 publication Critical patent/JP4925905B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To stabilize the operation of an electronic component having a built-in component by highly efficiently radiating heat generated in driving the electronic component. <P>SOLUTION: This substrate having the built-in electronic component is provided with the electronic component 3, and one or more insulating layers 25, 26 and 27 having through holes 25A, 26A and 27A for defining a space for housing the electronic component 3. The through holes 25A-27A have unevenness in a plan view. Preferably, the through holes 25A-27A have uneven shapes continuing in a plan view, e.g., shapes in which a plurality of arcs 25A', 26A' and 27A' continue. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、半導体素子などの電子部品を内蔵した電子部品内蔵基板に関するものである。   The present invention relates to an electronic component built-in substrate in which an electronic component such as a semiconductor element is incorporated.

従来より、電子部品内蔵基板としては、図１４および図１５に示したものがある（たとえば特許文献１参照）。図１４および図１５に示した電子部品内蔵基板９は、コア基板９０の内部に半導体素子９１を収容するとともに、コア基板９０の両面に、ビルドアップ配線層９２，９３を形成したものである。ビルドアップ配線層９２は、半導体素子などの電子部品（図示略）が実装されるものである。ビルドアップ配線層９３は、バンダボールなどが形成されて、所望の回路基板（図示略）などと接続されるものである。コア基板９０は、ビルドアップ配線層９２，９３相互の導通を図るためのものであり、ビルドアップ配線層９２に実装された電子部品（図示略）は、ビルドアップ配線層９２、コア基板９０およびビルドアップ配線層９３を介して回路基板（図示略）などと導通させられる。   Conventionally, as an electronic component built-in substrate, there are those shown in FIGS. 14 and 15 (see, for example, Patent Document 1). The electronic component built-in substrate 9 shown in FIGS. 14 and 15 has a semiconductor element 91 housed in a core substrate 90 and build-up wiring layers 92 and 93 formed on both surfaces of the core substrate 90. The build-up wiring layer 92 is for mounting electronic components (not shown) such as semiconductor elements. The build-up wiring layer 93 is formed with a bander ball or the like and connected to a desired circuit board (not shown) or the like. The core substrate 90 is used for electrical connection between the build-up wiring layers 92 and 93, and electronic components (not shown) mounted on the build-up wiring layer 92 include the build-up wiring layer 92, the core substrate 90, and the core substrate 90. A circuit board (not shown) or the like is made conductive through the buildup wiring layer 93.

特開２００１−３３９１６５号公報JP 2001-339165 A

しかしながら、電子部品内蔵基板９では、半導体素子９１がコア基板９０に設けられた直方体状の空間９４に収容されている。また、空間９４は、半導体素子９１の大きさと略同程度とされており、空間９４を規定する面９５の面積が極力小さくなるように形成されている。空間９４を規定する面９５は、半導体素子９１を駆動したときに発生する熱をコア基板９０に放熱するための界面として機能するものである。そのため。面９５の面積が小さい場合には、コア基板９０に伝達される熱量が小さくなるため、半導体素子９１で発生した熱を十分に放熱することができない。その結果、半導体素子９１の温度が上昇しやすく、半導体素子９１の動作が不安定となる可能性が高くなる。   However, in the electronic component built-in substrate 9, the semiconductor element 91 is accommodated in a rectangular parallelepiped space 94 provided in the core substrate 90. The space 94 is substantially the same as the size of the semiconductor element 91 and is formed so that the area of the surface 95 defining the space 94 is as small as possible. The surface 95 that defines the space 94 functions as an interface for radiating heat generated when the semiconductor element 91 is driven to the core substrate 90. for that reason. When the area of the surface 95 is small, the amount of heat transferred to the core substrate 90 is small, so that the heat generated in the semiconductor element 91 cannot be sufficiently dissipated. As a result, the temperature of the semiconductor element 91 is likely to rise, and the possibility that the operation of the semiconductor element 91 becomes unstable increases.

そこで、本発明は、電子部品を内蔵した基板において、電子部品の駆動時に発生した熱を効率良く放熱させ、電子部品の動作を安定させることを課題としている。   Accordingly, an object of the present invention is to efficiently dissipate heat generated at the time of driving an electronic component in a substrate incorporating the electronic component to stabilize the operation of the electronic component.

本発明の第１の側面では、電子部品と、前記電子部品を収容するための空間を規定する貫通孔を有する１以上の絶縁層と、を備えた電子部品内蔵基板であって、前記貫通孔は、内面が平面視において凹凸を有していることを特徴とする、電子部品内蔵基板が提供される。   According to a first aspect of the present invention, there is provided an electronic component built-in substrate comprising: an electronic component; and one or more insulating layers having a through hole that defines a space for accommodating the electronic component, wherein the through hole Provides an electronic component-embedded substrate characterized in that the inner surface has irregularities in plan view.

前記内面は、平面視において、連続した凹凸状、たとえば複数の円弧が連なった形状に形成するのが好ましい。   The inner surface is preferably formed in a continuous uneven shape, for example, a shape in which a plurality of arcs are connected in plan view.

前記複数の円弧は、たとえば曲率半径をＲ、隣接する円弧同士のピッチをＰとしたとき、１．２≦（Ｐ／Ｒ）≦２．０の関係に形成される。曲率半径Ｒは、たとえば１μｍ以上２００μｍ以下、隣接するものどうしのピッチＰは、たとえば１．２μｍ以上４００μｍ以下とされる。   The plurality of arcs are formed in a relationship of 1.2 ≦ (P / R) ≦ 2.0, for example, where R is a curvature radius and P is a pitch between adjacent arcs. The curvature radius R is, for example, 1 μm or more and 200 μm or less, and the pitch P between adjacent ones is, for example, 1.2 μm or more and 400 μm or less.

前記１以上の絶縁層は、たとえば互いに開口面積の異なる複数の絶縁層を含んでいる。前記絶縁層は、たとえば繊維束に樹脂を含浸させたものである。前記繊維束は、前記貫通孔の内面から露出させるのが好ましい。   The one or more insulating layers include, for example, a plurality of insulating layers having different opening areas. The insulating layer is, for example, a fiber bundle impregnated with resin. The fiber bundle is preferably exposed from the inner surface of the through hole.

前記貫通孔は、たとえば平面視において、矩形の各辺を凹凸状とした形状に形成される。その一方で、前記繊維束は、たとえば前記各辺に直交または略直交する方向に延びるように配置される。前記貫通孔は、テーパ状に形成するのが好ましい。   The through hole is formed, for example, in a shape in which each side of a rectangle is uneven in plan view. On the other hand, the said fiber bundle is arrange | positioned so that it may extend in the direction orthogonal or substantially orthogonal to the said each side, for example. The through hole is preferably formed in a tapered shape.

前記空間には、樹脂が充填しておくのが好ましい。前記樹脂は、たとえば非金属無機フィラーを３０ｗｔ％以上８５ｗｔ％以下含有するエポキシ樹脂である。前記非金属無機フィラーは、たとえばシリカあるいは金属粉末である。   The space is preferably filled with resin. The resin is, for example, an epoxy resin containing 30 wt% or more and 85 wt% or less of a nonmetallic inorganic filler. The non-metallic inorganic filler is, for example, silica or metal powder.

本発明の第２の側面においては、電子部品と、前記電子部品を収容するための空間を規定する貫通孔を有する複数の絶縁層と、を備えた電子部品内蔵基板であって、前記複数の絶縁層における貫通孔のそれぞれは、互いに開口面積の異なっていることを特徴とする、電子部品内蔵基板。   According to a second aspect of the present invention, there is provided an electronic component-embedded substrate comprising: an electronic component; and a plurality of insulating layers having a through hole that defines a space for accommodating the electronic component. An electronic component-embedded substrate, wherein each of the through holes in the insulating layer has a different opening area.

本発明の第３の側面においては、複数の絶縁シートに貫通孔を形成する工程と、前記複数の絶縁シートを接合する工程と、前記複数の貫通孔により規定される空間に電子部品を収容する工程と、を含む電子部品内蔵基板の製造方法であって、前記貫通孔は、レーザ光を走査させることにより、平面視において、連続した凹凸を有するものとして形成されることを特徴とする、電子部品内蔵基板の製造方法が提供される。   In the third aspect of the present invention, an electronic component is accommodated in a space defined by the plurality of through holes, a step of forming through holes in the plurality of insulating sheets, a step of joining the plurality of insulating sheets, and the plurality of through holes. A through-hole is formed to have continuous irregularities in plan view by scanning with a laser beam. A method for manufacturing a component-embedded substrate is provided.

前記レーザ光は、たとえば一定時間ごとに出射されるレーザスポットを移動させることにより走査させられる。レーザスポットの径をＤｓ、レーザスポットの照射ピッチをＰとしたとき、レーザスポットの径ＤｓおよびピッチＰは、たとえば０．６≦（Ｐ／Ｄｓ）≦１．０の関係とされる。レーザスポットの径Ｄｓは、たとえば２μｍ以上４００μｍ以下に設定される。レーザスポットの照射ピッチＰは、たとえば１．２μｍ以上４００μｍ以下に設定される。   The laser beam is scanned, for example, by moving a laser spot emitted every predetermined time. When the laser spot diameter is Ds and the laser spot irradiation pitch is P, the laser spot diameter Ds and the pitch P are, for example, 0.6 ≦ (P / Ds) ≦ 1.0. The diameter Ds of the laser spot is set to, for example, 2 μm or more and 400 μm or less. The laser spot irradiation pitch P is set to, for example, 1.2 μm or more and 400 μm or less.

前記複数の絶縁シートにおける貫通孔は、互いに開口面積の異なるものとして形成するのが好ましい。   The through holes in the plurality of insulating sheets are preferably formed with different opening areas.

前記貫通孔は、テーパ状に形成するのが好ましい。   The through hole is preferably formed in a tapered shape.

前記各絶縁シートとして繊維束に樹脂を含浸させたものを使用し、前記貫通孔を形成するときに前記繊維束を露出させるのが好ましい。前記各絶縁シートとしては、互いに直交または略直交する少なくとも２方向に前記繊維束が延びるように配置されたもの使用するのが好ましく、その場合には、前記貫通孔は、前記レーザスポットを前記繊維束が延びる２方向を含む矩形状に移動させるのが好ましい。   It is preferable to use a fiber bundle impregnated with a resin as each of the insulating sheets, and to expose the fiber bundle when forming the through hole. As each of the insulating sheets, it is preferable to use one in which the fiber bundles are arranged so as to extend in at least two directions orthogonal or substantially orthogonal to each other. In this case, the through-holes use the laser spot as the fiber. It is preferable to move in a rectangular shape including two directions in which the bundle extends.

本発明の製造方法は、前記空間に樹脂を充填する工程をさらに含んでいるのが好ましい。樹脂としては、たとえばシリカあるいは金属粉末などの非金属無機フィラーを３０ｗｔ％以上８５ｗｔ％以下含有するエポキシ樹脂を使用するのが好ましい。   The production method of the present invention preferably further includes a step of filling the space with a resin. As the resin, it is preferable to use an epoxy resin containing 30 wt% or more and 85 wt% or less of a non-metallic inorganic filler such as silica or metal powder.

本発明の電子部品内蔵基板によれば、電子部品を収容する空間を規定する面が凹凸状をなしていることから、絶縁層に対して熱を伝えるため伝熱界面の面積が大きく確保されている。そのため、本発明では、電子部品から発生する熱を効率よく絶縁層へ放出することができ、電子部品の動作を安定化させることができる。   According to the electronic component built-in substrate of the present invention, since the surface defining the space for accommodating the electronic component is uneven, a large area of the heat transfer interface is secured to conduct heat to the insulating layer. Yes. Therefore, in the present invention, heat generated from the electronic component can be efficiently released to the insulating layer, and the operation of the electronic component can be stabilized.

とくに、前記内面を、平面視において、連続した凹凸状、たとえば複数の円弧が連なった形状にすれば、伝熱界面の面積を適切に大きくできるため、より一層確実に、電子部品からの熱を絶縁層に伝達することができる。   In particular, if the inner surface has a continuous uneven shape in plan view, for example, a shape in which a plurality of arcs are connected, the area of the heat transfer interface can be appropriately increased, so that heat from the electronic component can be more reliably obtained. Can be transmitted to the insulating layer.

本発明の電子部品内蔵基板において、１以上の絶縁層を互いに開口面積の異なる複数の絶縁層を含んでいれば、絶縁層の間に段差が形成されるため、より一層、伝熱界面の面積を大きく確保することができる。   In the electronic component built-in substrate of the present invention, if one or more insulating layers include a plurality of insulating layers having different opening areas, a step is formed between the insulating layers, so that the area of the heat transfer interface is further increased. Can be secured greatly.

本発明の電子部品内蔵基板において、貫通孔をテーパ状に形成すれば、貫通孔の内面の面積をより一層確保することができるため、伝熱界面の面積を大きく確保することができる。   In the electronic component built-in substrate of the present invention, if the through hole is formed in a tapered shape, the area of the inner surface of the through hole can be further ensured, so that the area of the heat transfer interface can be ensured large.

本発明の電子部品内蔵基板において、貫通孔の内面から繊維束を露出させれば、繊維束を介して外部に熱が伝わり易くなり、効率的に放熱することができる。とくに、貫通孔の平面視形状を矩形の各辺を凹凸状とした形状とするとともに、繊維束を前記各辺に直交または略直交する方向に延びるように配置すれば、繊維束を介して、繊維束の延びる方向に沿って熱が伝わり易くなるため、より効率的に電子部品から発生した熱を伝達することができる。   In the electronic component built-in substrate of the present invention, if the fiber bundle is exposed from the inner surface of the through hole, heat is easily transmitted to the outside through the fiber bundle, and heat can be efficiently radiated. In particular, when the shape of the through hole in plan view is a shape in which each side of the rectangle is uneven, and the fiber bundle is arranged to extend in a direction orthogonal to or substantially orthogonal to each side, via the fiber bundle, Since heat is easily transmitted along the direction in which the fiber bundle extends, heat generated from the electronic component can be transmitted more efficiently.

本発明の電子部品内蔵基板において、空間に樹脂が充填しておけば、樹脂を介して熱を効率良く絶縁層に伝えることができる。とくに、樹脂として無機フィラー（たとえばシリカあるいは金属粉末）を含有したものを使用すれば、無機フィラーによって、より効率的に絶縁層に熱を伝えることができる。   In the electronic component built-in substrate of the present invention, if the space is filled with resin, heat can be efficiently transferred to the insulating layer through the resin. In particular, if a resin containing an inorganic filler (for example, silica or metal powder) is used, heat can be more efficiently transferred to the insulating layer by the inorganic filler.

本発明の製造方法では、電子部品を収容するための空間を規定する貫通孔が、平面視において連続した凹凸を有する電子部品内蔵基板が製造される。この電子部品内蔵基板では、電子部品を収容する空間を規定する面が凹凸状をなしていることから、絶縁層に対して熱を伝えるため伝熱界面の面積が大きく確保される。そのため、本発明では、電子部品から発生する熱を効率よく絶縁層へ放出することができ、電子部品の動作を安定化させることができる。   In the manufacturing method of the present invention, an electronic component built-in substrate in which through holes defining a space for accommodating an electronic component have unevenness in plan view is manufactured. In this electronic component built-in substrate, since the surface defining the space for accommodating the electronic component is uneven, a large area of the heat transfer interface is secured to transmit heat to the insulating layer. Therefore, in the present invention, heat generated from the electronic component can be efficiently released to the insulating layer, and the operation of the electronic component can be stabilized.

本発明の製造方法において、たとえばレーザスポットの径を２μｍ以上４００μｍ以下に、レーザスポットの照射ピッチを１．２μｍ以上４００μｍ以下に設定し、一定時間ごとにレーザスポットを出射して貫通孔を形成するようにすれば、貫通孔における平面視形状が連続した円弧状となる。そのため、本発明の製造方法では、伝熱界面の面積が適切に大きくされ、より一層確実に、電子部品からの熱を絶縁層に伝達することができる電子部品内蔵基板が提供される。   In the manufacturing method of the present invention, for example, the diameter of the laser spot is set to 2 μm or more and 400 μm or less, the irradiation pitch of the laser spot is set to 1.2 μm or more and 400 μm or less, and the laser spot is emitted at regular intervals to form through holes. By doing so, the shape of the through hole in a plan view becomes a continuous arc shape. Therefore, according to the manufacturing method of the present invention, an electronic component-embedded substrate is provided in which the area of the heat transfer interface is appropriately increased and heat from the electronic component can be more reliably transferred to the insulating layer.

本発明の製造方法において、複数の絶縁シートにおける貫通孔を、互いに開口面積の異なるものとして形成すれば、複数の絶縁層の間に段差が形成される。そのため、本発明の製造方法では、伝熱界面の面積が適切に大きくされ、より一層確実に、電子部品からの熱を絶縁層に伝達することができる電子部品内蔵基板が提供される。   In the manufacturing method of the present invention, if the through holes in the plurality of insulating sheets are formed with different opening areas, a step is formed between the plurality of insulating layers. Therefore, according to the manufacturing method of the present invention, an electronic component-embedded substrate is provided in which the area of the heat transfer interface is appropriately increased and heat from the electronic component can be more reliably transferred to the insulating layer.

本発明の製造方法において、貫通孔を形成するときに貫通孔の内面から絶縁シートの繊維束を露出させようにすれば、繊維束を介して外部に熱が伝わり易く、効率的に放熱することができる電子部品内蔵基板が提供される。とくに、貫通孔の平面視形状を矩形の各辺を凹凸状とした形状とするとともに、繊維束を前記各辺に直交または略直交する方向に延びるように配置したものを使用すれば、繊維束を介して、繊維束の延びる方向に沿って熱が伝わり易くなるため、より効率的に電子部品から発生した熱を伝達することができる電子部品内蔵基板が提供される。   In the manufacturing method of the present invention, if the fiber bundle of the insulating sheet is exposed from the inner surface of the through hole when the through hole is formed, heat can be easily transmitted to the outside through the fiber bundle and efficiently radiated. An electronic component-embedded substrate that can be provided is provided. In particular, if the shape of the through hole in plan view is a shape in which each side of the rectangle is uneven, and the fiber bundle is arranged so as to extend in a direction orthogonal or substantially orthogonal to each side, the fiber bundle Therefore, heat can be easily transmitted along the direction in which the fiber bundle extends, so that an electronic component-embedded substrate that can transfer heat generated from the electronic component more efficiently is provided.

以下に、本発明について、図面を参照しつつ説明する。   The present invention will be described below with reference to the drawings.

図１に本発明に係る電子部品内蔵基板の一例である半導体素子内蔵基板１を示す。図１に示した半導体素子内蔵基板１は、コア基板２の内部に半導体素子３を収容するとともに、コア基板２の両面に、ビルドアップ配線層４，５を形成したものである。   FIG. 1 shows a semiconductor element built-in substrate 1 which is an example of an electronic component built-in substrate according to the present invention. A semiconductor element built-in substrate 1 shown in FIG. 1 has a semiconductor element 3 housed in a core substrate 2 and build-up wiring layers 4 and 5 formed on both surfaces of the core substrate 2.

半導体素子３は、ＩＣ、ＬＳＩ等のシリコンチップであり、複数のバンプ３０を有している。複数のバンプ３０は、配線基板２に導通接続されるものであり、たとえば半導体素子３の主面３１における周縁部において、周縁に沿って並ぶように配置されている。半導体素子３は、全体での熱膨張率は、たとえば３〜４ｐｐｍ／℃とされている。ここで、半導体素子３の熱膨張率は、ＪＩＳ Ｋ７１９７に準拠して測定した値であり、たとえば「ＳＳＣ／５２００」（セイコーインスツルメンツ社製）を用いて測定することができる。   The semiconductor element 3 is a silicon chip such as an IC or LSI and has a plurality of bumps 30. The plurality of bumps 30 are conductively connected to the wiring board 2, and are arranged, for example, along the peripheral edge at the peripheral edge portion of the main surface 31 of the semiconductor element 3. The overall thermal expansion coefficient of the semiconductor element 3 is 3 to 4 ppm / ° C., for example. Here, the coefficient of thermal expansion of the semiconductor element 3 is a value measured according to JIS K7197, and can be measured using, for example, “SSC / 5200” (manufactured by Seiko Instruments Inc.).

コア基板２は、全体での熱膨張率は、たとえば半導体素子３と同程度である３〜４ｐｐｍ／℃とされており、好ましくは半導体素子３との間の熱膨張率の差が±５ｐｐｍ／℃以下に形成されている。ここで、コア基板２の熱膨張率は、半導体素子３と同様にＪＩＳ Ｋ７１９７に準拠して測定した値であり、たとえば「ＳＳＣ／５２００」（セイコーインスツルメンツ社製）を用いて測定することができる。   The overall thermal expansion coefficient of the core substrate 2 is, for example, 3 to 4 ppm / ° C., which is about the same as that of the semiconductor element 3, and preferably the difference in thermal expansion coefficient with the semiconductor element 3 is ± 5 ppm / It is formed below ℃. Here, the coefficient of thermal expansion of the core substrate 2 is a value measured according to JIS K7197 like the semiconductor element 3, and can be measured using, for example, “SSC / 5200” (manufactured by Seiko Instruments Inc.). .

コア基板２における熱膨張率を半導体素子３における熱膨張率の±５ｐｐｍ／℃以下とすれば、半導体素子内蔵基板１の製造時や駆動時においてコア基板２および半導体素子３が加熱されたときにコア基板２および半導体素子３が同程度に熱膨張し、その後の温度低下において同程度に熱収縮する。そのため、熱収縮時あるいは熱膨張時の応力を緩和する目的で、多量のハンダなどを用いて半導体素子３を実装する必要がなくなる。その結果、使用するハンダ量などを低減でき、あるいはハンダを使用する必要がなくなるため、たとえ半導体素子３における電極（バンプ３０）のピッチが２００μｍ以下に狭小化される場合であっても、隣接する電極（バンプ３０）間がショートすることを適切に抑制することができる。   If the coefficient of thermal expansion in the core substrate 2 is set to be ± 5 ppm / ° C. or less of the coefficient of thermal expansion in the semiconductor element 3, the core substrate 2 and the semiconductor element 3 are heated when the semiconductor element built-in substrate 1 is manufactured or driven. The core substrate 2 and the semiconductor element 3 are thermally expanded to the same extent, and are thermally contracted to the same extent in the subsequent temperature drop. Therefore, it is not necessary to mount the semiconductor element 3 using a large amount of solder or the like for the purpose of relaxing stress during thermal contraction or thermal expansion. As a result, the amount of solder to be used can be reduced, or it is not necessary to use solder. Therefore, even if the pitch of the electrodes (bumps 30) in the semiconductor element 3 is narrowed to 200 μm or less, they are adjacent to each other. It is possible to appropriately suppress a short circuit between the electrodes (bumps 30).

このコア基板２は、絶縁体２０、貫通孔２１、スルーホール導体２２、充填樹脂２３および空間２４を備えている。   The core substrate 2 includes an insulator 20, a through hole 21, a through hole conductor 22, a filling resin 23, and a space 24.

絶縁体２０は、繊維束や繊維束を平織りした織布に熱硬化性樹脂を含浸させた複数の絶縁シートを積層し、硬化させたものであり、複数の絶縁層２５，２６，２７，２８，２９を有している。この絶縁体２０は、たとえば厚みが０．３ｍｍ以上１．５ｍｍ以下に形成されている。   The insulator 20 is obtained by laminating a plurality of insulating sheets impregnated with a thermosetting resin on a fiber bundle or a woven fabric obtained by plain weaving of fiber bundles, and curing the insulating sheet 25, 26, 27, 28. , 29. For example, the insulator 20 has a thickness of 0.3 mm or more and 1.5 mm or less.

貫通孔２１は、スルーホール導体２２が形成される部分であり、コア基板２の厚み方向に貫通している。貫通孔２１の直径は、たとえば２０μｍ以上１００μｍ以下に設定されている。貫通孔２１は、たとえばドリル加工やレーザ加工によって形成することができる。   The through hole 21 is a portion where the through hole conductor 22 is formed, and penetrates in the thickness direction of the core substrate 2. The diameter of the through hole 21 is set to 20 μm or more and 100 μm or less, for example. The through hole 21 can be formed by, for example, drilling or laser processing.

スルーホール導体２２は、ビルドアップ配線層４とビルドアップ配線層５との間の導通を図るためのものである。このスルーホール導体２２は、貫通孔２１の内面において、たとえば金、銀、銅、錫、ニッケルなどの金属材料により、たとえば厚みが３μｍ以上５０μｍ以下に膜形成されている。   The through-hole conductor 22 is used for electrical connection between the build-up wiring layer 4 and the build-up wiring layer 5. The through-hole conductor 22 is formed on the inner surface of the through-hole 21 with a film having a thickness of 3 μm or more and 50 μm or less, for example, by a metal material such as gold, silver, copper, tin, or nickel.

充填樹脂２３は、貫通孔２１の残存空間を埋めるためのものである。充填樹脂２３は、たとえばポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シアネート樹脂、テフロン（登録商標）樹脂、シリコン樹脂、ポリフェニレンエーテル樹脂あるいはビスマレイミドトリアジン樹脂により形成されている。   The filling resin 23 is for filling the remaining space of the through hole 21. The filling resin 23 is made of, for example, polyimide resin, acrylic resin, epoxy resin, cyanate resin, Teflon (registered trademark) resin, silicon resin, polyphenylene ether resin, or bismaleimide triazine resin.

空間２４は、半導体素子３を収容するための空間である。空間２４は、半導体素子３と同程度あるいは、半導体素子３の大きさよりも若干広めの大きさに設定される。具体的には、空間２４を規定する貫通孔２５Ａ〜２７Ａと半導体素子３の側面との距離が０ｍｍ〜０．５ｍｍとなるように形成されている。この空間２４は、半導体素子３を覆うように樹脂２４Ａが充填されている。樹脂２４Ａとしては、エポキシ樹脂あるいはポリイミド樹脂などを使用することができる。樹脂２４Ａには、樹脂２４Ａの放熱性を高める目的で、無機フィラーを含有させておくのが好ましい。無機フィラーとしては、たとえばシリカあるいは金属粉末を使用することができる。無機フィラーの含有量は、たとえば３０ｗｔ％以上８５ｗｔ％以下とされる。   The space 24 is a space for accommodating the semiconductor element 3. The space 24 is set to the same size as the semiconductor element 3 or slightly larger than the size of the semiconductor element 3. Specifically, the distance between the through holes 25 </ b> A to 27 </ b> A defining the space 24 and the side surface of the semiconductor element 3 is 0 mm to 0.5 mm. The space 24 is filled with a resin 24 </ b> A so as to cover the semiconductor element 3. As the resin 24A, an epoxy resin or a polyimide resin can be used. The resin 24A preferably contains an inorganic filler for the purpose of improving the heat dissipation of the resin 24A. As the inorganic filler, for example, silica or metal powder can be used. The content of the inorganic filler is, for example, 30 wt% or more and 85 wt% or less.

このような空間２４は、絶縁層２５〜２９によって規定されている。   Such a space 24 is defined by the insulating layers 25 to 29.

図２に示したように、絶縁層２５〜２７は、貫通孔２５Ａ，２６Ａ，２７Ａを有するものである。貫通孔２５Ａ〜２７Ａは、平面視において、全体として矩形状とされているともに、矩形の各辺が複数の円弧２５Ａ′，２６Ａ′，２７Ａ′が連結されることにより形成される凹凸状とされている。そのため、空間２４は、貫通孔２５Ａ〜２７Ａの周縁が直線状に形成される場合に比べて、内周面の面積が大きく確保される。図３に示したように、各円弧は、円弧の曲率半径をＲ、隣接する円弧同士のピッチをＰとしたとき、１．２≦（Ｐ／Ｒ）≦２．０の関係を満たすように形成されている。（Ｐ／Ｒ）を１．２以上とすることで凹凸の起伏が大きくなり、十分な放熱効果を得ることができる。逆に（Ｐ／Ｒ）が１．２より小さいと、凹凸の輪郭が直線に近くなるため放熱効果は小さい。一方、（Ｐ／Ｒ）が２．０より大きいと円弧同士が連結されない状態となり、空間２４を規定する貫通孔２５Ａ〜２７Ａを形成することができない。したがって、各円弧は、１．２≦（Ｐ／Ｒ）≦２．０の関係を満たすように形成することが好ましい。より具体的には、曲率半径Ｒは１μｍ以上２００μｍ以下とされ、隣接するものどうしのピッチＰは１．２μｍ以上４００μｍ以下されている。   As shown in FIG. 2, the insulating layers 25 to 27 have through holes 25A, 26A, and 27A. The through holes 25A to 27A have a rectangular shape as a whole in plan view, and each side of the rectangle has an uneven shape formed by connecting a plurality of arcs 25A ', 26A', 27A '. ing. Therefore, the space 24 has a large area on the inner peripheral surface as compared with the case where the peripheral edges of the through holes 25A to 27A are formed in a straight line. As shown in FIG. 3, each arc satisfies the relationship 1.2 ≦ (P / R) ≦ 2.0, where R is the radius of curvature of the arc and P is the pitch between adjacent arcs. Is formed. By setting (P / R) to 1.2 or more, the unevenness of the unevenness is increased, and a sufficient heat dissipation effect can be obtained. On the other hand, if (P / R) is smaller than 1.2, the contour of the unevenness becomes close to a straight line, so the heat dissipation effect is small. On the other hand, when (P / R) is greater than 2.0, the arcs are not connected to each other, and the through holes 25A to 27A that define the space 24 cannot be formed. Accordingly, each arc is preferably formed so as to satisfy the relationship of 1.2 ≦ (P / R) ≦ 2.0. More specifically, the curvature radius R is 1 μm or more and 200 μm or less, and the pitch P between adjacent ones is 1.2 μm or more and 400 μm or less.

図１および図２に示したように、絶縁層２５〜２７における貫通孔２５Ａ〜２７Ａは、互いに開口面積が異なっている。より具体的には、上層の絶縁層２５から下層の絶縁層２７に向うほど、開口面積が大きくなっている。その結果、図４に示したように絶縁層２５〜２７が積層された状態では、空間２４の周縁部は段状に形成される。これにより、空間２４は、貫通孔２５Ａ〜２７Ａの開口面積が同一にされる場合に比べて、内周面の面積が大きく確保される。   As shown in FIGS. 1 and 2, the through holes 25A to 27A in the insulating layers 25 to 27 have different opening areas. More specifically, the opening area increases from the upper insulating layer 25 toward the lower insulating layer 27. As a result, in the state where the insulating layers 25 to 27 are stacked as shown in FIG. 4, the peripheral edge of the space 24 is formed in a step shape. Thereby, as for the space 24, the area of an internal peripheral surface is ensured large compared with the case where the opening area of through-hole 25A-27A is made the same.

図１および図２に示したように、絶縁層２８，２９は、空間２４を閉鎖するためのものである。絶縁層２８は、半導体素子３が実装されるものである。半導体素子３は、絶縁層２８に対してフリップチップ実装されており、半導体素子３の主面３１と絶縁層２５との間には樹脂が充填されてアンダーフィル３２が形成されている。各バンプ３０は、異方性導電接着剤の導体成分により導通接続してもよく、この場合には、半導体素子３の主面３１と絶縁層２８との間に異方性導電接着剤の樹脂成分が介在するため、半導体素子３の主面３１と絶縁層２８との間に樹脂を充填してアンダーフィル３２を別途形成する必要はない。   As shown in FIGS. 1 and 2, the insulating layers 28 and 29 are for closing the space 24. The insulating layer 28 is for mounting the semiconductor element 3. The semiconductor element 3 is flip-chip mounted on the insulating layer 28, and an underfill 32 is formed by filling a resin between the main surface 31 of the semiconductor element 3 and the insulating layer 25. Each bump 30 may be conductively connected by a conductive component of an anisotropic conductive adhesive. In this case, a resin of anisotropic conductive adhesive is provided between the main surface 31 of the semiconductor element 3 and the insulating layer 28. Since the components are present, it is not necessary to separately form the underfill 32 by filling the resin between the main surface 31 of the semiconductor element 3 and the insulating layer 28.

絶縁層２５〜２９は、図５（ａ）および図５（ｂ）参照すれば分かるように、たとえば繊維束６１Ａ，６１Ｂに樹脂６２Ａ，６２Ｂを含浸させたものとして構成されている。より具体的には、絶縁層２５〜２９は、繊維束６１Ａ，６１Ｂを一方向に揃えた２枚の樹脂シート（以下、ＵＤプリプレグともいう）６０Ａ，６０Ｂを、それらの繊維束６１Ａ，６１Ｂの軸方向が互いに直交するように接合したものを用いて形成されている。繊維束６１Ａ，６１Ｂは、全体として矩形状の貫通孔２５Ａ〜２７Ａの各辺に直交または略直交する方向に延びるように配置されている。そのため、図２に示した絶縁層２５〜２７では、貫通孔２５Ａ〜２７Ａの内面から繊維束６１Ａ，６１Ｂ（図５（ａ）参照）が露出している。貫通孔２５Ａ〜２７Ａの内面は、半導体素子３（図１参照）において発生した熱を、絶縁層２５〜２７に導入するための伝熱界面となるものである。そのため、貫通孔２５Ａ〜２７Ａの内面（伝熱界面）において繊維束６１Ａ，６１Ｂが露出していれば、繊維束６１Ａ，６１Ｂにおいて熱を移動させることができるため、コア基板２における放熱性を高めることができる。   As can be seen from FIGS. 5A and 5B, the insulating layers 25 to 29 are configured, for example, by impregnating fiber bundles 61A and 61B with resins 62A and 62B. More specifically, the insulating layers 25 to 29 include two resin sheets (hereinafter also referred to as UD prepregs) 60A and 60B in which the fiber bundles 61A and 61B are aligned in one direction, and the fiber bundles 61A and 61B. It is formed by using those bonded so that the axial directions are orthogonal to each other. The fiber bundles 61 </ b> A and 61 </ b> B are arranged so as to extend in a direction orthogonal or substantially orthogonal to each side of the rectangular through holes 25 </ b> A to 27 </ b> A as a whole. Therefore, in the insulating layers 25 to 27 shown in FIG. 2, the fiber bundles 61A and 61B (see FIG. 5A) are exposed from the inner surfaces of the through holes 25A to 27A. The inner surfaces of the through holes 25A to 27A serve as heat transfer interfaces for introducing heat generated in the semiconductor element 3 (see FIG. 1) into the insulating layers 25 to 27. Therefore, if the fiber bundles 61A and 61B are exposed on the inner surfaces (heat transfer interfaces) of the through holes 25A to 27A, heat can be transferred in the fiber bundles 61A and 61B, so that the heat dissipation in the core substrate 2 is improved. be able to.

絶縁層２５〜２９は、繊維束を平織りした織布に樹脂を含浸させたものであってもよい。この場合において、繊維束が縦横に配列されているため、貫通孔２５Ａ〜２７Ａの内面（伝熱界面）において繊維束が露出させることができ、コア基板２における放熱性を高めることができる。   The insulating layers 25 to 29 may be obtained by impregnating a woven fabric obtained by plain weaving of fiber bundles with a resin. In this case, since the fiber bundles are arranged vertically and horizontally, the fiber bundles can be exposed on the inner surfaces (heat transfer interfaces) of the through holes 25 </ b> A to 27 </ b> A, and the heat dissipation in the core substrate 2 can be improved.

ここで、コア基板２の全体での熱膨張を半導体素子３と同程度（半導体素子３との間の熱膨張率の差が±５ｐｐｍ／℃以下）とするためには、絶縁層２５〜２９における繊維束６１Ａ，６１Ｂの体積比率を４５％以上５５％以下とするとともに、繊維束６１Ａ，６１Ｂを構成する単繊維としては、繊維の軸方向の熱膨張率が−１０ｐｐｍ／℃以下５ｐｐｍ／℃以上のもの、たとえば全芳香族ポリエステル繊維、全芳香族ポリアミド、ポリパラフェニレンベゾビスオキサゾールおよび液晶ポリマーを主成分とする有機繊維、あるいはＳガラスやＴガラスなどの無機繊維を用いるのが好ましい。一方、コア基板２の熱膨張率を上述のものとするためには、熱硬化性樹脂としては、熱膨張率が２０ｐｐｍ／℃以上６０ｐｐｍ／℃以下のもの、たとえばエポキシ樹脂に非金属無機フィラー（たとえば球状シリカ）を２０ｗｔ％以上８０％以下含有させたものを用いるのが好ましい。   Here, in order to make the thermal expansion of the entire core substrate 2 to be about the same as that of the semiconductor element 3 (difference in thermal expansion coefficient with the semiconductor element 3 is ± 5 ppm / ° C. or less), the insulating layers 25 to 29 are made. The volume ratio of the fiber bundles 61A and 61B is 45% or more and 55% or less, and the single fiber constituting the fiber bundles 61A and 61B has a coefficient of thermal expansion in the axial direction of −10 ppm / ° C. or less and 5 ppm / ° C. It is preferable to use the above materials, for example, organic fibers mainly composed of wholly aromatic polyester fibers, wholly aromatic polyamides, polyparaphenylene benzobisoxazole and liquid crystal polymers, or inorganic fibers such as S glass and T glass. On the other hand, in order to make the thermal expansion coefficient of the core substrate 2 as described above, as the thermosetting resin, those having a thermal expansion coefficient of 20 ppm / ° C. or more and 60 ppm / ° C. or less, such as epoxy resin and non-metallic inorganic filler ( For example, it is preferable to use spherical silica) containing 20 wt% or more and 80% or less.

図１に示したように、ビルドアップ配線層４，５は、複数の導体層４０，５０および絶縁層４１，５１を交互に積層したものであり、ビア導体４２，５２をさらに含んでいる。   As shown in FIG. 1, the buildup wiring layers 4 and 5 are obtained by alternately laminating a plurality of conductor layers 40 and 50 and insulating layers 41 and 51, and further include via conductors 42 and 52.

導体層４０，５０は、導電性を有するものであり、電気信号を伝達するための伝達路としての機能を備えている。この導体層４０，５０は、たとえば銅、銀、金、アルミニウム、ニッケルあるいはクロムの金属材料により形成されている。   The conductor layers 40 and 50 are conductive and have a function as a transmission path for transmitting an electrical signal. The conductor layers 40 and 50 are made of a metal material such as copper, silver, gold, aluminum, nickel, or chromium, for example.

絶縁層４１，５１は、貫通孔４１Ａ，５１Ａを有するものであり、たとえばポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シアネート樹脂、ウレタン樹脂、シリコン樹脂あるいはビスマレイミドトリアジン樹脂などの樹脂材料により形成されている。貫通孔４１Ａ，５１Ａは、ビア導体４２，５２を形成するための部分である。   The insulating layers 41 and 51 have through holes 41A and 51A, and are formed of a resin material such as polyimide resin, acrylic resin, epoxy resin, cyanate resin, urethane resin, silicon resin, or bismaleimide triazine resin. . The through holes 41 </ b> A and 51 </ b> A are portions for forming the via conductors 42 and 52.

ビア導体４２，５２は、上下の導体層４０，５０を電気的に接続するためのものであり、貫通孔４１Ａ，５１Ａにおいて絶縁層４１，５１を厚み方向に貫通するように、絶縁層４１，５１の上下の導体層４０，５０の間に形成されている。ビア導体４２，５２は、たとえば銅、銀、金、アルミニウム、ニッケルあるいはクロムの金属材料により形成されている。ビア導体４２，５２は、貫通孔４１Ａ，５１Ａを埋めるように形成されている。もちろん、ビア導体４２，５２は、貫通孔４１Ａ，５１Ａの内面を覆う膜状に形成してもよい。   The via conductors 42 and 52 are for electrically connecting the upper and lower conductor layers 40 and 50, and the insulating layers 41, 51 penetrate the insulating layers 41, 51 in the thickness direction in the through holes 41 A, 51 A. It is formed between the upper and lower conductor layers 40 and 50 of 51. The via conductors 42 and 52 are made of a metal material such as copper, silver, gold, aluminum, nickel, or chromium, for example. The via conductors 42 and 52 are formed so as to fill the through holes 41A and 51A. Of course, the via conductors 42 and 52 may be formed in a film shape covering the inner surfaces of the through holes 41A and 51A.

なお、ビア導体４２，５２と貫通孔４１Ａ，５１Ａとの間には、導体層４０，５０とビア導体４２，５２との間の密着性を高め、あるいは貫通孔４１Ａ，５１Ａの内面とビア導体４２，５２との密着性を高めるために下地層を設けてもよい。この場合の下地層は、たとえば銅、ニッケル、クロムあるいはチタン金属材料により形成されている。   In addition, between the via conductors 42 and 52 and the through holes 41A and 51A, the adhesion between the conductor layers 40 and 50 and the via conductors 42 and 52 is improved, or the inner surfaces of the through holes 41A and 51A and the via conductors are increased. An underlayer may be provided in order to improve the adhesion with 42 and 52. In this case, the base layer is made of, for example, copper, nickel, chromium, or titanium metal material.

上述のように、半導体素子内蔵基板１では、半導体素子３を収容する空間２４を規定する貫通孔２５Ａ〜２７Ａの内面（伝熱界面）が連続した円弧２５Ａ′〜２７Ａ′を有する凹凸状をなしていることから、絶縁層２５〜２７に対して熱を伝えるため伝熱界面の面積が大きく確保されている。また、貫通孔２５Ａ〜２７Ａを開口面積の異なるものとすることにより、絶縁層２５〜２７の間に段差が形成されるため、より一層、伝熱界面の面積を大きく確保することができる。そのため、半導体素子内蔵基板１では、半導体素子３から発生する熱を効率よく絶縁層２５〜２７へ放出することができ、半導体素子３の動作を安定化させることができる。   As described above, the semiconductor element-embedded substrate 1 has an uneven shape having the arcs 25A ′ to 27A ′ in which the inner surfaces (heat transfer interfaces) of the through holes 25A to 27A defining the space 24 for housing the semiconductor element 3 are continuous. Therefore, a large area of the heat transfer interface is ensured for transferring heat to the insulating layers 25 to 27. Further, by making the through holes 25A to 27A have different opening areas, a step is formed between the insulating layers 25 to 27, so that the area of the heat transfer interface can be further increased. Therefore, in the semiconductor element built-in substrate 1, heat generated from the semiconductor element 3 can be efficiently released to the insulating layers 25 to 27, and the operation of the semiconductor element 3 can be stabilized.

また、半導体素子内蔵基板１では、貫通孔２５Ａ〜２７Ａの内面から繊維束６１Ａ，６１Ｂが露出しているとともに、全体として平面視矩形状の貫通孔２５Ａ〜２７Ａの各辺に直交または略直交する方向に繊維束６１Ａ，６１Ｂが延びるように配置されている。そのため、半導体素子内蔵基板１では、繊維束６１Ａ，６１Ｂを介して、繊維束６１Ａ，６１Ｂの延びる方向に沿って熱が伝わり易くなるため、より効率的に半導体素子３から発生した熱を伝達することができる。   In the semiconductor element built-in substrate 1, the fiber bundles 61A and 61B are exposed from the inner surfaces of the through holes 25A to 27A, and are orthogonal or substantially orthogonal to the sides of the through holes 25A to 27A having a rectangular shape in plan view as a whole. The fiber bundles 61A and 61B are arranged so as to extend in the direction. Therefore, in the semiconductor element built-in substrate 1, heat is easily transferred along the extending direction of the fiber bundles 61 </ b> A and 61 </ b> B via the fiber bundles 61 </ b> A and 61 </ b> B, so that the heat generated from the semiconductor element 3 is more efficiently transmitted. be able to.

半導体素子内蔵基板１ではさらに、空間２４に樹脂２４Ａが充填されているために、樹脂２４Ａを介して熱を効率良く絶縁層２５〜２７に伝えることができる。とくに、樹脂２４Ａとして無機フィラー（たとえばシリカあるいは金属粉末）を含有したものを使用すれば、無機フィラーによって、より効率的に絶縁層２５〜２７に熱を伝えることができる。   Further, in the semiconductor element built-in substrate 1, since the space 24 is filled with the resin 24A, heat can be efficiently transmitted to the insulating layers 25 to 27 through the resin 24A. In particular, if a resin 24A containing an inorganic filler (for example, silica or metal powder) is used, heat can be more efficiently transferred to the insulating layers 25 to 27 by the inorganic filler.

次に、電子部品内蔵基板１の製造方法を説明する。   Next, a method for manufacturing the electronic component built-in substrate 1 will be described.

まず、コア基板２の製造方法を説明する。コア基板２を製造するためには、図５（ａ）および図５（ｂ）に示したような複数の樹脂シート６０，６０′，６０″を準備する。樹脂シート６０，６０′，６０″としては、繊維束６１Ａ，６１Ｂに未硬化状態の樹脂６２Ａ，６２Ｂを含浸させたものを使用することができる。より具体的には、樹脂シート６０，６０′，６０″は、繊維束６０Ａ〜６１Ｂを一方向に揃えた２枚のＵＤプリプレグ６０Ａ，６０Ｂを、それらの繊維束６１Ａ，６１Ｂの軸方向が互いに直交するように接合したものを用いて形成されている。   First, a method for manufacturing the core substrate 2 will be described. In order to manufacture the core substrate 2, a plurality of resin sheets 60, 60 ', 60 "as shown in FIGS. 5A and 5B are prepared. Resin sheets 60, 60', 60". For example, the fiber bundles 61A and 61B impregnated with uncured resins 62A and 62B can be used. More specifically, the resin sheets 60, 60 ′, 60 ″ include two UD prepregs 60 </ b> A, 60 </ b> B in which the fiber bundles 60 </ b> A to 61 </ b> B are aligned in one direction, and the axial directions of the fiber bundles 61 </ b> A, 61 </ b> B are mutually It is formed using what was joined so as to be orthogonal.

樹脂シートとしては、繊維束を平織りした織布に樹脂を含浸させたものを使用することもできる。   As the resin sheet, a woven fabric in which fiber bundles are plain-woven is impregnated with a resin can be used.

次いで、樹脂シート６０に対して貫通孔２５Ａ〜２７Ａを形成する（図２参照）。貫通孔２５Ａ〜２７Ａは、図６に示したように樹脂シート６０にレーザ発振装置６２を用いてレーザ光を照射するとともに、レーザ光を矩形状（図中の二点鎖線）に走査させることにより形成される。図７に示したように、レーザ光は、スポットの径をＤｓ、レーザースポットの照射ピッチをＰとしたとき、０．６≦（Ｐ／Ｄｓ）≦１．０の関係を満たすように形成されている。（Ｐ／Ｄｓ）を０．６以上とすることで凹凸の起伏が大きくなり、十分な放熱効果を得ることができる。逆に（Ｐ／Ｄｓ）が０．６より小さいと、凹凸の輪郭が直線に近くなるため放熱効果は小さい。一方、（Ｐ／Ｄｓ）が１．０より大きいと円弧同士が連結されない状態となり、空間２４を規定する貫通孔２５Ａ〜２７Ａを形成することができない。したがって、各円弧は、０．６≦（Ｐ／Ｄｓ）≦１．０の関係を満たすように形成することが好ましい。具体的には、スポットの径Ｄｓが２μｍ以上４００μｍ以下とされ、レーザスポットの照射ピッチＰは、たとえば１．２μｍ以上４００μｍ以下に設定される。レーザ発振装置６２としては、たとえばＣＯ２レーザ発振装置、エキシマレーザ発振装置、ＹＡＧレーザ発振装置、窒素レーザ発振装置などを用いることができる。レーザ発振装置６２におけるレーザ発振条件は、レーザ装置の種類に応じて、例えば、以下のように設定される。
〔ＣＯ２レーザ発振装置〕
波長：１０６４ｎｍ、発振器：パワー５０〜３００Ｗ、発振周波数：１〜１０ｋＨｚ、パルスあたりのエネルギー：２０〜１００Ｊ(ジュール)、パルス幅：１００μｓｅｃ
〔エキシマレーザ発振装置〕
波長：２４８ｎｍ、発振器パワー：１００〜５００Ｗ、発振周波数：０．２〜１ｋＨｚ、パルスあたりのエネルギー：１０００Ｊ、パルス幅：１０〜１００ｎｓｅｃ
〔ＹＡＧレーザ発振装置〕
波長：２００〜４００ｎｍ、発振器パワー：０．１〜５０Ｗ、発振周波数：１〜５０kＨｚ、パルスあたりのエネルギー：２０〜３００μＪ、パルス幅：１０〜１００ｎｓｅｃ Next, through holes 25A to 27A are formed in the resin sheet 60 (see FIG. 2). As shown in FIG. 6, the through holes 25A to 27A irradiate the resin sheet 60 with a laser beam using the laser oscillation device 62 and scan the laser beam in a rectangular shape (two-dot chain line in the figure). It is formed. As shown in FIG. 7, the laser beam is formed so as to satisfy the relationship of 0.6 ≦ (P / Ds) ≦ 1.0, where Ds is the spot diameter and P is the irradiation pitch of the laser spots. ing. By setting (P / Ds) to be 0.6 or more, the unevenness of the unevenness is increased, and a sufficient heat dissipation effect can be obtained. On the other hand, if (P / Ds) is smaller than 0.6, the contour of the unevenness becomes close to a straight line, so the heat dissipation effect is small. On the other hand, when (P / Ds) is greater than 1.0, the arcs are not connected to each other, and the through holes 25A to 27A that define the space 24 cannot be formed. Accordingly, each arc is preferably formed so as to satisfy the relationship of 0.6 ≦ (P / Ds) ≦ 1.0. Specifically, the spot diameter Ds is set to 2 μm or more and 400 μm or less, and the laser spot irradiation pitch P is set to, for example, 1.2 μm or more and 400 μm or less. As the laser oscillation device 62, for example, a CO 2 laser oscillation device, an excimer laser oscillation device, a YAG laser oscillation device, a nitrogen laser oscillation device, or the like can be used. The laser oscillation condition in the laser oscillation device 62 is set as follows, for example, according to the type of the laser device.
[CO 2 laser oscillator]
Wavelength: 1064 nm, oscillator: power 50 to 300 W, oscillation frequency: 1 to 10 kHz, energy per pulse: 20 to 100 J (joule), pulse width: 100 μsec
[Excimer laser oscillator]
Wavelength: 248 nm, oscillator power: 100 to 500 W, oscillation frequency: 0.2 to 1 kHz, energy per pulse: 1000 J, pulse width: 10 to 100 nsec
[YAG laser oscillator]
Wavelength: 200 to 400 nm, oscillator power: 0.1 to 50 W, oscillation frequency: 1 to 50 kHz, energy per pulse: 20 to 300 μJ, pulse width: 10 to 100 nsec

その一方で、図８（ａ）に示したように、樹脂シート６０′に対して半導体素子３を実装する。半導体素子３は、樹脂シート６０′とバンプ３０との間にハンダを介在させた状態で樹脂シート６０′に対してフェイスダウンでマウントし、ハンダをリフローさせることにより実装される。   On the other hand, as shown in FIG. 8A, the semiconductor element 3 is mounted on the resin sheet 60 ′. The semiconductor element 3 is mounted by mounting the resin sheet 60 ′ face down with the solder interposed between the resin sheet 60 ′ and the bumps 30 and reflowing the solder.

さらに、半導体素子３の主面３１と樹脂シート６０′との間に樹脂を充填してアンダーフィル３２を形成する。アンダーフィル３２のための樹脂としては、たとえばエポキシ樹脂あるいはポリイミド樹脂を使用することができる。   Further, the underfill 32 is formed by filling a resin between the main surface 31 of the semiconductor element 3 and the resin sheet 60 ′. As the resin for the underfill 32, for example, an epoxy resin or a polyimide resin can be used.

なお、半導体素子３は、異方性導電接着剤により樹脂シート６０′に接続してもよく、この場合には、半導体素子３の主面３１と絶縁層２８との間に異方性導電接着剤の樹脂成分が介在するため、半導体素子３の主面３１と絶縁層２８との間に樹脂を充填してアンダーフィル３２を別途形成する必要はない。   The semiconductor element 3 may be connected to the resin sheet 60 ′ with an anisotropic conductive adhesive. In this case, the anisotropic conductive adhesive is provided between the main surface 31 of the semiconductor element 3 and the insulating layer 28. Since the resin component of the agent is present, it is not necessary to separately form the underfill 32 by filling the resin between the main surface 31 of the semiconductor element 3 and the insulating layer 28.

次いで、図８（ｂ）に示したように、樹脂シート６０′に対して、貫通孔２５Ａ〜２７Ａを形成した樹脂シート６０を、半導体素子３を囲むように（貫通孔２５Ａ〜２７Ａに収容させるように）、積層する。この状態において、貫通孔２５Ａ〜２７Ａによって半導体素子３の周囲に空間２４が形成される。   Next, as illustrated in FIG. 8B, the resin sheet 60 in which the through holes 25 </ b> A to 27 </ b> A are formed in the resin sheet 60 ′ is accommodated in the through holes 25 </ b> A to 27 </ b> A so as to surround the semiconductor element 3. And so on). In this state, a space 24 is formed around the semiconductor element 3 by the through holes 25A to 27A.

さらに、図８（ｃ）に示したように、空間２４に対して、樹脂を充填する。樹脂の充填は、ディスペンサなどを用いて樹脂をポッティングすることにより行うことができる。空間２４に充填するための樹脂２４Ａとしては、エポキシ樹脂あるいはポリイミド樹脂などを使用することができる。樹脂２４Ａには、樹脂２４Ａの放熱性を高める目的で、無機フィラーを含有させておくのが好ましい。無機フィラーとしては、たとえばシリカあるいは金属粉末を使用することができる。無機フィラーの含有量は、たとえば３０ｗｔ％以上８５ｗｔ％以下とされる。   Further, as shown in FIG. 8C, the space 24 is filled with resin. The filling of the resin can be performed by potting the resin using a dispenser or the like. As the resin 24A for filling the space 24, an epoxy resin or a polyimide resin can be used. The resin 24A preferably contains an inorganic filler for the purpose of improving the heat dissipation of the resin 24A. As the inorganic filler, for example, silica or metal powder can be used. The content of the inorganic filler is, for example, 30 wt% or more and 85 wt% or less.

次いで、図８（ｄ）に示したように、空間２４を覆うように樹脂シート６０を積層し、樹脂シート６０，６０′，６０″を熱圧着させるとともに、各樹脂シート６０，６０′，６０″の樹脂成分を硬化させる。これにより、絶縁体２０（絶縁層２５〜２９）が形成される。   Next, as shown in FIG. 8D, the resin sheets 60 are laminated so as to cover the space 24, and the resin sheets 60, 60 ′, 60 ″ are thermocompression-bonded, and the resin sheets 60, 60 ′, 60 are bonded. The resin component of ″ is cured. Thereby, the insulator 20 (insulating layers 25 to 29) is formed.

次いで、図９（ａ）に示したように、絶縁体２０の所定箇所に厚み方向に貫通する貫通孔２１を形成する。貫通孔２１は、たとえば従来周知のドリル加工あるいはレーザ加工によって行なわれる。貫通孔２１は、たとえば直径が０．１ｍｍ以上１．０ｍｍ以下に形成される。レーザ加工は、たとえばＹＡＧレーザ装置あるいはＣＯ２レーザ装置を用いて行なうことができる。 Next, as shown in FIG. 9A, a through hole 21 penetrating in the thickness direction is formed at a predetermined location of the insulator 20. The through hole 21 is performed by, for example, conventionally known drilling or laser processing. The through hole 21 is formed to have a diameter of 0.1 mm to 1.0 mm, for example. Laser processing can be performed using, for example, a YAG laser device or a CO 2 laser device.

さらに、図９（ｂ）に示したように、貫通孔２１の内面にスルーホール導体２２を形成する。スルーホール導体２２は、たとえば電解めっきにより貫通孔２１の内面に導体層を膜形成することにより行なわれる。電解めっき液としては、たとえば金、銀、銅、錫、ニッケルなどの被着金属イオンを含むものが使用される。スルーホール導体２２の厚みは、たとえば厚みが３μｍ以上５０μｍ以下とされる。   Further, as shown in FIG. 9B, the through-hole conductor 22 is formed on the inner surface of the through hole 21. The through-hole conductor 22 is formed by forming a conductor layer on the inner surface of the through hole 21 by, for example, electrolytic plating. As the electrolytic plating solution, for example, a solution containing a deposited metal ion such as gold, silver, copper, tin, or nickel is used. The through-hole conductor 22 has a thickness of, for example, 3 μm or more and 50 μm or less.

次いで、図９（ｃ）に示したように、貫通孔２１の内部における残存空間に樹脂材料２３を充填する。樹脂材料の充填は、たとえばポリイミド樹脂などを用いたスクリーン印刷などにより行なうことができる。   Next, as shown in FIG. 9C, the resin material 23 is filled into the remaining space inside the through hole 21. The filling of the resin material can be performed, for example, by screen printing using a polyimide resin or the like.

次に、コア基板２の上面および下面に、図１に示したビルドアップ配線層４，５を形成する。ビルドアップ配線層４，５は、従来公知の手法により、導体層４０，５０の形成、絶縁層４１，５１の形成、絶縁層４１，５１に貫通孔４１Ａ，５１Ａを形成および貫通孔４１Ａ，５１Ａのへのビア導体４２，５２の形成を所定数繰り返し行なうことにより形成される。   Next, build-up wiring layers 4 and 5 shown in FIG. 1 are formed on the upper and lower surfaces of the core substrate 2. The build-up wiring layers 4 and 5 are formed by forming the conductor layers 40 and 50, forming the insulating layers 41 and 51, forming the through holes 41A and 51A in the insulating layers 41 and 51, and forming the through holes 41A and 51A by a conventionally known method. The via conductors 42 and 52 are formed by repeating a predetermined number of times.

導体層４０，５０は、たとえば従来周知の蒸着法、ＣＶＤ法又はスパッタリング法等によって金属材料を被着させた後、フォトリソグラフィ法によりパターン形成することにより形成される。導体層４０，５０の厚みは、たとえば３μｍ以上５０μｍ以下とされる。   The conductor layers 40 and 50 are formed, for example, by depositing a metal material by a conventionally known vapor deposition method, CVD method, sputtering method, or the like and then forming a pattern by a photolithography method. The thickness of the conductor layers 40 and 50 is, for example, 3 μm or more and 50 μm or less.

絶縁層４１，５１は、たとえば従来周知のスピンコート法等によって、樹脂層を形成した後に、樹脂層を加熱・固化させることにより形成することができる。絶縁層４１，５１の厚みは、たとえば７μｍ以上５０μｍ以下とされる。   The insulating layers 41 and 51 can be formed by heating and solidifying the resin layer after forming the resin layer by, for example, a conventionally known spin coating method. The insulating layers 41 and 51 have a thickness of, for example, 7 μm or more and 50 μm or less.

貫通孔４１Ａ，５１Ａは、たとえばレーザ加工により形成することができる。レーザ加工としては、たとえばエキシマレーザ、ＹＡＧレーザ (５倍高調波、４倍高調波、３倍高調波)あるいは炭酸ガスレーザを採用することができる。
ましい。 The through holes 41A and 51A can be formed by, for example, laser processing. As the laser processing, for example, an excimer laser, a YAG laser (5th harmonic, 4th harmonic, 3rd harmonic) or a carbon dioxide laser can be employed.
Good.

ビア導体４２，５２は、たとえばスパッタリング法、電解めっきにより金属材料を被着させた後、フォトリソグラフィ法によりパターン形成することにより形成される。ビア導体５２は、たとえば銅、銀、金、アルミニウム、ニッケルおよびクロム、またはこれらの合金により形成される。   Via conductors 42 and 52 are formed, for example, by depositing a metal material by sputtering or electrolytic plating, and then patterning by photolithography. The via conductor 52 is formed of, for example, copper, silver, gold, aluminum, nickel and chromium, or an alloy thereof.

また、ビア導体４２，５２を形成する前に、ビア導体４２，５２と導体層４０，５０や貫通孔４１Ａ，５１Ａとの密着性を高めるために、下地層を形成してもよい。このような下地層は、たとえばスパッタリング法、無電解めっき法あるいは蒸着法により金属材料を被着させた後、フォトリソグラフィ法によりパターン形成することにより、たとえば銅、ニッケル、クロムおよびチタン、またはこれらの合金として形成される。下地層は、必ずしも一層として形成する必要はなく、複数の層として形成してもよい。たとえば、下地層は、導体層４０，５０とビア導体５２との密着性を高めるための第１層と、貫通孔４１Ａ，５１Ａとビア導体５２との密着性を高めるための第２層と、を含んでいてもよい。第１層は、たとえば銅を用いたスパッタリングにより、厚みが１００ｎｍ以上１０００ｎｍ以下に形成される。スパッタ圧力は、たとえば０．０１Ｐａ以上１０Ｐａ以下、スパッタ時の電力はスパッタされる合金の単位面積当たり３Ｗ／ｃｍ２以上２０Ｗ／ｃｍ２以下とされる。第２層は、たとえばニッケル−クロム合金を用いたスパッタリングにより、厚みが３ｎｍ以上１００ｎｍ以下に形成される。ニッケルークロム合金におけるクロムの含有量は、たとえば１０％重量以上３０％重量％以下とされる。スパッタ圧力は、たとえば０．０１Ｐａ以上１０Ｐａ以下、スパッタ時の電力はスパッタされる合金の単位面積当たり０．５Ｗ／ｃｍ２以上３Ｗ／ｃｍ２以下とされる。 Further, before the via conductors 42 and 52 are formed, a base layer may be formed in order to improve the adhesion between the via conductors 42 and 52 and the conductor layers 40 and 50 and the through holes 41A and 51A. Such an underlayer is formed, for example, by depositing a metal material by sputtering, electroless plating or vapor deposition, and then patterning by photolithography, for example, copper, nickel, chromium and titanium, or these Formed as an alloy. The base layer is not necessarily formed as a single layer, and may be formed as a plurality of layers. For example, the underlayer includes a first layer for enhancing the adhesion between the conductor layers 40 and 50 and the via conductor 52, a second layer for enhancing the adhesion between the through holes 41A and 51A and the via conductor 52, May be included. The first layer is formed with a thickness of 100 nm or more and 1000 nm or less, for example, by sputtering using copper. The sputtering pressure is, for example, 0.01 Pa or more and 10 Pa or less, and the power during sputtering is 3 W / cm 2 or more and 20 W / cm 2 or less per unit area of the alloy to be sputtered. The second layer is formed with a thickness of 3 nm to 100 nm by sputtering using, for example, a nickel-chromium alloy. The chromium content in the nickel-chromium alloy is, for example, 10% to 30% by weight. The sputtering pressure is, for example, 0.01 Pa or more and 10 Pa or less, and the power during sputtering is 0.5 W / cm 2 or more and 3 W / cm 2 or less per unit area of the alloy to be sputtered.

先に説明した製造方法では、半導体素子３を収容するための空間２４を規定する貫通孔２５Ａ〜２７Ａが、平面視において複数の円弧２５Ａ′〜２７Ａ′が連続して形成された凹凸状とされ、伝熱界面の面積が適切に大きく確保された半導体素子内蔵基板１が製造される。また、複数の絶縁シート６０に形成される各々の貫通孔２５Ａ〜２７Ａの開口面積の異なるように形成することにより、複数の絶縁層２５〜２７の間に段差が形成される。そのため、上述の製造方法では、段差においてにも伝熱界面の面積が大きく確保することが可能な半導体素子内蔵基板１を提供することできる。   In the manufacturing method described above, the through holes 25A to 27A that define the space 24 for accommodating the semiconductor element 3 are formed into an uneven shape in which a plurality of arcs 25A 'to 27A' are continuously formed in plan view. Thus, the semiconductor element built-in substrate 1 in which the area of the heat transfer interface is appropriately secured is manufactured. In addition, steps are formed between the plurality of insulating layers 25 to 27 by forming the through holes 25 </ b> A to 27 </ b> A formed in the plurality of insulating sheets 60 so as to have different opening areas. Therefore, the above-described manufacturing method can provide the semiconductor element-embedded substrate 1 that can ensure a large area of the heat transfer interface even at the step.

また、上述の製造方法においては、全体として平面視矩形状の貫通孔２５Ａ〜２７Ａを形成することにより、貫通孔の平面視形状における矩形の各辺に直交または略直交する方向に延びるように繊維束６１Ａ，６１Ｂが配置されるとともに、貫通孔２５Ａ〜２７Ａの内面において繊維束６１Ａ，６１Ｂが露出させられる。そのため、繊維束を介して、繊維束の延びる方向に沿って熱が伝わり易く、放熱性に優れた電子部品内蔵基板が提供される。   Further, in the above-described manufacturing method, the through holes 25A to 27A having a rectangular shape in plan view are formed as a whole, so that the fibers extend in a direction orthogonal to or substantially perpendicular to each side of the rectangle in the plan view shape of the through hole. The bundles 61A and 61B are arranged, and the fiber bundles 61A and 61B are exposed on the inner surfaces of the through holes 25A to 27A. Therefore, an electronic component-embedded substrate is provided that is easy to transfer heat along the direction in which the fiber bundle extends through the fiber bundle and is excellent in heat dissipation.

上述の製造方法においてはさらに、コア基板２の空間２４に樹脂２４Ａが充填されるため、半導体素子３において発生した熱を、樹脂２４Ａを介して絶縁層２５〜２７に伝達することができる半導体素子内蔵基板１を提供することができる。とくに、非金属無機フィラーを含有させた樹脂２４Ａを用いた場合には、半導体素子内蔵基板１において、半導体素子３において発生した熱を、より一層効率良く絶縁層２５〜２７に伝達することができる。   Further, in the above manufacturing method, the space 24 of the core substrate 2 is filled with the resin 24A, so that the heat generated in the semiconductor element 3 can be transferred to the insulating layers 25 to 27 through the resin 24A. The built-in substrate 1 can be provided. In particular, when the resin 24A containing a nonmetallic inorganic filler is used, the heat generated in the semiconductor element 3 can be more efficiently transferred to the insulating layers 25 to 27 in the semiconductor element built-in substrate 1. .

したがって、上述の製造方法では、半導体素子３から発生する熱を効率よく絶縁層２５〜２７へ放出することができる放熱性に優れたコア基板２を提供でき、半導体素子３の動作が安定化された半導体素子内蔵基板１を提供することができる。   Therefore, in the manufacturing method described above, the core substrate 2 having excellent heat dissipation that can efficiently release the heat generated from the semiconductor element 3 to the insulating layers 25 to 27 can be provided, and the operation of the semiconductor element 3 is stabilized. In addition, the semiconductor element built-in substrate 1 can be provided.

次に、本発明の他の例を、図１０ないし図１３を参照して説明する。これらの図においては、図１ないし図５を参照して先に説明した半導体素子内蔵基板１と同様な要素については同一の符号を付してあり、重複説明は省略する。   Next, another example of the present invention will be described with reference to FIGS. In these drawings, elements similar to those of the semiconductor element-embedded substrate 1 described above with reference to FIGS. 1 to 5 are denoted by the same reference numerals, and redundant description is omitted.

図１０（ａ）および図１０（ｂ）に示した例は、絶縁層２５〜２７における貫通孔２５Ａａ，２６Ａａ，２７Ａａ，２５Ａｂ，２６Ａｂ，２７Ａｂをテーパ状に形成したものである。このようにして、貫通孔２５Ａａ〜２７Ａａ，２５Ａｂ〜２７Ａｂをテーパ状に形成すれば、貫通孔２５Ａａ〜２７Ａａ，２５Ａｂ〜２７Ａｂの内面積を大きく確保することができる。   In the example shown in FIGS. 10A and 10B, the through holes 25Aa, 26Aa, 27Aa, 25Ab, 26Ab, and 27Ab in the insulating layers 25 to 27 are formed in a tapered shape. In this manner, if the through holes 25Aa to 27Aa and 25Ab to 27Ab are formed in a tapered shape, a large inner area of the through holes 25Aa to 27Aa and 25Ab to 27Ab can be secured.

図１１（ａ）および図１１（ｂ）に示したコア基板７は、先に説明した半導体素子内蔵基板１のコア基板２（図１参照）とは逆に、貫通孔７０，７１，７２の開口面積が下層にある絶縁層２５〜２７ほど小さくなるように形成されたものである。   11 (a) and 11 (b), the core substrate 7 has through holes 70, 71, 72 opposite to the core substrate 2 (see FIG. 1) of the semiconductor element built-in substrate 1 described above. The opening area is formed so that the insulating layers 25 to 27 in the lower layer become smaller.

このようなコア基板２を備えた半導体素子内蔵基板においても、絶縁層２５〜２７の間が段状とされるため、放熱面積を大きく確保することができる。また樹脂２４の充填時に、気泡が溜まりにくく、空間２４に残存する気泡の量を少なくすることができるという利点もある。   Also in the semiconductor element built-in substrate provided with such a core substrate 2, since the space between the insulating layers 25 to 27 is stepped, a large heat radiation area can be secured. Further, when the resin 24 is filled, there is an advantage that bubbles are not easily accumulated and the amount of bubbles remaining in the space 24 can be reduced.

図１２（ａ）および図１２（ｂ）に示した例は、図１１（ａ）および図１１（ｂ）に示したコア基板７において、貫通孔７３，７４，７５，７６，７７，７８をテーパ状に形成したものである。このようにして、貫通孔７３〜７５，７６〜７８をテーパ状に形成すれば、貫通孔７３〜７５，７６〜７８の内面積を大きく確保することができるため、絶縁層２５〜２７への放熱性を高めることができる。   In the example shown in FIGS. 12A and 12B, the through holes 73, 74, 75, 76, 77, and 78 are provided in the core substrate 7 shown in FIGS. 11A and 11B. It is formed in a tapered shape. In this manner, if the through holes 73 to 75 and 76 to 78 are formed in a tapered shape, a large inner area of the through holes 73 to 75 and 76 to 78 can be ensured. Heat dissipation can be improved.

図１３（ａ）および図１３（ｂ）に示した例は、貫通孔８０，８１，８２（８３，８４，８５）を同一の開口形状とするとともに、貫通孔８０〜８２，８３〜８５をテーパ状に形成したものである。このようにして、貫通孔８０〜８２，８３〜８５をテーパ状に形成すれば、貫通孔８０〜８２，８３〜８５の内面積を大きく確保することができるため、絶縁層２５〜２７への放熱性を高めることができる。   In the example shown in FIGS. 13A and 13B, the through holes 80, 81, and 82 (83, 84, and 85) have the same opening shape, and the through holes 80 to 82 and 83 to 85 are formed. It is formed in a tapered shape. In this way, if the through holes 80 to 82 and 83 to 85 are formed in a tapered shape, a large inner area of the through holes 80 to 82 and 83 to 85 can be secured. Heat dissipation can be improved.

図１０ないし図１３に示した例においては、貫通孔２５Ａａ〜２７Ａａ，２５Ａｂ〜２７Ａｂ，７０〜７８，８０〜８５は、平面視形状を、図２に示したしたように複数の円弧２５Ａ′〜２７Ａ′が連続する凹凸状に形成してもよいし、矩形（各辺が凹凸を有しないストレート）に形成してもよいし、円形に形成してもよい。   In the example shown in FIGS. 10 to 13, the through holes 25Aa to 27Aa, 25Ab to 27Ab, 70 to 78, and 80 to 85 have a shape in plan view, as shown in FIG. 27A ′ may be formed in a continuous concavo-convex shape, may be formed in a rectangular shape (straight where each side has no concavo-convex shape), or may be formed in a circular shape.

本発明は、多層配線基板に半導体素子を実装した実装構造体には限定されない。たとえば 半導体素子に代えて、積層コンデンサやマルチチップモジュールを内蔵した基板として構成してもよい。   The present invention is not limited to a mounting structure in which a semiconductor element is mounted on a multilayer wiring board. For example, instead of a semiconductor element, a multilayer capacitor or a substrate incorporating a multichip module may be used.

本発明に係る電子部品内蔵基板の一例を示す断面図である。It is sectional drawing which shows an example of the electronic component built-in board which concerns on this invention. 図１の要部を拡大して示した断面図である。It is sectional drawing which expanded and showed the principal part of FIG. 図１に示した電子部品内蔵基板の分解斜視図である。FIG. 2 is an exploded perspective view of the electronic component built-in substrate shown in FIG. 1. 図４（ａ）は図１に示した電子部品内蔵基板における配線基板に用いる絶縁層を形成するため直交ＵＤプリプレグを説明するための分解斜視図であり、図４（ｂ）はその要部を示す断面図である。4A is an exploded perspective view for explaining an orthogonal UD prepreg for forming an insulating layer used for a wiring board in the electronic component built-in substrate shown in FIG. 1, and FIG. It is sectional drawing shown. 絶縁層の貫通孔における内周面の平面視形状を説明するための要部を示す平面図である。It is a top view which shows the principal part for demonstrating the planar view shape of the internal peripheral surface in the through-hole of an insulating layer. 絶縁層の貫通孔を形成する方法を説明するための斜視図である。It is a perspective view for demonstrating the method of forming the through-hole of an insulating layer. 絶縁層の貫通孔を形成する方法を説明するための要部を示す斜視図である。It is a perspective view which shows the principal part for demonstrating the method to form the through-hole of an insulating layer. コア基板を形成する方法を説明するための断面図である。It is sectional drawing for demonstrating the method of forming a core board | substrate. コア基板を形成する方法を説明するための断面図である。It is sectional drawing for demonstrating the method of forming a core board | substrate. 配線基板（絶縁層における貫通孔）の他の例を説明するための図２に相当する断面図である。It is sectional drawing equivalent to FIG. 2 for demonstrating the other example of a wiring board (through-hole in an insulating layer). 図１１（ａ）は配線基板のさらに他の例を説明するための断面図であり、図１１（ｂ）はその要部を拡大して示した図２に相当する断面図である。FIG. 11A is a cross-sectional view for explaining still another example of the wiring board, and FIG. 11B is a cross-sectional view corresponding to FIG. 配線基板（絶縁層における貫通孔）のさらに他の例を説明するための図２に相当する断面図である。It is sectional drawing equivalent to FIG. 2 for demonstrating the further another example of a wiring board (through-hole in an insulating layer). 配線基板（絶縁層における貫通孔）のさらに他の例を説明するための図２に相当する断面図である。It is sectional drawing equivalent to FIG. 2 for demonstrating the further another example of a wiring board (through-hole in an insulating layer). 従来の電子部品内蔵基板の一例を示す断面図である。It is sectional drawing which shows an example of the conventional electronic component built-in board | substrate. 図１４に示した電子部品内蔵基板の要部を示す断面図である。It is sectional drawing which shows the principal part of the electronic component built-in board | substrate shown in FIG.

符号の説明Explanation of symbols

１ 半導体素子内蔵基板（電子部品内蔵基板）
３ 半導体素子（電子部品）
２４ 空間
２４Ａ （空間の）樹脂
２５，２６，２７ 絶縁層
２５Ａ，２６Ａ，２７Ａ （絶縁層の）貫通孔
２５Ａａ，２６Ａａ，２７Ａａ （絶縁層の）貫通孔
２５Ａｂ，２６Ａｂ，２７Ａｂ （絶縁層の）貫通孔
２５Ａ′，２６Ａ′，２７Ａ′ （貫通孔の）円弧
６０ 絶縁シート
６１Ａ，６１Ｂ （絶縁層の）繊維束
７０〜７８，８０〜８５ （絶縁層の）貫通孔
Ｓｐ レーザスポット
1. Semiconductor device built-in substrate (electronic component built-in substrate)
3 Semiconductor elements (electronic components)
24 Space 24A (Space) resin 25, 26, 27 Insulating layer 25A, 26A, 27A (Insulating layer) Through hole 25Aa, 26Aa, 27Aa (Insulating layer) Through hole 25Ab, 26Ab, 27Ab (Insulating layer) Through Holes 25A ', 26A', 27A 'Arcs (through holes) 60 Insulating sheets 61A, 61B Fiber bundles 70-78, 80-85 (Insulating layers) Through holes Sp Laser spot

Claims (25)

電子部品と、
前記電子部品を収容するための空間を規定する貫通孔を有する１以上の絶縁層と、
を備えた電子部品内蔵基板であって、
前記貫通孔は、内面が平面視において凹凸を有していることを特徴とする電子部品内蔵基板。 Electronic components,
One or more insulating layers having a through hole defining a space for housing the electronic component;
An electronic component built-in board comprising:
The electronic component-embedded substrate, wherein the through-hole has irregularities in plan view. 前記内面は、平面視において、連続した凹凸状とされている、請求項１に記載の電子部品内蔵基板。   The electronic component built-in substrate according to claim 1, wherein the inner surface has a continuous uneven shape in a plan view. 前記内面は、平面視において、複数の円弧が連なった形状を有している、請求項２に記載の電子部品内蔵基板。   The electronic component built-in substrate according to claim 2, wherein the inner surface has a shape in which a plurality of arcs are connected in a plan view. 前記複数の円弧は、前記円弧の曲率半径をＲ、隣接する円弧同士のピッチをＰとしたとき、１．２≦（Ｐ／Ｒ）≦２．０の関係に形成されている、請求項３に記載の電子部品内蔵基板。   The plurality of arcs are formed in a relationship of 1.2 ≦ (P / R) ≦ 2.0, where R is a radius of curvature of the arc and P is a pitch between adjacent arcs. The electronic component built-in substrate described in 1. 前記複数の円弧は、曲率半径が１μｍ以上２００μｍ以下である、請求項３に記載の電子部品内蔵基板。   The electronic component built-in substrate according to claim 3, wherein the plurality of arcs have a radius of curvature of 1 μm to 200 μm. 前記複数の円弧は、隣接するものどうしのピッチが１.２μｍ以上４００μｍ以下である、請求項３に記載の電子部品内蔵基板。   The electronic component built-in board according to claim 3, wherein the plurality of arcs have a pitch between adjacent ones of 1.2 μm or more and 400 μm or less. 前記１以上の絶縁層は、互いに前記貫通孔の開口面積が異なる複数の絶縁層を含んでいる、請求項１に記載の電子部品内蔵基板。   2. The electronic component-embedded substrate according to claim 1, wherein the one or more insulating layers include a plurality of insulating layers having different opening areas of the through holes. 前記貫通孔は、テーパ状に形成されている、請求項１に記載の電子部品内蔵基板。   The electronic component built-in substrate according to claim 1, wherein the through hole is formed in a tapered shape. 前記絶縁層は、繊維束に樹脂を含浸させたものであり、
前記繊維束は、前記貫通孔の内面から露出している、請求項１に記載の電子部品内蔵基板。 The insulating layer is a fiber bundle impregnated with resin,
The electronic component built-in substrate according to claim 1, wherein the fiber bundle is exposed from an inner surface of the through hole. 前記貫通孔は、平面視において、矩形の各辺を凹凸状とした形状に形成されており、
前記繊維束は、前記各辺に直交または略直交する方向に延びるように配置されている、請求項９に記載の電子部品内蔵基板。 The through hole is formed in an uneven shape on each side of the rectangle in plan view,
The electronic component built-in substrate according to claim 9, wherein the fiber bundle is disposed so as to extend in a direction orthogonal to or substantially orthogonal to each side. 前記空間には、樹脂が充填されている、請求項１に記載の電子部品内蔵基板。   The electronic component built-in substrate according to claim 1, wherein the space is filled with resin. 前記樹脂は、無機フィラーを３０ｗｔ％以上８５ｗｔ％以下含有するエポキシ樹脂である、請求項１１記載の電子部品内蔵基板。   The electronic component built-in substrate according to claim 11, wherein the resin is an epoxy resin containing an inorganic filler in an amount of 30 wt% to 85 wt%. 前記無機フィラーは、シリカあるいは金属粉末である、請求項１２に記載の電子部品内蔵基板。   The electronic component built-in substrate according to claim 12, wherein the inorganic filler is silica or metal powder. 電子部品と、
前記電子部品を収容するための空間を規定する貫通孔を有する複数の絶縁層と、
を備えた電子部品内蔵基板であって、
前記複数の絶縁層における貫通孔のそれぞれは、互いに開口面積の異なっていることを特徴とする、電子部品内蔵基板。 Electronic components,
A plurality of insulating layers having through holes defining a space for housing the electronic component;
An electronic component built-in board comprising:
Each of the through holes in the plurality of insulating layers has an opening area different from each other. 複数の絶縁シートに貫通孔を形成する工程と、
前記複数の絶縁シートを接合する工程と、
前記複数の貫通孔により規定される空間に電子部品を収容する工程と、
を含む電子部品内蔵基板の製造方法であって、
前記貫通孔は、レーザ光を走査させることにより、平面視において、連続した凹凸を有するものとして形成されることを特徴とする、電子部品内蔵基板の製造方法。 Forming through holes in a plurality of insulating sheets;
Bonding the plurality of insulating sheets;
Accommodating an electronic component in a space defined by the plurality of through holes;
A method for manufacturing an electronic component-embedded substrate including:
The method of manufacturing a substrate with a built-in electronic component, wherein the through hole is formed to have continuous irregularities in a plan view by scanning with laser light. 前記レーザ光は、一定時間ごとに出射されるレーザスポットを移動させることにより走査させられる、請求項１５に記載の電子部品内蔵基板の製造方法。   The method for manufacturing an electronic component built-in substrate according to claim 15, wherein the laser beam is scanned by moving a laser spot emitted at regular intervals. 前記レーザ光は、前記レーザスポットの径をＤｓ、前記レーザスポットの照射ピッチをＰとしたとき、０．６≦（Ｐ／Ｄｓ）≦１．０の関係となるように走査させられる、請求項１６に記載の電子部品内蔵基板の製造方法。   The laser beam is scanned so as to satisfy a relationship of 0.6 ≦ (P / Ds) ≦ 1.0, where Ds is a diameter of the laser spot and P is an irradiation pitch of the laser spot. 16. A method for producing an electronic component built-in substrate according to 16. 前記レーザスポットの径は、２μｍ以上４００μｍ以下である、請求項１６に記載の電子部品内蔵基板の製造方法。   The diameter of the said laser spot is a manufacturing method of the electronic component built-in board | substrate of Claim 16 which is 2 micrometers or more and 400 micrometers or less. 前記レーザスポットの照射ピッチは、１．２μｍ以上４００μｍ以下とされる、請求項１６に記載の電子部品内蔵基板の製造方法。   The method for manufacturing an electronic component built-in substrate according to claim 16, wherein an irradiation pitch of the laser spots is set to be 1.2 μm or more and 400 μm or less. 前記複数の絶縁シートにおける貫通孔は、互いに開口面積の異なるものとして形成される、請求項１５に記載の電子部品内蔵基板の製造方法。   The through hole in the said some insulating sheet is a manufacturing method of the electronic component built-in board | substrate of Claim 15 formed as a thing from which an opening area differs mutually. 前記貫通孔は、テーパ状に形成される、請求項１５に記載の電子部品内蔵基板の製造方法。   16. The method for manufacturing an electronic component built-in substrate according to claim 15, wherein the through hole is formed in a tapered shape. 前記各絶縁シートは、繊維束に樹脂を含浸させたものであり、
前記繊維束は、前記貫通孔を形成するときに露出させられる、請求項１５に記載の電子部品内蔵基板方法。 Each of the insulating sheets is a fiber bundle impregnated with a resin,
The electronic component built-in substrate method according to claim 15, wherein the fiber bundle is exposed when the through hole is formed. 前記各絶縁シートは、互いに直交または略直交する少なくとも２方向に前記繊維束が延びるように配置されたものであり、
前記貫通孔は、レーザスポットを前記繊維束が延びる２方向を含む矩形状に移動させられる、請求項２２に記載の電子部品内蔵基板。 Each of the insulating sheets is arranged so that the fiber bundle extends in at least two directions orthogonal to or substantially orthogonal to each other,
23. The electronic component built-in substrate according to claim 22, wherein the through hole is configured to move the laser spot in a rectangular shape including two directions in which the fiber bundle extends. 前記空間に樹脂を充填する工程をさらに含んでいる、請求項１５に記載の電子部品内蔵基板。   The electronic component built-in substrate according to claim 15, further comprising a step of filling the space with a resin. 前記樹脂は、無機フィラーを含有したエポキシ樹脂である、請求項２４に記載の電子部品内蔵基板。
25. The electronic component built-in substrate according to claim 24, wherein the resin is an epoxy resin containing an inorganic filler.
JP2007117050A 2007-04-26 2007-04-26 Electronic component built-in substrate Active JP4925905B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007117050A JP4925905B2 (en) 2007-04-26 2007-04-26 Electronic component built-in substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007117050A JP4925905B2 (en) 2007-04-26 2007-04-26 Electronic component built-in substrate

Publications (2)

Publication Number Publication Date
JP2008277415A true JP2008277415A (en) 2008-11-13
JP4925905B2 JP4925905B2 (en) 2012-05-09

Family

ID=40055056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007117050A Active JP4925905B2 (en) 2007-04-26 2007-04-26 Electronic component built-in substrate

Country Status (1)

Country Link
JP (1) JP4925905B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020188059A (en) * 2019-05-10 2020-11-19 イビデン株式会社 Manufacturing method of wiring board with cavity

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62127190A (en) * 1985-11-25 1987-06-09 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション Method of cutting sheet material by laser
JPH0394988A (en) * 1989-09-05 1991-04-19 Mitsubishi Electric Corp Method for cutting prepreg
JPH0878986A (en) * 1994-09-09 1996-03-22 Murata Mfg Co Ltd Manufacture of piezoelectric resonator
JPH10284631A (en) * 1997-04-03 1998-10-23 Shinko Electric Ind Co Ltd Semiconductor package
JP2000150696A (en) * 1998-11-09 2000-05-30 Shinko Electric Ind Co Ltd Manufacture of semiconductor package
JP2001044641A (en) * 1999-07-30 2001-02-16 Kyocera Corp Wiring board incorporating semiconductor element and its manufacture
JP2003309243A (en) * 2002-04-15 2003-10-31 Ngk Spark Plug Co Ltd Manufacturing method of wiring base board
JP2004114094A (en) * 2002-09-26 2004-04-15 Kyocera Corp Boring method with laser beam to prepreg sheet
JP2004221176A (en) * 2003-01-10 2004-08-05 Matsushita Electric Ind Co Ltd Wiring board with built-in solid state electrolytic capacitor and method of manufacturing the same
JP2004289114A (en) * 2003-03-03 2004-10-14 Fujitsu Ltd Packaging substrate and its manufacturing method
JP2005158923A (en) * 2003-11-25 2005-06-16 Matsushita Electric Ind Co Ltd Method for manufacturing multilayer printed wiring board
JP2005183680A (en) * 2003-12-19 2005-07-07 Matsushita Electric Ind Co Ltd Semiconductor mounting apparatus

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62127190A (en) * 1985-11-25 1987-06-09 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション Method of cutting sheet material by laser
JPH0394988A (en) * 1989-09-05 1991-04-19 Mitsubishi Electric Corp Method for cutting prepreg
JPH0878986A (en) * 1994-09-09 1996-03-22 Murata Mfg Co Ltd Manufacture of piezoelectric resonator
JPH10284631A (en) * 1997-04-03 1998-10-23 Shinko Electric Ind Co Ltd Semiconductor package
JP2000150696A (en) * 1998-11-09 2000-05-30 Shinko Electric Ind Co Ltd Manufacture of semiconductor package
JP2001044641A (en) * 1999-07-30 2001-02-16 Kyocera Corp Wiring board incorporating semiconductor element and its manufacture
JP2003309243A (en) * 2002-04-15 2003-10-31 Ngk Spark Plug Co Ltd Manufacturing method of wiring base board
JP2004114094A (en) * 2002-09-26 2004-04-15 Kyocera Corp Boring method with laser beam to prepreg sheet
JP2004221176A (en) * 2003-01-10 2004-08-05 Matsushita Electric Ind Co Ltd Wiring board with built-in solid state electrolytic capacitor and method of manufacturing the same
JP2004289114A (en) * 2003-03-03 2004-10-14 Fujitsu Ltd Packaging substrate and its manufacturing method
JP2005158923A (en) * 2003-11-25 2005-06-16 Matsushita Electric Ind Co Ltd Method for manufacturing multilayer printed wiring board
JP2005183680A (en) * 2003-12-19 2005-07-07 Matsushita Electric Ind Co Ltd Semiconductor mounting apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020188059A (en) * 2019-05-10 2020-11-19 イビデン株式会社 Manufacturing method of wiring board with cavity
JP7208854B2 (en) 2019-05-10 2023-01-19 イビデン株式会社 Method for manufacturing wiring board with cavity

Also Published As

Publication number Publication date
JP4925905B2 (en) 2012-05-09

Similar Documents

Publication Publication Date Title
JP5066192B2 (en) Wiring board and mounting structure
JP5307298B2 (en) Wiring board and mounting structure thereof
JP5153417B2 (en) Component built-in board and mounting structure
US8284557B2 (en) Circuit board, mounting structure, and method for manufacturing circuit board
KR101148628B1 (en) Wiring board and method for producing wiring board
JP2013211480A (en) Component built-in substrate
JP2007305617A (en) Multilayer wiring board
JP5019995B2 (en) WIRING BOARD, MOUNTING BOARD, MOUNTING STRUCTURE, AND WIRING BOARD MANUFACTURING METHOD
JP2009054689A (en) Wiring board, mounting board and mounting structure, and manufacturing method of wiring board
JP2015028963A (en) Wiring board and mounting structure using the same
JP4925905B2 (en) Electronic component built-in substrate
JP2008244180A (en) Mounting structure and manufacturing method therefor
JP4954120B2 (en) Wiring board and mounting structure
JP2011151048A (en) Method of manufacturing electronic component, and electronic component
JP2010129725A (en) Wiring substrate, mounting structure, and electronic apparatus
JP4912234B2 (en) Composite board, wiring board and mounting structure
JP4235092B2 (en) Wiring substrate and semiconductor device using the same
JP6133689B2 (en) Wiring board and mounting structure using the same
JP5036295B2 (en) Semiconductor device mounting structure
JP5383320B2 (en) Wiring board and mounting structure using the same
JP2004200501A (en) Wiring board
JP5960533B2 (en) Wiring board and mounting structure including the same
JP2021168349A (en) Component built-in wiring board
JP5127622B2 (en) Wiring board, mounting structure, and manufacturing method of wiring board
JP5171750B2 (en) Bumped wiring board and mounting structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091015

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20101109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4925905

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150