JP2008251066A - メモリ制御方法、メモリシステム、およびプログラム - Google Patents
メモリ制御方法、メモリシステム、およびプログラム Download PDFInfo
- Publication number
- JP2008251066A JP2008251066A JP2007088448A JP2007088448A JP2008251066A JP 2008251066 A JP2008251066 A JP 2008251066A JP 2007088448 A JP2007088448 A JP 2007088448A JP 2007088448 A JP2007088448 A JP 2007088448A JP 2008251066 A JP2008251066 A JP 2008251066A
- Authority
- JP
- Japan
- Prior art keywords
- ecc
- memory
- bit error
- error correction
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
【解決手段】制御ファームウェア6は、メモリでECC1ビットエラー訂正が発生したことをECC監視部8または9から通知されると、そのときのメモリの周囲温度を温度監視部11より得る。ECC1ビットエラー訂正が発生したときの温度が、あらかじめ設定した閾値を超える数値を示している場合、制御ファームウェア6はそのとき発生したECC1ビットエラー訂正が高温によるデータ損失によるものと判断し、モードレジスタ制御部7に対してリフレッシュ時間の変更指示を発行する。モードレジスタ制御部7はリフレッシュ時間変更の指示を制御ファームウェア6から得ると、現在行われているメモリサイクルが終了した後に一旦メモリバスをアイドルにし、メモリのリフレッシュ間隔を短く設定するためのモードレジスタ設定サイクルを生成する。
【選択図】図2
Description
メモリ周辺に温度センサーが配置され、
メモリコントローラは、温度センサーからの情報を監視する温度監視部と、DRAMのモードレジスタを設定するモードレジスタ制御部と、各メモリバンクのECC1ビットエラー訂正の発生状況を監視するECC監視部を有しており、
CPU上で動作している制御ファームウェアは、ECC1ビットエラー訂正が発生したことをECC監視部より検出すると、温度監視部をチェックし、温度監視部から閾値を越える温度を検出したときは、そのときに発生したECC1ビットエラー訂正が高温によるデータ補償不十分によるものと判断し、モードレジスタ制御部により、ECC1ビットエラー訂正を発生したメモリバンクのDRAMのリフレッシュ間隔を短く設定する。
2 メモリコントローラ
3 DRAM(バンク#0)
4 DRAM(バンク#1)
5 温度センサー
6 制御FW
7 モードレジスタ制御部
8 ECC監視部
8a ECC1ビットエラー訂正カウンタ
8b ECCステータスレジスタ
9 ECC監視部
9a ECC1ビットエラー訂正カウンタ
9b ECCステータスレジスタ
10 メモリ制御部
101〜107 ステップ
Claims (4)
- ECCで保護された汎用DRAMを用いたメモリシステムにおいて、メモリ周囲温度を監視し、ECC1ビットエラー訂正が発生したときに、前記メモリ周囲温度から、該1ビットエラー訂正が温度によるものか、メモリ故障によるものかの切り分けを行い、温度による場合は、該メモリ周囲温度に応じてDRAMのリフレッシュ間隔を短く設定するメモリ制御方法。
- ECCで保護された汎用DRAMを使ったメモリシステムにおいて、
メモリ周辺に温度センサーが配置され、
メモリコントローラは、前記温度センサーからの情報を監視する温度監視部と、DRAMのモードレジスタを設定するモードレジスタ制御部と、各メモリバンクのECC1ビットエラー訂正の発生状況を監視するECC監視部を有しており、
CPU上で動作している制御ファームウェアは、ECC1ビットエラー訂正が発生したことを前記ECC監視部より検出すると、前記温度監視部をチェックし、前記温度監視部から閾値を越える温度を検出したときは、そのときに発生したECC1ビットエラー訂正が高温によるデータ補償不十分によるものと判断し、前記モードレジスタ制御部により、前記ECC1ビットエラー訂正を発生したメモリバンクのDRAMのリフレッシュ間隔を短く設定する
メモリシステム。 - 前記各ECC監視部は、ECC1ビットエラー訂正が発生した場合にその旨が登録されるステータスレジスタと、ECC1ビットエラー訂正が発生した回数を保存するECCカウンタと、ECC1ビットエラー訂正の発生回数の閾値を有し、
前記制御ファームウェアは、前記ECCステータスレジスタを定期的にポーリングし、前記ECCステータスレジスタにECC1ビットエラー訂正の発生が登録されたことを検出すると、前記ECCカウンタをチェックし、前記ECCカウンタの値が前記閾値以上であれば、メモリ故障と判断して前記CPUに割り込みをかけてエラー処理を行い、前記ECCカウンタの値が前記閾値未満であれば、前記温度監視部をチェックし、前記温度監視部に登録されている温度がある一定値以上であった場合、前記モードレジスタ制御部に対し、該当するメモリバンクのリフレッッシュ間隔を短かく設定するための指示を発行し、前記モードレジスタ制御部は該指示を受けて、現在行われているメモリサイクルが終了した後に一旦メモリバスをアイドルにし、該当するメモリバンクのリフレッシュ間隔を短く設定するためのモードレジスタ設定サイクルを生成する、請求項2に記載のメモリシステム。 - メモリ周辺に温度センサーが配置され、前記温度センサーからの情報を監視する温度監視部と、DRAMのモードレジスタを設定するモードレジスタ制御部と、ECC1ビットエラー訂正が発生した場合にその旨が登録されるECCステータスレジスタと、ECC1ビットエラー訂正が発生した回数を保存するECCカウンタと、ECC1ビットエラー訂正の発生回数の閾値を有し、各メモリバンクのECC1ビットエラー訂正の発生状況を監視するECC監視部を有するメモリコントローラを含む、ECCで保護された汎用DRAMを使ったメモリシステムにおいて、
前記ECCステータスレジスタを定期的にポーリングする手順と、
前記ECCステータスレジスタにECC1ビットエラー訂正の発生が登録されたことを検出すると、前記ECCカウンタをチェックする手順と、
前記ECCカウンタの値が前記閾値以上であれば、メモリ故障と判断して前記CPUに割り込みをかけてエラー処理を行い、前記ECCカウンタの値が前記閾値未満であれば、前記温度監視部をチェックし、前記温度監視部に登録されている温度がある一定値以上であった場合、前記モードレジスタ制御部に対し、該当するメモリバンクのリフレッッシュ間隔を短かく設定するための指示を発行する手順と
をコンピュータに実行させるためのプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007088448A JP4941051B2 (ja) | 2007-03-29 | 2007-03-29 | メモリ制御方法、メモリシステム、およびプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007088448A JP4941051B2 (ja) | 2007-03-29 | 2007-03-29 | メモリ制御方法、メモリシステム、およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008251066A true JP2008251066A (ja) | 2008-10-16 |
JP4941051B2 JP4941051B2 (ja) | 2012-05-30 |
Family
ID=39975843
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007088448A Expired - Fee Related JP4941051B2 (ja) | 2007-03-29 | 2007-03-29 | メモリ制御方法、メモリシステム、およびプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4941051B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9535620B2 (en) | 2014-02-21 | 2017-01-03 | Samsung Electronics Co., Ltd. | Flash memory system and method controlling same |
CN108181003A (zh) * | 2017-11-23 | 2018-06-19 | 深圳怡化电脑股份有限公司 | 基于Zynq SOC的红外传感器控制***及自助终端 |
JP2019012305A (ja) * | 2017-06-29 | 2019-01-24 | 富士通株式会社 | プロセッサおよびメモリアクセス方法 |
CN113257301A (zh) * | 2021-05-25 | 2021-08-13 | 翱捷科技股份有限公司 | 一种自动更新dram刷新间隔的方法及装置 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5148229A (ja) * | 1974-10-23 | 1976-04-24 | Hitachi Ltd | |
JPS52137221A (en) * | 1976-05-12 | 1977-11-16 | Hitachi Ltd | Memory device |
JPS5862900A (ja) * | 1981-10-08 | 1983-04-14 | Nec Corp | メモリの単一ビツトエラ−処理方式 |
JPH01133163A (ja) * | 1987-11-18 | 1989-05-25 | Fujitsu Ltd | 1ビット反転エラーの処理方式 |
JPH0460988A (ja) * | 1990-06-27 | 1992-02-26 | Canon Inc | リフレツシユ制御装置 |
JPH04153757A (ja) * | 1990-10-18 | 1992-05-27 | Nec Commun Syst Ltd | 記憶装置 |
WO1996028825A1 (fr) * | 1995-03-15 | 1996-09-19 | Hitachi, Ltd. | Memoire a semi-conducteur |
JPH08315569A (ja) * | 1995-05-16 | 1996-11-29 | Hitachi Ltd | 半導体記憶装置、及びデータ処理装置 |
JPH11213659A (ja) * | 1998-01-27 | 1999-08-06 | Internatl Business Mach Corp <Ibm> | リフレッシュ間隔制御装置及び方法、並びにコンピュータ |
JP2002025299A (ja) * | 2000-07-10 | 2002-01-25 | Hitachi Ltd | エラーレート判定方法と半導体集積回路装置 |
-
2007
- 2007-03-29 JP JP2007088448A patent/JP4941051B2/ja not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5148229A (ja) * | 1974-10-23 | 1976-04-24 | Hitachi Ltd | |
JPS52137221A (en) * | 1976-05-12 | 1977-11-16 | Hitachi Ltd | Memory device |
JPS5862900A (ja) * | 1981-10-08 | 1983-04-14 | Nec Corp | メモリの単一ビツトエラ−処理方式 |
JPH01133163A (ja) * | 1987-11-18 | 1989-05-25 | Fujitsu Ltd | 1ビット反転エラーの処理方式 |
JPH0460988A (ja) * | 1990-06-27 | 1992-02-26 | Canon Inc | リフレツシユ制御装置 |
JPH04153757A (ja) * | 1990-10-18 | 1992-05-27 | Nec Commun Syst Ltd | 記憶装置 |
WO1996028825A1 (fr) * | 1995-03-15 | 1996-09-19 | Hitachi, Ltd. | Memoire a semi-conducteur |
JPH08315569A (ja) * | 1995-05-16 | 1996-11-29 | Hitachi Ltd | 半導体記憶装置、及びデータ処理装置 |
JPH11213659A (ja) * | 1998-01-27 | 1999-08-06 | Internatl Business Mach Corp <Ibm> | リフレッシュ間隔制御装置及び方法、並びにコンピュータ |
JP2002025299A (ja) * | 2000-07-10 | 2002-01-25 | Hitachi Ltd | エラーレート判定方法と半導体集積回路装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9535620B2 (en) | 2014-02-21 | 2017-01-03 | Samsung Electronics Co., Ltd. | Flash memory system and method controlling same |
JP2019012305A (ja) * | 2017-06-29 | 2019-01-24 | 富士通株式会社 | プロセッサおよびメモリアクセス方法 |
CN108181003A (zh) * | 2017-11-23 | 2018-06-19 | 深圳怡化电脑股份有限公司 | 基于Zynq SOC的红外传感器控制***及自助终端 |
CN108181003B (zh) * | 2017-11-23 | 2023-11-14 | 深圳怡化电脑股份有限公司 | 基于Zynq SOC的红外传感器控制***及自助终端 |
CN113257301A (zh) * | 2021-05-25 | 2021-08-13 | 翱捷科技股份有限公司 | 一种自动更新dram刷新间隔的方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4941051B2 (ja) | 2012-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10002043B2 (en) | Memory devices and modules | |
US10824499B2 (en) | Memory system architectures using a separate system control path or channel for processing error information | |
US8572455B2 (en) | Systems and methods to respond to error detection | |
JP4821426B2 (ja) | エラー回復プログラム、エラー回復装置及びコンピュータシステム | |
US9442816B2 (en) | Implementing memory performance management and enhanced memory reliability accounting for thermal conditions | |
US8667372B2 (en) | Memory controller and method of controlling memory | |
US10558519B2 (en) | Power-reduced redundant array of independent memory (RAIM) system | |
US20160055058A1 (en) | Memory system architecture | |
JP6713740B2 (ja) | メモリモジュール | |
US9396059B2 (en) | Exchange error information from platform firmware to operating system | |
TW201222254A (en) | Method for protecting data in damaged memory cells by dynamically switching memory mode | |
JP4941051B2 (ja) | メモリ制御方法、メモリシステム、およびプログラム | |
JP2010086364A (ja) | 情報処理装置、動作状態監視装置および方法 | |
JPH113290A (ja) | メモリ制御方式 | |
US9916091B2 (en) | Memory system architecture | |
JP2014059831A (ja) | メモリリフレッシュ装置、情報処理システム、メモリリフレッシュ方法、および、コンピュータ・プログラム | |
WO2007094045A1 (ja) | 読み出し処理装置および読み出し方法 | |
JP2005196680A (ja) | コンピュータシステム | |
JP2009223506A (ja) | データ処理システム | |
JP5003530B2 (ja) | ウォッチドッグタイマ制御装置、ウォッチドッグタイマ制御方法およびプログラムならびにcpuシステム | |
JP2006318105A (ja) | 監視システム | |
JP3341745B2 (ja) | 電子ディスク装置の書き込み/読み出し制御方法及びその装置 | |
US7343522B2 (en) | Apparatus having a transfer mode abnormality detecting function, storage controlling apparatus, and interface module for the storage controlling apparatus | |
JP2004126911A (ja) | 制御装置 | |
JP2008299632A (ja) | 半導体集積回路、半導体集積回路を備えた画像処理装置、及び半導体集積回路の通信制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120131 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120213 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4941051 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |