JP2008251059A - 不揮発性半導体記憶装置およびそのデータ消去方法 - Google Patents

不揮発性半導体記憶装置およびそのデータ消去方法 Download PDF

Info

Publication number
JP2008251059A
JP2008251059A JP2007087201A JP2007087201A JP2008251059A JP 2008251059 A JP2008251059 A JP 2008251059A JP 2007087201 A JP2007087201 A JP 2007087201A JP 2007087201 A JP2007087201 A JP 2007087201A JP 2008251059 A JP2008251059 A JP 2008251059A
Authority
JP
Japan
Prior art keywords
memory cell
current path
memory device
nonvolatile semiconductor
bit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007087201A
Other languages
English (en)
Inventor
Toshiharu Watanabe
寿治 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007087201A priority Critical patent/JP2008251059A/ja
Priority to US12/056,919 priority patent/US7742331B2/en
Publication of JP2008251059A publication Critical patent/JP2008251059A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/75—Array having a NAND structure comprising, for example, memory cells in series or memory elements in series, a memory element being a memory cell in parallel with an access transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】可変抵抗素子の電流の向きを変えることができ、メモリセル列単位で消去（リセット）することができる不揮発性半導体記憶装置およびそのデータ消去方法を提供する。
【解決手段】不揮発性半導体記憶装置は、可変抵抗素子VRと電流経路の一端および他端の間に前記可変抵抗素子が接続されたスイッチング素子TRとをそれぞれ有する複数のメモリセルMCを含み、前記複数のメモリセルの電流経路が直列接続されたメモリセル列と、前記メモリセル列の電流経路の一端に接続された第１選択素子S2と、前記メモリセル列の電流経路の他端に接続された第２選択素子S1とを複数備えたメモリセルアレイと、前記第１選択素子の電流経路の一端に電気的に接続されたビット線BLと、前記第２選択素子の電流経路の一端に電気的に接続されたソース線SLとを具備する。
【選択図】 図１

Description

この発明は、不揮発性半導体記憶装置およびそのデータ消去方法に関し、例えば、印加される電圧の向きによって抵抗値が変化する可変抵抗素子を用いたＲｅＲＡＭ（抵抗メモリ）等に適用されるものである。
近年、印加される電圧の向きによって抵抗値が変化する可変抵抗素子を用いたＲｅＲＡＭ（抵抗メモリ）等の適用が検討されている。これは、例えば、非特許文献１に示すように、可変抵抗素子となる薄膜に電圧パルスを印加すると、その抵抗値がパルス電圧の向き（符号）によって大幅に変化するという現象を見出したことから、これをメモリとして利用しようとするものである。
例えば、特許文献１には、可変抵抗素子を用いた不揮発性半導体記憶装置の一例が開示されている。しかし、この特許文献１の構成は、メモリセル直列部（メモリセル列）（２）を選択する選択トランジスタ（Ｓｉ）を、メモリセル直列部（２）ごとに１つしか有していない。
そのため、可変抵抗素子に印加する電圧の向きを変えることができず、メモリセル直列部（メモリセル列）（２）単位でデータ消去（リセット）することができない、という問題がある。
上記のように、従来の不揮発性半導体記憶装置は、可変抵抗素子に印加する電圧の向きを変えることができず、メモリセル列単位でデータ消去（リセット）することができないという問題がある。
S.Q.Liu、N.J.Wu、A.Ignatiev等（App,Phy,Lett,76,19(2000)） 特開２００４−２７２９７５号公報
この発明は、可変抵抗素子に印加する電圧の向きを変えることができ、メモリセル列単位でデータ消去することができる不揮発性半導体記憶装置およびそのデータ消去方法を提供する。
この発明の一態様によれば、可変抵抗素子と電流経路の一端および他端の間に前記可変抵抗素子が接続されたスイッチング素子とをそれぞれ有する複数のメモリセルを含み、前記複数のメモリセルの電流経路が直列接続されたメモリセル列と、前記メモリセル列の電流経路の一端に接続された第１選択素子と、前記メモリセル列の電流経路の他端に接続された第２選択素子とを複数備えたメモリセルアレイと、前記第１選択素子の電流経路の一端に電気的に接続されたビット線と、前記第２選択素子の電流経路の一端に電気的に接続されたソース線とを具備する不揮発性半導体記憶装置を提供できる。
この発明の一態様によれば、可変抵抗素子と電流経路の一端および他端の間に前記可変抵抗素子が接続されたスイッチング素子とをそれぞれ有する複数のメモリセルを含み、前記複数のメモリセルの電流経路が直列接続されたメモリセル列と、前記メモリセル列の電流経路の一端に接続された第１選択素子と、前記メモリセル列の電流経路の他端に接続された第２選択素子とを複数備えたメモリセルアレイと、前記第１選択素子の電流経路の一端に電気的に接続されたビット線と、前記第２選択素子の電流経路の一端に電気的に接続されたソース線とを具備する不揮発性半導体記憶装置であって、データ消去動作の際には、前記第１，第２選択素子を選択し、前記ソース線と前記ビット線との間に印加する電圧の向きを、データ書き込み動作の際の前記ソース線と前記ビット線との間に印加する電圧の向きと逆方向とする不揮発性半導体記憶装置のデータ消去方法を提供できる。
この発明によれば、可変抵抗素子に印加する電圧の向きを変えることができ、メモリセル列単位で消去することができる不揮発性半導体記憶装置およびそのデータ消去方法が得られる。
以下、この発明の実施形態について図面を参照して説明する。尚、この説明においては、全図にわたり共通の部分には共通の参照符号を付す。
[概要]
まず、この発明に係る不揮発性半導体記憶装置の概要について、図１および図２を用いて説明する。
本発明の例では、可変抵抗素子に印加する電圧の向きを変えることができ、メモリセル列単位でデータ消去（リセット）するために、例えば、可変抵抗素子とスイッチング素子とを有するメモリセルの電流経路を直列接続したメモリセル列の電流経路の一端および他端に接続された第１，第２選択素子を含むメモリセルアレイと、前記第１選択素子の電流経路の一端に電気的に接続されたビット線と、前記第２選択素子の電流経路の一端に電気的に接続されたソース線とを具備する不揮発性半導体記憶装置を提案する。
その不揮発性半導体記憶装置の構成とは、例えば、図１および図２のように示される。図１は、ビット線方向（ＢＬ方向）に沿って切った不揮発性半導体記憶装置を示す断面図である。図２は、図１に示す不揮発性半導体記憶装置の等価回路図である。
図２に示すように、不揮発性半導体記憶装置は、複数のブロックにより構成されたメモリセルアレイ１１，ビット線ＢＬ，ソース線ＳＬを備えている。
例えば、ブロックＢＬＯＣＫ１は、ビット線方向に複数配置されたメモリセル列２３、およびこのメモリセル列２３を選択する選択トランジスタＳ１，Ｓ２（第１，第２選択素子）により構成されている。
メモリセル列２３は、それぞれが可変抵抗素子ＶＲと電流経路の一端および他端の間に可変抵抗素子ＶＲが接続されたスイッチング素子ＴＲとを有する複数のメモリセルＭＣを含み、上記複数のメモリセルＭＣの電流経路が直列接続されている。
図１に示すように、上記スイッチング素子ＴＲは、半導体基板（Si-sub）２１上に設けられたゲート絶縁膜２２、ゲート絶縁膜２２上に設けられたゲート電極Ｇ（ＷＬ）、ゲート電極Ｇ上に設けられたキャップ層２５、ゲート電極Ｇの側壁に設けられたスペーサ２４、ゲート電極Ｇを挟むように基板２１中に隔離して設けられたソースＳ／ドレインＤを備えている。そのため、本例のスイッチング素子ＴＲは、ＭＯＳ型トランジスタ（metal oxide semiconductor field-effect transistor：酸化金属半導体電界効果トランジスタ）である。
可変抵抗素子ＶＲは、印加される電圧の向きによって抵抗値が変化する抵抗素子である。この可変抵抗素子ＶＲは、例えば、超巨大磁気抵抗や高温超伝導を示すペロブスカイト型結晶構造や２重整列ペロブスカイト型結晶構造を有するマンガンを含有する酸化物等により形成される。また、ＣｕｘＯ，ＮｉＯ，ＴｉＯ２などの二元金属酸化物においてもＲｅＲＡＭの特性を持つものがある。さらに、ＲｅＲＡＭに限定されることなく、Ｇｅ−Ｓｂ−ＴｅなどのＰＲＡＭ（Phase Change Memory）材料を使用し、抵抗素子を流す電流パルスにより結晶状態と非晶質状態を作り出し、状態による抵抗の変化を使用することも可能である。
選択トランジスタＳ１の電流経路の一端はメモリセル列２３の電流経路の一端に接続され、電流経路の他端はソース線コンタクトＳＣを介してソース線ＳＬに接続されている。
選択トランジスタＳ２の電流経路の一端はメモリセル列２３の電流経路の他端に接続され、電流経路の他端はビット線コンタクトＢＣ−１、ＢＣ−２を介してビット線ＢＬに接続されている。
上記のように、この説明に係る不揮発性半導体記憶装置は、可変抵抗素子ＶＲとスイッチング素子ＴＲとを有するメモリセルＭＣの電流経路を直列接続したメモリセル列２３の電流経路の一端および他端に接続された選択トランジスタＳ１，Ｓ２を含むメモリセルアレイ１１と、選択トランジスタＳ２の電流経路の一端に電気的に接続されたビット線ＢＬと、選択トランジスタＳ１の電流経路の一端に電気的に接続されたソース線ＳＬとを具備する。
そのため、この構成によれば、データ消去動作の際には、選択トランジスタＳ１，Ｓ２を選択し、ソース線ＳＬとビット線ＢＬとの間に印加する電圧の向きを、データ書き込み動作の際のソース線ＳＬとビット線ＢＬとの間に印加する電圧の向きと逆方向とすることができる。よって、書き込み時に可変抵抗素子ＶＲに印加する電圧の向きと、消去時に可変抵抗素子ＶＲに印加する電圧の向きとをそれぞれ逆方向にすることができる。その結果、可変抵抗素子ＶＲの特性を生かして、メモリセル列２３の列単位でデータ消去（リセット）することができる。
例えば、メモリセル列２３中の選択メモリセルＭＣのデータを消去する場合には、ビット線ＢＬとソース線ＳＬに印加する電圧の向きを、書き込み時と消去時においてそれぞれ逆方向にすることにより、メモリセル列２３の列単位でデータ消去することができる。
一方、メモリセル列２３中のメモリセルＭＣのデータを消去しない場合には、例えば、ビット線ＢＬとソース線ＳＬに印加する電圧が書き込み時と消去時においてそれぞれ同程度の電圧を印加し、ビット線ＢＬとソース線ＳＬとの間に電圧差を設けないことで、誤書き込み／消去を防止できる。
以下、最良と思われるいくつかの実施形態について説明する。尚、この説明においては、全図にわたり共通の部分には共通の参照符号を付す。また、以下の実施形態では、印加電圧によって抵抗値が変化する可変抵抗素子を用いた不揮発性半導体記憶装置を一例に挙げて説明する。
[第１の実施形態]
＜１．全体構成＞
まず、図３を用いて、この発明の第１の実施形態に係る不揮発性半導体記憶装置の全体構成を説明する。図３は、本例に係る不揮発性半導体記憶装置を示すブロック図である。
図示するように、不揮発性半導体記憶装置は、メモリセルアレイ１１、ビット線制御回路１２、カラムデコーダ１３、データ入出力バッファ１４、データ入出力端子１５、ワード線制御回路１６、制御信号及び制御電圧発生回路１７、制御信号入力端子１８、およびソース線制御回路１９により構成されている。
メモリセルアレイ１１は、複数のブロックにより構成されている。このメモリセルアレイ１１には、ワード線を制御するワード線制御回路１６とビット線を制御するビット制御回路１２と、ソース線を制御するソース線制御回路１９が接続されている。
ビット線制御回路１２は、ビット線を介してメモリセルアレイ１１中のメモリセルのデータを読み出し、ビット線を介してメモリセルアレイ１１中のメモリセルの状態を検出する。また、ビット線制御回路１２は、ビット線を介してメモリセルアレイ１１中のメモリセルに書き込み制御電圧を印加してメモリセルに書き込みを行なう。ビット線制御回路１２には、カラムデコーダ１３、データ入出力バッファ１４が接続されている。
ビット線制御回路１２内にはデータ記憶回路（図示せず）が設けられ、このデータ記憶回路は、カラムデコーダ１３によって選択される。データ記憶回路に読み出されたメモリセルのデータは、データ入出力バッファ１４を介してデータ入出力端子１５から外部へ出力される。データ入出力端子１５は、例えば、不揮発性半導体記憶装置の外部のホスト機器等に接続される。
ホスト機器は、例えば、マイクロコンピュータ等であって、データ入出力端子１５から出力されたデータを受ける。さらに、ホスト機器は、不揮発性半導体記憶装置の動作を制御する各種コマンドＣＭＤ、アドレスＡＤＤ、及びデータＤＴを出力する。ホスト機器からデータ入出力端子１５に入力された書き込みデータは、データ入出力バッファ１４を介して、カラムデコーダ１３によって選択された上記データ記憶回路（図示せず）に供給される。一方、コマンド及びアドレスは制御信号及び制御電圧発生回路１７に供給される。
ワード線制御回路１６は、メモリセルアレイ１１中のワード線を選択し、選択されたワード線に読み出し、書き込みあるいは消去に必要な電圧を印加する。
ソース線制御回路１９は、メモリセルアレイ１１中のソース線を選択し、選択されたソース線に読み出し、書き込みあるいは消去に必要な電圧を印加する。
制御信号及び制御電圧発生回路１７は、上記メモリセルアレイ１１、ビット線制御回路１２、カラムデコーダ１３、データ入出力バッファ１４、ワード線制御回路１７、およびソース線制御回路１９に接続される。接続された上記構成回路は、制御信号及び制御電圧発生回路１７によって制御される。制御信号及び制御電圧発生回路１７は、制御信号入力端子１８に接続され、ホスト機器から制御信号入力端子１８を介して入力されるＡＬＥ（アドレス・ラッチ・イネーブル）信号等の制御信号によって制御される。
ここで、上記ワード線制御回路１６、ビット線制御回路１２、カラムデコーダ１３、制御信号及び制御電圧発生回路１７、ソース線制御回路１９は、書き込み回路、および読み出し回路を構成している。
＜２．ブロックの構成例＞
次に、メモリセルアレイ１１を構成するブロックの構成例について、図３を用いて説明する。ここでは、１つのブロックＢＬＯＣＫ１を例に挙げて説明する。
ブロックＢＬＯＣＫ１は、ワード線方向（ＷＬ方向）に配置された複数のメモリセル列２３と、上記メモリセル列２３を選択する複数の選択トランジスタＳ１，Ｓ２から構成される。
メモリセル列２３は、電流経路が直列接続される８個のメモリセルＭＣ１〜ＭＣ８（ＮＡＮＤストリング）から構成されている。
選択トランジスタＳ１は、メモリセル列２３の電流経路の一端に接続されている。
選択トランジスタＳ２は、メモリセル列２３の電流経路の他端に接続されている。
尚、本例では、メモリセル列２３は、８個のメモリセルＭＣから構成されるが、２つ以上のメモリセルから構成されていればよく、特に、８個に限定されるというものではない。
選択トランジスタＳ２の電流経路の他端はビット線ＢＬmに接続され、選択トランジスタＳ１の電流経路の他端はソース線ＳＬに接続される。ソース線ＳＬは、ビット線方向に隣接する２つのブロックにおいて共有される。
ワード線ＷＬ１〜ＷＬ８は、ＷＬ方向に延び、ＷＬ方向の複数のメモリセルＭＣ１〜ＭＣ８のゲート電極に共通に接続される。セレクトゲートＳＧＤは、ＷＬ方向に延び、ＷＬ方向の複数の選択トランジスタＳ２のゲート電極に共通に接続される。セレクトゲートＳＧＳも、ＷＬ方向に延び、ＷＬ方向の複数の選択トランジスタＳ１のゲート電極に共通に接続される。
また、ワード線ＷＬ１〜ＷＬ８ごとにページ３５が存在する。例えば、図中の破線で囲って示すように、ワード線ＷＬ１には、ページ３５が存在する。本例の場合、このページ３５ごとに読み出し動作を行うため、ページ３５は読み出し単位である。
＜３．平面構造例、ビット線方向の断面構造例およびその等価回路＞
次に、平面構造例、ビット線方向の断面構造例およびその等価回路について、図５乃至図７を用いて説明する。図５は、本例に係る不揮発性半導体記憶装置のメモリセルアレイを示す平面図である。図６は、図５中のＩＶ−ＩＶ線に沿った断面図である。図７は、図６の等価回路図である。この説明では、上記図５中のビット線ＢＬ mに共通接続されたメモリセルＭＣ１〜ＭＣ８，および選択トランジスタＳ１，Ｓ２を例に挙げて説明する。
図５および図６に示すように、メモリセル列２３は、それぞれが可変抵抗素子ＶＲ１〜ＶＲ８と電流経路の一端Ｓおよび他端Ｄの間に可変抵抗素子ＶＲ１〜ＶＲ８が接続されたスイッチング素子ＴＲ１〜ＴＲ８とを有する複数のメモリセルＭＣ１〜ＭＣ８を含み、上記複数のメモリセルＭＣ１〜ＭＣ８の電流経路が直列接続されている。
可変抵抗素子ＶＲ１〜ＶＲ８は、印加される電圧の向きによって抵抗値が変化するものであって、例えば、超巨大磁気抵抗や高温超伝導を示すペロブスカイト型結晶構造や２重整列ペロブスカイト型結晶構造を有するマンガンを含有する酸化物等により形成される。より具体的に、この可変抵抗材は、例えば、Ｐｒ（１−ｘ）ＣａｘＭｎＯ３、Ｌａ（１−ｘ）ＣａｘＭｎＯ３、Ｎｄ（１−ｘ）ＳｒｘＭｎＯ３（０＜ｘ＜１）、Ｓｒ２ＦｅＭｏＯ６、Ｓｒ２ＦｅＷＯ６等により形成されるものである。またＮｉ，Ｔｉ，Ｃｕなどの金属酸化物やＳｒＴｉＯ３などの金属酸化物およびそれにＮｂなどの不純物をドープした物が例として挙げられる。
スイッチング素子ＴＲ１〜ＴＲ８は、半導体基板（Si-sub）２１上に設けられたゲート絶縁膜２２、ゲート絶縁膜２２上に設けられたゲート電極Ｇ、ゲート電極Ｇ上に設けられたキャップ層２５、ゲート電極Ｇの側壁に設けられたスペーサ２４、ゲート電極Ｇを挟むように基板２１中に隔離して設けられたソースＳ／ドレインＤを備えている。
選択トランジスタＳ１の電流経路の一端はメモリセル列２３の電流経路の一端に接続され、電流経路の他端はソース線コンタクトＳＣを介してソース線ＳＬに接続されている。選択トランジスタＳ１は、半導体基板２１上に設けられたゲート絶縁膜２２、ゲート絶縁膜２２上に設けられたセレクトゲートＳＧＳ、セレクトゲートＳＧＳ上に設けられたキャップ層２５、セレクトゲートＳＧＳの側壁に設けられたスペーサ２４、セレクトゲートＳＧＳを挟むように基板２１中に隔離して設けられたソースＳ／ドレインＤを備えている。
選択トランジスタＳ２の電流経路の一端はメモリセル列２３の電流経路の他端に接続され、電流経路の他端はビット線コンタクトＢＣ−１、ＢＣ−２を介してビット線ＢＬに接続されている。選択トランジスタＳ２は、半導体基板２１上に設けられたゲート絶縁膜２２、ゲート絶縁膜２２上に設けられたセレクトゲートＳＧＤ、セレクトゲートＳＧＤ上に設けられたキャップ層２５、セレクトゲートＳＧＤの側壁に設けられたスペーサ２４、セレクトゲートＳＧＤを挟むように基板２１中に隔離して設けられたソースＳ／ドレインＤを備えている。
また、上記図６に示す構成の等価回路は、図７のように示される。
＜４．データ書き込み動作＞
次に、本例に係る不揮発性半導体記憶装置のデータ書き込み動作について、図８および図９を用いて説明する。この説明では、書き込みを行うメモリセル列として図８に示す書き込みメモリセル列２３−ｍを例に挙げ、書き込みを行わないメモリセル列として、図９に示す非書き込みメモリセル列２３−１を例に挙げて説明する。
まず、図８を用いて、書き込みメモリセル列２３−ｍの書き込み動作について説明する。本例では、ビット線ＢＬmに接続されたメモリセルＭＣ７を書き込む場合を例に挙げる。
図示するように、ソース線制御回路１９の制御に従い、ソース線ＳＬに、例えば、０Ｖ程度を印加する。ビット線制御回路１２の制御に従い、ビット線ＢＬmに、例えば、３Ｖ程度を印加する。ワード線制御回路１６の制御に従い、選択ワード線ＷＬ７をしきい値電圧（例えば１Ｖ程度）より低い電圧である、例えば、０Ｖ程度を印加しスイッチング素子をオフとする。また、ワード線制御回路１６の制御に従い、非選択ワード線ＷＬ１〜ＷＬ６，ＷＬ８をしきい値電圧（１Ｖ程度）とビット線電圧（３Ｖ程度）との和より高い電圧である、例えば、５Ｖ程度を印加する。
このような電圧関係により、ビット線ＢＬmの電圧を、書き込メモリセルＭＣ７の可変抵抗素子ＶＲ７に均一に転送することができる。結果、可変抵抗素子ＶＲ７は抵抗値が変化し、書き込みメモリセルＭＣ７の書き込みを行うことができる。
続いて、図９を用いて、上記書き込みメモリセル列２３−ｍを含むブロック中であって、非書き込みメモリセル列２３−１の動作について説明する。本例では、ビット線ＢＬ１に接続されたメモリセル列２３−１の場合を例に挙げる。
非書き込みメモリセル列２３−１では、ビット線制御回路１２の制御に従い、非選択ビット線ＢＬ１に印加する電圧をソース線ＳＬと同じ電圧、例えば、０Ｖ程度とする点で、書き込みメモリセル列２３−ｍと相違している。このように、非選択ビット線ＢＬ１に印加する電圧をソース線ＳＬと同じ電圧とすることで、非選択メモリセルの可変抵抗素子ＶＲ１〜ＶＲ８の両端を同電圧とし、メモリセル列２３−１の書き込みを行わない。
上記のように、書き込みセルを含まない非書き込みメモリセル列２３−１に関しては、非選択ビット線ＢＬ１に印加する電圧をソース線ＳＬと同じ電圧、例えば、０Ｖ程度とすることで、ビット線ＢＬ１の電圧が転送されることがなく、誤書き込みを防止することができる。この際、ドレイン側のセレクトゲートＳＧＤおよびソース側のセレクトゲートＳＧＳに印加する電圧については、基本的には何Ｖでも良い。しかし、本例のように、セレクトゲートＳＧＤ，ＳＧＳにしきい値程度の電圧を印加して、選択トランジスタＳ１，Ｓ２をオンとすることで、可変抵抗素子ＶＲ１〜ＶＲ８の両端を短絡して０Ｖに保持することが可能である。
＜５．データ消去動作＞
次に、本例に係る不揮発性半導体記憶装置のデータ消去動作について、図１０および図１１を用いて説明する。この説明では、消去を行うメモリセル列として図１０に示す消去メモリセル列２３−ｍを例に挙げ、消去を行わないメモリセル列として図１１に非消去メモリセル列２３−１を例に挙げて説明する。
まず、図１０を用いて、消去メモリセル列２３−ｍの消去動作について説明する。本例では、ビット線ＢＬmに接続された上記メモリセルＭＣ７のデータを消去する場合を例に挙げる。
図示するように、消去メモリセル列２３−ｍでは、ソース線制御回路１９の制御に従い、ソース線ＳＬに、例えば３Ｖ程度のビット線ＢＬmよりも高い電圧を印加する。ワード線制御回路１６の制御に従い、消去セルＭＣ７のワード線ＷＬ７に０Ｖ程度を印加し、スイッチング素子をオフとする。また、ワード線制御回路１６の制御に従い、非選択セルＭＣ１〜ＭＣ６，ＭＣ８のワード線ＷＬ１〜ＷＬ６，ＷＬ８に、例えば５Ｖ程度のビット線ＢＬmの電圧（３Ｖ程度）としきい値電圧（１Ｖ程度）との和よりも高い電圧を印加する。ビット線制御回路１２の制御に従い、ビット線ＢＬmに０Ｖ程度の電圧を印加する。
このような電圧関係とすることで、消去セルＭＣ７の可変抵抗素子ＶＲ７に、実質的に上記書き込み時とは逆方向の電圧を印加することができる。そのため、消去セルＭＣ７の消去を行うことができる。
続いて、図１１を用いて、非消去メモリセル列２３−１の動作について説明する。本例では、ビット線ＢＬ１に接続されたメモリセル列２３−１の場合を例に挙げる。
非消去メモリセル列２３−１では、ビット線制御回路１２の制御に従い、非選択ビット線ＢＬ１にソース線ＳＬと同じ電圧である、例えば、３Ｖ程度を印加する点で、上記消去メモリセル列２３−ｍと相違している。このような電圧関係とすることで、ソース線ＳＬとビット線ＢＬ１との間に電圧差は無く、消去は行われない。
＜その他のデータ書き込み動作およびデータ消去動作の制御方法＞
上記のように、本例では、データ書き込み動作およびデータ消去動作において、メモリセル列２３−ｍ，２３−１のソース線ＳＬに印加する電圧を共通とし、ビット線ＢＬ m，ＢＬ１に印加する電圧をビット線制御回路１２により制御する。このように制御することで、メモリセル列ごとに書き込み動作および消去動作を制御することができる。
しかし、これに限らず、書き込み動作および消去動作において、メモリセル列のビット線ＢＬ m，ＢＬ１に印加する電圧を共通とし、ビット線ソース線ＳＬに印加する電圧を制御することも可能である。この場合には、ソース線ＳＬを共有するビット線方向に隣接する２つのブロックでは、ソース線ＳＬを独立に制御することができないため、ブロックごとに独立に消去動作を独立に制御することができない。そのため、ソース線ＳＬが共通する場合には、ワード線制御回路１６の制御に従い、ソース側のセレクトゲートＳＧＳに印加する電圧を、例えば０Ｖ程度のしきい値電圧より低い電圧とすることで選択トランジスタＳ１をオフとし、ソース線ＳＬから切り離すことで、ブロックごとに独立に消去動作を制御することも可能である。
また、消去動作の単位は、上記メモリセル列２３ごとや、ブロックごとに限らず、その他、同時に複数のメモリセルごとに消去することが可能である。これは、本例の可変抵抗素子ＶＲ１〜ＶＲ８においては、例えば、ＭＲＡＭ（Magnetic Random Access Memory）等の電流を流すことにより書き込み／消去を行うのではなく、電圧印加の向きにより書き込み／消去を行うことができるからである。
例えば、ワード線ＷＬ１〜ＷＬ８単位の一括消去が可能である。この場合には、まず、ビット線制御回路１２の制御に従い、ビット線ＢＬ１〜ＢＬmに、例えば、０Ｖ程度の電圧を印加して全部選択する。続いて、ワード線制御回路１６の制御に従い、ワード線ＷＬ１〜ＷＬ８に、例えば、０Ｖ程度の電圧を印加し、逐一選択し、上記と同様の消去動作を行うことにより、ワード線ＷＬ１〜ＷＬ８単位の一括消去が可能である。
さらに、最も望ましくは、チップ一括消去も可能である。この場合には、例えば、チップ中の全てのビット線に０Ｖ程度を印加し、全てのソース線に３Ｖ程度を印加し、全てのセレクトゲートＳＧＳ，ＳＧＤに５Ｖ程度を印加し、全てのワード線に０Ｖ程度を印加する制御が考えられる。
＜６．製造方法＞
次に、本例に係る不揮発性半導体記憶装置の製造方法について、図１２および図１３を用いて説明する。この説明では、図６に示したビット線方向に沿って切った不揮発性半導体装置を例に挙げて説明する。
まず、図１２に示すように、周知の製造工程を用いて、半導体基板２１上に、選択トランジスタＳ１，Ｓ２、およびスイッチング素子ＴＲ１〜ＴＲ８を形成する。この際、ゲート電極上に、例えば、ＳｉＮ等からなるキャップ層２５を形成する。また、ゲート電極Ｇの側壁に、例えば、ＳｉＮ等からなるスペーサ２４を形成する。
続いて、選択トランジスタＳ１，Ｓ２、およびスイッチング素子ＴＲ１〜ＴＲ８のソースＳ／ドレインＤ上に対応する層間絶縁膜２７−１中に、例えば、ＲＩＥ（Reactive Ion Etching）法等の異方性エッチングを行い、トレンチを形成する。この際、キャップ層２５およびスペーサ２４は、ＳｉＮ等の層間絶縁膜２７−１が形成された材料（例えば、ＳｉＯ２等）と選択比を有する材料で形成されている。そのため、このトレンチ形成工程の際に、ゲート電極Ｇとのショートを防止することができる。
続いて、例えば、ＣＶＤ（Chemical Vapor Deposition）法等を用いて、上記トレンチ中にタングステン（Ｗ）等を埋め込み、コンタクト配線２８，ビット線コンタクトＢＣ−１，およびソース線コンタクトＳＣを形成する。
続いて、例えば、ＲＩＥ法等の異方性エッチングを用いて、スイッチング素子ＴＲ１〜ＴＲ８のコンタクト配線２８の上部を選択的にエッチバックする。
続いて、上記エッチバックしたコンタクト配線２８上に、例えば、ＣＶＤ法等を用いてプラチナ（Ｐｔ）等の電極材料を堆積する。その後、例えば、ＲＩＥ法やＣＭＰ法（Chemical Mechanical Polishing）等を用いて、エッチバックしたコンタクト配線２８上に電極材料を残存させ、電極２９を形成する。電極２９の材料は、他にＡｇ，Ｒｕ，Ａｕ，Ｃｕ，Ｔｉなどの金属やＬａＣｏＯ３，ＹＢａ２Ｃｕ３Ｏｘ（ＹＢＣＯ）などの金属酸化物も考えられる。また、配線２８と電極２９の境界には、相互の反応や拡散を防止するため適宜バリアメタルを形成する場合がある。また、電極２９の材料の被覆性能がよければ、配線２８を用いずに電極２９と必要に応じバリアメタルにより埋め込んでも良い。
続いて、周知の製造工程を用いて、ソース線コンタクトＳＣ上に、ソース線ＳＬを形成する。
続いて、図１３に示すように、上記形成した構造上に、例えば、ＣＶＤ法等を用いて、
超巨大磁気抵抗や高温超伝導を示すペロブスカイト型結晶構造や２重整列ペロブスカイト型結晶構造を有するマンガンを含有する酸化物等の可変抵抗材を形成する。より具体的に、この可変抵抗材は、例えば、Ｐｒ（１−ｘ）ＣａｘＭｎＯ３、Ｌａ（１−ｘ）ＣａｘＭｎＯ３、Ｎｄ（１−ｘ）ＳｒｘＭｎＯ３（０＜ｘ＜１）、Ｓｒ２ＦｅＭｏＯ６、Ｓｒ２ＦｅＷＯ６等が考えられる。また、Ｎｉ，Ｔｉ，Ｃｕなどの金属酸化物や、ＳｒＴｉＯ３などの金属酸化物およびそれにＮｂなどの不純物をドープした物を使用しても良い。
続いて、上記可変抵抗材をスイッチング素子ＴＲ１〜ＴＲ８上にストライプ状に選択的に残存させ、可変抵抗ＶＲ１〜ＶＲ８を形成し、メモリセルＭＣ１〜ＭＣ８を形成する。
以後、周知の製造工程を用いて、上記構造上に層間絶縁膜２７−２、２７−３，ビット線コンタクトＢＣ−２，ビット線ＢＬを形成し、図６に示す不揮発性半導体記憶装置を製造する。
＜７．この実施形態に係る効果＞
この実施形態に係る不揮発性半導体記憶装置、そのデータ消去方法、およびその製造方法によれば、少なくとも下記（１）乃至（３）の効果が得られる。
（１）可変抵抗素子ＶＲ１〜ＶＲ８に印加する電圧の向きを変えることができ、メモリセル列２３の列単位で消去（リセット）することができる。
上記のように、この実施形態に係る不揮発性半導体記憶装置は、可変抵抗素子ＶＲ１〜ＶＲ８とスイッチング素子ＴＲ１〜ＴＲ８とを有するメモリセルＭＣ１〜ＭＣ８の電流経路を直列接続したメモリセル列２３の電流経路の一端および他端に接続された選択トランジスタＳ１，Ｓ２を含むメモリセルアレイ１１と、選択トランジスタＳ１の電流経路の一端に電気的に接続されたビット線ＢＬと、選択トランジスタＳ２の電流経路の一端に電気的に接続されたソース線ＳＬとを具備する。
そのため、図８乃至図１１において説明したように、データ消去動作の際には、選択トランジスタＳ１，Ｓ２を選択し、ソース線ＳＬとビット線ＢＬとの間に印加する電圧の向きを、データ書き込み動作の際のソース線ＳＬとビット線ＢＬとの間に印加する電圧の向きと逆方向とすることができる。そのため、書き込み時に可変抵抗素子ＶＲ１〜ＶＲ８に印加する電圧の向きと、消去時に可変抵抗素子ＶＲ１〜ＶＲ８に印加する電圧の向きとをそれぞれ逆方向にすることができる。その結果、可変抵抗素子ＶＲ１〜ＶＲ８の特性を生かして、メモリセル列２３の列単位で消去（リセット）することができる点で有利である。
例えば、可変抵抗素子ＶＲ１〜ＶＲ８にＰｒ０．７Ｃａ０．３ＭｎＯ３を用いた場合の、印加電圧の向き（符号）と抵抗値との関係は、図１４のように表される。図示するように、書き込み時に可変抵抗素子ＶＲ１〜ＶＲ８に印加する電圧の向き（符号）と、消去時に可変抵抗素子ＶＲ１〜ＶＲ８に印加する電圧の向き（符号）とをそれぞれ逆方向にすることで、抵抗値を変化することができる。そのため、メモリセル列２３の列単位で消去（リセット）することができる。
（２）信頼性を向上できる。
例えば、特許文献１に係る構成のように、メモリセル直列部（メモリセル列）（２）を選択する選択トランジスタ（Ｓｉ）を、メモリセル直列部（２）ごとに１つしか有していない場合には、以下の第１乃至第３の問題から信頼性が低下する。
第１の問題として、選択トランジスタ（Ｓｉ）を１つしか有していないため、消去を行うメモリセル直列部（２）以外であってビット線に共通接続されたその他のメモリセル直列部は、例えば、Ｐ型基板をフローティングとしても、ビット線電圧と基板電圧とショートしてしまうという問題がある。
第２の問題として、例えば、選択トランジスタ（Ｓｉ）が１つでも選択され、全てのセルトランジスタ（Ｔｉｊ）がオン（ＯＮ）している場合には、ソース線とビット線（ＢＬ）がショートするため、大電流が流れるという問題がある。一方、例えば、全ての選択トランジスタ（Ｓｉ）の非選択の場合、セルトランジスタ（Ｔｉｊ）のソース／ドレインは一定電圧（Ｖｓｓ）のままであるため、電流は流れず、消去動作を行うことができない。
第３の問題として、例えば、スイッチングトランジスタは、Ｎチャネルトランジスタで形成した場合、ビット線に−５Ｖ程度の負の電圧を印加すると、Ｐ型基板とドレイン拡散層は順バイアスが印加されてショートして大電流が流れるため、動作しないという問題がある。
これに対し、本例に係る不揮発性半導体記憶装置は、メモリセル列２３の電流経路の両端に、選択トランジスタＳ１および選択トランジスタＳ２を備えている。
そのため、上記第１乃至第３の問題が発生することがなく、信頼性を向上できる点で有利である。
（３）製造工程を減少することができ、製造コストを低減できる。
図１２に説明したように、コンタクト配線２８および電極２９は、層間絶縁膜２７−１中に形成したトレンチ（コンタクト孔）に埋め込むことで形成する。そのため、複雑な積層構造を形成する必要がなく、短いプロセスでより小さなセル面積のメモリセルＭＣ１〜ＭＣ８を形成できる。
そのため、製造工程を減少することができ、製造コストを低減できる点で有利である。
［第２の実施形態（メモリセルのその他の構成例）］
次に、第２の実施形態に係る不揮発性半導体記憶装置の構成について、図１５および図１６を用いて説明する。この実施形態は、メモリセルのその他の構成例に関するものである。図１５は、この実施形態に係る不揮発性半導体記憶装置を示す平面図である。図１６は、図１５中のＸＶＩ−ＸＶＩ線に沿って切った断面図である。この説明において、上記第１の実施形態と重複する部分の詳細な説明を省略する。
＜構成例＞
図１６に示すように、この実施形態に係る不揮発性半導体記憶装置は、可変抵抗素子ＶＲ１〜ＶＲ８が層間絶縁膜２７−１中に埋め込み形成されている点で、上記第１の実施形態と相違している。この可変抵抗素子ＶＲ１〜ＶＲ８が埋め込まれた溝の深さは、電極２９が埋め込まれた溝よりも浅くなるように形成されている。
動作については、上記第１の実施形態と同様であるので、詳細な説明を省略する。
＜製造方法＞
次に、本例に係る不揮発性半導体記憶装置の製造方法について、図１７および図１８を用いて説明する。
まず、図１７に示すように、上記第１の実施形態と同様の製造工程を用いて、半導体基板２１上に、スイッチング素子ＴＲ１〜ＴＲ８，および選択トランジスタＳ１，Ｓ２を形成する。続いて、周知の製造工程を用いて、スイッチング素子ＴＲ１〜ＴＲ８上，および選択トランジスタＳ１，Ｓ２上に層間絶縁膜２７−１を形成する。
続いて、スイッチング素子ＴＲ１〜ＴＲ８上および選択トランジスタＳ２のソースＳ上に対応する層間絶縁膜２７上に、例えば、ＲＩＥ法等の異方性エッチングを用いて、選択的に溝を形成する。
続いて、上記形成した溝中に、例えば、ＣＶＤ法等を用いて、超巨大磁気抵抗や高温超伝導を示すペロブスカイト型結晶構造や２重整列ペロブスカイト型結晶構造を有するマンガンを含有する酸化物等の可変抵抗材４１を形成する。より具体的に、この可変抵抗材４１は、例えば、Ｐｒ（１−ｘ）ＣａｘＭｎＯ３、Ｌａ（１−ｘ）ＣａｘＭｎＯ３、Ｎｄ（１−ｘ）ＳｒｘＭｎＯ３（０＜ｘ＜１）、Ｓｒ２ＦｅＭｏＯ６、Ｓｒ２ＦｅＷＯ６等が考えられる。また、Ｎｉ，Ｔｉ，Ｃｕなどの金属酸化物や、ＳｒＴｉＯ３などの金属酸化物およびそれにＮｂなどの不純物をドープした物を使用しても良い。
続いて、可変抵抗材４１表面上を、例えば、ＣＭＰ法等により平坦化し、溝中に可変抵抗材４１を埋め込み形成する。
続いて、周知の工程を用いて、選択トランジスタＳ２のソースＳ上に対応する層間絶縁膜２７上に形成した溝中に、ソース線ＳＬを埋め込み形成する。
続いて、図１８に示すように、選択トランジスタＳ１，Ｓ２、およびスイッチング素子ＴＲ１〜ＴＲ８のソースＳ／ドレインＤ上に対応する層間絶縁膜２７−１中に、例えば、ＲＩＥ法等の異方性エッチングを行い、選択的にトレンチ４５を形成する。このトレンチ４５を形成する際、キャップ層２５およびスペーサ２４は、ＳｉＮ等の層間絶縁膜２７−１が形成された材料（例えば、ＳｉＯ２等）と選択比を有する材料で形成されている。そのため、このトレンチ４５の形成工程の際に、ゲート電極Ｇとのショートを防止することができる。
続いて、上記第１の実施形態と同様の製造工程を用いて、上記トレンチ４５中に、例えば、タングステン（Ｗ），プラチナ（Ｐｔ）等を埋め込み形成し、コンタクト配線２８および電極２９を形成する。
以後、上記第１の実施形態と同様の製造方法により、図１６に示す不揮発性半導体記憶装置を製造する。
上記のように、この実施形態に係る不揮発性半導体記憶装置、そのデータ消去方法、およびその製造方法によれば、少なくとも上記（１）乃至（３）と同様の効果が得られる。
さらに、本例によれば、可変抵抗素子ＶＲ１〜ＶＲ８を形成する際には、図１７に示すように、層間絶縁膜２７−１中に形成した溝中に、可変抵抗材４１を形成する。その後、可変抵抗材４１の表面上を、例えば、ＣＭＰ法等により平坦化することで、上記溝中に埋め込み形成し、可変抵抗素子ＶＲ１〜ＶＲ８を形成する。
そのため、上記第１の実施形態のように、例えばＲＩＥ法等の異方性エッチングでは選択比が取れず、加工の難しい材料であっても、短冊状に可変抵抗素子ＶＲ１〜ＶＲ８を分離形成することができる点で有利である。
［第３の実施形態（縦型の不揮発性半導体記憶装置の構成例）］
次に、第３の実施形態に係る不揮発性半導体記憶装置について説明する。この実施形態は、縦型の不揮発性半導体記憶装置の構成例に関するものである。この説明において、上記第１の実施形態と重複する部分の詳細な説明を省略する。
＜構成例＞
構成例について、図１９および図２０を用いて説明する。図１９は、この実施形態に係る不揮発性半導体記憶装置を示す平面図である。図２０は、図１９中のＸＸ−ＸＸ線に沿って切った断面図である。
図２０に示すように、本例に係る不揮発性半導体装置は、半導体基板２１上に形成されたピラー状のＮ−型半導体層５４の一方の側面に、選択トランジスタＳ１，メモリセルＭＣ１〜ＭＣ４，および選択トランジスタＳ２が順次設けられた縦型の不揮発性半導体装置である。
選択トランジスタＳ１は、Ｎ−型半導体層５４の一方の側面上に設けられたゲート絶縁膜２２、ゲート絶縁膜２２の側面上に設けられたセレクトゲートＳＧＳ、およびソース／ドレインとして働くＮ＋型半導体層５６を備えている。Ｎ＋型半導体層５６は、ソース線ＳＬに接続されている。
メモリセルＭＣ１〜ＭＣ４は、可変抵抗素子ＶＲ１〜ＶＲ４と電流経路の一端Ｓおよび他端Ｄの間に可変抵抗素子ＶＲ１〜ＶＲ４が接続されたスイッチング素子により構成されている。スイッチング素子のそれぞれは、Ｎ−型半導体層５４の一方の側面上に設けられたゲート絶縁膜２２、ゲート絶縁膜２２側壁上に設けられたゲート電極Ｇ（ＷＬ１〜ＷＬ４）、ゲート電極Ｇ（ＷＬ１〜ＷＬ４）を挟むようにＮ−型半導体層５４中に隔離して設けられたソースＳ／ドレインＤを備えている。可変抵抗素子ＶＲ１〜ＶＲ４は、ソースＳ／ドレインＤに対応するゲート絶縁膜２２側面上に設けられたコンタクト配線２８および電極２９を介してメモリセルＭＣ１〜ＭＣ４のソースＳ／ドレインＤと電気的に接続されている。
選択トランジスタＳ２は、Ｎ−型半導体層５４の一方の側面上に設けられたゲート絶縁膜２２、ゲート絶縁膜２２の側面上に設けられたセレクトゲートＳＧＤ、およびソース／ドレインとして働くＮ＋型半導体層５５を備えている。Ｎ＋型半導体層５５は、ビット線コンタクトＢＣを介してビット線に接続されている。
動作等は、上記第１の実施形態と同様であるため、詳細な説明を省略する。
上記のように、この実施形態に係る不揮発性半導体記憶装置、そのデータ消去方法、およびその製造方法によれば、少なくとも上記（１）乃至（３）と同様の効果が得られる。
さらに、本例に係る不揮発性半導体記憶装置は、半導体基板２１上に形成されたピラー状のＮ−型半導体層５４の一方の側面に、選択トランジスタＳ１，メモリセルＭＣ１〜ＭＣ４，および選択トランジスタＳ２が順次設けられた縦型の不揮発性半導体装置である。
そのため、上記第１、第２の実施形態に係る平面型の不揮発性半導体記憶装置と比べ、占有面積を低減することができる。その結果、さらに大容量化できる点で有利である。
以上、第１乃至第３の実施形態を用いて本発明の説明を行ったが、この発明は上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施形態には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば各実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも１つが解決でき、発明の効果の欄で述べられている効果の少なくとも１つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
この発明の概要に係る不揮発半導体記憶装置を説明するための断面図。 この発明の概要に係る不揮発半導体記憶装置を説明するための等価回路図。 この発明の第１の実施形態に係る不揮発半導体記憶装置の全体構成を示すブロック図。 第１の実施形態に係る不揮発半導体記憶装置のブロックを示す等価回路図。 第１の実施形態に係る不揮発半導体記憶装置を示す平面図。 図５中のＶＩ−ＶＩ線に沿った断面図。 第１の実施形態に係る不揮発半導体記憶装置を示す等価回路図。 第１の実施形態に係る不揮発半導体記憶装置の書き込み動作を説明するための回路図。 第１の実施形態に係る不揮発半導体記憶装置の書き込み動作を説明するための回路図。 第１の実施形態に係る不揮発半導体記憶装置の消去動作を説明するための回路図。 第１の実施形態に係る不揮発半導体記憶装置の消去動作を説明するための回路図。 第１の実施形態に係る不揮発半導体記憶装置の一製造工程を示す断面図。 第１の実施形態に係る不揮発半導体記憶装置の一製造工程を示す断面図。 可変抵抗素子に印加する印加電圧符号と抵抗値との関係を示す図。 この発明の第２の実施形態に係る不揮発半導体記憶装置を示す平面図。 図１５中のＸＶＩ−ＸＶＩ線に沿った断面図。 第２の実施形態に係る不揮発半導体記憶装置の一製造工程を示す断面図。 第２の実施形態に係る不揮発半導体記憶装置の一製造工程を示す断面図。 この発明の第３の実施形態に係る不揮発半導体記憶装置を示す平面図。 図１９中のＸＸ−ＸＸ線に沿った断面図。
符号の説明
２１…半導体基板、ＭＣ…メモリセル、Ｓ１，Ｓ２…選択トランジスタ、ＴＲ…スイッチング素子、ＶＲ…可変抵抗、Ｓ…ソース、Ｄ…ドレイン、２２…ゲート絶縁膜、Ｇ…ゲート電極、ＳＧＳ，ＳＧＤ…セレクトゲート、２４…スペーサ、２５…マスク材、２８…コンタクト配線、２９…電極、ＢＬ…ビット線、ＳＬ…ソース線、ＢＣ−１〜ＢＣ−２…ビット線コンタクト、ＳＣ…ソース線コンタクト、２７−１〜２７−３…層間絶縁膜。

Claims (5)

  1. 可変抵抗素子と電流経路の一端および他端の間に前記可変抵抗素子が接続されたスイッチング素子とをそれぞれ有する複数のメモリセルを含み、前記複数のメモリセルの電流経路が直列接続されたメモリセル列と、前記メモリセル列の電流経路の一端に接続された第１選択素子と、前記メモリセル列の電流経路の他端に接続された第２選択素子とを複数備えたメモリセルアレイと、
    前記第１選択素子の電流経路の一端に電気的に接続されたビット線と、
    前記第２選択素子の電流経路の一端に電気的に接続されたソース線とを具備すること
    を特徴とする不揮発性半導体記憶装置。
  2. 前記可変抵抗素子は、印加される電圧の向きによって抵抗値が変化する抵抗素子であること
    を特徴とする請求項１に記載の不揮発性半導体記憶装置。
  3. 前記スイッチング素子は、半導体基板上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極と、前記ゲート電極の側壁に設けられたスペーサと、前記ゲート電極を挟むように前記半導体基板中に隔離して設けられたソース／ドレインを備えたＭＯＳ型トランジスタであること
    を特徴とする請求項１または２に記載の不揮発性半導体記憶装置。
  4. 前記ビット線に印加する電圧を制御するビット線制御回路と、
    前記ソース線に印加する電圧を制御するソース線制御回路とを更に具備すること
    を特徴とする請求項１乃至３のいずれか１項に記載の不揮発性半導体記憶装置。
  5. 可変抵抗素子と電流経路の一端および他端の間に前記可変抵抗素子が接続されたスイッチング素子とをそれぞれ有する複数のメモリセルを含み、前記複数のメモリセルの電流経路が直列接続されたメモリセル列と、前記メモリセル列の電流経路の一端に接続された第１選択素子と、前記メモリセル列の電流経路の他端に接続された第２選択素子とを複数備えたメモリセルアレイと、前記第１選択素子の電流経路の一端に電気的に接続されたビット線と、前記第２選択素子の電流経路の一端に電気的に接続されたソース線とを具備する不揮発性半導体記憶装置であって、
    データ消去動作の際には、
    前記第１，第２選択素子を選択し、
    前記ソース線と前記ビット線との間に印加する電圧の向きを、データ書き込み動作の際の前記ソース線と前記ビット線との間に印加する電圧の向きと逆方向とすること
    を特徴とする不揮発性半導体記憶装置のデータ消去方法。
JP2007087201A 2007-03-29 2007-03-29 不揮発性半導体記憶装置およびそのデータ消去方法 Pending JP2008251059A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007087201A JP2008251059A (ja) 2007-03-29 2007-03-29 不揮発性半導体記憶装置およびそのデータ消去方法
US12/056,919 US7742331B2 (en) 2007-03-29 2008-03-27 Nonvolatile semiconductor memory device and data erase/write method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007087201A JP2008251059A (ja) 2007-03-29 2007-03-29 不揮発性半導体記憶装置およびそのデータ消去方法

Publications (1)

Publication Number Publication Date
JP2008251059A true JP2008251059A (ja) 2008-10-16

Family

ID=39794024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007087201A Pending JP2008251059A (ja) 2007-03-29 2007-03-29 不揮発性半導体記憶装置およびそのデータ消去方法

Country Status (2)

Country Link
US (1) US7742331B2 (ja)
JP (1) JP2008251059A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010027984A (ja) * 2008-07-23 2010-02-04 Renesas Technology Corp 不揮発性記憶装置およびその製造方法
JP2010165982A (ja) * 2009-01-19 2010-07-29 Hitachi Ltd 半導体記憶装置
JP2011114016A (ja) * 2009-11-24 2011-06-09 Toshiba Corp 半導体記憶装置
JP2011204296A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 半導体記憶装置
WO2012032730A1 (ja) * 2010-09-08 2012-03-15 株式会社日立製作所 半導体記憶装置
JP2012174818A (ja) * 2011-02-21 2012-09-10 Hitachi Ltd 半導体記憶装置およびその製造方法
JP2012204404A (ja) * 2011-03-23 2012-10-22 Toshiba Corp 抵抗変化型不揮発性半導体記憶装置
JP2012238348A (ja) * 2011-05-10 2012-12-06 Hitachi Ltd 半導体記憶装置
WO2014013595A1 (ja) * 2012-07-19 2014-01-23 株式会社日立製作所 半導体装置

Families Citing this family (187)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101365683B1 (ko) * 2007-12-27 2014-02-20 삼성전자주식회사 가변 저항 메모리 장치, 그것의 플렉서블 프로그램 방법,그리고 그것을 포함하는 메모리 시스템
US8094486B2 (en) * 2008-05-22 2012-01-10 Qualcomm Incorporated Pad design with buffers for STT-MRAM or other short pulse signal transmission
JP2010062369A (ja) 2008-09-04 2010-03-18 Toshiba Corp 半導体記憶装置
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US8107276B2 (en) * 2009-12-04 2012-01-31 International Business Machines Corporation Resistive memory devices having a not-and (NAND) structure
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US20120044742A1 (en) * 2010-08-20 2012-02-23 Micron Technology, Inc. Variable resistance memory array architecture
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
FR2979467A1 (fr) * 2012-02-15 2013-03-01 Commissariat Energie Atomique Dispositif microelectronique dote de cellules memoires resistives empilees
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US9093369B2 (en) 2012-06-07 2015-07-28 Samsung Electronics Co., Ltd. Three-dimensional resistive random access memory devices, methods of operating the same, and methods of fabricating the same
JP5814867B2 (ja) 2012-06-27 2015-11-17 株式会社東芝 半導体記憶装置
KR20140068627A (ko) 2012-11-28 2014-06-09 삼성전자주식회사 가변저항막을 갖는 저항 메모리 소자 및 그 제조방법
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US9117749B1 (en) * 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
CN115942752A (zh) 2015-09-21 2023-04-07 莫诺利特斯3D有限公司 3d半导体器件和结构
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US12016181B2 (en) 2015-10-24 2024-06-18 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US9711228B1 (en) * 2016-05-27 2017-07-18 Micron Technology, Inc. Apparatus and methods of operating memory with erase de-bias
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
KR20240015740A (ko) 2017-06-02 2024-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 부품, 및 전자 기기
JP7195068B2 (ja) 2017-06-26 2022-12-23 株式会社半導体エネルギー研究所 半導体装置、電子機器
JP7265475B2 (ja) 2017-06-27 2023-04-26 株式会社半導体エネルギー研究所 半導体装置
US11374012B2 (en) 2017-07-06 2022-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of semiconductor device
US10665604B2 (en) 2017-07-21 2020-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, memory device, and electronic device
JP2020047320A (ja) * 2018-09-14 2020-03-26 キオクシア株式会社 メモリシステム及び半導体記憶装置
JP2020047316A (ja) * 2018-09-14 2020-03-26 キオクシア株式会社 不揮発性記憶装置
US10734447B2 (en) * 2018-10-22 2020-08-04 International Business Machines Corporation Field-effect transistor unit cells for neural networks with differential weights
KR20200056877A (ko) 2018-11-15 2020-05-25 삼성전자주식회사 비휘발성 메모리 장치 및 이의 동작 방법
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
KR20210014497A (ko) 2019-07-30 2021-02-09 삼성전자주식회사 비휘발성 메모리 장치 및 이의 동작 방법
KR20210015102A (ko) 2019-07-31 2021-02-10 삼성전자주식회사 비휘발성 메모리 장치 및 이의 동작 방법
KR20210029870A (ko) 2019-09-06 2021-03-17 삼성전자주식회사 정보 저장 구조물을 포함하는 반도체 소자
KR20220008991A (ko) 2020-07-14 2022-01-24 삼성전자주식회사 비휘발성 메모리 장치 및 이의 동작 방법
JP2023032445A (ja) * 2021-08-27 2023-03-09 キオクシア株式会社 記憶装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004517504A (ja) * 2001-01-25 2004-06-10 インフィネオン テクノロジーズ アクチエンゲゼルシャフト Ｍｒａｍ構造
JP2005092912A (ja) * 2003-09-12 2005-04-07 Sharp Corp 不揮発性半導体記憶装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4167513B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 不揮発性半導体記憶装置
JP4834542B2 (ja) * 2004-04-08 2011-12-14 ルネサスエレクトロニクス株式会社 半導体装置
KR100738070B1 (ko) 2004-11-06 2007-07-12 삼성전자주식회사 한 개의 저항체와 한 개의 트랜지스터를 지닌 비휘발성메모리 소자
JP4594878B2 (ja) * 2006-02-23 2010-12-08 シャープ株式会社 可変抵抗素子の抵抗制御方法及び不揮発性半導体記憶装置
US7474555B2 (en) * 2006-03-17 2009-01-06 Thomas Nirschl Integrated circuit including resistivity changing material element

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004517504A (ja) * 2001-01-25 2004-06-10 インフィネオン テクノロジーズ アクチエンゲゼルシャフト Ｍｒａｍ構造
JP2005092912A (ja) * 2003-09-12 2005-04-07 Sharp Corp 不揮発性半導体記憶装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010027984A (ja) * 2008-07-23 2010-02-04 Renesas Technology Corp 不揮発性記憶装置およびその製造方法
JP2010165982A (ja) * 2009-01-19 2010-07-29 Hitachi Ltd 半導体記憶装置
JP2011114016A (ja) * 2009-11-24 2011-06-09 Toshiba Corp 半導体記憶装置
US8379431B2 (en) 2010-03-24 2013-02-19 Kabushiki Kaisha Toshiba Semiconductor memory device and writing method thereof
JP2011204296A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 半導体記憶装置
JPWO2012032730A1 (ja) * 2010-09-08 2014-01-20 株式会社日立製作所 半導体記憶装置
WO2012032730A1 (ja) * 2010-09-08 2012-03-15 株式会社日立製作所 半導体記憶装置
US8830740B2 (en) 2010-09-08 2014-09-09 Hitachi, Ltd. Semiconductor storage device
JP2012174818A (ja) * 2011-02-21 2012-09-10 Hitachi Ltd 半導体記憶装置およびその製造方法
JP2012204404A (ja) * 2011-03-23 2012-10-22 Toshiba Corp 抵抗変化型不揮発性半導体記憶装置
US9025369B2 (en) 2011-03-23 2015-05-05 Kabushiki Kaisha Toshiba Resistance change nonvolatile semiconductor memory device
JP2012238348A (ja) * 2011-05-10 2012-12-06 Hitachi Ltd 半導体記憶装置
WO2014013595A1 (ja) * 2012-07-19 2014-01-23 株式会社日立製作所 半導体装置
JP5847940B2 (ja) * 2012-07-19 2016-01-27 株式会社日立製作所 半導体装置

Also Published As

Publication number Publication date
US20080239799A1 (en) 2008-10-02
US7742331B2 (en) 2010-06-22

Similar Documents

Publication Publication Date Title
JP2008251059A (ja) 不揮発性半導体記憶装置およびそのデータ消去方法
TWI591633B (zh) 記憶體裝置
JP5091491B2 (ja) 不揮発性半導体記憶装置
JP4129274B2 (ja) 半導体記憶装置
JP4195715B2 (ja) 半導体記憶装置
JP5661992B2 (ja) 積層されたｎａｎｄ型抵抗性メモリセルストリングを含む不揮発性メモリ素子及びその製造方法
JP5722180B2 (ja) 不揮発性記憶装置
JP5662237B2 (ja) 半導体記憶装置
EP1455363B1 (en) Non-volatile semiconductor memory device
JP4881400B2 (ja) 不揮発性半導体記憶装置、及びそのスクリーニング方法
JP4834542B2 (ja) 半導体装置
KR101144440B1 (ko) 비휘발성 메모리 및 그 제조방법
US8963115B2 (en) Memory device and method of manufacturing memory device
JP2008146740A (ja) 半導体記憶装置
JP2008016098A (ja) 半導体記憶装置
CN102263122B (zh) 非易失性存储装置
JP2006514440A (ja) 相変化メモリ装置
US10355129B2 (en) Vertical transistors with sidewall gate air gaps and methods therefor
JP6180549B2 (ja) 半導体記憶装置およびその製造方法
JP2015103271A (ja) 記憶装置及び記憶装置の制御方法
US10541273B2 (en) Vertical thin film transistors with isolation
KR100723569B1 (ko) 상 변화 메모리 장치
TW201545279A (zh) 非揮發性半導體記憶體
US11744088B2 (en) Memory device
JP2022189117A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120529

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120619