JP2008244218A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2008244218A JP2008244218A JP2007083875A JP2007083875A JP2008244218A JP 2008244218 A JP2008244218 A JP 2008244218A JP 2007083875 A JP2007083875 A JP 2007083875A JP 2007083875 A JP2007083875 A JP 2007083875A JP 2008244218 A JP2008244218 A JP 2008244218A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- stress relaxation
- layer
- relaxation layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】実施形態に係る半導体装置は、電極5を有する配線層7と、電極5に接続された導体バンプ6と、配線層7の一部領域上に設けられた応力緩和層1aと、を有する半導体チップを備えている。配線層7の上記一部領域は、導体バンプ6の周囲の領域である。
【選択図】図1
Description
(第1実施形態)
距離13a:約50μm
距離13b:約70μm(応力緩和層の厚さが20μmの場合)
(第2実施形態)
1b 絶縁膜
1c 絶縁膜
1d 応力緩和層
2 接着層
3 バリアメタル
4 表面保護膜
5 電極
6 導体バンプ
7 配線層
8 半導体基板
9 レジスト
10 電極
11 ソルダーレジスト
12 フラックス
14 開口部
15 開口部
16 実装基板
17 アンダーフィル樹脂
Claims (9)
- 電極を有する配線層と、
前記電極に接続された導体バンプと、
前記配線層の一部領域上に設けられた応力緩和層と、を有する半導体チップを備え、
前記配線層の前記一部領域は、前記導体バンプの周囲の領域であることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記応力緩和層は、開口部を有しており、
前記導体バンプは、前記応力緩和層の前記開口部を通じて、前記電極に接続されている半導体装置。 - 請求項1または2に記載の半導体装置において、
前記応力緩和層は、前記導体バンプの前記周囲の全体を包囲している半導体装置。 - 請求項1乃至3いずれかに記載の半導体装置において、
前記応力緩和層は、第1の絶縁膜と、前記第1の絶縁膜上に設けられた第2の絶縁膜とを含んでおり、
前記第1および第2の絶縁膜は、相異なる弾性率を有する半導体装置。 - 請求項4に記載の半導体装置において、
前記第2の絶縁膜の弾性率は、前記第1の絶縁膜の弾性率よりも小さい半導体装置。 - 請求項1乃至5いずれかに記載の半導体装置において、
前記半導体チップは、前記電極と前記導体バンプとの間に設けられたバリアメタルを更に有し、
前記バリアメタルの側面と前記応力緩和層の側面とは、互いに揃っている半導体装置。 - 請求項1乃至6いずれかに記載の半導体装置において、
前記半導体チップは、前記配線層上に設けられ、前記電極を覆う表面保護膜を更に有し、
前記応力緩和層は、前記表面保護膜を介して前記配線層上に設けられている半導体装置。 - 請求項7に記載の半導体装置において、
前記応力緩和層の弾性率は、前記表面保護膜の弾性率よりも小さい半導体装置。 - 請求項1乃至8いずれかに記載の半導体装置において、
前記導体バンプを介して前記半導体チップが実装された実装基板を更に備え、
前記半導体チップと前記実装基板との間隙にアンダーフィル樹脂が充填されている半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007083875A JP4812673B2 (ja) | 2007-03-28 | 2007-03-28 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007083875A JP4812673B2 (ja) | 2007-03-28 | 2007-03-28 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008244218A true JP2008244218A (ja) | 2008-10-09 |
JP4812673B2 JP4812673B2 (ja) | 2011-11-09 |
Family
ID=39915178
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007083875A Expired - Fee Related JP4812673B2 (ja) | 2007-03-28 | 2007-03-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4812673B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010122037A (ja) * | 2008-11-19 | 2010-06-03 | Denso Corp | 圧力センサ |
JP2012253058A (ja) * | 2011-05-31 | 2012-12-20 | Mitsubishi Electric Corp | 半導体装置 |
JP2017220659A (ja) * | 2016-06-08 | 2017-12-14 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | ファン−アウト半導体パッケージ |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5578549A (en) * | 1978-12-08 | 1980-06-13 | Nippon Denso Co Ltd | Semiconductor device |
JPH06177134A (ja) * | 1992-12-04 | 1994-06-24 | Sony Corp | 電子部品のバンプ構造 |
WO2000055898A1 (fr) * | 1999-03-16 | 2000-09-21 | Seiko Epson Corporation | Dispositif a semi-conducteur, son procede de fabrication, carte de circuit et dispositif electronique |
JP2005191604A (ja) * | 1997-01-17 | 2005-07-14 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JP2005268442A (ja) * | 2004-03-17 | 2005-09-29 | Toshiba Corp | 半導体装置およびその製造方法 |
-
2007
- 2007-03-28 JP JP2007083875A patent/JP4812673B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5578549A (en) * | 1978-12-08 | 1980-06-13 | Nippon Denso Co Ltd | Semiconductor device |
JPH06177134A (ja) * | 1992-12-04 | 1994-06-24 | Sony Corp | 電子部品のバンプ構造 |
JP2005191604A (ja) * | 1997-01-17 | 2005-07-14 | Seiko Epson Corp | 半導体装置及びその製造方法 |
WO2000055898A1 (fr) * | 1999-03-16 | 2000-09-21 | Seiko Epson Corporation | Dispositif a semi-conducteur, son procede de fabrication, carte de circuit et dispositif electronique |
JP2005268442A (ja) * | 2004-03-17 | 2005-09-29 | Toshiba Corp | 半導体装置およびその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010122037A (ja) * | 2008-11-19 | 2010-06-03 | Denso Corp | 圧力センサ |
JP2012253058A (ja) * | 2011-05-31 | 2012-12-20 | Mitsubishi Electric Corp | 半導体装置 |
JP2017220659A (ja) * | 2016-06-08 | 2017-12-14 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | ファン−アウト半導体パッケージ |
Also Published As
Publication number | Publication date |
---|---|
JP4812673B2 (ja) | 2011-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10026707B2 (en) | Wafer level package and method | |
JP4803844B2 (ja) | 半導体パッケージ | |
US7476564B2 (en) | Flip-chip packaging process using copper pillar as bump structure | |
JP5658442B2 (ja) | 電子部品とその製造方法 | |
US8492896B2 (en) | Semiconductor apparatus and semiconductor apparatus unit | |
US8569162B2 (en) | Conductive bump structure on substrate and fabrication method thereof | |
JP4403407B2 (ja) | 半導体装置およびその製造方法 | |
JP2006294692A (ja) | 半導体装置およびその製造方法 | |
JP2012054353A (ja) | 半導体装置 | |
JP2012028708A (ja) | 半導体装置 | |
JP2010177596A (ja) | 半導体モジュールおよびその製造方法、ならびに携帯機器 | |
JP5272729B2 (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
JP2010192747A (ja) | 半導体装置 | |
US9524944B2 (en) | Method for fabricating package structure | |
JP4812673B2 (ja) | 半導体装置 | |
WO2015198838A1 (ja) | 半導体装置およびその製造方法 | |
JP2008047732A (ja) | 半導体装置及びその製造方法 | |
JP2012174791A (ja) | 配線基板およびその製造方法ならびに半導体装置 | |
JP5280650B2 (ja) | 半導体装置 | |
JP2000164617A (ja) | チップサイズパッケージおよびその製造方法 | |
JP2010157544A (ja) | 半導体装置及びその製造方法、並びに電子機器 | |
JP5243734B2 (ja) | 半導体装置 | |
JP5082333B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2004281880A (ja) | 半導体装置の製造方法、半導体装置、及び電子機器 | |
JP5656301B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091211 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110816 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110823 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |