JP2008243886A - 半導体装置およびそれに用いる中継配線基板 - Google Patents
半導体装置およびそれに用いる中継配線基板 Download PDFInfo
- Publication number
- JP2008243886A JP2008243886A JP2007078430A JP2007078430A JP2008243886A JP 2008243886 A JP2008243886 A JP 2008243886A JP 2007078430 A JP2007078430 A JP 2007078430A JP 2007078430 A JP2007078430 A JP 2007078430A JP 2008243886 A JP2008243886 A JP 2008243886A
- Authority
- JP
- Japan
- Prior art keywords
- connection
- terminal
- inter
- lead
- electrode pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】ユーザ端子の配列の変更に対して、比較的低コストにて対応することが可能な汎用性の高い半導体装置を提供する。
【解決手段】中継配線基板20の略中央に形成されたダイパッド22上には、平面視矩形状を有し各辺近傍に複数の電極パッド15,15a,15bが配設されたIC10が接合されている。ダイパッド22の周辺部には、IC10の複数の電極パッド15,15a,15bとそれぞれ対応するIC接続端子23,23a,23bが、配設されている。中継配線基板20の周辺部近傍にはリード接続端子25,25a,25bが形成されていて、それぞれ対応する端子間配線24,24a,24bにより接続されている。このうち、IC接続端子23a,23bとそれぞれ対応するリード接続端子25a,25bとは、端子間配線24a,24bが端子間配線交差部D1において絶縁膜29を介して交差されていることにより配列が入れ換えられている。
【選択図】図2
【解決手段】中継配線基板20の略中央に形成されたダイパッド22上には、平面視矩形状を有し各辺近傍に複数の電極パッド15,15a,15bが配設されたIC10が接合されている。ダイパッド22の周辺部には、IC10の複数の電極パッド15,15a,15bとそれぞれ対応するIC接続端子23,23a,23bが、配設されている。中継配線基板20の周辺部近傍にはリード接続端子25,25a,25bが形成されていて、それぞれ対応する端子間配線24,24a,24bにより接続されている。このうち、IC接続端子23a,23bとそれぞれ対応するリード接続端子25a,25bとは、端子間配線24a,24bが端子間配線交差部D1において絶縁膜29を介して交差されていることにより配列が入れ換えられている。
【選択図】図2
Description
本発明は、半導体素子と、外部接続端子部を有する複数の接続リードとを中継配線基板を介して接続する構成の半導体装置、およびそれに用いる中継配線基板に関する。
近年、電子機器の小型化および高機能化がますます進展するのに伴って、電子機器に搭載される半導体装置の小型化および高集積化の要求が高まっている。このような要求に応える半導体装置として、SOP(Small Outline Package)やQFP(Quad Flat Package)などの樹脂封止型半導体装置(ICパッケージ)が例えば特許文献1に記載されている。
特許文献1に記載の半導体装置は、複数の電極パッドが形成された半導体素子(半導体チップ)と、電極パッドと対応する複数の接続リード(リードフレーム)と、複数の電極パッドと接続リードとの接続を中継する中継配線基板(絶縁基板上に配線層を形成したダイパッド)と、を有している。接続リードは、電極パッドが接合された中継配線基板の配線層と接続される内部接続端子部(インナーリード)と、電子機器のマザーボードなどの外部基板との接続に供するユーザ端子としての外部接続端子部とを含んでいる。半導体素子は、電極パッド形成面を下向きにして中継配線基板上に配置され、各電極パッドが対応する配線層の半導体接続端子にバンプを介して接続される所謂フリップチップ実装法により実装されている。各電極パッドが接合された配線層と、該電極パッドに対応する接続リードの内部接続端子部とはボンディングワイヤにより接続されている。そして、半導体装置は、各接続リードの外部接続端子部を外部に露出させた状態で、封止樹脂(レジン)により封止されている。
上記した構成の半導体装置は、樹脂封止された本体のサイズや接続リードの本数およびユーザ端子となる外部接続端子部の位置などが規格化された汎用の樹脂封止型半導体装置として利用されることが多い。汎用の樹脂封止型半導体装置においては、半導体装置が搭載される電子機器側の外部実装基板の仕様に合わせる必要があるが、中継配線基板は半導体素子の電極パッドと接合された配線層の各々の配線パターンが、配列をそのままにして中継配線基板の外側に広げるように形成され、それぞれが対応する接続リードに接続されている。このため、ユーザ端子が実装される外部実装基板の実装端子の配列が半導体素子の電極パッドの配列と異なった場合に、半導体素子の電極パッドの配列を変更しなければならなくなる。半導体素子の電極パッドの配列を変更するには、半導体用フォトマスクを新規に用意しなければならず、比較的高いコストと時間がかかるという課題があった。
上記課題を解決するために、本発明では、ユーザ端子の配列の変更に対して、比較的低コストにて対応することが可能な汎用性の高い半導体装置およびそれに用いる中継配線基板を提供することにある。
上記課題を解決するために、本発明の半導体装置は、複数の電極パッドが形成された半導体素子と、複数の電極パッドと対応する接続リードと、複数の電極パッドと接続リードとの接続を中継する中継配線基板と、を有し、中継配線基板は、複数の電極パッドと対応して接続される半導体接続端子と、複数の接続リードと対応して接続されるリード接続端子と、半導体接続端子と対応するリード接続端子とをそれぞれ接続する端子間配線と、を有し、複数の接続リードは、リード接続端子と対応して接続される内部接続端子部と、外部との接続に供する外部接続端子部とを含む半導体装置であって、中継配線基板は、端子間配線が絶縁体を介して交差する端子間配線交差部を有していることを特徴とする。
この構成によれば、中継配線基板上において、半導体素子の複数の電極パッドに対応する半導体接続端子の配列と複数の接続リードと対応するリード接続端子の配列とを端子間配線交差部により並び換えることができる。これにより、半導体装置のユーザ端子となる接続リードの外部接続端子部の配列を変更する必要が生じた場合に、中継配線基板の端子間配線パターンを変更することにより対応することが可能になるので、半導体素子の電極パッドの配列を変更する必要がない。したがって、ユーザ端子の配列の変更に対して、比較的低コストにて対応することが可能な汎用性の高い半導体装置を提供することができる。
本発明の半導体装置では、接続リードが形成されたリードフレームが用いられていることが好ましい。
この構成によれば、リードフレームに複数の半導体装置に対応する接続リードを形成することにより、複数の半導体装置を一括または連続して効率よく製造することができる。
本発明の半導体装置は、少なくとも半導体素子および電極パッドと接続リードとが中継配線基板を介して接続された各接続部分が、封止樹脂により覆われ且つ外部接続端子部が外部に露出された状態で樹脂封止されていることを特徴とする。
この構成によれば、ユーザ端子の変更に柔軟に対応できる汎用性の高い樹脂封止型の半導体装置を提供することができる。
本発明の中継配線基板は、複数の電極パッドが形成された半導体素子と、複数の電極パッドと対応する接続リードと、複数の電極パッドと接続リードとの接続を中継する中継配線基板と、を有し、中継配線基板は、複数の電極パッドと対応して接続される半導体接続端子と、複数の接続リードと対応して接続されるリード接続端子と、半導体接続端子と対応するリード接続端子とをそれぞれ接続する端子間配線と、を有し、前記複数の接続リードは、リード接続端子と対応して接続される内部接続端子部と、外部との接続に供する外部接続端子部とを含む半導体装置用の中継配線基板であって、端子間配線が絶縁体を介して交差する端子間配線交差部を有していることを特徴とする。
上記構成の半導体装置用の中継配線基板によれば、半導体素子の複数の電極パッドに対応する半導体接続端子の配列と、複数の接続リードと対応するリード接続端子の配列とを、端子間配線交差部により並び換えることができる。これにより、半導体装置のユーザ端子となる接続リードの外部接続端子部の配列を変更する必要が生じた場合に、半導体素子の電極パッドの配列を変更することなく、中継配線基板の端子間配線パターンを変更することにより対応することが可能になる。したがって、ユーザ端子の配列の変更に対して、比較的低コストにて対応することが可能な汎用性の高い半導体装置の提供に供する。
以下、本発明を樹脂封止型の半導体装置に具体化した実施の形態について図面に従って説明する。
図1は、本実施形態に係る半導体装置1の概略構造を説明する図であり、図1(a)は模式平面図、同図(b)は図1(a)のA−A線模式断面図である。なお、図1(a)では、内部構造を説明する便宜上、半導体装置1を封止する封止樹脂9の上側の一部を切り開いて図示している。図2は、本発明の半導体装置に搭載される中継配線基板20の概略構成を説明するための図であり、図2(a)は模式平面図、同図(b)は図2(a)の端子間配線交差部D1のb−b線部分断面図である。なお、図2(a)では、図1で説明し切れない細部の構成を説明する便宜上、半導体素子としてのIC10が搭載されて接続された状態を図示している。
図1において、半導体装置1は、搭載パッド部3と複数の接続リード5および接続リード5a,5bとを有するリードフレーム2を備えている。搭載パッド部3上には、略中央にIC10が接合された中継配線基板20が搭載されている。中継配線基板20上には、搭載パッド部3を囲むように配設されたIC接続端子23a,23bを含む複数のIC接続端子23と、中継配線基板20の周辺部近傍に配設されたリード接続端子25a,25bを含む複数のリード接続端子25が形成されている。IC接続端子23,23a,23bとそれぞれに対応するリード接続端子25,25a,25bとは、端子間配線24,24a,24bにより接続されている。
IC10上に配設された複数の電極パッド(詳細は後述する)は、対応するIC接続端子23,23a,23bにボンディングワイヤ96により接続されている。また、中継配線基板20の周辺部にはリード接続端子25,25a,25bが配設されている。IC接続端子23,23a,23bと対応するリード接続端子25,25a,25bとは、端子間配線24,24a,24bにより接続されている。
IC10の各電極パッドと対応して接続された複数のIC接続端子23と、対応するリード接続端子25,25a,25bとは、同じ配列にて中継配線基板20上の中央部分から周辺部分に向けて広がるように配設され、それぞれが端子間配線24により接続されている。一方、IC接続端子23a,23bと対応するリード接続端子25a,25bとは、それぞれを接続する端子間配線24a,24bが端子間配線交差部D1において絶縁された状態で交差している。これにより、IC接続端子23a,23bと対応するリード接続端子25a,25bとは配列が入れ換えられている。
複数のリード接続端子25およびリード接続端子25a,25bは、複数の接続リード5の内部接続端子部6および接続リード5a,5bの内部接続端子部6a,6bとそれぞれ対応させてボンディングワイヤ98により接続されている。これにより、IC10の各電極パッドと対応して接続された複数のIC接続端子23と対応する接続リード5とは、同じ配列にて接続されている。これに対して、IC接続端子23a,23bと対応する接続リード5a,5bは、端子間配線24a,24bが端子間配線交差部D1において交差していることにより、配列が入れ換えられている。
複数のリード接続端子25およびリード接続端子25a,25bは、その近傍に配置された対応する接続リード5,5a,5bの内部接続端子部6,6a,6bにボンディングワイヤ98によりそれぞれ接続されている。内部接続端子部6,6a,6bを一端部分とした各接続リード5,5a,5bは半導体装置1の外周に向かってそれぞれ延出され、他端部にユーザ端子としての外部接続端子部7,7a,7bをそれぞれ有している。
半導体装置1は、外部接続端子部7,7a,7bを外部に露出した状態で封止樹脂9により樹脂封止されている。本実施形態の半導体装置1は、封止樹脂9による外形が平面視で略矩形状を有し、外周の四方向にそれぞれ複数の接続リード5および接続リード5a,5bが封止樹脂9から露出されて形成された所謂QFPタイプの半導体装置1となっている。
(リードフレーム)
リードフレーム2は、一枚の合金からなるシート状リードフレームに複数連設されるように形成される。そして、このシート状リードフレーム上に複数個の半導体装置1を連続させて形成したのち、各個片のリードフレーム2の外形位置で切断して分割することにより個片の半導体装置1を複数個一括して得るものである。なお、リードフレーム2に通常用いられる合金素材には、例えば、42アロイ等のFe(鉄)合金、あるいはCu−Sn,Sn−Zn,Cu−Ni等のCu(銅)合金、あるいはこれらに第3の元素を添加した三元合金等がある。
リードフレーム2は、一枚の合金からなるシート状リードフレームに複数連設されるように形成される。そして、このシート状リードフレーム上に複数個の半導体装置1を連続させて形成したのち、各個片のリードフレーム2の外形位置で切断して分割することにより個片の半導体装置1を複数個一括して得るものである。なお、リードフレーム2に通常用いられる合金素材には、例えば、42アロイ等のFe(鉄)合金、あるいはCu−Sn,Sn−Zn,Cu−Ni等のCu(銅)合金、あるいはこれらに第3の元素を添加した三元合金等がある。
リードフレーム2は、シート状の合金素材にエッチング加工やプレス加工を施すことにより画定されて形成された接続リード5a,5bを含む複数の接続リード5と、IC10が接合された中継配線基板20が搭載される搭載パッド部3とを有している。本実施形態のリードフレーム2は、略中央に平面視略矩形状の搭載パッド部3が設けられている。搭載パッド部3は、該搭載パッド部3の各コーナー部を基部としてリードフレーム2の周辺側に延出させて形成された複数の支持リード8により支持されている。
また、リードフレーム2には、一端部が搭載パッド部3から所定の隙間を設けて形成され他端がリードフレーム2の外周に向けて延出されて形成された接続リード5a,5bを含む複数の接続リード5が、搭載パッド部3外周の各辺においてそれぞれ所定の間隔を設けて形成されている。各接続リード5,5a,5bは、搭載パッド部3側の一端部に中継配線基板20を介してIC10に接続される内部接続端子部6,6a,6bを有し、他端部に半導体装置1の外側に露出して外部実装基板との接続に供する外部接続端子部7,7a,7bを有している。各接続リード5,5a,5bは、封止樹脂9内の内部接続端子部6,6a,6bから封止樹脂9の外側に略水平に延出されてから一旦下方に屈曲され、再び水平方向に屈曲されて外部接続端子部7,7a,7bが形成されている。
(中継配線基板)
次に、中継配線基板20について図2に沿って詳細に説明する。
図2において、中継配線基板20は、ポリイミドやガラスエポキシ樹脂などの絶縁性樹脂からなる絶縁基材21上に貼り合せた銅などの金属箔を、フォトリソグラフィなどによりパターニングすることにより形成されたパッド部および複数の配線パターンを有している。
次に、中継配線基板20について図2に沿って詳細に説明する。
図2において、中継配線基板20は、ポリイミドやガラスエポキシ樹脂などの絶縁性樹脂からなる絶縁基材21上に貼り合せた銅などの金属箔を、フォトリソグラフィなどによりパターニングすることにより形成されたパッド部および複数の配線パターンを有している。
本実施形態の中継配線基板20は、略中央に、IC10よりも大きく形成された矩形状のダイパッド22を有している。本実施形態においてダイパッド22上に搭載される矩形状のIC10の各辺近傍には、電極パッド15a,15bを含む複数の電極パッド15がそれぞれ配設されている。
ダイパッド22の周辺部には、IC10の複数の電極パッド15および電極パッド15a,15bとそれぞれに対応する複数のIC接続端子23およびIC接続端子23a,23bが、ダイパッド22から所定の間隔を設けた位置に配設されている。また、中継配線基板20の周辺部近傍には、複数のIC接続端子23およびIC接続端子23a,23bとそれぞれに対応するリード接続端子25およびリード接続端子25a,25bが形成されている。
IC接続端子23およびIC接続端子23a,23bとそれぞれに対応するリード接続端子25およびリード接続端子25a,25bとは、複数の端子間配線24および端子間配線24a,24bによりそれぞれ接続されている。このうち、IC10の複数の電極パッド15とそれぞれ対応するIC接続端子23およびリード接続端子25は、IC10の電極パッド15の配列をそのまま周辺部に広げるように配置されて形成されている。一方、IC10の電極パッド15a,15bに接続されるIC接続端子23a,23bとそれぞれ対応するリード接続端子25a,25bとは、端子間配線24a,24bが端子間配線交差部D1で交差されていることにより配列が入れ換えられて配設されている。
図2(a)に楕円形の想像線にて囲まれた領域として図示する端子間配線交差部D1は、図中矢印の方向からみた模式断面図である図2(b)に示す断面構造を有している。電極パッド15bと接続されるIC接続端子23bから、隣接するIC接続端子23aが配置された方向と略直交する方向に向かって形成された端子間配線24bは、端子間配線交差部D1を通過した位置でIC接続端子23a側の方向に略直角に曲げられ、さらに中継配線基板20の周辺部に向かって略直角に曲げられて形成されて、リード接続端子25bに接続されている。また、端子間配線交差部D1の端子間配線24b上には、絶縁性樹脂からなるソルダーレジスト膜などの絶縁膜29が形成されている。
一方、電極パッド15aに接続されるIC接続端子23aから端子間配線交差部D1に向かって形成された端子間配線24aは、絶縁膜29に覆われた端子間配線24bと交差しない位置を終端として形成されている。端子間配線24bを挟んだ端子間配線24aの反対側の位置からは端子間配線24’aが形成されていて、中継配線基板20の周辺部に配設されたリード接続端子25aに接続されている。
端子間配線交差部D1において、端子間配線24aと端子間配線24’aとは、導電性ペーストなどを絶縁膜29上にのり上げるように塗布して固化させることにより形成された端子間配線膜28によって接続されている。端子間配線膜28の形成には、導電性ペーストをスクリーン印刷法やディスペンサにより塗布する方法、あるいは微小液滴化した導電性ペーストをインクジェット方式などの液滴吐出法により塗布する方法などを用いることができる。以上説明した構成により、端子間配線24aと端子間配線膜28および端子間配線24’aにより形成された一つの端子間配線は、絶縁膜29により絶縁された状態で端子間配線24b上を交差し、IC接続端子23aとリード接続端子25aとを接続している。
以下、上記の実施形態の効果を記載する。
(1)上記実施形態では、中継配線基板20に、端子間配線24aと端子間配線24bを絶縁膜29を介して交差させる端子間配線交差部D1を形成した。これにより、IC10の電極パッド15a,15bのそれぞれと同じ配列にて接続されたIC接続端子23a,23bと、外部接続端子部7a,7bを有する接続リード5a,5bにそれぞれ接続されるリード接続端子25a,25bとの配列を入れ換える構成とした。
この構成によれば、中継配線基板20の端子間配線交差部D1により、IC10の電極パッド15a,15bの配列に対して、半導体装置1のユーザ端子となる接続リード5a,5bの外部接続端子部7a,7bの配列の並び替えを行なうことができる。これにより、半導体装置1のユーザ端子の配列をIC10の複数の電極パッドの配列と異なる配列に変更する必要が生じた場合に、IC10の電極パッドの配列を変更する必要がなくなる。したがって、ユーザ端子の配列の変更に対して比較的低コストにて対応することが可能な、汎用性の高い半導体装置1を提供することができる。
(2)本発明の半導体装置1では、IC10の各電極パッド15,15a,15bとユーザ端子である外部接続端子部7,7a,7bとの電気信号の入出力に供する複数の接続リード5,5a,5bが形成されたリードフレーム2を用いた。
この構成によれば、リードフレーム2に複数の半導体装置1に対応する接続リードを形成することにより、複数の半導体装置1を一括または連続して効率よく製造することができる。
本発明の半導体装置1は、ユーザ端子となる複数の接続リード5,5a,5bの外部接続端子部7,7a,7bを外部に露出させた状態で封止樹脂9により樹脂封止した樹脂封止型の半導体パッケージとして構成した。そして、上記した構成の中継配線基板20の端子間配線交差部D1により、IC10の電極パッド15a,15bの配列に対して、それぞれに接続されるユーザ端子である外部接続端子部7a,7bの配列を入れ換えられるようにした。
この構成により、半導体装置1のユーザごとのユーザ端子の配列の要求に対して柔軟に且つ比較的容易に対応できるので、汎用性の高い樹脂封止型の半導体装置1を提供することができる。
(変形例1)
上記実施形態の中継配線基板20は片面配線基板であり、端子間配線交差部D1において、端子間配線24bと、該端子間配線24bを挟んで接触しない位置にそれぞれ設けられた端子間配線24aおよび端子間配線24’aとを基材21上に予めパターニングした。そして、端子間配線24b上に絶縁膜29を形成し、該絶縁膜29上に形成された端子間配線膜28により端子間配線24aと端子間配線24’aとを接続して端子間配線24bとの端子間配線交差部D1を形成したが、これに限らない。中継配線基板に多層配線基板を用いて、層内配線および層間配線により端子間配線交差部を形成する構成としてもよい。
上記実施形態の中継配線基板20は片面配線基板であり、端子間配線交差部D1において、端子間配線24bと、該端子間配線24bを挟んで接触しない位置にそれぞれ設けられた端子間配線24aおよび端子間配線24’aとを基材21上に予めパターニングした。そして、端子間配線24b上に絶縁膜29を形成し、該絶縁膜29上に形成された端子間配線膜28により端子間配線24aと端子間配線24’aとを接続して端子間配線24bとの端子間配線交差部D1を形成したが、これに限らない。中継配線基板に多層配線基板を用いて、層内配線および層間配線により端子間配線交差部を形成する構成としてもよい。
図3は、二層構造の中継配線基板40を説明する図であり、図3(a)は模式平面図、同図(b)は図3(a)の端子間配線交差部D2のd−d線部分断面図である。なお、図3(a)では、説明の便宜上IC10が搭載されて接続された状態を図示している。
図3において、中継配線基板40は、絶縁性樹脂からなる基材51a上に金属配線パターンが形成された第1層基板51と、基材52a上に金属配線パターンが形成された第2層基板52とがこの順に積層された多層配線基板41により構成されている。
第2層基板52上の略中央に形成されたダイパッド42の周辺部には、IC10の複数の電極パッド15および電極パッド15a,15bと同じ配列にて配設された複数のIC接続端子43およびIC接続端子43a,43bが、ダイパッド42から所定の間隔を設けて形成されている。また、第2層基板52の周辺部近傍には、複数のIC接続端子43およびIC接続端子43a,43bとそれぞれ対応するリード接続端子45,45a,45bが形成されている。IC10の複数の電極パッド15とそれぞれ対応するIC接続端子43およびリード接続端子45は、IC10の電極パッド15の配列をそのまま周辺部に広げるように配置されて形成されている。
電極パッド15bと接続されるIC接続端子43bから、隣接するIC接続端子43aが配置された方向と略直交する方向に向かって形成された端子間配線44bは、図中d−d線で示す端子間配線交差部D2を通過した位置でIC接続端子43a側の方向に略直角に曲げられ、さらに中継配線基板40の周辺部に向かって略直角に曲げられて形成され、リード接続端子45bに接続されている。
電極パッド15aに接続されるIC接続端子43aから図中の端子間配線交差部D2に向かって形成された端子間配線44aは、端子間配線44bと交差しない位置に形成された第1の上側導通端子46aに接続されている。また、端子間配線44bを挟んだ第1の上側導通端子46aの反対側の位置には第2の上側導通端子47aが形成されている。第2の上側導通端子47aの端子間配線44bの反対側の端部からは端子間配線44’aが形成されていて、中継配線基板40の周辺部に配設されたリード接続端子45aに接続されている。
図3(b)に示すように、第1の上側導通端子46aの直下の第1層基板51上には、第1の下側接続端子56aが形成されている。第1の上側導通端子46aと第1の下側接続端子56aは、第1の上側導通端子46a直下の基材52aに貫設されたビア孔内に金属ビアが埋設されて形成された層間配線であるビア58aにより接続されている。また、第2の上側導通端子47aの直下の第1層基板51上には第2の下側接続端子57aが形成されている。第2の上側導通端子47aと第2の下側接続端子57aは、第2の上側導通端子47a直下の基材52aに貫設されたビア孔内に金属ビアが埋設されて形成されたビア58aにより接続されている。第1の下側接続端子56aと第2の下側接続端子57aとは、基材51a上に設けられた端子間配線54aにより接続されている。以上述べた構成により、図中の端子間配線交差部D2が形成されている。
この構成によれば、第2層基板52の絶縁性樹脂からなる基材52aにより、端子間配線交差部D2において交差する端子間配線44bと端子間配線54aとが確実に絶縁される。これにより、端子間配線交差部D2で交差する端子間配線が短絡することのない中継配線基板40が提供できるので、高信頼性を有する半導体装置の提供に供する。
以上、発明者によってなされた本発明の実施の形態について具体的に説明したが、本発明は上記した実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の変更を加えることが可能である。
例えば、上記実施形態では、IC10の電極パッド15,15a,15bとそれぞれ対応する中継配線基板20のIC接続端子23,23a,23bとを、ワイヤボンディング法を用いてボンディングワイヤ98により接続する構成とした。これに限らず、ICの電極パッドに金バンプなどの突起状電極を形成し、中継配線基板上のIC接続端子とフリップチップ実装する方法や、中継配線基板としてTAB用配線基板を用いて所謂TAB実装方式によりICを実装する方法などを採用することもできる。
1…半導体装置、2…リードフレーム、3…搭載パッド部、5,5a,5b…接続リード、6,6a,6b…内部接続端子部、7,7a,7b…外部接続端子部、9…封止樹脂、20,40…中継配線基板、21…絶縁基材、23,23a,23b,43,43a,43b…半導体接続端子としてのIC接続端子、24,24a,24b,24’a,44a,44b…端子間配線、25,25a,25b,45,45a,45b…リード接続端子、28…端子間配線の一部としての端子間配線膜、29…絶縁体としての絶縁膜、46a…端子間配線の一部としての第1の上側導通端子、47a…端子間配線の一部としての第2の上側導通端子、52a…絶縁体としての基材、58a…端子間配線の一部としてのビア、96,98…ボンディングワイヤ、D1,D2…端子間配線交差部。
Claims (4)
- 複数の電極パッドが形成された半導体素子と、前記複数の電極パッドと対応する接続リードと、前記複数の電極パッドと前記接続リードとの接続を中継する中継配線基板と、を有し、
前記中継配線基板は、前記複数の電極パッドと対応して接続される半導体接続端子と、前記複数の接続リードと対応して接続されるリード接続端子と、前記半導体接続端子と対応するリード接続端子とをそれぞれ接続する端子間配線と、を有し、
前記複数の接続リードは、前記リード接続端子と対応して接続される内部接続端子部と、外部との接続に供する外部接続端子部とを含む半導体装置であって、
前記中継配線基板は、前記端子間配線が絶縁体を介して交差する端子間配線交差部を有していることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記接続リードが形成されたリードフレームが用いられていることを特徴とする半導体装置。 - 請求項1または2に記載の半導体装置において、
少なくとも前記半導体素子および前記電極パッドと前記接続リードとが前記中継配線基板を介して接続された各接続部分が、封止樹脂により覆われ且つ前記外部接続端子部が外部に露出された状態で樹脂封止されていることを特徴とする半導体装置。 - 複数の電極パッドが形成された半導体素子と、前記複数の電極パッドと対応する接続リードが形成されたリードフレームと、前記複数の電極パッドと前記接続リードとの接続を中継する中継配線基板と、を有し、前記中継配線基板は、前記複数の電極パッドと対応して接続される半導体接続端子と、前記複数の接続リードと対応して接続されるリード接続端子と、前記半導体接続端子と対応するリード接続端子とをそれぞれ接続する端子間配線と、を有し、前記複数の接続リードは、前記リード接続端子と対応して接続される内部接続端子部と、外部との接続に供する外部接続端子部とを含む半導体装置用の中継配線基板であって、
前記端子間配線が絶縁体を介して交差する端子間配線交差部を有していることを特徴とする半導体装置用の中継配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007078430A JP2008243886A (ja) | 2007-03-26 | 2007-03-26 | 半導体装置およびそれに用いる中継配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007078430A JP2008243886A (ja) | 2007-03-26 | 2007-03-26 | 半導体装置およびそれに用いる中継配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008243886A true JP2008243886A (ja) | 2008-10-09 |
Family
ID=39914910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007078430A Withdrawn JP2008243886A (ja) | 2007-03-26 | 2007-03-26 | 半導体装置およびそれに用いる中継配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008243886A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6477134A (en) * | 1987-09-18 | 1989-03-23 | Fujitsu Ltd | Method of assembling integrated circuit |
JP2001177050A (ja) * | 1999-12-20 | 2001-06-29 | Nec Corp | 半導体装置 |
JP2003168701A (ja) * | 2001-11-30 | 2003-06-13 | Mitsubishi Electric Corp | ワイヤボンディング用のリード、当該リードの形成方法、及び、半導体装置 |
JP2005129605A (ja) * | 2003-10-22 | 2005-05-19 | Ricoh Co Ltd | 配線基板及びそれを用いた半導体パッケージ |
-
2007
- 2007-03-26 JP JP2007078430A patent/JP2008243886A/ja not_active Withdrawn
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6477134A (en) * | 1987-09-18 | 1989-03-23 | Fujitsu Ltd | Method of assembling integrated circuit |
JP2001177050A (ja) * | 1999-12-20 | 2001-06-29 | Nec Corp | 半導体装置 |
JP2003168701A (ja) * | 2001-11-30 | 2003-06-13 | Mitsubishi Electric Corp | ワイヤボンディング用のリード、当該リードの形成方法、及び、半導体装置 |
JP2005129605A (ja) * | 2003-10-22 | 2005-05-19 | Ricoh Co Ltd | 配線基板及びそれを用いた半導体パッケージ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5524322B2 (ja) | 高密度コンタクトを有するリードレス集積回路パッケージ及びその製造方法 | |
KR100277308B1 (ko) | 반도체장치 | |
US7547963B2 (en) | Semiconductor device and its wiring method | |
TWI741021B (zh) | 導線架及電子組件裝置 | |
US20060049507A1 (en) | Semiconductor device and wire bonding chip size package therefor | |
JP3437477B2 (ja) | 配線基板および半導体装置 | |
JP4137929B2 (ja) | 半導体装置 | |
JP3695458B2 (ja) | 半導体装置、回路基板並びに電子機器 | |
US20060006504A1 (en) | Multilayer leadframe module with embedded passive component and method of fabricating the same | |
JP2006202997A (ja) | 半導体装置およびその製造方法 | |
JP2008243886A (ja) | 半導体装置およびそれに用いる中継配線基板 | |
JP3625714B2 (ja) | 半導体装置 | |
JP2007141947A (ja) | 半導体装置およびその製造方法 | |
JPH0517709B2 (ja) | ||
JP3728317B2 (ja) | 半導体装置とその製造方法 | |
JP4712426B2 (ja) | 半導体装置 | |
JP2009141229A (ja) | 半導体装置およびその製造方法 | |
JPH10150065A (ja) | チップサイズパッケージ | |
JP2007141969A (ja) | テープ配線基板およびその製造方法ならびに半導体装置 | |
JP4229086B2 (ja) | 半導体装置 | |
JP3737093B2 (ja) | 半導体装置 | |
KR101594495B1 (ko) | 볼 그리드 어레이 반도체 패키지의 범프 패드 구조 및 방법 | |
JPH11102991A (ja) | 半導体素子搭載フレーム | |
JP2009088110A (ja) | 半導体装置の実装構造 | |
JP2007081431A (ja) | 半導体素子とその製造方法及びそれを備えたワイヤボンディング・チップサイズ・パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100317 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101006 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20120316 |