JP2008228308A - ビルドインパッケージキャビティを有するイメージセンサモジュールおよびその方法 - Google Patents

ビルドインパッケージキャビティを有するイメージセンサモジュールおよびその方法 Download PDF

Info

Publication number
JP2008228308A
JP2008228308A JP2008065054A JP2008065054A JP2008228308A JP 2008228308 A JP2008228308 A JP 2008228308A JP 2008065054 A JP2008065054 A JP 2008065054A JP 2008065054 A JP2008065054 A JP 2008065054A JP 2008228308 A JP2008228308 A JP 2008228308A
Authority
JP
Japan
Prior art keywords
substrate
package
die
image sensor
rdl
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008065054A
Other languages
English (en)
Inventor
Wen-Kun Yang
ヤン ウェン−クン
Diann-Fang Lin
リン ディアン−ファン
Jui-Hsien Chang
チャン ジュイ−シェン
Tung-Chuan Wang
ワン トゥン−チュアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Chip Engineering Technology Inc
Original Assignee
Advanced Chip Engineering Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Chip Engineering Technology Inc filed Critical Advanced Chip Engineering Technology Inc
Publication of JP2008228308A publication Critical patent/JP2008228308A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)

Abstract

【課題】コネクタなしでＭＢと連結するイメージセンサモジュールを提供する。
【解決手段】上面内に形成されたパッケージ受入れキャビティおよび内側の導電トレース１０６を備えた基板１００と、パッケージ受入れキャビティ内に配置されたマイクロレンズ１１６を備えたダイ１０４を有するパッケージとを含むイメージセンサモジュール。パッケージおよび基板上に誘電体層が形成され、再配線導電層（ＲＤＬ）が誘電体層上に形成され、ＲＤＬは、ダイおよび導電トレースに結合され、誘電体層はマイクロレンズを露出するための開口部を有する。基板にレンズホルダ１１０が取り付けられ、レンズホルダは、レンズホルダの上部に取り付けられたレンズ１１２を有する。レンズとマイクロレンズとの間にフィルタ１１４が取り付けられる。構造体は、さらにレンズホルダ内側の基板上面に受動素子を含む。
【選択図】図１

Description

本発明の分野
本発明は、イメージセンサ構造、特に、ビルドインパッケージキャビティを有するイメージセンサモジュールおよびその方法に関する。
従来技術の説明
ディジタルビデオカメラは、家庭電化製品として開発が促進されている。半導体技術の急速な発展により、イメージセンサの用途は、デジタルスチルカメラまたは映画撮影用カメラに広く用いられる。消費者の要求は、軽量、多機能、および高解像度に向けられてきた。そのような要求に答えるために、カメラを製造する技術レベルは、改善されてきた。ＣＣＤまたはＣＭＯＳチップは、画像を取得するためのこれらのカメラに一般的であり、導電接着剤を用いてダイボンドされる。通常、ＣＣＤまたはＣＭＯＳの電極パッドは、メタルワイヤを用いてワイヤボンドされる。ワイヤボンディングは、センサモジュールのサイズを制限する。デバイスは、従来の樹脂の実装方法により形成される。
通常用いられる従来のイメージセンサデバイスは、ウェハ基板の表面に形成された数多くのフォトダイオードを有する。そのようなフォトアレイを形成する方法は、通常の当業者にはよく知られている。通常、ウェハ基板は、平坦な支持構造体上に取り付けられ、複数の電気接点に電気的に接続される。基板は、ワイヤを用いて支持構造体のボンドパッドに電気的に接続される。構造体は、それから、フォトダイオードの列に光を作用させられる光透過面を備えるパーケージに入れられる。比較的小さい歪または小さい色収差を備える平坦な画像を生成するためには、平坦な光軸面を生成するために配置された多数のレンズの設置を必要とする。これは、多数の高価な光学素子を必要とする。
さらに、半導体デバイスの分野において、継続的に、デバイスの密度は増加し、デバイスの寸法は縮小している。上で述べられたような状況に適応するために、そのような高密度デバイスのパッケージ化または相互接続の技術への要求もまた増加している。
従来は、フリップチップ（ｆｌｉｐ−ｃｈｉｐ）の取り付け方法において、ダイ表面上に多数のはんだバンプ（ｓｏｌｄｅｒ ｂｕｍｐｓ）が形成される。はんだバンプの形成は、はんだバンプの所望のパターンを生成するためのはんだマスク（ｓｏｌｄｅｒ ｍａｓｋ）を介して、はんだ複合材料（ｓｏｌｄｅｒ ｃｏｍｐｏｓｉｔｅ ｍａｔｅｒｉａｌ）を用いて実行される可能性がある。チップパッケージの機能は、配電（ｐｏｗｅｒ ｄｉｓｔｒｉｂｕｔｉｏｎ）、信号分配（ｓｉｇｎａｌ ｄｉｓｔｒｉｂｕｔｉｏｎ）、熱放散、保護、および支持などを含む。半導体が複雑になるにつれて、例えば、リードフレームパッケージ（ｌｅａｄ ｆｒａｍｅ ｐａｃｋａｇｅ）、フレックスパッケージ（ｆｌｅｘ ｐａｃｋａｇｅ）、リジッドパッケージ（ｒｉｇｉｄ ｐａｃｋａｇｅ）技術などの従来のパッケージ技術は、チップ上に高密度の要素を有するさらに小さいチップの生産要求に答えることができない。従来のパッケージ技術は、複数のダイをウェハ上でそれぞれのダイに分割し、それぞれをパッケージしなければならない。したがって、これらの技術は、製造工程に時間がかかる。チップパッケージ技術は、集積回路の進歩に非常に影響を受けるので、電子機器のサイズへの要求が厳しくなるにつれて、パッケージ技術への要求もそのようになる。上で述べた理由のために、今日、パッケージ技術の流れは、ボールグリッドアレイ（ＢＧＡ）、フリップチップ（ＦＣ−ＢＧＡ）、チップスケールパッケージ（ＣＳＰ）、ウェハレベルパッケージ（ＷＬＰ）に向いている。「ウェハレベルパッケージ」は、他の複数の工程段階と同様にウェハ上のすべてのパッケージ化およびすべての相互接続が、シンギュレーション（ｓｉｎｇｕｌａｔｉｏｎ）（ダイシング）されてチップ（ダイ）になる前に、実行されるという意味であると理解される。一般的に、すべての組立工程またはパッケージ化工程が完了した後、複数の半導体ダイを有するウェハから個々の半導体パッケージに分離される。ウェハレベルパッケージは、極めて優れた電気特性とともに極めて小さい寸法を有する。
ＷＬＰ技術は、ウェハ上でダイが作られてテストされ、その後に表面実装（ｓｕｒｆａｃｅ−ｍｏｕｎｔ）ラインにおいて組立のためにダイシングされる、進歩的なパッケージ化技術である。ウェハレベルパッケージ技術は、単体のチップまたはダイとして使用するのではなく、ウェハ全体を一つの対象物として使用するので、スクライビング工程を実行する前にパッケージ化およびテストが遂行されている。さらに、ＷＬＰは非常に進歩的な技術であるため、ワイヤボンディング、ダイマウント、そしてアンダーフィルの工程を省略することができる。ＷＬＰ技術を利用することによって、費用と製造時間を削減でき、得られるＷＬＰ構造体はダイと等しくなる。したがって、この技術は電子デバイスの小型化の要求を満たすことができる。
したがって、本発明は、パッケージのサイズおよびコストを低減するためのイメージセンサモジュールを提供する。
本発明の概要
本発明の目的は、ＢＧＡ／ＬＧＡ型用の「コネクタ」なしでＭＢと連結するイメージセンサモジュールを提供することである。
本発明の目的は、超薄型モジュールアプリケーション用のキャビティと、ＣＩＳモジュール用の小さな設置面積（形状因子）および単純な処理とを有するＰＣＢを備えたイメージセンサモジュールを提供することである。
本発明のさらなる目的は、はんだを吸い取ることによって再加工可能なイメージセンサモジュール提供することである。
本発明は、上面内に形成されたパッケージ受入れキャビティ（ｐａｃｋａｇｅ ｒｅｃｅｉｖｉｎｇ ｃａｖｉｔｙ）および内側に形成された導電トレースを備え、上部にコンタクトメタルが形成される、基板を提供すること、支持体に取り付けられた前記マイクロレンズ領域を有するダイを含むパッケージをピッキングし、前記キャビティに取り付けること、第１の物質をダイの周囲に充填し、ダイと同じ高さに維持すること、ダイ表面およびパッドを洗浄すること、支持体およびダイを覆って誘電体層を形成して、それから、Ｉ／Ｏパッドおよびダイのマイクロレンズ領域を開口すること、ダイおよび支持体上にＲＤＬを形成してファンアウト構造体を形成すること、次に、基板およびパッケージ上にステンシルプリンティングはんだペースト（ｓｔｅｎｃｉｌ ｐｒｉｎｔｉｎｇ ｓｏｌｄｅｒ ｐａｓｔｅ）を付着させること、ピックアンドプレースツールによって基板上に受動素子をピッキングし、配置すること、ＩＲリフローによって基板上の受動素子をはんだ付けすること、また、ＲＤＬおよび基板上にはんだブリッジ（バンプ）を形成して、コンタクトメタルを介してトレースとダイとを結合させること、基板上にレンズホルダを載置すること、を含む、イメージセンサモジュールパッケージを形成する方法を提供する。
本発明は、また、上面内に形成されたパッケージ受入れキャビティおよび内側に形成された導電トレースを備え、上部にコンタクトメタルが形成される、基板と、支持体に配置されたマイクロレンズを備えたダイを有するパッケージと、ダイの周囲に充填しダイと同一平面を維持する第１の物質と、ダイおよび支持体上に形成されマイクロレンズを露出するための開口部を有する誘電体層と、誘電体層上に形成される再配線導電層（ＲＤＬ）であって、第１のＲＤＬはダイおよび導電トレースに結合される、再配線導電層と、ＲＤＬ上に形成された保護誘電体層と、マイクロレンズを露出するための開口部を有することと、コンタクトメタルを介してトレースと通じるための保護誘電体層および基板上に形成されたはんだブリッジ（バンプ）と、上部にレンズが取り付けられたレンズホルダと、を含むイメージセンサモジュール構造を提供する。
注目すべきは、ＣＭＯＳイメージセンサ（ＣＩＳ）用のダイのマイクロレンズ領域を露出するため、誘電体層と上側の保護層の範囲に開口部が形成されることである。保護のためにコーティングＩＲフィルタを備えた透明カバーが、マイクロンレンズ領域を覆って選択的に形成される。
イメージセンサチップは、マイクロレンズ領域上を保護層（膜）によって覆われてきた。マイクロレンズ領域上のパーティクルコンタミネーション（ｐａｒｔｉｃｌｅ ｃｏｎｔａｍｉｎａｔｉｏｎ）を遠ざけることができるはっ水およびはつ油の特性を備えた保護層（膜）。保護層（膜）の厚さが、好ましくは約０．１μｍから０．３μｍでかつ空気の反射指数１に近い反射指数。処理は、ＳＯＧ（ｓｐｉｎ ｏｎ ｇｌａｓｓ）技術により実行することができ、それは、シリコンウェハ形（ｓｉｌｉｃｏｎ ｗａｆｅｒ ｆｏｒｍ）またはパネルウェハ形（ｐａｎｅｌ ｗａｆｅｒ ｆｏｒｍ）のどちらでも処理できる（さらなる処理の間におけるパーティクルコンタミネーションを避けるためにシリコンウェハ形が好ましい）。保護層の材料は、ＳｉＯ２、Ａｌ２Ｏ３またはフッ素系高分子などでありうる。
誘電体層の材料は、弾性誘電体層、シリコーン誘電体を基礎にした材料、ＢＣＢ、またはＰＩを含む。シリコーン誘電体を基礎にした材料は、シロキサン重合体（ＳＩＮＲ：ｓｉｌｏｘａｎｅ ｐｏｌｙｍｅｒ）、ダウコーニングのＷＬ５０００シリーズである。あるいは、誘電体層は感光層を含む。ＲＤＬは、下方へ端子パッドに通じ、ビアスルーホール構造体と接触する。
基板の材料は、有機エポキシ系ＦＲ４、ＦＲ５、ＢＴ，ＰＣＢ（プリント基板）、合金、または金属を含む。あるいは、基板はガラス、セラミックス、またはシリコンでありうる。
支持体の材料は、有機エポキシ系ＦＲ４、ＦＲ５、ＢＴ，ＰＣＢ（プリント基板）、合金、または金属を含む。合金は、４２アロイ（Ａｌｌｏｙ４２：Ｎｉ４２％−Ｆｅ５８％）、またはコバール（Ｋｏｖａｒ：Ｎｉ２９％−Ｃｏ１７％−Ｆｅ５４％）を含む。あるいは、基板はガラス、セラミックス、またはシリコンでありうる。
図面の簡単な説明
図１は、イメージセンサモジュールの構造の断面図を本発明にしたがって示す。
図２は、イメージセンサモジュールの構造の部分的に詳細な断面図を本発明にしたがって示す。
図３は、図２に示されたキャビティ領域構造の部分的に詳細な断面図を本発明にしたがって示す。
図４Ａは、イメージセンサモジュールの構造の断面図を本発明にしたがって示す。
図４Ｂは、図４Ａに示されたイメージセンサモジュールの構造の底面図を本発明にしたがって示す。
図５は、イメージセンサモジュールの構造の断面図を本発明にしたがって示す。
好適な実施の形態の説明
以下の実施の形態およびその図面は、例示および説明のために明細書中で記載および説明されるものであり、範囲を制限するものではない。当業者は、範囲を制限することなく、１つ以上の特定の細部なしで本発明が実施されうることを確認できる。
明細書を通して「一実施の形態」または「実施の形態」と参照されるのは、特定の特徴、構造、または特性がその実施の形態と関連付けられて説明され、本発明の少なくとも１つの実施の形態に含まれていることを意味する。したがって、明細書を通じて様々な場所において、「一実施の形態では」または「実施の形態では」という言葉遣いの出現は、必ずしもすべて同じ実施の形態を参照するものではない。さらに、特有の特徴、構造、または特性は、１つ以上の実施の形態において適切な方法で組合わされうる。
本発明は、基板に形成された所定のキャビティを有する基板を用いるメージセンサモジュールの構造を開示する。感光物質が、ダイおよび支持体にコーティングされる。好適には、感光物質の材料は、弾性材料で形成される。イメージセンサモジュールは、イメージセンサチップ用のキャビティを備えたＰＣＢマザーボードを含み、イメージセンサパッケージのコンタクトパッドとＰＣＢマザーボードのコンタクトパッドとの間をワイヤで接合するためにはんだペーストを用いる。超薄型構造体を備えたモジュールは、４００μｍに満たない。イメージセンサチップは、マイクロレンズ上に保護層を形成し、ビルドアップ層を用いてパネル形基板上にＲＤＬを形成するために、ＷＬＰにより処理することができる。マイクロレンズ上の保護層は、チップのパーティクルコンタミネーション（ｐａｒｔｉｃｌｅ ｃｏｎｔａｍｉｎａｔｉｏｎ）を防ぐことができ、それは、はっ水／はつ油性を有し、層の厚さは０．５μｍ未満である。ＩＲカート（ｃａｒｔ）を備えたレンズホルダは、ＰＣＢマザーボード（マイクロレンズ領域の上側）に固定される。高い歩留まりおよび高品質処理が、本発明により達成される。
図１は、イメージセンサモジュールの構造の断面図を本発明の一実施の形態にしたがって示す。図２に示されるとおり、基板１００内に形成されたパッケージ構造体は、パッケージの支持体１０１に取り付けられたダイ１０４と、ダイ１０４の周りを満たす第１の物質１０１ａと、パッケージ上のビルドアップレイヤの形成とを含む。複数の導電トレース１０６が、電気的な伝達のために基板内に作られ、それらは出力するためにフレキシブル回路１２６を接続する。あるいは、出力するためにはんだバンプ１４０が基板１００上に形成される。レンズを支持することと保護のために、レンズホルダ１１０が基板を覆って形成される。加えて、スルーホールを備えたレンズホルダガイドピンが基板１００上に形成される。レンズホルダ１１０の上部にレンズ１１２が取り付けられる。フィルタ１１４が、レンズホルダ１１０の内側のレンズ１１２とダイ１０４のマイクロレンズ１１６との間に位置する。フィルタ１１４は、レンズ１１２と一緒にして兼ねることにすれば、省略することができる。マイクロレンズ１１６は、その上に形成された保護層（膜）１１８を含む。注目すべきは、受動素子１３６が、基板１００上とレンズホルダ１１０の外側とに形成される可能性があることである。
図２は、図１に示されたイメージセンサモジュールの構造の部分的に詳細な断面図を本発明にしたがって示す。ダイ１０４は、パッケージ２００の支持体１０１上に取り付けられ、接着（ダイアタッチ）物質１２０ａにより固定され、第１の物質１０１ａが、ダイ１０４ａの周囲の領域を充填する。知られているように、コンタクトパッド（ボンディングパッド）１２２は、ダイ１０４上に形成される。感光層または誘電体層１２４が、ダイ１０４および第１の物質１０１ａを覆って形成される。リソグラフィ工程または露光および現像工程を通じて複数の開口部が誘電体層１２４上に形成される。複数の開口部は、それぞれコンタクトパッドまたはＩ／Ｏパッド１２２に配列される。メタルトレース（ｍｅｔａｌ ｔｒａｃｅ）ともいわれるＲＤＬ（再配線層）１２８が、誘電体層１２４を覆って形成された金属層の選択された部分を除去することにより誘電体層１２４上に形成され、ＲＤＬ１２８が、Ｉ／Ｏパッド１２２を介してダイ１０４と電気的に接続を維持し、はんだバンプ１４０は、出力するためにＲＤＬ１２８およびトレース１０６に電気的に接続している。ＲＤＬの一部の材料が、誘電体層１２４の開口部を補充することによって、ボンディングパッド１２２を覆ってコンタクトビアメタルを形成する。保護層１３２が形成されて、ＲＤＬ１２８をカバーする。
注目すべきことは、ＣＭＯＳイメージセンサ（ＣＩＳ）用のダイ１０４のマイクロレンズ領域１１６を露出するために、誘電体層（保護層）１３２および誘電体層１２４の範囲に開口部１３０が形成されることである。保護層１１８は、マイクロレンズ領域上のマイクロレンズ１１６を覆って形成されうる。開口部１３０は、通常、当業者によってよく知られているように、フォトリソグラフィ処理により形成される。ある事例においては、開口部１３０の下部は、ビア開口部の形成の間に開口することができる。開口部１３０の上部は、保護層１３２の蒸着後に形成される。あるいは、リソグラフィによって、保護層１３２の形成後に全開口部１３０が形成される。イメージセンサチップは、マイクロレンズ領域上を保護層（膜）１１８によって覆われてきた。マイクロレンズ領域のパーティクルコンタミネーションを遠ざけることができるはっ水およびはつ油の特性を備えた保護層（膜）。保護層（膜）の厚さが、好ましくは約０．１μｍから０．３μｍでかつ空気の反射指数１に近い反射指数。処理は、ＳＯＧ（ｓｐｉｎ ｏｎ ｇｌａｓｓ）技術により実行することができ、それは、シリコンウェハ形またはパネルウェハ形のどちらでも処理できる（さらなる処理の間におけるパーティクルコンタミネーションを避けるためにシリコンウェハ形が好ましい）。保護層の材料は、ＳｉＯ２、Ａｌ２Ｏ３またはフッ素系高分子などでありうる。最後に、コーティングＩＲフィルタを備えた透明カバー１１４が、マイクロンレンズ領域１１６を覆って保護のために選択的に形成される。透明カバー１１４は、ガラス、石英などから構成される。
図３は、はんだバンプ１４０のリフロー期間におけるキャビティ領域１３８の部分的に詳細な断面図を実施の形態にしたがって示す。説明図からコンタクトメタルパッド１４２は基板１００上に形成され、ＲＤＬ１２８上のコンタクトメタルパッドは、ダイ１０４上に形成される。ダイ１０４は、ＲＤＬ１２８およびボンディングパッド１２２を介してＰＣＢ内でトレース１０６に通じる可能性がある。パッケージ２００（ダイ１０４）がキャビティ１０２に取り付けられているので、ＲＤＬ１２８とコンタクトメタルパッド１４２との間は同じ高さに形成され、それから、ＲＤＬ１２８およびコンタクトメタルパッド１４２の両方をカバーするステンシルプリンティングはんだペーストを適用する。ＩＲリフロー工程の間にコンタクトメタルパッド１４２とＲＤＬとを接続するため、はんだペーストが結合（ブリッジ）することができるように、ダイ１０４とキャビティ側壁との間の間隙は約１００μｍである。
もう一つの実施の形態を図４Ａおよび４Ｂに見ることができ、構造の大部分は図１と同様であるので、詳細な説明は省略する。受動素子４０２が、ＳＭＴ（表面実装技術）によって、レンズホルダ１１０内に形成される可能性があり、ファンアウト用のはんだボール４０４によってフレキシブル回路１２６が省略される。これは、全体的にイメージセンサモジュールおよび受動部品を集積化し、出力ピンの数を取得し、イメージセンサモジュールの容積を削減するものである。あるいは、はんだバンプ１４０は、出力用にも使用されるので、構造体は出力する２つの経路を有する。構造体は、ＢＧＡ（ボールグリッドアレイ）型イメージセンサモジュール用である。
あるいは、図５は、イメージセンサモジュールの構造の断面図を本発明にしたがって示す。複数の導電トレース１０６は、電気的な伝達のために基板１００内に作られる。イメージセンサモジュールがボード上に直接実装されるように、端子パッド５０８が基板１００の底面に位置し、トレース１０６に接続される。あるいは、はんだバンプ１４０は、出力用にも使用され、したがって、出力するための２つの経路を有する。上述した構造は、ＬＧＡ型イメージセンサモジュールを構成する。
好適には、基板１００の材料は、ＣＣＬ、ＦＲ４、ＦＲ５、ＢＴ（ビスマレイミドトリアジン）、規定のキャビティを備えたＰＣＢ、またはプレエッチング（ｐｒｅ ｅｔｃｈｉｎｇ）回路を備えた４２アロイのような有機基板である。高いガラス転移温度（Ｔｇ）を備える有機基板は、エポキシ系ＦＲ５またはＢＴ系の基板である。４２アロイは、Ｎｉ４２％およびＦｅ５８％から構成されている。コバールもまた使用することができ、それは、Ｎｉ２９％、Ｃｏ１７％、Ｆｅ５４％から構成されている。ガラス、セラミックス、シリコンは、より低いＣＴＥのために基板として用いることができる。キャビティ１０２の深さの寸法は、ダイ１０４の厚みよりも大きい可能性がある。それは、同様により深い可能性がある。
支持体は丸型、例えばウェハ型である可能性があり、直径は２００、３００ｍｍまたはそれよりも高い可能性がある。それは、例えばパネル構造のような長方形のタイプが用いられる可能性がある。基板１００は、キャビティ１０２および内蔵回路１０６で形成される。
本発明の一実施の形態では、誘電体層は、好適には、シロキサン重合体層（ＳＩＮＲ）、酸化ケイ素、窒化ケイ素、ダウコーニングのＷＬ５０００シリーズ、およびそれらの合成物を含むシリコーン誘電体物質からつくられた弾性誘電体である。もう一つの実施の形態において、誘電体層は、ＢＣＢ樹脂（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、エポキシ、ポリイミド（ＰＩ）、または樹脂を含む物質から作られる。好適には、それは簡易工程（ｓｉｍｐｌｅ ｐｒｏｃｅｓｓ）用の感光層である。本発明の一実施の形態において、弾性誘電体層（ｅｌａｓｔｉｃ ｄｉｅｌｅｃｔｒｉｃ ｌａｙｅｒ）は、１００（ｐｐｍ／℃）より大きいＣＴＥを有し、伸長速度が約４０パーセント（好適には３０パーセントから５０パーセント）で、材料の硬さが樹脂とゴムの間のような物質である。弾性誘電体層１２４の厚さは、温度サイクルテストの期間にＲＤＬと誘電体層の境界に累積される応力に依存する。
本発明の一実施の形態において、ＲＤＬの材料はＴｉ／Ｃｕ／Ａｕ合金またはＴｉ／Ｃｕ／Ｎｉ／Ａｕ合金を含み、ＲＤＬの厚さは２μｍと１５μｍの間である。Ｔｉ／Ｃｕ合金は、シード金属層としてスパッタリング技術でも形成される。そして、Ｃｕ／ＡｕまたはＣｕ／Ｎｉ／Ａｕ合金は、電気メッキによって形成される。ＲＤＬを形成するのに電気メッキ工程を有効に使うことで、ＲＤＬを温度サイクルの期間のＣＴＥ不整合に耐えるのに十分な厚さにすることができる。ボンディングパッド１２２は、Ａｌ、Ｃｕ、またはそれらの組み合わせでありうる。ＦＯ−ＷＬＰ構造が弾性誘電体層としてＳＩＮＲを、ＲＤＬとしてＣｕを使用する場合は、ここでは示されていない応力解析によれば、ＲＤＬと誘電体層との境界における累積された応力は低減される。
図２から５に示されるとおり、ＲＤＬメタルはダイ１０４から扇形に広がり、下方へパッ端子パッド５０８または構造体の下のはんだボール４０４の方向に通じるか、あるいは、上方へ構造体上のはんだバンプ１４０の方向に通じる。それは、ダイを覆って層が積み重ねられることでパッケージの厚みが増す従来の技術とは異なる。しかしながら、それは、ダイパッケージの厚さを縮めるための法則に反する。それとは逆に、端子パッドはダイパッド側と反対の面に位置づけられる。伝達トレース１０６は、基板１００を貫通する。したがって、ダイパッケージの厚みは明らかに縮小する。本発明のパッケージは、従来技術より薄くなる。さらに、基板はパッケージ化の前に予め用意される。キャビティ１０２およびトレース１０６も、予め定められている。したがって、これまでよりスループットは向上する。
本発明の方法は、ＣＩＳパッケージキャビティを備えたＰＣＢ（ＦＲ４／ＦＲ５／ＢＴ）の提供を含む。それから、次の段階は、ＣＩＳパッケージを（ブルーテープフレームから）ピッキングし、ＣＩＳパッケージをキャビティに取り付ける。それから、取り付けられた材料は硬化される。ビルドアップ層（ＲＤＬ）処理が実行されて、（予め形成された）パッケージ中にＲＤＬを形成する。それから、（両方のコンタクトパッドをカバーする）ステンシルプリンティングはんだペーストが基板に形成され、続いて、ピックアンドプレースツールによってＰＣＢ上に受動素子をピッキングし、配置する。その後、イメージセンサモジュールのコンタクトパッドとＰＣＢのコンタクトパッドとを結合し、受動素子、トレースとともに基板の上面に形成されたはんだバンプをはんだ付けするためにＩＲリフローが用いられ、ＰＣＢのフラックス洗浄（ｆｌｕｘ ｃｌａｎｉｎｇ）が後に続く。次は、レンズホルダを載置し、ＰＣＢにホルダーを固定し、モジュールテストが後に続く。
本発明の利点は、以下のとおりである。
ＢＧＡ／ＬＧＡ型については、モジュールはＭＢ（マザーボード）に「コネクタ」なしで接続している
ＢＧＡ／ＬＧＡ型については、ＣＩＳモジュールをＭＢに実装するために、ＳＭＴ工程が用いられる
ＣＩＳパッケージに対してビルドアップ層処理が用いられる
超薄型モジュール用のキャビティを備えたＰＣＢ
小さな設置面積（形状因子）
ＣＩＳモジュール用の簡易工程
はんだ結合端子ピンは標準フォーマット（ＬＧＡ／ＢＧＡ型用）
ＭＢからはんだを吸い取ることによりモジュールの再生加工可能
モジュール／システムアセンブリの製造期間中に最高の歩留り
パーティクルコンタミネーションを防ぐために、保護層がマイクロレンズ上にある
最も低コストの基板（ＰＣＢ−ＦＲ４またはＦＲ５／ＢＴ系）
ビルドアップ層処理による高い歩留り
本発明の好適な実施の形態が述べられてきたが、本発明は、述べられた好適な実施の形態に限定されるべきでないことは当業者によって理解されるであろう。むしろ、以下の請求項によって規定されるとおり、本発明の精神と範囲を逸脱しない範囲において種々の変更および改良をすることができる。
図面の簡単な説明
イメージセンサモジュールの構造の断面図を本発明にしたがって示す。 イメージセンサモジュールの構造の部分的に詳細な断面図を本発明にしたがって示す。 図２に示されたキャビティ領域構造の部分的に詳細な断面図を本発明にしたがって示す。 イメージセンサモジュールの構造の断面図を本発明にしたがって示す。 図４に示されたイメージセンサモジュールの構造の底面図を本発明にしたがって示す。 イメージセンサモジュールの構造の断面図を本発明にしたがって示す。

Claims (5)

  1. 上面内に形成されたパッケージ受入れキャビティおよび内側に導電トレースを備え、上部に形成されたコンタクトメタルを有する基板と、
    マイクロレンズ領域を露出するための開口部と、前記パッケージ受入れキャビティ内に配置され、端部側に端子メタルパッドを備えたファンアウト型ビルドアップ層とを有するパッケージと、
    前記パッケージの前記端子メタルパッドおよび基板上に形成され、前記コンタクトメタルを介して前記導電トレースと通じるはんだ接合と、
    前記基板に取り付けられ、上部に取り付けられたレンズを有するレンズホルダと、
    を含む、ビルドインパッケージキャビティを有するイメージセンサモジュール構造。
  2. 前記基板の前記下面に形成された出力するための端子コンタクトと、
    前記基板の前記下面に形成されたファンアウト用のはんだボールと、
    前記レンズホルダ内側の前記基板の前記上面の受動素子と、
    前記レンズと前記マイクロレンズとの間に取り付けられたＩＲフィルタと、
    をさらに含む、請求項１に記載の構造。
  3. 前記パッケージは、
    支持体と、
    前記支持体に取り付けられた、前記マイクロレンズ領域を有するダイと、
    前記ダイの周囲に充填し、表面が前記ダイ表面と同じ高さを有する第１の物質と、
    前記ダイおよび前記第１の物質上に形成され、前記マイクロレンズおよびＩ／Ｏパッドを露出するための複数の開口部を有する誘電体層と、
    前記誘電体層上に形成され、前記ダイおよび前記端子コンタクトパッドに結合される再配線導電層（ＲＤＬ）と、
    前記ＲＤＬを覆って形成され、前記マイクロレンズおよび端子コンタクトパッドを露出するための複数の開口部を有する保護誘電体層と、
    を含む、請求項１に記載の構造。
  4. 上面内に形成されたパッケージ受入れキャビティおよび内側に形成された導電トレースを備え、上部に形成されたコンタクトメタルを有する基板を提供すること、
    パッケージをピッキングして、前記キャビティに取り付けること、
    前記基板および前記パッケージ上にステンシルプリンティングはんだペーストを付着させること、
    ピックアンドプレースツールにより受動素子をピッキングして、前記基板上に配置すること、
    ＩＲリフローにより前記受動素子を前記基板上にはんだ付けすること、
    前記ＲＤＬおよび前記基板上にはんだブリッジ（バンプ）を形成して、前記コンタクトメタルを介して前記トレースと前記パッケージとを結合すること、および、
    前記基板上にレンズホルダを載置すること、
    を含む、イメージセンサモジュールパッケージを形成するための方法。
  5. 前記基板をフラックス洗浄すること、
    前記基板の下面にはんだボールを形成すること、
    前記基板の下面に端子コンタクトを形成すること、をさらに含み、
    前記受動素子をピッキングして、前記基板上に配置することは、前記ＩＲリフローの前に実行され、
    前記ＲＤＬおよび前記基板上に前記はんだブリッジを形成することは、前記ＩＲリフローの間に実行される、請求項４に記載の方法。
JP2008065054A 2007-03-15 2008-03-14 ビルドインパッケージキャビティを有するイメージセンサモジュールおよびその方法 Withdrawn JP2008228308A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/725,041 US7498556B2 (en) 2007-03-15 2007-03-15 Image sensor module having build-in package cavity and the method of the same

Publications (1)

Publication Number Publication Date
JP2008228308A true JP2008228308A (ja) 2008-09-25

Family

ID=39688484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008065054A Withdrawn JP2008228308A (ja) 2007-03-15 2008-03-14 ビルドインパッケージキャビティを有するイメージセンサモジュールおよびその方法

Country Status (7)

Country Link
US (1) US7498556B2 (ja)
JP (1) JP2008228308A (ja)
KR (1) KR20080084759A (ja)
CN (1) CN101266990A (ja)
DE (1) DE102008014323A1 (ja)
SG (1) SG146570A1 (ja)
TW (1) TW200837902A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112740647A (zh) * 2018-06-29 2021-04-30 宁波舜宇光电信息有限公司 感光组件、摄像模组及其制作方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101776955B1 (ko) 2009-02-10 2017-09-08 소니 주식회사 고체 촬상 장치와 그 제조 방법, 및 전자 기기
KR101056805B1 (ko) * 2009-05-14 2011-08-12 옵토팩 주식회사 포토 센서 패키지
US8232142B2 (en) * 2009-09-14 2012-07-31 Tyco Electronics Services Gmbh Self-aligned silicon carrier for optical device supporting wafer scale methods
TWM397596U (en) * 2010-03-22 2011-02-01 Mao Bang Electronic Co Ltd Integrated circuit chip card
CN102254834B (zh) * 2010-05-18 2016-04-27 异基因开发有限责任公司 半导体封装结构与方法
TWI506352B (zh) * 2011-03-10 2015-11-01 Hon Hai Prec Ind Co Ltd 相機模組
US8345360B2 (en) * 2011-06-03 2013-01-01 Visera Technologies Company Limited Camera unit and macro lens thereof
CN102854595B (zh) * 2011-06-30 2016-03-02 鸿富锦精密工业（深圳）有限公司 相机模组及其制造方法
JP5506994B2 (ja) * 2012-09-18 2014-05-28 シャープ株式会社 画像形成装置
US9013017B2 (en) 2012-10-15 2015-04-21 Stmicroelectronics Pte Ltd Method for making image sensors using wafer-level processing and associated devices
US9059058B2 (en) 2012-10-22 2015-06-16 Stmicroelectronics Pte Ltd Image sensor device with IR filter and related methods
CN205005138U (zh) * 2013-03-07 2016-01-27 株式会社村田制作所 相机模块及电子设备
CN105489619B (zh) * 2014-10-11 2019-04-09 意法半导体有限公司 具有柔性互连层的图像传感器装置及相关方法
US20160190353A1 (en) * 2014-12-26 2016-06-30 Xintec Inc. Photosensitive module and method for forming the same
US9525002B2 (en) 2015-01-05 2016-12-20 Stmicroelectronics Pte Ltd Image sensor device with sensing surface cavity and related methods
US9602804B2 (en) * 2015-03-26 2017-03-21 Intel Corporation Methods of forming integrated package structures with low Z height 3D camera
CN106611715A (zh) * 2015-10-21 2017-05-03 精材科技股份有限公司 晶片封装体及其制造方法
KR102019353B1 (ko) * 2017-04-07 2019-09-09 삼성전자주식회사 팬-아웃 센서 패키지 및 이를 포함하는 광학방식 지문센서 모듈
US10644046B2 (en) 2017-04-07 2020-05-05 Samsung Electronics Co., Ltd. Fan-out sensor package and optical fingerprint sensor module including the same
CN109729242B (zh) * 2017-10-27 2020-10-02 宁波舜宇光电信息有限公司 摄像模组及其扩展走线封装感光组件、拼板组件和制造方法
US10763293B2 (en) * 2017-11-29 2020-09-01 China Wafer Level Csp Co., Ltd. Image sensing chip package and image sensing chip packaging method
US20190219897A1 (en) * 2018-01-17 2019-07-18 Integrated Micro-Electronics, Inc. Optically Aligned Camera Module Assembly Using Soldering
EP3829156B1 (en) 2018-08-15 2024-04-10 Ningbo Sunny Opotech Co., Ltd. Anti-shake light-sensing assembly, fabrication method therefor and electronic device
CN110839120A (zh) * 2018-08-15 2020-02-25 宁波舜宇光电信息有限公司 防抖摄像模组和防抖感光组件及其制造方法以及电子设备
US12010416B1 (en) * 2019-09-27 2024-06-11 Apple Inc. Camera module including embedded ceramic substrate package
CN112201596A (zh) * 2020-10-09 2021-01-08 上海果纳半导体技术有限公司 晶圆缺陷检测设备
CN114630018A (zh) * 2020-12-14 2022-06-14 晋城三赢精密电子有限公司 镜头模组及电子装置
CN113488493A (zh) 2021-06-30 2021-10-08 上海天马微电子有限公司 芯片封装结构及其制作方法和模组

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100609011B1 (ko) * 2003-12-05 2006-08-03 삼성전자주식회사 웨이퍼 레벨 모듈 및 그의 제조 방법
US7288757B2 (en) * 2005-09-01 2007-10-30 Micron Technology, Inc. Microelectronic imaging devices and associated methods for attaching transmissive elements

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112740647A (zh) * 2018-06-29 2021-04-30 宁波舜宇光电信息有限公司 感光组件、摄像模组及其制作方法
CN112740647B (zh) * 2018-06-29 2022-11-04 宁波舜宇光电信息有限公司 感光组件、摄像模组及其制作方法

Also Published As

Publication number Publication date
US7498556B2 (en) 2009-03-03
CN101266990A (zh) 2008-09-17
KR20080084759A (ko) 2008-09-19
US20080224248A1 (en) 2008-09-18
TW200837902A (en) 2008-09-16
SG146570A1 (en) 2008-10-30
DE102008014323A1 (de) 2008-09-18

Similar Documents

Publication Publication Date Title
US7498556B2 (en) Image sensor module having build-in package cavity and the method of the same
US20080173792A1 (en) Image sensor module and the method of the same
US7863105B2 (en) Image sensor package and forming method of the same
US20090008729A1 (en) Image sensor package utilizing a removable protection film and method of making the same
US7459729B2 (en) Semiconductor image device package with die receiving through-hole and method of the same
US20080274579A1 (en) Wafer level image sensor package with die receiving cavity and method of making the same
US20080191333A1 (en) Image sensor package with die receiving opening and method of the same
US20080191335A1 (en) Cmos image sensor chip scale package with die receiving opening and method of the same
US20080083980A1 (en) Cmos image sensor chip scale package with die receiving through-hole and method of the same
KR100724194B1 (ko) 이미지 센서용 ｆｂｇａ 및 ｃｏｂ 패키지 구조물
US20080191297A1 (en) Wafer level image sensor package with die receiving cavity and method of the same
US20080211075A1 (en) Image sensor chip scale package having inter-adhesion with gap and method of the same
US20080157340A1 (en) RF module package
KR20080064090A (ko) 멀티-칩 패키지 및 그 제조 방법
KR20080052491A (ko) 멀티-칩 패키지 구조 및 그 제조 방법
KR20080053202A (ko) 이미지 센서 모듈
JP2004179495A (ja) 半導体装置

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20081128