JP2008225922A - 不揮発性記憶装置 - Google Patents
不揮発性記憶装置 Download PDFInfo
- Publication number
- JP2008225922A JP2008225922A JP2007064156A JP2007064156A JP2008225922A JP 2008225922 A JP2008225922 A JP 2008225922A JP 2007064156 A JP2007064156 A JP 2007064156A JP 2007064156 A JP2007064156 A JP 2007064156A JP 2008225922 A JP2008225922 A JP 2008225922A
- Authority
- JP
- Japan
- Prior art keywords
- flash memory
- area
- data
- memory
- erased
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Memory System (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
【課題】フラッシュメモリの利用効率を高めると共に、電圧検知回路及びバックアップ電源を不要とした不揮発性記憶装置を提供する。
【解決手段】フラッシュメモリ30の領域Aにバックアップデータを順次書込み、領域Aのデータ消去済み領域の残容量がデータ24個分となったときに領域Bのデータを全て消去し、その後該残容量がゼロとなったときに書込み先メモリを領域Aから領域Bに切り換える第1のバックアップデータ書込み処理と、領域Bにバックデータを順次書込み、領域Bの消去済み領域の残容量がデータ24個分となったときに、領域Aのデータを全て消去し、その後該残量がゼロとなったときに書込み先メモリを領域Bから領域Aに切り換える第2のバックアップデータ書込み処理を、交互に繰り返し実行するメモリ制御手段11を備える。
【選択図】 図1
【解決手段】フラッシュメモリ30の領域Aにバックアップデータを順次書込み、領域Aのデータ消去済み領域の残容量がデータ24個分となったときに領域Bのデータを全て消去し、その後該残容量がゼロとなったときに書込み先メモリを領域Aから領域Bに切り換える第1のバックアップデータ書込み処理と、領域Bにバックデータを順次書込み、領域Bの消去済み領域の残容量がデータ24個分となったときに、領域Aのデータを全て消去し、その後該残量がゼロとなったときに書込み先メモリを領域Bから領域Aに切り換える第2のバックアップデータ書込み処理を、交互に繰り返し実行するメモリ制御手段11を備える。
【選択図】 図1
Description
本発明は、フラッシュメモリにバックアップデータを保持する不揮発性記憶装置に関する。
従来より、フラッシュメモリやEEPROM等の不揮発性メモリを有して、電源遮断時にも保持する必要があるバックアップデータを該不揮発性メモリに保持するようにした不揮発記憶装置が知られている。
ここで、不揮発性メモリとしてEEPROMを使用する場合は、EEPROMがマイコンとは別のパッケージとなるのが一般的である。そのため、マイコン周辺の回路スペースが大きくなるという不都合がある。そこで、近年は、マイコンにフラッシュメモリを内蔵させて、該フラッシュメモリにバックアップデータを記憶するようにした構成が採用されるようになってきている。
このように、マイコンに内蔵されたフラッシュメモリを使用することで、マイコン周辺の回路スペースを小さくすることができる。そして、従来のフラッシュメモリを使用した不揮発性記憶装置は、例えば図3(a)に示したように、揮発性のRAM55と不揮発性のフラッシュメモリ56とを備えて、CPU54とRAM55及びフラッシュメモリ56間で、データの書込みと読出しを行うように構成されていた。図3(a)に示した不揮発性記憶装置には、電源50からの電力供給をON/OFFするスイッチ51と、バックアップ電源52(コンデンサや二次電池)と、電源電圧を検知する電圧検知回路53とが備えられている。
そして、スイッチ51がONからOFFに切り換えられて、或いは停電や電源プラグ(図示しない)の抜けが生じて、電圧検知回路53により電源電圧の低下が検知されたときに、CPU54がそれまでRAM55に保持されていたバックアップデータをフラッシュメモリ56に転送するようにしていた。
ここで、フラッシュメモリは、その仕様上、所定サイズの容量単位でしかメモリに保持されたデータを消去することができない。また、フラッシュメモリのデータ消去の可能回数には制限がある。そこで、図3(b)に示したように、フラッシュメモリ56をデータ消去単位である例えば64byteごとの領域(領域(1),領域(2),…,領域(N))に分割し、N個の領域を巡回させるようにしてデータの消去とバックアップデータの転送を行う領域を切り換えることで、フラッシュメモリ56の使用可能期間を延ばすようにした構成が提案されている(例えば、特許文献1参照)。
特開2002-342147号公報
上述した特許文献1記載の不揮発性記憶装置では、フラッシュメモリ56のデータ消去単位ごとに、RAM55からフラッシュメモリ56にバックアップデータを転送していた。そのため、バックアップデータを転送するタイミングによっては、図3(c)に示したように、各領域の一部にしかデータが書き込まれていない状態でバックアップデータが保持される場合があり、フラッシュメモリ56の利用効率が低いという不都合があった。
また、電圧検知回路53により電源電圧の低下が検知されたときに、RAM55からフラッシュメモリ56へのバックアップデータの転送を行う構成であるため、電圧検知回路53とバックアップ電源52を備えることが必須となる。また、電源電圧の低下が検知されてから、フラッシュメモリ56のいずれかの領域のデータを消去してバックアップデータを転送する場合、フラッシュメモリ56の消去にはある程度時間を要するため、容量の大きいバックアップ電源52を備える必要がある。そして、電圧検知回路53及びバックアップ電源52を備えることで、部品コストの増大と部品搭載スペースの拡大が生じるという不都合があった。
本発明は上記背景を鑑みてなされたものであり、フラッシュメモリの利用効率を高めると共に、電圧検知回路及びバックアップ電源を不要とした不揮発性記憶装置を提供することを目的とする。
本発明は上記目的を達成するためになされたものであり、第1のフラッシュメモリ及び第2のフラッシュメモリと、前記第1のフラッシュメモリに、所定条件下で書込み要求が発生するバックアップデータを順次書込み、前記第1のフラッシュメモリのデータ消去済み領域の残容量が第1の所定値以下となったときに、前記第2のフラッシュメモリのデータを消去し、また、前記第1のフラッシュメモリの消去済み領域の残容量が該第1の所定値以下に設定された第2の所定値以下となったときに、書込み先メモリを前記第1のフラッシュメモリから前記第2のフラッシュメモリに切り換える第1のバックアップデータ書込み処理と、前記第2のフラッシュメモリに前記バックアップデータを順次書込み、前記第2のフラッシュメモリの消去済み領域の残容量が第3の所定値以下となったときに、前記第1のフラッシュメモリのデータを消去し、また、前記第2のフラッシュメモリの消去済み領域の残容量が該第3の所定値以下に設定された第4の所定値以下となったときに、書込み先メモリを前記第2のフラッシュメモリから前記第1のフラッシュメモリに切り換える第2のバックアップデータ書込み処理とを、交互に繰り返し実行するメモリ制御手段とを備えたことを特徴とする。
かかる本発明によれば、前記メモリ制御手段は、前記第1のバックアップデータ書込み処理によって、前記第1のフラッシュメモリを書込み先メモリとしてバックアップデータを書き込むときは、前記第1のフラッシュメモリのデータ消去済み領域の残容量が前記第1の所定値以下となったときに、前記第2のフラッシュメモリのデータを消去する。そして、前記メモリ制御手段は、前記第1のフラッシュメモリのデータ消去済み領域の残容量が前記第2の所定値以下となったときに、書込み先メモリを前記第1のフラッシュメモリから前記第2のフラッシュメモリに切り換える。
また、同様にして、前記メモリ制御手段は、前記第2のバックアップデータ書込み処理によって、前記第2のフラッシュメモリを書込み先メモリとしてバックアップデータを書き込むときは、前記フラッシュメモリのデータ消去済み領域の残容量が前記第3の所定値以下となったときに、前記第1のフラッシュメモリのデータを消去する。そして、前記メモリ制御手段は、前記第2のフラッシュメモリのデータ消去済み領域の残容量が前記第4の所定値以下となったときに、書込み先メモリを前記第2のフラッシュメモリから前記第1のフラッシュメモリに切り換える。
この場合、前記第1のフラッシュメモリのデータ消去済み領域の残量が僅かになるまで、前記第1のフラッシュメモリにバックアップデータが書き込まれ、また、同様に、前記第2のフラッシュメモリのデータ消去済み領域の残量が僅かになるまで、前記第2のフラッシュメモリにバックアップデータが書き込まれる。そのため、前記第1のフラッシュメモリ及び前記第2のフラッシュメモリの使用効率を高めることができる。
そして、このように、データ消去済み領域の残容量が僅かになってから、前記第1のフラッシュメモリ及び前記第2のフラッシュメモリのデータが消去される。そのため、前記第1のフラッシュメモリ及び前記第2のフラッシュメモリのデータ消去頻度を減少させて、前記第1のフラッシュメモリ及び前記第2のフラッシュメモリの使用期限を延ばすことができる。
さらに、前記メモリ制御手段は、前記第1のバックアップデータ書込み処理の実行時に前記第2のフラッシュメモリのデータを消去し、また、前記第2のバックアップデータ書込み処理の実行時に前記第1のフラッシュメモリのデータを消去する。そのため、電源が遮断されてからバックアップデータを転送する場合に必要であった、バックアップ電源及び電圧検知回路を備える必要がない。
また、エラー検知手段を有する機器に搭載して使用され、前記所定条件は前記エラー検知手段によりエラーが検知されることであり、前記書込み要求は前記エラー検知手段によりエラーが検知されたときに発生し、前記バックアップデータは、該エラーの種別を示すエラーコードのデータであることを特徴とする。
かかる本発明によれば、前記エラー検知手段により検知されたエラーの種別を示すエラーコードが、前記メモリ制御手段により前記第1のフラッシュメモリ又は前記第2のフラッシュメモリに順次書き込まれていく。この場合、前記第1のフラッシュメモリと前記第2のフラッシュメモリの少なくともいずれか一方に、データ消去済み領域の残容量が僅かになるまで前記エラーコードのデータが書き込まれた状態が維持される。そのため、前記機器のメンテナンス者等は、前記第1のフラッシュメモリ又は前記第2のフラッシュメモリに書き込まれたエラーコードを参照して、過去のエラーの発生履歴を認識することができる。
また、前記第1のフラッシュメモリ及び前記第2のフラッシュメモリは、単一のフラッシュメモリの記憶領域内に割り当てられた部分的な記憶領域であることを特徴とする。
かかる発明によれば、単一のフラッシュメモリを使用する場合であっても、前記第1のフラッシュメモリ及び前記第2のフラッシュメモリを構成することができる。
本発明の実施の形態について、図1〜図2を参照して説明する。図1は本発明の不揮発性記憶装置の構成図、図2は図1に示したメモリ制御手段によるフラッシュメモリへのデータ書込み処理及びデータ消去処理のフローチャートである。
図1を参照して、CPU10は、RAM20及びフラッシュメモリ30とデータ読出しと書込みが可能に接続されており、スイッチ2を介して、電源1からCPU10、RAM20、及びフラッシュメモリ30に電力が供給される。なお、本実施の形態の不揮発性記憶装置は燃焼機器に備えられ、該燃焼機器のエラーを検知するためのセンサ40の検出信号がCPU10に入力されている。
また、CPU10に制御用のプログラムを実行させることにより、CPU10は、フラッシュメモリ30へのデータの書込みとフラッシュメモリ30に書き込まれたデータの消去を行うメモリ制御手段11、及びセンサ40の検出信号等に基づいて該燃焼機器のエラーを検知するエラー検知手段12として機能する。
図1(b)を参照して、フラッシュメモリ30は1024byteを消去単位とし、アドレス0000h(hは16進数であることを示す)〜03FFhを範囲とする領域A(図中30a、本発明の第1のフラッシュメモリに相当する)と、アドレス0400h〜07FFhを範囲とする領域B(図中30b、本発明の第2のフラッシュメモリに相当する)とを有している。
また、図1(c)を参照して、メモリ制御手段11は、領域Aへのデータの書込みを、先頭アドレス0000hから、データ(1)→0000h、データ(2)→0001h、データ(3)→0002h、…と、アドレスを1ずつ増加させて行う(本発明の順次書込み、に相当する)。また、メモリ制御手段11は、領域Bへのデータの書込みも、同様に先頭アドレス0400hからアドレスを1ずつ増加させて行う(本発明の順次書込み、に相当する)。
次に、図2に示したフローチャートに従って、メモリ制御手段11によるフラッシュメモリ30の領域A及び領域Bに対するデータの書込みと領域A及び領域Bのデータ消去の実行手順について説明する。
図1(a)を参照して、スイッチ2がON操作されて、電源1からCPU10、RAM20、及びフラッシュメモリ30への電力供給が開始されると、CPU10は制御プログラムの実行を開始して、メモリ制御手段11が図2に示したフローチャートを実行する。
図2のSTEP1で、メモリ制御手段11は、エラー検知手段12により燃焼機器のエラーが検知されのを待つ。そして、エラー検知手段により燃焼機器のエラーが検知されたときにSTEP2に進み、メモリ制御手段11はフラッシュメモリ30の書込みアドレスを取得する。
具体的には、メモリ制御手段11は、先ず、フラッシュメモリ30の先頭アドレス0000hのデータが消去されているか否かを確認する。なお、フラッシュメモリ30のデータが消去された領域からは、FFhのデータが読み出される。そのため、メモリ制御手段11は、FFhのデータが読み出されたアドレスを、データが消去されたアドレスと判断する。
次に、メモリ制御手段11は、先頭アドレス0000hのデータが消去されていないときは、フラッシュメモリ30の先頭アドレス0000hから最終アドレス07FFhに向かって、アドレスをインクリメントしながらデータが消去されている最初のアドレスを見つける。そして、メモリ制御手段11は、このようにして見つけたアドレスを書込みアドレスとして取得し、RAM20の変数領域21に設定されたアドレス変数Ad_cntにセットする。なお、フラッシュメモリ30は、初期状態においては全ての領域のデータが消去された状態になっている。
一方、アドレス0000hのデータが消去されているときは、後述するSTEP20の処理により、領域Aのデータが全て消去された状態となっている。そこで、メモリ制御手段11は、領域Bについてデータの消去状況を確認する。
領域Bの先頭アドレス0400hのデータが消去されていないときは、メモリ制御手段11は、領域Bの先頭アドレス0400hから最終アドレス07FFhに向かって、アドレスをインクリメントしながらデータが消去されている最初のアドレスを見つける。そして、メモリ制御手段11は、このようにして見つけたアドレスを書き込みアドレスとして取得し、アドレス変数Ad_cntにセットする。また、データが消去されたアドレスが見つからなかったとき(0400hから07FFhの全てのアドレスにデータが書き込まれていたとき)は、メモリ制御手段l1は、領域Aの先頭アドレス0000hを書込みアドレスとして取得し、アドレス変数Ad_cntにセットする。
また、領域Bの先頭アドレス0400hのデータが消去されているときには、後述するSTEP30の処理により、領域Bのデータが全て消去されている。そのため、領域Aと領域Bのデータが全て消去された状態となっている。そこで、この場合は、メモリ制御手段11は、領域Aの先頭アドレス0000hを書込みアドレスとして取得し、アドレス変数Ad_cntにセットする。
次のSTEP3で、メモリ制御手段11は、Ad_cntが0400hよりも小さいか否かを判断する。そして、Ad_cntが0400hよりも小さいとき、即ち領域Aのアドレス範囲(0000h〜03FFh)内であるときはSTEP4に進み、メモリ制御手段11は、Ad_cntが示すアドレスにエラーコードを書込む。
そして、STEP5に進み、メモリ制御手段11は、Ad_cntが03E7h(領域Aの先頭アドレス0000hから1000番目のアドレス)であるか否かを判断する。Ad_cntが03E7hであったときはSTEP30に分岐し、メモリ制御手段11は領域Bのデータを消去してSTEP1に進む。これにより、領域Aのデータ消去済み領域の残容量がゼロとなる前に、領域Aのデータ消去済み領域の残容量が僅かになった(領域Aのアドレス数1024-1000=24個のデータ分の残容量,本発明の第1の所定値に相当する)段階で、領域Bのデータが全て消去される。
一方、STEP5でAd_cntが03E7hでなかったときにはSTEP1に進み、領域Bのデータは消去されない。そして、STEP1以降の処理が再び実行される。
また、STEP3でAd_cntが0400h以上となったときにはSTEP10に分岐する。そして、メモリ制御手段11は、Ad_cntが示すアドレスにエラーコードを書込む。続くSTEP11で、メモリ制御手段11は、Ad_cntが07E7h(領域Bの先頭アドレス0400hから1000番目のアドレス)であるか否かを判断する。Ad_cntが07E7hであったときはSTEP20に分岐し、メモリ制御手段11は領域Aのデータを消去してSTEP1に進む。
これにより、領域Bのデータ消去済み領域の残容量がゼロとなる前に、領域Bのデータ消去済み領域の残容量が僅かになった(領域Bのアドレス数1024-1000=24個のデータ分の残容量,本発明の第3の所定値に相当する)段階で、領域Aのデータが全て消去される。
一方、STEP11でAd_cntが07E7hでなかったときにはSTEP1に進み、領域Aのデータは消去されない。そして、STEP1以降の処理が再び実行される。
なお、STEP4,STEP5,及びSTEP30による処理が、本発明の第1のバックアップデータ書込み処理に相当する。また、STEP10,STEP11,及びSTEP20による処理が、本発明の第2のバックアップデータ書込み処理に相当する。
また、STEP30で領域Bのデータを消去した場合、STEP3からSTEP10に分岐して、バックアップデータの書込み先がフラッシュメモリ30の領域Aから領域Bに切換わるのは、Ad_cntが03FFhから0400hになったときになる。そのため、本発明のバックアップデータの書込み先が領域A(本発明の第1のフラッシュメモリに相当する)から領域B(本発明の第2のフラッシュメモリに相当する)に切換わる条件である、領域Aのデータ消去済み領域の残容量についての第2の所定値はゼロとなる。
また、STEP20で領域Aのデータを消去した場合、STEP3からSTEP4に進んで、バックアップデータの書込み先がフラッシュメモリ30の領域Bから領域Aに切換わるのは、Ad_cntが07FFhから0000hになったときになる。そのため、本発明のバックアップデータの書込み先を領域B(本発明の第2のフラッシュメモリに相当する)から領域A(本発明の第1のフラッシュメモリに相当する)に切換えるときの条件である、領域Bのデータ消去済み領域の残容量についての第4の所定値はゼロとなる。
なお、本発明の第2の所定値は第1の所定値(本実施の形態ではデータ24個分のデータ消去済み領域の残容量)以下に設定すればよく、また、本発明の第4の所定値は第3の所定値(本実施の形態ではデータ24個分のデータ消去済み領域の残容量)以下に設定すればよい。
以上説明した図2のフローチャートによる処理によって、図1(c)に示したように、フラッシュメモリ30の領域A(図中30a)と領域B(図中30b)には、アドレスがインクリメントされて昇順にエラーコードが順次書込まれる。そのため、フラッシュメモリ30の使用効率を高めることができる。
また、領域AについてはSTEP11及びSTEP20の処理により、また、領域BについてはSTEP5及びSTEP30に処理により、データ消去済み領域の残容量が僅か(データ24個分)になったときに、全てのデータ消去される。そのため、データ消去の頻度を低くして、フラッシュメモリ30の使用期間(寿命)を伸ばすことができる。
また、初期状態を除けば、領域Aが書込み先メモリとして選択されているときは、領域Bには1024個分の過去に発生したエラーのエラーコードが書込まれた状態となる。同様に、領域Bが書込み先メモリとして選択されているときは、領域Aには1024個分の過去に発生したエラーのエラーコードが書込まれた状態となる。そのため、メンテナンス作業者等は、フラッシュメモリ30から、少なくとも1024個分の直近に発生したエラーの履歴を読み出すことができる。
また、本実施の形態では、エラーが検知される毎にエラーコードがフラッシュメモリ30に書込まれる。そのため、電源が遮断されたときに、RAM等の揮発性メモリに保持されたデータをフラッシュメモリ等の不揮発メモリに転送する構成のように、電圧検知回路及びバックアップ電源を備える必要はない。
また、本実施の形態では、図1(b)及び図1(c)に示したように、単一のフラッシュメモリ30の記憶領域内に割り当てられた部分的な領域30aを本発明の第1のフラッシュメモリとし、また、部分的な領域30bを本発明の第2のフラッシュメモリとしたが、第1のフラッシュメモリと第2のフラッシュメモリを別個のフラッシュメモリに割り当てる構成としてもよい。
なお、本実施の形態では、本発明のバックアップデータとして、燃焼機器のエラーの種類を示すエラーコードをフラッシュメモリに書込む例を示したが、他の種類のバックアップデータをフラッシュメモリに書込む場合にも、本発明の効果を得ることができる。
1…電源、2…スイッチ、10…CPU、11…メモリ制御手段、12…エラー検知手段、20…RAM、21…変数領域、30…フラッシュメモリ、30a…フラッシュメモリの領域A、30b…フラッシュメモリの領域B
Claims (3)
- 第1のフラッシュメモリ及び第2のフラッシュメモリと、
前記第1のフラッシュメモリに、所定条件下で書込み要求が発生するバックアップデータを順次書込み、前記第1のフラッシュメモリのデータ消去済み領域の残容量が第1の所定値以下となったときに、前記第2のフラッシュメモリのデータを消去し、また、前記第1のフラッシュメモリの消去済み領域の残容量が該第1の所定値以下に設定された第2の所定値以下となったときに、書込み先メモリを前記第1のフラッシュメモリから前記第2のフラッシュメモリに切り換える第1のバックアップデータ書込み処理と、
前記第2のフラッシュメモリに前記バックアップデータを順次書込み、前記第2のフラッシュメモリの消去済み領域の残容量が第3の所定値以下となったときに、前記第1のフラッシュメモリのデータを消去し、また、前記第2のフラッシュメモリの消去済み領域の残容量が該第3の所定値以下に設定された第4の所定値以下となったときに、書込み先メモリを前記第2のフラッシュメモリから前記第1のフラッシュメモリに切り換える第2のバックアップデータ書込み処理とを、交互に繰り返し実行するメモリ制御手段とを備えたことを特徴とする不揮発性記憶装置。 - エラー検知手段を有する機器に搭載して使用され、
前記所定条件は前記エラー検知手段によりエラーが検知されることであり、前記書込み要求は前記エラー検知手段によりエラーが検知されたときに発生し、前記バックアップデータは、該エラーの種別を示すエラーコードのデータであることを特徴とする請求項1記載の不揮発性記憶装置。 - 前記第1のフラッシュメモリ及び前記第2のフラッシュメモリは、単一のメモリの記憶領域内に割り当てられた部分的な記憶領域であることを特徴とする請求項1又は請求項2記載の不揮発性記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007064156A JP2008225922A (ja) | 2007-03-13 | 2007-03-13 | 不揮発性記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007064156A JP2008225922A (ja) | 2007-03-13 | 2007-03-13 | 不揮発性記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008225922A true JP2008225922A (ja) | 2008-09-25 |
Family
ID=39844453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007064156A Pending JP2008225922A (ja) | 2007-03-13 | 2007-03-13 | 不揮発性記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008225922A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010186305A (ja) * | 2009-02-12 | 2010-08-26 | Sumitomo Electric Ind Ltd | マイクロコントローラ、及びそれを備えた光トランシーバ |
JP2019053396A (ja) * | 2017-09-13 | 2019-04-04 | 日立オートモティブシステムズ株式会社 | 自動車用制御装置及び不揮発性メモリの書き込み方法 |
WO2022191103A1 (ja) * | 2021-03-09 | 2022-09-15 | 株式会社デンソー | メモリ制御方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1196775A (ja) * | 1997-09-26 | 1999-04-09 | Daikin Ind Ltd | データ格納方法、データ格納装置及びコンテナ用冷凍装置 |
JP2003076604A (ja) * | 2001-09-03 | 2003-03-14 | Nec Access Technica Ltd | フラッシュメモリのログ情報収集方式および方法 |
-
2007
- 2007-03-13 JP JP2007064156A patent/JP2008225922A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1196775A (ja) * | 1997-09-26 | 1999-04-09 | Daikin Ind Ltd | データ格納方法、データ格納装置及びコンテナ用冷凍装置 |
JP2003076604A (ja) * | 2001-09-03 | 2003-03-14 | Nec Access Technica Ltd | フラッシュメモリのログ情報収集方式および方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010186305A (ja) * | 2009-02-12 | 2010-08-26 | Sumitomo Electric Ind Ltd | マイクロコントローラ、及びそれを備えた光トランシーバ |
JP2019053396A (ja) * | 2017-09-13 | 2019-04-04 | 日立オートモティブシステムズ株式会社 | 自動車用制御装置及び不揮発性メモリの書き込み方法 |
WO2022191103A1 (ja) * | 2021-03-09 | 2022-09-15 | 株式会社デンソー | メモリ制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7663933B2 (en) | Memory controller | |
EP2638466B1 (en) | Software updating process for an embedded device | |
TWI436369B (zh) | 記憶裝置之使用壽命量測方法及系統內編程碼置換方法、及其資料儲存系統 | |
US20150370630A1 (en) | Flash memory control apparatus utilizing buffer to temporarily storing valid data stored in storage plane, and control system and control method thereof | |
KR20040076589A (ko) | 메모리 카드 | |
US9971682B2 (en) | Wear-leveling system and method for reducing stress on memory device using erase counters | |
JP2008225922A (ja) | 不揮発性記憶装置 | |
JP5915490B2 (ja) | 電子制御装置 | |
JP4661369B2 (ja) | メモリコントローラ | |
JP4826232B2 (ja) | 情報処理装置およびブートプログラムの書き換え方法 | |
JP2008117299A (ja) | 記憶媒体制御装置 | |
JP5983512B2 (ja) | 書き込み装置 | |
JP2007220210A (ja) | メモリシステム | |
JP5929398B2 (ja) | 不揮発性半導体メモリ装置、及び、その制御方法 | |
JP2008047155A (ja) | 一括消去型不揮発性メモリおよび携帯電話 | |
JP6040895B2 (ja) | マイクロコンピュータ及び不揮発性メモリのブロック管理方法 | |
JP2009276883A (ja) | 半導体補助記憶装置 | |
US9465730B2 (en) | Flash memory device | |
JP2011081641A (ja) | メモリ制御装置 | |
JP2009230425A (ja) | 情報処理装置 | |
JP5643708B2 (ja) | 電子制御装置 | |
JP2005078489A (ja) | マイクロコントローラ装置及びその制御方法 | |
JP2013004043A (ja) | 情報処理装置、画像形成装置およびプログラム | |
JP2005276288A (ja) | 不揮発性記憶装置の寿命管理方法 | |
JP2010218138A (ja) | メモリカード読み書き装置、メモリカードの寿命管理方法およびそのプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120508 |