JP2008210902A - カレントミラー回路 - Google Patents
カレントミラー回路 Download PDFInfo
- Publication number
- JP2008210902A JP2008210902A JP2007044778A JP2007044778A JP2008210902A JP 2008210902 A JP2008210902 A JP 2008210902A JP 2007044778 A JP2007044778 A JP 2007044778A JP 2007044778 A JP2007044778 A JP 2007044778A JP 2008210902 A JP2008210902 A JP 2008210902A
- Authority
- JP
- Japan
- Prior art keywords
- current mirror
- gate
- mos transistor
- mirror circuit
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
Abstract
【解決手段】 カレントミラーを構成する隣合うMOSトランジスタのゲート同士を、直接多結晶シリコンを用いて接続し、基板に接続されたヒューズをゲート部に接続することで、インプロセス中でカレントミラー回路を構成する隣り合うMOSトランジスタのゲートが受けるチャージの影響を同量に緩和させることを特徴とする。
【選択図】 図1
Description
(1)入力電流が入力される第1のMOSトランジスタと、ゲートが第1のMOSトランジスタのゲートと接続され、入力電流をミラーする電流を出力する第2のMOSトランジスタとを備えたカレントミラー回路において、第1のMOSトランジスタのゲートと第2のMOSトランジスタのゲートが多結晶シリコンで形成され、直接多結晶シリコンで接続されることを特徴とするカレントミラー回路とした。
(2)多結晶シリコンで直接接続されたゲート部にヒューズを接続し、ヒューズの片側を基板に接地することを特徴とするカレントミラー回路とした。
(3)ヒューズは、製造工程終了後、トリミング工程において切断することを特徴とするカレントミラー回路とした。
102 MOSトランジスタ
103 電流源
201 支持基板
202 ウエル
203 フィールド絶縁膜
204 チャネル形成部
205 犠牲酸化膜
206 ゲート絶縁膜
207 多結晶シリコン
207a、207b 多結晶シリコンゲート(ゲート電極)
208 ドレイン高濃度領域
209 ソース高濃度領域
210 層間絶縁膜
211 コンタクトホール
212 メタル配線
213 ヒューズ
Claims (3)
- 入力電流が入力される第1のMOSトランジスタと、ゲートが前記第1のMOSトランジスタのゲートと接続され、前記入力電流をミラーする電流を出力する第2のMOSトランジスタとを備えたカレントミラー回路において、前記第1のMOSトランジスタの第1のゲートと前記第2のMOSトランジスタの第2のゲートは多結晶シリコンで形成されるとともに、前記多結晶シリコンで直接接続されていることを特徴とするカレントミラー回路。
- 前記多結晶シリコンで直接接続された前記第1および第2のゲート部にさらにヒューズを接続し、前記ヒューズの他方の端子を接地することを特徴とする請求項1記載のカレントミラー回路。
- 前記ヒューズは、製造工程の終了後、トリミング工程において切断されることを特徴とする請求項2記載のカレントミラー回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007044778A JP2008210902A (ja) | 2007-02-24 | 2007-02-24 | カレントミラー回路 |
TW097106336A TW200849807A (en) | 2007-02-24 | 2008-02-22 | Current mirror circuit |
US12/070,965 US7652525B2 (en) | 2007-02-24 | 2008-02-22 | Current mirror circuit |
CNA2008100813711A CN101252131A (zh) | 2007-02-24 | 2008-02-25 | 电流镜像电路 |
KR1020080016726A KR20080078783A (ko) | 2007-02-24 | 2008-02-25 | 전류 미러 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007044778A JP2008210902A (ja) | 2007-02-24 | 2007-02-24 | カレントミラー回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008210902A true JP2008210902A (ja) | 2008-09-11 |
Family
ID=39762042
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007044778A Withdrawn JP2008210902A (ja) | 2007-02-24 | 2007-02-24 | カレントミラー回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7652525B2 (ja) |
JP (1) | JP2008210902A (ja) |
KR (1) | KR20080078783A (ja) |
CN (1) | CN101252131A (ja) |
TW (1) | TW200849807A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019163417A1 (ja) * | 2018-02-26 | 2019-08-29 | 日立オートモティブシステムズ株式会社 | 半導体集積回路装置、半導体集積回路装置を用いた電流制御装置、及び、電流制御装置を用いた自動変速機制御装置 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101292733B1 (ko) * | 2010-10-18 | 2013-08-05 | 주식회사 포인칩스 | 멀티 터치 패널용 정전용량 감지회로 |
CN102645953B (zh) * | 2012-05-15 | 2014-02-05 | 株洲联诚集团有限责任公司 | 一种电压放大特性镜像对称电路及其设计方法 |
CN108461493A (zh) * | 2018-01-05 | 2018-08-28 | 上海和辉光电有限公司 | 一种共栅晶体管、像素电路、像素结构及显示面板 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6418250A (en) * | 1987-07-14 | 1989-01-23 | Toshiba Corp | Semiconductor integrated circuit |
JPH06310713A (ja) * | 1993-04-22 | 1994-11-04 | Toshiba Corp | 半導体装置とその製造方法 |
JP2000133776A (ja) * | 1998-10-26 | 2000-05-12 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2005175155A (ja) * | 2003-12-10 | 2005-06-30 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0149256B1 (ko) * | 1995-08-25 | 1998-10-01 | 김주용 | 씨모스 트랜지스터 제조방법 |
JP3686176B2 (ja) * | 1996-08-06 | 2005-08-24 | 株式会社ルネサステクノロジ | 定電流発生回路及び内部電源電圧発生回路 |
JP2001175343A (ja) | 1999-12-17 | 2001-06-29 | Asahi Kasei Microsystems Kk | カレントミラー回路及びその電流調整方法 |
-
2007
- 2007-02-24 JP JP2007044778A patent/JP2008210902A/ja not_active Withdrawn
-
2008
- 2008-02-22 US US12/070,965 patent/US7652525B2/en not_active Expired - Fee Related
- 2008-02-22 TW TW097106336A patent/TW200849807A/zh unknown
- 2008-02-25 CN CNA2008100813711A patent/CN101252131A/zh active Pending
- 2008-02-25 KR KR1020080016726A patent/KR20080078783A/ko not_active Application Discontinuation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6418250A (en) * | 1987-07-14 | 1989-01-23 | Toshiba Corp | Semiconductor integrated circuit |
JPH06310713A (ja) * | 1993-04-22 | 1994-11-04 | Toshiba Corp | 半導体装置とその製造方法 |
JP2000133776A (ja) * | 1998-10-26 | 2000-05-12 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2005175155A (ja) * | 2003-12-10 | 2005-06-30 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019163417A1 (ja) * | 2018-02-26 | 2019-08-29 | 日立オートモティブシステムズ株式会社 | 半導体集積回路装置、半導体集積回路装置を用いた電流制御装置、及び、電流制御装置を用いた自動変速機制御装置 |
US11043508B2 (en) | 2018-02-26 | 2021-06-22 | Hitachi Automotive Systems, Ltd. | Semiconductor integrated circuit device, current control device using semiconductor integrated circuit device, and automatic transmission control device using current control device |
Also Published As
Publication number | Publication date |
---|---|
TW200849807A (en) | 2008-12-16 |
US7652525B2 (en) | 2010-01-26 |
KR20080078783A (ko) | 2008-08-28 |
US20080224737A1 (en) | 2008-09-18 |
CN101252131A (zh) | 2008-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8003466B2 (en) | Method of forming multiple fins for a semiconductor device | |
JP2008210902A (ja) | カレントミラー回路 | |
JP2008522441A (ja) | 特定のディメンションのゲート・サイドウォールスペーサを用いて半導体アレンジメントを形成する方法 | |
KR101858545B1 (ko) | 감소된 트랜지스터 누설 전류를 위한 게이트 라운딩 | |
US9406565B2 (en) | Methods for fabricating integrated circuits with semiconductor substrate protection | |
JP2006041339A (ja) | Cmos集積回路 | |
JP2005032767A (ja) | 半導体集積回路、半導体装置および半導体装置の製造方法 | |
JP2009147881A (ja) | カレントミラー回路 | |
JP2008085082A (ja) | パワーmosfet及び同パワーmosfetを有する半導体装置及び同パワーmosfetの製造方法 | |
JP2008028217A (ja) | 半導体装置の製造方法 | |
US7572735B2 (en) | Blanket resist to protect active side of semiconductor | |
JP2008166560A (ja) | 半導体装置及びその製造方法 | |
JP2000188396A (ja) | 半導体装置の製造方法 | |
JP5100142B2 (ja) | 半導体装置、半導体装置の製造方法及びその使用方法 | |
JP6780349B2 (ja) | 半導体装置及びその製造方法 | |
KR100571654B1 (ko) | 듀얼-폴리실리콘 게이트를 가지는 반도체 소자의 게이트전극 형성 방법 | |
US9337180B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
KR101016343B1 (ko) | 게이트 전극과 소오스 드레인 접합의 중첩 면적이 감소된트랜지스터 및 그 제조 방법 | |
JP2010073806A (ja) | 半導体装置の製造方法及び半導体装置 | |
CN101809732A (zh) | 使用注入杂质将半导体晶片分离成单个半导体管芯的方法 | |
JPH0621094A (ja) | 半導体装置の製造方法 | |
JP2011151301A (ja) | 半導体装置 | |
JP2009010341A (ja) | 半導体装置の製造方法 | |
US20100148264A1 (en) | Electrostatic discharge protection device and method of fabricating the same | |
JP2005129672A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091105 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091113 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091117 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120807 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120809 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20121004 |