JP2009010341A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2009010341A
JP2009010341A JP2008121353A JP2008121353A JP2009010341A JP 2009010341 A JP2009010341 A JP 2009010341A JP 2008121353 A JP2008121353 A JP 2008121353A JP 2008121353 A JP2008121353 A JP 2008121353A JP 2009010341 A JP2009010341 A JP 2009010341A
Authority
JP
Japan
Prior art keywords
layer
forming
conductivity type
semiconductor device
guard ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008121353A
Other languages
English (en)
Inventor
Miwako Akiyama
誠和子 秋山
Yusuke Kawaguchi
雄介 川口
Yoshihiro Yamaguchi
好弘 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008121353A priority Critical patent/JP2009010341A/ja
Publication of JP2009010341A publication Critical patent/JP2009010341A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】ＭＯＳ構造の半導体装置の製造工程を削減する。
【解決手段】この半導体装置の製造方法は、第１導電型基板上に第１導電型エピタキシャル層を形成する工程と、第１導電型エピタキシャル層の表面に、第２導電型ガードリング層を形成するための領域のみ開口部を有するＳｉＮ層を形成する工程と、ＳｉＮ膜の形成された面よりイオン注入を行なうことにより、第１導電型エピタキシャル層の表面に、第２導電型ガードリング層を形成する工程と、少なくとも開口部に酸化層を形成する工程と、第１導電型エピタキシャル層の表面に、第２導電型ガードリング層に隣接して、第２導電型ベース層を形成する工程と、酸化膜の形成された面よりイオン注入を行なうことにより第1導電型拡散層を形成する工程からなる。
【選択図】図１Ｂ

Description

本発明は、半導体装置の製造方法に関するものであり、特に、ＭＯＳ型半導体デバイスの製造方法に関するものである。
近年、コンピュータや通信機器においては、多数のトランジスタや抵抗などにより電気回路を構成した集積回路（ＩＣ）が多用されている。このようなＩＣのうち高耐圧の素子を含むものはパワーＩＣと称されており、パワーＩＣの中でも駆動回路と制御回路が一体化されたものは、ディスプレイ駆動装置や車載用ＩＣ等の多くの用途に用いることができる。
この種のパワーＩＣの出力段に用いられるＭＯＳ型電界トランジスタ（ＭＯＳＦＥＴ）は、特許文献１に記載されているように、通常シリコン等の半導体基板上において、フォトリソグラフィ、イオン注入、熱酸化、成膜等のプロセスを行なうことにより作製されるが、コスト等の面からできるだけ短時間で工程数の少ないプロセスが望まれる。特に、フォトリソグラフィは、レジストの塗布、プリベーク、露光装置による露光、現像、乾燥という一連の工程を行なう必要があり、多用した場合には著しくスループットを低下させて、コストアップの原因となる。
特開平８−２７４３１３号公報
本発明は、工程数の少ない半導体装置の製造方法を提供するものであり、特に
フォトリソグラフィ工程を削減した半導体装置の製造方法を提供する。
本発明の一態様に係る半導体装置の製造方法は 第１導電型基板上に第１導電型エピタキシャル層を形成する工程と、前記第１導電型エピタキシャル層の表面に、第２導電型ガードリング層を形成するための領域のみ開口部を有するＳｉＮ層を形成する工程と、前記ＳｉＮ膜の形成された面よりイオン注入を行なうことにより、前記第１導電型エピタキシャル層の表面に、前記第２導電型ガードリング層を形成する工程と、少なくとも前記開口部に酸化層を形成する工程と、前記第１導電型エピタキシャル層の表面に、前記第２導電型ガードリング層に隣接して、第２導電型ベース層を形成する工程と、前記第２導電型ベース層に対しイオン注入を行なうことにより第１導電型拡散層を形成する工程と、からなることを特徴とする。
また、本発明の一態様に係る半導体装置の製造方法は、第１導電型基板上に第１導電型エピタキシャル層を形成する工程と、前記第１導電型エピタキシャル層の表面に、第２導電型ガードリング層を形成するための領域のみ開口部を有するＳｉＮ層を形成する工程と、前記ＳｉＮ膜の形成された面よりイオン注入を行なうことにより、前記第１導電型エピタキシャル層の表面に、前記第２導電型ガードリング層を形成する工程と、前記ＳｉＮ膜を膜面方向に対しエッチングを行なう工程と、少なくとも前記開口部に酸化層を形成する工程と、前記第１導電型エピタキシャル層の表面に、前記第２導電型ガードリング層に隣接して、第２導電型ベース層を形成する工程と、前記第２導電型ベース層に対しイオン注入を行なうことにより第１導電型拡散層を形成する工程と、からなることを特徴とする。
本発明によれば、半導体装置の製造方法において、製造時の工程数を削減することができるため、半導体装置の製造コストを抑えることができる。
以下、本発明の実施の形態を、図面を参照しつつ詳細に説明する。
〔第１の実施の形態〕
第１の実施の形態はトレンチゲートを有するＭＯＳ構造の半導体装置の製造方法である。本実施の形態について、図１Ａ、図１Ｂに基づき説明する。
最初に図１Ａ（ａ）に示すように、半導体基板である単結晶のＮ型シリコン基板１１上に不純物としてＰ（リン）がドープされたシリコンをエピタキシャル成長により堆積させることによりＮ型エピタキシャル層１２を形成し、さらにこの上にＳｉＮ（窒化シリコン）層１３を形成する。この後、ＳｉＮ層１３上にフォトレジストを塗布した後、プリベーク、露光装置による露光、現像を行なうことにより、後述するガードリング層を形成する領域のみ開口しているレジストパターン１４を形成する。
次に、図１Ａ（ｂ）に示すように、レジストパターン１４の形成されていない領域のＳｉＮ層１３を除去することにより、レジストパターン１４とＳｉＮ層１３ａからなるパターンを形成する。この後、このレジストパターン１４とＳｉＮ層１３ａをマスクとして、イオン注入を行なうことによりガードリング層１５を形成する。この際にイオン注入される材料は、ガードリング層１５が、Ｐ型半導体により構成されるため、Ｂ（ボロン）等が用いられる。これにより、レジストパターン１４とＳｉＮ層１３ａの形成されていない領域のみＢ等が注入され、Ｐ型のガードリング層１５が形成される。
次に、図１Ａ（ｃ）に示すように、レジストパターン１４を除去した後、熱酸化を行なうことにより、酸化層１７を形成する。尚、酸化層１７は、ＳｉＮ層１３ａの形成されている領域においてはシリコンが熱酸化されないため形成されない。ＳｉＮ層１３ａの形成されていない領域（開口部）においてのみ熱酸化が進行して酸化層１７が形成される。酸化層１７は、シリコンを熱酸化させることにより形成したものであるため、酸化により体積が若干膨張し、図に示すようにガードリング層１５の輪郭の更に外まで広がった形状となる。
次に、図１Ｂ（ｄ）に示すように、Ｐ型ベース層１６を形成する。具体的には、レジストパターン１４を除去した後に、Ｐ型ベース層１６を形成するための不図示のレジストパターンを形成し、その後、Ｂ等のイオン注入を行い、Ｐ型ベース層１６を形成する。その後、不図示のレジストパターンは除去される。。尚、レジストパターンの形成方法は、前述と同様に、フォトレジストを塗布した後、プレベーク、露光、現像を行なうことにより形成される。
次に、図１Ｂ（ｅ）に示すように、トレンチ酸化層１８、トレンチゲート１９を形成した後、Ｎ型ソース層２０を形成する。具体的には、ＳｉＮ膜１３ａ上にトレンチゲート１９を形成するため、トレンチゲート１９の形成される領域のみ開口している不図示のレジストパターンを形成し、その後、不図示のレジストパターンの形成されていない領域、即ち、トレンチゲート１９の形成される領域のＳｉＮ膜１３ａを除去する。この後、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）によりエッチングを行なうことによりトレンチＴ１を形成する。この後、不図示のレジストパターンを除去し、トレンチＴ１の表面におけるシリコンを熱酸化により酸化させトレンチ絶縁膜１８を形成する。この後、トレンチ絶縁膜１８の形成されているトレンチＴ１内にポリシリコンを埋め込むことにより、トレンチゲート１９を形成する。
この後、ＳｉＮ層１３ａを全面に亘って除去し、Ａｓ（ヒ素）等のイオン注入を行なうことにより、Ｎ型ソース層２０を形成する。Ｎ型ソース層２０は、酸化層１７が形成されていない領域においてのみ形成される。即ち、酸化層１７は十分厚いため、酸化層１７の形成されている領域においては、Ａｓ等のイオンは注入されないためＮ型ソース層２０が形成されることはない。よって、酸化層１７の形成されていない領域のみＮ型ソース層２０が形成される。
この後、図１Ｂ（ｆ）に示すように、酸化層１７を除去した後、不図示のソース電極をＮ型ソース層２０、及びＰ型ベース層１６に接続するように形成し、ドレイン電極をＮ型シリコン基板１１に接続するように形成することにより、本実施の形態におけるトレンチゲートを有するＭＯＳ構造の半導体装置が完成する。
本実施の形態では、Ｎ型ソース層２０を形成する工程において、酸化層１７を用いている。即ち、一般的な方法では、Ｎ型ソース層２０を形成する工程では、レジストパターンが用いられるが、本実施の形態では、このレジストパターンを形成するためのフォトリソグラフィの工程が不要となり、工程を短縮することができる。
具体的に、図２に基づき説明するならば、一般的な方法では、最初に、図２（ａ）に示すように、Ｎ型シリコン基板７１上に、Ｎ型エピタキシャル層７２を形成し、更にその上に、シリコン酸化層７３を形成し、ガードリング層７５の形成される領域のみ開口しているレジストパターン７４を形成した後、Ｂ等のイオン注入を行なうことによりガードリング層７５を形成する。
この後、図２（ｂ）に示すように、レジストパターン７４を除去した後、Ｎ型エピタキシャル層７２内の表面にＰ型ベース層７６を形成し、トレンチＴ２を形成し、そのトレンチＴ２内の表面にトレンチ絶縁膜７８を形成し、ポリシリコンを埋め込むことによりトレンチゲート７９を形成する。この後、シリコン酸化層７３を除去し、レジストパターン８１を形成する。このレジストパターン８１は、後述するＮ型ソース層８０が形成されない領域のみレジストが形成されている。
この後、図２（ｃ）に示すように、Ａｓ等のイオン注入を行なうことにより、レジストパターン８１の形成されていない領域において、Ｎ型ソース層８０を形成する。
この後、図２（ｄ）に示すように、レジストパターン８１を除去することに完成する。
以上のように、一般的な方法の場合では、Ｎ型ソース層８０を形成するためには、レジストパターン８１によるフォトリソグラフィの工程が必要となるが、本実施の形態では、このためのフォトリソグラフィの工程が不要となり、工程数を削減することができ、製造コストを削減することができるのである。
〔第２の実施の形態〕
第２の実施の形態はトレンチゲートを有するＭＯＳ構造の半導体装置の製造方法である。本実施の形態について、図３Ａ、図３Ｂに基づき説明する。
最初に図３Ａ（ａ）に示すように、半導体基板である単結晶のＮ型シリコン基板３１上に不純物としてＰ（リン）がドープされたシリコンをエピタキシャル成長により堆積させることによりＮ型エピタキシャル層３２を形成し、さらにこの上にＳｉＮ（窒化シリコン）層３３を形成する。この後、ＳｉＮ層３３上にフォトレジストを塗布した後、プリベーク、露光装置による露光、現像を行なうことにより、後述するガードリング層を形成する領域のみ開口しているレジストパターン３４を形成する。
次に、図３Ａ（ｂ）に示すように、レジストパターン３４の形成されていない領域（開口部）のＳｉＮ層３３を除去することにより、レジストパターン３４とＳｉＮ層３３ａからなるパターンを形成する。この後、このレジストパターン３４とＳｉＮ層３３ａをマスクとして、イオン注入を行なうことによりガードリング層３５を形成する。この際にイオン注入される材料は、ガードリング層３５が、Ｐ型半導体により構成されるため、Ｂ（ボロン）等が用いられる。これにより、レジストパターン３４とＳｉＮ層３３ａの形成されていない領域のみＢ等が注入され、Ｐ型のガードリング層３５が形成される。
次に、図３Ａ（ｃ）に示すように、ＳｉＮ層３６について開口を広げる方向にエッチングを行なう。具体的には、ＳｉＮのみをエッチングするウエットエッチング等の方法によりエッチングを行なう。ここで図４に示すように、このエッチング長Ｐと形成される半導体装置（ＭＯＳトランジスタ等）の耐圧との間には相関関係があり、ガードリング層３５における不純物のドーズ量にも依存する。従って、形成される半導体装置の耐圧を考慮し、ガードリング層３５における不純物のドーズ量とエッチング長Ｐが定められる。尚、図４よりエッチング長Ｐは、１．２〔μｍ〕以上であれば、ガードリング層３５のドーズ量が４×１０１３〔ｃｍ−２〕であっても、耐圧は４０〔Ｖ〕以上となる。
次に、図３Ｂ（ｄ）に示すように、レジストパターン３４を除去した後、熱酸化を行なうことにより、酸化層３７を形成する。尚、酸化層３７は、ＳｉＮ層３３ａの形成されている領域においてはシリコンが熱酸化されないため形成されない。ＳｉＮ層３３ａの形成されていない領域においてのみ熱酸化が進行して酸化層３７が形成される。酸化層３７は、シリコンを熱酸化させることにより形成したものであるため、酸化により体積が若干膨張し、図に示すように広がった形状となる。
次に、図３Ｂ（ｅ）に示すように、Ｐ型ベース層３６を形成する。具体的には、レジストパターン３４を除去した後に、Ｐ型ベース層３６を形成するための不図示のレジストパターンを形成し、その後、Ｂ等のイオン注入を行い、Ｐ型ベース層３６を形成した後、不図示のレジストパターンを除去することにより形成される。尚、レジストパターンの形成方法は、前述と同様に、フォトレジストを塗布した後、プレベーク、露光、現像を行なうことにより形成される。
次に、図３Ｂ（ｆ）に示すように、トレンチ酸化層３８、トレンチゲート３９を形成した後、Ｎ型ソース層４０を形成する。具体的には、ＳｉＮ膜３３ａ上にトレンチゲート３９を形成するため、トレンチゲート３９の形成される領域のみ開口している不図示のレジストパターンを形成し、その後、不図示のレジストパターンの形成されていない領域、即ち、トレンチゲート３９の形成される領域のＳｉＮ膜３３ａを除去する。この後、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）によりエッチングを行なうことによりトレンチを形成する。この後、不図示のレジストパターンを除去し、トレンチの表面におけるシリコンを熱酸化により酸化させトレンチ絶縁膜３８を形成する。この後、トレンチ絶縁膜３８の形成されているトレンチ内にポリシリコンを埋め込むことにより、トレンチゲート３９を形成する。この後、ＳｉＮ層３３ａを全面に亘って除去し、Ａｓ（ヒ素）等のイオン注入を行なうことにより、Ｎ型ソース層４０を形成する。Ｎ型ソース層４０は、酸化層３７が形成されていない領域においてのみ形成される。即ち、酸化層３７は十分厚いため、酸化層３７の形成されている領域においては、Ａｓ等のイオンは注入されないためＮ型ソース層４０が形成されることはない。よって、酸化層３７の形成されていない領域のみＮ型ソース層４０が形成される。
この後、図３Ｂ（ｇ）に示すように、酸化層３７を除去した後、不図示のソース電極、ドレイン電極を形成することにより、本実施の形態におけるトレンチゲートを有するＭＯＳ構造の半導体装置が完成する。
本実施の形態では、Ｎ型ソース層４０を形成する工程において、酸化層３７を用いている。即ち、一般的な方法では、Ｎ型ソース層４０を形成する工程では、レジストパターンが用いられるが、本実施の形態では、このレジストパターンを形成するためのフォトリソグラフィの工程が不要となり、工程を短縮することができる。
また、ＳｉＮ膜３６のエッチングのプロセスにおいて、エッチング長Ｐを調整することにより、形成される半導体装置の耐圧を十分確保することが可能となる。
以上、実施の形態において本発明における半導体装置の製造方法について詳細に説明したが、本発明は上記実施の形態に限定されるものではなく、これ以外の形態をとることが可能である。
第１の実施の形態におけるＭＯＳ構造の半導体装置製造工程図（１） 第１の実施の形態におけるＭＯＳ構造の半導体装置製造工程図（２） 一般的なＭＯＳ構造の半導体装置の製造工程図 第２の実施の形態におけるＭＯＳ構造の半導体装置製造工程図（１） 第２の実施の形態におけるＭＯＳ構造の半導体装置製造工程図（２） 第２の実施の形態におけるエッチング長（Ｐ）と耐圧の相関図
符号の説明
１１・・・Ｎ型シリコン基板、１２・・・Ｎ型エピタキシャル層、１３、１３ａ・・・ＳｉＮ層、１４・・・フォトレジスト、１５・・・ガードリング層、１６・・・Ｐ型ベース層、１７・・・酸化層、１８・・・トレンチ酸化層、１９・・・トレンチゲート、２０・・・Ｎ型ソース層

Claims (5)

  1. 第１導電型基板上に第１導電型エピタキシャル層を形成する工程と、
    前記第１導電型エピタキシャル層の表面に、第２導電型ガードリング層を形成するための領域のみ開口部を有するＳｉＮ層を形成する工程と、
    前記ＳｉＮ膜の形成された面よりイオン注入を行なうことにより、前記第１導電型エピタキシャル層の表面に、前記第２導電型ガードリング層を形成する工程と、
    少なくとも前記開口部に酸化層を形成する工程と、
    前記第１導電型エピタキシャル層の表面に、前記第２導電型ガードリング層に隣接して、第２導電型ベース層を形成する工程と、
    前記第２導電型ベース層に対しイオン注入を行なうことにより第１導電型拡散層を形成する工程と、
    からなることを特徴とする半導体装置の製造方法。
  2. 第１導電型基板上に第１導電型エピタキシャル層を形成する工程と、
    前記第１導電型エピタキシャル層の表面に、第２導電型ガードリング層を形成するための領域のみ開口部を有するＳｉＮ層を形成する工程と、
    前記ＳｉＮ膜の形成された面よりイオン注入を行なうことにより、前記第１導電型エピタキシャル層の表面に、前記第２導電型ガードリング層を形成する工程と、
    前記ＳｉＮ膜を膜面方向に対しエッチングを行なう工程と、
    少なくとも前記開口部に酸化層を形成する工程と、
    前記第１導電型エピタキシャル層の表面に、前記第２導電型ガードリング層に隣接して、第２導電型ベース層を形成する工程と、
    前記第２導電型ベース層に対しイオン注入を行なうことにより第１導電型拡散層を形成する工程と、
    からなることを特徴とする半導体装置の製造方法。
  3. 前記ＳｉＮ膜のエッチングされる長さは、形成される前記半導体装置の耐圧と、前記第２導電型ガードリング層を形成する際のイオン注入におけるドーズ量により定まることを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記酸化層は、熱酸化により形成されることを特徴とする請求項１から３のいずれかに記載の半導体装置の製造方法。
  5. 前記第２導電型ベース層を形成した後、前記第２導電型ベース層の表面より、前記第１導電型エピタキシャル層に至るまでのトレンチを形成する工程と、
    前記トレンチの表面にトレンチ酸化層を形成する工程と、
    前記トレンチ酸化層の形成されたトレンチ内部にポリシリコンを埋め込むことによりトレンチゲートを形成する工程と、
    を備えたことを特徴とする請求項１から４のいずれかに記載の半導体装置の製造方法。
JP2008121353A 2007-05-29 2008-05-07 半導体装置の製造方法 Pending JP2009010341A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008121353A JP2009010341A (ja) 2007-05-29 2008-05-07 半導体装置の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007141213 2007-05-29
JP2008121353A JP2009010341A (ja) 2007-05-29 2008-05-07 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2009010341A true JP2009010341A (ja) 2009-01-15

Family

ID=40088764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008121353A Pending JP2009010341A (ja) 2007-05-29 2008-05-07 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7927952B2 (ja)
JP (1) JP2009010341A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103050404B (zh) * 2011-10-14 2015-08-19 上海华虹宏力半导体制造有限公司 一种mosfet器件沟槽和保护环的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206471A (ja) * 1992-01-29 1993-08-13 Toyota Motor Corp 縦型半導体装置
JPH0653316A (ja) * 1992-07-30 1994-02-25 Nippon Precision Circuits Kk 半導体装置の製造方法
JPH08274313A (ja) * 1995-03-30 1996-10-18 Toshiba Corp 半導体装置、およびその製造方法
JP2006140372A (ja) * 2004-11-15 2006-06-01 Sanyo Electric Co Ltd 半導体装置およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100212098B1 (ko) * 1987-09-19 1999-08-02 가나이 쓰도무 반도체 집적회로 장치 및 그 제조 방법과 반도체 집적 회로 장치의 배선기판 및 그 제조 방법
US4868135A (en) * 1988-12-21 1989-09-19 International Business Machines Corporation Method for manufacturing a Bi-CMOS device
US5963799A (en) * 1998-03-23 1999-10-05 Texas Instruments - Acer Incorporated Blanket well counter doping process for high speed/low power MOSFETs
US6127247A (en) * 1998-06-03 2000-10-03 Texas Instruments - Acer Incorporated Method of eliminating photoresist outgassing in constructing CMOS vertically modulated wells by high energy ion implantation
US6198131B1 (en) * 1998-12-07 2001-03-06 United Microelectronics Corp. High-voltage metal-oxide semiconductor
WO2000062345A1 (fr) * 1999-04-09 2000-10-19 Shindengen Electric Manufacturing Co., Ltd. Dispositif a semi-conducteur haute tension
TW408472B (en) * 1999-05-06 2000-10-11 United Microelectronics Corp The manufacture method for increasing CMOS breakdown voltage
US6465308B1 (en) * 2001-05-24 2002-10-15 Taiwan Semiconductor Manufacturing Company Tunable threshold voltage of a thick field oxide ESD protection device with a N-field implant
JP2003060072A (ja) * 2001-08-10 2003-02-28 Seiko Epson Corp 半導体装置の製造方法及びこれにより製造された半導体装置
US7466005B2 (en) * 2004-03-11 2008-12-16 International Rectifier Corporation Recessed termination for trench schottky device without junction curvature
US7375408B2 (en) * 2005-10-11 2008-05-20 United Microelectronics Corp. Fabricating method of a high voltage metal oxide semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206471A (ja) * 1992-01-29 1993-08-13 Toyota Motor Corp 縦型半導体装置
JPH0653316A (ja) * 1992-07-30 1994-02-25 Nippon Precision Circuits Kk 半導体装置の製造方法
JPH08274313A (ja) * 1995-03-30 1996-10-18 Toshiba Corp 半導体装置、およびその製造方法
JP2006140372A (ja) * 2004-11-15 2006-06-01 Sanyo Electric Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US7927952B2 (en) 2011-04-19
US20080299725A1 (en) 2008-12-04

Similar Documents

Publication Publication Date Title
JP5079687B2 (ja) Ｓｏｉデバイスの製造方法
JP2009526409A (ja) 絶縁体上に半導体が設けられた構造（ｓｏｉ）を有するボディコンタクト素子の形成方法及び装置
CN111370306B (zh) 晶体管的制作方法及全包围栅极器件结构
US7977768B2 (en) Semiconductor devices and methods of manufacture thereof
JP2009055041A (ja) 半導体素子及びその製造方法
JP2005101602A (ja) 高耐圧電界効果トランジスタ及びこれの形成方法
KR100558047B1 (ko) 반도체 장치의 제조방법
JP2009010341A (ja) 半導体装置の製造方法
KR101450436B1 (ko) 반도체 소자의 웰 형성 방법
US7682955B1 (en) Method for forming deep well of power device
JP4836914B2 (ja) 高電圧シーモス素子及びその製造方法
JP2008103417A (ja) 半導体装置及びその製造方法
KR20080022275A (ko) 디이모스 소자의 제조 방법
JP2008085082A (ja) パワーｍｏｓｆｅｔ及び同パワーｍｏｓｆｅｔを有する半導体装置及び同パワーｍｏｓｆｅｔの製造方法
KR20050069111A (ko) 자기 정렬 바이폴라 트랜지스터 형성 방법
KR101180976B1 (ko) 축소된 게이트 공핍을 갖는 도핑된 게이트 전극을 구비한전계 효과 트랜지스터와 이 트랜지스터의 형성방법
US9478467B2 (en) Semiconductor device including power and logic devices and related fabrication methods
KR101077056B1 (ko) 바이폴라 정션 트랜지스터의 제조방법
KR20110048166A (ko) 엘씨디 구동소자의 제조방법
JP2008263095A (ja) 半導体装置の製造方法
KR101077057B1 (ko) 바이폴라 접합 트랜지스터의 제조방법
KR100557967B1 (ko) 반도체 소자의 제조방법
JP2024006015A (ja) 半導体装置及びその製造方法
CN115732412A (zh) 半导体结构的制造方法
KR20060072228A (ko) 두 개 이상의 구동 전압을 갖는 게이트를 포함하는 반도체소자 및 그 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100712

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100729

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130409