JP2008205719A - 表示装置及び表示方法 - Google Patents
表示装置及び表示方法 Download PDFInfo
- Publication number
- JP2008205719A JP2008205719A JP2007038125A JP2007038125A JP2008205719A JP 2008205719 A JP2008205719 A JP 2008205719A JP 2007038125 A JP2007038125 A JP 2007038125A JP 2007038125 A JP2007038125 A JP 2007038125A JP 2008205719 A JP2008205719 A JP 2008205719A
- Authority
- JP
- Japan
- Prior art keywords
- image
- display
- picture
- signal
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
【課題】ディスプレイ内の表示画像とその波形画像を表示態様を変更して表示することができ、さらにディスプレイの基準値の範囲に対する表示を可能とする。
【解決手段】このディスプレイは、セレクタ21,22で選択された映像信号からその波形信号を生成するモジュール24と、映像信号とモジュール24により生成された波形信号のうちから、はめ込み画像に用いる信号を切り替えるセレクタ25を有するFPGA20を備えている。さらに、ディスプレイは、セレクタ25により切り替えられたはめ込み画像に用いる一方の映像信号に対して主画像表示用に変換処理を施す入力ポート31、スケーラ35と、他方の映像信号又は波形信号に対して副画像表示用に画像変換処理を施す入力ポート32、スケーラ36を有するデバイス30を備えている。
【選択図】図2
【解決手段】このディスプレイは、セレクタ21,22で選択された映像信号からその波形信号を生成するモジュール24と、映像信号とモジュール24により生成された波形信号のうちから、はめ込み画像に用いる信号を切り替えるセレクタ25を有するFPGA20を備えている。さらに、ディスプレイは、セレクタ25により切り替えられたはめ込み画像に用いる一方の映像信号に対して主画像表示用に変換処理を施す入力ポート31、スケーラ35と、他方の映像信号又は波形信号に対して副画像表示用に画像変換処理を施す入力ポート32、スケーラ36を有するデバイス30を備えている。
【選択図】図2
Description
本発明は、例えば、映像信号供給源から供給される映像信号に基づく画像を表示する表示装置及び表示方法に関する。
従来、ディスプレイの外部に測定器を接続して、ディスプレイに入力される映像信号の信号レベルを監視することにより、入力される映像信号のチェックが行われていた。この入力映像信号の監視は、予めディスプレイに定められている基準値の範囲内に測定値がおさまっているか否かを判定するために行っていた。この測定器による測定値として、例えば、輝度レベルやホワイトレベルなどがあげられる。
このような測定器として、被測定対象の画像画面とその電気信号を同一の画面上に合成して表示するものがあった。この測定器では、まず、ビデオ入力信号の同期信号を水平同期信号と垂直同期信号に分離して水平同期信号に基づいてクロックを発生させている。
このクロックに基づいた垂直カウンタ及び水平カウンタのカウント値を読み出しアドレスとする測定データがフレームメモリに格納される。そして、ビデオ入力信号にクランプ回路から直流の基準値を与え、クランプ回路からのデータにフレームメモリからのデータを合成させている(特許文献1参照。)。
また、テレビジョン放送用やビデオテープレコーダ記録再生用の映像信号として、輝度信号(Y)、色差信号(R−Y)及び色差信号(B−Y)からなるコンポーネント映像信号が用いられている。また、この他にも輝度信号(Y)、色差信号、同期信号及びカラーバースト信号からなるコンポジット映像信号が用いられている。これら映像信号のディスプレイ上の画面表示の横縦比は通常テレビ放送(SD)では4対3(走査線数525本)に対して高品位テレビ放送(HD)では16対9(走査線数1125本)である。
この他にコンピュータが出力するRGB信号の解像度には、VGA(640×480),SVGA(800×600),XGA(1280×768),SXGA(1280×1024),QXGA(2048×1536)といった種類が存在している。これらの各種解像度の映像信号を用いてディスプレイに複数の画面表示をすることも行われていた。
特開平6−62317号公報
上述した従来の測定器による入力映像信号の監視では、ディスプレイの外部にディスプレイ本体とは別の測定器を接続しなければならない。このため、測定器の接続や測定の操作を別に行う必要が生じる。
また、測定波形の表示サイズや表示レイアウトなどの表示態様が固定されている。このため、この表示態様をディスプレイの表示画像に対応して任意に変更することができなかった。すなわち、ディスプレイの表示画像に対応した入力映像信号の監視が行ない難いという不都合があった。
また、上述した特許文献1に記載の測定器では、ディスプレイの表示画像の各部の振動等の波形あるいは電圧値を同一画面に表示するものである。このため、波形変化をリアルタイムで表示することができる。しかし、入力映像信号がディスプレイの基準値の範囲に対してどの程度の値であるかを判別することができないという不都合があった。
そこで、本発明は、ディスプレイ内の表示画像と共に表示画像に対応する波形画像を表示することができると共に、波形画像の表示態様をディスプレイの表示画像に対応して任意に変更することができ、さらにディスプレイの基準値の範囲に対する表示を可能とする表示装置及び表示方法を提供することを目的とするものである。
上記課題を解決し、本発明の目的を達成するため、本発明の表示装置は、入力される複数の映像信号のうちから選択した任意の映像信号を用いて任意のはめ込み画像を表示する表示手段と、選択された任意の映像信号からその映像信号に対応する波形信号を生成する波形信号生成手段と、選択された任意の映像信号と、波形信号生成手段により生成された波形信号のうちから、任意のはめ込み画像に用いる一方及び他方の信号を選択的に切り替える切替手段と、切替手段により選択的に切り替えられた任意のはめ込み画像に用いる一方の信号を主画像表示用の画像に変換処理を施して表示手段に供給すると共に、任意のはめ込み画像に用いる他方の信号を副画像表示用に主画像表示用の画像変換処理に対応する画像変換処理を施した後に表示手段に供給する映像信号変換手段とを備えたものである。
これにより、波形信号生成手段は、選択された任意の映像信号からその映像信号に対応する波形信号を生成する。切替手段は、選択された任意の映像信号と、波形信号生成手段により生成された波形信号のうちから、任意のはめ込み画像に用いる一方及び他方の信号を選択的に切り替える。
そして、映像信号変換手段は、切替手段により選択的に切り替えられた任意のはめ込み画像に用いる一方の信号(例えば、映像信号)に対して主画像表示用に表示手段に対応する画像に変換処理を施す。これと共に、映像信号変換手段は、他方の信号(例えば、映像信号又は映像信号に基づく波形信号)に対して副画像表示用に主画像表示用の画像変換処理に対応する画像変換処理を施した後に表示手段に供給する。
従って、任意のはめ込み画像に用いる一方及び他方の映像信号が選択されると、一方の映像信号に対して主画像表示用に変換処理が施された主画像が表示手段に表示される。また、他方の映像信号に対して副画像表示用に変換処理が施された副画像が表示手段に表示される。
このとき、選択された一方の映像信号から映像信号に基づく波形信号が生成されている。そこで、任意のはめ込み画像に用いる一方の映像信号及び映像信号に基づく波形信号が選択されると、一方の映像信号に対して主画像表示用に変換処理が施された主画像が表示手段に表示される。また、映像信号に基づく波形信号に対して副画像表示用に変換処理が施された副画像が表示手段に表示される。
また、本発明の表示方法は、選択された任意の映像信号から、この映像信号に対応する波形信号を生成するステップと、選択された任意の映像信号と、波形信号生成手段により生成された波形信号のうちから、任意のはめ込み画像に用いる一方及び他方の信号を選択的に切り替えるステップと、選択的に切り替えられた任意のはめ込み画像に用いる一方の信号を主画像表示用の画像に変換処理を施して表示手段に供給すると共に、任意のはめ込み画像に用いる他方の信号を副画像表示用に主画像表示用の画像変換処理に対応する画像変換処理を施した後に表示手段に供給するステップと、主画像表示用の画像変換処理を施した画像と、副画像表示用の画像変換処理を施した信号による画像とを任意のはめ込み画像として表示手段で表示するステップとを含むものである。
これにより、まず、選択された任意の映像信号から映像信号に基づく波形信号を生成する。次に、選択された任意の映像信号と、波形信号生成手段により生成された波形信号のうちから、任意のはめ込み画像に用いる一方及び他方の信号を選択的に切り替える。
そして、選択的に切り替えられた任意のはめ込み画像に用いる一方に対して主画像表示用に表示手段に対応する画像に変換処理を施すと共に、他方に対して副画像表示用に主画像表示用の画像変換処理に対応する画像変換処理を施した後に表示手段に供給する。
従って、主画像表示用の画像変換処理を施した映像信号による画像と、副画像表示用の画像変換処理を施した映像信号による画像又は映像信号に基づく波形信号による画像とを任意のはめ込み画像として表示手段で表示する。
本発明によれば、ディスプレイ外部に測定器を接続する必要がなく、ディスプレイ内の表示画像と共に表示画像に対応する波形画像を表示することができるという効果が得られる。このため、測定器の接続や測定の操作を別に行う必要がなく、操作性が向上する。
また、表示画像に対応する波形画像の表示態様をディスプレイの表示画像に対応して任意に変更することができる。このため、表示サイズや表示レイアウト等の表示態様を任意に変更することにより、任意のはめ込み画像を生成することができる。
さらにディスプレイの基準値の範囲に対する表示を可能とすることができる。表示画像に対応する波形画像の表示範囲を基準値内とすれば、基準値に対する波形画像のレベルを一目で把握することができる。このため、基準値に対する波形画像の判定における視認性が向上する。
さらにディスプレイの基準値の範囲に対する表示を可能とすることができる。表示画像に対応する波形画像の表示範囲を基準値内とすれば、基準値に対する波形画像のレベルを一目で把握することができる。このため、基準値に対する波形画像の判定における視認性が向上する。
以下、本発明の実施の形態の表示装置について、適宜、図面を参照しながら詳細に説明する。
まず、本発明の実施の形態の表示装置の機能構成を示すブロック図について説明する。
図1は、本実施の形態の表示装置の機能構成を示すブロック図である。
図1において、この表示装置は、入力される複数の映像信号のうちから任意の映像信号を選択する映像信号入力部1を備えている。すなわち、映像信号入力部1は、選択された任意の映像信号を用いて任意のはめ込み画像を後段のはめ込み画像表示部7で表示するために、映像信号の入力選択を行うものである。
まず、本発明の実施の形態の表示装置の機能構成を示すブロック図について説明する。
図1は、本実施の形態の表示装置の機能構成を示すブロック図である。
図1において、この表示装置は、入力される複数の映像信号のうちから任意の映像信号を選択する映像信号入力部1を備えている。すなわち、映像信号入力部1は、選択された任意の映像信号を用いて任意のはめ込み画像を後段のはめ込み画像表示部7で表示するために、映像信号の入力選択を行うものである。
また、この表示装置は、映像信号入力部1で選択された任意の映像信号から、この映像信号に対応する波形信号を生成する波形信号生成部3を備えている。すなわち、波形信号生成部3は、映像信号入力部1で選択された任意の映像信号に関するレベル値に対応する波形信号を生成する。この波形信号は、はめ込み画像表示部7の基準値の範囲でグラフ表示される。
また、この表示装置は、映像信号入力部1で選択された任意の映像信号と、波形信号生成部3により生成された波形信号のうちから、任意のはめ込み画像に用いる一方及び他方の信号を選択的に切り替える映像信号切替部2を備えている。
すなわち、映像信号切替部2は、はめ込み画像に用いる信号として、映像信号入力部1で選択された任意の一方の映像信号と、他方の映像信号を用いる場合を選択的に切り替える。また、映像信号切替部2は、はめ込み画像に用いる信号として、映像信号入力部1で選択された任意の一方の映像信号と、この一方の映像信号に基づいて波形信号生成部3により生成された波形信号を用いる場合を選択的に切り替える。
また、この表示装置は、映像信号切替部2により選択的に切り替えられた任意のはめ込み画像に用いる一方及び他方の信号のうちの一方の映像信号に対して主画像表示用にはめ込み画像表示部7に対応する画像に変換処理を施す映像信号・波形信号変換部4を備えている。
これと共に、映像信号・波形信号変換部4は、他方の映像信号による画像又は映像信号に基づく波形信号に対して副画像表示用に主画像表示用の画像変換処理に対応する画像変換処理を施す。また、映像信号・波形信号変換部4は、上記処理を施した後に処理後の主画像表示用及び副画像表示用信号を、はめ込み画像表示部7側に出力する。
すなわち、映像信号・波形信号変換部4は、主画像表示用の一方の映像信号に対して、はめ込み画像表示部7に主画像を表示するための画素や周波数の変換を行う。また、映像信号・波形信号変換部4は、副画像表示用の一方の映像信号に基づいて波形信号生成部3により生成された波形信号に対して、はめ込み画像表示部7に副画像を表示するための画素や周波数の変換を行う。
また、この表示装置は、映像信号・波形信号変換部4で変換処理を施した処理後の主画像表示用及び副画像表示用信号を用いて、はめ込み画像表示部7におけるはめ込み画像中の主画像表示タイミング及び副画像表示タイミング信号を生成するはめ込み画像生成部5を備えている。
すなわち、はめ込み画像生成部5は、はめ込み画像表示部7におけるはめ込み画像中で主画像表示領域及び副画像表示領域を特定するための主画像表示タイミング及び副画像表示タイミング信号を生成する。なお、ここでは映像信号・波形信号変換部4の後段にはめ込み画像生成部5を設けているが、これに限らず、はめ込み画像生成部5の後段に映像信号・波形信号変換部4を設けてもよい。
また、この表示装置は、はめ込み画像生成部5で生成された主画像表示タイミング及び副画像表示タイミング信号に基づいて、はめ込み画像表示部7におけるはめ込み画像を表示させるための水平及び垂直方向の駆動信号を生成するはめ込み画像出力部6を備えている。
また、この表示装置は、はめ込み画像出力部6から出力される水平及び垂直方向の駆動信号によりはめ込み画像を表示するはめ込み画像表示部7を備えている。
また、この表示装置は、はめ込み画像出力部6から出力される水平及び垂直方向の駆動信号によりはめ込み画像を表示するはめ込み画像表示部7を備えている。
また、この表示装置は、映像信号入力部1における映像信号の入力選択、波形信号生成部3における波形信号のグラフ表示のための制御、映像信号切替部2におけるはめ込み画像に用いる信号の選択、映像信号・波形信号変換部4における変換処理の選択、はめ込み画像生成部5におけるタイミング選択、のうちのいずれかについてコントロール信号を供給する制御部8を備えている。
ここで、制御部8は、いずれかのコントロール信号については所定の状態をデフォルト設定として、変更要求時にのみコントロール信号を供給するようにしても良い。
また、この表示装置は、制御部8に対してコントロール信号の生成をさせるためにパネル表示されたキーを操作可能な操作パネル9を備えている。
また、この表示装置は、制御部8に対してコントロール信号の生成をさせるためにパネル表示されたキーを操作可能な操作パネル9を備えている。
以下、本発明の実施の形態をディスプレイに適用した例について、図面を用いて具体的に説明する。
図2は、本実施の形態を適用したマルチディスプレイを示すブロック構成図である。このマルチディスプレイは、映像信号のアナログ伝送の規格としてテレビジョン放送用やビデオテープレコーダ記録再生用の映像信号として、輝度信号(Y)、色差信号(R−Y)及び色差信号(B−Y)からなるコンポーネント映像信号11や、輝度信号(Y)、色差信号、同期信号及びカラーバースト信号からなるコンポジット映像信号12が入力映像信号10として入力可能な入力ポート(入力1,2)を有している。
図2は、本実施の形態を適用したマルチディスプレイを示すブロック構成図である。このマルチディスプレイは、映像信号のアナログ伝送の規格としてテレビジョン放送用やビデオテープレコーダ記録再生用の映像信号として、輝度信号(Y)、色差信号(R−Y)及び色差信号(B−Y)からなるコンポーネント映像信号11や、輝度信号(Y)、色差信号、同期信号及びカラーバースト信号からなるコンポジット映像信号12が入力映像信号10として入力可能な入力ポート(入力1,2)を有している。
また、このマルチディスプレイは、映像信号のデジタル伝送の規格であるDVI(Digital Visual Interface)に対応した高品位(HD(high definition))デジタル映像信号13が入力映像信号10として入力可能な入力ポート(入力3)を有している。
さらに、このマルチディスプレイは、オプションとしてコンピュータが出力するRGB信号14、15が入力映像信号10として入力可能な入力ポート(入力4,5)を有している。
さらに、このマルチディスプレイは、オプションとしてコンピュータが出力するRGB信号14、15が入力映像信号10として入力可能な入力ポート(入力4,5)を有している。
このような入力可能な入力ポート(入力1,2,3,4,5)に入力された各種入力映像信号10は、マルチディスプレイのFPGA(field programmable gate ally)20に入力される。FPGA20は、入力映像信号10のフィールド単位の任意の処理を論理ゲートを用いてプログラム可能なIC(Integrated Circuit)である。
FPGA20は、入力ポート(入力1,2,3,4,5)に入力された各種入力映像信号10から任意の2つの映像信号を選択するセレクタ21を備えている。FPGA20は、セレクタ21で選択された2つの映像信号をそれぞれポートA入力及びポートB入力として、ポートA入力又はポートB入力のいずれか1つの映像信号を後段のモジュール24に供給するセレクタ22を備えている。
セレクタ22は、セレクタ21で選択された2つの映像信号をそれぞれポートA入力及びポートB入力として、ポートA側又はポートB側の固定接点のいずれかを選択的に可動接点と切り替えて接続するスイッチ23を設けている。
また、FPGA20は、セレクタ22のスイッチ23で可動接点とポートA側又はポートB側の固定接点との選択的切り替えにより接続されたポートA側又はポートB側の映像信号の波形信号を生成するモジュール24を備えている。
モジュール24により生成された波形信号は、セレクタ22のスイッチ23で選択されたポートA側又はポートB側の任意の映像信号に関するレベル値を後段のディスプレイ38にグラフ表示するものである。
モジュール24により生成された波形信号のグラフ表示は、映像信号の輝度レベルがディスプレイ38の基準内であるか否かを示すWFM(wave form generator)と、映像信号に対応する音声信号の出力レベルがディスプレイ38に内蔵されるスピーカの基準内であるか否かを示すALM(audio level monitor)とにより表示される。
また、FPGA20は、セレクタ22のポートB側の映像信号をポートB`入力として、モジュール24の波形信号をポートC入力として、ポートB`入力又はポートC入力のいずれか1つの信号を選択するセレクタ25を備えている。そして、このセレクタ25は、ポートB`側又はポートC側の固定接点のいずれかを選択的に可動接点と切り替えて接続するスイッチ26を設けている。
セレクタ21のポートA入力はそのままポートA出力として、セレクタ25のスイッチ26で可動接点と接続されたポートB`側又はポートC側の固定接点の信号はポートB出力として、FPGA20から出力される。
また、このマルチディスプレイは、FPGA20から出力されたポートA出力とポートB出力が、それぞれポートA入力とポートB入力として入力されるデバイス30を備えている。デバイス30は、ポートA入力の映像信号による主画像とポートB入力のポートB`側の映像信号又はポートC側の波形信号による副画像とを後段のディスプレイ38に表示させるためのタイミングを生成して、主画像及び副画像の信号と共に出力する装置である。
すなわち、デバイス30は、ポートA入力の映像信号による主画像の表示タイミング信号を生成する入力ポート31と、ポートB入力のポートB`側の映像信号又はポートC側の波形信号による副画像の表示タイミング信号を生成する入力ポート32とを備えている。入力ポート31は、後段のディスプレイ38にポートA入力の映像信号による主画像をディスプレイ38の表示領域に対応させて表示させるための主画像の表示タイミング信号を生成する。
入力ポート32は、後段のディスプレイ38にポートB入力のポートB`側の映像信号又はポートC側の波形信号による副画像を表示させるための副画像の表示タイミング信号を生成する。この副画像の表示タイミングは、入力ポート31の主画像の表示タイミング信号とは異なる表示タイミングになっている。ここで、主画像の表示タイミング信号とは異なる副画像の表示タイミング信号とは、一部重なるタイミングも含むが、完全に一致してはいないものであればよい。
また、デバイス30は、入力ポート31の主画像の表示タイミング信号でディスプレイ38に主画像を表示させるためにポートA入力の映像信号に画素及び周波数の変換を行うスケーラ35を備えている。また、入力ポート32の副画像の表示タイミング信号でディスプレイ38に副画像を表示させるためにポートB入力のポートB`側の映像信号又はポートC側の波形信号に画素及び周波数の変換を行うスケーラ36を備えている。
また、デバイス30は、入力ポート31及びスケーラ35による主画像生成系の第1経路33と、入力ポート32及びスケーラ36による副画像生成系の第2経路34とを有している。そして、デバイス30の出力段で第1経路33と第2経路34とが合成されて主画像と副画像とがそれぞれの表示タイミング信号で組み合わされて1つの出力映像信号となる。
また、このマルチディスプレイは、デバイス30から出力される出力映像信号に基づいて、主画像と副画像とがそれぞれの表示タイミング信号で組み合わされてディスプレイ38に表示させるための水平駆動信号及び垂直駆動信号を生成する表示ドライバ37を備えている。
また、このマルチディスプレイは、表示ドライバ37から出力される水平駆動信号及び垂直駆動信号により主画像と副画像とを1つの画面上で組み合わせて表示するディスプレイ38を備えている。
さらに、このマルチディスプレイは、操作パネル40の操作に基づいてFPGA20及びデバイス30に対する制御を行うためのコントロール信号を供給するCPU39を備えている。すなわち、CPU39は、コントロール信号に基づいて、FPGA20のセレクタ21の選択、セレクタ22のスイッチ23の切替選択、セレクタ25のスイッチ26の切替選択、モジュール24の波形信号の生成の制御を行う。
また、CPU39は、コントロール信号に基づいて、デバイス30の第1経路33の入力ポート31及びスケーラ35による主画像生成系の制御と、第2経路34の入力ポート32及びスケーラ36による副画像生成系の制御とを行う。
さらに、このマルチディスプレイは、操作に基づいてCPU39にコントロール信号を生成させるための操作パネル40を備えている。すなわち、操作パネル40は、例えば、主画像と副画像となる映像信号又は波形信号の選択と、後述する図3に示す主画像と副画像との組み合わせ表示例の選択を行うキー又はタッチパネルが設けられている。
操作パネル40は、デフォルト設定として、所定の主画像と副画像となる映像信号の選択と、主画像と副画像との組み合わせパターンの表示がされるように設定されていて、設定変更時に変更部分のみを操作可能とするようにしても良い。
図3は、はめ込み画像の例を示す図であり、図3Aはピクチャインピクチャ(PIP)、図3Bはピクチャバイピクチャ(PBP)、図3Cはピクチャアウトピクチャ(POP(16:9))、図3Dはピクチャアウトピクチャ(POP(4:3))である。図3は、図2のディスプレイ38に表示される主画像と副画像との組み合わせパターンを示している。図3は、主画像と副画像とがいずれも入力映像信号に対応したものである例を示している。
図3Aに示すピクチャインピクチャ(PIP)の例は、ディスプレイ38の表示領域の全体に主画像41が表示されると共に、主画像41の一部に副画像42が表示される例を示している。
主画像41は、図2のデバイス30の第1経路33の入力ポート31及びスケーラ35による主画像生成系により生成されたピクチャインピクチャ(PIP)のポートA入力の映像信号に対応している。このとき、入力ポート31及びスケーラ35は、コントロール信号によりピクチャインピクチャ(PIP)の主画像41を生成するようにポートA入力の映像信号の表示タイミングを生成し、画素及び周波数を変換する。
副画像42は、図2のデバイス30の第2経路34の入力ポート32及びスケーラ36による副画像生成系により生成されたピクチャインピクチャ(PIP)のポートB入力のポートB`側の映像信号に対応している。このとき、入力ポート32及びスケーラ36は、コントロール信号によりピクチャインピクチャ(PIP)の副画像42を生成するようにポートB入力のポートB`側の映像信号の表示タイミングを生成し、画素及び周波数を変換する。
図3Bに示すピクチャバイピクチャ(PBP)の例は、ディスプレイ38の表示領域の左半分に主画像43が表示されると共に、主画像43と並んで右半分に副画像44が表示される例を示している。
主画像43は、図2のデバイス30の第1経路33の入力ポート31及びスケーラ35による主画像生成系により生成されたピクチャバイピクチャ(PBP)のポートA入力の映像信号に対応している。このとき、入力ポート31及びスケーラ35は、コントロール信号によりピクチャバイピクチャ(PBP)の主画像43を生成するようにポートA入力の映像信号の表示タイミングを生成し、画素及び周波数を変換する。
副画像44は、図2のデバイス30の第2経路34の入力ポート32及びスケーラ36による副画像生成系により生成されたピクチャバイピクチャ(PBP)のポートB入力のポートB`側の映像信号に対応している。このとき、入力ポート32及びスケーラ36は、コントロール信号によりピクチャバイピクチャ(PBP)の副画像44を生成するようにポートB入力の映像信号の表示タイミングを生成し、画素及び周波数を変換する。
図3Cに示すピクチャアウトピクチャ(POP(横縦比が16:9))の例は、ディスプレイ38の表示領域の上側の横方向全体に主画像45(16:9)が表示されると共に、主画像45(16:9)の領域外に副画像46が表示される例を示している。
主画像45(16:9)は、図2のデバイス30の第1経路33の入力ポート31及びスケーラ35による主画像生成系により生成されたピクチャアウトピクチャ(POP)のポートA入力の映像信号に対応している。このとき、入力ポート31及びスケーラ35は、コントロール信号によりピクチャアウトピクチャ(POP)の主画像45(16:9)を生成するようにポートA入力の映像信号の表示タイミングを生成し、画素及び周波数を変換する。
副画像46は、図2のデバイス30の第2経路34の入力ポート32及びスケーラ36による副画像生成系により生成されたピクチャアウトピクチャ(POP)のポートB入力のポートB`側の映像信号に対応している。このとき、入力ポート32及びスケーラ36は、コントロール信号によりピクチャアウトピクチャ(POP)の副画像46を生成するようにポートB入力のポートB`側の映像信号の表示タイミングを生成し、画素及び周波数を変換する。
図3Dに示すピクチャアウトピクチャ(POP(横縦比が4:3))の例は、ディスプレイ38の表示領域の右側の縦方向全体に主画像47(4:3)が表示されると共に、主画像47(4:3)の領域外に副画像48が表示される例を示している。
主画像47(4:3)は、図2のデバイス30の第1経路33の入力ポート31及びスケーラ35による主画像生成系により生成されたピクチャアウトピクチャ(POP)のポートA入力の映像信号に対応している。このとき、入力ポート31及びスケーラ35は、コントロール信号によりピクチャアウトピクチャ(POP)の主画像47(4:3)を生成するようにポートA入力の映像信号の表示タイミングを生成し、画素及び周波数を変換する。
副画像48は、図2のデバイス30の第2経路34の入力ポート32及びスケーラ36による副画像生成系により生成されたピクチャアウトピクチャ(POP)のポートB入力の映像信号に対応している。このとき、入力ポート32及びスケーラ36は、コントロール信号によりピクチャアウトピクチャ(POP)の副画像48を生成するようにポートB入力のポートB`側の映像信号の表示タイミングを生成し、画素及び周波数を変換する。
図4は、他のはめ込み画像の例を示す図であり、図4Aはピクチャインピクチャ(PIP)、図4Bはピクチャバイピクチャ(PBP)、図4Cはピクチャアウトピクチャ(POP(16:9))、図4Dはピクチャアウトピクチャ(POP(4:3))である。
図4は、図2のディスプレイ38に表示される主画像と副画像との他の組み合わせパターンを示している。図4は、主画像のみが入力映像信号に対応した画像であり、副画像は入力映像信号に関係する波形信号のグラフ表示画像である例を示している。
図4Aに示すピクチャインピクチャ(PIP)の例は、ディスプレイ38の表示領域の全体に主画像51が表示されると共に、主画像51の一部に副画像52が表示される例を示している。
主画像51は、図2のデバイス30の第1経路33の入力ポート31及びスケーラ35による主画像生成系により生成されたピクチャインピクチャ(PIP)のポートA入力の映像信号に対応している。このとき、入力ポート31及びスケーラ35は、コントロール信号によりピクチャインピクチャ(PIP)の主画像51を生成するようにポートA入力の映像信号の表示タイミングを生成し、画素及び周波数を変換する。
副画像52は、図2のデバイス30の第2経路34の入力ポート32及びスケーラ36による副画像生成系により生成されたピクチャインピクチャ(PIP)のポートB入力のポートC側の波形信号に対応している。このとき、入力ポート32及びスケーラ36は、コントロール信号によりピクチャインピクチャ(PIP)の副画像52を生成するようにポートB入力のポートC側の波形信号の表示タイミングを生成し、画素及び周波数を変換する。
ポートB入力のポートC側の波形信号は、モジュール24により生成されるポートA入力の映像信号の波形信号であり、グラフ表示されるものである。グラフ表示は、映像信号の輝度レベルを示すWFMと、音声信号の出力レベルを示すALMとによりピクチャインピクチャ(PIP)の副画像52で表示される。
図4Bに示すピクチャバイピクチャ(PBP)の例は、ディスプレイ38の表示領域の左半分に主画像53が表示されると共に、主画像53と並んで右半分に副画像54が表示される例を示している。
主画像53は、図2のデバイス30の第1経路33の入力ポート31及びスケーラ35による主画像生成系により生成されたピクチャバイピクチャ(PBP)のポートA入力の映像信号に対応している。このとき、入力ポート31及びスケーラ35は、コントロール信号によりピクチャバイピクチャ(PBP)の主画像53を生成するようにポートA入力の映像信号の表示タイミングを生成し、画素及び周波数を変換する。
副画像54は、図2のデバイス30の第2経路34の入力ポート32及びスケーラ36による副画像生成系により生成されたピクチャバイピクチャ(PBP)のポートB入力のポートC側の波形信号に対応している。このとき、入力ポート32及びスケーラ36は、コントロール信号によりピクチャバイピクチャ(PBP)の副画像54を生成するようにポートB入力のポートC側の波形信号の表示タイミングを生成し、画素及び周波数を変換する。
ポートB入力のポートC側の波形信号は、モジュール24により生成されるポートA入力の映像信号の波形信号であり、グラフ表示されるものである。グラフ表示は、映像信号の輝度レベルを示すWFMと、音声信号の出力レベルを示すALMとによりピクチャバイピクチャ(PBP)の副画像54で表示される。
図4Cに示すピクチャアウトピクチャ(POP(横縦比が16:9))の例は、ディスプレイ38の表示領域の上側の横方向全体に主画像55(16:9)が表示されると共に、主画像55(16:9)の領域外に副画像56が表示される例を示している。
主画像55(16:9)は、図2のデバイス30の第1経路33の入力ポート31及びスケーラ35による主画像生成系により生成されたピクチャアウトピクチャ(POP)のポートA入力の映像信号に対応している。このとき、入力ポート31及びスケーラ35は、コントロール信号によりピクチャアウトピクチャ(POP)の主画像55(16:9)を生成するようにポートA入力の映像信号の表示タイミング、画素及び周波数を変換する。
副画像56は、図2のデバイス30の第2経路34の入力ポート32及びスケーラ36による副画像生成系により生成されたピクチャアウトピクチャ(POP)のポートB入力のポートC側の波形信号に対応している。このとき、入力ポート32及びスケーラ36は、コントロール信号によりピクチャアウトピクチャ(POP)の副画像56を生成するようにポートB入力のポートC側の波形信号の表示タイミングを生成し、画素及び周波数を変換する。
ポートB入力のポートC側の波形信号は、モジュール24により生成されるポートA入力の映像信号の波形信号であり、グラフ表示されるものである。グラフ表示は、映像信号の輝度レベルを示すWFMと、音声信号の出力レベルを示すALMとによりピクチャアウトピクチャ(POP)の副画像56で表示される。
図4Dに示すピクチャアウトピクチャ(POP(横縦比が4:3))の例は、ディスプレイ38の表示領域の右側の縦方向全体に主画像47(4:3)が表示されると共に、主画像57(4:3)の領域外に副画像58が表示される例を示している。
主画像57(4:3)は、図2のデバイス30の第1経路33の入力ポート31及びスケーラ35による主画像生成系により生成されたピクチャアウトピクチャ(POP)のポートA入力の映像信号に対応している。このとき、入力ポート31及びスケーラ35は、コントロール信号によりピクチャアウトピクチャ(POP)の主画像47(4:3)を生成するようにポートA入力の映像信号の表示タイミングを生成し、画素及び周波数を変換する。
副画像58は、図2のデバイス30の第2経路34の入力ポート32及びスケーラ36による副画像生成系により生成されたピクチャアウトピクチャ(POP)のポートB入力のポートC側の波形信号に対応している。このとき、入力ポート32及びスケーラ36は、コントロール信号によりピクチャアウトピクチャ(POP)の副画像58を生成するようにポートB入力のポートC側の波形信号の表示タイミングを生成し、画素及び周波数を変換する。
ポートB入力のポートC側の波形信号は、モジュール24により生成されるポートA入力の映像信号の波形信号であり、グラフ表示されるものである。グラフ表示は、映像信号の輝度レベルを示すWFMと、音声信号の出力レベルを示すALMとによりピクチャアウトピクチャ(POP)の副画像56で表示される。
次に、モジュール24によるWFMの波形生成の詳細及びWFMの表示状態について説明する。
図5は、モジュールの波形生成(WFM)を示す図であり、図5Aは入力映像信号の例、図5Bは水平同期信号、図5Cは水平映像信号、図5Dは垂直同期信号、図5Eは垂直映像信号である。
図5は、モジュールの波形生成(WFM)を示す図であり、図5Aは入力映像信号の例、図5Bは水平同期信号、図5Cは水平映像信号、図5Dは垂直同期信号、図5Eは垂直映像信号である。
図5Aに示す入力映像信号61が画像表示されるときには、有効な映像信号エリア62の他に一定のブランキングエリア63が必要となる。映像信号エリア62は、例えば、横対縦の画素比率が1280×1024で表される。
このとき、図2のFPGA20のセレクタ22のポートA入力の映像信号として図5Aに示す入力映像信号61が入力されると、スイッチ23を介してモジュール24に図5Aに示す入力映像信号61が供給される。ここで、モジュール24により入力映像信号61の映像信号エリア62の上側のサンプリングエリア64内の1ライン分がサンプリングされる。
すなわち、図5Bに示す水平同期信号の1ライン分にわたって、図5Cに示す水平映像信号に対してサンプリングが行われる。水平サンプリングは、一定のサンプリング間隔66で、「0」〜「639」で示す「640」個の水平サンプリング数65となるように実行される。
このように水平サンプリングされたサンプリングデータ70は、水平用メモリ69に格納される。水平用メモリ69には、10ビットのデータが「640」個のアドレスに格納される。10ビットのデータは、アドレス@1〜@4に示す「16」、「1000」、「1000」、「1000」、「1000」、「900」などの輝度値を示すデータである。
また、図5Dに示す垂直同期信号のサンプリングエリア64の垂直ライン数にわたって、図5Eに示す垂直映像信号に対してサンプリングが行われる。垂直サンプリングは、一定のサンプリング間隔68で、「0」〜「639」で示す「640」個の垂直サンプリング数67となるように実行される。
このように垂直サンプリングされたサンプリングデータ71は、垂直用メモリ73に格納される。垂直用メモリ73には、10ビットのデータが「640」個のアドレスに格納される。10ビットのデータは、アドレス@1〜@3に示す「900」、「800」、「700」、「700」などの輝度値を示すデータである。
次に、モジュール24により水平用メモリ69に格納された水平サンプリングされたサンプリングデータ70と、垂直用メモリ73に格納された垂直サンプリングされたサンプリングデータ71とがデコード75されて、ルックアップテーブル74が作成される。
ルックアップテーブル74は、波形信号であるWFMの表示エリアのアドレスに対応する波形信号であるWFMの表示レベルを示すテーブル値が格納される。サンプリングデータ70、71は、絶対値で示された輝度値であるのに対して、波形信号であるWFMの表示レベルを示すテーブル値は、ディスプレイ38の規定値に対して規定範囲内となっているか否かを示す相対値である。
そして、モジュール24によりルックアップテーブル74のテーブル値が読み出されて、ディスプレイ38の波形信号であるWFMの表示エリアのアドレスに表示レイアウト76される。
図6は、波形生成(WFM)の表示状態を示す図であり、図6Aは波形生成(WFM)の表示レイアウトの例、図6Bは波形生成(WFM)の表示例である。図6は、ディスプレイ38の波形信号であるWFMの表示エリアにWFMが表示される状態を示している。
図6Aに示す波形生成(WFM)の表示レイアウト例では、ディスプレイ38の波形信号であるWFMの表示エリアに対して、水平同期信号79及び垂直同期信号80に基づいて水平画素対垂直画素比が800×500となる画像が表示される。この画像表示領域には有効な波形レイアウトエリア77の他に一定のブランキングエリア78が必要となる。
波形レイアウトエリア77は、水平画素対垂直画素比が640×480である。波形レイアウトエリア77の左上点(x、y)を原点(0,0)として、640×480の波形レイアウトエリア77が割り当てられる。
すなわち、波形レイアウトエリア77の水平方向に「@0」〜「@639」で示す「640」個の画素に対応するアドレスが割り当てられ、垂直方向に「L0」〜「L479」で示す「480」本の画素に対応する垂直ラインが割り当てられる。
また、波形レイアウトエリア77において、水平方向の「@0」〜「@639」で示す「640」個の画素は、図5Aに示した入力映像信号61の映像信号エリア62の水平方向の画素に対応している。また、垂直方向の「L0」〜「L479」で示す「480」本の垂直ラインの画素は、図5Bで示した水平サンプリングされたサンプリングデータ70の絶対値で示された輝度値を垂直方向の相対値として対応させるものである。
すなわち、ディスプレイ38の規定値に対応する規定範囲内となるように、垂直方向の「L0」(最大値)〜「L479」(最小値)で示す「480」本の垂直ラインの画素を割り当てている。従って、波形信号であるWFMの表示レベルを示す輝度値が、垂直方向の「L0」(最大値)〜「L479」(最小値)で示す「480」本の範囲内の相対値として割り当てられる。
ここでは、水平方向の波形信号であるWFMの表示レベルを示す輝度値の割り当てを示す。図5Bで示した水平用メモリ69に格納された水平サンプリングされたサンプリングデータ70のうちのアドレス「@0」〜「@639」は、図6Aに示す波形レイアウトエリア77の水平方向の「@0」〜「@639」で示す「640」個の画素に対応する。
また、図5Bで示した水平用メモリ69に格納された水平サンプリングされたサンプリングデータ70のうちの「1000」(最大値)〜「16」(最小値)までの絶対値で示された輝度値を、図6Aに示す波形レイアウトエリア77の垂直方向の「L0」(最大値)〜「L479」(最小値)で示す相対値に対応させる。
すなわち、図5Bで示した水平用メモリ69に格納された水平サンプリングされたサンプリングデータ70のうちのアドレス「@0」の絶対値で示された輝度値「16」(最小値)は、81に示すように、図6Aに示す波形レイアウトエリア77の水平方向のアドレス「@0」で垂直方向の垂直ライン「L470」で示す相対値に対応させて割り当てる。
次に、図5Bで示した水平用メモリ69に格納された水平サンプリングされたサンプリングデータ70のうちのアドレス「@1」の絶対値で示された輝度値「1000」(最大値) は、82に示すように、図6Aに示す波形レイアウトエリア77の水平方向のアドレス「@1」で垂直方向の垂直ライン「L12」で示す相対値に対応させて割り当てる。
同様に、図5Bで示した水平用メモリ69に格納された水平サンプリングされたサンプリングデータ70のうちのアドレス「@2」の絶対値で示された輝度値「1000」(最大値) は、83に示すように、図6Aに示す波形レイアウトエリア77の水平方向のアドレス「@2」で垂直方向の垂直ライン「L12」で示す相対値に対応させて割り当てる。
同様に、図5Bで示した水平用メモリ69に格納された水平サンプリングされたサンプリングデータ70のうちのアドレス「@3」の絶対値で示された輝度値「1000」(最大値) は、84に示すように、図6Aに示す波形レイアウトエリア77の水平方向のアドレス「@3」で垂直方向の垂直ライン「L12」で示す相対値に対応させて割り当てる。
さらに、図5Bで示した水平用メモリ69に格納された水平サンプリングされたサンプリングデータ70のうちのアドレス「@4」の絶対値で示された輝度値「900」 は、85に示すように、図6Aに示す波形レイアウトエリア77の水平方向のアドレス「@4」で垂直方向の垂直ライン「L63」で示す相対値に対応させて割り当てる。
以下、同様にして、図5Bで示した水平用メモリ69に格納された水平サンプリングされたサンプリングデータ70のうちのアドレス「@5」〜「@639」までの絶対値で示された輝度値を、図6Aに示す波形レイアウトエリア77の水平方向のアドレス「@5」〜「@639」まで垂直方向の垂直ライン「L470」〜「L12」で示す相対値に対応させて割り当てる。
上述したような割り当てができるように表示レイアウトがルックアップテーブル74のテーブル値として記載されている。
なお、ここでは、水平方向の波形信号であるWFMの表示レベルを示す輝度値の割り当てのみを示したが、垂直方向の波形信号であるWFMの表示レベルを示す輝度値の割り当ても同様にして実行される。
なお、ここでは、水平方向の波形信号であるWFMの表示レベルを示す輝度値の割り当てのみを示したが、垂直方向の波形信号であるWFMの表示レベルを示す輝度値の割り当ても同様にして実行される。
図6Bに示す波形生成(WFM)の表示例では、図6Aに示した波形レイアウトエリア77に予めデフォルト設定された背景色86及び縦横軸を示すグリッド87、目盛を示すグリッド88が表示される。
なお、デフォルト設定値は、操作パネル40の操作によるCPU40からのモジュール24へのコントロール信号により設定変更可能である。
そして、図6Aに示すように波形生成された波形89がWFMとして相対値の範囲内で表示される。
そして、図6Aに示すように波形生成された波形89がWFMとして相対値の範囲内で表示される。
次に、モジュール24によるALMの波形生成の詳細及びALMの表示状態について説明する。
図7は、モジュールの波形生成(ALM)を示す図である。
図5Aに示す入力映像信号61に対応する入力L/Rチャンネル音声信号91が、モジュール24内のピークホールド回路92に入力される。ピークホールド回路92によりリアルタイムで入力される入力L/Rチャンネル音声信号91の出力レベル値のピーク値が一時的にホールドされる。
図7は、モジュールの波形生成(ALM)を示す図である。
図5Aに示す入力映像信号61に対応する入力L/Rチャンネル音声信号91が、モジュール24内のピークホールド回路92に入力される。ピークホールド回路92によりリアルタイムで入力される入力L/Rチャンネル音声信号91の出力レベル値のピーク値が一時的にホールドされる。
ピークホールド回路92による入力L/Rチャンネル音声信号91の出力レベル値のピーク値の一時的なホールドは、順次リフレッシュされるALMの波形表示タイミングに合わせて行われる。
ピークホールド回路92によりピーク値の一時的なホールドが行われた入力L/Rチャンネル音声信号91の出力レベル値は、LチャンネルとRチャンネルとがデコード93されて、ルックアップテーブル94が作成される。
ルックアップテーブル94は、波形信号であるALMの表示エリアのアドレスに対応する波形信号であるALMの表示レベルを示すテーブル値が格納される。一時的なホールドが行われたピーク値は、絶対値で示された出力レベル値であるのに対して、波形信号であるALMの表示レベルを示すテーブル値は、ディスプレイ38に内蔵されるスピーカの規定値に対して規定範囲内となっているか否かを示す相対値である。
そして、モジュール24によりルックアップテーブル94のテーブル値が読み出されて、ディスプレイ38の波形信号であるALMの表示エリアのアドレスに表示レイアウト95される。
ピークホールド回路92によりリアルタイムで入力される入力L/Rチャンネル音声信号91の出力レベル値のピーク値が一時的にホールドされる。
絶対値で示されたLチャンネルとRチャンネルの出力レベル値は、表示レイアウト95に示すように、波形信号であるALMの表示エリアに割り当てられる。
絶対値で示されたLチャンネルとRチャンネルの出力レベル値は、表示レイアウト95に示すように、波形信号であるALMの表示エリアに割り当てられる。
すなわち、垂直方向の「480ライン」のうちの「0ライン」〜「234ライン」までをLチャンネル、「245ライン」〜「479ライン」までをRチャンネルに対応させて割り当てる。そして、絶対値で示されたLチャンネルとRチャンネルの出力レベル値を、水平方向の「640ドット」のうちの「30ドット」〜「580ドット」で示す相対値に対応させて割り当てる。
上述したような割り当てができるように表示レイアウトがルックアップテーブル94のテーブル値として記載されている。
図7に示す波形生成(ALM)の表示例では、波形信号であるALMの表示エリアに予めデフォルト設定された背景色96及び横軸を示すグリッド97、目盛を示すグリッド98が表示される。
図7に示す波形生成(ALM)の表示例では、波形信号であるALMの表示エリアに予めデフォルト設定された背景色96及び横軸を示すグリッド97、目盛を示すグリッド98が表示される。
なお、デフォルト設定値は、操作パネル40の操作によるCPU40からのモジュール24へのコントロール信号により設定変更可能である。
そして、図7に示すように波形生成された波形99がALMとして相対値の範囲内で表示される。
そして、図7に示すように波形生成された波形99がALMとして相対値の範囲内で表示される。
図8は、入力映像信号のサンプリング状態を示す図である。図8は、図5に示したモジュール24の波形生成(WFM)のためのサンプリングの模様を示している。
入力映像信号101の周波数48Hz、50Hz、56Hz、60Hz、72Hz、75Hz、85Hzに対して、サンプリングタイミング102は、60Hzと同じ周期のSP1、SP2、SP3、・・・、SPN−1、SPNである。ここでは、周波数48Hz、50Hz、56Hz、60Hz、72Hz、75Hz、85Hzの各入力映像信号101をサンプリングするフレーム数をそれぞれ「1」〜「85」までの数字で示している。
入力映像信号101の周波数48Hz、50Hz、56Hz、60Hz、72Hz、75Hz、85Hzに対して、サンプリングタイミング102は、60Hzと同じ周期のSP1、SP2、SP3、・・・、SPN−1、SPNである。ここでは、周波数48Hz、50Hz、56Hz、60Hz、72Hz、75Hz、85Hzの各入力映像信号101をサンプリングするフレーム数をそれぞれ「1」〜「85」までの数字で示している。
図9は、セレクタ、ポート及びスケーラに対するコントロールを示す図である。
図9は、図2に示したCPU39が、コントロール信号に基づいて、FPGA20のセレクタ21の選択、セレクタ22のスイッチ23の切替選択、セレクタ25のスイッチ26の切替選択、モジュール24の波形信号の生成の制御を行ったときの対応する表示画像の例を示している。
図9は、図2に示したCPU39が、コントロール信号に基づいて、FPGA20のセレクタ21の選択、セレクタ22のスイッチ23の切替選択、セレクタ25のスイッチ26の切替選択、モジュール24の波形信号の生成の制御を行ったときの対応する表示画像の例を示している。
また、CPU39が、コントロール信号に基づいて、デバイス30の第1経路33の入力ポート31及びスケーラ35による主画像生成系の制御と、第2経路34の入力ポート32及びスケーラ36による副画像生成系の制御とを行ったときの対応する表示画像の例を示している。
図9において、まず、111で示す表示画像として図3Aに示すピクチャインピクチャ(PIP)の例について説明する。
この場合、FPGA20のセレクタ21でポートA入力とポートB入力用の入力映像信号が選択され、セレクタ22のスイッチ23はポートA入力とポートB入力のいずれも選択しないオープンが選択され、セレクタ25のスイッチ26はポートB`が選択される。
この場合、FPGA20のセレクタ21でポートA入力とポートB入力用の入力映像信号が選択され、セレクタ22のスイッチ23はポートA入力とポートB入力のいずれも選択しないオープンが選択され、セレクタ25のスイッチ26はポートB`が選択される。
次に、デバイス30の入力ポート31でポートA入力の映像信号に対してピクチャインピクチャ(PIP)の主画像用のタイミング信号を生成させ、入力ポート32でポートB入力のポートB`側の映像信号に対してピクチャインピクチャ(PIP)の副画像用のタイミング信号を生成させる。
そして、スケーラ35でポートA入力の映像信号に対してピクチャインピクチャ(PIP)の主画像用の画素及び周波数変換をさせ、スケーラ36でポートB入力のポートB`側の映像信号に対してピクチャインピクチャ(PIP)の副画像用の画素及び周波数変換をさせる。
次に、112で示す表示画像として図3Bに示すピクチャバイピクチャ(PBP)の例について説明する。
この場合、FPGA20のセレクタ21でポートA入力とポートB入力用の入力映像信号が選択され、セレクタ22のスイッチ23はポートA入力とポートB入力のいずれも選択しないオープンが選択され、セレクタ25のスイッチ26はポートB`が選択される。
この場合、FPGA20のセレクタ21でポートA入力とポートB入力用の入力映像信号が選択され、セレクタ22のスイッチ23はポートA入力とポートB入力のいずれも選択しないオープンが選択され、セレクタ25のスイッチ26はポートB`が選択される。
次に、デバイス30の入力ポート31でポートA入力の映像信号に対してピクチャバイピクチャ(PBP)の主画像用のタイミング信号を生成させ、入力ポート32でポートB入力のポートB`側の映像信号に対してピクチャバイピクチャ(PBP)の副画像用のタイミング信号を生成させる。
そして、スケーラ35でポートA入力の映像信号に対してピクチャバイピクチャ(PBP)の主画像用の画素及び周波数変換をさせ、スケーラ36でポートB入力のポートB`側の映像信号に対してピクチャバイピクチャ(PBP)の副画像用の画素及び周波数変換をさせる。
次に、113で示す表示画像として図3Cに示すピクチャアウトピクチャ(POP(16:9))の例について説明する。
この場合、FPGA20のセレクタ21でポートA入力とポートB入力用の入力映像信号が選択され、セレクタ22のスイッチ23ではポートA入力とポートB入力のいずれも選択しないオープンが選択され、セレクタ25のスイッチ26ではポートB`が選択される。
この場合、FPGA20のセレクタ21でポートA入力とポートB入力用の入力映像信号が選択され、セレクタ22のスイッチ23ではポートA入力とポートB入力のいずれも選択しないオープンが選択され、セレクタ25のスイッチ26ではポートB`が選択される。
次に、デバイス30の入力ポート31でポートA入力の映像信号に対してピクチャアウトピクチャ(POP(16:9))の主画像用のタイミング信号を生成させ、入力ポート32でポートB入力のポートB`側の映像信号に対してピクチャアウトピクチャ(POP)の副画像用のタイミング信号を生成させる。
そして、スケーラ35でポートA入力の映像信号に対してピクチャアウトピクチャ(POP(16:9))の主画像用の画素及び周波数の変換を行い、スケーラ36でポートB入力のポートB`側の映像信号に対してピクチャアウトピクチャ(POP)の副画像用の画素及び周波数の変換を行う。
次に、114で示す表示画像として図3Dに示すピクチャアウトピクチャ(POP(4:3))の例について説明する。
この場合、FPGA20のセレクタ21でポートA入力とポートB入力用の入力映像信号が選択され、セレクタ22のスイッチ23ではポートA入力とポートB入力のいずれも選択しないオープンが選択され、セレクタ25のスイッチ26ではポートB`が選択される。
この場合、FPGA20のセレクタ21でポートA入力とポートB入力用の入力映像信号が選択され、セレクタ22のスイッチ23ではポートA入力とポートB入力のいずれも選択しないオープンが選択され、セレクタ25のスイッチ26ではポートB`が選択される。
次に、デバイス30の入力ポート31でポートA入力の映像信号に対してピクチャアウトピクチャ(POP(4:3))の主画像用のタイミング信号を生成させ、入力ポート32でポートB入力のポートB`側の映像信号に対してピクチャアウトピクチャ(POP)の副画像用のタイミング信号を生成させる。
そして、スケーラ35でポートA入力の映像信号に対してピクチャアウトピクチャ(POP(4:3))の主画像用の画素及び周波数変換をさせ、スケーラ36でポートB入力のポートB`側の映像信号に対してピクチャアウトピクチャ(POP)の副画像用の画素及び周波数変換をさせる。
さらに、115で示す表示画像として図4Aに示すピクチャインピクチャ(PIP)の例について説明する。
この場合、FPGA20のセレクタ21でポートA入力とポートB入力用の入力映像信号が選択され、セレクタ22のスイッチ23はポートA入力が選択され、セレクタ25のスイッチ26はポートCが選択される。
この場合、FPGA20のセレクタ21でポートA入力とポートB入力用の入力映像信号が選択され、セレクタ22のスイッチ23はポートA入力が選択され、セレクタ25のスイッチ26はポートCが選択される。
次に、デバイス30の入力ポート31でポートA入力の映像信号に対してピクチャインピクチャ(PIP)の主画像用のタイミング信号を生成させ、入力ポート32でポートB入力のポートC側の波形信号に対してピクチャインピクチャ(PIP)の副画像用のタイミング信号を生成させる。
そして、スケーラ35でポートA入力の映像信号に対してピクチャインピクチャ(PIP)の主画像用の画素及び周波数の変換を行い、スケーラ36でポートB入力のポートC側の波形信号に対してピクチャインピクチャ(PIP)の副画像用の画素及び周波数の変換を行う。
次に、116で示す表示画像として図4Bに示すピクチャバイピクチャ(PBP)の例について説明する。
この場合、FPGA20のセレクタ21でポートA入力とポートB入力用の入力映像信号が選択され、セレクタ22のスイッチ23ではポートA入力が選択され、セレクタ25のスイッチ26ではポートCが選択される。
この場合、FPGA20のセレクタ21でポートA入力とポートB入力用の入力映像信号が選択され、セレクタ22のスイッチ23ではポートA入力が選択され、セレクタ25のスイッチ26ではポートCが選択される。
次に、デバイス30の入力ポート31でポートA入力の映像信号に対してピクチャバイピクチャ(PBP)の主画像用のタイミング信号を生成させ、入力ポート32でポートB入力のポートC側の波形信号に対してピクチャバイピクチャ(PBP)の副画像用のタイミング信号を生成させる。
そして、スケーラ35でポートA入力の映像信号に対してピクチャバイピクチャ(PBP)の主画像用の画素及び周波数の変換を行い、スケーラ36でポートB入力のポートC側の波形信号に対してピクチャバイピクチャ(PBP)の副画像用の画素及び周波数の変換を行う。
次に、117で示す表示画像として図4Cに示すピクチャアウトピクチャ(POP(16:9))の例について説明する。
この場合、FPGA20のセレクタ21でポートA入力とポートB入力用の入力映像信号が選択され、セレクタ22のスイッチ23ではポートAが選択され、セレクタ25のスイッチ26ではポートCが選択される。
この場合、FPGA20のセレクタ21でポートA入力とポートB入力用の入力映像信号が選択され、セレクタ22のスイッチ23ではポートAが選択され、セレクタ25のスイッチ26ではポートCが選択される。
次に、デバイス30の入力ポート31でポートA入力の映像信号に対してピクチャアウトピクチャ(POP(16:9))の主画像用のタイミング信号を生成させ、入力ポート32でポートB入力のポートC側の波形信号に対してピクチャアウトピクチャ(POP)の副画像用のタイミング信号を生成させる。
そして、スケーラ35でポートA入力の映像信号に対してピクチャアウトピクチャ(POP(16:9))の主画像用の画素及び周波数の変換を行い、スケーラ36でポートB入力のポートC側の波形信号に対してピクチャアウトピクチャ(POP)の副画像用の画素及び周波数の変換を行う。
次に、118で示す表示画像として図4Dに示すピクチャアウトピクチャ(POP(4:3))の例について説明する。
この場合、FPGA20のセレクタ21でポートA入力とポートB入力用の入力映像信号が選択され、セレクタ22のスイッチ23ではポートA入力が選択され、セレクタ25のスイッチ26ではポートCが選択される。
この場合、FPGA20のセレクタ21でポートA入力とポートB入力用の入力映像信号が選択され、セレクタ22のスイッチ23ではポートA入力が選択され、セレクタ25のスイッチ26ではポートCが選択される。
次に、デバイス30の入力ポート31でポートA入力の映像信号に対してピクチャアウトピクチャ(POP(4:3))の主画像用のタイミング信号を生成させ、入力ポート32でポートB入力のポートC側の波形信号に対してピクチャアウトピクチャ(POP)の副画像用のタイミング信号を生成させる。
そして、スケーラ35でポートA入力の映像信号に対してピクチャアウトピクチャ(POP(4:3))の主画像用の画素及び周波数の変換を行い、スケーラ36でポートB入力のポートC側の波形信号に対してピクチャアウトピクチャ(POP)の副画像用の画素及び周波数の変換を行う。
上述した表示状態の切り替えについて、以下に具体的に説明する。
ここで、例えば、デフォルト設定又は以前の設定により、図3Aに示すピクチャインピクチャ(PIP)の映像信号による主画像及び他の映像信号による副画像の表示画像111がディスプレイ38に表示されているとする。この図3Aに示すピクチャインピクチャ(PIP)の映像信号による主画像及び他の映像信号による副画像の表示画像111から、図3Bに示すピクチャバイピクチャ(PBP)の映像信号による主画像及び他の映像信号による副画像の表示画像112に表示態様を切り替える場合には、図9に示したセレクタ、ポート及びスケーラに対するコントロールにより以下のような制御が行われる。
ここで、例えば、デフォルト設定又は以前の設定により、図3Aに示すピクチャインピクチャ(PIP)の映像信号による主画像及び他の映像信号による副画像の表示画像111がディスプレイ38に表示されているとする。この図3Aに示すピクチャインピクチャ(PIP)の映像信号による主画像及び他の映像信号による副画像の表示画像111から、図3Bに示すピクチャバイピクチャ(PBP)の映像信号による主画像及び他の映像信号による副画像の表示画像112に表示態様を切り替える場合には、図9に示したセレクタ、ポート及びスケーラに対するコントロールにより以下のような制御が行われる。
すでに、ピクチャインピクチャ(PIP)の映像信号による主画像及び他の映像信号による副画像の表示画像111の表示状態で、FPGA20のセレクタ21でポートA入力とポートB入力用の入力映像信号が選択されている。また、セレクタ22のスイッチ23はポートA入力とポートB入力のいずれも選択しないオープンが選択され、セレクタ25のスイッチ26ではポートB`が選択されている。
このため、ピクチャバイピクチャ(PBP)の映像信号による主画像及び他の映像信号による副画像の表示画像112に表示態様を切り替える際に、FPGA20のセレクタ21、セレクタ22、セレクタ25のコントロールに変化はない。
次に、ピクチャインピクチャ(PIP)の映像信号による主画像及び他の映像信号による副画像の表示画像111の表示状態で、デバイス30の入力ポート31でピクチャインピクチャ(PIP)の主画像用のタイミング信号を生成させている。また、入力ポート32でピクチャインピクチャ(PIP)の副画像用のタイミング信号を生成させている。
このため、ピクチャバイピクチャ(PBP)の映像信号による主画像及び他の映像信号による副画像の表示画像112に表示態様を切り替える際に、デバイス30の入力ポート31でピクチャバイピクチャ(PBP)の主画像用のタイミング信号を生成させる。また、入力ポート32でピクチャバイピクチャ(PBP)の副画像用のタイミング信号を生成させる。
そして、ピクチャインピクチャ(PIP)の映像信号による主画像及び他の映像信号による副画像の表示画像111の表示状態で、スケーラ35でピクチャインピクチャ(PIP)の主画像用の画素及び周波数の変換を行う。また、スケーラ36でピクチャインピクチャ(PIP)の副画像用の画素及び周波数の変換を行っている。
また、ピクチャバイピクチャ(PBP)の映像信号による主画像及び他の映像信号による副画像の表示画像112に表示態様を切り替える際に、スケーラ35でピクチャバイピクチャ(PBP)の主画像用の画素及び周波数の変換を行う。また、スケーラ36でピクチャバイピクチャ(PBP)の副画像用の画素及び周波数変換をさせる。
さらに、上述したコントロールによるピクチャバイピクチャ(PBP)の映像信号による主画像及び他の映像信号による副画像の表示画像112に示す表示態様から、図4Aに示すピクチャインピクチャ(PIP)の映像信号による主画像及びその波形信号による副画像の表示画像115の表示態様を切り替える場合には、図9に示したセレクタ、ポート及びスケーラに対するコントロールにより以下のような制御が行われる。
図3Bに示すピクチャバイピクチャ(PBP)の表示画像112の表示状態で、FPGA20のセレクタ21でポートA入力とポートB入力用の入力映像信号が選択されている。また、セレクタ22のスイッチ23ではポートA入力とポートB入力のいずれも選択しないオープンが選択され、セレクタ25のスイッチ26ではポートB`が選択されている。
このため、図4Aに示すピクチャインピクチャ(PIP)の映像信号による主画像及びその波形信号による副画像の表示画像115に表示態様を切り替える際に、FPGA20のセレクタ21でポートA入力とポートB入力用の入力映像信号が選択される。また、セレクタ22のスイッチ23ではポートA入力が選択され、セレクタ25のスイッチ26ではポートCが選択される。
次に、図3Bに示すピクチャバイピクチャ(PBP)の表示画像112の表示状態で、デバイス30の入力ポート31でピクチャバイピクチャ(PBP)の主画像用のタイミング信号を生成させている。また、入力ポート32でピクチャバイピクチャ(PBP)の副画像用のタイミング信号を生成させている。
このため、図4Aに示すピクチャインピクチャ(PIP)の映像信号による主画像及びその波形信号による副画像の表示画像115に表示態様を切り替える際に、デバイス30の入力ポート31でピクチャインピクチャ(PIP)の主画像用のタイミング信号を生成させる。また、入力ポート32でピクチャインピクチャ(PIP)の副画像用のタイミング信号を生成させる。
そして、図3Bに示すピクチャバイピクチャ(PBP)の表示画像112の表示状態で、スケーラ35でピクチャバイピクチャ(PBP)の主画像用の画素及び周波数の変換を行っている。また、スケーラ36でピクチャバイピクチャ(PBP)の副画像用の画素及び周波数の変換を行っている。
このため、図4Aに示すピクチャインピクチャ(PIP)の映像信号による主画像及びその波形信号による副画像の表示画像115に表示態様を切り替える際に、スケーラ35でピクチャインピクチャ(PIP)の主画像用の画素及び周波数の変換を行う。また、スケーラ36でピクチャインピクチャ(PIP)の副画像用の画素及び周波数の変換を行う。
このようにして、デフォルト設定又は以前の設定により、図3Aに示すピクチャインピクチャ(PIP)の表示画像111がディスプレイ38に表示されている状態から、図3Bに示すピクチャバイピクチャ(PBP)の表示画像112の表示状態に切り替えることができる。さらに、図4Aに示すピクチャインピクチャ(PIP)の表示画像115に表示態様を切り替えることができる。
上述した切り替えに限らず、他の状態間で任意に切り替えを行うことができる。表示態様の切り替えは、入力される映像信号のフォーマットや、ディスプレイ38の表示サイズ等に応じて、任意に切り替えることができる。
図10は、はめ込み画像の表示サイズ例を示す図であり、図10Aはピクチャインピクチャ(PIP)、図10Bはピクチャバイピクチャ(PBP)、図10Cはピクチャアウトピクチャ(POP(16:9))、図10Dはピクチャアウトピクチャ(POP(4:3))である。
図10は、図3又は図4に示された表示画像のディスプレイ38における表示サイズ例を示している。表示サイズの変換には、上述した図9に示したコントロールにより、デバイス30の入力ポート31の主画像用のタイミング信号生成、入力ポート32の副画像用のタイミング信号生成、スケーラ35の主画像用の画素及び周波数変換、スケーラ36の副画像用の画素及び周波数の変換が必要である。
図10Aに示すピクチャインピクチャ(PIP)の例について説明する。
この例では、ディスプレイ38に主画像121が1280×1024の横縦画素比率で表示され、主画像121の右上の一部に副画像122が640×480の横縦画素比率で表示される。
この例では、ディスプレイ38に主画像121が1280×1024の横縦画素比率で表示され、主画像121の右上の一部に副画像122が640×480の横縦画素比率で表示される。
このとき、上述したコントロールにより、以下のような制御が行われる。
まず、デバイス30の入力ポート31で、主画像121が1280×1024の横縦画素比率で表示されるように、ピクチャインピクチャ(PIP)の主画像用のタイミング信号を生成させる。
まず、デバイス30の入力ポート31で、主画像121が1280×1024の横縦画素比率で表示されるように、ピクチャインピクチャ(PIP)の主画像用のタイミング信号を生成させる。
また、入力ポート32で、主画像121の右上の一部に副画像122が640×480の横縦画素比率で表示されるように、ピクチャインピクチャ(PIP)の副画像用のタイミング信号を生成させる。
そして、スケーラ35で、主画像121が1280×1024の横縦画素比率で表示されるように、ピクチャインピクチャ(PIP)の主画像用の画素及び周波数の変換を行う。また、スケーラ36で、主画像121の右上の一部に副画像122が640×480の横縦画素比率で表示されるように、ピクチャインピクチャ(PIP)の副画像用の画素及び周波数の変換を行う。
次に、図10Bに示すピクチャバイピクチャ(PBP)の例について説明する。
この例では、ディスプレイ38の左側半分に主画像123が640×480の横縦画素比率で表示され、主画像123と並んで右側半分に副画像124が640×480の横縦画素比率で表示される。
この例では、ディスプレイ38の左側半分に主画像123が640×480の横縦画素比率で表示され、主画像123と並んで右側半分に副画像124が640×480の横縦画素比率で表示される。
このとき、上述したコントロールにより、以下のような制御が行われる。
まず、デバイス30の入力ポート31で、ディスプレイ38の左側半分に主画像123が640×480の横縦画素比率で表示されるように、ピクチャバイピクチャ(PBP)の主画像用のタイミング信号を生成させる。
まず、デバイス30の入力ポート31で、ディスプレイ38の左側半分に主画像123が640×480の横縦画素比率で表示されるように、ピクチャバイピクチャ(PBP)の主画像用のタイミング信号を生成させる。
また、入力ポート32で、主画像123と並んで右側半分に副画像124が640×480の横縦画素比率で表示されるように、ピクチャバイピクチャ(PBP)の副画像用のタイミング信号を生成させる。
そして、スケーラ35で、ディスプレイ38の左側半分に主画像123が640×480の横縦画素比率で表示されるように、ピクチャバイピクチャ(PBP)の主画像用の画素及び周波数の変換を行う。
また、スケーラ36で、主画像123と並んで右側半分に副画像124が640×480の横縦画素比率で表示されるように、ピクチャバイピクチャ(PBP)の副画像用の画素及び周波数の変換を行う。
次に、図10Cに示すピクチャアウトピクチャ(POP(16:9))の例について説明する。
この例では、ディスプレイ38に主画像125が1280×720の横縦画素比率で表示され、主画像125の左下の外側に一部重なるように副画像126が640×480の横縦画素比率で表示される。
この例では、ディスプレイ38に主画像125が1280×720の横縦画素比率で表示され、主画像125の左下の外側に一部重なるように副画像126が640×480の横縦画素比率で表示される。
このとき、上述したコントロールにより、以下のような制御が行われる。
まず、デバイス30の入力ポート31で、主画像125が1280×720の横縦画素比率で表示されるように、ピクチャアウトピクチャ(POP(16:9))の主画像用のタイミング信号を生成させる。
まず、デバイス30の入力ポート31で、主画像125が1280×720の横縦画素比率で表示されるように、ピクチャアウトピクチャ(POP(16:9))の主画像用のタイミング信号を生成させる。
また、入力ポート32で、主画像125の左下の外側に一部重なるように副画像126が640×480の横縦画素比率で表示されるように、ピクチャアウトピクチャ(POP)の副画像用のタイミング信号を生成させる。
そして、スケーラ35で、主画像125が1280×720の横縦画素比率で表示されるように、ピクチャアウトピクチャ(POP(16:9))の主画像用の画素及び周波数の変換を行う。
また、スケーラ36で、主画像125の左下の外側に一部重なるように副画像126が640×480の横縦画素比率で表示されるように、ピクチャアウトピクチャ(POP)の副画像用の画素及び周波数の変換を行う。
次に、図10Dに示すピクチャアウトピクチャ(POP(4:3))の例について説明する。
この例では、ディスプレイ38の右側に主画像127が1600×1200の横縦画素比率で表示され、主画像127の左下の外側に副画像128が320×240の横縦画素比率で表示される。
この例では、ディスプレイ38の右側に主画像127が1600×1200の横縦画素比率で表示され、主画像127の左下の外側に副画像128が320×240の横縦画素比率で表示される。
このとき、上述したコントロールにより、以下のような制御が行われる。
まず、デバイス30の入力ポート31で、主画像127が1600×1200の横縦画素比率で表示されるように、ピクチャアウトピクチャ(POP(4:3))の主画像用のタイミング信号を生成させる。
まず、デバイス30の入力ポート31で、主画像127が1600×1200の横縦画素比率で表示されるように、ピクチャアウトピクチャ(POP(4:3))の主画像用のタイミング信号を生成させる。
また、入力ポート32で、主画像127の左下の外側に副画像128が320×240の横縦画素比率で表示されるように、ピクチャアウトピクチャ(POP)の副画像用のタイミング信号を生成させる。
そして、スケーラ35で、主画像127が1600×1200の横縦画素比率で表示されるように、ピクチャアウトピクチャ(POP(4:3))の主画像用の画素及び周波数の変換を行う。
また、スケーラ36で、主画像127の左下の外側に副画像128が320×240の横縦画素比率で表示されるように、ピクチャアウトピクチャ(POP)の副画像用の画素及び周波数の変換を行う。
このとき、図10Aのピクチャインピクチャ(PIP)の主画像121は入力映像信号による画像であり、副画像122は入力映像信号による画像又は入力映像信号のWFM及びALMである。
図10Bのピクチャバイピクチャ(PBP)の主画像123は入力映像信号による画像であり、副画像124は入力映像信号による画像又は入力映像信号のWFM及びALMである。
図10Cのピクチャアウトピクチャ(POP(16:9))の主画像125は入力映像信号による画像であり、副画像126は入力映像信号による画像又は入力映像信号のWFM及びALMである。
図10Dのピクチャアウトピクチャ(POP(4:3))の主画像127は入力映像信号による画像であり、副画像128は入力映像信号による画像又は入力映像信号のWFM及びALMである。
また、本発明は、以上の例に限らず、特許請求の範囲に記載された本発明の要旨を逸脱しない限り、その他様々の構成をとりうることはもちろんである。
1…映像信号入力部、2…映像信号切替部、3…波形信号生成部、4…映像信号・波形信号変換部、5…はめ込み画像(映像・波形)生成部、6…はめ込み画像出力部、7…はめ込み画像表示部、8…制御部、9…操作パネル、10…入力映像信号、11…コンポーネント映像信号、12…コンポジット映像信号、13…デジタル高品位映像信号、14,15…オプション映像信号、20…FPGA、21…セレクタ、23…スイッチ、24…モジュール、25…セレクタ、26…スイッチ、30…デバイス、31…入力ポート、22…入力ポート、33…第1経路、34…第2経路、35…スケーラ、36…スケーラ、37…表示ドライバ、38…ディスプレイ、39…CPU、40…操作パネル、41,43,45,47…主画像、42,44,46,48…副画像、51,53,55,57…主画像、52,54,56,58…副画像、61…入力映像信号、62…映像信号エリア、63…ブランキングエリア、64…サンプリングエリア、65,67…サンプリング数、66,68…サンプリング間隔、69…水平用メモリ、70,71…サンプリングデータ、73…垂直用メモリ、74…ルックアップテーブル、75…デコード、76…表示レイアウト、77…波形レイアウトエリア、78…ブランキングエリア、79…水平同期信号、80…垂直同期信号、81〜85…レイアウト画素、86…背景色、87,88…グリッド、89…波形、91…入力L/Rチャンネル音声信号、92…ピークホールド回路、93…デコード、94…ルックアップテーブル、95…表示レイアウト、96…背景色、97,98…グリッド、99…波形、101…入力映像信号、102…サンプリングタイミング、111…図3Aのピクチャインピクチャ(PIP)のコントロール、112…図3Bのピクチャバイピクチャ(PBP)のコントロール、113…図3Cのピクチャアウトピクチャ(POP(16:9))のコントロール、114…図3Dのピクチャアウトピクチャ(POP(4:3))のコントロール、121,123,125,127…主画像、122,124,126,128…副画像
Claims (6)
- 入力される複数の映像信号のうちから選択した任意の映像信号を用いて任意のはめ込み画像を表示する表示手段と、
前記選択された任意の映像信号から該映像信号に対応する波形信号を生成する波形信号生成手段と、
前記選択された任意の映像信号と、前記波形信号生成手段により生成された波形信号のうちから、前記任意のはめ込み画像に用いる一方及び他方の信号を選択的に切り替える切替手段と、
前記切替手段により選択的に切り替えられた前記任意のはめ込み画像に用いる一方の信号を主画像表示用の画像に変換処理を施して前記表示手段に供給すると共に、前記任意のはめ込み画像に用いる他方の信号を副画像表示用に前記主画像表示用の画像変換処理に対応する画像変換処理を施した後に前記表示手段に供給する映像信号変換手段と、
を備えたことを特徴とする表示装置。 - 請求項1に記載の表示装置において、
前記波形信号生成手段により生成された波形信号は、前記選択された任意の映像信号に関するレベル値を前記表示手段にグラフ表示するための信号であることを特徴とする表示装置。 - 請求項2に記載の表示装置において、
前記表示手段は音声出力手段を内蔵しており、
前記グラフ表示は、前記映像信号の輝度レベルが前記表示手段の基準内であるか否かを示し、かつ前記映像信号に対応する音声信号の出力レベルが前記音声出力手段の基準内であるか否かを示すものであることを特徴とする表示装置。 - 請求項2に記載の表示装置において、
前記波形信号生成手段は、前記映像信号からサンプリングした輝度レベル値を記憶するメモリと、前記メモリに記憶された輝度レベルを前記表示手段にグラフ表示するエリアにレイアウトするためのルックアップテーブルとを有することを特徴とする表示装置。 - 請求項2に記載の表示装置において、
前記波形信号生成手段は、前記映像信号に対応する音声信号からサンプリングした出力レベル値のピーク値をホールドするピークホールド回路と、前記ピークホールド回路にホールドされたピーク値を前記表示手段にグラフ表示するエリアにレイアウトするためのルックアップテーブルとを有することを特徴とする表示装置。 - 入力される複数の映像信号のうちから選択した任意の映像信号を用いて任意のはめ込み画像を表示する表示方法において、
前記選択された任意の映像信号から該映像信号に対応する波形信号を生成するステップと、
前記選択された任意の映像信号と、前記波形信号生成手段により生成された波形信号のうちから、前記任意のはめ込み画像に用いる一方及び他方の信号を選択的に切り替えるステップと、
前記選択的に切り替えられた前記任意のはめ込み画像に用いる一方の信号を主画像表示用の画像に変換処理を施して表示手段に供給すると共に、前記任意のはめ込み画像に用いる他方の信号を副画像表示用に前記主画像表示用の画像変換処理に対応する画像変換処理を施した後に前記表示手段に供給するステップと、
前記主画像表示用の画像変換処理を施した画像と、前記副画像表示用の画像変換処理を施した画像とを任意のはめ込み画像として前記表示手段で表示するステップと、
を含むことを特徴とする表示方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007038125A JP2008205719A (ja) | 2007-02-19 | 2007-02-19 | 表示装置及び表示方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007038125A JP2008205719A (ja) | 2007-02-19 | 2007-02-19 | 表示装置及び表示方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008205719A true JP2008205719A (ja) | 2008-09-04 |
Family
ID=39782754
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007038125A Pending JP2008205719A (ja) | 2007-02-19 | 2007-02-19 | 表示装置及び表示方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008205719A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010204495A (ja) * | 2009-03-04 | 2010-09-16 | Canon Inc | 画像表示装置 |
JP2013213928A (ja) * | 2012-04-02 | 2013-10-17 | Canon Inc | 画像処理装置及びその制御方法 |
CN110557581A (zh) * | 2019-09-04 | 2019-12-10 | 南京图格医疗科技有限公司 | 一种超高清分辨率下多接口转多接口的***及其兼容方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11284463A (ja) * | 1998-03-31 | 1999-10-15 | Matsushita Electric Ind Co Ltd | 音響装置 |
JP2000187469A (ja) * | 1998-12-24 | 2000-07-04 | Fuji Film Microdevices Co Ltd | 画像表示システム |
JP2005039777A (ja) * | 2003-06-30 | 2005-02-10 | Casio Comput Co Ltd | 画像撮影装置及び画像撮影システム |
JP2005295500A (ja) * | 2004-03-10 | 2005-10-20 | Seiko Epson Corp | 画質表示装置、ディジタルカメラ、現像装置、画質表示方法及び画質表示プログラム |
JP2006140707A (ja) * | 2004-11-11 | 2006-06-01 | Nippon Telegr & Teleph Corp <Ntt> | 映像処理方法、映像処理装置、映像処理用プログラム及びそのプログラムを記録したコンピュータ読み取り可能な記録媒体 |
JP2006352208A (ja) * | 2005-06-13 | 2006-12-28 | Matsushita Electric Ind Co Ltd | 映像表示装置 |
-
2007
- 2007-02-19 JP JP2007038125A patent/JP2008205719A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11284463A (ja) * | 1998-03-31 | 1999-10-15 | Matsushita Electric Ind Co Ltd | 音響装置 |
JP2000187469A (ja) * | 1998-12-24 | 2000-07-04 | Fuji Film Microdevices Co Ltd | 画像表示システム |
JP2005039777A (ja) * | 2003-06-30 | 2005-02-10 | Casio Comput Co Ltd | 画像撮影装置及び画像撮影システム |
JP2005295500A (ja) * | 2004-03-10 | 2005-10-20 | Seiko Epson Corp | 画質表示装置、ディジタルカメラ、現像装置、画質表示方法及び画質表示プログラム |
JP2006140707A (ja) * | 2004-11-11 | 2006-06-01 | Nippon Telegr & Teleph Corp <Ntt> | 映像処理方法、映像処理装置、映像処理用プログラム及びそのプログラムを記録したコンピュータ読み取り可能な記録媒体 |
JP2006352208A (ja) * | 2005-06-13 | 2006-12-28 | Matsushita Electric Ind Co Ltd | 映像表示装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010204495A (ja) * | 2009-03-04 | 2010-09-16 | Canon Inc | 画像表示装置 |
JP2013213928A (ja) * | 2012-04-02 | 2013-10-17 | Canon Inc | 画像処理装置及びその制御方法 |
CN110557581A (zh) * | 2019-09-04 | 2019-12-10 | 南京图格医疗科技有限公司 | 一种超高清分辨率下多接口转多接口的***及其兼容方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9398245B2 (en) | Display device | |
KR100386579B1 (ko) | 멀티 소스용 포맷 변환 장치 | |
US6157415A (en) | Method and apparatus for dynamically blending image input layers | |
KR100676328B1 (ko) | 피아이피 기능을 갖는 디지탈 영상표시기기의 피봇장치 | |
US8847848B2 (en) | Display apparatus and control method thereof | |
US20050162337A1 (en) | Display device and a method of controlling the same | |
US20060221237A1 (en) | Display apparatus and control method thereof | |
WO2012090952A1 (ja) | 表示装置、テレビジョン受像機、表示装置の制御方法 | |
KR100304899B1 (ko) | 모니터의 허용범위 초과 영상 표시장치 및 방법 | |
KR101481505B1 (ko) | 멀티 스크린 시스템 및 그 구현 방법 | |
JP2008205719A (ja) | 表示装置及び表示方法 | |
JP2006345309A (ja) | 画質調整装置,画質調整方法及び画像表示装置 | |
JP2006349791A (ja) | マルチディスプレイ装置 | |
JP5219646B2 (ja) | 映像処理装置及び映像処理装置の制御方法 | |
JP2005184705A (ja) | 画像合成装置 | |
KR100282369B1 (ko) | 영상신호 변환장치 | |
JP2019129471A (ja) | 映像表示装置および表示制御方法 | |
KR20030002074A (ko) | 모니터의 신호처리 장치 | |
KR0134545B1 (ko) | 화면의 선택적 모니터 출력 장치 및 출력 방법 | |
JP2010078874A (ja) | 液晶表示装置 | |
JP2006337732A (ja) | 会議用画像表示システム | |
JP2008026800A (ja) | 画像表示装置 | |
JP2008141698A (ja) | クロマキー装置及び映像合成装置 | |
KR20070037890A (ko) | 디스플레이장치 및 그 제어방법 | |
JPH0627903A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111220 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120424 |