JP2008197614A - 表示装置及びその製造方法 - Google Patents

表示装置及びその製造方法 Download PDF

Info

Publication number
JP2008197614A
JP2008197614A JP2007199313A JP2007199313A JP2008197614A JP 2008197614 A JP2008197614 A JP 2008197614A JP 2007199313 A JP2007199313 A JP 2007199313A JP 2007199313 A JP2007199313 A JP 2007199313A JP 2008197614 A JP2008197614 A JP 2008197614A
Authority
JP
Japan
Prior art keywords
electrode
driving
conductive layer
switching
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007199313A
Other languages
English (en)
Inventor
Joon-Chul Goh
俊 哲 高
Young Soo Yoon
寧 秀 尹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2008197614A publication Critical patent/JP2008197614A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】短絡のような不良の発生を抑制すると共に、全体的な比抵抗を低くすることによって電気的特性を向上させた表示装置を提供する。
【解決手段】駆動ソース電極１３８及び駆動ドレイン電極１３９を含む第１導電層と、前記第１導電層と絶縁して配置され、駆動ゲート電極１５７、スイッチングゲート電極１５４及びゲートライン１５１を含む第２導電層と、前記第１導電層及び前記第２導電層と絶縁して配置され、スイッチングソース電極１８５、スイッチングドレイン電極１８６、データライン１８１及び共通電源ラインを含む第３導電層とを含む。
【選択図】図１

Description

本発明は、表示装置及びその製造方法に関し、より詳しくは、不良の発生を抑制して電気的特性を向上させた表示装置及びその製造方法に関する。
表示装置には多くの種類がある。その中でも、急速に発展している半導体技術を中心に、小型化及び軽量化がなされ、さらに性能の向上した液晶表示（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ、ＬＣＤ）装置及び有機発光表示装置(ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎg ｄｉｓｐｌａｙ、ＯＬＥＤ)が代表的な表示装置として位置づけられている。
液晶表示装置及び有機発光表示装置は、一般に、ゲート電極、ソース電極及びドレイン電極を有する薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）が形成された表示板を用いている。ここで、表示板は、多数の画素（画素は画面を表示する最小単位を言う）を通じて画像を表示する。
有機発光表示装置は一つの画素に二つ以上の薄膜トランジスタが形成され、共通電源ライン、ゲートライン及びデータラインを含む複数のラインがそれぞれ薄膜トランジスタの電極と接続される。
薄膜トランジスタは、種々の導電膜、半導体層及び絶縁膜が積層して作られる。したがって、薄膜トランジスタは構造的に屈曲及び段差を有する。このように、導電膜によって屈曲及び段差が形成された部分を覆う絶縁膜は薄く形成されやすい。このように薄く形成された絶縁膜は、動作電圧によって破壊されやすく短絡が発生するという問題点がある。
また、導電膜に用いられた金属の種類によっては、ヒルロック（ｈｉｌｌｏｃｋ）の発生のような現象が生じ得る。導電膜に発生したヒルロックは絶縁膜の薄い部分を破るようになる。したがって、導電膜に発生したヒルロックは他の層の導電膜との短絡に直結する。
このような問題点を改善するために、絶縁膜の下に配置された導電膜は熱的安定性に優れた金属を用いて厚さを薄く形成する方法を使用することができる。
しかし、熱的安定性に優れた金属は相対的に比抵抗が大きくなる傾向があるので、このような金属で導電膜を形成すれば、電気的特性が悪くなって深刻な電圧降下が生じる。したがって、表示装置は全ての画素にわたって一定の電圧を印加することができないという問題点がある。
本発明は上記問題点に鑑みてなされたものであって、本発明の目的は、短絡のような不良の発生を抑制すると共に、全体的な比抵抗を低くすることによって電気的特性を向上させた表示装置を提供することにある。
また、本発明の目的は、上記表示装置の製造方法を提供することにある。
上記目的を達成するために、本発明による表示装置は、駆動ソース電極及び駆動ドレイン電極を含む第１導電層と、前記第１導電層と絶縁して配置され、駆動ゲート電極、スイッチングゲート電極及びゲートラインを含む第２導電層と、前記第１導電層及び前記第２導電層と絶縁して配置され、スイッチングソース電極、スイッチングドレイン電極、データライン及び共通電源ラインを含む第３導電層とを含む。
前記第１導電層は、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタン（Ｔｉ）またはタンタル（Ｔａ）のように前記第３導電層に比べて相対的に熱的安定性に優れた金属を含み、前記第３導電層は、銅（Ｃｕ）、アルミニウム（Ａｌ）または銀（Ａｇ）のように前記第１導電層に比べて相対的に比抵抗の低い金属を含むことができる。
前記第２導電層は、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタン（Ｔｉ）、タンタル（Ｔａ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、及び銀（Ａｇ）のうちの一つ以上の金属を含むことができる。
前記スイッチングゲート電極は前記ゲートラインから分岐され、前記スイッチングソース電極は前記データラインから分岐され、前記スイッチングドレイン電極は前記駆動ゲート電極と電気的に接続され、前記駆動ソース電極は前記共通電源ラインと電気的に接続され得る。
前記駆動ソース電極から延長して形成された第１保持電極と、前記駆動ゲート電極から分岐し、前記第１保持電極に積層した第２保持電極とをさらに含み、前記第１保持電極と前記第２保持電極とは蓄電素子を形成することができる。
前記第１導電層、前記第２導電層及び前記第３導電層は異なる層に形成された第１接続部材及び第２接続部材をさらに含み、前記第１接続部材は前記スイッチングドレイン電極と前記駆動ゲート電極とを電気的に接続し、前記第２接続部材は前記共通電源ラインと前記駆動ソース電極とを電気的に接続することができる。
前記第１導電層は、前記駆動ソース電極から延長形成された補助共通電源ラインをさらに含み、前記補助共通電源ラインは前記共通電源ラインに沿って積層して配置できる。
前記表示装置において、前記駆動ドレイン電極と電気的に接続された有機発光素子をさらに含むことができる。
前記有機発光素子は、前記第３導電層上に絶縁して配置され、前記駆動ドレイン電極と電気的に接続された画素電極と、前記第１画素電極上に形成された有機層と、前記有機層上に形成された共通電極とを含むことができる。
前記画素電極は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）系列及びＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）系列のうちの一つ以上を含むことができる。
前記駆動ゲート電極、前記駆動ソース電極及び前記駆動ドレイン電極は駆動薄膜トランジスタを形成し、前記スイッチングゲート電極、前記スイッチングソース電極及び前記スイッチングドレイン電極はスイッチング薄膜トランジスタを形成することができる。
前記駆動薄膜トランジスタは多結晶ケイ素を含む駆動半導体層をさらに含み、前記スイッチング薄膜トランジスタは非晶質ケイ素を含むスイッチング半導体層をさらに含むことができる。
前記駆動半導体層は、前記駆動ソース電極、前記駆動ドレイン電極及び前記駆動ゲート電極の下に積層し、前記駆動薄膜トランジスタは、前記駆動ソース電極と前記駆動半導体層との間、及び前記駆動ドレイン電極と前記駆動半導体層との間にそれぞれ配置された駆動抵抗性接触層をさらに含むことができる。
前記駆動半導体層は、前記ゲート電極と前記駆動ソース電極及び前記駆動ドレイン電極との間に配置され、前記駆動薄膜トランジスタは、前記駆動ソース電極と前記駆動半導体層との間、及び前記駆動ドレイン電極と前記駆動半導体層との間にそれぞれ配置された駆動抵抗性接触層をさらに含むことができる。
また、前述した目的を達成するために、本発明による表示装置の製造方法は、基板部材を備える段階と、前記基板部材上に駆動ソース電極及び駆動ドレイン電極を含む第１導電層を形成する段階と、前記基板部材上に駆動ゲート電極、スイッチングゲート電極及びゲートラインを含む第２導電層を形成する段階と、前記基板部材上にスイッチングソース電極、スイッチングドレイン電極、データライン及び共通電源ラインを含む第３導電層を形成する段階とを含む。
前記第１導電層は、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタン（Ｔｉ）またはタンタル（Ｔａ）のように前記第３導電層に比べて相対的に熱的安定性に優れた金属を含み、前記第３導電層は、銅（Ｃｕ）、アルミニウム（Ａｌ）または銀（Ａｇ）のように前記第１導電層に比べて相対的に比抵抗の低い金属を含むことができる。
前記第１導電層、前記第２導電層及び前記第３導電層はそれぞれ互いに絶縁して配置され、前記駆動ソース電極と前記共通電極ラインと電気的に接続され、前記スイッチングドレイン電極は前記駆動ゲート電極と電気的に接続できる。
前記駆動ドレイン電極と電気的に接続された画素電極と、前記画素電極上に形成された有機層と、前記有機層上に形成された共通電極とをさらに含むことができる。
前記駆動ゲート電極、前記駆動ソース電極及び前記駆動ドレイン電極は駆動薄膜トランジスタを形成し、前記駆動薄膜トランジスタは多結晶ケイ素を含む駆動半導体層をさらに含み、前記スイッチングゲート電極、前記スイッチングソース電極及び前記スイッチングドレイン電極はスイッチング薄膜トランジスタを形成し、前記スイッチング薄膜トランジスタは非晶質ケイ素を含むスイッチング半導体層をさらに含むことができる。
これによって、表示装置は、短絡のような不良の発生を抑制すると共に、全体的な比抵抗を低くすることができる。また、上記表示装置を製造することができる。
本発明による表示装置は、短絡のような不良の発生を抑制すると共に、全体的な比抵抗を低くすることによって電気的特性を向上させることができる。
つまり、熱的安定性が要求される駆動薄膜トランジスタの駆動ソース電極及び駆動ドレイン電極が含まれた第１導電層を、相対的に熱的安定性に優れた金属を用いて形成する。したがって、駆動ソース電極及び駆動ドレイン電極でヒルロック（ｈｉｌｌｏｃｋ）の発生のような現象が生じることを抑制することができる。これによって、駆動ソース電極及び駆動ドレイン電極が駆動ゲート電極のような他の層の導電膜と不必要に接触して短絡することを效果的に防止することができる。
また、第１導電層は、他の導電層に比べて相対的に熱的安定性に優れた金属を用いて薄い厚さを有するように形成する。つまり、第１導電層は、熱的安定性に優れた金属を用いるので、ヒルロックが発生し難い。したがって、第１導電層は単一膜に形成できるので、多重膜に形成された構造よりも厚さを減らすことができる。したがって、駆動ソース電極及び駆動ドレイン電極による段差を最小化することができる。これによって、駆動ソース電極及び駆動ドレイン電極を覆う第１絶縁膜が薄くなることを抑制することができる。結果的に、駆動ソース電極及び駆動ドレイン電極が駆動ゲート電極のような他の導電層と短絡することを效果的に防止することができる。
また、駆動ソース電極と電気的に接続された共通電源ラインは、相対的に比抵抗の低い金属を用いて作られた第３導電層に含まれる。したがって、低抵抗金属で作られた共通電源ラインを通じて電流が流れるので、抵抗による電圧降下を抑制することができる。つまり、電流は主に共通電源ラインを通じて流れ、再び駆動ソース電極に伝達されるので、表示装置の電気的特性を向上させることができる。これによって、各画素の有機発光素子に一定の電圧を印加することができる。また、共通電源ラインが二重に形成されるので、いずれか一つの共通電源ラインが断線されても他の一つの共通電源ラインによって作動不良が発生することを防止することができるという長所もある。
また、表示装置の全体的な抵抗が低くなるので、共通電源ライン及び補助共通電源の配線ラインの幅を減らすことができる。したがって、表示装置は向上した開口率を有することができる。
また、上記表示装置の製造方法を提供することができる。
以下、添付した図面を参照しながら、本発明の実施形態について、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。本発明は種々の相異する形態で実現でき、ここで説明する実施形態に限定されるものではない。
添付図面においては、表示装置として有機発光表示装置（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｓｐｌａｙ、ＯＬＥＤ）を図示している。
また、添付図面においては、１つの画素（画面を表示する最小単位を言う）に２つの薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）と１つの蓄電素子（ｃａｐａｃｉｔｏｒ）とを備える２Ｔｒ−１Ｃａｐ構造の能動駆動（ａｃｔｉｖｅ ｍａｔｒｉｘ、ＡＭ）型有機発光表示装置を図示しているが、本発明はこれに限定されるものではない。したがって、表示装置は１つの画素に３つ以上の薄膜トランジスタと２つ以上の蓄電素子とを備えることができ、別途の配線がさらに形成されて多様な構造を有するように形成することもできる。
本発明を明確に説明するために説明と関係のない部分は省略し、明細書の全体にわって同一または類似する構成要素については同一の参照符号を付ける。
また、種々の実施形態において、同一の構成を有する構成要素については同一の符号を使用して代表的に第１実施形態で説明し、その他の第２実施形態では第１実施形態と異なる構成についてのみ説明する。
また、図面において、多くの層及び領域を明確に表現するために厚さを拡大して示した。明細書の全体にわたって類似する部分については同一の図面符号を付けた。層、膜、領域、板などの部分が他の部分の“上に”あるという時、これは他の部分の“すぐ上に”ある場合だけでなく、その中間にまた他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるという時には、中間に他の部分がないことを意味する。
図１は本発明の第１実施形態による表示装置の一部を示す配置図である。図２は図１のＩＩ−ＩＩ線及びＩＩ'−ＩＩ'線による断面図である。
図１に示すように、表示装置１００は、一つの画素にスイッチング薄膜トランジスタ１０、駆動薄膜トランジスタ２０、蓄電素子４０、及び有機発光素子（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ、ＯＬＥＤ）３０を含む。そして、表示装置１００は、一方向に沿って配置されるゲートライン１５１、ゲートライン１５１と絶縁交差するデータライン１８１、及び共通電源ライン１８２をさらに含む。また、表示装置１００は補助共通電源ライン１３１をさらに含む。しかし、本発明による第１実施形態は必ずこれに限定されるわけではない。したがって、補助共通電源ライン１３１は省略することもできる。
有機発光素子３０は、画素電極３１０、画素電極３１０上に形成された有機層３２０（図２に図示）、及び有機層３２０上に形成された共通電極３３０（図２に図示）を含む。ここで、画素電極３１０は正孔注入電極の正（＋）極であり、共通電極３３０は電子注入電極の負（−）極となる。正孔と電子がそれぞれ画素電極３１０及び共通電極３３０から有機層３２０の内部に注入される。注入された正孔と電子とが結合したエキシトン（ｅｘｉｔｏｎ）が励起状態から基底状態に落ちる際に発光が行われる。
スイッチング薄膜トランジスタ１０は、スイッチングゲート電極１５４、スイッチングソース電極１８５、及びスイッチングドレイン電極１８６を含み、駆動薄膜トランジスタ２０は、駆動ゲート電極１５７、駆動ソース電極１３８、及び駆動ドレイン電極１３９を含む。
蓄電素子４０は、第１絶縁膜１４０（図２に図示）を間にして配置された第１保持電極１３３と第２保持電極１５３とを含む。
駆動ソース電極１３８、駆動ドレイン電極１３９、第１保持電極１３３、及び補助共通電源ライン１３１は第１導電層に形成される。駆動ゲート電極１５７、スイッチングゲート電極１５４、第２保持電極１５３、及びゲートライン１５１は第２導電層に形成される。スイッチングソース電極１８５、スイッチングドレイン電極１８６、データライン１８１、及び共通電源ライン１８２は第３導電層に形成される。ここで、第２導電層は第１導電層上に絶縁して配置され、第３導電層は第２導電層上に絶縁して配置される。
補助共通電源ライン１３１は共通電源ライン１８２に沿って積層して配置され、補助共通電源ライン１３１と共通電源ライン１８２とは電気的に接続される。また、第１保持電極１３３及び補助共通電源ライン１３１は駆動ソース電極１３８から延長して形成される。
スイッチング薄膜トランジスタ１０は、発光させようとする画素を選択するスイッチング素子として用いられる。スイッチングゲート電極１５４はゲートライン１５１から分岐する。スイッチングソース電極１８５はデータライン１８１から分岐する。スイッチングドレイン電極１８６は独立的に配置され、第２保持電極１５３と電気的に接続される。ここで、第２保持電極１５３は駆動ゲート電極１５７から延長して形成される。
また、スイッチング薄膜トランジスタ１０はスイッチング半導体層１７４をさらに含む。スイッチング半導体層１７４は、スイッチングゲート電極１５４とスイッチングソース電極１８５及びスイッチングドレイン電極１５６との間に配置される。スイッチング半導体層１７４はスイッチングゲート電極１５４上に積層され、スイッチングソース電極１８５及びスイッチングドレイン電極１８６は少なくとも一部がスイッチング半導体層１７４上に積層される。
また、スイッチング薄膜トランジスタ１０は、スイッチング半導体層１７４とスイッチングソース電極１８５との間、及びスイッチング半導体層１７４とスイッチングドレイン電極１８６との間にそれぞれ配置されたスイッチング抵抗性接触層１７５、１７６をさらに含む。スイッチング抵抗性接触層１７５、１７６は、それぞれスイッチング半導体層１７４、スイッチングソース電極１８５、及びスイッチングドレイン電極１８６と接する。
駆動薄膜トランジスタ２０は、選択された有機発光素子３０の有機層３２０（図２に図示）を発光させるための駆動電源を画素電極３１０に接続する。
駆動薄膜トランジスタ２０の駆動ゲート電極１５７は延長されて第２保持電極１５３を形成するので、結果的に駆動ゲート電極１５７はスイッチングドレイン電極１８６と電気的に接続される。駆動ソース電極１３８は共通電源ライン１８２と電気的に接続される。駆動ドレイン電極１３９は有機発光素子３０の画素電極３１０と電気的に接続される。ここで、画素電極３１０は第１接触孔１９１を通じて駆動ドレイン電極１３９と接続される。
また、駆動薄膜トランジスタ２０は駆動半導体層１２７を含む。駆動半導体層１２７は駆動ゲート電極１５７、駆動ソース電極１３８、及び駆動ドレイン電極１３９の下に積層して配置される。
また、駆動薄膜トランジスタ２０は、駆動ソース電極１３８と駆動半導体層１２７との間、及び駆動ドレイン電極１３９と駆動半導体層１２７との間にそれぞれ配置された駆動抵抗性接触層１２８、１２９をさらに含む。駆動抵抗性接触層１２８、１２９は、それぞれ駆動半導体層１２７、駆動ソース電極１３８、及び駆動ドレイン電極１３９と接する。
また、表示装置１００は、画素電極３１０と同一の層に形成された第１接続部材３１１及び第２接続部材３１２をさらに含む。
第１接続部材３１１は、互いに異なる層に形成されたスイッチングドレイン電極１８６と駆動ゲート電極１５７、具体的には、駆動ゲート電極１５７から延長して形成された第２保持電極１５３を電気的に接続させる。ここで、第１接続部材３１１は、第２接触孔１９２及び第３接触孔１９３を通じてそれぞれスイッチングドレイン電極１８６及び第２保持電極１５３と接続される。
第２接続部材３１２は、互いに異なる層に形成された駆動ソース電極１３８と共通電源ライン１８２とを電気的に接続させる。ここで、第２接続部材３１２は第４接触孔１９４及び第５接触孔１９５を通じてそれぞれ駆動ソース電極１３８及び共通電源ライン１８２と接続される。したがって、補助共通電源ライン１３１は共通電源ライン１８２とも電気的に接続される。
第１導電層は、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタン（Ｔｉ）及びタンタル（Ｔａ）のうちの一つ以上の金属を含む。具体的には、第１導電層はモリブデン（Ｍｏ）及びクロム（Ｃｒ）とのように相対的に熱的安定性に優れた金属を用いて単一膜に形成することが好ましい。
第２導電層は、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタン（Ｔｉ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）、銅（Ｃｕ）及び銀（Ａｇ）のうちの一つ以上の金属を含む。第２導電層は、必要に応じて多様な金属及び合金などを用いて単一層または多重層に形成できる。
第３導電層は、アルミニウム（Ａｌ）、銅（Ｃｕ）及び銀（Ａｇ）などの低抵抗金属を一つ以上含む。具体的には、第３導電層は、アルミニウム（Ａｌ）で作られた単一層、またはモリブデン（Ｍｏ）／アルミニウム（Ａｌ）／モリブデン（Ｍｏ）で作られた多重層のように、相対的に比抵抗の低い金属を含んだ構造で形成されることが好ましい。
つまり、第１導電層は、第３導電層と比べて相対的に熱的安定性に優れ、第３導電層は、第１導電層と比べて相対的に比抵抗が低い。
このような構成によって、短絡のような不良の発生を抑制すると共に、表示装置１００の全体的な比抵抗を低くして電気的特性を向上させることができる。
つまり、熱的安定性が要求される駆動薄膜トランジスタ２０の駆動ソース電極１３８及び駆動ドレイン電極１３９が含まれた第１導電層を、相対的に熱的安定性に優れた金属を用いて形成する。したがって、駆動ソース電極１３８及び駆動ドレイン電極１３９でヒルロック（ｈｉｌｌｏｃｋ）の発生のような現象が生じることを抑制することができる。これによって、駆動ソース電極１３８及び駆動ドレイン電極１３９が駆動ゲート電極１５７のような他の層の導電膜と不必要に接触して短絡することが防止できる。
また、第１導電層は、他の導電層に比べて相対的に熱的安定性に優れた金属を用いて薄い厚さを有するように形成する。つまり、第１導電層は熱的安定性に優れた金属を用いるので、ヒルロックが発生し難い。したがって、第１導電層は単一膜に形成できるので、多重膜に形成された構造よりも厚さを減らすことができる。したがって、駆動ソース電極１３８及び駆動ドレイン電極１３９による段差を最小化することができる。これによって、駆動ソース電極１３８及び駆動ドレイン電極１３９を覆う第１絶縁膜１４０が薄くなることを抑制することができる。結果的に、駆動ソース電極１３８及び駆動ドレイン電極１３９が駆動ゲート電極１５７のような他の導電層と短絡することを效果的に防止することができる。
一方、第１導電層に含まれた補助共通電源ライン１３１は、駆動ソース電極１３８及び駆動ドレイン電極１３９と同様に熱的安定性に優れる一方、相対的に比抵抗の高い金属で作られる。したがって、電流が補助共通電源ライン１３１のみを通じて流れれば、深刻な電圧降下が予想される。
しかし、補助共通電源ライン１３１に沿って積層して配置され、補助共通電源ライン１３１及び駆動ソース電極１３８と電気的に接続された共通電源ライン１８２は、相対的に比抵抗の低い金属を用いて作られた第３導電層に含まれる。したがって、電流は共通電源ライン１８２を通じて流れることができるので、抵抗による電圧降下を抑制することができる。つまり、電流は、主に共通電源ライン１８２を通じて流れ、再び駆動ソース電極１３８に伝達されるので、表示装置１００の電気的特性を向上させることができる。これにより、各画素の有機発光素子３０に一定の電圧を印加することができる。
また、共通電源ライン１３１、１８２が二重に形成されるので、いずれか一つの共通電源ライン１３１、１８２が断線しても、他の一つの共通電源ライン１３１、１８２によって作動不良が発生することを防止することができるという長所もある。
また、表示装置１００の全体的な抵抗が低くなるので、共通電源ライン１８２及び補助共通電源ライン１３１の幅を減らすことができる。したがって、表示装置１００は開口率を向上させることができる。
図２を参照して、本発明の第１実施形態による表示装置１００の構造について詳細に説明する。
基板部材１１０は、ガラス、石英、セラミックス、プラスチックで構成される絶縁性基板、またはステンレス鋼で構成される金属性基板で形成される。基板部材１１０を、柔軟性を有する素材で形成すれば表示装置１００の活用範囲が広くなるので、表示装置１００の有用性をさらに上げることができる。
基板部材１１０上にはバッファー層１１５が形成される。ここで、バッファー層１１５は不純元素の浸透を防止して表面を平坦化する役割を果たす。しかし、バッファー層１１５は基板部材１１０の種類及び半導体層１２７の種類によって省略され得る。
バッファー層１１５上には駆動半導体層１２７が形成される。駆動半導体層１２７は多結晶ケイ素で作られる。バッファー層１１５及び駆動半導体層１２７上には、補助共通電源ライン１３１、第１保持電極１３３、駆動ソース電極１３８及び駆動ドレイン電極１３９を含む第１導電層が形成される。ここで、第１保持電極１３３及び共通電源ライン１３１は補助駆動ソース電極１３８から延長形成され、駆動ドレイン電極１３９は独立的に形成される。また、第１導電層は他の導電層、特に、第３導電層に比べて相対的に熱的安定性に優れた金属を用いて薄い厚さを有するように形成される。そして、駆動ソース電極１３８及び駆動ドレイン電極１３９の少なくとも一部は駆動半導体層１２７と積層される。
また、駆動半導体層１２７と駆動ソース電極１３８との間、及び駆動半導体層１２７と駆動ドレイン電極１３９との間には駆動抵抗性接触層１２８、１２９が形成される。駆動抵抗性接触層１２８、１２９はｎ型不純物が高濃度ドーピングされたｎ＋多結晶ケイ素で作られる。駆動抵抗性接触層１２８、１２９は駆動半導体層１２７と駆動ソース電極１３８及び駆動ドレイン電極１３９との間の接触抵抗を減少させる。
第１導電層上には第１絶縁膜１４０が形成される。そして、第１絶縁膜１４０上にはゲートライン１５１、駆動ゲート電極１５７、スイッチングゲート電極１５４及び第２保持電極１５３を含む第２導電層が形成される。ここで、スイッチングゲート電極１５４はゲートライン１５１から分岐し、駆動ゲート電極１５７は独立的に形成される。第２保持電極１５３は駆動ゲート電極１５７から延長して形成され、第１保持電極１３３と積層される。
第２導電層上には第２絶縁膜１６０が形成される。そして、第２絶縁膜１６０上にはスイッチング半導体層１７４が形成される。スイッチング半導体層１７４は非晶質ケイ素層で作られる。
第２絶縁膜１６０及びスイッチング半導体層１７４上には、共通電源ライン１８２、データライン１８１、スイッチングソース電極１８５、スイッチングドレイン電極１８６を含む第３導電層を形成する。ここで、スイッチングソース電極１８５はデータライン１８１から分岐し、スイッチングドレイン電極１８６は独立的に形成される。そして、スイッチングソース電極１８５及びスイッチングドレイン電極１８６の少なくとも一部はスイッチング半導体層１７４と積層される。共通電源ライン１８２は補助共通電源ライン１３１に沿って積層される。
スイッチング半導体層１７４とスイッチングソース電極１８５との間、及びスイッチング半導体層１７４とスイッチングドレイン電極１８６との間にはスイッチング抵抗性接触層１７５、１７６が形成される。スイッチング抵抗性接触層１７５、１７６は、ｎ型不純物が高濃度ドーピングされたｎ＋非晶質ケイ素で作られる。スイッチング抵抗性接触層１７５、１７６は、駆動半導体層１７４とスイッチングソース電極１８５及びスイッチングドレイン電極１８６との間の接触抵抗を減少させる。
第３導電層上には保護膜１９０が形成される。保護膜１９０は平坦化特性を有する方が良い。保護膜１９０は、第１接触孔１９１、第２接触孔１９２、第３接触孔１９３、第４接触孔１９４及び第５接触孔１９５を含む多数の接触孔を有する。
第１接触孔１９１は、保護膜１９０だけでなく、第１絶縁膜１４０及び第２絶縁膜１６０に共に形成されて駆動ドレイン電極１３９の一部を露出する。第２接触孔１９２は、スイッチングドレイン電極１８６の一部を露出する。第３接触孔１９３は、保護膜１９０だけでなく、第２絶縁膜１６０に共に形成されて第２保持電極１５３の一部を露出する。第４接触孔１９４は、保護膜１９０だけでなく、第１絶縁膜１４０及び第２絶縁膜１６０に共に形成されて第１共通電源ライン１３１の一部を露出する。第５接触孔１９５は第２共通電源ライン１８２の一部を露出する。
保護膜１９０上には、画素電極３１０、第１接続部材３１１及び第２接続部材３１２が形成される。画素電極３１０は、第１接触孔１９１を通じて駆動ドレイン電極１３９と電気的に接続される。第１接続部材３１１は、第２接触孔１９２及び第３接触孔１９３を通じてそれぞれスイッチングドレイン電極１８６と第２保持電極１５３とを互いに接続する。第２接触部材３１２は、第４接触孔１９４及び第５接触孔１９５を通じて駆動ソース電極１３８と共通電源ライン１８２とを互いに接続する。したがって、共通電源ライン１８２と補助共通電源ライン１３１も互いに接続される。
画素電極３１０、第１接続部材３１１及び第２接続部材３１２は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ ｏｘｉｄｅ）系列及びＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ ｏｘｉｄｅ）系列のうちの一つ以上の素材を用いて透明な導電膜で形成される。
画素電極３１０、第１接続部材３１１及び第２接続部材３１２上には画素定義膜３５０が形成される。画素定義膜３５０は画素電極３１０を露出する開口部を有する。つまり、画素定義膜３５０は、実質的に表示装置１００でそれぞれの画素を定義する。
そして、画素定義膜３５０の開口部の内で画素電極３１０上には有機層３２０が形成され、画素定義膜３５０及び有機層３２０を覆う共通電極３３０が形成される。ここで、画素電極３１０、有機層３２０及び共通電極３３０は有機発光素子３０を形成する。また、保護膜１９０が平坦に形成されるので、保護膜１９０上に形成された画素電極３１０及び有機層３２０も平坦に形成される。このように有機層３２０が均一な厚さを有するように平坦に形成されれば、有機発光素子３０が均一な輝度を有することができる。有機層３２０は、低分子有機物または高分子有機物で作られる。また、有機層３２０は、正孔注入層（ｈｏｌｅ−ｉｎｊｅｃｔｉｏｎ ｌａｙｅｒ、ＨＩＬ）、正孔輸送層（ｈｏｌｅ−ｔｒａｎｓｐｏｒｔｉｎｇ ｌａｙｅｒ、ＨＴＬ）、発光層、電子輸送層（ｅｌｅｃｔｒｏｎ−ｔｒａｎｓｐｏｒｔｉｏｎｇ ｌａｙｅｒ、ＥＴＬ）、及び電子注入層（ｅｌｅｃｔｒｏｎ−ｉｎｊｅｃｔｉｏｎ ｌａｙｅｒ、ＥＩＬ）を含む多重層に作られる。つまり、正孔注入層は正極の画素電極３１０上に配置され、その上に正孔輸送層、発光層、電子輸送層、電子注入層が順次に積層される。
正孔注入層及び正孔輸送層は、強い蛍光を有するアミン（ａｍｉｎｅ）誘導体、一例としてトリフェニルジアミン誘導体、スチリルアミン誘導体、芳香族縮合環を有するアミン誘導体を用いることができる。
電子輸送層としては、キノリン（ｑｕｉｎｏｌｉｎｅ）誘導体、特にアルミニウムトリス（８−ヒドロキシキノリン（ａｌｕｍｉｎｕｍｔｒｉｓ（８−ｈｙｄｒｏｘｙｑｕｉｎｏｌｉｎｅ）、Ａｌｑ３）を用いることができる。また、フェニルアントラセン（ｐｈｅｎｙｌ ａｎｔｈｒａｃｅｎｅ）誘導体、テトラアリルエテン誘導体も用いることができる。電子注入層は、バリウム（Ｂａ）またはカルシウム（Ｃａ）で形成できる。
発光層は光を発生する。また、本発明による第１実施形態において、表示装置１００は保護膜１９０下に有機層３２０と重畳するように配置されたカラーフィルタ２５０をさらに含む。したがって、有機層３２０で発光した光が色を有するようになる。カラーフィルタ２５０はそれぞれ赤色、緑色及び青色の３原色を有する。しかし、本発明が必ずこれに限定されるわけではない。したがって、カラーフィルタ２５０は３原色以外の色を有することができる。
また、一部の有機層３２０はカラーフィルタ２５０とは積層されない。このように、カラーフィルタ２５０が形成されない画素は白色を表示する。
また、白色、赤色、青色及び緑色をそれぞれ発光する４つの画素が１つのグループとなる。そして、１つのグループに属した画素は同じ共通電源ライン１８２及び補助共通電源ライン１３１と接続される。
しかし、本発明による第１実施形態が必ずこれに限定されるわけではない。したがって、発光層３２０はそれぞれ３原色及び白色の光を直接発光することも可能である。
一方、有機層３２０が高分子物質で構成される場合、有機層３２０はインクジェット方式によって形成できる。この時、正孔注入層は、ポリ（３、４−エチレンジオキシチオフェン）（ＰＥＤＯＴ）とポリスチレンスルホン酸（ＰＳＳ）のような正孔注入物質で構成できる。そして、発光層は、ポリフルオレン誘導体、（ポリ）パラフェニレンビニレン誘導体、ポリフェニレン誘導体、ポリビニルカルバゾール、ポリチオフェン誘導体、またはこれらの高分子材料に、ペリレン系色素、ローダミン系色素、ルブレン、ペリレン、９、１０−ジフェニルアントラセン、テトラフェニルブタジエン、ナイルレッド、クマリン６、キナクリドンなどをドーピングして用いることができる。
また、本発明による第１実施形態において、画素電極３１０が正極であり、共通電極３３０が負極であるが、本発明が必ずこれに限定されるわけではない。つまり、画素電極３１０が電子注入電極の負極となり、共通電極３３０が正孔注入電極の正極になることもできる。この時には、画素電極３１０の上に電子注入層、電子輸送層、発光層、正孔輸送層、及び正孔注入層の順に有機層３２０が形成される。
また、本発明による第１実施形態において、スイッチング薄膜トランジスタ１０は、スイッチング半導体層１７４が非晶質ケイ素で作られた非晶質ケイ素薄膜トランジスタである。そして、駆動薄膜トランジスタ２０は、駆動半導体層１２７が多結晶ケイ素で作られた多結晶ケイ素薄膜トランジスタである。
非晶質ケイ素薄膜トランジスタは、漏洩電流（ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ）が少ない一方、長時間の使用時に品質が不安定になるという問題がある。一方、多結晶ケイ素薄膜トランジスタは、品質は安定的であるが、漏洩電流が比較的に大きいという問題がある。
多結晶ケイ素薄膜トランジスタを駆動薄膜トランジスタ２０として用いれば、オフ状態で数ｎＡ水準の漏洩電流では有機発光素子がターンオンされないので、漏洩電流が問題にならない。一方、多結晶ケイ素薄膜トランジスタをスイッチング薄膜トランジスタ１０として用いれば、漏洩電流によってクロストーク（cross talk）のような不良が発生する。
したがって、漏洩電流が問題にならない駆動薄膜トランジスタ２０は多結晶ケイ素薄膜トランジスタで形成することで、表示装置１００の品質を安定的に保持し、スイッチング薄膜トランジスタ１０は非晶質ケイ素薄膜トランジスタで形成することで、クロスドークのような不良を防止する。
また、図２には図示していないが、表示装置１００は共通電極３３０を保護し、有機層３２０に水分及び空気が浸透することを防止するための封止部材をさらに含むことができる。封止部材は密封樹脂と密封カンとを含むことができる。
このような構成によって、短絡のような不良の発生を抑制すると共に、表示装置１００の全体的な比抵抗を低くして電気的特性を向上させることができる。
また、本発明による第１実施形態において、第１導電層上に第２導電層を形成し、第２導電層上に第３導電層を形成したが、必ずこれに限定されるわけではない。第１導電層、第２導電層及び第３導電層の配置構造は多様に形成できる。
また、補助共通電極１３１は必ずしも必要な構成ではなく、省略されても差し支えない。
本発明の第１実施形態による表示装置１００の製造方法について、図３乃至図９を参照して詳細に説明する。
まず、図３及び図４に示すように、基板部材１１０上にバッファー層１１５を形成する。バッファー層１１５は酸化ケイ素などで作ることができる。次に、バッファー層１１５上に駆動半導体層１２７を形成する。駆動半導体層１２７は多結晶ケイ素層で作られる。駆動半導体層１２７は、一般に、非晶質ケイ素層を蒸着した後これを多結晶化する方法によって形成する。非晶質ケイ素層を結晶化する方法としては、ＳＰＣ（ｓｏｌｉｄ ｐｈａｓｅ ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）、ＥＬＣ（ｅｘｃｉｍｅｒ ｌａｓｅｒ ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）、ＭＩＣ（ｍｅｔａｌ ｉｎｄｕｃｅｄ ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）、ＭＩＬＣ（ｍｅｔａｌ ｉｎｄｕｃｅｄ ｌａｔｅｒａｌ ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）、ＳＬＳ（ｓｅｑｕｅｎｔｉａｌ ｌａｔｅｒａｌ ｓｏｌｉｄｆｉｃａｔｉｏｎ）及びその以外の多様な方法がある。
次に、駆動半導体層１２７上に駆動抵抗性接触層１２８、１２９を形成する。駆動抵抗性接触層１２８、１２９は多結晶ケイ素層にｎ型不純物を高濃度にドーピングして形成する。
次に、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタン（Ｔｉ）及びタンタル（Ｔａ）のように相対的に熱的安定性に優れた金属をスパッタリングなどの方法で蒸着して形成された単一層の金属膜をパターニングして、第１導電層を形成する。第１導電層は、第１共通電源ライン１３１、第１保持電極１３３、駆動ソース電極１３８及び駆動ドレイン電極１３９を含む。
次に、図５及び図６に示すように、第１導電層上に窒化ケイ素または酸化ケイ素などをプラズマ化学気相蒸着（ＰＥＣＶＤ）法などによって蒸着して第１絶縁膜１４０を形成する。
そして、第１絶縁膜１４０上に、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタン（Ｔｉ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）、銅（Ｃｕ）及び銀（Ａｇ）のうちの一つ以上の金属を含む単一層または多重層の金属膜をパターニングして第２導電層を形成する。第２導電層は、ゲートライン１５１、駆動ゲート電極１５７、第２保持電極１５３及びスイッチングゲート１５４電極を含む。
次に、図７及び図８に示すように、第２導電層上に第１絶縁膜１４０と同様の方法によって第２絶縁膜１６０を形成する。そして第２絶縁膜１６０上にスイッチング半導体層１７４を形成する。ここで、スイッチング半導体層１７４はスイッチングゲート電極１５４と積層される。スイッチング半導体層１７４は非晶質ケイ素層で作られる。次に、スイッチング半導体層１７４上にスイッチング抵抗性接触層１７５、１７６を形成する。スイッチング抵抗性接触層１２８、１２９は非晶質ケイ素層にｎ型不純物を高濃度にドーピングして形成する。
次に、アルミニウム（Ａｌ）、銅（Ｃｕ）及び銀（Ａｇ）などの低抵抗金属を一つ以上含む単一層または多重層の金属膜をパターニングして第３導電層を形成する。第３導電層は、スイッチングソース電極１８５、スイッチングドレイン電極１８６、データライン１８１及び第２共通電源ライン１８２を含む。
次に、カラーフィルタ２５０を有機層３２０に対応する位置に形成する。カラーフィルタ２５０は全ての有機層３２０に対応して形成されるわけではなく、白色を実現しようとする画素ではカラーフィルタ２５０を省略する。
次に、図９に示すように、第３導電層及びカラーフィルタ２５０上に感光性物質で作られた保護膜１９０を形成する。保護膜１９０は、窒化ケイ素（ＳｉＮｘ）、ＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって蒸着されたａ−Ｓｉ:Ｃ:Ｏ膜またはａ−Ｓｉ:Ｃ:Ｆ膜（低誘電率ＣＶＤ膜）、及びアクリル系の有機膜などで作ることができる。
そして、保護膜１９０、第１絶縁膜１４０及び第２絶縁膜１６０を貫通する第１接触孔１９１及び第４接触孔１９４を形成する。また、保護膜１９０及び第２絶縁膜１６０を貫通する第３接触孔１９３を形成する。また、保護膜１９０を貫通する第２接触孔１９２及び第５接触孔１９５を形成する。接触孔１９１、１９２、１９３、１９４、１９５はフォトエッチング工程を通じて形成できる。
そして、保護膜１９０上に画素電極３１０、第１接続部材３１１及び第２接続部材３１２を形成する。ここで、画素電極３１０、第１接続部材３１１及び第２接続部材３１２はＩＴＯまたはＩＺＯを用いて透明に作られる。この時、画素電極３１０は、第１接触孔１９１を通じて駆動ドレイン電極１３９と接続される。第１接続部材３１１は、第２接触孔１９２及び第３接触孔１９３を通じてそれぞれスイッチングドレイン電極１８６及び第２保持電極１５３と接続される。第２接続部材３１２は、第４接触孔１９４及び第５接触孔１９５を通じてそれぞれ共通電源ライン１８２及び補助共通電源ライン１３１と接続される。
次に、先に図１及び図２に示したように、画素電極３１０、第１接続部材３１１及び第２接続部材３２２上に画素定義膜３５０を形成する。ここで、画素定義膜３５０は、画素電極３１０を露出する開口部を有する。
最後に、画素定義膜３５０の開口部で画素電極３１０上に有機層３２０を形成した後、画素定義膜３５０と有機層３２０とを覆う共通電極３３０を形成することによって有機発光素子３０を形成する。
このような製造方法によって、短絡のような不良の発生を抑制すると共に、全体的な比抵抗を低くして電気的特性を向上させた表示装置１００を製造することができる。
図１０を参照して本発明の第２実施形態について説明する。
図１０に示すように、駆動薄膜トランジスタ２０において、駆動半導体層１２７が駆動ソース電極１３８及び駆動ドレイン電極１３９上に形成される。つまり、駆動半導体層１２７の一部が駆動ソース電極１３８及び駆動ドレイン電極１３９と積層するように形成される。
また、駆動抵抗性接触層１２８、１２９は、駆動半導体層１２７と駆動ソース電極１３８及び駆動ドレイン電極１３９との間にそれぞれ配置されるので、駆動抵抗性接触層１２８、１２９は駆動半導体層１２７の下にそれぞれ配置される。このような構成によって、駆動ソース電極１３８及び駆動ドレイン電極１３９が、駆動ゲート電極１５７を含んだ第２導電層とさらに距離を置くようになる。
したがって、表示装置２００は、駆動ソース電極１３８及び駆動ドレイン電極１３９が駆動ゲート電極１５７のような第２導電層に不必要に接触して短絡することをさらに效果的に防止することができる。
本発明を前述のことによって説明したが、次に記載する特許請求の範囲の概念と範囲から逸脱しない限り、多様な修正及び変形が可能であることを本発明が属する技術分野に携わる者であれば容易に理解できる。
本発明は、表示装置に適用することができる。
本発明の第１実施形態による表示装置の配置図である。 図１のＩＩ−ＩＩ線及びＩＩ'−ＩＩ'線による断面図である。 図１の表示装置の製造方法を順次に示す配置図及び断面図である。 図１の表示装置の製造方法を順次に示す配置図及び断面図である。 図１の表示装置の製造方法を順次に示す配置図及び断面図である。 図１の表示装置の製造方法を順次に示す配置図及び断面図である。 図１の表示装置の製造方法を順次に示す配置図及び断面図である。 図１の表示装置の製造方法を順次に示す配置図及び断面図である。 図１の表示装置の製造方法を順次に示す配置図及び断面図である。 本発明の第２実施形態による表示装置の部分断面図である。
符号の説明
１０ スイッチング薄膜トランジスタ、
２０ 駆動薄膜トランジスタ、
３０ 有機発光素子、
４０ 蓄電素子、
１１０ 基板部材、
１２７ 駆動半導体層、
１３１ 第１共通電源ライン、
１３３ 第１保持電極、
１３８ 駆動ソース電極、
１３９ 駆動ドレイン電極、
１４０ 第１絶縁膜、
１５１ ゲートライン、
１５３ 第２保持電極、
１５４ スイッチングゲート電極、
１５７ 駆動ゲート電極、
１６０ 第２絶縁膜、
１７４ スイッチング半導体層、
１８１ データライン、
１８２ 第２共通電源ライン、
１８５ スイッチングソース電極、
１８６ スイッチングドレイン電極、
１９０ 保護膜、
１９１ 第１接触孔、
１９２ 第２接触孔、
１９３ 第３接触孔、
１９４ 第４接触孔、
１９５ 第５接触孔、
３１０ 画素電極、
３１１ 第１接続部材、
３１２ 第２接続部材、
３２０ 有機層、
３３０ 共通電極、
３５０ 画素定義膜。

Claims (19)

  1. 表示装置において、
    駆動ソース電極及び駆動ドレイン電極を含む第１導電層と、
    前記第１導電層と絶縁して配置され、駆動ゲート電極、スイッチングゲート電極及びゲートラインを含む第２導電層と、
    前記第１導電層及び前記第２導電層と絶縁して配置され、スイッチングソース電極、スイッチングドレイン電極、データライン及び共通電源ラインを含む第３導電層とを含むことを特徴とする表示装置。
  2. 前記第１導電層は、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタン（Ｔｉ）またはタンタル（Ｔａ）のように前記第３導電層に比べて相対的に熱的安定性に優れた金属を含み、
    前記第３導電層は、銅（Ｃｕ）、アルミニウム（Ａｌ）または銀（Ａｇ）のように前記第１導電層に比べて相対的に比抵抗の低い金属を含むことを特徴とする請求項１に記載の表示装置。
  3. 前記第２導電層は、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタン（Ｔｉ）、タンタル（Ｔａ）、銅（Ｃｕ）、アルミニウム（Ａｌ）及び銀（Ａｇ）のうちの一つ以上の金属を含むことを特徴とする請求項１に記載の表示装置。
  4. 前記スイッチングゲート電極は前記ゲートラインから分岐され、
    前記スイッチングソース電極は前記データラインから分岐され、
    前記スイッチングドレイン電極は前記駆動ゲート電極と電気的に接続され、
    前記駆動ソース電極は前記共通電源ラインと電気的に接続されることを特徴とする請求項１に記載の表示装置。
  5. 前記駆動ソース電極から延長して形成された第１保持電極と、
    前記駆動ゲート電極から分岐され、前記第１保持電極に積層した第２保持電極をさらに含み、
    前記第１保持電極と前記第２保持電極とは蓄電素子を形成することを特徴とする請求項４に記載の表示装置。
  6. 前記第１導電層、前記第２導電層及び前記第３導電層は異なる層に形成された第１接続部材及び第２接続部材をさらに含み、
    前記第１接続部材は前記スイッチングドレイン電極と前記駆動ゲート電極とを電気的に接続し、
    前記第２接続部材は前記共通電源ラインと前記駆動ソース電極とを電気的に接続することを特徴とする請求項１に記載の表示装置。
  7. 前記第１導電層は、前記駆動ソース電極から延長形成された補助共通電源ラインをさらに含み、
    前記補助共通電源ラインは、前記共通電源ラインに沿って積層して配置されることを特徴とする請求項１、２、６のうちのいずれか一項に記載の表示装置。
  8. 前記駆動ドレイン電極と電気的に接続された有機発光素子をさらに含むことを特徴とする請求項１に記載の表示装置。
  9. 前記有機発光素子は、
    前記第３導電層の上に絶縁して配置され、前記駆動ドレイン電極と電気的に接続された画素電極と、
    前記第１画素電極の上に形成された有機層と、
    前記有機層の上に形成された共通電極と、
    を含むことを特徴とする請求項８に記載の表示装置。
  10. 前記画素電極は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ ｏｘｉｄｅ）系列及びＩＺＯ（ＩｎｄｉｕｍＺｉｎｃ Ｏｘｉｄｅ）系列のうちの一つ以上を含むことを特徴とする請求項９に記載の表示装置。
  11. 前記駆動ゲート電極、前記駆動ソース電極及び前記駆動ドレイン電極は駆動薄膜トランジスタを形成し、
    前記スイッチングゲート電極、前記スイッチングソース電極及び前記スイッチングドレイン電極はスイッチング薄膜トランジスタを形成することを特徴とする請求項１に記載の表示装置。
  12. 前記駆動薄膜トランジスタは、多結晶ケイ素を含む駆動半導体層をさらに含み、
    前記スイッチング薄膜トランジスタは、非晶質ケイ素を含むスイッチング半導体層をさらに含むことを特徴とする請求項１１に記載の表示装置。
  13. 前記駆動半導体層は、前記駆動ソース電極、前記駆動ドレイン電極及び前記駆動ゲート電極の下に積層し、
    前記駆動薄膜トランジスタは、前記駆動ソース電極と前記駆動半導体層との間、及び前記駆動ドレイン電極と前記駆動半導体層との間にそれぞれ配置された駆動抵抗性接触層をさらに含むことを特徴とする請求項１２に記載の表示装置。
  14. 前記駆動半導体層は、前記ゲート電極と前記駆動ソース電極及び前記駆動ドレイン電極との間に配置され、
    前記駆動薄膜トランジスタは、前記駆動ソース電極と前記駆動半導体層との間、及び前記駆動ドレイン電極と前記駆動半導体層との間にそれぞれ配置された駆動抵抗性接触層をさらに含むことを特徴とする請求項１２に記載の表示装置。
  15. 表示装置の製造方法において、
    基板部材を備える段階と、
    前記基板部材上に駆動ソース電極及び駆動ドレイン電極を含む第１導電層を形成する段階と、
    前記基板部材上に駆動ゲート電極、スイッチングゲート電極及びゲートラインを含む第２導電層を形成する段階と、
    前記基板部材上にスイッチングソース電極、スイッチングドレイン電極、データライン及び共通電源ラインを含む第３導電層を形成する段階と、
    を含むことを特徴とする表示装置の製造方法。
  16. 前記第１導電層は、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタン（Ｔｉ）またはタンタル（Ｔａ）のように前記第３導電層に比べて相対的に熱的安定性に優れた金属を含み、
    前記第３導電層は、銅（Ｃｕ）、アルミニウム（Ａｌ）または銀（Ａｇ）のように前記第１導電層に比べて相対的に比抵抗の低い金属を含むことを特徴とする請求項１５に記載の表示装置の製造方法。
  17. 前記第１導電層、前記第２導電層及び前記第３導電層はそれぞれ互いに絶縁して配置され、
    前記駆動ソース電極と前記共通電極ラインとは電気的に接続され、
    前記スイッチングドレイン電極は前記駆動ゲート電極と電気的に接続されることを特徴とする請求項１５に記載の表示装置の製造方法。
  18. 前記駆動ドレイン電極と電気的に接続された画素電極と、
    前記画素電極上に形成された有機層と、
    前記有機層上に形成された共通電極と、
    をさらに含むことを特徴とする請求項１５に記載の表示装置の製造方法。
  19. 前記駆動ゲート電極、前記駆動ソース電極及び前記駆動ドレイン電極は駆動薄膜トランジスタを形成し、
    前記駆動薄膜トランジスタは多結晶ケイ素を含む駆動半導体層をさらに含み、
    前記スイッチングゲート電極、前記スイッチングソース電極及び前記スイッチングドレイン電極はスイッチング薄膜トランジスタを形成し、
    前記スイッチング薄膜トランジスタは、非晶質ケイ素を含むスイッチング半導体層をさらに含むことを特徴とする請求項１５に記載の表示装置の製造方法。
JP2007199313A 2007-02-09 2007-07-31 表示装置及びその製造方法 Pending JP2008197614A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070013867A KR20080074565A (ko) 2007-02-09 2007-02-09 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
JP2008197614A true JP2008197614A (ja) 2008-08-28

Family

ID=39432004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007199313A Pending JP2008197614A (ja) 2007-02-09 2007-07-31 表示装置及びその製造方法

Country Status (5)

Country Link
US (1) US20080191613A1 (ja)
EP (1) EP1956655A2 (ja)
JP (1) JP2008197614A (ja)
KR (1) KR20080074565A (ja)
TW (1) TW200847410A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8279145B2 (en) * 2009-02-17 2012-10-02 Global Oled Technology Llc Chiplet driver pairs for two-dimensional display
KR101073545B1 (ko) * 2010-01-07 2011-10-14 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101155903B1 (ko) * 2010-03-09 2012-06-21 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 이의 제조 방법
WO2014038482A1 (ja) * 2012-09-05 2014-03-13 シャープ株式会社 半導体装置およびその製造方法
KR102179971B1 (ko) * 2013-08-23 2020-11-18 삼성디스플레이 주식회사 표시 장치
JP6797042B2 (ja) * 2017-02-02 2020-12-09 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG103846A1 (en) * 2001-02-28 2004-05-26 Semiconductor Energy Lab A method of manufacturing a semiconductor device
KR100685239B1 (ko) * 2004-01-29 2007-02-22 가시오게산키 가부시키가이샤 트랜지스터어레이 및 그 제조방법 및 화상처리장치
KR101054341B1 (ko) * 2004-04-30 2011-08-04 삼성전자주식회사 유기 발광 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
EP1956655A2 (en) 2008-08-13
TW200847410A (en) 2008-12-01
KR20080074565A (ko) 2008-08-13
US20080191613A1 (en) 2008-08-14

Similar Documents

Publication Publication Date Title
US10446613B2 (en) Method of manufacturing an organic light emitting diode display having an auxiliary member in contact with an upper surface of an auxiliary electrode
JP5302033B2 (ja) 有機発光表示装置及びその製造方法
JP4732140B2 (ja) 補助電極ラインを備えた有機電界発光素子及びその製造方法
US8093585B2 (en) Organic electro-luminescent display apparatus
US7928653B2 (en) Organic light emitting display device with enhanced aperture ratio and method of fabricating the same
US9425426B2 (en) Organic light emitting diode display having auxiliary electrode
EP1796171B1 (en) Flat panel display and method of fabricating the same
US8164252B2 (en) Organic light emitting diode display apparatus and method of manufacturing the same
US9331131B2 (en) Organic light emitting diode display and manufacturing method thereof
JP2007287354A (ja) 有機ｅｌ表示装置
JP2007219517A (ja) 有機発光表示装置及びその製造方法
US9653522B2 (en) Organic light-emitting diode display apparatus including a photo sensor
JP2005227788A (ja) 有機電界発光表示装置およびその製造方法
JP2011171300A (ja) 有機発光ディスプレイ装置及びその製造方法
JP2006013488A (ja) 有機薄膜トランジスタを備えた能動駆動型の有機電界発光ディスプレイ装置及びその製造方法
JP2012124153A (ja) 有機発光ディスプレイ装置及びその製造方法
JP2008197614A (ja) 表示装置及びその製造方法
JP5908671B2 (ja) 有機発光表示装置及びその製造方法
KR100603336B1 (ko) 전계 발광 디스플레이 장치 및 이의 제조 방법
WO2024154202A1 (ja) 表示装置
KR100625996B1 (ko) 전계 발광 디스플레이 장치
KR100786847B1 (ko) 유기 전계 발광 표시 장치
KR20080034704A (ko) 유기 박막 트랜지스터 표시 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100621

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100630

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A073

Effective date: 20111101