JP2008186878A - Wiring board and semiconductor element mounted structure using the same - Google Patents
Wiring board and semiconductor element mounted structure using the same Download PDFInfo
- Publication number
- JP2008186878A JP2008186878A JP2007017311A JP2007017311A JP2008186878A JP 2008186878 A JP2008186878 A JP 2008186878A JP 2007017311 A JP2007017311 A JP 2007017311A JP 2007017311 A JP2007017311 A JP 2007017311A JP 2008186878 A JP2008186878 A JP 2008186878A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring board
- conductor layer
- semiconductor element
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
Description
本発明は、配線基板およびそれを用いた半導体素子の実装構造体に関する。 The present invention relates to a wiring board and a semiconductor element mounting structure using the wiring board.
従来より、IC(Integrated Circuit)又はLSI(Large Scale Integration)等の半導体素子と、該半導体素子を上面に実装可能な配線基板とを備えた半導体素子の実装構造体が知られている。 2. Description of the Related Art Conventionally, a semiconductor element mounting structure including a semiconductor element such as an IC (Integrated Circuit) or an LSI (Large Scale Integration) and a wiring substrate on which the semiconductor element can be mounted is known.
上記配線基板として、近年の電子機器の小型化にともなって、絶縁層と該絶縁層上に形成された導体層とを上下に複数積層したものが用いられている。 As the above-mentioned wiring board, a substrate in which a plurality of insulating layers and conductor layers formed on the insulating layers are stacked in the vertical direction is used in accordance with recent miniaturization of electronic devices.
なお、導体層は、必要に応じて、所望の電気信号を送信するためのライン状の信号線路と、基準電位に接続された平板状のグランド層の二種類がある(下記特許文献1参照)。
ところが、上述した従来の導体層は、その端部が、一般的に直線状となるように形成されており、かかる導体層の端部が絶縁層で被覆されるように形成されている。そのため、端部で接着力が弱く、製造工程において、導体層と絶縁層に熱が印加されると、導体層と絶縁層の熱膨張率の差に起因する応力によって、導体層の端部が絶縁層から剥離しやすいといった問題点があった。その結果、半田リフロー時等の加熱工程で導体層が熱変形し、配線基板自体が歪むことによって、製品不良が増加する結果、生産性が低下する問題があった。 However, the above-described conventional conductor layer is formed so that the end portion thereof is generally linear and the end portion of the conductor layer is covered with an insulating layer. Therefore, the adhesive strength is weak at the end, and when heat is applied to the conductor layer and the insulating layer in the manufacturing process, the end of the conductor layer is caused by the stress caused by the difference in thermal expansion coefficient between the conductor layer and the insulating layer. There was a problem that it was easily peeled off from the insulating layer. As a result, the conductor layer is thermally deformed in a heating process such as solder reflow, and the wiring board itself is distorted, resulting in an increase in product defects and a decrease in productivity.
本発明は、上述した課題に鑑みなされたものであって、導体層の端部が絶縁層から剥離するのを抑制し、生産性に優れた配線基板を提供することを目的とする。 This invention is made | formed in view of the subject mentioned above, Comprising: It suppresses that the edge part of a conductor layer peels from an insulating layer, and it aims at providing the wiring board excellent in productivity.
上記の課題を解決するため、本発明の配線基板は、絶縁層と、前記絶縁層上に形成された導体層と、を備えた配線基板であって、前記導体層の端部は、平面視して凹部と凸部からなる凹凸部が複数個連続して形成されていることを特徴とする。 In order to solve the above problems, a wiring board of the present invention is a wiring board including an insulating layer and a conductor layer formed on the insulating layer, and an end portion of the conductor layer is viewed in plan view. Thus, a plurality of concave and convex portions including concave portions and convex portions are continuously formed.
また、本発明の配線基板は、絶縁層と、前記絶縁層の一主面に形成された第1導体層と、前記絶縁層の他主面に形成された第2導体層と、を備えた配線基板であって、前記第1導体層の端部及び前記第2導体層の端部は、平面視して凹部と凸部からなる凹凸部が複数個連続して形成されていることを特徴とする。 The wiring board of the present invention includes an insulating layer, a first conductor layer formed on one main surface of the insulating layer, and a second conductor layer formed on the other main surface of the insulating layer. In the wiring board, the end portion of the first conductor layer and the end portion of the second conductor layer are formed with a plurality of concavity and convexity portions formed of a concave portion and a convex portion in a plan view. And
また、本発明の配線基板は、前記第1導体層の前記凹部と前記第2導体層の前記凸部が、平面透過して対応するように配置されていることを特徴とする。 The wiring board of the present invention is characterized in that the concave portion of the first conductor layer and the convex portion of the second conductor layer are arranged so as to correspond to each other through a plane.
また、本発明の配線基板は、前記絶縁層が、ポリパラフェニレンベンズビスオキサゾール樹脂から成ることを特徴とする。 The wiring board according to the present invention is characterized in that the insulating layer is made of polyparaphenylene benzbisoxazole resin.
また、本発明の配線基板は、前記導体層の凹部と凸部が、該導体層の外周に沿って形成されていることを特徴とする配線基板。 In the wiring board of the present invention, the concave and convex portions of the conductor layer are formed along the outer periphery of the conductor layer.
また、本発明の配線基板は、前記導体層が、中央領域に開口部が形成されているとともに、前記開口部の端部に沿って第2凹部と第2凸部からなる第2凹凸部が複数個連続して形成されていることを特徴とする。 In the wiring board of the present invention, the conductor layer has an opening formed in a central region, and a second uneven portion including a second recess and a second protrusion along an end of the opening. It is characterized in that a plurality are formed continuously.
また、本発明の半導体素子の実装構造体は、前記半導体素子が、バンプを介して前記配線基板に接続されていることを特徴とする。 The semiconductor element mounting structure of the present invention is characterized in that the semiconductor element is connected to the wiring board via a bump.
本発明によれば、導体層の端部に凹部と凸部からなる凹凸部を複数個連続して形成することによって、導体層の端部と絶縁層との接触面積を大きくすることができる。そして、導体層の端部と絶縁層との接着力を向上させることで、導体層と絶縁層の剥離を抑制することができ、導体層の変形を低減し、配線基板およびそれを用いた半導体素子の実装構造体の生産性を向上させることができる。 According to the present invention, the contact area between the end portion of the conductor layer and the insulating layer can be increased by continuously forming a plurality of concave and convex portions including concave portions and convex portions at the end portion of the conductor layer. And by improving the adhesive force between the end portion of the conductor layer and the insulating layer, peeling of the conductor layer and the insulating layer can be suppressed, deformation of the conductor layer is reduced, and a wiring board and a semiconductor using the same The productivity of the element mounting structure can be improved.
以下に、本発明にかかる配線基板及びそれを用いた半導体素子の実装構造体の実施形態を図面に基づいて詳細に説明する。かかる配線基板及びそれを用いた半導体素子の実装構造体は、例えば各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ装置又はその周辺機器などの電子機器に使用されるものである。 DESCRIPTION OF EMBODIMENTS Embodiments of a wiring board according to the present invention and a semiconductor element mounting structure using the wiring board will be described below in detail with reference to the drawings. Such a wiring board and a semiconductor element mounting structure using the wiring board are used for electronic devices such as various audiovisual devices, home appliances, communication devices, computer devices, and peripheral devices thereof.
図1は本発明の実施形態に係る半導体素子の実装構造体の平面図、図2は図1に示す半導体素子の実装構造体の断面図である。 FIG. 1 is a plan view of a semiconductor element mounting structure according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view of the semiconductor element mounting structure shown in FIG.
本実施形態に係る半導体素子の実装構造体は、配線基板1と、配線基板1上に実装されるIC、LSI等の例えばシリコンから成る矩形状の半導体素子2とを含んで構成されている。ここでは、半導体素子2は、半田等のバンプ3を介して配線基板1に実装されている。なお、半導体素子2は、平面視して配線基板1の中央に配置されている。
The semiconductor element mounting structure according to this embodiment includes a
配線基板1は、コア基板4と、コア基板4の上面及び下面に積層された絶縁層5と導体層6とを含んで構成されている。
The
コア基板4は、例えばガラス繊維を縦横に織り込んだガラスクロスからなる基材に、エポキシ樹脂、ビスマレイミドトリアジン樹脂又はシアネート樹脂などの熱硬化性樹脂を含浸させたシートを積層して固化することによって作製される。 The core substrate 4 is formed by, for example, laminating and solidifying a sheet impregnated with a thermosetting resin such as an epoxy resin, a bismaleimide triazine resin, or a cyanate resin on a base material made of glass cloth in which glass fibers are woven vertically and horizontally. Produced.
また、コア基板4は基材を用いずに繊維樹脂から作製することもできる。繊維樹脂としては、例えばポリパラフェニレンベンズビスオキサゾール樹脂、全芳香族ポリアミド樹脂、全芳香族ポリエステル樹脂、ポリイミド樹脂又は液晶ポリマー樹脂等の低熱膨張樹脂を用いることができる。なかでもポリパラフェニレンベンズビスオキサゾール樹脂を使用することが望ましい。ポリパラフェニレンベンズビスオキサゾール樹脂は、熱膨張率が−5ppm/℃から5ppm/℃と低く、このような低熱膨張樹脂を使用することによって、コア基板4自体の熱膨張を抑制することができる。 Moreover, the core substrate 4 can also be produced from a fiber resin without using a base material. As the fiber resin, for example, low thermal expansion resin such as polyparaphenylene benzbisoxazole resin, wholly aromatic polyamide resin, wholly aromatic polyester resin, polyimide resin or liquid crystal polymer resin can be used. Among these, it is desirable to use a polyparaphenylene benzbisoxazole resin. The polyparaphenylene benzbisoxazole resin has a low coefficient of thermal expansion of −5 ppm / ° C. to 5 ppm / ° C., and the thermal expansion of the core substrate 4 itself can be suppressed by using such a low thermal expansion resin.
コア基板4には、コア基板4を上下方向に貫通するスルーホール8が形成されている。かかるスルーホール8の内壁面には、導電性を有する銅めっき等からなるスルーホール導体9が形成されている。また、スルーホール8には、コア基板4の平坦性を良好にするために絶縁性の樹脂からなる絶縁体10が充填されている。なお、スルーホール導体9は、コア基板4の上面又は下面に形成された導体層6同士を電気的に接続している。また、絶縁体10をスルーホール8に充填することによって、スルーホール8の直上又は直下にビア導体7を形成することができ、配線基板1の小型化に寄与することができる。
In the core substrate 4, a
かかるコア基板4の両主面側に配される絶縁層5は、接着層5aとフィルム層5bを上下に積層して構成されている。
The
接着層5aは、フィルム層5bを導体層6に対して固着させるためのものであって、熱硬化性樹脂又は熱可塑性樹脂が使用できる。熱硬化性樹脂としては、例えばポリイミド樹脂、アクリル樹脂、エポキシ樹脂、ウレタン樹脂、シアネート樹脂、シリコン樹脂又はビスマレイミドトリアジン樹脂のうち少なくともいずれか一つを使用することができる。また、熱可塑性樹脂としては、半田リフロー時の加熱に耐える耐熱性を有する必要があることから、構成する材料の軟化温度が200℃以上であることが望ましく、ポリエーテルケトン樹脂が用いられる。また、これらの材料から成る接着層5aの熱膨張率は、例えば20ppm/℃から80ppm/℃となる。なお、本明細書における熱膨張率は、熱膨張率を測定する対象物を配線基板から切削し、その対象物をTMA装置(熱機械特性分析装置)により、測定した。
The
また、接着層5aは、フィルム層5bを張り合わせた状態で、コア基板4及び導体層6に対して積層し、例えば加熱プレス装置を用いて加熱しながら加圧した後、冷却することによって、固着される。また、接着層5aは、乾燥後の厚みが例えば1μmから10μmとなるように設定されている。
In addition, the
また、接着層5aには、球形状の非金属無機フィラが含有されていてもよい。かかる非金属無機フィラは、例えばシリカ(二酸化珪素)又は酸化アルミニウム等の無機材料から作製されている。非金属無機フィラの熱膨張率は、例えば0.5ppm/℃から9ppm/℃となる。非金属無機フィラの熱膨張率は、接着層5aの熱膨張率よりも小さいため、接着層5aに非金属無機フィラを含有させた場合は、絶縁層5の熱膨張を低減することができる。
The
フィルム層5bは、その厚み寸法が精密に制御されている。かかるフィルム層5bは、コア基板4又は導体層6に接着層5aを介して接着する際に、印加される温度や圧力によって厚み寸法が変化するのを防止するために、耐熱性と硬さに優れた特性の材料であることが望ましい。この様な特性を有するフィルム層5bとしては、例えばポリパラフェニレンベンズビスオキサゾール樹脂、全芳香族ポリアミド樹脂、全芳香族ポリエステル樹脂、ポリイミド樹脂又は液晶ポリマー樹脂のうち少なくともいずれか一つを用いることができる。なお、フィルム層5bは、フィルム層5bの強度を保持するために、ポリパラフェニレンベンズビスオキサゾール樹脂とポリイミド樹脂の混合樹脂であることが望ましい。また、フィルム層5bの厚み寸法は、例えば1μmから10μmとなるように設定されている。フィルム層5bの熱膨張率は、例えば−5ppm/℃から5ppm/℃となる。
The thickness dimension of the
フィルム層5bにポリパラフェニレンベンズビスオキサゾール樹脂等の低熱膨張樹脂を使用することによって、フィルム層5bに熱が印加されたとしても、フィルム層5bが熱膨張しにくいため、フィルム層5bが熱によって変形しにくく、配線基板1が湾曲したりする等の不具合を低減することができる。
Even if heat is applied to the
かかる接着層5aとフィルム層5bとからなる絶縁層5には、その上下方向を貫くビア導体7が形成されている。かかるビア導体7は、上下位置の異なる導体層6同士を電気的に接続するためのものであって、導電性を有する。なお、ビア導体7は、例えば銅、銀、金、アルミニウム、ニッケル又はクロム等の金属材料からなる。
A
導体層6は、電気信号を伝達する機能を備えたライン状の信号線路6aと、半導体素子2の基準電位を共通にする機能を備えた平板状のグランド層6bから構成されている。また、信号線路6aとグランド層6bとは、絶縁層5を介して互いに対向するように配置されている。なお、信号線路6aとグランド層6bとは、同一平面状に形成されることもある。また、信号線路6aの端部は、上下位置の異なる導体層6とビア導体7を介して電気的に接続されている。
The
また、導体層6は、少なくともコア基板4の上面又は下面に形成され、コア基板4の表面上に部分的に形成される。導体層6は、コア基板4と絶縁層5又は絶縁層5同士で挟まれて形成されている箇所がある。かかる導体層6は、接着層5aによって被覆されている。なお、コア基板4と接する表面には、グランド層6bが形成され、配線基板1の半導体素子2が実装される表面には、信号線路6aが形成される。かかる導体層6は、例えば銅、銀、金、アルミニウム、ニッケル又はクロム等の金属材料からなる。これらの材料からなる導体層6の熱膨張率は、例えば6ppm/℃から24ppm/℃であって、フィルム層5bよりも熱膨張率が大きく設定されている。
The
絶縁層5の熱膨張率は、導体層6の熱膨張率よりも小さく設定さている。接着層5aは、導体層6よりも熱膨張率が大きいが、接着層5aの厚み寸法をフィルム層5bの厚み寸法よりも小さくし、絶縁層5を構成する接着層5aのフィルム層5bに対する厚み寸法の割合を小さく制御することによって、絶縁層5の熱膨張率を導体層6の熱膨張率よりも小さくすることができる。より具体的には、例えば、ポリパラフェニレンベンズビスオキサゾール樹脂からなるフィルム層5bの上下方向の厚み寸法とポリイミド樹脂からなる接着層5aの厚み寸法の比を、1.0対0.1以上、1.0対1.0未満とすることによって、実現することができる。
The thermal expansion coefficient of the insulating
また、フィルム層5bの一面に接着層5aが形成されており、両者の接触面積は配線基板1の平面全体となる。さらに、フィルム層5bと接着層5aは、両者とも樹脂からなるため、両者の接着力は強固なものとなっている。
Further, an
フィルム層5bは熱によって変形しにくく、フィルム層5bと接触する接着層5aがフィルム層5bの一面に強固に接着していることによって、接着層5aが熱膨張するのを抑制することができる。また、接着層5aの厚み寸法を上述したように、フィルム層5bの厚み寸法よりも小さくしたことで、さらに接着層5aが熱膨張するのを抑制することができる。その結果、接着層5aを熱膨張しにくくすることで、導体層6から接着層5aが剥離するのを抑制することができる。
The
また、近年、シリコンからなる半導体素子2の熱膨張率と配線基板1の熱膨張率の差に起因する応力によって、配線基板1から半導体素子2が剥離しやすく、半導体素子2の実装信頼性が低下する傾向が見出されたことに対応し、配線基板1の低熱膨張化が検討されている。そのため、配線基板1を構成する絶縁層5も低熱膨張の樹脂が採用される傾向にある。絶縁層5に低熱膨張の樹脂を採用すると、絶縁層5の樹脂が硬化する200度程度の温度から冷却時に、絶縁層5よりも導体層6の収縮の方が大きくなることがあるため、グランド層6bの端部が絶縁層5から剥離する傾向がある。
In recent years, due to the stress caused by the difference between the thermal expansion coefficient of the
図3又は図4は、グランド層6bの平面図であって、両者は上下位置の異なる層を示している。なお、図3又は図4には、グランド層6bのみ示し、信号線路6aについては省略している。平板状の導体層であるグランド層6bは、図3又は図4に示すように、その端部Aは、平面視して凹部11と凸部12からなる凹凸部16が複数個連続して形成されている。
FIG. 3 or FIG. 4 is a plan view of the
かかる凹凸部16は、少なくとも配線基板1の一辺に沿って形成されている。なお、凹部11と凸部12は、その端部Aに印加される応力の集中を緩和するために、連続して蛇行するように形成されていることが望ましい。
The
凹部11と凸部12は、連続して蛇行するように形成することによって、グランド層6bと接着層5aとの接触面積を大きくすることができ、グランド層6bの端部Aと接着層5aとの接着力を効果的に向上させて、グランド層6bの端部Aと接着層5aとの剥離を有効的に抑制することができる。
By forming the
また、隣接する凹部11間のピッチWを等間隔にすることによって、製造工程において、導体層と絶縁層に熱が印加されたとしても、グランド層6bの端部Aと接着層5aとの間に働く応力を均等に分散することができ、グランド層6bの端部Aと接着層5aと剥離を効果的に抑制することができる。
Further, by setting the pitch W between the
上述したように、グランド層6bの端部Aに凹部11と凸部12からなる凹凸部16を複数個連続して形成することによって、接着層5aとグランド層6bの端部Aとの接触面積を大きくすることができ、接着層5aとグランド層6bの接着力を向上させることができる。その結果、グランド層6bに熱が印加されて、グランド層6bが収縮しようとしても、グランド層6bの端部Aの凹部11と凸部12が接着層5aと固着していることで、グランド層6bが接着層5aから剥離するのを抑制することができ、生産性に優れた配線基板1及びそれを用いた半導体素子の実装構造体を作製することができる。
As described above, the contact area between the
図5は、グランド層6bを上下に二層積層した透過平面図である。なお、下層のグランド層6bを点線で示している。
FIG. 5 is a transmission plan view in which two
また、図5に示すように、グランド層6bの端部Aは、平面透過して異なる層(第1導体層、第2導体層)の凹部11と凸部12が対応するように配置されている。グランド層6bの端部の凹部11と凸部12の形状を、積層された上下位置の異なるグランド層6b同士で異なるように形成したことによって、グランド層6bから絶縁層5に伝わるグランド層6bの収縮する力を、ある一定の箇所に集中させずに分散させることができる。その結果、接着層5aに対するグランド層6bの剥離を抑制し、グランド層6bの収縮を低減することができる。
Further, as shown in FIG. 5, the end portion A of the
また、信号線路6aとグランド層6bとを同一平面上に形成した場合、信号線路6aと隣接するグランド層6bの端部Aには、凹部と凸部が形成されていないことが望ましい。すなわち、信号線路6aに沿ったグランド層6bの端部Aは、凹凸が少なく直線に形成されていることが望ましい。信号線路6aに高周波の電気信号を送信する場合、仮に隣接するグランド層6bの端部Aに凹凸がある場合、その凹凸に電流が流れると信号線路6aにノイズが発生する現象が起きることがある。そのため、信号線路6aに隣接するグランド層6bの端部Aには、凹凸を形成しないようにする。
In addition, when the
また、グランド層6bは、その中央領域に開口部13が形成されている。開口部13は、平面視して半導体素子2と重なる箇所に形成される。配線基板1に実装される半導体素子2は、平面視して開口部13内に収まるように配置される。半導体素子2を中心に、その周りを取り囲むようにグランド層6bが配置され、そのグランド層6bの端部Aに凹凸を連続して形成する。その結果、平面視して配線基板1全体にグランド層6bを形成し、その端部Aに凹凸を形成したことによって、配線基板1全体の歪みを低減することができる。
The
また、グランド層6bは、開口部13の端部Bに沿って第2凹部14と第2凸部15からなる第2凹凸部17連続して形成されている。平面視して配線基板1に実装される半導体素子2の外周に沿って、開口部13の端部Bに凹凸を形成することによって、上述したようにグランド層6bと接着層5aとの接触面積を大きくすることができ、グランド層6bと接着層5aとの剥離を抑制でき、グランド層6bに熱が印加された場合のグランド層6bの収縮を抑制することができる。
The
凹部11と凸部12の境界BD1について図3を用いて説明する。図3に示すように、隣接する凸部12の頂点(P1とQ1)を結ぶ接線をX1とし、隣接する凹部11の頂点(P2とQ2)を結ぶ接線をX2とする。境界BD1は、X1とX2との間にあって、X1とX2とから等距離にある線上とする。
The boundary BD1 between the
グランド層6bの端部Aは、種々の形状が可能である。例えば、図6(a)に示すように、平面視して台形状の凸部12aと、平面視して逆台形状の凹部11aとを連続して形成するものであってもよい。かかる凸部12aの上底L1の長さは、80μmから120μmとなるように設定されている。また凹部11aの上底L2の長さもL1と同様に、80μmから120μmとなるように設定されている。この場合の凸部12aと凹部11aの境界BD2について説明する。凹部11aに沿った辺をX3とし、凸部12aに沿った辺をX4とする。境界BD2は、X3とX4との間にあって、X3とX4とから等距離にある線上とする。
The end A of the
また、グランド層6bの端部Aは、図6(b)に示すように、半円状の突出部18が不連続に形成されたものであってもよい。なお、半円状の突出部18の半径Rは、20μmから30μmとなるように設定されている。言い換えると、グランド層6bの凸部12bは、その端部の形状が弧状aであって、グランド層6bの凹部11bは、その端部の形状が弧状bと直線cと弧状dとを連続して組み合わせたものであっても構わない。この場合の凸部12bと凹部11bの境界BD3について説明する。凹部11bに沿った辺をX5とし、隣接する凸部12bの頂点(P3とQ4)を結ぶ接線をX6とする。境界BD3は、X5とX6との間にあって、X5とX6とから等距離にある線上とする。
Further, as shown in FIG. 6B, the end A of the
なお、グランド層6bの端部Aは、上述のような台形状や半円状の形状に限定されず、三角形状、矩形状、又は多角形状等であっても構わない。
The end A of the
本実施形態に係る配線基板1は、例えば、以下の工程を経て作製される。
The
まず、コア基板4を準備する。コア基板4は、ガラス繊維を縦横に織り込んだガラスクロスにエポキシ樹脂及びビスマレイミドトリアジン樹脂又はシアネート樹脂等の熱硬化性樹脂を含浸させたシートを銅箔とともに熱プレスして硬化することによって形成する。また、配線基板1の低熱膨張化を行うために、全芳香族ポリアミド、全芳香族ポリエステル又は液晶ポリマーなどの低熱膨張の繊維を用いたものであっても構わない。コア基板4は、厚み寸法が例えば0.3mm以上1.5mm以下に設定されている。
First, the core substrate 4 is prepared. The core substrate 4 is formed by hot pressing a sheet of glass cloth in which glass fibers are woven vertically and horizontally and impregnated with a thermosetting resin such as an epoxy resin and a bismaleimide triazine resin or a cyanate resin together with a copper foil. . Further, in order to reduce the thermal expansion of the
次に、コア基板4に、従来周知のドリル加工などによって、厚み方向にスルーホール8を形成し、電解めっきなどにより、スルーホール8の内周面にスルーホール導体9を形成する。スルーホール8は、複数形成され、直径が例えば0.1mm以上1mm以下に設定されている。そのあと、スルーホール8内に例えばポリイミド等の樹脂を充填し、絶縁体10を形成する。次に、コア基板4の上面及び下面に、従来周知の蒸着法、CVD法又はスパッタリング法等によって、導体層6を構成する材料を被着する。そして、その表面にレジストを塗布し、露光現像を行った後、エッチング処理をしてコア基板4の上面及び下面にグランド層6b(第1導体層)を形成する。
Next, a through
また、グランド層6bの端部Aは、凹部11と凸部12からなる凹凸部16が複数個連続して形成される。具体的には、導体層6上にレジストを塗布し、該レジストに対して露光現像を行って、レジストの端部に凹凸を形成するとともに、導体層6の端部を露出させる。そして、導体層6の露出した端部に対してエッチング液を浸漬させて、露出した端部をエッチングする。その結果、グランド層6bの端部Aに凹部11と凸部12からなる凹凸部16が複数個連続して形成される。
Further, the end portion A of the
また、グランド層6bの端部Aに凹凸を形成する際に、従来周知のCVD法、スパッタリング法又はスピンコート法等の薄膜形成技術や、エッチング技術やフォトリソグラフィー技術等の薄膜加工技術を採用することによって、グランド層6bの半導体素子2を実装する中央領域に、開口部13を形成することができる。また、上述した技術を用いて、開口部13の端部Bに、第2凹部14と第2凸部15からなる第2凹凸部17を形成することができる。
Further, when forming irregularities on the end A of the
次に、フィルム層5bを準備する。かかるフィルム層5bは、例えばポリパラフェニレンベンズビスオキサゾール樹脂、全芳香族ポリアミド樹脂、全芳香族ポリエステル樹脂、ポリイミド樹脂又は液晶ポリマー樹脂のうち少なくともいずれか一つを用いた繊維樹脂からなるシートである。
Next, the
そして、導体層6の上面に対して、従来周知のスピンコート法等によって、接着層5aを構成するポリイミドを被着し、被着層上に準備したフィルム層5bを張り合わせる。さらに、被着層を固化することによって、フィルム層5bを接着層5aを介して導体層6上に固定し、絶縁層5を形成する。なお、フィルム層5bの厚み寸法は、例えば7.5μmであって、接着層5aの厚み寸法は3μmとなるように設定されている。そして、フィルム層5bと接着層5aからなる絶縁層5を形成することができる。
And the polyimide which comprises the
次に、絶縁層5に、例えばYAGレーザー装置、又はCO2レーザー装置を用いて、貫通孔を形成する。貫通孔は、絶縁層5の表面に対して垂直方向から、絶縁層5の表面に向けてレーザー光が照射されることによって形成される。さらに、貫通孔に、例えば従来周知のめっき処理を施し、導電性材料を充填することによってビア導体7を形成する。
Next, a through hole is formed in the insulating
さらに、フィルム5bの上面に対して、従来周知の蒸着法、CVD法又はスパッタリング法等によって、信号線路6aを構成する材料を被着する。そして、その表面にレジストを塗布し、露光現像を行った後、エッチング処理をして信号線路6aを形成する。なお、信号線路6aは、フィルム層5bの上面に接着層5aを介してグランド層6bと対向する箇所に形成される。
Further, the material constituting the
さらに、信号線路6a上に、上述したように接着層5aを介してフィルム層5bを形成して、絶縁層5を形成することができる。そして、その絶縁層5上に上述したようにグランド層6b(第2導体層)を形成する。かかるグランド層6b(第2導体層)の端部の凹凸は、コア基板4の上面に形成したグランド層6b(第1導体層)の凹凸に対して、平面視して互い違いにずれて配置されている。すなわち、第1導体層の凹部11と第2導体層の凸部12は、平面透過して対応するように配置する。
Furthermore, the insulating
さらに、上述した積層工程を繰り返すことで、配線基板1を作製することができる。そして、配線基板1に対してバンプ3を介して半導体素子2を実装することによって、半導体素子の実装構造体を実現することができる。
Furthermore, the
なお、接着層5aに非金属無機フィラを予め含有させて、絶縁層5を形成することによって、絶縁層5全体の熱膨張を低減することができる。
In addition, the thermal expansion of the whole insulating
なお、本発明は上述の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。 In addition, this invention is not limited to the above-mentioned form, A various change, improvement, etc. are possible in the range which does not deviate from the summary of this invention.
1 配線基板
2 半導体素子
3 バンプ
4 コア基板
5 絶縁層
5a 接着層
5b フィルム層
6 導体層
6a 信号線路
6b グランド層
7 ビア導体
8 スルーホール
9 スルーホール導体
10 絶縁体
11 凹部
12 凸部
13 開口部
16 凹凸部
A 端部
B 端部
DESCRIPTION OF
Claims (7)
前記導体層の端部は、平面視して凹部と凸部からなる凹凸部が複数個連続して形成されていることを特徴とする配線基板。 A wiring board comprising an insulating layer and a conductor layer formed on the insulating layer,
The wiring substrate according to claim 1, wherein a plurality of concave and convex portions each including a concave portion and a convex portion are continuously formed at an end portion of the conductor layer in plan view.
前記第1導体層の端部及び前記第2導体層の端部は、平面視して凹部と凸部からなる凹凸部が複数個連続して形成されていることを特徴とする配線基板。 A wiring board comprising: an insulating layer; a first conductor layer formed on one main surface of the insulating layer; and a second conductor layer formed on the other main surface of the insulating layer;
The wiring board, wherein an end portion of the first conductor layer and an end portion of the second conductor layer are formed with a plurality of concavity and convexity portions each including a concave portion and a convex portion in plan view.
前記第1導体層の前記凹部と前記第2導体層の前記凸部は、平面透過して対応するように配置されていることを特徴とする配線基板。 The wiring board according to claim 2,
The wiring board, wherein the concave portion of the first conductor layer and the convex portion of the second conductor layer are arranged so as to correspond to each other through a plane.
前記絶縁層は、ポリパラフェニレンベンズビスオキサゾール樹脂から成ることを特徴とする配線基板。 The wiring board according to any one of claims 1 to 3,
The wiring board, wherein the insulating layer is made of polyparaphenylene benzbisoxazole resin.
前記導体層の凹凸部は、該導体層の外周に沿って形成されていることを特徴とする配線基板。 In the wiring board according to any one of claims 1 to 4,
The wiring board is characterized in that the uneven portion of the conductor layer is formed along an outer periphery of the conductor layer.
前記導体層は、中央領域に開口部が形成されているとともに、前記開口部の端部に沿って第2凹部と第2凸部からなる第2凹凸部が複数個連続して形成されていることを特徴とする配線基板。 In the wiring board according to any one of claims 1 to 5,
The conductor layer has an opening formed in a central region, and a plurality of second concavo-convex parts each including a second concave part and a second convex part are continuously formed along an end part of the opening part. A wiring board characterized by that.
前記半導体素子は、バンプを介して前記配線基板に接続されていることを特徴とする半導体素子の実装構造体。 A wiring board according to any one of claims 1 to 6, and a semiconductor element mounted on the wiring board,
The semiconductor element mounting structure, wherein the semiconductor element is connected to the wiring board via a bump.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007017311A JP4969257B2 (en) | 2007-01-29 | 2007-01-29 | Wiring board and semiconductor device mounting structure using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007017311A JP4969257B2 (en) | 2007-01-29 | 2007-01-29 | Wiring board and semiconductor device mounting structure using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008186878A true JP2008186878A (en) | 2008-08-14 |
JP4969257B2 JP4969257B2 (en) | 2012-07-04 |
Family
ID=39729731
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007017311A Active JP4969257B2 (en) | 2007-01-29 | 2007-01-29 | Wiring board and semiconductor device mounting structure using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4969257B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105870075A (en) * | 2015-01-22 | 2016-08-17 | 恒劲科技股份有限公司 | Substrate structure |
JP2018125491A (en) * | 2017-02-03 | 2018-08-09 | 大日本印刷株式会社 | Conductive substrate and manufacturing method thereof |
WO2020175475A1 (en) * | 2019-02-27 | 2020-09-03 | 住友電工プリントサーキット株式会社 | Printed circuit board |
JP2022046713A (en) * | 2017-02-03 | 2022-03-23 | 大日本印刷株式会社 | Conductive substrate and manufacturing method thereof |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1064901A (en) * | 1996-07-18 | 1998-03-06 | Samsung Electron Co Ltd | Semiconductor chip package element |
JP2002111232A (en) * | 2000-10-03 | 2002-04-12 | Toppan Printing Co Ltd | Multilayer printed-wiring board |
JP2003008220A (en) * | 2001-06-19 | 2003-01-10 | Matsushita Electric Ind Co Ltd | Method of manufacturing circuit board |
-
2007
- 2007-01-29 JP JP2007017311A patent/JP4969257B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1064901A (en) * | 1996-07-18 | 1998-03-06 | Samsung Electron Co Ltd | Semiconductor chip package element |
JP2002111232A (en) * | 2000-10-03 | 2002-04-12 | Toppan Printing Co Ltd | Multilayer printed-wiring board |
JP2003008220A (en) * | 2001-06-19 | 2003-01-10 | Matsushita Electric Ind Co Ltd | Method of manufacturing circuit board |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105870075A (en) * | 2015-01-22 | 2016-08-17 | 恒劲科技股份有限公司 | Substrate structure |
JP2018125491A (en) * | 2017-02-03 | 2018-08-09 | 大日本印刷株式会社 | Conductive substrate and manufacturing method thereof |
JP7003412B2 (en) | 2017-02-03 | 2022-01-20 | 大日本印刷株式会社 | Conductive substrate and its manufacturing method |
JP2022046713A (en) * | 2017-02-03 | 2022-03-23 | 大日本印刷株式会社 | Conductive substrate and manufacturing method thereof |
JP7223352B2 (en) | 2017-02-03 | 2023-02-16 | 大日本印刷株式会社 | Conductive substrate and manufacturing method thereof |
WO2020175475A1 (en) * | 2019-02-27 | 2020-09-03 | 住友電工プリントサーキット株式会社 | Printed circuit board |
CN113383412A (en) * | 2019-02-27 | 2021-09-10 | 住友电工印刷电路株式会社 | Printed wiring board |
Also Published As
Publication number | Publication date |
---|---|
JP4969257B2 (en) | 2012-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5066192B2 (en) | Wiring board and mounting structure | |
US7816782B2 (en) | Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package | |
TWI526128B (en) | Multilayered substrate and method of manufacturing the same | |
US20100065318A1 (en) | Circuit board and semiconductor element mounted structure using the same | |
JP2018504776A (en) | High speed interconnects for printed circuit boards | |
US9951434B2 (en) | Printed wiring board, semiconductor package and method for manufacturing printed wiring board | |
JP2005216937A (en) | Semiconductor device and its production process | |
JP2010212652A (en) | Wiring board and method for manufacturing the same | |
JP4969257B2 (en) | Wiring board and semiconductor device mounting structure using the same | |
US10051734B2 (en) | Wiring board and method for manufacturing the same | |
JP2008277392A (en) | Substrate having built-in component and manufacturing method thereof | |
JP5019995B2 (en) | WIRING BOARD, MOUNTING BOARD, MOUNTING STRUCTURE, AND WIRING BOARD MANUFACTURING METHOD | |
TW201309117A (en) | The printed circuit board and the method for manufacturing the same | |
JP4804374B2 (en) | Wiring board and manufacturing method thereof | |
WO2021025025A1 (en) | Resin multilayer substrate and method for producing resin multilayer substrate | |
JPH11112114A (en) | Printed substrate | |
JP5207811B2 (en) | Mounting structure and wiring board | |
JP5477372B2 (en) | Functional element-embedded substrate, manufacturing method thereof, and electronic apparatus | |
JP4912234B2 (en) | Composite board, wiring board and mounting structure | |
JP5111132B2 (en) | Wiring board manufacturing method | |
JP5110858B2 (en) | Wiring board and manufacturing method thereof | |
JP4836830B2 (en) | Electronic component and manufacturing method thereof | |
CN115377666B (en) | Manufacturing method of package antenna and package antenna | |
WO2023162965A1 (en) | Wiring board | |
US20230397335A1 (en) | Wiring substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090716 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120306 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120403 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4969257 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |