JP2008172082A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2008172082A
JP2008172082A JP2007004672A JP2007004672A JP2008172082A JP 2008172082 A JP2008172082 A JP 2008172082A JP 2007004672 A JP2007004672 A JP 2007004672A JP 2007004672 A JP2007004672 A JP 2007004672A JP 2008172082 A JP2008172082 A JP 2008172082A
Authority
JP
Japan
Prior art keywords
insulating film
fin
forming
line
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007004672A
Other languages
English (en)
Inventor
Junji Yagishita
淳史 八木下
Akio Kaneko
明生 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007004672A priority Critical patent/JP2008172082A/ja
Priority to US11/972,097 priority patent/US7820551B2/en
Publication of JP2008172082A publication Critical patent/JP2008172082A/ja
Priority to US12/923,308 priority patent/US20110012201A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H01L29/7854—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection with rounded corners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78639—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a drain or source connected to a bulk conducting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】簡便かつ低コストにプレーナ領域と混載することが可能なフィン型電界効果トランジスタを含んだ半導体装置の製造方法を提供すること。
【解決手段】半導体装置の製造方法は、基板10の主表面にライン状の絶縁膜を形成し、絶縁膜をマスクに基板をエッチングして絶縁膜の両側に第１の溝を形成し、第１の溝それぞれの側壁に側壁絶縁膜を形成し、絶縁膜及び側壁絶縁膜をマスクに基板をエッチングして第１の溝の底部それぞれに第２の溝を形成し、絶縁膜及び側壁絶縁膜を耐酸化性マスクとして基板を酸化して第２の溝の基板を挟んで隣接する側壁それぞれに形成される酸化領域16を互いに接触させ、絶縁膜及び側壁絶縁膜を除去し、除去によって露出した基板の半導体領域18の表面にゲート絶縁膜21を、その上にゲート電極24を形成し、半導体領域をライン状のフィンとするフィン型電界効果トランジスタを形成する工程を含む。
【選択図】 図１４

Description

本発明は、フィン型ＦＥＴ（電界効果トランジスタ）を含んだ半導体装置およびその製造方法に関する。
フィン（Ｆｉｎ）型ＦＥＴ（ＦｉｎＦＥＴ）、特にバルク（Bulk）Ｓｉ基板上に作製されたＦｉｎＦＥＴは、低コストでカットオフ特性が良好なデバイスであるため、次世代トランジスタ構造として有望視されている（例えば、特許文献１参照）。
しかしながら、マルチ閾値電圧の実現やアナログデバイスに対応するには、プレーナ（planar）デバイスの方が簡単で低コストであるため、実際のＬＳＩでは、従来のプレーナ型ＭＯＳＦＥＴとフィン型ＦＥＴを混載することが必要である。そのため、両者を混載する簡単な製造プロセスが求められていた。
ところが、プレーナ型ＭＯＳＦＥＴとフィン型ＦＥＴを混載すると、ゲートの表面が凸凹となって、微細なゲートを作製するためのリソグラフィを行なうことが困難になったり、フィン領域、プレーナ領域のゲートの加工を同時に行なえない等の問題があった。また、工程数が多くなり製造コストが増加するという問題もあった。
特開２００５−２２９１０７号公報
本発明は、簡便かつ低コストにプレーナ領域と混載することが可能なフィン型電界効果トランジスタを含んだ半導体装置及びその製造方法を提供する。
この発明の第１の態様に係る半導体装置の製造方法は、半導体基板の主表面にライン状の絶縁膜を形成する工程と、前記ライン状の絶縁膜をマスクとして前記半導体基板をエッチングすることにより前記ライン状の絶縁膜の両側に２つの隣接する第１の溝を形成する工程と、隣接する前記第１の溝それぞれの側壁に側壁絶縁膜を形成する工程と、前記ライン状の絶縁膜及び前記側壁絶縁膜をマスクとして前記半導体基板をエッチングすることにより隣接する前記第１の溝の底部それぞれに第２の溝を形成する工程と、前記ライン状の絶縁膜及び前記側壁絶縁膜を耐酸化性マスクとして前記半導体基板を酸化することにより、前記第２の溝の前記半導体基板を挟んで隣接する側壁それぞれに形成される酸化領域を互いに接触させる工程と、前記ライン状の絶縁膜及び前記側壁絶縁膜を除去する工程と、前記除去によって露出した前記半導体基板の半導体領域の表面にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上にゲート電極を形成する工程と、前記半導体領域をライン状のフィンとするフィン型電界効果トランジスタを形成する工程とを含む。
この発明の第２の態様に係る半導体装置の製造方法は、半導体基板の主表面にライン状の第１の絶縁膜と前記第１の絶縁膜より線幅の太い第２の絶縁膜を同時に形成する工程と、
前記第１及び第２の絶縁膜をマスクとして前記半導体基板をエッチングすることにより前記第１及び第２の絶縁膜の両側に複数の第１の溝を形成する工程と、複数の前記第１の溝それぞれの側壁に側壁絶縁膜を形成する工程と、前記第１及び第２の絶縁膜及び前記側壁絶縁膜をマスクとして前記半導体基板をエッチングすることにより複数の前記第１の溝の底部それぞれに第２の溝を形成する工程と、前記第１及び第２の絶縁膜及び前記側壁絶縁膜を耐酸化性マスクとして前記半導体基板を酸化することにより、前記第１の絶縁膜の両側の前記第２の溝の前記半導体基板を挟んで隣接する側壁それぞれに形成される酸化領域を互いに接触させ、前記第２の絶縁膜の両側の前記第２の溝の前記半導体基板を挟んで隣接する側壁それぞれに形成される酸化領域は互いに接触させない工程と、前記第１及び第２の絶縁膜及び前記側壁絶縁膜を除去する工程と、前記第１の絶縁膜の除去によって露出した前記半導体基板の半導体領域の表面にゲート絶縁膜を形成し、前記ゲート絶縁膜の上にゲート電極を形成することにより、前記半導体領域をライン状のフィンとするフィン型電界効果トランジスタを形成する工程と、前記第２の絶縁膜の除去によって露出した前記半導体基板の別の半導体領域にプレーナ型電界効果トランジスタ或いはプレーナ領域を形成する工程とを含む。
この発明の第３の態様に係る半導体装置は、バルクシリコン基板の上に形成されたシリコン酸化膜と、前記シリコン酸化膜上に形成されたライン状のフィンと、前記フィンの延伸方向の両端にそれぞれ接続され、前記延伸方向と垂直な方向の幅が前記フィンよりも大きく、上面の高さが前記フィンの上面の高さと一致している前記基板の一部であるプレーナ領域とを具備する。
本発明によれば、簡便かつ低コストにプレーナ領域と混載することが可能なフィン型電界効果トランジスタを含んだ半導体装置及びその製造方法を提供することができる。
以下、図面を参照して本発明の実施形態について詳細に説明する。
図１は以下の実施形態に係るナノワイヤー（nano wire）-フィン型ＦＥＴの３次元構造を示した図である。幅１０nm以下のフィンの高さを低くしてアスペクト比（フィンの高さ／フィンの幅）を１程度に小さくしたＭＯＳ（Metal Oxide Semiconductor)ＦＥＴが、一般に、ナノワイヤー-フィン型ＦＥＴと呼ばれ、通常、フィン側面だけでなく上面もチャネル面として使用する。特に、チャネルとしてフィンの側面だけでなく、上面と底面も使うようにすると、ゲートオールアラウンド（Gate-all-around）ナノワイヤー-フィン型ＦＥＴと呼ばれる。
ナノワイヤー-フィン型ＦＥＴのメリットとしては、（１）通常のフィン型ＦＥＴよりも短チャネル効果耐性があり、その分、微細化が可能であること、（２）量子閉じ込めによる有効質量と散乱確率の低減の結果、移動度が向上すること、（３）不純物ゆらぎ起因の閾値電圧バラツキが低減すること、等が挙げられる。
(第１の実施形態)
本発明の第１の実施形態に係る半導体装置の製造方法を、各製造工程の断面図である図２乃至図１４を用いて以下に説明する。
本実施形態においては、図１に示したようなナノワイヤー-フィン型ＦＥＴをプレーナ型ＭＯＳＦＥＴと同じ基板上に混載する。
まず図２に示すように、バルクＳｉ基板１０の上に厚さ２nm程度の薄い酸化膜（図示せず）を介して、膜厚５０nm程度のＳｉＮからなるハードマスク材１５を堆積する。ハードマスク材１５としては、ＳｉＯ２、あるいはＳｉＯＮ、更にはＳｉＮ／ＳｉＯ２／ＳｉＮ等の積層膜、その他の絶縁膜であってもかまわない。
次に、図３に示すように、プレーナ型ＭＯＳＦＥＴ及びナノワイヤー-フィン型ＦＥＴの活性（チャネル）領域をパターンニングして、それぞれに対するハードマスク１１及びハードマスク１２、１３を形成する。ここで、１０nm程度以下の幅のフィンを有するナノワイヤー-フィン型ＦＥＴを形成するためのライン状のハードマスク１２、１３の線幅は、プレーナ型ＭＯＳＦＥＴを形成するためのハードマスク１１の線幅よりも小さくしておく。
その後、ハードマスク１１、１２、１３をマスクとしてＲＩＥ（反応性イオンエッチング）加工を行なうことにより図４に示すように、２０nm程度の深さの第１の溝５０がバルクＳｉ基板１０に形成される。
次に、図５に示すように、この上からＳｉＮ膜１４を全面に形成した後、図６に示すようにエッチバックすることにより第１の溝５０の側面に厚さ２０nm程度のＳｉＮの側壁絶縁膜１４を形成する。側壁絶縁膜１４としては、ＳｉＯ２、ＳｉＯＮ、或いはその他の絶縁膜を用いてもかまわない。
次いで、図７に示すようにハードマスク１１、１２、１３と側壁絶縁膜１４をマスクとしてＳｉ基板１０をエッチングして第１の溝５０の底部をさらに深く掘って第２の溝６０を形成する。
次に、図８に示すようにハードマスク１１、１２、１３と側壁絶縁膜１４を耐酸化性マスクとして第２の溝６０の底部に露出したＳｉ基板１０の表面を酸化して酸化膜１６を形成する。その際、ハードマスク１２、１３の下のフィンとなるべき領域の下においてその両側の第２の溝６０側壁からの酸化膜１６が互いに接触するように酸化膜厚を調整する。
その結果フィン型ＦＥＴ領域のみ部分的に、酸化膜１６の上に半導体領域であるフィン領域１８、１９が残存する構造、即ちＳＯＩ(Silicon On Insulator)構造が形成される。他方、ハードマスク１１の下のチャネル幅が広くなるように形成したプレーナ型ＭＯＳＦＥＴ領域では、第２の溝６０の両側壁からの酸化膜が接触しないのでＳＯＩ構造とはならない。
次に図９に示すように、ＨＤＰ(High Density Plasma：高密度プラズマ)などを用いてＳｉＯ２系絶縁膜からなる素子分離絶縁膜(ＳＴＩ:shallow trench isolation)１７を全面に堆積し、更にＣＭＰ(Chemical Mechanical Polishing：化学的機械的研磨)平坦化を実行して、ＳｉＮハードマスク１１、１２、１３を露出させる。
そしてさらに、図１０に示すように素子分離絶縁膜１７をエッチングすることにより、素子分離絶縁膜（ＳＴＩ）１７の表面高さをフィン領域１８、１９の表面高さに揃える。
次いで、図１１に示すように、ＳｉＮハードマスク１１、１２、１３及びＳｉＮ側壁絶縁膜１４をホットリン酸などで除去することにより、フィン型ＦＥＴ領域においてはフィン１８、１９の上面および両側面が露出する。
その後、図１２に示すように、水素（Ｈ２）を含んだ雰囲気中において温度８００℃でアニ−ルを行なうことにより、ナノワイヤー-フィン１８、１９の断面形状を丸め、同時に、プレーナ型ＭＯＳＦＥＴのプレーナ領域２０の素子分離絶縁膜（ＳＴＩ）１７に隣接したエッジ部分の断面形状を丸める。
ナノワイヤー-フィン１８、１９の断面形状を丸めることにより、チャネル領域の表面がスムーズになりキャリアの散乱が減少して移動度が向上する。また、上記アニールは、窒素等を含んだ雰囲気中で実行されてもよい。
次いで、図１３に示すように、ナノワイヤー-フィン１８、１９の露出した表面（丸める前の上面及び両側面に相当）、及びプレーナ型ＭＯＳＦＥＴの活性領域２０の表面、それぞれに酸窒化膜（ＳｉＯＮ）からなるゲート絶縁膜２１、２２、２３を形成する。
更に、その上に、ポリシリコン或いはメタル等のゲート電極材料を堆積し、図１４に示すように、リソグラフィとＲＩＥでゲート電極２４、２５を形成する。
本実施形態においては、フィン型ＦＥＴ領域のゲート電極２４の高さと、プレーナ型ＭＯＳＦＥＴ領域のゲート電極２５の高さがほぼ同じになるので、ゲートのリソグラフィの焦点深度（ＤＯＦ：Depth Of Focus）にプロセス余裕が得られる。また、フィン型ＦＥＴとプレーナ型ＭＯＳＦＥＴのＲＩＥ加工を同時に行うことができる。さらにまた、ゲート表面が平坦なので、ゲートパターンの加工にサイドウォールパターントランスファー(Sidewall pattern transfer)プロセスを用いてもよい。
本実施形態で製造されるフィン型ＦＥＴにおいては、フィンの上面及び両側面がチャネルになるため、Ωゲートフィン型ＦＥＴやトライゲート（Tri gate）フィン型ＦＥＴに類似している。
その後、図１４のゲート電極２４の紙面垂直方向の両側面にスペーサを形成し、ソース／ドレインをイオン注入やシリサイド貼り付けによって形成する（図示せず）。ナノワイヤー-フィン１８、１９のアスペクト比は小さい。従って、フィン１８、１９にソース／ドレイン拡散層を形成するためのドーピングは、通常の高アスペクト比のフィンとは異なり、基板に垂直な方向とのなす角度が０〜７度となるイオン注入でよい。従って、高アスペクトのフィンに対して、チャネル幅方向（フィン高さ方向）に均一にドーピングするために必要となる斜めイオン注入技術やプラズマドーピング技術等の高価な技術が不要となるので、プロセスの低コスト化が図れる。
その後の製造工程は通常のＬＳＩの製造工程と同様である。すなわち、層間絶縁膜を堆積し、コンタクトホールを形成し、上層配線（Ｃｕなど）をダマシンプロセス等を用いて形成する（図示せず）。
本実施形態に係る半導体装置の製造方法においては、(１）フィン領域、プレーナ領域のゲートのリソグラフィ、ＲＩＥ加工を同時に処理可能であること、（２）バルクＳｉ基板上のフィン型ＦＥＴの製造においてフィンを出すために必要であった、フィン領域まわりの素子分離絶縁膜（ＳＴＩ）のリセスエッチングが不要になること、（３）フィン下部直下が酸化絶縁膜となっているので、フィン下部にパンチスルーストッパとして高濃度不純物層を形成することが不要になること、さらに（４）フィンとプレーナの作りわけのためのリソグラフィ等が不要となること、等から工程数を削減することが可能となる。
また、基板として安価なバルクＳｉ基板を用いているにもかかわらず、ＳＯＩ構造のナノワイヤー-フィン型ＦＥＴを形成できるので、高価なＳＯＩ基板を利用しないで済むので低コスト化が図れるというメリットがある。
さらにまた、深い素子分離絶縁膜（ＳＴＩ）と直径の小さいナノワイヤーをバルク基板上で表面高さを揃えて形成することができる。両者の高さが揃っていると、その後の製造プロセスが容易になるという長所がある。例えば、リソグラフィの焦点深度（ＤＯＦ）に対する要求を緩めることができるので、解像度を高めることができる。
また、ゲート電極のＲＩＥ工程で、ゲート絶縁膜に対するオーバーエッチング量を低減できるので、その膜の信頼性を改善することができる。なぜなら、フィン領域（特にフィン両側面近傍）のゲートの厚さとプレーナ型ＭＯＳＦＥＴ領域のゲートの厚さの差が従来のフィン型ＦＥＴの場合よりも小さいので、フィン型ＦＥＴのゲートをＲＩＥ加工する際、プレーナ型ＭＯＳＦＥＴ領域のゲート絶縁膜がオーバーエッチングされる時間を短縮できるからである。
以上説明したように、本実施形態によれば、ナノワイヤー-フィン型ＦＥＴ、プレーナ型ＭＯＳＦＥＴデバイスを簡便なプロセスで、かつ低コストに混載させることが可能となる。
（第２の実施形態）
本発明の第２の実施形態に係る半導体装置の製造方法を、各製造工程の断面図である図１５乃至図２１を用いて以下に説明する。
本実施形態においても、ナノワイヤー-フィン型ＦＥＴをプレーナ型ＭＯＳＦＥＴと同じ基板上に混載するが、ナノワイヤー-フィン型ＦＥＴのゲート形成にダマシンプロセスを用い、フィンの周り全体をチャネルとするゲートオールアラウンドタイプにするところが第１の実施形態とは異なっている。
本実施形態においても図１２までの工程は、第１の実施形態と同様であるので説明を省略する。その後、図１５に示すように、ナノワイヤー-フィン１８、１９の露出した表面（丸める前の上面及び両側面に相当）の活性領域表面、及びプレーナ領域２０の表面にＳｉＯ２からなるダミーゲート絶縁膜２６、２７、及び６２を形成する。
更に、その上にポリシリコン等のダミーゲート電極材料を堆積し、図１６に示すように、リソグラフィとＲＩＥでダミーゲート電極パターン２８及び６３を形成する。このダミーゲート２８及び６３は後の工程で除去するものであり、ゲート形成をダマシンプロセスで実行するために必要となる。
その後、図１６のダミーゲート２８及び６３の紙面垂直方向の両側面にスペーサを形成し、ソース／ドレインをイオン注入やシリサイド貼り付けによって形成する（図示せず）。本実施形態においても、アスペクト比が小さいフィン１８、１９にソース／ドレイン拡散層を形成するためのドーピングは、基板に垂直な方向とのなす角度が０〜７度となるイオン注入でよく、プロセスの低コスト化が図れる。
次に、図１７に示すようにダミーゲート２８及び６３を含んだ全面に、ＴＥＯＳを用いてＳｉＯ２膜（以下、ＴＥＯＳ膜）２９を厚さ３００nm程度堆積し、図１８に示すようにＣＭＰで平坦化して、ダミーゲート２８及び６３のトップを露出させる。
次いで、図１９に示すようにダミーゲート２８及び６３をＣＤＥ（ケミカル・ドライ・エッチング）などでエッチング除去する。更に、ＨＦ（フッ酸）薬液でエッチングすると、図２０に示すように、チャネル領域のＳｉ-ナノワイヤー１８、１９の底部にもエッチングが進み、中空構造が形成される。即ち、ナノワイヤー１８、１９が橋のように空中に浮く構造となる。図２０の状態を鳥瞰図で示すと図２１のようになる。
ただし、図２０の紙面垂直方向の手前と奥側に存在するソース・ドレイン領域がナノワイヤー１８、１９を支えているので、ナノワイヤー１８、１９がリフトオフする心配はない。この様子を、図２１の点線に沿った断面図である図２２に示す。
そして、図２３に示すように、ナノワイヤー１８、１９の表面全面（フィンの上面、側面、底面）、及びプレーナ領域２０の表面に酸窒化膜（ＳｉＯＮ）ゲート絶縁膜３０、３１、及び６４を形成し、さらにその上から例えばメタル材料であるゲート電極材料３２及び６５を堆積する。最後に、ＣＭＰ平坦化して不要部分のゲート電極材料を除去する。
このゲート電極３２及び６５はピュアメタルでも良いしメタルシリサイドでも良い。また、ＦＵＳＩ(fully silicided：完全にシリサイド化した)ゲート電極にしても良い。すなわち、ゲート溝形成後、ゲート絶縁膜を形成し、全面にポリシリコン（Poly-Si）を堆積してＣＭＰを行ない、溝内にポリシリコンを埋め込んだ後、Ｎｉなどをスパッタしてポリシリコン全体をシリサイド化させても良い。
本実施形態の場合、ナノワイヤー-フィン１８、１９の周り全体がチャネルになるため、ゲートオールアラウンド-フィン型ＦＥＴを形成することができる。
その後の製造工程は通常のＬＳＩの製造工程と同様である。すなわち、層間絶縁膜を堆積し、コンタクトホールを形成し、上層配線（Ｃｕなど）をダマシンプロセス等を用いて形成する（図示せず）。
本実施形態に係る半導体装置の製造方法においても、第１の実施形態と同様の理由によって、工程数を削減することが可能となる。また同様に、安価なバルクＳｉ基板にＳＯＩ構造のナノワイヤー-フィン型ＦＥＴを形成できるので、高価なＳＯＩ基板を利用しないで済むので低コスト化が図れる。
さらにまた、深い素子分離絶縁膜（ＳＴＩ）と直径の小さいナノワイヤーをバルク基板上で表面高さを揃えて形成することができるので、その後の製造プロセスが容易になる。例えば、リソグラフィの焦点深度（ＤＯＦ）に対する要求を緩めることができるので、解像度を高めることができる。また、ゲート電極のＲＩＥ工程で、ゲート絶縁膜に対するオーバーエッチング量を低減できるので、その膜の信頼性を改善することができる。
さらにまた、ナノワイヤー-フィンの周り全体がチャネルになるため、ゲートオールアラウンド-フィン型ＦＥＴを形成することができ、トランジスタの微細化、高性能化を押し進めることができる。
以上説明したように、本実施形態によれば、ナノワイヤー-フィン型ＦＥＴ、プレーナ型ＭＯＳＦＥＴデバイスを簡便なプロセスで、かつ低コストに混載させることが可能となる。
上記実施形態においては、ナノワイヤー-フィン型ＦＥＴのゲート形成にダマシンプロセスを適用しつつ、ナノワイヤー-フィン型ＦＥＴをプレーナ型ＭＯＳＦＥＴと同じ基板上に混載する際の製造コストを削減している。したがって、以下のような変形例も挙げられる。
まず、第１の変形例を、図２４乃至図２８を用いて説明する。第１の変形例は、図１８までの工程は上記実施形態と同じである。そのあと、ポリシリコン等からなるダミーゲート２８及び６３にドーパントをイオン注入し、その後、活性化アニールを行う（図示せず）。
さらに、図２４に示すように、ポリシリコンプレーナ領域をレジスト６６で覆い、ダミーゲート２８をＣＤＥ（ケミカル・ドライ・エッチング）などでエッチング除去することによりフィン領域を開口する。その後、レジスト６６を剥離して、ＨＦ（フッ酸）薬液でエッチングすると、図２５に示すように、チャネル領域のＳｉ-ナノワイヤー１８、１９の底部にもエッチングが進み、中空構造が形成される。図２５の状態を鳥瞰図で示すと図２６のようになる。
そして、図２７に示すように、ナノワイヤー１８、１９の表面全面（フィンの上面、側面、底面）に酸窒化膜（ＳｉＯＮ）ゲート絶縁膜３０、３１を形成し、さらにその上から例えばメタル材料であるゲート電極材料３２を堆積する。最後に、ＣＭＰ平坦化して不要部分のゲート電極材料３２を除去すると、図２８に示すように、プレーナ領域がポリシリコン電極６３で、フィン領域がメタル電極３２となる。その後の製造工程は通常のＬＳＩの製造工程と同様である。
次に、第２の変形例を、図２９乃至図３０を用いて説明する。第２の変形例も、図２８までの工程は第１の変形例と同じで、プレーナ領域がポリシリコン電極で、フィン領域がメタル電極のＦＥＴある。ただし、図１８において第１の変形例で行ったポリシリコン等からなるダミーゲート２８及び６３へのドーピングは行わなくとも良い。
まず、図２８の状態で、図２９に示すようにＮｉ７０をスパッタし、その後、アニールする。次に、図３０に示すように、硫酸と過酸化水素水の混合溶液で余剰のＮｉ７０を剥離する。ポリシリコン領域６３は上記アニールによってＮｉシリサイド７１になっている。この時のアニール温度は３００℃〜６００℃程度が望ましく、典型的には５００℃である。
このとき、作り易さの点から、フィン領域のメタル電極３２は５００℃のアニールでＮｉ７０と反応しにくい材料が望ましい。また、仕事関数制御の点から、シリサイド時のアニール温度でＮｉと反応しうる材料を用いる際には、アニール温度でＮｉと反応しにくい材料をキャップ膜として、２層構造にすることが望ましい。Ｎｉと反応しにくい材料としては、例えば、ＴｉＮ、ＴａＮ、ＷＮ、ＡｌＮ、ＨｆＣ、ＨｆＢ、ＴａＣ及びこれらの混合物などが挙げられる。
さらに、熱的安定性の向上、仕事関数の調整のため、Ｃ、Ｃｒ、Ｆｅ、Ｇｅ、Ｂ、Ｐ、Ａｓ、Ｓｎ、Ｇａ、Ｉｎ、Ｐ，Ｓｂ、Ｓ、Ｃｌ、Ｆなどを添加しても良い。Ｎｉと反応しうる材料としては、例えば、Ｃｏ、Ｎｉ、Ｐｔ、Ｔｉ、Ｈｆ、Ｚｒ、Ｔａ、Ｗ、Ｍｏ、Ａｌ及びこれらの合金、これらの材料とＳｉとの混合物が挙げられる。仕事関数の調整のため、上述の同様の添加剤を混ぜても良い。
本変形例によると、図３０に示すように、プレーナ領域がＮｉシリサイド電極７１で、フィン領域がメタル電極３２となる。その後の製造工程は通常のＬＳＩの製造工程と同様である。
さらに、第３の変形例を図３１乃至図３３を用いて説明する。第３の変形例も、図２８までの工程は第１の変形例と同じで、プレーナ領域がポリシリコン電極で、フィン領域がメタル電極のＦＥＴである。ただし、図１８において第１の変形例で行ったポリシリコン等からなるダミーゲート２８及び６３へのドーピングは行わなくとも良い。
まず、図２８の状態で、図３１に示すようにＣＤＥなどでプレーナ領域のポリシリコン６３を剥離する。次に、図３２に示すように、プレーナ用のメタル電極３３を成膜する。メタル電極３３の材料は、フィン領域のゲート電極材料に用いるメタル材料として挙げたものから選択することができ、フィン領域と同じでも、異なっても構わない。
さらに、図３３に示すようにＣＭＰで平坦化する。その結果、プレーナ領域、フィン領域がともにメタル電極となる。その後の製造工程は通常のＬＳＩの製造工程と同様である。
さらに、第４の変形例を、図３４乃至４２を用いて説明する。第４の変形例は、図１５でダミーゲート絶縁膜２６、２７、及び６２を形成するところまでは、本（第２の）実施形態と同様である。
その後、図３４に示すようにフィン領域のダミーゲートポリシリコン２８を加工形成し、図３５に示すように、ＴＥＯＳ膜２９を成膜する。さらに、図３６に示すように、ＣＭＰで平坦化する。次いで、図３７に示すようにフィン領域のダミーゲート２８をＣＤＥで剥離し、さらに、図３８に示すように、ＨＦ薬液でエッチングする。
その後、ナノワイヤー１８、１９の表面全面に酸窒化膜（ＳｉＯＮ）ゲート絶縁膜３０、３１を形成し、メタル材料３２を成膜して、ＣＭＰで平坦化すると同時に、プレーナ領域の余剰メタルを剥離することにより、図３９の構造を得る。
次いで、図４０に示すように、プレーナ領域のゲート形状にＴＥＯＳ膜２９に溝７５を形成する。溝７５は、リソグラフィ法を用いて、プレーナ領域上にゲート形状にレジスト（図示せず）を開口し、ＲＩＥでＴＥＯＳ膜２９をエッチングすることで得られる。ＲＩＥだけでなく、ＨＦによるエッチングと組み合わせても良い。
次いで、図４１に示すように、ゲート絶縁膜７６とメタル電極４２を成膜する。最後に、図４２に示すように、ＣＭＰで平坦化すると同時に、フィン領域の余剰メタルを剥離する。その結果、プレーナ領域、フィン領域がともにメタル電極４２、３２となる。その後の製造工程は通常のＬＳＩの製造工程と同様である。
以上説明したように、本実施形態の変形例によっても、ナノワイヤー-フィン型ＦＥＴ、プレーナ型ＭＯＳＦＥＴデバイスを簡便なプロセスで、かつ低コストに混載させることが可能となる。
(第３の実施形態)
本発明の第３の実施形態に係る半導体装置の製造方法を、図４３乃至図５７を用いて以下に説明する。
本実施形態においては、図１に示したようなナノワイヤー-フィン型ＦＥＴのフィンの両端にプレーナ領域を同時形成する。
本実施形態においても、第１の実施形態の図２乃至図１１までの工程と基本的に同様な工程が実行される。しかし、本実施形態においては図３とは異なって、図４３の上面図に示すような、ナノワイヤー-フィンの両端に当該フィンより横幅の広いプレーナ領域が接続された形状であるハードマスク３５をバルクＳｉ基板１０の上に形成する。
ここで、ハードマスク３５は例えば、膜厚５０nm程度のＳｉＮ膜であるが、ＳｉＯ２、あるいはＳｉＯＮ、更にはＳｉＮ／ＳｉＯ２／ＳｉＮ等の積層膜、その他の絶縁膜であってもかまわない。図４３のＢ−Ｂ’線に沿った断面図及びＡ−Ａ’線に沿った断面図を図４４に示す。
その後、第１の実施形態の図４乃至図１１までの工程と同様に、図４３のＢ−Ｂ’線に沿った断面（プレーナ領域）及びＡ−Ａ’線に沿った断面（フィン領域）で見た図４５乃至図５２に示される工程が実行される。
まず、ハードマスク３５をマスクとしてＲＩＥ加工を行なうことにより図４５に示すように、２０nm程度の深さの溝がバルクＳｉ基板１０に形成される。ここでは、図４５（a)、(b)共に両側の溝の途中までしか示していない。図４５（a)、(b)は、例えば、図４３で示したハードマスク３５が複数並列しており、そのため図４５（a)、(b)の左右にそれと同様な構造が並列していて、その一部の断面を示しているとしてもよい。以下も同様とする。
次に、図４６に示すように、この上からＳｉＮ膜１４を全面に形成した後、図４７に示すようにエッチバックすることにより溝の側面に厚さ２０nm程度のＳｉＮの側壁絶縁膜１４を形成する。側壁絶縁膜１４としては、ＳｉＯ２、ＳｉＯＮ、或いはその他の絶縁膜を用いてもかまわない。
次いで、図４８に示すようにハードマスク３５と側壁絶縁膜１４をマスクとしてＳｉ基板１０をエッチングして溝をさらに深く掘る。
次に、図４９に示すようにハードマスク３５と側壁絶縁膜１４を耐酸化性マスクとして溝底部に露出したＳｉ基板１０の表面を酸化して酸化膜１６を形成する。その際、フィン型ＦＥＴ領域においてシリコンフィン底部の両側面からの酸化膜１６が互いに接するように酸化膜厚を調整する。
その結果フィン型ＦＥＴ領域のみ部分的に、酸化膜１６の上に半導体領域であるフィン領域１８が残存する構造、即ちＳＯＩ構造が形成される。他方、幅が広くなるように形成したプレーナ領域では、両側壁からの酸化膜が接しないのでＳＯＩ構造とはならない。
次に図５０に示すように、ＨＤＰ(High Density Plasma：高密度プラズマ)などを用いてＳｉＯ２系絶縁膜からなる素子分離絶縁膜(ＳＴＩ)１７を全面に堆積し、更にＣＭＰ(Chemical Mechanical Polishing：化学的機械的研磨)平坦化を実行して、ＳｉＮハードマスク３５を露出させる。そしてさらに、図５１に示すように素子分離絶縁膜(ＳＴＩ)１７をエッチングする。
次いで、図５２に示すように、ＳｉＮハードマスク３５及びＳｉＮ側壁絶縁膜１４をホットリン酸などで除去することにより、フィン型ＦＥＴ領域においてはフィン１８の上面および両側面が露出する。
以上のように本実施形態においても、フィン型ＦＥＴとプレーナ領域のＲＩＥ加工を同時に行なうことができる。
図５３は、図５２の工程まで進んだ時の、図５２（ａ）及び（ｂ）に示したＣ−Ｃ’線に沿って切り出した半導体装置の３次元構造を示した斜視図である。ナノワイヤー-フィン１８の両端には、フィン１８より横幅が大きいプレーナ領域２０がそれぞれ接続されている。
この後、Ａ−Ａ’線に沿った断面図である図５４に示すようにナノワイヤー-フィン１８の上面及び両側面に、例えば、酸窒化膜（ＳｉＯＮ）等からなるゲート絶縁膜３６を形成する。
更にその上に、ポリシリコン或いはメタル等のゲート電極材料を堆積し、図５５に示すように、リソグラフィとＲＩＥでゲート電極３７を形成する。図５６は、図５５に示したＣ−Ｃ’線に沿って切り出した半導体装置の３次元構造を示した斜視図である。
その後、図５５のゲート電極３７の紙面垂直方向の両側面にスペーサを形成し、ソース／ドレインをイオン注入やシリサイド貼り付けによって形成する（図示せず）。ナノワイヤー-フィン型ＦＥＴのフィン１８のアスペクト比は小さいので、ソース／ドレイン拡散層を形成するためのドーピングは、基板に垂直な方向とのなす角度が０〜７度となるイオン注入でよい。従って、斜めイオン注入技術やプラズマドーピング技術等の高価な技術が不要となるので、プロセスの低コスト化が図れる。
本実施形態で製造されるフィン型ＦＥＴは、フィンの上面及び両側面がチャネルになるため、トライゲート（Tri gate）フィン型ＦＥＴとなっている。
その後、図５７に示すように、層間絶縁膜を堆積し（図示せず）、上層配線（Ｃｕなど）と接続するためのコンタクト３８を形成する。ここで、プレーナ領域２０の横幅がナノワイヤー-フィン１８の横幅より大きくなるように形成されているため、コンタクト３８とソース／ドレイン領域４０との界面抵抗を小さくすることができる。
また、コンタクトの位置合わせにずれが生じてコンタクト３９のように形成されたとしても、プレーナ領域２０との接触が維持され、合わせずれに強い構造となっている。
以上述べたように、フィン型ＦＥＴとプレーナ領域を同時形成する本実施形態によって、第１及び第２の実施形態と同様な工程の削減と低コスト化が図れると同時に、コンタクトとの界面抵抗が小さく、合わせずれに強いナノワイヤー-フィン型ＦＥＴを備えた半導体装置の製造が可能となる。
なお、本願発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。
本発明の実施形態に係るナノワイヤー-フィン型ＦＥＴの３次元構造を示した図。 本発明の第１の実施形態に係る半導体装置の製造方法の一工程を示す断面図。 図２に続く半導体装置の製造方法の一工程を示す断面図。 図３に続く半導体装置の製造方法の一工程を示す断面図。 図４に続く半導体装置の製造方法の一工程を示す断面図。 図５に続く半導体装置の製造方法の一工程を示す断面図。 図６に続く半導体装置の製造方法の一工程を示す断面図。 図７に続く半導体装置の製造方法の一工程を示す断面図。 図８に続く半導体装置の製造方法の一工程を示す断面図。 図９に続く半導体装置の製造方法の一工程を示す断面図 図１０に続く半導体装置の製造方法の一工程を示す断面図。 図１１に続く半導体装置の製造方法の一工程を示す断面図。 図１２に続く半導体装置の製造方法の一工程を示す断面図。 図１３に続く半導体装置の製造方法の一工程を示す断面図。 本発明の第２の実施形態に係る半導体装置の製造方法の一工程を示す断面図。 図１５に続く半導体装置の製造方法の一工程を示す断面図。 図１６に続く半導体装置の製造方法の一工程を示す断面図。 図１７に続く半導体装置の製造方法の一工程を示す断面図。 図１８に続く半導体装置の製造方法の一工程を示す断面図。 図１９に続く半導体装置の製造方法の一工程を示す断面図。 図２０の状態を鳥瞰図で示した図。 図２１の点線に沿った断面図。 図２０に続く半導体装置の製造方法の一工程を示す断面図。 本発明の第２の実施形態の第１の変形例に係る半導体装置の製造方法の一工程を示す断面図。 図２４に続く半導体装置の製造方法の一工程を示す断面図。 図２５の状態を鳥瞰図で示した図。 図２６に続く半導体装置の製造方法の一工程を示す断面図。 図２７に続く半導体装置の製造方法の一工程を示す断面図。 本発明の第２の実施形態の第２の変形例に係る半導体装置の製造方法の一工程を示す断面図。 図２９に続く半導体装置の製造方法の一工程を示す断面図。 本発明の第２の実施形態の第３の変形例に係る半導体装置の製造方法の一工程を示す断面図。 図３１に続く半導体装置の製造方法の一工程を示す断面図。 図３２に続く半導体装置の製造方法の一工程を示す断面図。 本発明の第２の実施形態の第４の変形例に係る半導体装置の製造方法の一工程を示す断面図。 図３４に続く半導体装置の製造方法の一工程を示す断面図。 図３５に続く半導体装置の製造方法の一工程を示す断面図。 図３６に続く半導体装置の製造方法の一工程を示す断面図。 図３７に続く半導体装置の製造方法の一工程を示す断面図。 図３８に続く半導体装置の製造方法の一工程を示す断面図。 図３９に続く半導体装置の製造方法の一工程を示す断面図。 図４０に続く半導体装置の製造方法の一工程を示す断面図。 図４１に続く半導体装置の製造方法の一工程を示す断面図。 本発明の第３の実施形態に係る半導体装置の製造方法の一工程を示す上面図。 （ａ）は図４３のＢ−Ｂ’線に沿った断面図、（ｂ）は図４３のＡ−Ａ’線に沿った断面図。 （ａ）は図４４に続く半導体装置の製造方法の一工程を示すＢ−Ｂ’線に沿った断面図、（ｂ）はＡ−Ａ’線に沿った断面図。 （ａ）は図４５に続く半導体装置の製造方法の一工程を示すＢ−Ｂ’線に沿った断面図、（ｂ）はＡ−Ａ’線に沿った断面図。 （ａ）は図４６に続く半導体装置の製造方法の一工程を示すＢ−Ｂ’線に沿った断面図、（ｂ）はＡ−Ａ’線に沿った断面図。 （ａ）は図４７に続く半導体装置の製造方法の一工程を示すＢ−Ｂ’線に沿った断面図、（ｂ）はＡ−Ａ’線に沿った断面図。 （ａ）は図４８に続く半導体装置の製造方法の一工程を示すＢ−Ｂ’線に沿った断面図、（ｂ）はＡ−Ａ’線に沿った断面図。 （ａ）は図４９に続く半導体装置の製造方法の一工程を示すＢ−Ｂ’線に沿った断面図、（ｂ）はＡ−Ａ’線に沿った断面図。 （ａ）は図５０に続く半導体装置の製造方法の一工程を示すＢ−Ｂ’線に沿った断面図、（ｂ）はＡ−Ａ’線に沿った断面図。 （ａ）は図５１に続く半導体装置の製造方法の一工程を示すＢ−Ｂ’線に沿った断面図、（ｂ）はＡ−Ａ’線に沿った断面図。 図５２（ａ）及び（ｂ）に示したＣ−Ｃ’線に沿って切り出した半導体装置の３次元構造を示した斜視図。 図５２に続く半導体装置の製造方法の一工程を示すＡ−Ａ’線に沿った断面図。 図５４に続く半導体装置の製造方法の一工程を示すＡ−Ａ’線に沿った断面図。 図５５に示したＣ−Ｃ’線に沿って切り出した半導体装置の３次元構造を示した斜視図。 図５６で示した半導体装置にコンタクトを形成したときの３次元構造を示した斜視図。
符号の説明
１０…バルクＳｉ基板、１１、１２、１３、３５…ハードマスク、１４…側壁絶縁膜、
１５…ＳｉＮハードマスク材、１６…酸化膜、１７…素子分離絶縁膜（ＳＴＩ）、
１８、１９…ナノワイヤー-フィン、２０…プレーナ領域、
２１、２２、２３、３６、７６…ゲート絶縁膜、
２４、２５、３２、３３、３７、４２、６５…ゲート電極、
２６、２７、６２…ダミーゲート絶縁膜、２８、６３…ダミーゲート、２９…ＴＥＯＳ膜
３０、３１、６４…酸窒化膜ゲート絶縁膜、３８、３９…コンタクト、
４０…ドレイン領域、５０…第１の溝、６０…第２の溝、６６…レジスト、
７０…Ｎｉ、７１…Ｎｉシリサイド、７５…溝、メタル電極。

Claims (5)

  1. 半導体基板の主表面にライン状の絶縁膜を形成する工程と、
    前記ライン状の絶縁膜をマスクとして前記半導体基板をエッチングすることにより前記ライン状の絶縁膜の両側に２つの隣接する第１の溝を形成する工程と、
    隣接する前記第１の溝それぞれの側壁に側壁絶縁膜を形成する工程と、
    前記ライン状の絶縁膜及び前記側壁絶縁膜をマスクとして前記半導体基板をエッチングすることにより隣接する前記第１の溝の底部それぞれに第２の溝を形成する工程と、
    前記ライン状の絶縁膜及び前記側壁絶縁膜を耐酸化性マスクとして前記半導体基板を酸化することにより、前記第２の溝の前記半導体基板を挟んで隣接する側壁それぞれに形成される酸化領域を互いに接触させる工程と、
    前記ライン状の絶縁膜及び前記側壁絶縁膜を除去する工程と、
    前記除去によって露出した前記半導体基板の半導体領域の表面にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜の上にゲート電極を形成する工程と、
    前記半導体領域をライン状のフィンとするフィン型電界効果トランジスタを形成する工程と
    を含むことを特徴とする半導体装置の製造方法。
  2. 半導体基板の主表面にライン状の第１の絶縁膜と前記第１の絶縁膜より線幅の太い第２の絶縁膜を同時に形成する工程と、
    前記第１及び第２の絶縁膜をマスクとして前記半導体基板をエッチングすることにより前記第１及び第２の絶縁膜の両側に複数の第１の溝を形成する工程と、
    複数の前記第１の溝それぞれの側壁に側壁絶縁膜を形成する工程と、
    前記第１及び第２の絶縁膜及び前記側壁絶縁膜をマスクとして前記半導体基板をエッチングすることにより複数の前記第１の溝の底部それぞれに第２の溝を形成する工程と、
    前記第１及び第２の絶縁膜及び前記側壁絶縁膜を耐酸化性マスクとして前記半導体基板を酸化することにより、前記第１の絶縁膜の両側の前記第２の溝の前記半導体基板を挟んで隣接する側壁それぞれに形成される酸化領域を互いに接触させ、前記第２の絶縁膜の両側の前記第２の溝の前記半導体基板を挟んで隣接する側壁それぞれに形成される酸化領域は互いに接触させない工程と、
    前記第１及び第２の絶縁膜及び前記側壁絶縁膜を除去する工程と、
    前記第１の絶縁膜の除去によって露出した前記半導体基板の半導体領域の表面にゲート絶縁膜を形成し、前記ゲート絶縁膜の上にゲート電極を形成することにより、前記半導体領域をライン状のフィンとするフィン型電界効果トランジスタを形成する工程と、
    前記第２の絶縁膜の除去によって露出した前記半導体基板の別の半導体領域にプレーナ型電界効果トランジスタ或いはプレーナ領域を形成する工程と
    を含むことを特徴とする半導体装置の製造方法。
  3. 前記除去する工程の後であって、前記ゲート絶縁膜を形成する前において、
    前記フィンとなるべき前記半導体領域の下の前記酸化領域の前記半導体領域に接している部分を除去する工程を
    更に含むことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記除去する工程の後であって、前記ゲート絶縁膜を形成する前において、
    水素を含んだ雰囲気中でアニールすることにより前記フィンとなるべき前記半導体領域の断面形状を丸める工程を更に含むことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
  5. バルクシリコン基板の上に形成されたシリコン酸化膜と、
    前記シリコン酸化膜上に形成されたライン状のフィンと、
    前記フィンの延伸方向の両端にそれぞれ接続され、前記延伸方向と垂直な方向の幅が前記フィンよりも大きく、上面の高さが前記フィンの上面の高さと一致している前記基板の一部であるプレーナ領域と
    を具備することを特徴とした半導体装置。
JP2007004672A 2007-01-12 2007-01-12 半導体装置及び半導体装置の製造方法 Pending JP2008172082A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007004672A JP2008172082A (ja) 2007-01-12 2007-01-12 半導体装置及び半導体装置の製造方法
US11/972,097 US7820551B2 (en) 2007-01-12 2008-01-10 Semiconductor device having fins FET and manufacturing method thereof
US12/923,308 US20110012201A1 (en) 2007-01-12 2010-09-14 Semiconductor device having fins FET and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007004672A JP2008172082A (ja) 2007-01-12 2007-01-12 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008172082A true JP2008172082A (ja) 2008-07-24

Family

ID=39685091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007004672A Pending JP2008172082A (ja) 2007-01-12 2007-01-12 半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (2) US7820551B2 (ja)
JP (1) JP2008172082A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028420A (ja) * 2010-07-20 2012-02-09 Toshiba Corp 半導体装置およびその製造方法
WO2012132219A1 (ja) * 2011-03-29 2012-10-04 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US8314464B2 (en) 2009-09-16 2012-11-20 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
JP2013048161A (ja) * 2011-08-29 2013-03-07 Citizen Holdings Co Ltd 半導体装置の製造方法
JP2013513249A (ja) * 2009-12-18 2013-04-18 インテル・コーポレーション ナノワイヤデバイスの絶縁
JP2013528931A (ja) * 2010-04-13 2013-07-11 インターナショナル・ビジネス・マシーンズ・コーポレーション 整合されたデバイスにおけるナノワイヤ回路
JP2014505995A (ja) * 2010-12-01 2014-03-06 インテル コーポレイション シリコン及びシリコンゲルマニウムのナノワイヤ構造
JP2016541114A (ja) * 2013-12-19 2016-12-28 インテル・コーポレーション 自己整合ゲートエッジ及びローカルインターコネクト、及びそれらの製造方法
JP2019525484A (ja) * 2016-08-08 2019-09-05 東京エレクトロン株式会社 三次元半導体デバイス及び製造方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008172082A (ja) * 2007-01-12 2008-07-24 Toshiba Corp 半導体装置及び半導体装置の製造方法
US8048723B2 (en) 2008-12-05 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs having dielectric punch-through stoppers
US8106459B2 (en) 2008-05-06 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs having dielectric punch-through stoppers
US8263462B2 (en) * 2008-12-31 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric punch-through stoppers for forming FinFETs having dual fin heights
KR101078725B1 (ko) * 2009-02-16 2011-11-01 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
US8293616B2 (en) * 2009-02-24 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of fabrication of semiconductor devices with low capacitance
US8455334B2 (en) * 2009-12-04 2013-06-04 International Business Machines Corporation Planar and nanowire field effect transistors
US8722492B2 (en) 2010-01-08 2014-05-13 International Business Machines Corporation Nanowire pin tunnel field effect devices
US9029834B2 (en) 2010-07-06 2015-05-12 International Business Machines Corporation Process for forming a surrounding gate for a nanowire using a sacrificial patternable dielectric
US8354319B2 (en) * 2010-10-15 2013-01-15 International Business Machines Corporation Integrated planar and multiple gate FETs
US8524546B2 (en) 2010-10-22 2013-09-03 International Business Machines Corporation Formation of multi-height MUGFET
US8524545B2 (en) 2010-10-22 2013-09-03 International Business Machines Corporation Simultaneous formation of FinFET and MUGFET
US8580694B2 (en) * 2011-08-25 2013-11-12 United Microelectronics Corp. Method of patterning hard mask layer for defining deep trench
CN103579318B (zh) * 2012-08-10 2016-05-04 南亚科技股份有限公司 多重栅晶体管及其制造方法
US8541274B1 (en) * 2012-09-11 2013-09-24 Globalfoundries Inc. Methods of forming 3-D semiconductor devices with a nanowire gate structure wherein the nanowire gate structure is formed after source/drain formation
US8580634B1 (en) * 2012-09-11 2013-11-12 Globalfoundries Inc. Methods of forming 3-D semiconductor devices with a nanowire gate structure wherein the nanowire gate structure is formed prior to source/drain formation
US8853019B1 (en) 2013-03-13 2014-10-07 Globalfoundries Inc. Methods of forming a semiconductor device with a nanowire channel structure by performing an anneal process
US9263554B2 (en) * 2013-06-04 2016-02-16 International Business Machines Corporation Localized fin width scaling using a hydrogen anneal
US9000498B2 (en) * 2013-06-28 2015-04-07 Stmicroelectronics, Inc. FinFET with multiple concentration percentages
US8951850B1 (en) * 2013-08-21 2015-02-10 International Business Machines Corporation FinFET formed over dielectric
KR20220025939A (ko) 2013-12-23 2022-03-03 인텔 코포레이션 다수의 핀 피치 구조에 걸쳐 곧고, 높고, 균일한 핀을 위한 진보된 에칭 기법
US9431512B2 (en) 2014-06-18 2016-08-30 Globalfoundries Inc. Methods of forming nanowire devices with spacers and the resulting devices
US9490340B2 (en) 2014-06-18 2016-11-08 Globalfoundries Inc. Methods of forming nanowire devices with doped extension regions and the resulting devices
US9698025B2 (en) * 2014-09-04 2017-07-04 Globalfoundries Inc. Directed self-assembly material growth mask for forming vertical nanowires
CN105097938B (zh) * 2015-08-11 2018-10-16 上海华力微电子有限公司 一种鳍式场效应管及其形成方法
KR20170103067A (ko) * 2016-03-02 2017-09-13 삼성전자주식회사 모스-트랜지스터를 갖는 반도체 소자
US11164790B2 (en) 2017-08-17 2021-11-02 Intel Corporation Integrated nanowire and nanoribbon patterning in transistor manufacture

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06342911A (ja) * 1993-06-01 1994-12-13 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH0786595A (ja) * 1993-09-14 1995-03-31 Fujitsu Ltd 半導体装置とその製造方法
JPH07153837A (ja) * 1993-11-30 1995-06-16 Sony Corp 半導体装置及び半導体装置の製造方法
JPH09246507A (ja) * 1996-03-05 1997-09-19 Citizen Watch Co Ltd 半導体装置およびその製造方法
JPH1117001A (ja) * 1997-06-18 1999-01-22 Internatl Business Mach Corp <Ibm> 半導体装置およびその製造方法
JPH1168069A (ja) * 1997-04-04 1999-03-09 Nippon Steel Corp 半導体装置及びその製造方法
JP2000058802A (ja) * 1998-01-13 2000-02-25 Stmicroelectronics Srl Ｓｏｉウェハの製造方法
JP2002118255A (ja) * 2000-07-31 2002-04-19 Toshiba Corp 半導体装置およびその製造方法
JP2002151688A (ja) * 2000-08-28 2002-05-24 Mitsubishi Electric Corp Ｍｏｓ型半導体装置およびその製造方法
WO2005020325A1 (ja) * 2003-08-26 2005-03-03 Nec Corporation 半導体装置及びその製造方法
JP2005229107A (ja) * 2004-02-10 2005-08-25 Samsung Electronics Co Ltd 電界効果トランジスタ及びその製造方法
JP2006080519A (ja) * 2004-09-07 2006-03-23 Samsung Electronics Co Ltd ワイヤチャンネルを有する電界効果トランジスタ及びその製造方法
JP2006522486A (ja) * 2003-04-03 2006-09-28 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド ＦｉｎＦＥＴデバイス中のゲートを形成する方法、およびこのＦｉｎＦＥＴデバイスのチャネル領域中のフィンを薄くする方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7326619B2 (en) * 2003-08-20 2008-02-05 Samsung Electronics Co., Ltd. Method of manufacturing integrated circuit device including recessed channel transistor
US7393733B2 (en) * 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US7488650B2 (en) * 2005-02-18 2009-02-10 Infineon Technologies Ag Method of forming trench-gate electrode for FinFET device
JP4648096B2 (ja) * 2005-06-03 2011-03-09 株式会社東芝 半導体装置の製造方法
JP2008172082A (ja) * 2007-01-12 2008-07-24 Toshiba Corp 半導体装置及び半導体装置の製造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06342911A (ja) * 1993-06-01 1994-12-13 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH0786595A (ja) * 1993-09-14 1995-03-31 Fujitsu Ltd 半導体装置とその製造方法
JPH07153837A (ja) * 1993-11-30 1995-06-16 Sony Corp 半導体装置及び半導体装置の製造方法
JPH09246507A (ja) * 1996-03-05 1997-09-19 Citizen Watch Co Ltd 半導体装置およびその製造方法
JPH1168069A (ja) * 1997-04-04 1999-03-09 Nippon Steel Corp 半導体装置及びその製造方法
JPH1117001A (ja) * 1997-06-18 1999-01-22 Internatl Business Mach Corp <Ibm> 半導体装置およびその製造方法
JP2000058802A (ja) * 1998-01-13 2000-02-25 Stmicroelectronics Srl Ｓｏｉウェハの製造方法
JP2002118255A (ja) * 2000-07-31 2002-04-19 Toshiba Corp 半導体装置およびその製造方法
JP2002151688A (ja) * 2000-08-28 2002-05-24 Mitsubishi Electric Corp Ｍｏｓ型半導体装置およびその製造方法
JP2006522486A (ja) * 2003-04-03 2006-09-28 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド ＦｉｎＦＥＴデバイス中のゲートを形成する方法、およびこのＦｉｎＦＥＴデバイスのチャネル領域中のフィンを薄くする方法
WO2005020325A1 (ja) * 2003-08-26 2005-03-03 Nec Corporation 半導体装置及びその製造方法
JP2005229107A (ja) * 2004-02-10 2005-08-25 Samsung Electronics Co Ltd 電界効果トランジスタ及びその製造方法
JP2006080519A (ja) * 2004-09-07 2006-03-23 Samsung Electronics Co Ltd ワイヤチャンネルを有する電界効果トランジスタ及びその製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8314464B2 (en) 2009-09-16 2012-11-20 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
US8883573B2 (en) 2009-12-18 2014-11-11 Intel Corporation Isolation for nanowire devices
JP2013513249A (ja) * 2009-12-18 2013-04-18 インテル・コーポレーション ナノワイヤデバイスの絶縁
JP2013528931A (ja) * 2010-04-13 2013-07-11 インターナショナル・ビジネス・マシーンズ・コーポレーション 整合されたデバイスにおけるナノワイヤ回路
JP2012028420A (ja) * 2010-07-20 2012-02-09 Toshiba Corp 半導体装置およびその製造方法
JP2014505995A (ja) * 2010-12-01 2014-03-06 インテル コーポレイション シリコン及びシリコンゲルマニウムのナノワイヤ構造
US9064742B2 (en) 2011-03-29 2015-06-23 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
JP5635680B2 (ja) * 2011-03-29 2014-12-03 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
WO2012132219A1 (ja) * 2011-03-29 2012-10-04 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2013048161A (ja) * 2011-08-29 2013-03-07 Citizen Holdings Co Ltd 半導体装置の製造方法
JP2016541114A (ja) * 2013-12-19 2016-12-28 インテル・コーポレーション 自己整合ゲートエッジ及びローカルインターコネクト、及びそれらの製造方法
US10790354B2 (en) 2013-12-19 2020-09-29 Intel Corporation Self-aligned gate edge and local interconnect
US11563081B2 (en) 2013-12-19 2023-01-24 Daedalus Prime Llc Self-aligned gate edge and local interconnect
JP2019525484A (ja) * 2016-08-08 2019-09-05 東京エレクトロン株式会社 三次元半導体デバイス及び製造方法
JP7049316B2 (ja) 2016-08-08 2022-04-06 東京エレクトロン株式会社 三次元半導体デバイス及び製造方法

Also Published As

Publication number Publication date
US7820551B2 (en) 2010-10-26
US20080191271A1 (en) 2008-08-14
US20110012201A1 (en) 2011-01-20

Similar Documents

Publication Publication Date Title
JP2008172082A (ja) 半導体装置及び半導体装置の製造方法
JP4667736B2 (ja) 多重チャンネルを有するモストランジスターの製造方法
USRE45944E1 (en) Structure for a multiple-gate FET device and a method for its fabrication
US7612405B2 (en) Fabrication of FinFETs with multiple fin heights
US7648883B2 (en) Phosphorous doping methods of manufacturing field effect transistors having multiple stacked channels
US7229884B2 (en) Phosphorous doping methods of manufacturing field effect transistors having multiple stacked channels
TWI509736B (zh) 半導體結構及其形成方法
US20060027870A1 (en) Semiconductor device and method of manufacturing the same
US8497198B2 (en) Semiconductor process
JPWO2006132172A1 (ja) フィン型電界効果型トランジスタ、半導体装置及びその製造方法
JP2006054423A (ja) 半導体装置及びその製造方法
JP2006196821A (ja) 半導体装置とその製造方法
JP3964885B2 (ja) 半導体装置及びその製造方法
US9865709B2 (en) Selectively deposited spacer film for metal gate sidewall protection
TWI807067B (zh) 半導體結構與其形成方法、鰭狀場效電晶體裝置、與閘極結構
US7863137B2 (en) Methods of fabricating field effect transistors having protruded active regions
JP5137378B2 (ja) 半導体装置及びその製造方法
US20130292779A1 (en) Semiconductor device and semiconductor device production process
TWI799177B (zh) 半導體裝置及其製造方法
JP4360413B2 (ja) 半導体装置の製造方法
JP2008244229A (ja) 半導体装置の製造方法及び半導体装置
JP2007012988A (ja) トランジスタ及びトランジスタの製造方法
JP2007194465A (ja) 半導体装置及びその製造方法
JP2004235345A (ja) 半導体装置及びその製造方法
JP2007519217A (ja) 半導体デバイスおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120529

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120626