JP2008159097A - 基板ホルダ及び基板のエッチング方法及び磁気記録媒体の製造方法 - Google Patents

基板ホルダ及び基板のエッチング方法及び磁気記録媒体の製造方法 Download PDF

Info

Publication number
JP2008159097A
JP2008159097A JP2006343470A JP2006343470A JP2008159097A JP 2008159097 A JP2008159097 A JP 2008159097A JP 2006343470 A JP2006343470 A JP 2006343470A JP 2006343470 A JP2006343470 A JP 2006343470A JP 2008159097 A JP2008159097 A JP 2008159097A
Authority
JP
Japan
Prior art keywords
substrate
processed
etching
substrate holder
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006343470A
Other languages
English (en)
Inventor
Kenji Maeda
賢治 前田
Makoto Satake
真 佐竹
Masaru Izawa
勝 伊澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2006343470A priority Critical patent/JP2008159097A/ja
Priority to KR1020070117709A priority patent/KR20080058169A/ko
Priority to US11/942,849 priority patent/US20080149590A1/en
Publication of JP2008159097A publication Critical patent/JP2008159097A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C15/00—Surface treatment of glass, not in the form of fibres or filaments, by etching
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/74—Record carriers characterised by the form, e.g. sheet shaped to wrap around a drum
    • G11B5/743—Patterned record carriers, wherein the magnetic recording layer is patterned into magnetic isolated data islands, e.g. discrete tracks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/74—Record carriers characterised by the form, e.g. sheet shaped to wrap around a drum
    • G11B5/82—Disk carriers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/84—Processes or apparatus specially adapted for manufacturing record carriers
    • G11B5/8404—Processes or apparatus specially adapted for manufacturing record carriers manufacturing base layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/84—Processes or apparatus specially adapted for manufacturing record carriers
    • G11B5/855—Coating only part of a support with a magnetic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing Of Magnetic Record Carriers (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

【課題】磁気記録媒体の表裏両面の記録層に凹凸パターンを効率良く形成する。
【解決手段】被エッチング基板を保持する凹部と該凹部真下に形成された貫通孔とを備えた絶縁体部材と、当該貫通孔に係合する凸部を備えた導電体部材とを備え、前記凹部に前記被エッチング基板が載置された状態で前記凸部表面と該基板底面との間に隙間部が形成されており、該隙間部の厚さが０.０５ｍｍ以上１ｍｍ以下、かつ、該絶縁体部材の厚さが１ｍｍ以上１５ｍｍ以下であることを特徴とする基板ホルダを用い処理を行う。
【選択図】図２

Description

本発明は、基板ホルダ及び基板のエッチング方法及び磁気記録媒体の製造方法に係り、特に、記録層が凹凸パターンで形成されている磁気記録媒体の製造に好適な基板ホルダ及び基板のエッチング方法に関する。
ハードディスク装置は、円盤状の磁気記録媒体を高速で回転させ、磁気ヘッドによりディジタル信号を記録・再生している。従来では、磁気記録媒体は、表面が非常に平坦な円盤状のアルミニウム基板、もしくは強化ガラス基板に、磁性体をスパッタリング等により蒸着したものを用いていた。記録密度の上昇に伴い、該記録媒体に対し、記録層を構成する磁性体の微粒子化、磁性体材料の変更、磁性体の積層構造の工夫、垂直記録方式の採用等により、面記録密度の向上が図られてきた。しかるに、媒体に起因したノイズやクロストーク、熱ゆらぎ耐性等の問題により、既存の記録媒体では記録密度向上の限界が見え始めた。そこで、磁気記録層に所定の凹凸を設ける事により、さらなる記録密度向上を実現できる磁気記録媒体、いわゆるディスクリートトラックメディアや、パターンドメディア等の記録媒体が提案されている（例えば、特許文献１参照）。
磁気記録層に凹凸を設けるプロセスは、大まかに二種類に分類できる。一つ目は、基板に磁性体を蒸着したものに所望のマスクを施し、非マスク部の磁性体を直接エッチングする方法である。もう一つは、基板自体もしくは、基板に堆積させた窒化シリコンや酸化シリコン等の非磁性体膜(以降、両者を含め基板と称する)に所望のマスクを施し、該基板にエッチングにより凹凸加工を施したものに、磁性体を蒸着させる方法である。
基板もしくは磁性体にマスクを施す方法としては、ナノインプリント法や光リソグラフィー、電子線リソグラフィー等がある。また、マスクを施された基板もしくは磁性体をエッチングする方法には、ウエットエッチングや、プラズマエッチング、イオンビームエッチング、イオンミリング、中性ビームエッチング等のドライエッチングが考えられる。特に、半導体デバイスの製造で広く用いられているプラズマエッチング技術は、量産性まで考慮した、基板もしくは磁性体の凹凸加工に応用が期待できる。
プラズマエッチングは、減圧された処理室に処理用のガスを導入し、平板アンテナやコイル状アンテナ等を介して、処理室にソース電源より高周波電力を投入することで該ガスをプラズマ化し、これにより発生したイオンやラジカルを基板に照射することにより進行する。プラズマ源には、プラズマを発生させる方式の違いにより、有磁場マイクロ波タイプ、誘導結合(ICP:Inductively Coupled Plasma)タイプ、容量結合(CCP:Capacitively Coupled Plasma)タイプ等、様々な方式が存在している。
さらに、基板を載置するステージに高周波バイアスを印加することにより、プラズマ中のイオンを積極的に基板に引き込む事ができ、これによりエッチング速度の向上や、垂直加工性の向上が実現できる。該高周波バイアスは、プラズマ生成に用いられるソース電源の周波数よりも一桁から三桁低い周波数を用いる事が多い。
また、特許文献２には、基板を一枚毎ドライエッチングするのに好適な基板ホルダの例が開示されている。
特開平９-９７４１９号公報 特開２００６-２２２１２７号公報
しかしながら、従来のプラズマエッチング装置を用いて磁気記録媒体に凹凸加工を施そうとすると、以下に示す二点の課題が発生する。まず、第一の課題として、基板の材質が強化ガラス等の非導電体であった場合、基板に高周波バイアスが印加され難くなることが挙げられる。基板が非導電体であった場合、ステージからプラズマまでの高周波インピーダンスは、非導電体の基板が載置されている部分のみが著しく高くなってしまう。そのため、基板を介して高周波電流が流れ難くなってしまい、基板のエッチングが進行しなくなる。これを補うために高周波バイアス電力を増加させると、エネルギー効率が悪化するだけでなく、ステージの基板が載置されている部分以外がエッチングされてしまい、ステージ部品等の寿命が短くなりランニングコストが増加する懸念や、ステージ部品の削れに起因した異物が発生する懸念が起きる。
次に、第二の課題として、基板裏面のパターン損傷や、基板裏面への異物の付着が挙げられる。磁気記録媒体は、媒体一枚あたりの記録容量を上げるために表裏両面を記録層として用いている。したがって、ディスクリートトラックメディアやパターンドメディアも、表裏両面に凹凸加工を施す必要が生じる。基板の表側、即ち、プラズマに接する面の処理を行っている間に、基板の裏側がステージ表面に接すると、基板裏側の凹凸パターンが損傷を受ける、もしくは、基板裏側の凹凸パターンに異物が付着する事が発生する。これにより、凹凸パターンに重大な欠陥を引き起こす可能性が高くなる。
これを避けるためには、基板をステージに直接載置せず、基板の両面がプラズマと接するように、プラズマ中に基板を保持し、基板の表裏両面を一括でエッチングする方法も考えられる。しかるに、このような両面一括の処理方法は、非導電体である基板にバイアスを印加する事が困難となり、エッチング速度が上がらない事、垂直加工が困難になる事が問題となる。
さらに、基板の両面に良好な凹凸パターン加工を施すためには、エッチング処理中だけでなく、基板の搬送に関しても注意を払わなければならない。通常の半導体デバイス製造用のエッチング装置では、シリコン基板を処理室内に搬入・搬出する際には、シリコン基板の裏面に搬送アームが必ず接触する。従って、両面加工が必須である磁気記録媒体をエッチングする際に、同様な搬送システムを用いることは不可能である。
上記特許文献１や特許文献２では、このような課題については、なんら配慮されていない。
本発明の目的の１つは、両面に被処理面を有する被処理基板の処理や搬送時に、被処理基板に形成されたパターンの損傷を回避し、被処理基板の表裏両面にパターンを効率良く形成するのに適した、基板ホルダを提供することにある。
本発明の他の目的は、基板の両面に記録層が凹凸パターンで形成されている磁気記録媒体を効率良く形成するのに適した、低コストの基板製造装置及び磁気記録媒体の製造方法を提供することにある。
本発明の基板ホルダは、貫通孔が複数設けられた板状絶縁体部材と、該各貫通孔に係合し得る凸部を備えた導電性保持部材とを備え、前記凸部が前記貫通孔に係合した状態において、該貫通孔内に基板載置面と、該基板載置面に垂直な方向の厚みを有する隙間部とが形成されて成ることを特徴とする。
ここで、前記隙間部の厚さは０.０５ｍｍから１ｍｍの間に設定され、前記絶縁体部材は１ｍｍから１５ｍｍの厚さに設定され、高周波バイアスから見た前記絶縁体部材のインピーダンスを、前記隙間部と被処理基板との合成インピーダンスよりも大きくしたことを特徴としている。また、該基板ホルダは、被エッチング基板を複数載置できる構成となっている。
また、本発明による表裏両面に記録層を有する磁気記録媒体の製造方法は、被処理基板の両面に対して、O2もしくはCO2を含むガス系のプラズマによりベースレジストをエッチングする工程と、フロロカーボン系のプラズマにより絶縁体層をエッチングする工程と、O2系のプラズマにより上記絶縁体層上部に残留したレジストを除去する工程の少なくとも３つの工程を、同一の処理室にて一貫処理を行う事を特徴とする。
さらに、本発明によるプラズマ処理方法は、両面に被処理面を有する被処理基板を載置した基板ホルダ自体をエッチング装置の処理室に搬入し、基板ホルダごとプラズマ処理を行う事を特徴としている。ここで、基板ホルダの外径は、半導体デバイス用のウエハサイズと同じ２００ｍｍもしくは３００ｍｍとするのが望ましい。
本発明による基板ホルダは、被処理基板の裏面に隙間部が設けられているために、基板表面のエッチング処理を行っている間に、基板裏面に形成されたパターンを損傷することが回避できる。また、基板ホルダごと搬送を行うために、搬送中に基板裏面に形成されたパターンを損傷することも回避できる。
また、本発明による基板ホルダは、高周波バイアスから見た前記絶縁体部材のインピーダンスを、前記隙間部と被処理基板との合成インピーダンスよりも大きくなるように構成しているため、エッチングを行う磁気記録媒体のみに高周波バイアスを印加することができる。これにより、磁気記録媒体のみを効率的にエッチングすることが可能となり、前記絶縁体部材で直接プラズマに曝される部分が消耗することも抑制できる。これにより、前記絶縁体部材の削れに起因した異物の発生や、ランニングコストの上昇を抑える事が出来る。
また、本発明による基板ホルダは、複数の被処理基板を載置できるように構成しているため、被処理基板を一枚ずつ処理する場合と比較し、大幅なスループットの向上が期待できる。さらに、基板ホルダの外径を、２００ｍｍもしくは３００ｍｍとすることにより、半導体デバイスを製造するために広く用いられているエッチング装置を流用した処理が可能となり、エッチング装置に対する投資コストを抑制することができる。
また、本発明による磁気記録媒体の製造方法によれば、磁気記録媒体の表裏両面の記録層に凹凸パターンを効率良く、低コストで形成することができる。
以下、図面を用いて本発明の被処理基板のエッチング処理装置及び処理方法を実施するための最良の形態について説明する。
本発明の第一の実施形態を図１〜図８で説明する。
図１は、本発明の第一の実施形態になる基板ホルダの概略を示す斜視図である。図２は、図１のＯ−Ａ断面図を示す。
基板ホルダ１０１は、板状絶縁体部材１、中心絶縁体部材２、リング状導電体部材４、及び円板状導電体部材５で構成されている。円板状の板状絶縁体部材１にはその中心から等距離の位置に等間隔に複数の貫通孔３が設けられている。また、各貫通孔はその上部に基板載置面となる段部が形成されている。中心絶縁体部材２、リング状導電体部材４及び円板状導電体部材５は一体化されて、導電性保持部材を構成している。この導電性保持部材において、中心絶縁体部材２は各貫通孔３の中央部に対応する位置にあり、リング状導電体部材４は中央部が中心絶縁体部材２に嵌合し外周部が貫通孔３に係合するように構成されている。すなわち、中心絶縁体部材２とリング状導電体部材４とは、貫通孔３に係合し得る凸部を構成しており、この凸部が貫通孔３に係合した状態で、基板ホルダ１０１の上面には、被エッチング基板１２を保持するための略リング状の凹部が形成される。
図１は、基板ホルダ１０１に複数枚の略リング状の被エッチング基板１２が支持されている状態を示している。すなわち、各貫通孔３の上端の外径は被エッチング基板１２の外径よりもわずかに大きく、略リング状の被エッチング基板１２が、板状絶縁体部材１の各貫通孔３に形成された凹部に丁度収まるような構造となっており、この凹部の周縁部の基板載置面に被エッチング基板１２が保持される。また、各被エッチング基板は、略リング状の凹部内において、中心絶縁体部材２により中心部付近が保持される。図２に示すように、板状絶縁体部材１が導電性保持部材上に保持され凸部が貫通孔３内に係合した状態において、各被エッチング基板の下面換言すると基板載置面と、凸部の表面換言するとリング状導電体部材４の上面との間には、基板載置面に垂直な方向に厚みを有する隙間部６が形成される。
図１は、基板ホルダに被処理基板を６枚載置した状態を示しているが、実際にはさらに多数の被処理基板を載置するよう構成する方が、スループットの観点から好ましい。例えば、基板ホルダの外径を３００ｍｍとし、それに外径φ２.５インチの被処理基板を載置する場合、１２枚乃至は１４枚程度の被処理基板を載置することが可能となる。外径φ２インチもしくは外径φ１.８インチの被処理基板では、さらに多数枚の被処理基板を載置することができるのは言うまでもない。この場合、板状絶縁体部材１に設ける貫通孔３の位置は、単一の円上に等間隔に配置する例に限定されるものではなく、内外２つの同心円上に貫通孔３を交互に配置するなど、基板のサイズや処理条件に応じ種々の位置を取りうることはいうまでも無い。
ここで、板状絶縁体部材１及び中心絶縁体部材２の材質は、プラズマに曝されても変質し難いものが望ましい。即ち、石英（ＳｉＯ２）、アルミナ（Ａｌ２Ｏ３）、窒化アルミ（ＡｌＮ）、パイレクス（登録商標）等の材質が望ましい。中でも、比誘電率の小さい石英は、板状絶縁体部材１や中心絶縁体部材２に高周波バイアスが印加されるのを防ぐ意味で好適である。
また、板状絶縁体部材１には、被処理基板１２を基板ホルダ１０１に載置する際や、基板ホルダと被処理基板をエッチング装置に搬入する際に位置決めをするための位置決めマーク７が設けられている。位置決めマーク７は、板状絶縁体部材１に物理的に凹部を設ける、もしくは、金属、磁性体等を板状絶縁体部材１に埋め込むことにより、作成されている。光、渦電流、磁界他の検出手段により基板ホルダ１０１の位置決めマーク７の位置を検出することで、基板ホルダ１０１のオリエンテーションを検出することを可能としている。
さらに、既存の半導体エッチング装置を用いて基板の処理をすることが可能となる。すなわち、板状絶縁体部材１の外径をφ２００ｍｍもしくはφ３００ｍｍとすることにより、既存の半導体エッチング装置の下部電極（ステージ）上に、例えばφ３００ｍｍのウエハの代わりにφ３００ｍｍの板状絶縁体部材１を載置して、多数枚の被処理基板を同時に処理することが可能となる。
導電性保持部材すなわちリング状導電体部材４及び円板状導体部材５の材質としては、アルミニウム、各種アルミ合金、チタン合金、ステンレス、ボロンドープシリコン等の導電材料が好ましい。さらに、リング状導電体部材４と円板状導体部材５は、ろう付け、溶接等の手段で一体化されている方が好ましい。
図３に示したように、基板ホルダ１０１は、板状絶縁体部材１に対し、導電性保持部材すなわち中心絶縁体部材２、リング状導電体部材４及び円板状導電対部材５が上下に分離できる構造となっている。また、中心絶縁体部材２及び貫通孔３は、軸方向において、中央部か突出することで、各々上下に段部が形成されている。中心絶縁体部材の上側の段部２１と貫通孔３の上側の段部３１とは、板状絶縁体部材１と中心絶縁体部材２、リング状導電体部材４及び円板状導電対部材５を結合させた図２の状態において、実質的に同じ高さであり、これらの段部２１と段部３１により上記凹部に基板載置面を構成する。なお、段部３１を若干高くし、これのみで基板載置面を構成するようにしても良い。中心絶縁体部材２の下側の段部はリング状導電体部材４の中央の穴の段部に対応している。貫通孔３の下側の段部３２には、リング状導電体部材４の外周の段部４１が係合する。さらに、板状絶縁体部材１の下面に形成された凹部に円板状導体部材５が係合する。
被処理基板１２の載置面とリング状導電体部材４の上表面４０との間には、図２に示したように、隙間部６が形成されるように構成されている。換言すると、基板ホルダ１０１に被処理基板１２を載置した状態において、被処理基板１２とリング状導電体部材４の上表面４０との間には、基板載置面に垂直な方向に０.０５ｍｍから１ｍｍ程度の厚みの隙間部６が形成される。本発明による基板ホルダでは、この隙間部６を設ける事により、被処理基板をその裏面に形成されたパターンに損傷を与えることなくエッチング処理が可能となる。
次に、本発明による基板ホルダに対応した、被処理基板の搬送機構について、図３で説明する。この搬送機構は、押し上げ機構８、第一の基板保持機構９及び第二の基板保持機構１５を備えている。第一の基板保持機構９は、被処理基板１２を内周部を保持しつつ搬送可能である。第二の基板保持機構１５は、被処理基板１２の外周部を保持してこの基板の上下方向を反転させるのに使用される。
基板ホルダ１０１に被処理基板を載置する場合、まず、板状絶縁体部材１を押し上げ機構８により押し上げることにより、板状絶縁体部材１に対し、中心絶縁体部材２、リング状導電体部材４、円板状導電対部材５を分離する。この状態で、第一の基板保持機構９にて保持した被処理基板１２を、板状絶縁体部材１の貫通孔３内の載置面すなわち凹部に逐次載せていく。板状絶縁体部材１に備えられた複数個の貫通孔３の全てに被処理基板を載置し終わった後、押し上げ機構８を下降させる。
次に、本発明の第一の実施形態になる基板ホルダを用いて基板を処理するエッチング装置及び搬送機構について説明する。図４は、半導体用のエッチング装置の概略を示す平面図である。以下に示した半導体エッチング装置は、あくまでも一例であり、どのような形態のものでも構わない。また、以下の説明では、「被処理基板を複数枚設置した状態の基板ホルダ」を「基板ホルダ」と称する。
図４において、１０２は、被処理基板１２を複数枚載置した基板ホルダ１０１を複数枚収容したフープであり、半導体処理用のエッチング装置の大気搬送部に設置する。
フープ１０２に収納された状態の基板ホルダ１０１は、大気搬送ロボットの搬送アーム１０４によりフープから取り出された後、大気搬送部のアライナ１０５に載置される。アライナは基板ホルダの水平面内での位置の微調整と、周方向の位置決めの役割を担っている。
次に、図５を用いて、本発明の基板ホルダを用いて被処理基板を処理するのに好適な、エッチング装置の処理室１０９の構成例について説明する。図５は、半導体用のエッチング装置の概略を示す縦断面図である。
真空排気され、接地された真空チャンバ２０１の上部には、絶縁体天板２０２とシャワープレート２０３が備えられている。ガス供給系２０４より供給されたプロセスガスは、該シャワープレートにより均一に処理室に導入される。処理室下部には、温調機構２１２により一定温度に温調されたステージ２０７が備えられており、基板ホルダ１０１はステージ２０７に載置される。処理室上部には導波管２０５が備えられており、この導波管を介して、図示しないプラズマソース電源からマイクロ波が処理室に供給される。処理室２０１の外部には、２系統ないし３系統のソレノイドコイル２０８と、ヨーク２０９が備えられており、ソレノイドコイルに任意の直流電流を流す事により、処理室に任意の形状の磁場を発生させることができる。該磁場とマイクロ波との相互作用により、処理室内に導入されたプロセスガスをプラズマ化することができる。さらに、ソース電力や磁場配置、処理圧力等を調節することにより、プラズマ密度やプラズマ分布を詳細に制御できる構成となっている。
ステージ２０７には整合器２１０を介して高周波電源２１が接続されており、基板ホルダ１０１に設置された被処理基板に高周波バイアスを印加することができる構成となっている。該高周波バイアスは、プラズマ中のイオンを積極的に被処理基板に引き込み、垂直な処理形状と高速な処理速度を実現することができる。
また、ウエハステージはダイポール式の静電チャックを備えた構成とし、被処理基板の処理時に、基板ホルダの円板状導電体部材５を静電吸着力により、ウエハステージ上に保持できるようにしても良い。
本実施例によれば、基板ホルダ内の被処理基板の裏面に隙間部が設けられているために、基板表面の処理を行っている間に、基板裏面に形成されたパターンの損傷を回避でき、さらに、磁気記録媒体のみに高周波バイアスを印加することができるため、磁気記録媒体のみを効率的にエッチングすることが可能となる。
次に、実施例２として、本発明による基板ホルダを用いた基板のエッチング方法について、図３乃至図５を参照しつつ、説明する。まず、被処理基板１２を基板ホルダ１０１に載置する。この時点で、被処理基板の表裏両面には、すでにマスク用のパターンが形成されているものとする。
まず、図３に示したように、板状絶縁体部材１を押し上げ機構８により押し上げておき、第一の基板保持機構９にて内周部を保持した被処理基板１２を、板状絶縁体部材１の基板載置面である凹部に逐次載せていく。板状絶縁体部材１に備えられた複数個の基板載置面の全てに被処理基板を載置し終わった後、押し上げ機構８を下降させる。ここでは、被処理基板の表面、裏面のパターン部分に接触せずに被処理基板１２を基板ホルダに設置する事が重要である。
複数枚の被処理基板をセットし終えた基板ホルダは、半導体エッチング装置用のウエハカセットもしくはフープにセットされる。
次に、図４に示したように、被処理基板１２を複数枚設置した基板ホルダを複数枚収容したフープを、半導体処理用のエッチング装置の大気搬送部に設置する。フープ１０２に収納された状態の基板ホルダ１０１は、大気搬送アーム１０４によりフープから取り出された後、アライナ１０５に載置される。アライナにより位置と方向を調整された基板ホルダはロック室１０６に搬入される。次に、ロック室が図示しないポンプにより真空排気された後、基板ホルダ１０１は、真空搬送アーム１０８によりバッファ室１０７に搬入される。その後、基板ホルダ１０１は処理室１０９に搬入され、所定のエッチング処理を施される。即ち、被処理基板１２は、基板ホルダ１０１ごとエッチング装置内に搬送され、基板ホルダごとエッチング処理を施されることになる。この際、ここまでで述べてきたように、本発明による基板ホルダを用いることにより、被処理基板１２のみを効率的にエッチングでき、また、板状絶縁部材１はプラズマにより殆ど損傷を受けない。さらに、被処理基板１２の裏側に設けた隙間部６により、被処理基板１２の裏面のパターンに損傷を与える事もない。
次に、片面の処理を終えた被処理基板１２を載置した基板ホルダ１０１は、真空搬送アーム１０８により処理室１０９から搬出され、ロック室１０６に搬入される。次にロック室を窒素ガスまたはドライエアでパージする。ロック室の圧力が大気圧まで上がった後、基板ホルダ１０１は大気搬送アームによりロック室から搬出され、フープ１０２に回収される。
ここまで説明してきた手順で、全ての被処理基板基１２の処理が終了し、全ての被処理基板基１２を載置した基板ホルダ１０１が回収された後、該フープは、エッチング装置から回収される。
次に、被処理基板１２の表裏を反転させる手順について、再度図３を用いて説明する。まず、板状絶縁体部材１を押し上げ機構８により押し上げておき、第一の基板保持機構９にて被処理基板１２の内周部を保持し、被処理基板１２を板状絶縁体部材１から持ち上げる。次に第二の基板保持機構１５により被処理基板１２の外周部を保持した後、第一の基板保持機構９を開放する。次に、第二の基板保持機構１５を図中θ方向に１８０°回転させ、基板の上下方向を反転させた後、再度、第一の基板保持機構９にて被処理基板１２の内周部を保持し、第二の基板保持機構１５を開放する。最後に第一の基板保持機構９を下降させ、表裏が反転している被処理基板１２を板状絶縁体部材１に設置する。これら一連の作業を、被処理基板１２の枚数分だけ実施する。
複数枚の表裏が反転した被処理基板１２をセットし終えた基板ホルダ１０１は、再度、半導体エッチング装置用のフープにセットされる。該フープは、再度エッチング装置に設置され、まだ処理を施されていない面のエッチング処理を実施する。該処理はこれまで説明してきたのと同様の手順で行うため、説明を省略する。
最後に、両面の処理が終了した被処理基板１２を載置した基板ホルダが収納されたフープをエッチング装置から回収した後、基板ホルダ１０１から、被処理基板１２を回収する。
まず、板状絶縁体部材１を押し上げ機構８により押し上げておき、基板保持機構９にて内周部を保持した被処理基板１２を、板状絶縁体部材１の凹部から逐次回収していく。板状絶縁体部材１に備えられた複数個の凹部全てから被処理基板を回収し終わった後、押し上げ機構８を下降させる。
ここまでの説明では、板状絶縁体部材１を押し上げ機構８にて押し上げる事により、被処理基板の載置や回収を行っていたが、実施例１の変形例として、中心絶縁体部材２を押し上げることでも、被処理基板を載置、回収することが出来る。この場合、円板状導電体部材５の中心絶縁体部材２の直下に開口部を設け、該開口部を介して中心絶縁体部材２を押し上げるための押し上げ機構８を、被処理基板の枚数分設置すればよい。この場合でも、中心絶縁体部材２とリング状導電体部材４とで構成される凸部が、板状絶縁体部材１の貫通孔３内に係合した状態において、各被エッチング基板の下面換言すると基板載置面と、凸部の表面換言するとリング状導電体部材４の上面との間に、基板載置面に垂直な方向に厚みを有する隙間部６が形成されるように構成する。また、中心絶縁体部材２はリング状導電体部材４及び円板状導電体部材５に対して上下動可能に構成される。この場合、基板保持機構９は、被処理基板の外周部を保持する構造にすればよい。
本発明によれば、隙間部６の厚さと、板状絶縁体部材１の厚さを以下に示すように設定することにより、被処理基板１２に効率的に高周波バイアスを印加することが可能となる。
図６に、本発明による基板ホルダ１０１を用いてエッチングを行っている際の模式図を示す。基板ホルダ１０１の上部には、CCPやICP、もしくは、有磁場マイクロ波プラズマ源を用いて生成したプラズマ２０が存在しており、基板ホルダの円板状導電体部材５及びリング状導電体部材４には、高周波電源２１より周波数１００kHz〜１３.５６MHz程度の高周波バイアスが印加されている。プラズマと基板ホルダ及び被処理基板の上面には、バイアスを印加することによりイオンシース２３が形成される。
印加された高周波バイアス電流は、板状絶縁体部材１−シース２３（経路ｂ）を経由してプラズマ２０に流れ込む分と、隙間部６−被処理基板１２−シース２３（経路ｃ）を経由してプラズマ２０に流れ込む分と、に分解して考える事が出来る。
この状態を、電気的な等価回路で示したものが図７である。ここで、板状絶縁体部材１、隙間部６、被処理基板１２は、いずれも、高周波バイアスに対しては、キャパシタンス成分とみなせ、シース２３は、あるインピーダンスを持った非線形素子とみなせる。
図７において、Z１bは板状絶縁体部材１の単位面積あたりの高周波インピーダンスを、Zsbは板状絶縁体部材１の上部に形成されるシースの単位面積あたりの高周波インピーダンスを示している。また、Z６cは隙間部６の、Z３cは被処理基板１２の、Zscは被処理基板１２の上部に形成されるシースの、単位面積あたりの高周波インピーダンスを示している。また、Ibは経路bを経由して流れる高周波電流の電流密度を、Icは経路cを経由して流れる高周波電流の電流密度を示している。
ここで、隙間部６と被処理基板１２が作る合成インピーダンス(Z６c+Z３c)が板状絶縁体部材１のインピーダンスZ１bと等しかった場合を考える。本状態をケース１とする。この場合では、被処理基板１２上のシースにかかる電圧Vscと、板状絶縁体部材１上のシースにかかる電圧Vsbは当然等しくなる。また、経路cを流れる電流密度Icと経路bを流れる電流密度Ibも等しくなる。即ち、被処理基板１２上のシースで消費される電力密度IcVscと、板状絶縁体部材１上のシースで消費される電力密度IbVsbとは等しくなる。
次に、前記した状態から板状絶縁体部材１の厚さを若干厚くし、板状絶縁体部材１の作るインピーダンスZ１bを大きくした場合を考える。本状態をケース２とする。この場合、次のような現象が起こる。
（１）経路b内で各素子にかかる電圧を考えると、Z１bに分圧される電圧V１bが大きくなるため、シースにかかる電圧Vsbは逆に小さくなる。
（２）経路bと経路cに分流される電流密度を考えると、Z１b > Z３c + Z６c となるため、経路bに流れるバイアス電流の電流密度Ibが小さくなる。
（３）上記（１）、（２）の相乗効果により、板状絶縁体部材１の上部に形成されるシースで消費される電力Vsb×Ibは大幅に減少する。
このように、板状絶縁体部材１の厚さを若干厚くすることにより、板状絶縁体部材１上のシースで消費される電力は大幅に減少し、その結果、被処理基板１２上のシースで消費される電力が大幅に増加することになる。即ち、投入したバイアス電力は、効率的に被処理基板１２のエッチングに寄与することになる。
逆に、板状絶縁体部材１の厚さをケース１から若干減じた場合、ケース２で述べた事と全く逆の現象がおこる。即ち、被処理基板１２上のシースで消費される電力が大幅に減少することになり、投入したバイアス電力は、被処理基板１２のエッチングに殆ど寄与しなくなる。
ここまでで述べてきた事から明らかなように、板状絶縁体部材１よりも被処理基板１２に効率的にバイアス電力が投入される臨界状態は、ケース１、即ち、隙間部６と被処理基板１２が作る合成インピーダンス(Z６c+Z３c)が板状絶縁体部材１のインピーダンスZ１bと等しくなった状態であることが分かる。また、ケース１では板状絶縁体部材１の厚さを増加させることにより被処理基板１２を効率的にエッチングできることを示したが、同様の考え方をすれば、隙間部６の厚さを減じること、即ち、Z６cを減じる事によっても同様な効果を期待できることが分かる。
次に、隙間部６をある厚さ t６ に設定した際に、支持誘電体部材１の厚さ t１ をどの程度まで厚くすれば被処理基板１２に効率的に高周波バイアスが印加されるようになるかを具体的に見積もった。
図８の実線は、隙間部６の厚さ t６ に対する支持誘電体部材１の臨界厚さt１c を示しており、Z１b = Z６c + Z３c の関係を満たす線である。ここでは、支持誘電体部材１の比誘電率を４(石英)、隙間部６の比誘電率を１(真空)、被処理基板の比誘電率を６(ガラス)、被処理基板の厚さを０.６５ｍｍとして見積もってある。図８において、本実線よりも上の領域に存在するt１,t６の値の組み合わせを用いれば、支持誘電体部材よりも被処理基板により多くのバイアスが印加されることになる。
さらに、図８の破線はＴ１c を示しており、Z１b = １.５ × (Z６c + Z３c) なる関係を満たす線である。図８の破線よりも上の領域に存在するt１,t６の組み合わせを用いれば、さらに効率的に、被処理基板１２に高周波バイアスを印加することが可能となる。ここで、図８の破線は、臨界厚さt１cと隙間部６の厚さt６とを用いて、概ね、Ｔ１c = ０.６５ + ６×t６ なる直線で表すことが出来る。さらに、破線を表す直線の式における切片の値０.６５は、被処理基板の厚さ０.６５ｍｍに相当している。即ち、被処理基板１２の厚さをt３とした場合、ある隙間部６の厚さt６に対し、 t１c > （ｔ３ + ６×t６） なる関係を満たすように支持誘電体部材１の厚さt１c を定めればよい事になる。
また、図８中には、加工限界を示す一点破線と、搬送限界を示す二点破線が示してある。加工限界とは、誘電体支持部材１を機械加工で作成する際の精度で限定され、隙間部６の厚さの最小値を示しており、おおむね０.０５ｍｍ程度である。また搬送限界とは、一般的な半導体用のエッチング装置で搬送しうる支持誘電体部材１の厚さt１cの最大厚さを示しており、これは通常７-８ｍｍ程度となる。よって、斜線で示した領域が、好ましい領域となる。なお、支持誘電体部材１は被処理基板にバイアスを効率よく印加する観点からは、より厚い方が望ましいが、厚くなりすぎると、搬送経路でエッチング装置の一部と接触する懸念が生じる。本懸念は、半導体エッチング装置に僅かな改造を加える事により解消可能であるものの、絶縁体部材のコストや、絶縁体部材の重量増加も考慮した場合、t１cは１５ｍｍ程度の厚さが限界であると考える。
本実施例によれば、基板ホルダは、高周波バイアスから見た前記絶縁体部材のインピーダンスを、前記隙間部と被処理基板との合成インピーダンスよりも大きくなるように構成しているため、エッチングを行う磁気記録媒体のみに高周波バイアスを印加することができる。これにより、磁気記録媒体のみを効率的にエッチングすることが可能となり、前記絶縁体部材で直接プラズマに曝される部分が消耗することも抑制できる。これにより、前記絶縁体部材の削れに起因した異物の発生や、ランニングコストの上昇を抑える事が出来る。
次に、図９により、本発明による基板ホルダ１０１を用いた基板の加工プロセスの例を示す。この場合の基板は、例えば、ディスクリートトラックメディア等の磁気記録媒体である。ディスクリートトラックメディアは、それぞれのデータトラックが形成された溝によって物理的、磁気的に分離されている記録媒体である。ディスクリートトラックメディアは記録に必要なトラック部分のみを残し、記録に不要なトラック間は磁牲材料を除去し、ここに非磁性材料を充填する。製造工程としては、まず記録媒体上のレジスト樹脂にパターンを転写し、この転写された樹脂パターンをマスク材としてドライエッチングにより記録媒体の表面に溝を形成する。磁気ヘッドの浮上安定性を確保するために、一旦形成した溝に再び非磁性材料を埋め込み平坦化した後、保護膜などを形成する。一旦形成した溝を埋め戻して記録媒体の表面を鏡面に仕上げるために、ナノオーダーの微細加工技術が求められる。以下、図に基づいて説明する。
図９において、(a１)は基板ホルダ１０１と共にエッチング処理室に搬入される被処理基板の状態、換言すると、強化ガラス基板３０３の上に絶縁体層３０２を形成し、その上に所望のパターン（即ち、ドットパターンや溝パターン、サーボパターン）のレジストマスク部３０１を形成した状態を示している。ここで、絶縁体層３０３の材質は窒化シリコン、酸化シリコン等の材質が用いられる。また、マスク部３０１の形成は、インプリント法や光、電子線リソグラフィー法を用いて行う。
まず、第一の工程としてエッチング処理室においてドライエッチングにより、(a２)示したように、ベースレジスト部を除去する。この第一の工程では、サイドエッチ量を抑えながらベースレジスト層を除去する必要があり、かつ、下地の絶縁膜層３０２との選択性が要求されるため、O２やCO２が用いられる。さらに、これらのガスをN２やAr等の反応性の小さいガスで希釈することで、さらなるサイドエッチ量の抑制が期待できる。
次に、第二の工程で、(a３)に示したように、絶縁体層３０２のエッチングを行う。本ステップでは、絶縁体層の垂直加工性と、マスクであるレジスト材料との選択比が要求されるため、CF４,CHF３,CH２F２,C４F８,C５F８,C４F６等のフロロカーボン系のガスを２〜３種類混合して用いる場合や、これらのフロロカーボン系のガスをAr,N２,Xe等の反応性の小さいガスで希釈し、さらにO２等を添加する場合が多い。また、第一の工程での酸素雰囲気が残留していると、レジスト選択比が低下する事があるため、第一の工程と第二の工程の間では、放電を中断する事が望ましい。
次に、第三の工程で、(a４)で示したように、パターン上部に残ったレジスト材料をO２プラズマによりアッシングし除去する。また、本発明では、上記してきた第一の工程から第三の工程を、一つのエッチング処理室で一貫処理する事ができる。
上記した第二の工程で用いられるフロロカーボン系のガスは堆積性が強く、処理室内の壁等にもCF系のポリマーが堆積する。これによりエッチング特性が経時変化したり、壁からポリマーが剥離し、異物となる可能性が大きいが、第三の工程はパターン上に残ったレジスト材料を除去するだけでなく、壁に堆積したCF系ポリマーを除去するクリーニングの役目も兼ねている。即ち、第一の工程から第三の工程を、一つのエッチング処理室で一貫処理することにより、処理室の状態を常に一定に保つことが可能となり、低異物で長期間安定した処理が期待できる。第一の工程から第三の工程までを実施することにより、図９の(a１)〜(a４)までの処理を実施する部分が、本発明による基板ホルダと基板ホルダを用いたエッチング方法の特徴である。なお、上記３つの工程に、さらに他の工程を加えて一つのエッチング処理室で一貫処理する場合も、同様な効果があることはいうまでもない。
絶縁体層３０２のエッチングが終了した後は、ウエット処理装置によるウエット洗浄工程を経た後、スパッタリング装置により、Co,Ni,Fe,Pt等の合金からなる複数層の磁性体３０４を堆積させ、図９の(a５)に示したような磁性体がパターニングされた状態を形成する。さらに、パターン凹部をスパッタリングやSOG (Spin On Glass) 塗布により絶縁物で埋め、CMP (Chemical Mechanical Polyshing) 法やエッチバック、ミリング等による平坦化を実施することで、表面が非常に滑らかで、かつ、磁性体がパターニングされたディスクリートトラックメディア等の磁気記録媒体を作成できる。
本実施例によれば、複数の被処理基板を載置できるように構成しているため、被処理基板を一枚ずつ処理する場合と比較し、大幅なスループットの向上が期待できる。さらに、基板ホルダの外径を、２００ｍｍもしくは３００ｍｍとすることにより、半導体デバイスを製造するために広く用いられているエッチング装置を流用した処理が可能となり、エッチング装置に対する投資コストを抑制することができる。
次に、図１０により、本発明による基板ホルダ１０１を用いた基板の別の加工プロセスの例を示す。図９の加工プロセスは、予め基板をパターニングしておき、そこに磁性体をスパッタリングで堆積させる方法であったが、以下で説明する実施例４は、直接磁性体を加工する方法である。
図１０の(b１)は、強化ガラス基板３０３上に磁性体３０４を堆積させ、その上に所望のパターンのレジストマスク部３０１を形成した状態を示している。ここで、磁性体３０４は、磁気特性の向上や磁性膜の安定性を向上させるために多層構造をとることが普通であるが、図と説明の簡略化のために単層構造で示している。
まず、第一の工程として(b２)に示したように、エッチング処理室においてドライエッチングによりベースレジスト部を除去する。これには、サイドエッチ量を抑えながらベースレジスト層を除去する必要があり、かつ、下地の絶縁膜層３０２との選択性が要求されるため、O２やCO２が用いられる。さらに、これらのガスをN２やAr等の反応性の小さいガスで希釈することで、さらなるサイドエッチ量の抑制が期待できる。
次に、第二の工程として(b３)で示したように、磁性体３０４を直接エッチングする。これには、CO+NH３等のガス系を用いることが多い。磁性体材料は揮発性に乏しいため、バイアスを印加しないと殆どエッチングが進行しないが、本発明による基板ホルダを用いる事により効率的にバイアスを印加する事が可能となり、高スループットの処理が期待できる。
次に、第三の工程として(b４)で示したように、パターン上部に残ったレジスト材料をO２プラズマによりアッシングし除去する。このように、(b１)〜b４までの処理を実施する部分が、本発明による基板ホルダと基板ホルダを用いた別のエッチング方法である。さらにその後、パターン凹部に絶縁体を埋め込み、表面の平坦化を実施することで、磁気記録媒体が作成できる。
第一の工程から第三の工程を、一つのエッチング処理室で一貫処理することにより、処理室の状態を常に一定に保つことが可能となり、低異物で長期間安定した処理が期待できる。なお、上記３つの工程に、さらに他の工程を加えて一つのエッチング処理室で一貫処理する場合も、同様な効果があることはいうまでもない。
本実施例によれば、複数の被処理基板を載置できるように構成しているため、被処理基板を一枚ずつ処理する場合と比較し、大幅なスループットの向上が期待できる。
以上、本発明による基板ホルダを用いたエッチング方法について説明してきたが、エッチング装置自体に関しては、半導体製造用のものを流用することで、コスト削減を図ることができる。また、エッチング装置に関しては、誘導結合型、平行平板型、有磁場マイクロ波型ほか、如何なる方式を用いたエッチング装置を用いても構わない。
また、ここまでに説明してきた、本発明による基板ホルダを用いたエッチング方法では、被処理基板１２を基板ホルダに設置する際は、基板をホルダに設置、反転、回収をするための装置が必要となるが、該機構を、エッチング装置自体に具備させることも可能である。
次に、本発明を実施するための他の実施形態について説明していく。この実施形態の断面図を図１１に示す。第一の実施形態で説明した個所については、説明を省略する。また、図１１は、本発明による基板ホルダがエッチング装置内のステージ２０７に載置されている状態を示している。ステージ２０７は、温調機構２１２と、冷却ガス導入機構２１３が備えられており、整合器２１０を介して高周波電源２１１が接続されている。また、電極外周部は、電極上部以外にバイアス電力が漏れる事を防ぐために、石英もしくはアルミナ製のサセプタ２１４も具備されている。
この実施形態では、被処理基板１２とリング状導電体部材５の間の隙間部６にヘリウム、アルゴン、窒素等のガスを導入するためのガス導入機構１０を備えている。さらに、被処理基板チャッキング機構１１を備えている。
ガス導入機構１０は、被処理基板１２の上面をエッチング処理している際に、隙間部６にガスをパージすることにより、被処理基板１２の下面が損傷することを防止する。エッチングは、プラズマにより生成したイオンやラジカルが基板に入射することで進行するが、被処理基板１２の上面をエッチングしている最中に、隙間部６にラジカルが進入する可能性がある。
隙間部６に進入したラジカルは、被処理基板１２の下面のマスクパターンや、既にエッチング処理されたパターンに損傷を与える可能性がある。エッチング処理中にガス導入機構１０により隙間部６にガスをパージし、処理圧力よりも、隙間部６の圧力を高く保つことにより、隙間部６へのラジカルの進入を防止することができる。
処理圧力は、通常０.２Pa〜２０Pa程度であるが、隙間部６へのパージ圧力を０.３kPa〜３kPa程度とすることにより、隙間部６へのラジカルの進入は完全に防止できる。さらに、隙間部６へガスパージを行うことにより、被処理基板の温度調節をすることが可能となり、より精密な処理を実施することができる。また、被処理基板チャッキング機構１１により、処理圧力よりも隙間部６の圧力を高くした際の、被処理基板１２の浮き上がりを防止することができる。
基板ホルダ自体へのガス供給は、エッチング装置のウエハステージに通常具備されている冷却ガス導入機構２１３から行われる。この際、ウエハステージから基板ホルダが浮上してしまう懸念は、ダイポール式の静電チャックを備えたウエハステージを用い、基板ホルダの円板状導電体部材５をステージに電気的にチャッキングすることにより回避できる。
以上説明してきたように、本実施形態を用いることにより、被処理基板裏面の損傷を防止することができ、さらに、被処理基板の温調が可能となるため、より精密な加工を行うことができる。
本発明による基板ホルダの第一の実施形態の概略を示す斜視図である。 図１中のO-A断面を示す断面図である。 被処理基板１２を載置、反転、回収する方法を示す図である。 半導体用のエッチング装置の概略を示す平面図である。 半導体用のエッチング装置のエッチング処理室の概略を示す断面図である。 本発明による基板ホルダを用いてエッチングを行っている際の模式図である。 図６を電気的な等価回路で示した図である。 隙間部６の厚さに対する板状絶縁体部材１の臨界厚さを示す図である。 本発明による基板ホルダを用いた、複数ステップのエッチング工程を示す概念図である。 本発明による基板ホルダを用いた、他の実施形態になる複数ステップのエッチング工程を示す概念図である。 本発明による基板ホルダの他の実施形態を示す図である。
符号の説明
１：板状絶縁体部材、２：中心絶縁体部材、４：リング状導電体部材、５：円板状導電体部材、６：隙間部、７：位置決めマーク、８：押し上げ機構、９：第一の基板保持機構、１０：ガス導入機構、１１：被処理基板チャッキング機構、１２：被処理基板、１５：第二の基板保持機構、２１：高周波電源１０１：基板ホルダ、１０２：フープ、１０４：大気搬送アーム、１０５：アライナ、１０６：ロック室、１０７：バッファ室、１０８：真空搬送アーム、１０９：処理室、２０１：真空チャンバ、２０２：絶縁体天板、２０３：シャワープレート、２０４：プロセスガス供給系、２０５：導波管、２０７：ステージ、２０８：コイル、２０９：ヨーク、２１０：整合器、２１１：高周波電源、２１２：温調機構、２１３：冷却ガス供給機構、３０１：マスク部、３０２：絶縁体層、３０３：強化ガラス基板、３０４：磁性体。

Claims (11)

  1. 貫通孔が複数設けられた板状絶縁体部材と、該各貫通孔に係合し得る凸部を備えた導電性保持部材とを備え、
    前記凸部が前記貫通孔に係合した状態において、該貫通孔内に基板載置面と、該基板載置面に垂直な方向の厚みを有する隙間部とが形成されて成ることを特徴とする基板ホルダ。
  2. 請求項１において、
    前記隙間部の厚さが０.０５ｍｍ以上１ｍｍ以下、かつ、前記板状絶縁体部材の厚さが１ｍｍ以上１５ｍｍ以下であることを特徴とする基板ホルダ。
  3. 請求項１において、
    前記基板載置面に保持される被処理基板の厚さをt３としたとき、前記凸部表面と該被処理基板の底面との間に厚さt６の前記隙間部が形成されており、該隙間部の厚さt６が０.０５ｍｍ以上１ｍｍ以下、かつ、該絶縁体部材の厚さt１cが１ｍｍ以上１５ｍｍ以下、かつ、t１c >（t３ + ６×t６） なる関係を満たすことを特徴とする基板ホルダ。
  4. 請求項１において、前記板状絶縁体部材及び前記導電性保持部材は円板状の部材からなり、
    前記基板載置面に垂直な方向において、前記板状絶縁体部材と前記導電性保持部材とは分離可能に構成されていることを特徴とする基板ホルダ。
  5. 請求項１において、
    前記隙間部にガスを導入する機構を備えたことを特徴とする基板ホルダ。
  6. 大気搬送ロボットと、ロック室と、真空搬送ロボット及び真空処理室を備え、両面に被処理面を有する被処理基板をエッチング処理するエッチング処理装置であって、
    前記被処理基板を複数枚載置した基板ホルダを複数枚収容し得るフープと前記ロック室との間で、該基板ホルダ搬送する大気搬送ロボットと、
    前記基板ホルダを、前記ロックと前記真空処理室の間で搬送する真空搬送ロボットとを備え、
    前記真空処理室は、前記基板ホルダを載置して前記被処理基板の一方の被処理基板面をエッチング処理するためのステージを有し、
    前記基板ホルダは、貫通孔が複数設けられた板状絶縁体部材と、該各貫通孔に係合し得る凸部を備えた導電性保持部材とを備え、前記導電性保持部材の凸部が前記板状絶縁体部材の貫通孔に係合した状態において、該貫通孔内に基板載置面と、該基板載置面に垂直な方向の厚みを有する隙間部とが形成され、かつ、前記板状絶縁体部材と前記導電性保持部材とは分離可能に構成されており、
    前記被処理基板の一方の被処理基板面が処理された前記基板ホルダ内の前記被処理基板面を反転させた後、前記ステージに該基板ホルダを載置して前記被処理基板の他方の面をエッチング処理するように構成されている、ことを特徴とするエッチング処理装置。
  7. 表裏両面に記録層を有する磁気記録媒体の製造方法であって、
    被処理基板の両面に対して、O2もしくはCO2を含むガス系のプラズマによりベースレジストをエッチングする工程と、フロロカーボン系のプラズマにより絶縁体層をエッチングする工程と、O2系のプラズマにより上記絶縁体層上部に残留したレジストを除去する工程の少なくとも３つの工程を、同一の処理室にて一貫処理を行う事を特徴とする磁気記録媒体の製造方法。
  8. 請求項７において、前記各工程間で放電を中断する事を特徴とする磁気記録媒体の製造方法。
  9. 大気搬送部と、ロックと、真空搬送ロボット及び真空処理室を備えたエッチング処理装置において、基板ホルダを用い、被処理基板の両面にエッチングを施すエッチング方法であって、
    前記基板ホルダは、貫通孔が複数設けられた板状絶縁体部材と、該各貫通孔に係合し得る凸部を備えた導電性保持部材とを備え、前記導電性保持部材の凸部が前記板状絶縁体部材の貫通孔に係合した状態において、該貫通孔内に基板載置面と、該基板載置面に垂直な方向の厚みを有する隙間部とが形成されており、
    前記基板ホルダに載置された前記被処理基板に対する複数の処理工程を、同一の真空処理室にて一貫して行う事を特徴とするエッチング方法。
  10. 請求項９に記載のプラズマエッチング方法であって、
    前記基板ホルダに載置された前記被処理基板に対して、
    O２もしくはCO２を含むガス系のプラズマによりベースレジストをエッチングする工程と、
    フロロカーボン系のプラズマにより絶縁体層をエッチングする工程と、
    O２系のプラズマにより上記絶縁体層上部に残留したレジストを除去する工程の少なくとも３つの工程を前記被処理基板に対して同一の真空処理室にて一貫で処理を行う事を特徴とするエッチング方法。
  11. 請求項９に記載のプラズマエッチング方法であって、
    前記基板ホルダに載置された前記被処理基板に対して、
    O２もしくはCO２を含むガス系のプラズマによりベースレジストをエッチングする工程と、CO＋NH３系のプラズマにより磁性体層をエッチングする工程と、O２系のプラズマにより上記磁性体上部に残留したレジストを除去する工程の少なくとも３つの工程を同一の真空処理室にて一貫して行う事を特徴とするエッチング方法。
JP2006343470A 2006-12-20 2006-12-20 基板ホルダ及び基板のエッチング方法及び磁気記録媒体の製造方法 Withdrawn JP2008159097A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006343470A JP2008159097A (ja) 2006-12-20 2006-12-20 基板ホルダ及び基板のエッチング方法及び磁気記録媒体の製造方法
KR1020070117709A KR20080058169A (ko) 2006-12-20 2007-11-19 기판 홀더 및 기판의 에칭 방법 및 자기 기록 매체의 제조방법
US11/942,849 US20080149590A1 (en) 2006-12-20 2007-11-20 Substrate-Holder, Etching Method of the Substrate, and the Fabrication Method of a Magnetic Recording Media

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006343470A JP2008159097A (ja) 2006-12-20 2006-12-20 基板ホルダ及び基板のエッチング方法及び磁気記録媒体の製造方法

Publications (1)

Publication Number Publication Date
JP2008159097A true JP2008159097A (ja) 2008-07-10

Family

ID=39541359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006343470A Withdrawn JP2008159097A (ja) 2006-12-20 2006-12-20 基板ホルダ及び基板のエッチング方法及び磁気記録媒体の製造方法

Country Status (3)

Country Link
US (1) US20080149590A1 (ja)
JP (1) JP2008159097A (ja)
KR (1) KR20080058169A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010061717A (ja) * 2008-09-02 2010-03-18 Hitachi Ltd エッチング装置及び磁気ディスクのエッチング方法
JP2014241394A (ja) * 2013-05-17 2014-12-25 キヤノンアネルバ株式会社 エッチング装置
CN105762092A (zh) * 2014-12-16 2016-07-13 北京北方微电子基地设备工艺研究中心有限责任公司 一种半导体加工设备

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5365091B2 (ja) * 2008-08-18 2013-12-11 富士通株式会社 メッキ厚算出プログラム、メッキ厚算出装置およびメッキ厚算出方法
US10026436B2 (en) * 2009-07-01 2018-07-17 Nordson Corporation Apparatus and methods for supporting workpieces during plasma processing
US20120223048A1 (en) * 2009-08-26 2012-09-06 Veeco Process Equipment Inc. System for Fabricating a Pattern on Magnetic Recording Media
JP5791329B2 (ja) * 2011-03-31 2015-10-07 大陽日酸株式会社 気相成長装置
US8746666B2 (en) 2011-05-05 2014-06-10 Varian Semiconductor Equipment Associates, Inc. Media carrier
SG193087A1 (en) * 2012-02-28 2013-09-30 Applied Materials Inc Substrate carrier plate
CN103346110A (zh) * 2013-06-28 2013-10-09 武汉迪源光电科技有限公司 一种用于刻蚀晶片的石英承载盘
JP6976725B2 (ja) * 2016-06-07 2021-12-08 アプライド マテリアルズ インコーポレイテッドApplied Materials, Incorporated ウエハ均一性のための輪郭ポケット及びハイブリッドサセプタ
EP3482415A4 (en) * 2016-07-09 2020-02-26 Applied Materials, Inc. SUBSTRATE CARRIER
US20220308273A1 (en) * 2021-03-25 2022-09-29 Applied Materials, Inc. Fabrication of optical devices utilizing dicing to maximize chamber space

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0730468B2 (ja) * 1988-06-09 1995-04-05 日電アネルバ株式会社 ドライエッチング装置
DE4305750C2 (de) * 1993-02-25 2002-03-21 Unaxis Deutschland Holding Vorrichtung zum Halten von flachen, kreisscheibenförmigen Substraten in der Vakuumkammer einer Beschichtungs- oder Ätzanlage
US6014296A (en) * 1995-07-24 2000-01-11 Kabushiki Kaisha Toshiba Magnetic disk, method of manufacturing magnetic disk and magnetic recording apparatus
US6001183A (en) * 1996-06-10 1999-12-14 Emcore Corporation Wafer carriers for epitaxial growth processes
DE10232731A1 (de) * 2002-07-19 2004-02-05 Aixtron Ag Be- und Entladevorrichtung für eine Beschichtungseinrichtung

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010061717A (ja) * 2008-09-02 2010-03-18 Hitachi Ltd エッチング装置及び磁気ディスクのエッチング方法
JP2014241394A (ja) * 2013-05-17 2014-12-25 キヤノンアネルバ株式会社 エッチング装置
US11195700B2 (en) 2013-05-17 2021-12-07 Canon Anelva Corporation Etching apparatus
CN105762092A (zh) * 2014-12-16 2016-07-13 北京北方微电子基地设备工艺研究中心有限责任公司 一种半导体加工设备

Also Published As

Publication number Publication date
KR20080058169A (ko) 2008-06-25
US20080149590A1 (en) 2008-06-26

Similar Documents

Publication Publication Date Title
JP2008159097A (ja) 基板ホルダ及び基板のエッチング方法及び磁気記録媒体の製造方法
US9735021B2 (en) Etching method
JP4992389B2 (ja) 載置装置、プラズマ処理装置及びプラズマ処理方法
CN107533970B (zh) 清洁方法和等离子体处理方法
JP5216918B2 (ja) イオンビーム発生装置、基板処理装置及び電子デバイスの製造方法
US8940098B2 (en) Method for distributing gas for a bevel etcher
JP4223348B2 (ja) 磁気記録媒体の製造方法及び製造装置
US9208997B2 (en) Method of etching copper layer and mask
US20060115584A1 (en) Production process and production system of magnetic recording medium
TW200405466A (en) Apparatus for reducing polymer deposition on a substrate and substrate support
JP6050944B2 (ja) プラズマエッチング方法及びプラズマ処理装置
US20080242086A1 (en) Plasma processing method and plasma processing apparatus
JP2008516426A (ja) プラズマ・エッチング均一性を改良するための方法および装置
JP5323303B2 (ja) プラズマ処理装置
JP4283366B2 (ja) プラズマ処理装置
JP2011146690A (ja) イオンビーム発生装置及びこれを用いた基板処理装置と電子デバイス製造方法
JP4616605B2 (ja) プラズマ処理方法、プラズマ処理装置及び記憶媒体
JP2008153249A (ja) プラズマエッチング装置
US11772137B2 (en) Reactive cleaning of substrate support
WO2024134927A1 (ja) プラズマ処理装置
US20220028670A1 (en) Plasma processing method and plasma processing apparatus
JP5175519B2 (ja) プラズマエッチング装置及び磁気記録媒体の製造方法
WO2024095840A1 (ja) 基板処理装置、基板処理システム、およびクリーニング方法
US20220320423A1 (en) Etching method
WO2020027152A1 (ja) 基板を処理する方法、処理装置、および、処理システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091009

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110427

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110613