JP2008153426A - Method of bonding semiconductor chip - Google Patents
Method of bonding semiconductor chip Download PDFInfo
- Publication number
- JP2008153426A JP2008153426A JP2006339678A JP2006339678A JP2008153426A JP 2008153426 A JP2008153426 A JP 2008153426A JP 2006339678 A JP2006339678 A JP 2006339678A JP 2006339678 A JP2006339678 A JP 2006339678A JP 2008153426 A JP2008153426 A JP 2008153426A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- die attach
- bonded
- attach film
- film layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Adhesives Or Adhesive Processes (AREA)
- Die Bonding (AREA)
Abstract
Description
本発明は、ダイアタッチフィルムを備えた半導体チップのボンディング方法に関するものである。 The present invention relates to a method for bonding a semiconductor chip provided with a die attach film.
近年、半導体チップを基板等に接合（ボンディング）する際の接着剤としてフィルム（シート）状のダイアタッチフィルム（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ：ＤＡＦ）が多用されている。ダイアタッチフィルムはダイシング前の半導体ウエハに貼付され、半導体ウエハとともに切り分けられるので、切り分けによって得られた半導体チップをそのまま基板等の被接合面へボンディングすることができる。 In recent years, a film (sheet) die attach film (Die Attach Film: DAF) has been widely used as an adhesive for bonding (bonding) a semiconductor chip to a substrate or the like. Since the die attach film is affixed to the semiconductor wafer before dicing and cut together with the semiconductor wafer, the semiconductor chip obtained by the cutting can be directly bonded to the bonded surface such as the substrate.
このようなダイアタッチフィルム付きの半導体チップを被接合面へ接合する際には、ヒータ等によって半導体チップを加熱し、ダイアタッチフィルムを軟化させて濡れ広がるようにするので、半導体チップは基板等にしっかりと接合される。しかし、半導体チップの厚さが非常に薄い場合には軟化して濡れ広がったダイアタッチフィルムが半導体チップの表面へ這い上がって圧着ヘッドや半導体チップ上のワイヤボンディング用電極に付着してしまう場合がある。このような不都合に対する対策として従来、半導体チップの外縁から流出したダイアタッチフィルムが半導体チップの表面に這い上がるのを阻止する凸条体を半導体チップの外周に設けるようにしたもの（特許文献１）や、半導体チップが接合される基板側に凹部を設けて半導体チップの外縁から流出したダイアタッチフィルムを流入させるようにしたもの（特許文献２）等が提案されている。 When bonding such a semiconductor chip with a die attach film to a surface to be bonded, the semiconductor chip is heated by a heater or the like, and the die attach film is softened and spreads so that the semiconductor chip is attached to the substrate or the like. It is firmly joined. However, when the thickness of the semiconductor chip is very thin, the die attach film that has softened and spreads may rise to the surface of the semiconductor chip and adhere to the crimping head or the wire bonding electrode on the semiconductor chip. is there. Conventionally, as a countermeasure against such inconvenience, a protrusion that prevents the die attach film flowing out from the outer edge of the semiconductor chip from crawling on the surface of the semiconductor chip is provided on the outer periphery of the semiconductor chip (Patent Document 1). In addition, there has been proposed (Patent Document 2) or the like in which a concave portion is provided on a substrate side to which a semiconductor chip is bonded to allow a die attach film flowing out from the outer edge of the semiconductor chip to flow in.
ここで、半導体チップに凸状体を形成したり基板側に凹部を形成したりすることは、加工の対象物が微小であるために難しく、コスト高になるという問題点がある。このため、半導体チップと被接合面との間のダイアタッチフィルムが半導体チップの接合時に半導体チップの上面に這い上がらないようにする技術が求められており、例えば、半導体チップが備えるダイアタッチフィルムの周辺部に熱硬化が進行した部分を形成しておき、半導体チップの被接合面への接合時、半導体チップが被接合面に押し付けたときに、熱硬化が進行していないダイアタッチフィルムの中心部が半導体チップの外縁から流出しようとするのが熱硬化進行部分によって抑制される（堰き止められる）ようにすることが考えられる。
しかしながら、上記のように半導体チップが備えるダイアタッチフィルムの周辺部に熱硬化が進行した部分を形成しておいた場合、半導体チップと被接合面の間に接着力を有しないその熱硬化進行部分がとどまってしまった場合には、半導体チップのダイアタッチフィルムが貼り付けられた面の全面を被接合面との接合に使用することができなくなり、半導体チップと被接合面の間の接合力が低下してしまう。 However, when a portion where thermosetting has proceeded is formed in the peripheral portion of the die attach film included in the semiconductor chip as described above, the thermosetting progress portion having no adhesive force between the semiconductor chip and the bonded surface However, the entire surface of the semiconductor chip with the die attach film attached thereto cannot be used for bonding to the bonded surface, and the bonding force between the semiconductor chip and the bonded surface is reduced. It will decline.
そこで本発明は、半導体チップが備えるダイアタッチフィルムの周辺部に熱硬化が進行した部分を形成した場合において、その半導体チップを被接合面に強固に接合することのできる半導体チップのボンディング方法を提供することを目的とする。 Therefore, the present invention provides a semiconductor chip bonding method capable of firmly bonding a semiconductor chip to a surface to be bonded when a portion where thermosetting has progressed is formed in the peripheral part of a die attach film included in the semiconductor chip. The purpose is to do.
請求項１に記載の半導体チップのボンディング方法は、周辺部の熱硬化が進行したダイアタッチフィルムを備えた半導体チップをそのダイアタッチフィルムにより被接合面に接合する半導体チップのボンディング方法であって、ダイアタッチフィルムを被接合面に接触させて半導体チップを被接合面に押圧するとき、ダイアタッチフィルムの周辺部の熱硬化が進行した部分が半導体チップの外縁から外方に押し出されるようにする。
The bonding method of the semiconductor chip according to
周辺部の熱硬化が進行したダイアタッチフィルムを備えた半導体チップを被接合面に接合すると、熱硬化が進行していないダイアタッチフィルムの中心部が半導体チップの外縁から流出して半導体チップの表面に這い上がることがなく、圧着ヘッドの汚損が防止されるが、本発明における半導体チップのボンディング方法のように、接着力を有しないダイアタッチフィルムの周辺部の熱硬化進行部分が半導体チップの外縁から外方に押し出されるようにすれば、半導体チップのダイアタッチフィルムが貼り付けられた面の全面を被接合面との接合に使用することができるので、半導体チップを被接合面に強固に接合することができる。 When a semiconductor chip having a die attach film whose peripheral portion has been thermally cured is bonded to the surface to be joined, the center portion of the die attach film that has not been thermally cured flows out from the outer edge of the semiconductor chip and the surface of the semiconductor chip. However, the heat-adhering portion of the periphery of the die attach film that does not have adhesive strength is not the outer edge of the semiconductor chip, as in the semiconductor chip bonding method of the present invention. If the die is pushed outward from the surface, the entire surface of the die attach film of the semiconductor chip can be used for joining with the joined surface, so that the semiconductor chip is firmly joined to the joined surface. can do.
（実施の形態１）
図１は本発明の実施の形態１において使用するレーザ加工装置の斜視図、図２は本発明の実施の形態１における半導体ウエハの平面図、図３は本発明の実施の形態１において使用するプラズマ処理装置の断面図、図４は本発明の実施の形態１における半導体チップの製造方法の工程手順を示すフローチャート、図５、図６、図７及び図８は本発明の実施の形態１における半導体チップの製造方法の工程説明図、図９は本発明の実施の形態１における切り代領域と切り代両側部領域の説明図、図１０は本発明の実施の形態１における境界溝表面平滑化工程の前後における境界溝の表面の変化を示す図、図１１は本発明の実施の形態１における半導体チップのボンディング方法の工程説明図である。
(Embodiment 1)
1 is a perspective view of a laser processing apparatus used in
先ず、図１、図２及び図３を用いて実施の形態１において使用するレーザ加工装置１０とプラズマ処理装置３０の構成について説明する。
First, the structure of the
図１において、レーザ加工装置１０は加工対象となる半導体ウエハ１を水平姿勢に保持するウエハ保持部１１、ウエハ保持部１１の上方において移動自在に設けられた移動プレート１２、移動プレート１２に固定されたレーザ照射部１３及びカメラ１４のほか、移動プレート１２を移動させる移動機構１５、レーザ照射部１３にレーザ光を発生させるレーザ発生部１６、移動機構１５の駆動制御及びレーザ発生部１６におけるレーザ発生制御を行う制御部１７、カメラ１４の撮像画像から半導体ウエハ１の位置認識を行う認識部１８、制御部１７に操作信号・入力信号を与える操作・入力部１９、制御部１７と繋がるワークデータ記憶部２０等を有して成る。
In FIG. 1, a
ウエハ保持部１１は上面に半導体ウエハ１を固定保持する真空チャック等の固定保持具を有しており、半導体ウエハ１はこの固定保持具によりレーザ加工が行われる面を上に向けて固定保持される。移動プレート１２は移動機構１５を介して制御部１７によって移動制御がなされ、移動プレート１２に固定されたレーザ照射部１３及びカメラ１４は半導体ウエハ１の上方において三次元的に移動される。レーザ発生部１６は制御部１７より制御されてレーザ照射部１３にレーザ光１３ａを発生させ、レーザ照射部１３は発生したレーザ光１３ａを下方に照射する。カメラ１４は直下に位置する半導体ウエハ１を赤外光により撮像する。認識部１８はカメラ１４の撮像画像から半導体ウエハ１の位置認識を行い、その結果得られた半導体ウエハ１の位置情報を制御部１７へ送信する。
The wafer holding unit 11 has a fixed holder such as a vacuum chuck for fixing and holding the
制御部１７は、認識部１８から送信された半導体ウエハ１の位置情報に基づいて半導体
ウエハ１とレーザ照射部１３との位置関係を把握し、レーザ照射部１３から照射されるレーザ光１３ａの照射位置を算出する。操作・入力部１９はオペレータの操作に応じ、移動機構１５の操作信号やレーザ発生部１６の作動に関する入力信号等を制御部１７に与える。ワークデータ記憶部２０には半導体ウエハ１を個々の半導体チップに切り分ける際の区分線となるダイシングライン２（図２も参照）のデータが記憶されており、制御部１７はこのワークデータ記憶部２０に記憶されたダイシングライン２に沿ってレーザ光１３ａが照射されるようにレーザ照射部１３の移動を制御する。
The control unit 17 grasps the positional relationship between the
図３において、プラズマ処理装置３０は真空チャンバ３１、真空チャンバ３１内に設けられた下部電極３２と上部電極３３、下部電極３２に高周波電圧を印加する高周波電源部３４、冷媒を下部電極３２内に循環させる冷却ユニット３５、上部電極３３内から真空チャンバ３１の外部に延び、真空チャンバ３１の外部において二股に分かれたガス供給路３６、二股に分かれたガス供給路３６の一方側の分岐路（第１分岐路３６ａとする）に接続された酸素ガス供給部３７、二股に分かれたガス供給路３６の他方側の分岐路（第２分岐路３６ｂとする）に接続されたフッ素系ガス供給部３８、第１分岐路３６ａ中に介装された第１開閉弁３９及び第１流量制御弁４０、第２分岐路３６ｂ中に介装された第２開閉弁４１及び第２流量制御弁４２から成っている。
In FIG. 3, the
真空チャンバ３１の内部は半導体ウエハ１に対してプラズマ処理を行うための密閉空間となっている。下部電極３２は真空チャンバ３１内において半導体ウエハ１の保持面を上にして設けられており、上部電極３３はその下面が下部電極３２の上面と対向するように設けられている。
The inside of the
下部電極３２の上面には真空チャックや静電吸引機構等から成るウエハ保持機構（図示せず）と電気絶縁性材料から成るリング状のフレーム３２ａが設けられており、半導体ウエハ１はプラズマ処理が施される面を上に向け、フレーム３２ａによって周囲が囲まれるように支持されて、ウエハ保持機構によって下部電極３２の上面に固定される。
On the upper surface of the
酸素ガス供給部３７内には酸素ガス（酸素を主成分とする混合ガスであってもよい）が封入されており、その酸素ガスは、第１開閉弁３９が開弁されているとき（第２開閉弁４１は閉弁される）、第１分岐路３６ａ及びガス供給路３６を介して上部電極３３に供給される。酸素ガス供給部３７から上部電極３３に供給される酸素ガスの流量は、第１流量制御弁４０の開度調節によって行う。また、フッ素系ガス供給部３８内には例えば六弗化硫黄（ＳＦ６）等のフッ素系ガスが封入されており、そのフッ素系ガスは、第２開閉弁４１が開弁されているとき（第１開閉弁３９は閉弁される）、第２分岐路３６ｂ及びガス供給路３６を介して上部電極３３に供給される。フッ素系ガス供給部３８から上部電極３３に供給されるフッ素系ガスの流量は、第２流量制御弁４２の開度調節によって行う。
An oxygen gas (may be a mixed gas containing oxygen as a main component) is sealed in the oxygen
上部電極３３の下面には平板状の多孔質プレート３３ａが設けられており、ガス供給路３６を介して供給された酸素ガスやフッ素系ガスは、この多孔質プレート３３ａを介して下部電極３２の上面に均一に吹き付けられる。
A flat plate-like porous plate 33a is provided on the lower surface of the upper electrode 33, and oxygen gas and fluorine-based gas supplied through the gas supply path 36 are supplied to the
次に、図４のフローチャート及び図５〜図８の工程説明図を参照して半導体チップの製造方法を説明する。半導体ウエハ１の回路パターン形成面１ａには複数の半導体素子３が形成されており（図５（ａ））、隣接する半導体素子３の間の部分のダイシングライン２に沿った所定幅Ｒ１の切り代領域２ａ（図２の拡大図も参照）を半導体ウエハ１の厚さ方向に切除すれば半導体ウエハ１を複数の半導体チップに切り分けられる状態となっている。
Next, a semiconductor chip manufacturing method will be described with reference to the flowchart of FIG. 4 and the process explanatory diagrams of FIGS. The circuit pattern formation surface 1a of the
この半導体ウエハ１を切り分けて個々の半導体チップを製造するには、先ず図５（ｂ）
に示すように、半導体ウエハ１の回路パターン形成面１ａに粘着質のシート状の保護テープ（例えばＵＶテープ）４を貼り付ける（保護テープ貼付工程Ｓ１）。
In order to divide the
As shown in FIG. 2, an adhesive sheet-like protective tape (for example, UV tape) 4 is attached to the circuit pattern forming surface 1a of the semiconductor wafer 1 (protective tape attaching step S1).
保護テープ貼付工程Ｓ１が終了したら、図５（ｃ）に示すように、裏面研削装置５０を用いて半導体ウエハ１の回路パターン形成面１ａとは反対側の面（裏面）の研削を行う（裏面研削工程Ｓ２）。裏面研削装置５０は上面に半導体ウエハ１がその裏面を上方に向けるように設置される回転テーブル５１と、回転テーブル５１の上方に設けられて下面に砥石５２が取り付けられたヘッド部５３から成り、ヘッド部５３により砥石５２を半導体ウエハ１の裏面に押し付けるとともに（図５（ｃ）中に示す矢印Ａ）、回転テーブル５１とヘッド部５３をそれぞれ上下軸まわりに回転させつつ（図５（ｃ）中に示す矢印Ｂ，Ｃ）、ヘッド部５３を水平面内で揺動させる（図５（ｃ）中に示す矢印Ｄ）ことによって半導体ウエハ１の裏面の研削を行う。これにより裏面が削られて厚さが１００〜３０μｍ程度まで薄くなった半導体ウエハ１が得られる（図５（ｄ））。
When the protective tape affixing step S1 is completed, as shown in FIG. 5C, the back surface grinding apparatus 50 is used to grind the surface (back surface) opposite to the circuit pattern forming surface 1a of the semiconductor wafer 1 (back surface). Grinding step S2). The back grinding apparatus 50 includes a rotary table 51 installed on the upper surface of the semiconductor wafer 1 so that the back surface thereof faces upward, and a head portion 53 provided above the rotary table 51 and having a grindstone 52 attached to the lower surface thereof. The grindstone 52 is pressed against the back surface of the
裏面研削工程Ｓ２が終了したら、図６（ａ）に示すように、半導体ウエハ１の回路パターン形成面１ａとは反対側の面（裏面研削後の半導体ウエハ１の裏面。以下、フィルム層貼付面１ｂと称する）にフィルム層７を設ける（フィルム層貼付工程Ｓ３）。このフィルム層７は、後に行うダイシング（プラズマエッチング）工程Ｓ８においてマスクとして機能するものであり、フィルム層貼付面１ｂに貼り付けられる熱硬化性のダイアタッチフィルム５と、このダイアタッチフィルム５の外面を保護するＵＶテープ６（保護フィルム）から成る。なお、このフィルム層貼付工程Ｓ３は、外面にＵＶテープ６が貼り付けられたダイアタッチフィルム５を半導体ウエハ１に貼り付けるものであってもよいし、半導体ウエハ１にダイアタッチフィルム５、ＵＶテープ６をこの順で貼り付けていくものであってもよい。
When the back surface grinding step S2 is completed, as shown in FIG. 6A, the surface opposite to the circuit pattern forming surface 1a of the semiconductor wafer 1 (the back surface of the
フィルム層貼付工程Ｓ３が終了したら、半導体ウエハ１をレーザ加工装置１０のウエハ保持部１１に設置する。このとき半導体ウエハ１は、フィルム層７が設けられた面が上を向くようにする。そして、図６（ｂ），（ｃ）に示すように、ダイシングライン２に沿った所定幅Ｒ１の切り代領域２ａのフィルム層７をレーザ光１３ａの照射によって除去してフィルム層７に半導体素子３同士を区分する境界溝８を形成するとともに（境界溝形成工程Ｓ４）、切り代領域２ａの外側で、後述するダイシング工程Ｓ８によって切り分けられた個々の半導体チップが備えるダイアタッチフィルム５の周辺部に相当する所定幅Ｒ２の切り代両側部領域２ｂ（図２の拡大図参照）の熱硬化を進行させる（熱硬化進行工程Ｓ５）。
When the film layer pasting step S <b> 3 is completed, the
前述のようにワークデータ記憶部２０にはダイシングライン２のデータが記憶されており、制御部１７はこのワークデータ記憶部２０に記憶されたダイシングライン２のデータに基づいて移動プレート１２を（すなわちレーザ照射部１３を）移動させる。具体的には、制御部１７は、カメラ１４及び認識部１８を介して得られたレーザ光１３ａの照射位置と、ワークデータ記憶部２０に記憶されたダイシングライン２のデータとを比較し、レーザ光１３ａの照射位置がダイシングライン２上を移動するように移動機構１５を駆動する。
As described above, the data of the
また、ワークデータ記憶部２０には切り代領域２ａの（すなわち境界溝８の）幅Ｒ１のデータ及び切り代両側部領域２ｂの幅Ｒ２のデータ（図９も参照）が記憶されており、制御部１７はレーザ照射部１３からレーザ光１３ａの出力を調節し、レーザ光１３ａのパワーレベルが、切り代領域２ａではフィルム層７を除去することができ、切り代両側部領域２ｂではダイアタッチフィルム５の熱硬化を進行させる程度となるようにする。具体的には、図９に示すように、切り代両側部領域２ｂではダイアタッチフィルム５の熱硬化を進行させることができる最低限のパワーレベルＰ１以上であってフィルム層７を除去できる
最低限のパワーレベルＰ２以下、切り代領域２ａではフィルム層７を除去できる最低限のパワーレベルＰ２以上となるような、レーザ光１３ａの中心部ほど高いパワーレベルとなるパワー分布になるようにする。これにより切り代領域２ａのフィルム層７を構成するダイアタッチフィルム５とＵＶテープ６はレーザ光１３ａによって除去され、切り代両側部領域２ｂのフィルム層７を構成するダイアタッチフィルム５はＵＶテープ６を透過したレーザ光１３ａによって熱硬化が進行する。
Moreover, the data width R 2 of the work data cut in the
或いは、ダイシングライン２に沿ったレーザ光１３ａの照射を２回行うこととし、１回目の照射では切り代領域２ａを含む切り代両側部領域２ｂにダイアタッチフィルム５の熱硬化を進行させるパワーのレーザ光１３ａを照射し、２回目の照射では切り代領域２ａのみに、フィルム層７を除去できるパワーのレーザ光１３ａを照射するようにしてもよい。
Alternatively, the irradiation of the laser beam 13a along the dicing
この熱硬化進行工程Ｓ５により、ダイアタッチフィルム５の個々の半導体チップに相当する領域の周辺部（切り代両側部領域２ｂ）は熱硬化が進行したものとなる。なお、切り代両側部領域２ｂの幅Ｒ２は、１０〜２０μｍ程度であることが好ましい。 By this thermosetting progress step S5, the peripheral portion of the area corresponding to each semiconductor chip of the die attach film 5 (cutting margin both side area 2b) is the one where the thermosetting has progressed. The width R 2 of cutting margin opposite side zones 2b is preferably about 10 to 20 [mu] m.
境界溝形成Ｓ４及び熱硬化進行工程Ｓ５が終了したら、半導体ウエハ１をレーザ加工装置１０のウエハ保持部１１から取り外し、プラズマ処理装置３０の真空チャンバ３１内に搬入して、半導体ウエハ１を下部電極３２の上面に固定する（ウエハ搬入工程Ｓ６）。このとき、半導体ウエハ１は、フィルム層７が設けられた面が上方に向くようにする。
When the boundary groove formation S4 and the thermosetting progress step S5 are completed, the
この段階において、レーザ加工された境界溝８の表面は、鋭角に尖ったギザギザな凹凸形状となっている。ここで「境界溝８の表面」とは、レーザ光１３ａで切り代領域２ａのフィルム層７を除去することによって生じたフィルム層７の対向する２つの切断面７ａと、これら２つの切断面７ａの間から境界溝８に露出した半導体ウエハ１の表面１ｃから成る面を指す（図６（ｃ）の部分拡大図参照）。境界溝８の表面がギザギザな凹凸形状となるのは、脈動のあるレーザ光１３ａによってフィルム層７を除去したためにフィルム層７の切断面７ａに凹凸部７ｂができたり、フィルム層７の除去時に周囲に飛散したフィルム層７の残渣７ｃが境界溝８の表面に付着したりすること等による（図１０ （ａ））。
At this stage, the laser-processed surface of the
この状態から直ぐに次のプラズマエッチングによるダイシング工程Ｓ８を実行すると、切り分けられた半導体チップの側面もギザギザな形状になってしまい、そこに応力集中が発生し易くなる。このため半導体ウエハ１を真空チャンバ３１内に搬入したら、プラズマエッチングによるダイシング工程Ｓ８を実行する前に、真空チャンバ３１内に発生させた酸素ガスのプラズマによって、境界溝形成Ｓ４において凹凸形状となった境界溝８の表面の平滑化を行う（境界溝表面平滑化工程Ｓ７）。
When the dicing step S8 by the next plasma etching is performed immediately from this state, the side surface of the cut semiconductor chip also has a jagged shape, and stress concentration tends to occur there. For this reason, when the
境界溝表面平滑化工程Ｓ７では、先ず、プラズマ処理装置３０の第２開閉弁４１を閉じた状態で第１開閉弁３９を開き、酸素ガス供給部３７から上部電極３３へ酸素ガスを供給させる。これにより上部電極３３から多孔質プレート３３ａを介して半導体ウエハ１の上面に酸素ガスが吹き付けられる。この状態で高周波電源部３４を駆動して下部電極３２に高周波電圧を印加すると、下部電極３２と上部電極３３の間に酸素ガスのプラズマＰｏが発生する（図７（ａ））。この酸素ガスのプラズマＰｏは有機物であるフィルム層７（ＵＶテープ６及びダイアタッチフィルム５）を灰化するので、境界溝８の表面は平滑化される（図７（ｂ）、図１０（ｂ））。
In the boundary groove surface smoothing step S <b> 7, first, the first on-off
この境界溝８の表面の平滑化は、具体的には、酸素ガス（若しくは酸素ガスを主成分とする混合ガス）のプラズマＰｏによって境界溝８の表面（フィルム層７の対向する２つの切断面７ａ）の凹凸部７ｂを除去し、境界溝８の表面に付着したフィルム層７の残渣７ｃを除去し、境界溝８の表面（フィルム層７の対向する２つの切断面７ａ）の凹凸部７ｂを
均してその凹凸部７ｂの凹凸周期を大きくすることによって行う（図１０（ｂ）参照）。なお、酸素ガスのプラズマにより境界溝８の表面の平滑化を行っている間は、冷却ユニット３５を駆動して冷媒を下部電極３２内に循環させ、プラズマの熱によって半導体ウエハ１が昇温するのを防止するようにする。
Specifically, the surface of the
酸素ガスのプラズマＰｏ中にフィルム層７が曝露される時間が長ければ長いほどフィルム層７の灰化は進行するが、この境界溝表面平滑化工程Ｓ７においてフィルム層７を酸素ガスのプラズマＰｏ中に曝露する時間は、フィルム層７の境界溝８の表面が平滑化されるのに必要な最小限度のものとする。目安として、曝露時間はフィルム層７の（すなわちＵＶテープ６の）外面側が１〜３μｍ程度除去されるものであることが好ましい。
As the time during which the
境界溝表面平滑化工程Ｓ７が終了したら、フッ素系ガスによるプラズマエッチングを行って切り代領域２ａの半導体ウエハ１を除去し、半導体ウエハ１を複数のフィルム層７付きの半導体チップ１′に切り分ける（ダイシング工程Ｓ８）。このプラズマエッチングによるダイシング工程Ｓ８では、フィルム層７はプラズマエッチング時のマスクとして機能し、そのうちＵＶテープ６はダイアタッチフィルム５を高熱環境下から保護する耐熱性フィルムとして機能する。
When the boundary groove surface smoothing step S7 is completed, plasma etching with a fluorine-based gas is performed to remove the
このプラズマエッチングによるダイシング工程Ｓ８では、先ず、第１開閉弁３９を開から閉に切り換えた状態で第２開閉弁４１を開き、フッ素系ガス供給部３８から上部電極３３へフッ素系ガスを供給させる。これにより上部電極３３から多孔質プレート３３ａを介して半導体ウエハ１の上面にフッ素系ガスが吹き付けられる。この状態で高周波電源部３４を駆動して下部電極３２に高周波電圧を印加すると、下部電極３２と上部電極３３の間にフッ素系ガスのプラズマＰｆが発生する（図７（ｃ））。
In the dicing step S8 by plasma etching, first, the second on-off valve 41 is opened with the first on-off
発生したフッ素系ガスのプラズマＰｆは、境界溝８に露出しているシリコン製の半導体ウエハ１の露出面１ｃをエッチングするので、半導体ウエハ１は境界溝８に沿って一括して切り分けられて複数の半導体チップ１′が生成される（図７（ｄ））。このフッ素系ガスのプラズマＰｆにより半導体ウエハ１の露出面１ｃのエッチングを行っている間は、冷却ユニット３５を駆動して冷媒を下部電極３２内に循環させ、プラズマの熱によって半導体ウエハ１が昇温するのを防止するようにする。
The generated fluorine-based gas plasma Pf etches the exposed surface 1 c of the
このダイシング工程Ｓ８によって生成された個々の半導体チップ１′はそれぞれフィルム層７を備えており、そのフィルム層７におけるダイアタッチフィルム５の周辺部は熱硬化進行工程Ｓ５において熱硬化が進行したものとなっているが、このダイシング工程Ｓ８においても、フィルム層７の切断面（境界溝形成工程Ｓ４において切除されたフィルム層７の切断面）７ａがプラズマ中に曝露されることによって、熱硬化が進行する（熱硬化進行工程Ｓ５ａ）。
Each semiconductor chip 1 'produced by the dicing step S8 includes a
プラズマエッチングは通常１０００℃前後の温度下で行われる一方、ダイアタッチフィルム５の熱硬化が進行する温度は１２０℃程度であるので、ダイシング（プラズマエッチング）工程Ｓ８後の個々の半導体チップ１′が備えるダイアタッチフィルム５の周辺部に相当する切り代両側部領域２ｂの熱硬化が、このプラズマエッチングの間にも進行することとなる。なお、このプラズマエッチングによるダイシング工程Ｓ８では、ダイアタッチフィルム５の温度が１２０℃以下、プラズマが接する周辺部のみ１２０℃以上となるように冷却ユニット３５の運転条件を設定する。
While the plasma etching is usually performed at a temperature of about 1000 ° C., the temperature at which the thermosetting of the die attach
また、境界溝８の表面はその前の境界溝表面平滑化工程Ｓ７において平滑化されているので、プラズマエッチングによって形成される半導体ウエハ１の切断面、すなわち半導体チップ１′の側面は平坦なものとなる。また、プラズマエッチングは境界溝８を起点とし
て進行するので、切り分けられた個々の半導体チップ１′の大きさと、各半導体チップ１に貼り付けられているフィルム層７の大きさとはほぼ同じ大きさとなる。
Further, since the surface of the
ダイシング工程Ｓ８が終了したら、真空チャンバ３１内から半導体ウエハ１（切り分けられた半導体チップ１′が保護テープ４によって繋がった状態のもの）を搬出する（ウエハ搬出工程Ｓ９）。半導体ウエハ１を真空チャンバ３１から搬出したら、図８（ａ）に示すように、その半導体ウエハ１を保護テープ４が貼り付けられた側の面が上になるようにし、下面側のＵＶテープ６にダイボンディングテープ９を貼り付ける（ボンディングテープ貼付工程Ｓ１０）。
When the dicing step S8 is completed, the semiconductor wafer 1 (in a state where the separated semiconductor chips 1 'are connected by the protective tape 4) is unloaded from the vacuum chamber 31 (wafer unloading step S9). When the
ボンディングテープ貼付工程Ｓ１０が終了したら、図８（ｂ）に示すように、半導体ウエハ１の回路パターン形成面１ａに貼り付けていた保護テープ４を引き剥がす（保護テープ剥離工程Ｓ１１）。これにより各半導体チップ１′はその半導体チップ１′とほぼ同じ大きさのフィルム層７を下面（フィルム層貼付面１ｂ）側に有し、そのダイアタッチフィルム５を介してダイアタッチフィルム５とＵＶテープ６の間の粘着力及びＵＶテープ６とダイボンディングテープ９の間の粘着力によってダイボンディングテープ９の上面に保持された状態となる。
When the bonding tape sticking step S10 is completed, as shown in FIG. 8B, the
保護テープ剥離工程Ｓ１１が終了したら、ダイアタッチフィルム５と保護フィルムであるＵＶテープ６の間の接着力を低下させる（接着力低下処理工程Ｓ１２）。この接着力低下処理工程Ｓ１２におけるダイアタッチフィルム５と保護フィルムの間の接着力を低下させる処理は、本実施の形態のように保護フィルムがＵＶテープ６である場合には、ＵＶテープ６に対する紫外線の照射によって行う（図８（ｃ））。この接着力低下処理工程Ｓ１２によってＵＶテープ６のダイアタッチフィルム５に対する接着力は弱められ、下面にダイアタッチフィルム５を有した各半導体チップ１′をダイボンディングテープ９から容易に離脱させることができるようになる。そして、このようにボンディングテープ９から離脱させることができるようになった半導体チップ１′は、図示しないピックアップ機構によってピックアップされて、リードフレームや基板等に接合（ボンディング）される。
When the protective tape peeling step S11 is completed, the adhesive force between the die attach
半導体チップ１′を基板６０の表面（被接合面６０ａ）に接合するには、先ず、ダイアタッチフィルム５を備えた面を下に向けた半導体チップ１′を圧着ヘッド６１の下面に吸着保持し、圧着ヘッド６１を被接合面６０ａの上方に移動させる（図１１（ａ））。そして、圧着ヘッド６１を下降させて半導体チップ１′のダイアタッチフィルム５を被接合面６０ａに接触させた後（図１１（ｂ））、図示しないヒータによって半導体チップ１′及び基板６０を加熱しつつ、半導体チップ１′を被接合面６０ａに押圧する（図１１（ｃ）。図中に示す矢印Ｅ）。このとき、ダイアタッチフィルム５の周辺部の熱硬化が進行した部分（熱硬化進行部分５ａ）が半導体チップ１′の外縁から外方に押し出されるようにする。
In order to join the
ダイアタッチフィルム５の中央部（熱硬化進行部分５ａに囲まれた部分）はヒータによる加熱によって軟化しており、半導体チップ１′と被接合面６０ａとの間を十分に濡れ広がるので、半導体チップ１′は被接合面６０ａにしっかりとボンディングされる。その一方、接着力を有しない又は接着力が低下したダイアタッチフィルム５の周辺部の熱硬化進行部分５ａは半導体チップ１の外方に押し出されるので、半導体チップ１′はそのダイアタッチフィルム５は貼り付けられた面（フィルム貼付面１ｂ）の全面が被接合面６０ａに接合される。
The central part of the die attach film 5 (the part surrounded by the
半導体チップ１′が被接合面６０ａに接合されたら、圧着ヘッド６１を上方へ移動させる（図１１（ｄ））。これによりダイアタッチフィルム５付きの半導体チップ１′の被接合面６０ａへの接合が終了する。
When the semiconductor chip 1 'is bonded to the bonded surface 60a, the crimping head 61 is moved upward (FIG. 11 (d)). Thereby, joining to the to-be-joined surface 60a of semiconductor chip 1 'with the die attach
このように、本実施の形態１における半導体チップの製造方法によれば、半導体チップ１′が備えるダイアタッチフィルム５の周辺部は熱硬化が進行しており、被接合面６０ａの接合の際に、半導体チップ１′の外縁から流出したダイアタッチフィルム５が半導体チップ１′の上面に這い上がることがないので、圧着ヘッド６１や半導体チップ１′上のワイヤボンディング用電極の汚損が防止される。
As described above, according to the method for manufacturing a semiconductor chip in the first embodiment, the peripheral portion of the die attach
また、本実施の形態１における半導体チップのボンディング方法によれば、半導体チップ１′のダイアタッチフィルム５が貼り付けられた面の全面を被接合面６０ａとの接合に使用することができるので、半導体チップ１′を被接合面６０ａに強固に接合することができる。
In addition, according to the semiconductor chip bonding method of the first embodiment, the entire surface of the
（実施の形態２）
図１２は本発明の実施の形態２における半導体チップの製造方法の工程手順を示すフローチャートである。実施の形態２における半導体チップの製造方法は実施の形態１における半導体チップの製造方法に対し、境界溝８を形成する工程と、切り代両側部領域２ｂの熱硬化を進行させる工程の内容が異なる。図１２において図４と同じ符号を付した工程は、実施の形態１と同一内容の工程である。
(Embodiment 2)
FIG. 12 is a flowchart showing a process procedure of a semiconductor chip manufacturing method according to the second embodiment of the present invention. The manufacturing method of the semiconductor chip in the second embodiment differs from the manufacturing method of the semiconductor chip in the first embodiment in the contents of the step of forming the
実施の形態１では、切り代領域２ａのフィルム層７をレーザ光１３ａの照射によって除去して境界溝８を形成していたが（図４における境界溝形成工程Ｓ４）、実施の形態２では、切り代領域２ａのフィルム層７を機械的に切除して境界溝８を形成する（図１２における境界溝形成工程Ｓ４ａ）。ここで、フィルム層７の機械的な切除には円形刃等を備えたダイシング装置を用いる。フィルム層７を機械的に切除して境界溝８を形成した場合、その境界溝８には前述の凹凸部７ｂや残渣７ｃは生じないので、実施の形態１で行った境界溝表面平滑化工程Ｓ７は不要となる。
In the first embodiment, the
また、第１の実施の形態では、フィルム層７の切り代両側部領域２ｂにダイアタッチフィルム５の熱硬化を進行させるパワーのレーザ光１３ａを照射することと、半導体ウエハ１のプラズマエッチング時に、フィルム層７の切断面７ａをプラズマ中に暴露することとによってその部分の熱硬化を進行させていたが（図４における熱硬化進行工程Ｓ５）、この実施の形態２では、半導体ウエハ１のプラズマエッチング時に、フィルム層７の切断面７ａをプラズマ中に曝露することによってのみフィルム層７の切り代両側部領域２ｂの熱硬化進行を行う（図１２における熱硬化進行工程Ｓ５ａ）。
In the first embodiment, the laser beam 13a having a power for advancing the thermosetting of the die attach
前述のように、プラズマエッチングは通常１０００℃前後の温度下で行われる一方、ダイアタッチフィルム５の熱硬化を進行させる温度は１２０℃程度であるので、ダイシング（プラズマエッチング）工程Ｓ８後の個々の半導体チップ１′が備えるダイアタッチフィルム５の周辺部に相当する切り代両側部領域２ｂの熱硬化の進行は、プラズマエッチングと同時に実行されることになる。
As described above, plasma etching is usually performed at a temperature of about 1000 ° C., whereas the temperature at which the thermosetting of the die attach
この実施の形態２においても、実施の形態１において得られた半導体チップ１′と同等の半導体チップ１′が製造され、実施の形態１の場合と同様の効果を得ることができる。 Also in the second embodiment, a semiconductor chip 1 'equivalent to the semiconductor chip 1' obtained in the first embodiment is manufactured, and the same effect as in the first embodiment can be obtained.
また、この実施の形態２において得られたダイアタッチフィルム５付きの半導体チップ１′を被接合面６０ａに接合するボンディング方法の手順は、実施の形態１において説明した手順と同じである。従って、半導体チップ１′を被接合面６０ａに接合する際には、実施の形態１の場合と同じ効果が得られる。
Further, the procedure of the bonding method for bonding the
（実施の形態３）
図１３は本発明の実施の形態３における半導体チップの製造方法の工程手順を示すフローチャートである。実施の形態３における半導体チップの製造方法は実施の形態１における半導体チップの製造方法に対し、半導体ウエハ１を複数の半導体チップ１′に切り分ける工程の内容が異なる。図１３において図４と同じ符号を付した工程は、実施の形態１と同一内容の工程である。
(Embodiment 3)
FIG. 13 is a flowchart showing process steps of a semiconductor chip manufacturing method according to the third embodiment of the present invention. The semiconductor chip manufacturing method according to the third embodiment differs from the semiconductor chip manufacturing method according to the first embodiment in the content of the process of cutting the
実施の形態１では、切り代領域２ａのフィルム層７をレーザ光１３ａの照射によって除去した後、その切り代領域２ａが除去されたフィルム層７をマスクとして半導体ウエハ１をプラズマエッチングすることによって半導体ウエハ１を複数の半導体チップ１′に切り分けていたが（ダイシング工程Ｓ８）、この実施の形態３では、切り代領域２ａのフィルム層７をレーザ光１３ａの照射によって除去した後、そのフィルム層７を除去した部分から切り代領域２ａの半導体ウエハ１を機械的に切除することによって、半導体ウエハ１を複数の半導体チップ１′に切り分ける（図１３におけるダイシング工程Ｓ８ａ）。ここで、半導体ウエハ１の機械的な切除には円形刃等を備えたダイシング装置を用いる。但し、この実施の形態２のダイシング工程Ｓ８ａは、境界溝表面平滑化工程Ｓ７が終了し、半導体ウエハ１を真空チャンバ３１から搬出し、半導体ウエハ１のフィルム層７側にボンディングテープ９を貼付した後に（ウエハ搬出工程Ｓ９及びボンディングテープ貼付工程Ｓ１０が終了した後に）行う。なお、切り代両側部領域２ｂの熱硬化を進行させる手順は、実施の形態１の場合と同じである。
In the first embodiment, after the
この実施の形態３においても、実施の形態１において得られた半導体チップ１′と同等の半導体チップ１′が製造され、実施の形態１の場合と同様の効果を得ることができる。 Also in the third embodiment, a semiconductor chip 1 'equivalent to the semiconductor chip 1' obtained in the first embodiment is manufactured, and the same effect as in the first embodiment can be obtained.
また、この実施の形態３において得られたダイアタッチフィルム５付きの半導体チップ１′を被接合面６０ａに接合するボンディング方法の手順は、実施の形態１において説明した手順と同じである。従って、半導体チップ１′を被接合面６０ａに接合する際には、実施の形態１の場合と同じ効果が得られる。
The procedure of the bonding method for bonding the
（実施の形態４）
図１４は本発明の実施の形態４における半導体チップの製造方法の工程手順を示すフローチャートである。実施の形態４における半導体チップの製造方法は実施の形態１における半導体チップの製造方法に対し、境界溝８を形成する工程と、半導体ウエハ１を複数の半導体チップ１′に切り分ける工程の内容が異なる。図１４において図４と同じ符号を付した工程は、実施の形態１と同一内容の工程である。
(Embodiment 4)
FIG. 14 is a flowchart showing a process procedure of a semiconductor chip manufacturing method according to the fourth embodiment of the present invention. The semiconductor chip manufacturing method in the fourth embodiment differs from the semiconductor chip manufacturing method in the first embodiment in the contents of the step of forming the
この実施の形態４では、半導体ウエハ１の回路パターン形成面１ａに保護テープ４を貼付する保護テープ貼付工程Ｓ１（図１５（ａ））、半導体ウエハ１の裏面を研削する裏面研削工程Ｓ２及び半導体ウエハ１のフィルム層貼付面１ｂにフィルム層７を貼付するフィルム層貼付工程Ｓ３（図１５（ｂ））が終了したら、フィルム層７の切り代両側部領域２ｂの熱硬化を進行させる（熱硬化進行工程Ｓ５ｂ。図１５（ｃ））。具体的には、フィルム層７の切り代両側部領域２ｂにフィルム層７の切り代領域２ａを加えた幅Ｒ（＝２Ｒ２＋Ｒ１。図１７（ａ）参照）の領域にダイアタッチフィルム５の熱硬化を進行させるパワーのレーザ光１３ａを照射することによって行う。
In the fourth embodiment, a protective tape attaching step S1 (FIG. 15A) for attaching the
熱硬化進行工程Ｓ５ｂが終了したら、続いて半導体ウエハ１のフィルム層７の表面にダイボンディングテープ９に貼り付け（ダイボンディングテープ貼付工程Ｓ１０）、半導体ウエハ１の回路パターン形成面１ａから保護テープ４を引き剥がす（保護テープ剥離工程Ｓ１１）。そして、図１６（ａ）に示すように、フレーム６２上にダイボンディングテープ９を下にして半導体ウエハ１を載置した後、半導体ウエハ１の回路パターン形成面１ａ側から円形刃６３等を用いて切り代領域２ａのフィルム層７及び半導体ウエハ１を機械的
に切除し（図１６（ｂ）、図１７（ｂ））、半導体ウエハ１を個々の半導体チップ１′に切り分ける（ダイシング工程Ｓ８ｂ、図１７（ｃ））。ダイシング工程Ｓ８ｂが終了したら、実施の形態１の場合と同様の接着力低下処理工程Ｓ１２を実行する。
When the thermosetting progress step S5b is completed, it is subsequently attached to the surface of the
この実施の形態４においても、実施の形態１において得られた半導体チップ１′と同等の半導体チップ１′が製造され、実施の形態１の場合と同様の効果を得ることができる。 Also in the fourth embodiment, a semiconductor chip 1 'equivalent to the semiconductor chip 1' obtained in the first embodiment is manufactured, and the same effect as in the first embodiment can be obtained.
また、この実施の形態４において得られたダイアタッチフィルム５付きの半導体チップ１′を被接合面６０ａに接合するボンディング方法の手順は、実施の形態１において説明した手順と同じである。従って、半導体チップ１′を被接合面６０ａに接合する際には、実施の形態１の場合と同じ効果が得られる。
The procedure of the bonding method for bonding the
以上説明したように、本実施の形態における半導体チップの製造方法は、半導体ウエハ１の表面（回路パターン形成面１ａとは反対側のフィルム層貼付面１ｂ）に、この面に貼り付けられる熱硬化性のダイアタッチフィルム５及びダイアタッチフィルム５の外面を保護する保護フィルムとしてのＵＶテープ６から成るフィルム層７を貼付するフィルム層貼付工程Ｓ３と、フィルム層７が貼付された半導体ウエハ１からダイシングライン２に沿った所定幅Ｒ１の切り代領域２ａを除去して半導体ウエハ１を複数の半導体チップ１′に切り分けるダイシング工程Ｓ８（Ｓ８ａ，Ｓ８ｂ）を含むものであり、そのうえで、フィルム層貼付工程Ｓ３とダイシング工程Ｓ８（Ｓ８ａ，Ｓ８ｂ）の間若しくはダイシング工程Ｓ８中に、切り代領域２ａの外側でダイシング工程Ｓ８（Ｓ８ａ，Ｓ８ｂ）後の個々の半導体チップ１′が備えるダイアタッチフィルム５の周辺部に相当する切り代両側部領域２ｂの熱硬化を進行させる熱硬化進行工程Ｓ５（Ｓ５ａ，Ｓ５ｂ）を設けている。
As described above, the method for manufacturing a semiconductor chip in the present embodiment is performed by thermosetting affixed to the surface of the semiconductor wafer 1 (the film layer affixing surface 1b opposite to the circuit pattern forming surface 1a). Die attach
この製造方法により製造された半導体チップ１′は、ダイアタッチフィルム５の外面から保護テープ（ＵＶテープ６）を剥がせばそのまま被接合面６０ａへ接合することができるが、この半導体チップ１′が備えるダイアタッチフィルム５の周辺部には熱硬化が進行した部分（熱硬化進行部分５ａ）が形成されており、半導体チップ１′の被接合面６０ａへの接合時、半導体チップ１′が被接合面６０ａに押し付けられたときに、熱硬化が進行していないダイアタッチフィルム５の中心部が半導体チップ１′の外縁から流出しようとするのが、熱硬化進行部分５ａによって抑制される（堰き止められる）。このため、従来のように半導体チップ１′を被接合面６０ａへ接合する際、半導体チップ１′の外縁から流出したダイアタッチフィルム５が半導体チップ１′の上面に這い上がることがなく、圧着ヘッド６１や半導体チップ１′上のワイヤボンディング用電極の汚損が防止される。
The
また、本実施の形態における半導体チップのボンディング方法は、周辺部の熱硬化が進行したダイアタッチフィルム５を備えた半導体チップ１′をそのダイアタッチフィルム５により被接合面６０ａに接合するものであり、ダイアタッチフィルム５を被接合面６０ａに接触させて半導体チップ１′を被接合面６０ａに押圧するとき、ダイアタッチフィルム５の周辺部の熱硬化が進行した部分（熱硬化進行部分５ａ）が半導体チップ１′の外縁から外方に押し出されるようにする。
Further, in the semiconductor chip bonding method in the present embodiment, the
周辺部の熱硬化が進行したダイアタッチフィルム５を備えた半導体チップ１′を被接合面６０ａに接合すると、熱硬化が進行していないダイアタッチフィルム５の中心部が半導体チップ１′の外縁から流出して半導体チップ１′の上面に這い上がることがなく、上記のように圧着ヘッド６１や半導体チップ１′上のワイヤボンディング用電極の汚損が防止されるが、本実施の形態における半導体チップ１′のボンディング方法のように、接着力を有しないダイアタッチフィルム５の周辺部の熱硬化進行部分５ａが半導体チップ１′の外縁から外方に押し出されるようにすれば、半導体チップ１′のダイアタッチフィルム５が貼り付けられた面の全面を被接合面６０ａとの接合に使用することができるので、半導
体チップ１′を被接合面６０ａに強固に接合することができる。
When the
半導体チップのダイアタッチフィルムが貼り付けられた面の全面を被接合面との接合に使用することができるので、半導体チップを被接合面に強固に接合することができる。 Since the entire surface of the semiconductor chip having the die attach film attached thereto can be used for bonding to the bonded surface, the semiconductor chip can be firmly bonded to the bonded surface.
１′ 半導体チップ
５ ダイアタッチフィルム
５ａ 熱硬化進行部分
６０ａ 被接合面
1 '
Claims (1)
ダイアタッチフィルムを被接合面に接触させて半導体チップを被接合面に押圧するとき、ダイアタッチフィルムの周辺部の熱硬化が進行した部分が半導体チップの外縁から外方に押し出されるようにすることを特徴とする半導体チップのボンディング方法。 A semiconductor chip bonding method for bonding a semiconductor chip including a die attach film whose peripheral portion has been thermally cured to the surface to be bonded by the die attach film,
When the die attach film is brought into contact with the surface to be joined and the semiconductor chip is pressed against the surface to be joined, the portion of the die attach film where the thermosetting has progressed is pushed outward from the outer edge of the semiconductor chip. A semiconductor chip bonding method characterized by the above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006339678A JP2008153426A (en) | 2006-12-18 | 2006-12-18 | Method of bonding semiconductor chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006339678A JP2008153426A (en) | 2006-12-18 | 2006-12-18 | Method of bonding semiconductor chip |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008153426A true JP2008153426A (en) | 2008-07-03 |
Family
ID=39655293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006339678A Pending JP2008153426A (en) | 2006-12-18 | 2006-12-18 | Method of bonding semiconductor chip |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008153426A (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0645375A (en) * | 1991-06-24 | 1994-02-18 | Mitsubishi Electric Corp | Semiconductor device and its manufacture |
| JPH10135249A (en) * | 1996-10-31 | 1998-05-22 | Nec Corp | Resin-sealed semiconductor device |
| JP2002265888A (en) * | 2001-03-15 | 2002-09-18 | Hitachi Chem Co Ltd | Adhesive film and its use and method for producing semiconductor device |
| JP2006032625A (en) * | 2004-07-15 | 2006-02-02 | Fujitsu Ltd | Semiconductor device and method for manufacturing the same |
| JP2007165740A (en) * | 2005-12-16 | 2007-06-28 | Hitachi Ulsi Systems Co Ltd | Method of manufacturing semiconductor device |
-
2006
- 2006-12-18 JP JP2006339678A patent/JP2008153426A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0645375A (en) * | 1991-06-24 | 1994-02-18 | Mitsubishi Electric Corp | Semiconductor device and its manufacture |
| JPH10135249A (en) * | 1996-10-31 | 1998-05-22 | Nec Corp | Resin-sealed semiconductor device |
| JP2002265888A (en) * | 2001-03-15 | 2002-09-18 | Hitachi Chem Co Ltd | Adhesive film and its use and method for producing semiconductor device |
| JP2006032625A (en) * | 2004-07-15 | 2006-02-02 | Fujitsu Ltd | Semiconductor device and method for manufacturing the same |
| JP2007165740A (en) * | 2005-12-16 | 2007-06-28 | Hitachi Ulsi Systems Co Ltd | Method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4544231B2 (en) | Manufacturing method of semiconductor chip | |
| JP5023614B2 (en) | Semiconductor chip manufacturing method and semiconductor wafer processing method | |
| TWI802682B (en) | Wafer Processing Method | |
| JP4840174B2 (en) | Manufacturing method of semiconductor chip | |
| JP4840200B2 (en) | Manufacturing method of semiconductor chip | |
| JP2008159985A (en) | Method for manufacturing semiconductor chip | |
| CN107863293B (en) | Method for processing wafer | |
| TWI574314B (en) | Wafer processing method | |
| JP6004705B2 (en) | Method for forming chip with adhesive film | |
| JP2015097221A (en) | Processing method | |
| JP2009212439A (en) | Method of manufacturing semiconductor device and semiconductor manufacturing apparatus | |
| JP2016100346A (en) | Wafer processing method | |
| JP5453123B2 (en) | Cutting method | |
| JP4997955B2 (en) | Manufacturing method of semiconductor chip | |
| JP6783620B2 (en) | Wafer processing method | |
| WO2022153895A1 (en) | Substrate processing device and substrate processing method | |
| JP6740081B2 (en) | Wafer processing method | |
| JP2008153426A (en) | Method of bonding semiconductor chip | |
| CN107863315B (en) | Method for processing wafer | |
| CN110429062B (en) | Wafer processing method | |
| JP6796983B2 (en) | Mask forming method and wafer processing method | |
| TW201935549A (en) | Wafer processing method which does not change the control system of the laser processing device to smoothly divide a wafer configured with bumps | |
| JP5301906B2 (en) | Manufacturing method of semiconductor device | |
| JP2023038724A (en) | Wafer transfer method | |
| JP6633447B2 (en) | Wafer processing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090204 |
|
| RD01 | Notification of change of attorney |
Effective date: 20091127 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110520 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20110531 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110715 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120417 |