JP2008148503A - スイッチング電源の制御回路およびそれを利用した電源装置ならびに電子機器 - Google Patents
スイッチング電源の制御回路およびそれを利用した電源装置ならびに電子機器 Download PDFInfo
- Publication number
- JP2008148503A JP2008148503A JP2006334916A JP2006334916A JP2008148503A JP 2008148503 A JP2008148503 A JP 2008148503A JP 2006334916 A JP2006334916 A JP 2006334916A JP 2006334916 A JP2006334916 A JP 2006334916A JP 2008148503 A JP2008148503 A JP 2008148503A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power supply
- voltage
- terminal
- switching transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【解決手段】低電圧検出回路40は、本制御回路100に供給される電源電圧Vddを所定のしきい値電圧Vth2と比較し、電源電圧Vddがしきい値電圧Vth2より低いとき、所定レベルの低電圧検出信号S_UVLOを出力する。ドライバ回路30は、スイッチングトランジスタM1のオン時間を規定するパルス信号Spにもとづき、スイッチングトランジスタM1のゲートに供給する駆動信号Sdを生成する。レベル不定防止回路20は、ドライバ回路30とスイッチングトランジスタM1のゲートの間に設けられ、駆動信号Sdをゲートに伝達可能な第1状態と、スイッチングトランジスタM1のゲートの電圧を、スイッチングトランジスタM1がオフするレベルに固定する第2状態と、が切り替えられる。
【選択図】図1
Description
この実施の形態によると、制御回路に供給される電源電圧が低い状態において、スイッチングトランジスタのオン、オフ状態が不定となるのを防止することができ、回路保護を図ることができる。
スイッチはトランスファゲートであってもよい。
スイッチングトランジスタがNチャンネルMOSFETもしくはNPN型バイポーラトランジスタであるとき、抵抗は、スイッチングトランジスタの制御端子と接地端子の間に設けられたプルダウン抵抗であってもよい。
スイッチングトランジスタが、一端がスイッチング電源の入力電圧が印加された入力端子に接続されたPチャンネルMOSFETもしくはPNP型バイポーラトランジスタであるとき、抵抗は、スイッチングトランジスタの制御端子と入力端子の間に設けられたプルアップ抵抗であってもよい。
上述のスイッチは、オフ状態においてハイインピーダンスとなるため、電圧固定素子として抵抗を利用することにより、スイッチングトランジスタの制御端子のレベルを簡易に固定することができる。
トランジスタを用いた場合、スイッチのオフ状態が不完全であって駆動信号がスイッチングトランジスタの制御端子にリークする場合においても、確実にスイッチングトランジスタの制御端子のレベルを、オフするレベルに固定することができる。
この態様によると、電池の電圧が低下した場合においても、電源装置を安定に動作させることができる。
負荷回路210は、電子機器300全体を統合的に制御するCPUなどのLSIや、LED(Light Emitting Diode)などであり、所定の電源電圧を受けて動作する。負荷回路210の電源端子は、電源装置200の出力端子204に負荷として接続され、電源装置200の出力電圧Voutが電源電圧として供給される。以下、電源装置200の構成について詳細に説明する。
なお、出力回路110のトポロジーは、図1のそれに限定されるものではなく、降圧型のスイッチングレギュレータやDC/ACインバータ、キャパシタ充電回路などの電源装置の形式に応じて、適宜変更可能である。
スイッチングトランジスタM1がオフすると、出力インダクタL1はスイッチングトランジスタM1がオンの期間に流れていた電流を流し続けようとするため、整流ダイオードD1を介して電流が流れることになる。このとき、整流ダイオードD1を介して流れる電流により出力キャパシタC1が充電される。
パルス幅変調器10は、誤差増幅器12、PWMコンパレータ14、オシレータ16を含む。誤差増幅器12の反転入力端子には、出力電圧Voutに比例した帰還電圧Vfbが入力され、非反転入力端子には、所定の基準電圧Vrefが入力される。誤差増幅器12は、帰還電圧Vfbと、基準電圧Vrefとの誤差を増幅する。誤差増幅器12によって、帰還電圧Vfbと基準電圧Vrefの誤差が0Vとなるように帰還がかかり、誤差電圧Verrが生成される。
なお、本実施の形態では、Vdd=Voutであるから、低電圧検出回路40は、出力電圧Voutに比例した帰還電圧Vfbを、しきい値電圧Vth1と比較することにより、電源電圧Vddとしきい値電圧を間接的に比較してもよい。
レベル不定防止回路20は、プルダウン抵抗Rpd1と、スイッチ24と、を含む。
スイッチ24は、低電圧検出信号S_UVLOがハイレベルのときオン状態、ローレベルのときオフ状態となる。
インバータ26は、電源電圧端子106と接地端子の間に直列に接続された反転トランジスタM14および抵抗R20を含む。具体的には、反転トランジスタM14のソースは電源電圧端子106に接続され、そのゲートには低電圧検出信号S_UVLOが入力される。抵抗R20は一端が接地され、他端が反転トランジスタM14のドレインと接続される。インバータ26は低電圧検出信号S_UVLOを反転して出力する。
スイッチ24は、低電圧検出信号S_UVLOがローレベルのときに、第1トランジスタM10および第2トランジスタM12がオフとなり、上述したオフ状態に設定される。オフ状態において、スイッチ24の出力は入力端子21側の信号レベルの影響を受けないハイインピーダンス状態となる。
電源装置200の起動時において、昇圧動作を開始する前の状態に着目する。制御回路100の内部のパルス幅変調器10およびドライバ回路30は、安定に動作するための電源電圧Vddとして、ある電圧Vth2以上、たとえばVth2=1.8V以上を必要とするものとする。実際にはマージンを考慮して、Vth2=2V程度に設定する。
いま、図示しない電池から0.9V以下の入力電圧Vinが与えられると、昇圧動作の開始前の出力電圧Vout(ひいては電源電圧Vdd)が、0.9V以下となるから、パルス幅変調器10およびレベル不定防止回路20は正常に動作せず、PWM信号Spや駆動信号Sdの信号レベルはハイレベルとローレベルが定まらず、不定状態となる。
電源電圧Vddがパルス幅変調器10やドライバ回路30が安定動作するしきい値電圧Vth2より低いとき、低電圧検出信号S_UVLOはローレベルとなる。
つまり本実施の形態におけるハイレベル、ローレベルの論理値の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。
Claims (15)
- 一端の電位が固定されたスイッチングトランジスタのオン、オフ状態を制御するスイッチング電源の制御回路であって、
本制御回路に供給される電源電圧を所定のしきい値電圧と比較し、前記電源電圧が前記しきい値電圧より低いとき、所定レベルの低電圧検出信号を出力する低電圧検出回路と、
前記スイッチングトランジスタのオン時間を規定するパルス信号にもとづき、前記スイッチングトランジスタの制御端子に供給する駆動信号を生成するドライバ回路と、
前記ドライバ回路と前記スイッチングトランジスタの制御端子の間に設けられ、前記駆動信号を前記制御端子に伝達可能な第1状態と、前記スイッチングトランジスタの制御端子の電圧を、前記スイッチングトランジスタがオフするレベルに固定する第2状態と、が切り替えられるレベル不定防止回路と、
を備えることを特徴とする制御回路。 - 前記レベル不定防止回路は、
前記低電圧検出信号が前記所定レベルのときに、前記スイッチングトランジスタの制御端子を、前記スイッチングトランジスタがオフする電圧レベルに固定する電圧固定素子と、
前記ドライバ回路と前記スイッチングトランジスタの制御端子の間に設けられ、前記駆動信号を前記制御端子に伝達可能なオン状態と、出力が実質的にオープンとなるオフ状態と、が切り替え可能なスイッチと、を含み、
前記スイッチは、前記低電圧検出信号が前記所定レベルのときオフ、前記所定レベルと相補的なレベルのときオンすることを特徴とする請求項1に記載の制御回路。 - 前記スイッチは、
前記ドライバ回路に接続される入力端子と、
前記スイッチングトランジスタの制御端子に接続される出力端子と、
前記電源電圧に固定された電源電圧端子と、接地電圧に固定された接地端子の間に直列に接続された反転トランジスタと抵抗を含み、前記低電圧検出信号を反転するインバータと、
一端が前記入力端子に接続され、他端が前記出力端子に接続されたNチャンネルMOSFET(Metal Oxide Semiconductor Field Effect Transistor)の第1トランジスタと、
一端が前記入力端子に接続され、他端が前記出力端子に接続されたPチャンネルMOSFETの第2トランジスタと、
を含み、
前記第1トランジスタと前記第2トランジスタの一方のゲートに前記低電圧検出信号を入力し、他方のゲートに前記インバータの出力信号を入力して、前記スイッチは前記低電圧検出信号が所定レベルのときに、前記第1トランジスタおよび前記第2トランジスタがオフとなることを特徴とする請求項2に記載の制御回路。 - 前記所定レベルはローレベルであり、
前記インバータの前記反転トランジスタは、ソースが前記電源電圧端子に接続され、ゲートに前記低電圧検出信号が入力されたPチャンネルMOSFETであって、
前記インバータの前記抵抗は一端が前記接地端子に接続され、他端が前記反転トランジスタのドレインに接続されており、
前記第1トランジスタのゲートに前記低電圧検出信号を入力し、前記第2トランジスタのゲートに前記インバータの出力信号を入力したことを特徴とする請求項3に記載の制御回路。 - 前記電圧固定素子は、前記スイッチングトランジスタの制御端子と、前記スイッチングトランジスタがオフする電圧レベルに固定された固定電圧端子の間に設けられた抵抗であることを特徴とする請求項2に記載の制御回路。
- 前記スイッチングトランジスタがNチャンネルMOSFETもしくはNPN型バイポーラトランジスタであるとき、前記抵抗は、前記スイッチングトランジスタの制御端子と接地端子の間に設けられたプルダウン抵抗であることを特徴とする請求項5に記載の制御回路。
- 前記スイッチングトランジスタが、一端が前記スイッチング電源の入力電圧が印加された入力端子に接続されたPチャンネルMOSFETもしくはPNP型バイポーラトランジスタであるとき、
前記抵抗は、前記スイッチングトランジスタの制御端子と前記入力端子の間に設けられたプルアップ抵抗であることを特徴とする請求項5に記載の制御回路。 - 前記電圧固定素子は、制御端子に前記低電圧検出信号に応じた信号が入力され、前記電源電圧が前記しきい値電圧より低いときオンするトランジスタであることを特徴とする請求項2に記載の制御回路。
- 所定のデューティ比のパルス信号を生成するオシレータと、
前記スイッチングトランジスタと並列に設けられ、前記低電圧検出信号が所定レベルのとき前記オシレータの出力信号にもとづきオン、オフする補助スイッチングトランジスタと、
をさらに備えることを特徴とする請求項1から8のいずれかに記載の制御回路。 - 1つの半導体基板に一体集積化されたことを特徴とする請求項1から8のいずれかに記載の制御回路。
- インダクタおよびキャパシタを含む出力回路と、
前記インダクタに接続されたスイッチングトランジスタを駆動する請求項1から8のいずれかに記載の制御回路と、
を備えることを特徴とする電源装置。 - 前記スイッチングトランジスタは、一端が接地され、他端が前記インダクタに接続されたNチャンネルMOSFETもしくはNPN型バイポーラトランジスタであって、
昇圧型のスイッチングレギュレータであることを特徴とする請求項11に記載の電源装置。 - 前記制御回路の電源電圧として、前記昇圧型のスイッチングレギュレータ出力電圧を利用することを特徴とする請求項12に記載の電源装置。
- 前記スイッチングトランジスタは、一端に入力電圧が印加され、他端が前記インダクタに接続されたPチャンネルMOSFETもしくはPNP型バイポーラトランジスタであって、
降圧型のスイッチングレギュレータであることを特徴とする請求項11に記載の電源装置。 - 電池と、
前記電池の電圧を安定化して出力する請求項11に記載の電源装置と、
を備えることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006334916A JP5039372B2 (ja) | 2006-12-12 | 2006-12-12 | スイッチング電源の制御回路およびそれを利用した電源装置ならびに電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006334916A JP5039372B2 (ja) | 2006-12-12 | 2006-12-12 | スイッチング電源の制御回路およびそれを利用した電源装置ならびに電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008148503A true JP2008148503A (ja) | 2008-06-26 |
JP5039372B2 JP5039372B2 (ja) | 2012-10-03 |
Family
ID=39608059
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006334916A Expired - Fee Related JP5039372B2 (ja) | 2006-12-12 | 2006-12-12 | スイッチング電源の制御回路およびそれを利用した電源装置ならびに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5039372B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08186980A (ja) * | 1994-12-28 | 1996-07-16 | Rohm Co Ltd | Dc/dcコンバータ |
JPH1098365A (ja) * | 1996-08-24 | 1998-04-14 | Lg Semicon Co Ltd | パワーオンリセット信号発生回路 |
JP2003339158A (ja) * | 2002-05-21 | 2003-11-28 | Auto Network Gijutsu Kenkyusho:Kk | 負荷駆動回路 |
-
2006
- 2006-12-12 JP JP2006334916A patent/JP5039372B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08186980A (ja) * | 1994-12-28 | 1996-07-16 | Rohm Co Ltd | Dc/dcコンバータ |
JPH1098365A (ja) * | 1996-08-24 | 1998-04-14 | Lg Semicon Co Ltd | パワーオンリセット信号発生回路 |
JP2003339158A (ja) * | 2002-05-21 | 2003-11-28 | Auto Network Gijutsu Kenkyusho:Kk | 負荷駆動回路 |
Also Published As
Publication number | Publication date |
---|---|
JP5039372B2 (ja) | 2012-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5039371B2 (ja) | スイッチングレギュレータの制御回路および電源装置、電子機器 | |
US8120338B2 (en) | Dropper-type regulator | |
JP4728718B2 (ja) | 昇圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 | |
JP4689377B2 (ja) | 降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 | |
JP4471980B2 (ja) | スイッチング電源およびその制御回路ならびにそれを用いた電子機器 | |
JP5205974B2 (ja) | 直流電源装置、led駆動用電源装置および電源制御用半導体集積回路 | |
JP4791762B2 (ja) | スイッチングレギュレータの制御回路およびそれを利用した電源装置、電子機器 | |
JP2006333637A (ja) | 電源装置の制御回路、それを用いた電源装置ならびに電子機器 | |
JP2007159375A (ja) | 昇圧型dc−dcコンバータおよび昇圧型dc−dcコンバータの制御方法 | |
JP4717515B2 (ja) | 降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 | |
JP2010154706A (ja) | スイッチングレギュレータの制御回路、方法、およびそれらを用いたスイッチングレギュレータ | |
JP4974653B2 (ja) | 昇圧型スイッチングレギュレータの制御回路、それを用いた昇圧型スイッチングレギュレータ、およびそれらを用いた電子機器 | |
JP4938425B2 (ja) | スイッチング制御回路 | |
US20080303493A1 (en) | Boost regulator startup circuits and methods | |
JP5039372B2 (ja) | スイッチング電源の制御回路およびそれを利用した電源装置ならびに電子機器 | |
JP4739901B2 (ja) | スイッチング電源装置およびその制御回路、ならびにそれを用いた電子機器 | |
JP5103157B2 (ja) | スイッチングレギュレータおよびその制御回路、制御方法 | |
JP2006174630A (ja) | スイッチング電源の制御方法、制御回路および電源装置 | |
JP4688559B2 (ja) | Dc/dcコンバータ及びこれを備えた電子機器 | |
JP4717508B2 (ja) | 降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 | |
JP2006149198A (ja) | 電源回路 | |
JPH10262367A (ja) | スイッチング電源装置 | |
JP2008206376A (ja) | スイッチングレギュレータおよびその制御回路、方法 | |
JP4453421B2 (ja) | 電源装置及び電源制御用半導体集積回路 | |
JP4717507B2 (ja) | 降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120703 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120709 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5039372 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |