JP2008148410A - インバータ及びインバータ制御方法 - Google Patents
インバータ及びインバータ制御方法 Download PDFInfo
- Publication number
- JP2008148410A JP2008148410A JP2006330674A JP2006330674A JP2008148410A JP 2008148410 A JP2008148410 A JP 2008148410A JP 2006330674 A JP2006330674 A JP 2006330674A JP 2006330674 A JP2006330674 A JP 2006330674A JP 2008148410 A JP2008148410 A JP 2008148410A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- mos field
- field effect
- effect transistor
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Inverter Devices (AREA)
Abstract
【課題】新たな電源を設けることなく、スイッチング素子に並列に接続されたダイオードのリカバリー電流を低減する。
【解決手段】第1のレグでは、MOS電界効果トランジスタQ2のドレインとソースとの間で直列に接続される抵抗R12と側路用スイッチング素子Q12が設けられている。MOS電界効果トランジスタQ1がオフしてからMOS電界効果トランジスタQ2がオンする前に、MOS電界効果トランジスタQ12をオンさせる。このようなスイッチング操作により、ダイオードD1のリカバリー電流をMOS電界効果トランジスタQ2ではなく、MOS電界効果トランジスタQ12と抵抗R12とを有する側路に流すことができる。よってリカバリー電流がMOS電界効果トランジスタQ2に流れる場合と比較して、リカバリー電流を低減することができる。
【選択図】図1
【解決手段】第1のレグでは、MOS電界効果トランジスタQ2のドレインとソースとの間で直列に接続される抵抗R12と側路用スイッチング素子Q12が設けられている。MOS電界効果トランジスタQ1がオフしてからMOS電界効果トランジスタQ2がオンする前に、MOS電界効果トランジスタQ12をオンさせる。このようなスイッチング操作により、ダイオードD1のリカバリー電流をMOS電界効果トランジスタQ2ではなく、MOS電界効果トランジスタQ12と抵抗R12とを有する側路に流すことができる。よってリカバリー電流がMOS電界効果トランジスタQ2に流れる場合と比較して、リカバリー電流を低減することができる。
【選択図】図1
Description
この発明はDC−AC変換を行うインバータに関し、特に当該インバータに存在するダイオードのリカバリー電流の低減に関する。
図6は周知のインバータを示す回路図である。図中「+」「−」と付記された入力端にそれぞれ高電位及び低電位を供給することにより、当該インバータには直流電圧が入力される。
当該インバータは3つのレグを有しており、これらは上記入力端の一対の間に並列接続される。第1のレグではスイッチング素子たるMOS電界効果トランジスタQ1,Q2が出力端Uを介して直列に接続されており、第2のレグではスイッチング素子たるMOS電界効果トランジスタQ3,Q4が出力端Vを介して直列に接続されており、第3のレグではスイッチング素子たるMOS電界効果トランジスタQ5,Q6が出力端Wを介して直列に接続されている。
そしてMOS電界効果トランジスタQ1〜Q6は、図示されないスイッチング信号生成手段から生成されるスイッチング信号がゲートに印加されることによりスイッチングし、接続点U,V,Wから三相交流が出力される。図6では三相交流の負荷としてモータMが例示されている。通常、高電位側に接続されたMOS電界効果トランジスタQ1と低電位側に接続されたMOS電界効果トランジスタQ2とは相補的に導通する。そして同時に導通して入力端が短絡することを回避するため、MOS電界効果トランジスタQ1,Q2の導通/非導通が入れ替わる際、MOS電界効果トランジスタQ1,Q2の両方がオフする期間(「デッドタイム」と通称される)が設けられる。他のレグについても同様である。
通常、MOS電界効果トランジスタには寄生ダイオードが存在しており、図6ではこの寄生ダイオードをD1〜D6として図示している。今、MOS電界効果トランジスタQ1がオンしている状態からオフし、次にMOS電界効果トランジスタQ2がオフしている状態からオンする場合を考察する。
図7は図6に示された構成を有するインバータにおいて、ダイオードに流れる電流Idを示すグラフである。当該グラフにおいてダイオードの順方向を正に採っている。時刻t1fにおいてMOS電界効果トランジスタQ1がオンしている状態からオフし、時刻t2nにおいてMOS電界効果トランジスタQ2がオフしている状態からオンする。つまり期間t1f〜t2nがデッドタイムに相当する。
当該ダイオードに蓄積されていた電荷はMOS電界効果トランジスタQ2がオンすることによって逆方向に引き抜かれ、いわゆるリカバリー電流が流れる。この際、インバータに入力する直流電圧がそのまま印加されるため、リカバリー電流は大きな電流となって大きな損失を招来する。当該リカバリー電流はMOS電界効果トランジスタに寄生するダイオードのみならず、他のトランジスタ、例えば絶縁ゲート型バイポーラトランジスタに通常設けられる環流ダイオードにおいても発生する。しかしMOS電界効果トランジスタに寄生するダイオードはそのリカバリー速度が遅いため、リカバリー電流が大きくなって損失も大きくなる。
このようなリカバリー電流に基づく損失を低減するため、例えば下記特許文献1〜4の技術が提案されてきた。
しかしながら、特許文献1に記載の技術では、ダイオードを追加して、これをレグに対して直列に接続している。よってスイッチング素子たるMOS電界効果トランジスタがオンして流す電流が当該追加されたダイオードにも流れてしまうため、導通損が発生してしまい、インバータの変換効率が低下する。
また特許文献2〜4では環流ダイオードに対して逆方向の電圧を印加しており、別途に新たな電源回路を必要とするので、部品数の増加、コストの上昇を招いてしまう。当該電源回路としてレグを構成するスイッチング素子溶の電源を併用するとしても、その電力容量が大きくなってしまう。
本願はかかる状況に鑑みてなされたもので、新たな電源を設けることなくリカバリー電流を低減することを目的としている。
この発明にかかるインバータの第1の態様は、第1電位が与えられる第1入力端(+)と、前記第1電位よりも低い第2電位が与えられる第2入力端(−)と、前記第1入力端と前記第2入力端の間に接続される複数のレグとを備える。前記レグの各々は、出力端(U;V;W)と、前記出力端を介して記第1入力端と前記第2入力端の間で直列に接続される、第1及び第2のスイッチング素子(Q1,Q2;Q3,Q4;Q5,Q6)とを有する。少なくとも一の前記レグにおいて、前記第1のスイッチング素子に並列に接続され、前記第1入力端側にカソードを、前記第2入力端側にアノードを、それぞれ呈するダイオード(D1〜D6)が存在し、前記一の前記レグは前記第2のスイッチング素子の一端と他端との間で直列に接続される、抵抗(R11〜R16)及び側路用スイッチング素子(Q11〜Q16)を更に有する。
この発明にかかるインバータの第2の態様は、その第1の態様であって、前記第1のスイッチング素子はMOS電界効果トランジスタであって、前記ダイオードは前記第1のスイッチング素子において寄生する。
この発明にかかるインバータの第3の態様は、その第1乃至第2の態様のいずれかであって、前記側路用スイッチング素子は前記第2のスイッチング素子よりも電流容量が小さい。
この発明にかかるインバータの第4の態様は、その第1乃至第3の態様のいずれかであって、前記第2のスイッチング素子の開閉を制御する信号(T2)を、前記側路用スイッチング素子の開閉を制御する信号(T12)を遅延させて生成するゲート信号遅延回路(4)を更に備える。
この発明にかかるインバータ制御方法の第1の態様は、下記構成を備えるインバータを制御する方法である。当該インバータは、第1電位が与えられる第1入力端(+)と、前記第1電位よりも低い第2電位が与えられる第2入力端(−)と、前記第1入力端と前記第2入力端の間に接続される複数のレグとを備える。そして前記レグの各々は、出力端(U;V;W)と、前記出力端を介して記第1入力端と前記第2入力端の間で直列に接続される、第1及び第2のスイッチング素子(Q1,Q2;Q3,Q4;Q5,Q6)とを有する。そして少なくとも一の前記レグにおいて、前記第1のスイッチング素子に並列に接続され、前記第1入力端側にカソードを、前記第2入力端側にアノードを、それぞれ呈するダイオード(D1〜D6)が存在する。そして当該制御方法は、前記一の前記レグにおいて、前記第1のスイッチング素子がオフして(t1f)から前記第2のスイッチング素子をオンさせる(t2n)前に前記第2のスイッチング素子の一端と他端との間を抵抗(R11〜R16)を介して導通する。
この発明にかかるインバータ制御方法の第2の態様は、その第1の態様であって、前記抵抗を介しての前記第2のスイッチング素子の前記一端と前記他端との間の導通は、前記第2のスイッチング素子がオフする時点(t2f)もしくは前記第2のスイッチング素子がオンしている時点(t2n〜t2f;t12f,t12f’)に終了する。
この発明にかかるインバータの第1の態様によれば、第1のスイッチング素子がオフしてから第2のスイッチング素子をオンさせる前に側路用スイッチング素子をオンさせてダイオードのリカバリー電流の経路に抵抗を含ませることができるので、リカバリー電流を低減することができる。
この発明にかかるインバータの第2の態様によれば、ダイオードが設けられることなく、MOS電界効果トランジスタに寄生するダイオードにおけるリカバリー電流を低減することができる。
この発明にかかるインバータの第3の態様によれば、側路用スイッチング素子に流れる電流はリカバリー電流で足り、第2のスイッチング素子ではより大きな電流を流すことができるので、側路用スイッチングを小型化することができる。
この発明にかかるインバータの第4の態様によれば、第1のスイッチング素子がオフしてから第2のスイッチング素子をオンさせる前に側路用スイッチング素子をオンさせることができる。
この発明にかかるインバータ制御方法の第1の態様によれば、第1のスイッチング素子がオフしてから第2のスイッチング素子をオンさせる前にダイオードのリカバリー電流の経路に抵抗を含ませるので、リカバリー電流を低減することができる。
この発明にかかるインバータ制御方法の第2の態様によれば、抵抗に流れる電流はリカバリー電流で足り、第2のスイッチング素子ではより大きな電流を流すことができるので、抵抗を介しての導通を行うために用いる側路用スイッチングを小型化することができる。
図1はこの発明の一つの実施の形態にかかるインバータの構成を例示する回路図である。符号「+」が付記された第1入力端には第1電位が与えられ、符号「−」が付記された第2入力端には第2電位が与えられる。第2電位は第1電位よりも低い。以下、第1入力端と第2入力端とを合わせて入力端対と称することもある。
入力端対の間には複数のレグ、ここでは三本のレグが接続される。第1のレグは、出力端Uと、出力端Uを介して入力端対の間で直列に接続される、スイッチング素子たるMOS電界効果トランジスタQ1,Q2を有している。第2のレグは、出力端Vと、出力端Vを介して入力端対の間で直列に接続される、スイッチング素子たるMOS電界効果トランジスタQ3,Q4を有している。第3のレグは、出力端Wと、出力端Wを介して入力端対の間で直列に接続される、スイッチング素子たるMOS電界効果トランジスタQ5,Q6を有している。但し単相電力を出力する場合には、第1乃至第3のレグの内、いずれか二本で足りる。
交流負荷、ここではモータMが出力端U,V,Wに接続されており、これらからの交流電圧が引加される。当該交流電圧は、当該インバータにおけるMOS電界効果トランジスタQ1〜Q6のスイッチングにより、入力端対の間に印加される直流電圧を変換して生成される。
MOS電界効果トランジスタQ1〜Q6にはそれぞれ寄生ダイオードD1〜D6が並列接続される態様で存在し、いずれもアノードを第2入力端側に、カソードを第1入力端側に呈する。
第1のレグでは、MOS電界効果トランジスタQ2の一端たるドレインと他端たるソースとの間で直列に接続される抵抗R12と側路用スイッチング素子Q12が設けられている。ここでは側路用スイッチング素子Q12としてMOS電界効果トランジスタが採用されている。
同様にして、第2のレグでは、MOS電界効果トランジスタQ4のドレインとソースとの間で抵抗R14と側路用スイッチング素子たるMOS電界効果トランジスタQ14が設けられている。第3のレグでは、MOS電界効果トランジスタQ6のドレインとソースとの間で抵抗R16と側路用スイッチング素子たるMOS電界効果トランジスタQ16が設けられている。
このような構成を備えるインバータにおいては、MOS電界効果トランジスタQ1がオフしてからMOS電界効果トランジスタQ2がオンする前に、MOS電界効果トランジスタQ12をオンさせるスイッチング操作が可能である。このようなスイッチング操作が可能であるので、寄生ダイオードD1のリカバリー電流をMOS電界効果トランジスタQ2ではなく、MOS電界効果トランジスタQ12と抵抗R12とを有する側路に流すことができる。よってリカバリー電流がMOS電界効果トランジスタQ2に流れる場合と比較して、リカバリー電流を低減することができる。
しかも、リカバリー電流が流れた後にMOS電界効果トランジスタQ2がオンすれば、抵抗R12を有する側路よりもMOS電界効果トランジスタQ2が電流経路となるので、抵抗R12における導通損は小さくなる。また新たな電源を必要とすることもない。
MOS電界効果トランジスタQ12と抵抗R12との側路が奏する効果はMOS電界効果トランジスタQ1に寄生したダイオードD1のリカバリー電流を低減するものである。よってMOS電界効果トランジスタQ14及び抵抗R14、並びにMOS電界効果トランジスタQ16及び抵抗R16は第1のレグに対して奏功するものではない。換言すれば、一のレグに設けられる側路用スイッチング素子と抵抗とは、同一のレグにおけるリカバリー電流の低減に寄与するのであるから、本発明において必ずしも全てのレグに設けなければならないというものではない。
上述の記載では、スイッチング素子としてMOS電界効果トランジスタを例示し、これに寄生するダイオードに流れるリカバリ電流を低減する場合について説明した。これはダイオードが設けられることなく、MOS電界効果トランジスタに寄生するダイオードにおけるリカバリー電流を低減することができる。しかし本発明は、スイッチング素子として特に寄生ダイオードが顕著な場合に限定されない。スイッチング素子とは別途に環流ダイオードを設ける場合にも、その環流ダイオードのリカバリー電流を低減することができることは、上記の説明から当業者にとって明白である。スイッチング素子としてIGBT(絶縁ゲート型バイポーラトランジスタ)を採用してもよいし、通常のバイポーラトランジスタを採用してもよい。
側路用スイッチング素子は、それが並列に接続される対象となるスイッチング素子よりも電流容量が小さくてよい。側路用スイッチング素子に流れる電流はリカバリー電流で足り、それが並列に接続される対象となるスイッチング素子においてより大きな電流を流すことができるからである。よって側路用スイッチングは小型化できる。
また上述の記載では、側路用スイッチング素子としてMOS電界効果トランジスタを用いたため、これにも寄生ダイオードが存在し得る。しかし当該寄生ダイオードは本発明の奏功の前提でもないし、阻害要因でもない。側路用スイッチング素子としてIGBT等、他のトランジスタを採用してもよいし、トランジスタ以外のスイッチング素子を採用してもよい。
但し、側路用スイッチング素子として、他のスイッチング素子と同種のトランジスタを採用することは制御を容易とする観点から望ましい。
図2は第1のレグに着目してMOS電界効果トランジスタQ1,Q2,Q12のスイッチングを制御する構成を例示するブロック図である。ゲート信号生成手段3は、インバータのスイッチングを制御するために、通常、採用されるものであり、MOS電界効果トランジスタQ1,Q12の開閉をそれぞれ制御するゲート信号T1,T12を生成する。ゲート信号遅延手段はゲート信号T12を遅延させてゲート信号T2を生成する。ゲート信号T2はMOS電界効果トランジスタQ2の開閉を制御する。
図3はMOS電界効果トランジスタQ1,Q2,Q12のスイッチングのタイミングを示すタイミングチャートである。MOS電界効果トランジスタQ1,Q2の導通/非導通が入れ替わる際、MOS電界効果トランジスタQ1,Q2の両方がオフするデッドタイムが設けられる。
具体的には時刻t1fにおいて、それまで導通(on)していたMOS電界効果トランジスタQ1が非導通(off)する。そして時刻t1fよりも後の時刻t2nにおいて、それまで非導通であったMOS電界効果トランジスタQ2が導通する。その後、時刻t2fにおいてMOS電界効果トランジスタQ2が非導通し、更にその後の時刻t1nにおいてMOS電界効果トランジスタQ2が導通する。
MOS電界効果トランジスタQ12は時刻t1f,t2nの間の時刻t12nにおいて導通する。これにより、ダイオードD1のリカバリー電流はMOS電界効果トランジスタQ2にではなく、MOS電界効果トランジスタQ12及びこれと直列に接続された抵抗R12に流れ、その大きさが低減する。時刻t12nと時刻t2nの間の時間はリカバリー電流が十分に低減されるのに必要な時間(以下「リカバリー時間」と称する)を設定することができる。
一旦、MOS電界効果トランジスタQ2が導通すれば、抵抗R12が設けられた側路には電流が流れにくくなる。よって時刻t2n,t2fの間の時刻t12fでMOS電界効果トランジスタQ12を非導通にする。時刻t12fは時刻t2n,t2fの間、あるいは時刻t2fと一致してもよい。しかし、時刻t12fが時刻t2fよりも遅くなると抵抗R12に流れる電流で損失が発生してしまうので望ましくない。更に時刻t1n及びそれ以降となれば、第1レグに貫通電流も流れてしまうのでより望ましくない。
図2に示すようにMOS電界効果トランジスタQ12の開閉を制御するゲート信号T12を遅延させて、ゲート信号T2はMOS電界効果トランジスタQ2の開閉を制御するゲート信号T2を生成した場合、MOS電界効果トランジスタQ12を非導通にする時刻t12f’は時刻t2n,t2fの間に存在するので、本発明の実施の形態として好適である。当該遅延時間はリカバリー時間以上に設定する。
このようにMOS電界効果トランジスタQ1,Q12のスイッチングを制御するゲート信号T1,T12を生成する技術は、従来生成されていた、MOS電界効果トランジスタQ1,Q2のスイッチングを制御するゲート信号T1,T2のデッドタイムの幅を制御するだけで足りるので、ゲート信号生成手段3は容易に実現できる。即ち、ゲート信号T12の導通前のデッドタイムは、従来のゲート信号T2の導通前のデッドタイムよりも、リカバリー電流以上の時間で短くすればよい。ゲート信号T12が導通する期間の長さはインバータのスイッチングの態様によって決まるので、時刻t12f’も決まる。
以上のようにゲート信号生成手段3、ゲート信号遅延手段4を使用することにより、MOS電界効果トランジスタQ1がオフしてからMOS電界効果トランジスタQ2をオンさせる前にMOS電界効果トランジスタQ12をオンさせることができる。
上述の記載ではいわゆるローアーム側に側路を設けた構成を例示して説明したが、ハイアーム側に側路を設けてもよい。図4はハイアーム側に側路を設けた場合の構成を例示する回路図である。
図4において、第1のレグではMOS電界効果トランジスタQ1のドレインとソースとの間で直列に接続される抵抗R11と側路用スイッチング素子Q11が設けられている。第2のレグでは、MOS電界効果トランジスタQ3のドレインとソースとの間で抵抗R13と側路用スイッチング素子たるMOS電界効果トランジスタQ13が設けられている。第3のレグでは、MOS電界効果トランジスタQ5のドレインとソースとの間で抵抗R15と側路用スイッチング素子たるMOS電界効果トランジスタQ15が設けられている。
図4に示された構成では、MOS電界効果トランジスタQ2,Q4,Q6にそれぞれ寄生したダイオードD2,D4,D6のリカバリー電流を低減することができる。例えば第1のレグについて見れば、MOS電界効果トランジスタQ2がオフしてからMOS電界効果トランジスタQ1がオンする前に、MOS電界効果トランジスタQ11をオンさせるスイッチング操作を行う。このようなスイッチング操作により、寄生ダイオードD2のリカバリー電流をMOS電界効果トランジスタQ1ではなく、MOS電界効果トランジスタQ11と抵抗R11とを有する側路に流すことができる。第2のレグ及び第3のレグについても同様である。
もちろん、側路をハイアーム側とローアーム側の両方に設けてもよい。図5は、図1に示されたMOS電界効果トランジスタQ12,Q14,Q16及び抵抗R12,R14,R16、並びに図4に示されたMOS電界効果トランジスタQ11,Q13,Q15及び抵抗R11,R13,R15を備えた、即ちハイアーム側及びローアーム側の両方に側路を設けた場合のインバータの構成を例示する回路図である。この場合、ハイアーム側のスイッチング素子とローアーム側のスイッチング素子とについてのデッドタイムが多く必要となる。
D1〜D6 ダイオード
Q1〜Q6,Q11〜Q16 MOS電界効果トランジスタ
R11〜R16 抵抗
Q1〜Q6,Q11〜Q16 MOS電界効果トランジスタ
R11〜R16 抵抗
Claims (6)
- 第1電位が与えられる第1入力端(+)と、
前記第1電位よりも低い第2電位が与えられる第2入力端(−)と、
前記第1入力端と前記第2入力端の間に接続される複数のレグと
を備え、
前記レグの各々は、
出力端(U;V;W)と、
前記出力端を介して記第1入力端と前記第2入力端の間で直列に接続される、第1及び第2のスイッチング素子(Q1,Q2;Q3,Q4;Q5,Q6)と
を有し、
少なくとも一の前記レグにおいて、前記第1のスイッチング素子に並列に接続され、前記第1入力端側にカソードを、前記第2入力端側にアノードを、それぞれ呈するダイオード(D1〜D6)が存在し、
前記一の前記レグは
前記第2のスイッチング素子の一端と他端との間で直列に接続される、抵抗(R11〜R16)及び側路用スイッチング素子(Q11〜Q16)
を更に有するインバータ。 - 前記第1のスイッチング素子はMOS電界効果トランジスタであって、前記ダイオードは前記第1のスイッチング素子において寄生する、請求項1記載のインバータ。
- 前記側路用スイッチング素子は前記第2のスイッチング素子よりも電流容量が小さい、請求項1乃至請求項2のいずれか一つに記載のインバータ。
- 前記第2のスイッチング素子の開閉を制御する信号(T2)を、前記側路用スイッチング素子の開閉を制御する信号(T12)を遅延させて生成するゲート信号遅延回路(4)
を更に備える、請求項1乃至3のいずれか一つに記載のインバータ。 - 第1電位が与えられる第1入力端(+)と、
前記第1電位よりも低い第2電位が与えられる第2入力端(−)と、
前記第1入力端と前記第2入力端の間に接続される複数のレグと
を備え、
前記レグの各々は、
出力端(U;V;W)と、
前記出力端を介して記第1入力端と前記第2入力端の間で直列に接続される、第1及び第2のスイッチング素子(Q1,Q2;Q3,Q4;Q5,Q6)と
を有し、
少なくとも一の前記レグにおいて、前記第1のスイッチング素子に並列に接続され、前記第1入力端側にカソードを、前記第2入力端側にアノードを、それぞれ呈するダイオード(D1〜D6)が存在するインバータの動作を制御する方法であって、
前記一の前記レグにおいて、前記第1のスイッチング素子がオフして(t1f)から前記第2のスイッチング素子をオンさせる(t2n)前に前記第2のスイッチング素子の一端と他端との間を抵抗(R11〜R16)を介して導通する、インバータ制御方法。 - 前記抵抗を介しての前記第2のスイッチング素子の前記一端と前記他端との間の導通は、前記第2のスイッチング素子がオフする時点(t2f)もしくは前記第2のスイッチング素子がオンしている時点(t2n〜t2f;t12f,t12f’)に終了する、請求項5記載のインバータ制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006330674A JP2008148410A (ja) | 2006-12-07 | 2006-12-07 | インバータ及びインバータ制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006330674A JP2008148410A (ja) | 2006-12-07 | 2006-12-07 | インバータ及びインバータ制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008148410A true JP2008148410A (ja) | 2008-06-26 |
Family
ID=39607981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006330674A Pending JP2008148410A (ja) | 2006-12-07 | 2006-12-07 | インバータ及びインバータ制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008148410A (ja) |
-
2006
- 2006-12-07 JP JP2006330674A patent/JP2008148410A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AU2009101342A4 (en) | Method, circuit configuration, and bridge circuit | |
CN102347702B (zh) | 高效半桥直流到交流转换器 | |
JP3876914B2 (ja) | 多相インバータ及びその制御方法、並びに送風機及び多相電流出力システム | |
US8390241B2 (en) | Motor drive based on III-nitride devices | |
JP2006314154A (ja) | 電力変換器 | |
US10020731B2 (en) | Power switch circuit | |
JP6136011B2 (ja) | 半導体装置、および電力変換装置 | |
JP2007074858A (ja) | インバータ装置及び冷凍サイクル装置 | |
US6909620B2 (en) | Inverter configurations with shoot-through immunity | |
JPWO2018043367A1 (ja) | 電力変換システム | |
JP2002272125A (ja) | 電力変換器の制御装置 | |
JP4204534B2 (ja) | 電力変換装置 | |
US8994437B2 (en) | Semiconductor device and circuit for controlling potential of gate of insulated gate type switching device | |
JP2015208109A (ja) | 直流電源装置およびそれを用いた空気調和機 | |
JP4212546B2 (ja) | 電力変換装置 | |
JP2006223032A (ja) | スイッチング装置 | |
JP2008148410A (ja) | インバータ及びインバータ制御方法 | |
JP2010029019A (ja) | インバータ及びインバータ制御方法 | |
JP2005217774A (ja) | スイッチング回路 | |
JP2011041348A (ja) | 電力変換装置 | |
JP2007244183A (ja) | 単相倍電圧整流回路およびインバータ装置 | |
JP2019088078A (ja) | ドライバ回路および電力変換装置 | |
JP2006014549A (ja) | 双方向スイッチの駆動電源回路 | |
JP6370524B1 (ja) | ゲート駆動回路 | |
US6888328B2 (en) | Quasi bipolar topology for brushless motors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091019 |