JP2008147604A - 突起状バンプまたはボールを有する、封止されたリードフレームを特徴とする半導体デバイスパッケージ - Google Patents

突起状バンプまたはボールを有する、封止されたリードフレームを特徴とする半導体デバイスパッケージ Download PDF

Info

Publication number
JP2008147604A
JP2008147604A JP2007009845A JP2007009845A JP2008147604A JP 2008147604 A JP2008147604 A JP 2008147604A JP 2007009845 A JP2007009845 A JP 2007009845A JP 2007009845 A JP2007009845 A JP 2007009845A JP 2008147604 A JP2008147604 A JP 2008147604A
Authority
JP
Japan
Prior art keywords
die
package
lead
present
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007009845A
Other languages
English (en)
Inventor
James Harnden
ジェイムス ハーンデン
Richard K Williams
リチャード ケイ． ウィリアムス
Anthony Chia
アンソニー チア
Teng Hui
テン フイ
Hongbo Yang
ホンボ ヤン
Zhou Ming
チョウ ミン
Anthony C Tsui
アンソニー シー． ツイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GEM Services Inc USA
Original Assignee
GEM Services Inc USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GEM Services Inc USA filed Critical GEM Services Inc USA
Publication of JP2008147604A publication Critical patent/JP2008147604A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】突起状バンプまたはボールを有する、封止されたリードフレームを特徴とする半導体デバイスパッケージを提供する。
【解決手段】導電性バンプまたはボール２０６を介して、支持されたダイ２０２と電気的に導通するリードフレームを特徴とする半導体デバイスパッケージ２００に関する。独立したダイパッド、およびダイパッドの縁部と、隣接する非一体化リードまたはピンとの間の水平方向の分離の必要性をなくすことにより、バンプ・オン・リードフレームプロセスにより製造されたパッケージの態様は、パッケージ専有面積におけるダイの利用可能なスペースを増大させ、多数のダイおよび/または多数の受動素子が、ダイパッドによって従来使われていたパッケージ内のスペースを占有することも可能にし得る。その結果、JEDECが指定する従来の小さな専有面積における完全なサブシステムに必要なダイと技術の組合せを可能にする。
【選択図】図２

Description

本発明は、突起状バンプまたはボールを有する、封止されたリードフレームを特徴とする半導体デバイスパッケージに関する。
発明の背景
図1は、半導体デバイスを収容する従来のパッケージ100の単純化した平面図を示す。具体的には、半導体ダイ102はリードフレーム106の一部を形成するダイパッド104上に支持されている。リードフレーム106はダイパッド104と一体化しておらず、かつリードフレーム106を封止するパッケージ100のプラスチックボディ110から外部へ伸びるリード108も含む。ダイパッド104に近接するリード108の端部は、ボンドワイヤ（bond wire）114の一端部を収納するように構成されたリードボンドパッド（lead bondpad）109を含む。ボンドワイヤ114はパッケージングされたダイ102の表面102aから伸びて、非一体化リード112との電気的接触を提供する。
図1に示す従来のパッケージデザインの一つの特性は、スペースの有効利用である。具体的には、所与の専有面積（すなわち、x-ｙ平面における寸法）を占めるパッケージが、可能な限り大きな面積を有するダイを収容することが望ましい。このことは、パッケージが可能な限り少ないスペースを使うことを可能にし、これはラップトップコンピュータ、携帯電話、または携帯情報端末（PDA）等の携帯用途に用いられるパッケージにとって特に重要な考慮すべき事柄である。
スペースの有効利用を最大限にする、図1の従来のパッケージに対する代替的な方法は、プリント配線基板（PCB）に対する直接的な「チップスケール（chip scale）」取付けである。この方法は、ダイと銅のリードフレームとの間への何らかの形態の導電性バンプまたはボールを用いた、リードフレーム上へのダイの直接的マウントを用いる。そして、その部分は、ソフトソルダーリフロー（soft solder reflow）を用いて、ボールまたはバンプを介してPCBの銅ランド上に直接マウントされる。以後、ボールまたはバンプを有するダイまたはリードフレームは、バンプ（またはボール）・オン・リードフレーム（Bump（or Ball）on Leadframe）（BOL）プロセスと呼ぶことにする。
バンププロセスを用いる場合、バンプは一般にダイ上に形成されるが、ダイは、まだウェーハの形態のままである。バンプは通常、マスクおよびフォトレジストを利用する金属めっきおよび/またはスパッタリングプロセスを用いて形成される。ウェーハのバンピングは、ウェーハを製造するメーカー、メーカー後のプロセスを専門とする第三者の下請け業者、あるいはパッケージングを行う下請け業者が行い得る。
ボールは、ボールを形成するのに用いる手法および組立て順序により、リードフレーム上またはダイ上のどちらにあってもよい。ボールは一般的に、ダイの製造後に多くの手法を用いて形成される。一つの手法は、金または銅のワイヤをボールボンディングした後ワイヤを切り取ることであり、これは、ウェーハ形態のダイ上で行うことができ、またはリードフレーム上で、ダイ上のボンドパッド位置のミラーイメージに一致するパターンで行うことができる。ボールを形成する代替の手法は、はんだ液滴、または、全てが当業界において一般的であり、このプロセスに対して特定の用途を有するため「ボール」として集合的に公知の他のものを含む。
そのサイズ効率にもかかわらず、「チップスケール」アプローチは、いくつかの不利な点を提供する可能性がある。一つは、ダイは、シリコンに組み込まれた、またはシリコン上に堆積した自然の保護物に優る物理的または密封した保護物を有さないということである。現在のチップスケールプロセスは、高さが0.3mmのボールまたはバンプを使用するため、何らかの形態のプラスチックのアンダーフィルを、ダイとマウント基板との間の領域を保護するために用いることができる。しかし、PC基板への多数の接触物と、バンプ材料との間の物理的隔離の不足によりさらに制限されている。この隔離の不足により、シリコン、ボール/バンプ材料、銅ランド、およびソフトソルダーマウント媒介物の間の異なる膨張/収縮係数でのダイの処理温度範囲に対する熱的不整合に関連する問題が引き起こされ得る。
「チップスケール」デザインに関する他の2つの不利点は、ボールの間隔（ピッチ）およびボールのサイズが、PCBのデザインルールに適合しなければならないということである。しかし、それらのPCBのデザインルールは、多くの場合、特定のダイのピッチに合致させるという要求よりも、低いコストによって決まる。従って、チップスケールボールの現在の標準規格は0.3mm径であるが、ダイのレイアウトを外部のPC基板のレイアウトルールに強制的に準拠させると、ダイ上のシリコン領域の効率的利用が低減され、コスト増につながることになる。
従って当技術分野においては、使用可能なスペースの高度に効率的な利用を実行すると共に、チップスケールパッケージングの多くの利点を提供し、かつマルチダイアセンブリ（multi-die assembly）を可能にする半導体デバイスパッケージに対する要求がある。なお、特許文献1は、リード端グリッド・アレイ半導体パッケージを形成している長さによってグループに分類される複数のリードを有するグリッド・アレイ・タイプ・リードフレームに関する。リードは各リード端に伸び、そして、それぞれ中に、少なくとも一つの異なる面の方位-変換リード部分および／または少なくとも一つの同一面の方位-変換リード部分は、少なくとも一つの曲げ加工部によって形成され、それによってリード端がグリッド・アレイ中に配置される。特許文献1はグリッド・アレイ・タイプ・リードフレームを使用しているリード端グリッド・アレイ半導体パッケージを含有し、それは領域内の半導体チップのそれと同じぐらい小さいかまたは類似であり、一方で隣り合うものからは遠く隔てられているが、領域あたりより多い数グリッドアレイを形成するような方法でリード端が一方の面に配列される。
米国特許第5,866,939号
本発明は、突起状バンプまたはボールを有する、封止されたリードフレームを特徴とする半導体デバイスパッケージを提供することを課題とする。
発明の簡単な概要
本発明の態様は、リードフレーム上に支持されたダイに接触する突起状バンプまたはボールを有する封止されたリードフレームを特徴とする半導体デバイスパッケージに関する。独立したダイパッド、およびダイパッドの縁部と、隣接する非一体化リードまたはピンとの間の水平方向の隔離に対する必要性をなくすことにより、本発明によるパッケージの態様は、所与のパッケージ専有面積におけるダイの使用可能なスペースを増大させる。本発明の態様は、多数のダイおよび/または多数の受動素子が、従来はダイパッドによって使われていた領域を占有することも可能にし得る。その結果、JEDECが指定する従来の小さな専有面積における完全なサブシステムに必要なダイと手法の組合せを可能にするフレキシブルなパッケージングプロセスがもたらされる。
本発明によるパッケージの態様は、プラスチックパッケージボディ内に封止されたダイと、同じくプラスチックパッケージボディ内に封止された導電性突起、すなわちダイに重なるリードボンドパッドの一部を介して、ダイと電気的に導通するリードボンドパッドを含むリードフレームとを含む。
本発明による、ダイをパッケージングする方法の態様は、導電性突起を介してリードフレームの導電性リードボンドパッドと接触するダイを設ける工程と、ダイおよびリードボンドパッドをプラスチックパッケージボディ内に封止する工程とを含む。
本発明のこれらおよび他の態様、ならびにその特徴およびいくつかの可能性のある利点は、以下の文章および添付の図面を伴って詳細に説明されている。
本発明（１）は、
プラスチックパッケージボディ内に封止されているダイと、
同じくプラスチックパッケージボディ内に封止されている導電性突起部、すなわちダイに重なるリードボンドパッド（lead bondpad）の一部を介してダイと電気的に導通するリードボンドパッドを含むリードフレームとを含む、パッケージである。
本発明（２）は、突起部が、ダイの表面から伸びるバンプまたはボールを含む、本発明(1)のパッケージである。
本発明（３）は、突起部がボンドパッドから伸びるバンプまたはボールを含む、本発明(1)のパッケージである。
本発明（４）は、突起部がソルダーボールを含む、本発明(1)のパッケージである。
本発明（５）は、突起部が、サーモソニック溶接されたボールを含む、本発明(1)のパッケージである。
本発明（６）は、リードフレームが、ダイに重なるタイバーをさらに含む、本発明(1)のパッケージである。
本発明（７）は、同じくプラスチックパッケージボディ内に封止され、かつタイバーとダイとの間の電気的導通を可能にする第2の導電性突起部をさらに含む、本発明(6)のパッケージである。
本発明（８）は、第2のダイをさらに含む、本発明(1)のパッケージである。
本発明（９）は、第2のダイが導電性突起部上のダイによって支持される、本発明(8)のパッケージである。
本発明（１０）は、リードフレームが、同じくプラスチックパッケージボディ内に封止されている第2の導電性突起部、すなわち第2のダイに重なる第2のリードボンドパッドの一部を介して第2のダイと電気的に導通する第2のリードボンドパッドをさらに含む、本発明(8)のパッケージである。
本発明（１１）は、ダイおよび第2のダイに重なるタイバーをさらに含む、本発明(8)のパッケージである。
本発明（１２）は、ダイと第2のダイとがタイバーの同じ面に配置されている、本発明(11)のパッケージである。
本発明（１３）は、ダイと第2のダイとがタイバーの対向面に配置されている、本発明(11)のパッケージである。
本発明（１４）は、ダイおよび第2のダイが、追加的な導電性突起部を介してタイバーと電気的に導通している、本発明(11)のパッケージである。
本発明（１５）は、第2のダイがダイパッド上に支持されている、本発明(8)のパッケージである。
本発明（１６）は、ダイをパッケージングする方法であって、
導電性突起部を介してリードフレームの導電性リードボンドパッドと接触するダイを設ける工程；および
ダイおよびリードボンドパッドをプラスチックパッケージボディ内に封止する工程を含む方法である。
本発明（１７）は、リードボンドパッドと一体化したリードがプラスチックパッケージボディの外に伸びている、本発明(16)の方法である。
本発明（１８）は、ダイが導電性突起部を備えている、本発明(16)の方法である。
本発明（１９）は、リードフレームが導電性突起部を備えている、本発明(16)の方法である。
本発明（２０）は、リードフレームが、ダイに重なるタイバーをさらに備えている、本発明(16)の方法である。
本発明により、突起状バンプまたはボールを有する、封止されたリードフレームを特徴とする半導体デバイスパッケージが提供された。
発明の詳細な説明
本発明の態様は、リードフレーム上に支持されたダイに接触する突起状バンプまたはボールを有する、封止されたリードフレームを特徴とする半導体デバイスパッケージに関する。独立したダイパッド、およびダイパッドの縁部と、隣接する非一体化リードまたはピンとの間の水平方向の隔離に対する必要性をなくすことにより、本発明によるパッケージの態様は、所与のパッケージの専有面積におけるダイの使用可能なスペースを増大させる。本発明の態様は、多数のダイおよび/または多数の受動素子が、従来はダイパッドによって使われていた領域を占有することも可能にし得る。その結果、JEDECが指定する従来の小さな専有面積における完全なサブシステムに必要なダイと手法の組合せを可能にするフレキシブルなパッケージングプロセスがもたらされる。
本発明による態様は、従来のリード形パッケージの場合と同様に、ダイをリードフレームのダイパッド部分に付着させない状態で、ダイを直接支持するリードを有するチップスケールパッケージと同様に、ダイに接触しているボールまたはバンプを用いる。封止はダイを周囲環境に曝すことを妨げ、このことは、ダイとリードボンドパッドとの間の領域を充填するコストのかかるプロセスの必要性をなくす。本発明による態様はまた、ダイのレイアウトを、多くの場合ダイのサイズを犠牲にして、PCBに直接取付けることができるパッドピッチを要するチップスケールのデザインルールに準拠させなければならないのではなく、ダイのデザインルールに従って小型化することも可能にする。
本発明の態様に従ってパッケージングしたダイと、「チップスケール」ダイとの間の一つの違いは、ダイ上のパッド間隔をPCBのレイアウトルールを満たすように配置しなくてもよいということである。加えて、取付けおよび電気信号に用いられるボールまたはバンプは、JEDECが登録したピッチおよび高さの要件に適合する必要はない。実際には、リードフレームにマウントして封止する場合、PCBに直接取付ける場合に用いられる高さの数分の一までバンプ/ボールの高さを低下させることが望ましくなる。
本発明による態様により、ボール/バンプを従来のチップスケールパッケージングの場合よりも小さくすることができ、このことは、ダイ上のより小さな接触パッドを可能にし、さらにダイのサイズの低減に寄与する。パッケージ内でより低いプロファイルのバンプを用いることは、所与のパッケージ内でのわずかにより大きいダイを可能にし、パッケージの高さを増すことなく、多数のダイを積層できるようにもする。
本発明による態様のボールまたはバンプは、従来のボンドワイヤよりも大きい径、ならびにより短い電気的および熱的接合を提供し得る。このことは、ダイとパッケージのリードとの間の、より低い電気的および熱的抵抗をもたらすと共に、円形の側部断面を有する従来のボンドワイヤよりも少ない浮遊インダクタンスおよび浮遊静電容量を付加する。
図1に示す従来のボンドワイヤ接続J字型リードダイアセンブリの上面図に示すように、各側部において、ダイパッド104は、隔離領域120により、リード108のリードボンドパッド109から隔離されている。この隔離領域はパッケージのサイズが縮小しても縮小せず、このことはパッケージのサイズが減少した場合でも、隔離領域が専有面積の大きな割合を占めることを意味する。
対照的に、図1と同じ外側寸法を有するが、本発明の態様によるバンプ・オン・リードフレーム（BOL）アセンブリプロセスを利用するパッケージにおいては、任意のパッケージの既存の専有面積内に収容されたダイのサイズを、最小の、一般に使用可能なJ字型リードパッケージにおいて、2倍程度増加させることができる。具体的には、本発明によるパッケージの態様は、ダイに対して従来のボンドワイヤ接続を用いた場合に独立したピンを隔離するために別に使われる、ダイパッドとリード上のボンドポスト（bond post）との間の無駄なスペースに対する必要性をなくす。さらに、本発明の態様によるBOL取付けは、ダイがリードの「ボンディングヘッダ（bonding header）」部分に重なるようにすることができ、このことは、最大ダイサイズ/パッケージ専有面積効率をさらに高める。
本発明によるパッケージデザインの様々な態様を、残りの図面で説明する。いくつかの図面においてダイを封止するプラスチックパッケージボディは、図を簡略化するために概略で示されているか、または完全に省略している場合がある。
図2Aは、本発明によるパッケージの態様の単純化した斜視図を示す。図2Bは、図2Aのパッケージの態様の単純化した断面図を示す。プラスチック射出成形パッケージボディは、図を明確にするために、図2Aから省かれている。図2A、図2Bに示すBOLダイ/リードフレーム配置を利用するパッケージ200において、ダイ202とリード201のリードボンドパッド204とは重なっており、その電気的接続は、バンプまたはボール206を介して垂直方向に形成されている。
図2A、図2Bに示す構成において、マトリックスタイバー205は、リードのトリミングおよびフォーミング工程中に、封止されたパッケージをリードフレームマトリックス（図2A、図2Bには図示せず）に接続するのに用いられる。以下に説明するように、および後の図面に示すように、他の態様において、タイバーは信号ルーティング等の追加的な機能を呈してもよく、実例説明したより複雑なダイ構成においては、従来のダイパッドのような機能を呈してもよい。
J字型リードパッケージデザインと併せて本発明の態様によるバンプ・オン・リードフレーム（BOL）プロセスを利用することにより、ダイがパッケージの専有面積の85％程度を占めるパッケージを実現することができる。さらに、外側の形態（すなわち、逆カモメ翼（reverse-gull wing）リード形状およびボディノッチ）および図2Bの断面に示すJ字型リード式パッケージの寸法を採用すると、高さおよび専有面積の不利な点が最小化され、上述したようないくつかの利益に加えて、最小限の浮遊インダクタンスおよび浮遊静電容量を付加する低い電気抵抗および熱抵抗のパッケージに、マルチダイおよびマルチテクノロジーダイを封止する機会が与えられる。
従来のチップスケールアプローチにおいて、本来ダイは、その専有面積の100％を占めていた。しかし、ダイのサイズは、外部のレイアウトルールを満たすためにダイのデザインルールを変更する必要性によって影響を受ける可能性がある。対照的に、本発明によるパッケージング技術の態様を利用すると、リードフレームは、ダイの最適化されたデザインルールと、PCBの最適化されたデザインルールとを変換する媒介手段として機能することができ、そのためPCBの最適化されたデザインルールは悪影響を受けない。
さらに本発明による態様はまた、電気的ルーティングオプション、またはパッケージのための追加的な機能的可能性を開く他のコンポーネントもしくは特徴を提供することもできる。例えば、図2A、図2Bに示す特定の態様において、タイバーはダイと電気的に接触しておらず、いかなる電気的機能もなく、マトリックスからのリードのトリミング中およびJ字型リードのフォーミング中に、封止されたパッケージに対して純粋に物理的な支持を提供する。
対照的に図3A、図3Bに示し、記載した本発明の代替的態様において、マトリックスタイバーは電気的機能を実行する。具体的には、図3Aは本発明によるパッケージ300の代替的態様の単純化した斜視図を示す。図3Bは、図3Aのパッケージの態様の単純化した断面図を示す。ここでも、説明のためにプラスチック射出成形パッケージボディは図3Aから省かれている。
図3A、図3Bの態様において、タイバー305はダイ302の表面303上に配置された2つ以上の電気的ノードのための短絡バーになる。そして、ボールまたはバンプ306は、入力ノード、出力ノード、およびパワーノード（power node）を、ダイの周辺部のリード301に接続するのに用いられる。リードフレームのマトリックスがスタンピングによって形成されても、またはエッチングによって形成されても、マトリックスタイバーはリードと本質的に同一平面にあり、そのため同じ高さのボールまたはバンプは、平坦なリードボンドヘッダおよびタイバーに容易に取付けられる。
ここまで、本発明を単一のタイバーを有するパッケージと共に説明してきたが、本発明による態様はそのように限定されない。例えば図4Aは、本発明によるパッケージ400の代替的態様の単純化した斜視図を示す。図4Bは、図4Aのパッケージの態様の単純化した平面図を示す。図4Cは、線4B-4B’に沿った図4Bのパッケージの単純化した断面図を示す。これらの図および後に続く全ての図において、プラスチックパッケージボディの輪郭は、図を簡単にするために点線で示してある。
12のリードフレーム402を有するこのTSOP-12JWパッケージ400は、本発明の態様によるバンプ403・オン・リードフレーム（BOL）プロセスが、パッケージの外部寸法を変えることなく多数のリード付きおよびリードレスのパッケージを製造するのに適用できることを示している。このような態様は、ダイのサイズ、ボンドワイヤの抵抗、および最も標準的なボンドワイヤ接続製品の熱的性能を改善することができる。図4A〜図4Cの具体的な態様において、マトリックスタイバーは2つの別々のバー404に分けられている。2つのマトリックスタイバーは、2つの独立した電気的ノードを相互接続するのに用いることができる。
図5Aは、本発明によるパッケージの別の態様の単純化した平面図を示す。図5Bは、線5A-5A’に沿った図5Aのパッケージの単純化した断面図を示す。図5A、図5Bに示すパッケージ500において、2つのダイ502および504がリードフレーム508の一方の面上のバンプまたはボール506によって付着され、かつBOL取付けによって共通の中心パッド/マトリックスタイバー510に相互接続されている。
図6Aは、本発明によるパッケージのさらに別のの態様の単純化した平面図を示す。図6Bは、線6C-6C’に沿った図6Aのパッケージの単純化した断面図を示す。図6A、図6Bに示すパッケージ600においては別のデュアルダイ構成が図示されている。具体的には、この態様においてダイ602および604はリードフレーム606の両面に付着され、かつ共通の中心パッド/マトリックスタイバー608の各面に付着されたBOLである。ここで、ダイ602および604の各々を付着させるのに用いられるBOLプロセスは、取付け温度で異なるため、第1のダイは、第2のダイの取付け中に劣化しない。例えば第1のダイは、サーモソニック溶接で形成された金ボールを用いて取付けることができ、第2のダイはダイの上に予め形成されたバンプを用いることができ、ソフトソルダーリフロー（低温プロセス）を用いてリードフレームに取付けることができる。
図7Aは、本発明によるパッケージのまた別の態様の単純化した平面図を示す。図7Bは、線7A-7A’に沿った図7Aのパッケージの単純化した断面図を示す。パッケージ700のこの構成において、2つのダイ702はリード704、およびダイ702上の電気的ノードを相互接続するマトリックスタイバー706に同時に取付けることができる。
大部分の2ダイパッケージ製品は、2つの同じダイを収容するデュアルバージョンである。図7A、図7Bの態様において、マルチダイパッケージ構造は2つの同一のダイまたは2つの異なるダイを含むことができる。
さらに、図7A、図7Bの態様は、2つの異なる技術からなるダイを用いることも可能にし得る。例えば、マトリックスタイバーによって提供された低インピーダンスかつ低浮遊インダクタンスの相互接続は、DMOS面または同様技術等の、超高速個別ダイを駆動する超高速パルス幅変調（PWM）ダイのような特定の製品にとって、特に有利になり得る。そのようなパッケージアプリケーションは、2つのダイの間の低インピーダンス相互接続および非常に低い浮遊インダクタンスを特徴とする新たなダイ構成およびアセンブリ方法を推進する。PWM周波数は、PWMパルスをフィルタリングしてクリーンなDC電圧に戻すのに用いられる受動コンポーネント、すなわちキャパシタおよびインダクタのサイズを低減するために、直ちに十分に高い周波数になる。しかし同時に、その高い周波数は、ダイを別々にパッケージングし、それらを1つのPCB上で相互接続する可能性を排除することになるであろう。本発明による態様は、この問題を解決する。
図8Aは、本発明の態様による、よりいっそう複雑なパッケージ構造の単純化した平面図を示す。図8Bは、線8C-8C’に沿った図8Aのパッケージ800の単純化した断面図を示す。図8A、図8Bの代替的な態様は、2つのフルサイズのダイ802を同じパッケージの専有面積内に収容できる。これらのJ字型リードパッケージにおけるリード806の数は、6〜14の範囲とすることができ、このアプローチは、単一ダイパッケージよりも小さいPC基板専有面積を占めるデュアルダイパッケージをもたらす能力を与える。例えば、低（電圧）ドロップアウトレギュレータ（LDO）のようないくつかの製品においては、多くの場合2つ以上のダイが一緒に用いられ、それらのダイの唯一の違いは、出力するようにプログラムされている電圧である。このような用途において本発明の態様によるデュアルダイパッケージは、独立したリードに取り出されるダイの出力を除いて、2つのダイ上の全てのピンが共に結合されているように有利に構成することができる。
ダイが既存のアセンブリラインで実行するプロセス中にパッケージングされる限り、マトリックスタイバーは、トリミングおよびフォーミング工程の次のマトリックス状態のパッケージの自動処理を可能にするのに用いられるであろう。しかし、それらのタイバーは、他に能動ダイまたは受動パッケージコンポーネントに割り当てることができるスペースを占める必要はない。
例えば、図9Aは本発明によるパッケージ900の別の態様の単純化した平面図を示す。図9Bは、線9A-9A’に沿った図9Aのパッケージの単純化した断面図を示す。図9Aおよび図9Bのパッケージ900は、何らかの電気的機能に対してマトリックスタイバー902を用いないオプションを提供する。具体的には、小さなダイ904は、高温ソルダーリフローまたはサーモソニック溶接ボールプロセスのいずれかを用いてより大きなダイ906に付着され、その後2つのダイ904および906は、低温ソルダーリフロープロセスを用いてバンプまたはボール907を介してリードフレーム908に取付けられる。図9A、図9Bの具体的な態様において、マトリックスタイバー902は、射出成形プラスチック912内に固定されたリード910と一体化している。
図10Aは、本発明によるパッケージ1000の別の態様の単純化した平面図を示す。図10Bは、線10M-10M’に沿った図10Aのパッケージの単純化した断面図を示す。図10Aおよび図10Bの態様のパッケージ1000は、図9A、図9Bに示す態様と同じタイプであるが、より多いピン数のパッケージを有するマルチダイアセンブリを示す。図10A、図10Bの具体的な態様において、マトリックスタイバー1002は射出成形プラスチック1004内に固定されている。
これまでの態様で説明したアセンブリの方法および構成は、Jクワッド（J-Quad）パッケージに用いることができる。さらに、Jクワッドパッケージによって提供される余分なスペースおよびピンにより、それらが他の特徴を示すことも可能にし得る。
例えば図11Aは、本発明によるパッケージ1100の代替的な態様の単純化した斜視図を示す。図11Bは、図11Aのパッケージの態様の単純化した平面図を示す。図11Cは、線11B-11B’に沿った図11Bのパッケージの単純化した断面図を示す。図11A〜図11Cは、多様なピン数および様々なダイサイズオプションを提供する別の一連の小J字型リードパッケージの態様を説明するものである。図11Aにおいて、4×4mmクワッド-24Jパッケージ1100は、単純な単一ダイの構成を示す。
従来のボンドワイヤクワッドは、ダイボンディングおよびワイヤボンディングの間、ダイパッドを支持するために、および封止後、リードのトリミングおよびフォーミングプロセス工程中にパッケージを支持するために、四隅の各々にマトリックスタイバーを有する。図11A〜図11CのJ字型リードの例に示すように、クワッドJ字型リードパッケージのBOLバージョンは、同じ仕様を維持することができる。このような態様において、マトリックスタイバーは従来のダイパッドを支持しておらず、開かれた正方形となっている。図11A〜図11Cの態様の開かれた構造は、成形材料を、本発明の態様に従ってマウントされたBOLであるダイの上部を覆うように、より均一に流すことを可能にする。
図11A〜図11Cに示す態様において、従来のダイパッドを設けないことにより、一つまたは複数の第2のダイを、第1のダイ上にダイマウントパッドを形成する再配分金属層（redistribution metal layer）を用いて第1のダイに直接付けることができる領域も生成される。このようなダイマウントパッドは、図10A、図10Bの態様に示すように、バンプされた第2のダイを収容することができる。
これまで説明した態様は従来のダイパッド要素を回避したが、このことは本発明に必要ではない。ダイパッドの包含は、ダイに付着したBOLと、（垂直導通DMOSダイ等の）両面への電気的接続を有するダイとを組合わせる多くの可能なパッケージング構成に門戸を開き、あるいは他の理由により、変動するダイの厚さをカバーするためにフレキシブルなボンディングを必要とする。
例えば、図12Aは本発明によるパッケージの代替的な態様の単純化した平面図を示す。図12Bは、線12A-12A’に沿った図12Aのパッケージの単純化した断面図を示す。図12Cは、線12B-12B’に沿った図12Aのパッケージの単純化した断面図を示す。
図12A〜図12Cの態様は、クワッド型パッケージにより生じたより大きなパッケージピン数および追加的なダイスペースを伴って実現することができる、より複雑なダイの組合せを示す。具体的には、図12A〜図12Cのパッケージ1200において、上部のダイはMosfet1202であり、Mosfetは、従来のクワッドJ字型リード製品と同様に、下方に配置されたダイパッド1204に付着されている。Mosfetのゲートコンタクト1211との電気的導通は、従来の5ミルのアルミニウム製ボンドワイヤ1212を用いて確立され、Mosfetのソースコンタクト1208との電気的導通は、扁平なアルミニウム製リボンボンディング1210を用いて確立されている。2006年11月14日に提出された同時係属中の米国特許出願第11/559,819号は、このようなリボンボンディングについて詳細に記述しており、その全体が参照として本明細書に組み入れられる。
このダイの取付けが完了するとマトリックスは逆にされ、下方のダイ1214は、本発明の態様による低温BOL取付け手法を用いてバンプ1216に付着される。これまでのBOL取付けにおいて、BOLが取付けられたダイはMosfetを支持するダイパッドと接触していない。この場合、ダイパッドおよび下方のダイは、射出成形プロセス中に、成形材料が空隙なく隙間を充填しなければならない2つの大きなプレートを形成する。このため、このBOL取付けのために選択されるバンプまたはボールは、隙間に流れるプラスチックのためにより多くの空間を形成するように、より大きなサイズになる。
本発明の態様によるより複雑なダイ積層体のパッケージングは、取付けの順序およびそのような取付けに用いられる技術に関してさらなる配慮を必要とすることがある。これまでに説明したマルチダイ構成は、適合したリフロー温度を有するようにデザインされたソフトソルダー材料を用いることができるため、プロセスにおける各工程が、それまでの工程を劣化させることはない。
高信頼性のバンプまたはボール取付けをもたらし得る多くの技術、ならびにソフトソルダーに対する様々なリフロー温度がある。それらの技術の中で有望なものは、これまで、金や銅のワイヤをボールボンディングするのに用いられていた知識や装置を利用するものである。そのような場合、サーモソニック溶接プロセスはボール接合を作るのに用いられ、ワイヤはその後簡単に切断される。このことは、まだウェーハ形態である間、またはリードフレーム上にある間に、ウェーハ表面全体にボールを作り出すのに用いることができる。そして、次の取付けは、接触部に金または銅のボールを有するダイのための従来のソフトソルダーリフローとすることができる。または、ダイは、リードフレーム上に形成されたボールの上に配置されたフリップチップとすることができ、もう一つのサーモソニック接合は、全てのボールをダイに同時に付着させることができる。現在このオプションは、限られた数のボール取付けを有するダイのためだけにある。しかし、サーモソニックボンディングは溶接プロセスであり、後のソフトソルダー温度に全く影響されないため、有用な手段を提供する。従って、本発明の目的は、それまでのプロセスを劣化させることがないように各取付けプロセスを選択することであり、このことは製品の電気的要件に適合するであろう。
図13Aは、本発明による複雑なマルチダイパッケージ1300の別の代替的態様の単純化した平面図を示す。図13Bは、線13B-13B’に沿った図13Aのパッケージの単純化した断面図を示す。図13Cは、線13A-13A’に沿った図13Aのパッケージの単純化した断面図を示す。図13A〜図13Cのパッケージ1300は、2つのパッケージングされたダイ1302および1304の各々が、BOL取付けの場合に導電性バンプまたはボール1310を対向端部に配置した状態で、それぞれリードボンドパッド1306および1308に電気的に導通していることを除いて、これまでの態様に用いられた構成と同様の、本発明によるデュアルダイBOL構成を示す。結果的に、図13A〜図13Cに示すクワッドパッケージは本質的に、2つの別々のダイ1302および1304を互いに対して90°の方向に配置した状態の、単一の専有面積内の2つのパッケージになる。図13A〜図13Cに示す構成において、スペースは節約され、ダイは所要の電気的または機能的関係を伴うことなく、別個に独立している。
図14Aは、本発明による複雑なマルチダイパッケージ1400の別の代替的な態様の単純化した平面図を示す。図14Bは、線14A-14A’に沿った図14Aのパッケージの単純化した断面図を示す。図14Cは、線14B-14B’に沿った図14Aのパッケージの単純化した断面図を示す。図14A〜図14Cのパッケージ1400は、ダイ1404が、導電性バンプまたはボール1410を対向端部に配置した状態のBOL取付けのためのリードボンドパッドを有することを除いて、これまでの態様に用いられた構成と同様のデュアルダイBOL構成を示す。第2のダイ1402は、エポキシダイ付着材を用いてダイ1404の裏面にマウントされたフリップチップである。
第2のダイ1402への電気的接触は、ダイ上の各接触パッド、およびダイ1404のBOL取付けに用いられない2つの面上のリードの各々に取付けられた従来の2ミルの金のボンドワイヤを介して1404に付着することにより確立される。図14A〜図14Cの構成においてスペースは節約され、ダイは電気的に遮断するエポキシをダイ1402のダイ1404への取付けに用いても、電気的に分離され、独立している。導電性（すなわち、銀をドープした）エポキシを、ダイ1402をダイ1404に取付けるのに用いた場合、ダイ1402および1404は、両方の裏面上の共通の基板接続部を共有することになる。
上記の説明は、ここまではリード式パッケージの製造に焦点を合わせてきたが、本発明は、この特定のパッケージのタイプに限定されない。また、本発明の代替的態様によるBOL手法は、ピンの形態の外部接続部を有するもの、およびQFN、DFN、SONおよびPowerPAKパッケージ等の「リードレス」パッケージを含む他のタイプのパッケージの製造にも適用可能である。そのような代替的態様を包含するために、本明細書において、「リード」および「リードボンドパッド」という用語を用いる場合、パッケージボディから伸びてパッケージ内に収容されたダイと電気的導通を確立する任意の導電性構成要素を指すものと理解すべきである。
上述したことは具体的な態様の全体の説明であるが、様々な変更、代替的構造および等価物を用いてもよい。そのため、上記の説明および図は、添付の特許請求の範囲によって定義される本発明の範囲を限定するものとみなされるべきではない。
半導体デバイス用の従来のパッケージの実施例の単純化した平面図を示す。 図2Aは、本発明によるパッケージの態様の（射出成形プラスチック封止体なしの）単純化した斜視図を示す。図2Bは、図2Aのパッケージの態様の単純化した断面図を示す。 図3Aは、本発明によるパッケージの態様の単純化した斜視図を示す。図3Bは、図3Aのパッケージの態様の単純化した断面図を示す。 図4Aは、本発明によるパッケージの代替的な態様の単純化した斜視図を示す。図４Bは、図4Aのパッケージの態様の単純化した平面図を示す。図４Cは、線4B-4B’に沿った図4Bのパッケージの単純化した断面図を示す。 図5Aは、本発明によるパッケージの別の態様の単純化した平面図を示す。図5Bは、線5A-5A’に沿った図5Aのパッケージの単純化した断面図を示す。 図6Aは、本発明によるパッケージの他の態様の単純化した平面図を示す。図6Bは、線6C-6C’に沿った図6Aのパッケージの単純化した断面図を示す。 図7Aは、本発明によるパッケージの別の態様の単純化した平面図を示す。図7Bは、線7A-7A’に沿った図7Aのパッケージの単純化した断面図を示す。 図8Aは、本発明によるパッケージの他の態様の単純化した平面図を示す。図8Bは、線8C-8C’に沿った図8Aのパッケージの単純化した断面図を示す。 図9Aは、本発明によるパッケージの別の態様の単純化した平面図を示す。図9Bは、線9A-9A’に沿った図9Aのパッケージの単純化した断面図を示す。 図10Aは、本発明によるパッケージの他の態様の単純化した平面図を示す。図10Bは、線10M-10M’に沿った図10Aのパッケージの単純化した断面図を示す。 図11Aは、本発明によるパッケージの代替的な態様の単純化した斜視図を示す。図11Bは、図11Aのパッケージの態様の単純化した平面図を示す。図11Cは、線11B-11B’に沿った図4Bのパッケージの単純化した断面図を示す。 図12Aは、本発明によるパッケージの態様の単純化した平面図を示す。図12Bは、線12A-12A’に沿った図12Aのパッケージの単純化した断面図を示す。図12Cは、線12B-12B’に沿った図12Aのパッケージの単純化した断面図を示す。 図13Aは、本発明によるパッケージの態様の単純化した平面図を示す。図13Bは、線13B-13B’に沿った図13Aのパッケージの単純化した断面図を示す。図13Cは、線13A-13A’に沿った図13Aのパッケージの単純化した断面図を示す。 図14Aは、本発明による複雑なマルチダイパッケージ1400の別の代替的な態様の単純化した平面図を示す。図14Bは、線14A-14A’に沿った図14Aのパッケージの単純化した断面図を示す。図14Cは、線14B-14B’に沿った図14Aのパッケージの単純化した断面図を示す。
符号の説明
１００ パッケージ、１０２ ダイ、１０４ ダイパッド、１０６ リードフレーム、１０８ リード、１０９ リードボンドパッド、１１０ プラスチックボディ、１１２ 非一体化リード、１２０ 隔離領域、２００ パッケージ、２０１ リード、２０２ ダイ、２０４ リードボンドパッド、２０５ マトリックスタイバー、２０６ バンプまたはボール、３００ パッケージ、３０１ リード、３０２ ダイ、３０３ ダイの表面、３０５ タイバー、３０６ ボールまたはバンプ、４００ パッケージ、４０２ リードフレーム、４０３ バンプ、４０４ バー、５００ パッケージ、５０２ ダイ、５０４ ダイ、５０６ バンプまたはボール、５０８ リードフレーム、５１０ 中心パッド/マトリックスタイバー、６００ パッケージ、６０２ ダイ、６０４ ダイ、６０６ リードフレーム、６０８ 中心パッド/マトリックスタイバー、７００ パッケージ、７０２ ダイ、７０４ リード、７０６ マトリックスタイバー、８００ パッケージ、８０２ ダイ、８０６ リード、９００ パッケージ、９０２ マトリックスタイバー、９０４ ダイ、９０６ ダイ、９０７ バンプまたはボール、９０８ リードフレーム、９１０ リード、９１２ 射出成形プラスチック、１０００ パッケージ、１００２ マトリックスタイバー、１００４ 射出成形プラスチック、１１００ パッケージ、１２００ パッケージ、１２０２ Mosfet、１２０４ ダイパッド、１２０８ ソースコンタクト、１２１０ リボンボンディング、１２１１ ゲートコンタクト、１２１２ ボンドワイヤ、１２１４ ダイ、１２１６ バンプ、１３００ マルチダイパッケージ、１３０２ ダイ、１３０４ ダイ、１３０６ リードボンドパッド、１３０８ リードボンドパッド、１３１０ 伝導性バンプまたはボール、１４００ マルチダイパッケージ、１４０２ 第２のダイ、１４０４ ダイ、１４１０ 伝導性バンプまたはボール。

Claims (20)

  1. プラスチックパッケージボディ内に封止されているダイと、
    同じくプラスチックパッケージボディ内に封止されている導電性突起部、すなわちダイに重なるリードボンドパッド（lead bondpad）の一部を介してダイと電気的に導通するリードボンドパッドを含むリードフレームとを含む、パッケージ。
  2. 突起部が、ダイの表面から伸びるバンプまたはボールを含む、請求項1記載のパッケージ。
  3. 突起部がボンドパッドから伸びるバンプまたはボールを含む、請求項1記載のパッケージ。
  4. 突起部がソルダーボールを含む、請求項1記載のパッケージ。
  5. 突起部が、サーモソニック溶接されたボールを含む、請求項1記載のパッケージ。
  6. リードフレームが、ダイに重なるタイバーをさらに含む、請求項1記載のパッケージ。
  7. 同じくプラスチックパッケージボディ内に封止され、かつタイバーとダイとの間の電気的導通を可能にする第2の導電性突起部をさらに含む、請求項6記載のパッケージ。
  8. 第2のダイをさらに含む、請求項1記載のパッケージ。
  9. 第2のダイが導電性突起部上のダイによって支持される、請求項8記載のパッケージ。
  10. リードフレームが、同じくプラスチックパッケージボディ内に封止されている第2の導電性突起部、すなわち第2のダイに重なる第2のリードボンドパッドの一部を介して第2のダイと電気的に導通する第2のリードボンドパッドをさらに含む、請求項8記載のパッケージ。
  11. ダイおよび第2のダイに重なるタイバーをさらに含む、請求項8記載のパッケージ。
  12. ダイと第2のダイとがタイバーの同じ面に配置されている、請求項11記載のパッケージ。
  13. ダイと第2のダイとがタイバーの対向面に配置されている、請求項11記載のパッケージ。
  14. ダイおよび第2のダイが、追加的な導電性突起部を介してタイバーと電気的に導通している、請求項11記載のパッケージ。
  15. 第2のダイがダイパッド上に支持されている、請求項8記載のパッケージ。
  16. ダイをパッケージングする方法であって、
    導電性突起部を介してリードフレームの導電性リードボンドパッドと接触するダイを設ける工程；および
    ダイおよびリードボンドパッドをプラスチックパッケージボディ内に封止する工程を含む方法。
  17. リードボンドパッドと一体化したリードがプラスチックパッケージボディの外に伸びている、請求項16記載の方法。
  18. ダイが導電性突起部を備えている、請求項16記載の方法。
  19. リードフレームが導電性突起部を備えている、請求項16記載の方法。
  20. リードフレームが、ダイに重なるタイバーをさらに備えている、請求項16記載の方法。
JP2007009845A 2006-12-12 2007-01-19 突起状バンプまたはボールを有する、封止されたリードフレームを特徴とする半導体デバイスパッケージ Pending JP2008147604A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/609,706 US20080135991A1 (en) 2006-12-12 2006-12-12 Semiconductor device package featuring encapsulated leadframe with projecting bumps or balls

Publications (1)

Publication Number Publication Date
JP2008147604A true JP2008147604A (ja) 2008-06-26

Family

ID=39496993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007009845A Pending JP2008147604A (ja) 2006-12-12 2007-01-19 突起状バンプまたはボールを有する、封止されたリードフレームを特徴とする半導体デバイスパッケージ

Country Status (3)

Country Link
US (2) US20080135991A1 (ja)
JP (1) JP2008147604A (ja)
CN (1) CN101202260B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9281257B2 (en) 2013-12-26 2016-03-08 Samsung Electro-Mechanics Co., Ltd. Semiconductor package including a connecting member
US11721618B2 (en) 2019-07-16 2023-08-08 Tdk Corporation Electronic component package

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080179722A1 (en) * 2007-01-31 2008-07-31 Cyntec Co., Ltd. Electronic package structure
JP4918391B2 (ja) * 2007-04-16 2012-04-18 オンセミコンダクター・トレーディング・リミテッド 半導体装置
US20090315163A1 (en) * 2008-06-20 2009-12-24 Terry Johnson Semiconductor Die Packages with Stacked Flexible Modules Having Passive Components, Systems Using the Same, and Methods of Making the Same
US20090315162A1 (en) * 2008-06-20 2009-12-24 Yong Liu Micro-Modules with Molded Passive Components, Systems Using the Same, and Methods of Making the Same
US7994615B2 (en) * 2009-08-28 2011-08-09 International Rectifier Corporation Direct contact leadless package for high current devices
US8093695B2 (en) * 2009-09-04 2012-01-10 International Rectifier Corporation Direct contact leadless flip chip package for high current devices
US8400778B2 (en) * 2010-02-02 2013-03-19 Monolithic Power Systems, Inc. Layout schemes and apparatus for multi-phase power switch-mode voltage regulator
US8193620B2 (en) * 2010-02-17 2012-06-05 Analog Devices, Inc. Integrated circuit package with enlarged die paddle
TWI427750B (zh) * 2010-07-20 2014-02-21 Siliconix Electronic Co Ltd 包括晶粒及ｌ形引線之半導體封裝及其製造方法
US9824958B2 (en) * 2013-03-05 2017-11-21 Infineon Technologies Austria Ag Chip carrier structure, chip package and method of manufacturing the same
US8941129B1 (en) * 2013-07-19 2015-01-27 Bridgelux, Inc. Using an LED die to measure temperature inside silicone that encapsulates an LED array
CN108493179A (zh) * 2018-02-06 2018-09-04 昆山市品能精密电子有限公司 芯片粘合牢固的集成电路支架结构及其制造方法
US10840171B2 (en) * 2018-11-28 2020-11-17 Texas Instruments Incorporated Integrated circuit package including inward bent leads
US11069600B2 (en) 2019-05-24 2021-07-20 Infineon Technologies Ag Semiconductor package with space efficient lead and die pad design
EP4256608A1 (en) * 2020-12-04 2023-10-11 Molex, LLC High-power electronics devices and methods for manufacturing same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04287936A (ja) * 1991-01-10 1992-10-13 Nec Corp 半導体集積回路
JPH09293748A (ja) * 1996-04-26 1997-11-11 Nippon Steel Corp 半導体装置
JPH10144828A (ja) * 1996-11-07 1998-05-29 Nittetsu Semiconductor Kk 半導体パッケージ
JPH11330347A (ja) * 1998-05-20 1999-11-30 Rohm Co Ltd 半導体ｉｃ
JP2003197857A (ja) * 2001-12-28 2003-07-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5036381A (en) * 1990-06-15 1991-07-30 Motorola, Inc. Multiple electronic devices within a single carrier structure
US5866939A (en) * 1996-01-21 1999-02-02 Anam Semiconductor Inc. Lead end grid array semiconductor package
US5677567A (en) * 1996-06-17 1997-10-14 Micron Technology, Inc. Leads between chips assembly
US6133637A (en) * 1997-01-24 2000-10-17 Rohm Co., Ltd. Semiconductor device having a plurality of semiconductor chips
US6996096B2 (en) * 1997-02-14 2006-02-07 Canon Kabushiki Kaisha Communication apparatus and a method of controlling a communication apparatus
US6130473A (en) * 1998-04-02 2000-10-10 National Semiconductor Corporation Lead frame chip scale package
US6585905B1 (en) * 1998-06-10 2003-07-01 Asat Ltd. Leadless plastic chip carrier with partial etch die attach pad
US6294100B1 (en) * 1998-06-10 2001-09-25 Asat Ltd Exposed die leadless plastic chip carrier
US6229200B1 (en) * 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
US6143981A (en) * 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6281568B1 (en) * 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
US6396127B1 (en) * 1998-09-25 2002-05-28 International Rectifier Corporation Semiconductor package
US6448633B1 (en) * 1998-11-20 2002-09-10 Amkor Technology, Inc. Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant
TW410452B (en) * 1999-04-28 2000-11-01 Siliconware Precision Industries Co Ltd Semiconductor package having dual chips attachment on the backs and the manufacturing method thereof
KR200309906Y1 (ko) * 1999-06-30 2003-04-14 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 리드프레임
US6525406B1 (en) * 1999-10-15 2003-02-25 Amkor Technology, Inc. Semiconductor device having increased moisture path and increased solder joint strength
KR20010037254A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
KR100355795B1 (ko) * 1999-10-15 2002-10-19 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
US6331451B1 (en) * 1999-11-05 2001-12-18 Amkor Technology, Inc. Methods of making thin integrated circuit device packages with improved thermal performance and substrates for making the packages
US6476478B1 (en) * 1999-11-12 2002-11-05 Amkor Technology, Inc. Cavity semiconductor package with exposed leads and die pad
JP2002093993A (ja) * 2000-09-14 2002-03-29 Mitsubishi Electric Corp リードフレーム及びそれを用いた樹脂封止型半導体装置
US6337510B1 (en) * 2000-11-17 2002-01-08 Walsin Advanced Electronics Ltd Stackable QFN semiconductor package
US6798044B2 (en) * 2000-12-04 2004-09-28 Fairchild Semiconductor Corporation Flip chip in leaded molded package with two dies
US6545347B2 (en) * 2001-03-06 2003-04-08 Asat, Limited Enhanced leadless chip carrier
KR100393448B1 (ko) * 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
TW488045B (en) * 2001-04-12 2002-05-21 Siliconware Precision Industries Co Ltd Semiconductor package with dislocated multi-chips
US7057273B2 (en) * 2001-05-15 2006-06-06 Gem Services, Inc. Surface mount package
JP2005011986A (ja) * 2003-06-19 2005-01-13 Sanyo Electric Co Ltd 半導体装置
JP2006216940A (ja) * 2005-01-07 2006-08-17 Toshiba Corp 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04287936A (ja) * 1991-01-10 1992-10-13 Nec Corp 半導体集積回路
JPH09293748A (ja) * 1996-04-26 1997-11-11 Nippon Steel Corp 半導体装置
JPH10144828A (ja) * 1996-11-07 1998-05-29 Nittetsu Semiconductor Kk 半導体パッケージ
JPH11330347A (ja) * 1998-05-20 1999-11-30 Rohm Co Ltd 半導体ｉｃ
JP2003197857A (ja) * 2001-12-28 2003-07-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9281257B2 (en) 2013-12-26 2016-03-08 Samsung Electro-Mechanics Co., Ltd. Semiconductor package including a connecting member
US11721618B2 (en) 2019-07-16 2023-08-08 Tdk Corporation Electronic component package

Also Published As

Publication number Publication date
CN101202260B (zh) 2012-05-23
US20080135991A1 (en) 2008-06-12
US20110291254A1 (en) 2011-12-01
CN101202260A (zh) 2008-06-18

Similar Documents

Publication Publication Date Title
JP2008147604A (ja) 突起状バンプまたはボールを有する、封止されたリードフレームを特徴とする半導体デバイスパッケージ
US7291869B2 (en) Electronic module with stacked semiconductors
US6838768B2 (en) Module assembly for stacked BGA packages
US9589868B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
US9824949B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
US5692296A (en) Method for encapsulating an integrated circuit package
US8358017B2 (en) Semiconductor package featuring flip-chip die sandwiched between metal layers
JP4071914B2 (ja) 半導体素子及びこれを用いた半導体装置
US8951847B2 (en) Package leadframe for dual side assembly
KR20140032923A (ko) 와이어리스 모듈
KR20080087161A (ko) 오픈 프레임 패키지를 가지는 하이 파워 모듈
US10582617B2 (en) Method of fabricating a circuit module
US20080308951A1 (en) Semiconductor package and fabrication method thereof
TWI761123B (zh) 封裝結構
KR100631948B1 (ko) 멀티 칩 패키지
US20120241954A1 (en) Unpackaged and packaged IC stacked in a system-in-package module
JP2005129750A (ja) 半導体装置
JPH06349889A (ja) 半導体装置
JPH06224253A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091116

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100215

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100408

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100913