JP2008147434A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2008147434A
JP2008147434A JP2006333141A JP2006333141A JP2008147434A JP 2008147434 A JP2008147434 A JP 2008147434A JP 2006333141 A JP2006333141 A JP 2006333141A JP 2006333141 A JP2006333141 A JP 2006333141A JP 2008147434 A JP2008147434 A JP 2008147434A
Authority
JP
Japan
Prior art keywords
hole
chemical solution
silicon wafer
etching
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006333141A
Other languages
English (en)
Inventor
Yuji Yamada
裕司 山田
Hiroshi Tomita
寛 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006333141A priority Critical patent/JP2008147434A/ja
Priority to US11/952,254 priority patent/US20080153307A1/en
Publication of JP2008147434A publication Critical patent/JP2008147434A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】高アスペクト比のホールを有する半導体基板であっても、所望の良好なウエットエッチング処理を行うことができ、良好な半導体装置を製造することのできる半導体装置の製造方法を提供する。
【解決手段】所定の薬液をシリコンウェーハ１表面及びホール３内に供給する。次に、シリコンウェーハ１の表面にＩＰＡ蒸気を供給し、シリコンウェーハ１のホール３内に供給された薬液を保持しつつ、シリコンウェーハ１表面の薬液のみを除去する。次に、シリコンウェーハ１を、ホール３内部の薬液を保持し、かつ、シリコンウェーハ１表面の薬液を除去した状態に維持し、ホール３内のウエットエッチングを行う。次に、純水を供給しホール３内の薬液と置換してホール３内の薬液を除去する。
【選択図】図１

Description

本発明は、半導体装置の製造方法に係り、特に、高アスペクト比のホールを有する半導体装置の製造に好適な半導体装置の製造方法に関する。
半導体装置の製造工程、特に配線工程において、コンタクトホールやスルーホール等と呼ばれるアスペクト比の高いホールをドライエッチングで加工する際、ホール内のエッチング残渣などの堆積物を、薬液によるウエットエッチングによって洗浄除去する工程が従来から行われている。
上記のような工程において、半導体基板表面に露出している膜あるいはコンタクトホールの側壁に露出している膜を極端に後退させないために、薬液として、等速エッチングが可能な有機系薬液やバッファードフッ酸が用いられてきた。しかしながら、ホール径の微細化・高アスペクト比が進むと、ホール内面のエッチングレートは平坦な部分の膜（ベタ膜）のエッチングレートと比べて数％にまで低下し、十分なエッチングが行えなくなるという問題がある。
例えば、ホール内の体積とエッチング種の濃度からエッチング量を計算すると、穴径５０ｎｍの場合では、ベタ膜のエッチング量に比べて１％程度のエッチング量となってしまい、目的としたエッチング量の１％程度しかエッチングできないことになる。一方、このようなホール内のエッチング量が所望量となるようにエッチング処理すると、他の部分、例えば基板表面に露出している膜が過剰にエッチングされて極端に後退してしまうことになる。
ドライエッチング残渣を除去する薬液処理において、製品基板とは別にダミー基板上のテストパターンを用いて膜厚測定を行い、過剰なエッチングを防止する方法が知られている（例えば、特許文献１参照。）。しかしながら、この方法におけるダミー基板における膜厚測定にはある程度の面積の平坦部が必要になり、ダミー基板と実際の製品におけるドライエッチング残渣とは、除去すべき残渣量や薬液のエッチングレートが異なることが懸念される。
また、昇圧ポンプを用いて薬液やリンス液の吐出圧力を高めることで洗浄力を改善する方法が提案されている（例えば、特許文献２参照。）。この方法では、ホール内部の薬液置換効率を高めてホール内部のエッチングレートを、ベタ膜のエッチングレートに近づける効果が期待できるものの、どの程度ホール内部のエッチングレートが改善されるかについては確認されていない。
特開２０００−２２３４６４号公報 特開２００３−１６８６６９号公報
本発明は、上記従来の事情に対処してなされたもので、高アスペクト比のホールを有する半導体基板であっても、所望の良好なウエットエッチング処理を行うことができ、良好な半導体装置を製造することのできる半導体装置の製造方法を提供しようとするものである。
本発明の一態様によれば、ドライエッチング工程によって形成されたホールを有する半導体基板をウエットエッチングし、前記ドライエッチング工程による残渣を除去する半導体装置の製造方法であって、前記半導体基板表面にウエットエッチング用の薬液を供給して当該薬液を前記ホール内部に注入する薬液供給工程と、前記ホール内部の薬液を保持したまま、前記半導体基板表面の薬液を除去する表面薬液除去工程と、前記ホール内部の薬液を保持し、かつ、前記半導体基板表面の薬液を除去した状態に維持し、前記ホール内のウエットエッチングを行うウエットエッチング工程と、前記ホール内部の薬液を除去するホール内薬液除去工程とを具備した半導体装置の製造方法が提供される。
本発明によれば、高アスペクト比のホールを有する半導体基板であっても、所望の良好なウエットエッチング処理を行うことができ、良好な半導体装置を製造することのできる半導体装置の製造方法を提供することができる。
以下図面を参照しながら、本発明の実施形態について説明する。まず、図７を参照して本実施形態が適用される半導体装置の製造工程（配線工程）について説明する。図７（ａ）に示すように、半導体基板７０には、配線層７１が形成されており、この配線層７１の上層には、シリコン酸化膜等からなる絶縁層７２が形成されている。この絶縁層７２の表面にフォトレジストを用いたフォトリソグラフィーによって所定寸法の開口部７３を有するレジストマスク７４を形成する。
次に、図７（ｂ）に示すように、レジストマスク７４を用いてドライエッチングにより、絶縁層７２に配線層７１にまで到るホール７５を形成し、残ったレジストマスク７４をアッシング等によって除去する。この状態では、ホール７５内等には、ドライエッチング時に生じたエッチング残渣７６が付着している。
次に、図７（ｃ）に示すように、後述するウエットエッチング工程（洗浄工程）によって、上記のエッチング残渣７６を除去する。この時、図中点線で示すように、ホール７５内の側壁部及び表面の絶縁層７２がエッチングによって僅かに削られる。
そして、図７（ｄ）に示すように、ホール７５内等にバリアメタル７７、及び金属等からなる電極材７８を埋め込み、配線層７１と絶縁層７２の表面側とを電気的に接続する配線を形成する。以下、上記図７（ｂ）に示す状態から図７（ｃ）の状態とするウエットエッチング工程に係る本発明の実施形態について説明する。
図１は、本発明の一実施形態に係る半導体基板の構成を模式的に示す断面図である。同図に示すように、直径が例えば３００ｍｍのシリコンウェーハ１には、シリコン酸化膜２が成膜されており、このシリコン酸化膜２には、多数のホール３が、リソグラフィおよびドライエッチングにより形成されている。
図２は、本発明の一実施形態に使用する枚様式の半導体製造装置の構成を模式的に示すものである。この半導体製造装置は、シリコンウェーハ１を保持するためのウェーハ保持機構１２を具備しており、このウェーハ保持機構１２は、ウェーハ回転ステージ１３上に設けられている。また、このウェーハ回転ステージ１３は、回転機構１４に接続されており、これらの構成によって、シリコンウェーハ１を保持した状態でこのシリコンウェーハ１を所定の回転数で回転させることができるようになっている。また、ウェーハ保持機構１２の上部には、薬液吐出ノズル１５、ＩＰＡ蒸気吐出ノズル１６、純水吐出ノズル１７が設けられており、シリコンウェーハ１の表面に、薬液、ＩＰＡ蒸気、純水を供給できるようになっている。
本実施形態では、図１に示すようなシリコンウェーハ１を図２に示すような半導体製造装置のウェーハ保持機構１２に配置する。そして、図３のフローチャートに示すように、まず、薬液吐出ノズル１５から、所定の薬液（例えば、バッファードフッ酸又は希釈フッ酸）をシリコンウェーハ１表面及びホール３内に供給する薬液供給工程を行う（３０１）。
次に、ＩＰＡ蒸気吐出ノズル１６からシリコンウェーハ１の表面にＩＰＡ蒸気を供給し、シリコンウェーハ１のホール３内に供給された薬液を保持しつつ、シリコンウェーハ１表面の薬液のみを除去する表面薬液除去工程を行う（３０２）。
次に、シリコンウェーハ１を、ホール３内部の薬液を保持し、かつ、シリコンウェーハ１表面の薬液を除去した状態に維持し、ホール３内のウエットエッチングを行うウエットエッチング工程を行う（３０３）。
そして、最後に、純水吐出ノズル１７から、シリコンウェーハ１の表面に純水を供給しホール３内の薬液と置換して除去するホール内薬液除去工程を行い（３０４）、この後、ＩＰＡ蒸気等によってシリコンウェーハ１を乾燥する乾燥工程を行う（３０５）。
（実施例１）
実施例１として、図１に示すように、直径３００ｍｍのシリコンウェーハ１に厚さ６００ｎｍのシリコン酸化膜（ＳｉＯ2）２を成膜し、このシリコン酸化膜２に、穴径５０ｎｍ、深さ５００ｎｍのホール３をリソグラフィおよびドライエッチングにより多数形成した。
そして、このシリコンウェーハ１を、図２に示す枚葉式の半導体製造装置のウェーハ保持機構１２にセットし、まず、シリコンウェーハ１を１０００ｒｐｍで回転させつつ、薬液吐出ノズル１５から、薬液Ａ（フッ化水素酸３ｍｏｌ/Ｌ、フッ化アンモニウム８ｍｏｌ/Ｌおよび１０００ｐｐｍ以下の界面活性剤を含む）を２Ｌ/ｍｉｎの流速でシリコンウェーハ１の中心に３秒間吐出して薬液供給工程を実施した。
次に、シリコンウェーハ１を回転させたまま、ＩＰＡ蒸気吐出ノズル１６から加温したＩＰＡから発生したＩＰＡ蒸気をシリコンウェーハ１上に吐出しつつ、ＩＰＡ蒸気吐出ノズル１６をシリコンウェーハ１の中心から外周へ１０秒かけてスキャンした。これによって、ホール３内の薬液Ａを保持したまま、シリコンウェーハ１表面の薬液Ａのみを除去する表面薬液除去工程を実施した。
次に、上記のホール３内の薬液Ａを保持し、かつ、シリコンウェーハ１表面の薬液Ａを除去した状態でシリコンウェーハ１を３０秒間回転させてウエットエッチング工程を実施した。
この後、純水吐出ノズル１７から純水を２Ｌ/ｍｉｎの流速でウェーハ１１の中心に３０秒間吐出し、ホール３内の薬液Ａを、純水と置換して除去するホール内薬液除去工程を実施した。
最後に、再びＩＰＡ蒸気吐出ノズル１６から、加温したＩＰＡから発生したＩＰＡ蒸気をウェーハ１１上に吐出して乾燥工程を実施した。このときＩＰＡ蒸気吐出ノズル１６はシリコンウェーハ１の中心から外周へ３０秒かけてスキャンした。すなわち、この乾燥工程では、ホール３内部の純水をＩＰＡと置換して乾燥させるため、上記した表面薬液除去工程よりも時間をかけてスキャンを行った。
以上の実施例１では、シリコンウェーハ１のホール３内に薬液Ａが注入され、シリコンウェーハ１表面の薬液ＡはＩＰＡ蒸気によりＩＰＡと置換されてシリコンウェーハ１表面から除去される。この状態では、シリコンウェーハ１表面のエッチングは行われず、ホール３内のみでエッチングが行われる。ホール３内の薬液Ａは、ホール３内壁のシリコン酸化膜２と反応しエッチングが起こるが、ホール３内部の薬液Ａに含まれるエッチング種は非常に微量であり、かつ外部からの供給を絶たれているため、シリコン酸化膜２との反応とともにエッチング種の濃度が低下し、エッチングレートが低下する。この時の経過時間とエッチング量との関係を調べた結果を図４のグラフに示す。このグラフに示されるとおり、実施例１の場合、薬液Ａがホール３内に供給された後、３０秒後には、略エッチングが停止する。なお、図４のグラフは、ホール３内に薬液Ａを供給してから純水と置換して除去（リンス）するまでの時間を変化させて、ホール３内壁のエッチング量を確認した結果を調べたものである。
実施例１では、ホール３内に薬液Ａを供給してから、純水によって置換して、ホール３内から薬液Ａを除去するまで、約４０秒以上経過しており、ホール３内におけるエッチングは自己整合的に完了していた。
以上のように処理したシリコンウェーハ１の断面を透過型電子顕微鏡で観察したところ、処理前と比べてホール３内壁のシリコン酸化膜２が４．５〜５ｎｍエッチングされていた。また、パターンが形成されていない箇所（表面部分）でシリコン酸化膜２の膜厚を測定したところ、処理前に比べて５〜５．５ｎｍエッチングされていた。すなわち、実施例１では、シリコンウェーハ１表面とホール３内部で、ウエットエッチングによるエッチング量を略同じとすることができた。
なお、上記のウエットエッチング工程では、１０００ｒｐｍでシリコンウェーハ１を回転させたが、この工程は、シリコンウェーハ１に対して薬液Ａを供給するものではないので回転を止めてもよい。
また上記実施例１では、表面薬液除去工程において、シリコンウェーハ１表面の薬液Ａを除くためにＩＰＡ蒸気を用いたが、液体の状態のＩＰＡを用いてもよく、他の気体等を吹き付ける方法を用いてもよい。また、シリコンウェーハ１の回転数を制御することでホール３内部の薬液は保持し、かつシリコンウェーハ１表面の薬液のみを除去する方法を用いてもよい。
また、ホール３内部を親水性、かつシリコンウェーハ１表面を疎水性に制御できる場合は、シリコンウェーハ１を垂直方向に保持して薬液に浸漬するバッチ式の装置を用いても本発明を実施することができる。いずれの装置を用いたとしても、純水等の液体が付着していない乾燥したシリコンウェーハ１上にエッチング用の薬液を吐出または浸漬させて、ホール３内部に薬液を供給することが必要である。
上記実施例１に示されるように、本実施形態では、シリコンウェーハ１表面のホール３内に薬液が注入されているが、シリコンウェーハ１表面の薬液が除去されている状態となっているため、シリコンウェーハ１表面を過剰にエッチングせずに、ホール３内部をエッチングすることができる。通常、エッチング量はエッチング時間で制御するが、本実施形態によれば、ホール３内部の薬液に含まれるエッチング種の量を調整することで、エッチング量を制御することができるため、一定以上のエッチング時間を与えればよく、正確に時間を制御する必要がない。実施例１では、ホール３内部をエッチングするために３０秒間薬液を保持したが、薬液の種類や濃度、エッチングする物質によっては、この時間を短縮や延長することも可能である。同様に、求めるエッチング量の精度や処理能力の向上のため、この時間を短縮や延長することもできる。エッチング種の量を調整する方法としては、薬液の濃度を調整するほか、バッファードフッ酸などを用いる場合には、フッ化水素酸とフッ化アンモニウムの混合比を調整することでエッチング種の量を制御しても良い。
（実施例２）
次に、実施例２について説明する。実施例２では、図５に示すように、直径３００ｍｍのシリコンウェーハ１に厚さ６００ｎｍのシリコン酸化膜（ＳｉＯ2）２を成膜し、このシリコン酸化膜２に、穴径１００ｎｍ、深さ５００ｎｍのホール４をリソグラフィおよびドライエッチングにより多数形成した。
そして、このシリコンウェーハ１を、図２に示す枚葉式の半導体製造装置のウェーハ保持機構１２にセットし、まず、シリコンウェーハ１を１０００ｒｐｍで回転させつつ、薬液吐出ノズル１５から、薬液Ｂ（フッ化水素酸１．５ｍｏｌ/Ｌ、フッ化アンモニウム８ｍｏｌ/Ｌおよび１０００ｐｐｍ以下の界面活性剤を含む）を２Ｌ/ｍｉｎの流速でシリコンウェーハ１の中心に６秒間吐出して薬液供給工程を実施した。
以降、実施例１と同様に、表面薬液除去工程、ウエットエッチング工程、ホール内薬液除去工程、乾燥工程を、順に実施した。以上のように処理したシリコンウェーハ１の断面を透過型電子顕微鏡で観察したところ、処理前と比べてホール４内壁のシリコン酸化膜２が４．５〜５ｎｍエッチングされていた。また、パターンが形成されていない箇所（表面部分）でシリコン酸化膜２の膜厚を測定したところ、処理前に比べて５〜５．５ｎｍエッチングされていた。すなわち、実施例２では、シリコンウェーハ１表面とホール４内部で、ウエットエッチングによるエッチング量を略同じとすることができた。
上記の実施例２は、ホール４の径が１００ｎｍとなっており、実施例１のホール３の径が５０ｎｍの場合より大径となっているが、薬液の成分、薬液の供給量等を調整することにより、実施例１の場合と同様に、良好なエッチングを行うことができた。なお、実施例１、実施例２では、単層のシリコン酸化膜２を用いたが、エッチングレートの異なる複数の膜が積層されている場合は、エッチングすべき膜種のエッチングレートに合わせた薬液を使用する。
（実施例３）
次に、実施例３について説明する。実施例３では、図６に示すように、直径３００ｍｍのシリコンウェーハ１に厚さ６００ｎｍのシリコン酸化膜（ＳｉＯ2）２を成膜し、このシリコン酸化膜２に、穴径５０ｎｍ、深さ５００ｎｍのホール３および穴径１００ｎｍ、深さ５００ｎｍのホール４をリソグラフィおよびドライエッチングにより多数形成した。
そして、このシリコンウェーハ１を、図２に示す枚葉式の半導体製造装置のウェーハ保持機構１２にセットし、まず、シリコンウェーハ１を１０００ｒｐｍで回転させつつ、薬液吐出ノズル１５から、薬液Ａ（フッ化水素酸３ｍｏｌ/Ｌ、フッ化アンモニウム８ｍｏｌ/Ｌおよび１０００ｐｐｍ以下の界面活性剤を含む）を２Ｌ/ｍｉｎの流速でシリコンウェーハ１の中心に３秒間吐出して薬液供給工程を実施した。
以降、実施例１と同様に、表面薬液除去工程、ウエットエッチング工程、ホール内薬液除去工程、乾燥工程を、順に実施した。以上のように処理したシリコンウェーハ１の断面を透過型電子顕微鏡で観察したところ、穴径５０ｎｍ、深さ５００ｎｍのホール３は、処理前と比べてホール３内壁のシリコン酸化膜２が４．５〜５ｎｍエッチングされていた。一方、穴径１００ｎｍ、深さ５００ｎｍのホール４は、処理前と比べて内壁のシリコン酸化膜２は９〜１０ｎｍエッチングされていた。また、パターンが形成されていない箇所（表面部分）でシリコン酸化膜２の膜厚を測定したところ、処理前に比べて５〜５．５ｎｍエッチングされていた。
上記のように、実施例３では、穴径５０ｎｍのホール３については、シリコンウェーハ１表面とホール３内部で略同じ厚さのエッチング量とすることができたが、穴径１００ｎｍのホール４については、ホール３に比べてほぼ倍のエッチング量となり、穴径が拡大してしまう。したがって、このような場合は、前工程であるドライエッチング工程において、ホール４の形成時に予め寸法の変動を見込んで、穴径を５ｎｍ程度小さくしておくことで、ウエットエッチング後の穴径を所望の寸法に合わせ込むことが可能となる。
なお、本発明は、上記した各実施形態及び実施例に限定されるものではなく、各種の変形が可能であることは、勿論である。
本発明の実施形態に係る半導体基板の断面構成を模式的に示す図。 本発明の実施形態に用いる半導体製造装置の構成を模式的に示す図。 本発明の実施形態に係る工程を示すフローチャート。 実施例１における経過時間とエッチング量との関係を示すグラフ。 本発明の第２の実施例に係る半導体基板の断面構成を模式的に示す図。 本発明の第３の実施例に係る半導体基板の断面構成を模式的に示す図。 本実施形態が適用される半導体装置の製造工程を説明するための図。
符号の説明
１……シリコンウェーハ、２……シリコン酸化膜、３……ホール。

Claims (5)

  1. ドライエッチング工程によって形成されたホールを有する半導体基板をウエットエッチングし、前記ドライエッチング工程による残渣を除去する半導体装置の製造方法であって、
    前記半導体基板表面にウエットエッチング用の薬液を供給して当該薬液を前記ホール内部に注入する薬液供給工程と、
    前記ホール内部の薬液を保持したまま、前記半導体基板表面の薬液を除去する表面薬液除去工程と、
    前記ホール内部の薬液を保持し、かつ、前記半導体基板表面の薬液を除去した状態に維持し、前記ホール内のウエットエッチングを行うウエットエッチング工程と、
    前記ホール内部の薬液を除去するホール内薬液除去工程と
    を具備したことを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法であって、
    前記薬液のエッチング種の量を調整することにより、エッチング種を所定量前記ホール内に注入することによって、当該ホールの内部を所望量ウエットエッチングすることを特徴とする半導体装置の製造方法。
  3. 請求項１又は２に記載の半導体装置の製造方法において、
    前記薬液としてバッファードフッ酸又は希釈フッ酸を用いることを特徴とする半導体装置の製造方法。
  4. 請求項１〜３いずれか１項記載の半導体装置の製造方法であって、
    前記表面薬液除去工程においてＩＰＡ（イソプロピルアルコール）を用いて前記半導体基板表面の薬液を除去することを特徴とする半導体装置の製造方法。
  5. 請求項１〜４いずれか１項記載の半導体基板洗浄方法であって、
    前記半導体基板に、第１のホール径を有する第１のホールと、前記第１のホール径より大径の第２の径を有する第２のホールとを形成する際に、前記ドライエッチング工程において前記第２のホールの径を前記第２の径より小さい径に形成し、
    前記ウエットエッチング工程によって、前記第２のホールの径を、第２の径とすることを特徴とする半導体装置の製造方法。
JP2006333141A 2006-12-11 2006-12-11 半導体装置の製造方法 Withdrawn JP2008147434A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006333141A JP2008147434A (ja) 2006-12-11 2006-12-11 半導体装置の製造方法
US11/952,254 US20080153307A1 (en) 2006-12-11 2007-12-07 Method of producing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006333141A JP2008147434A (ja) 2006-12-11 2006-12-11 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008147434A true JP2008147434A (ja) 2008-06-26

Family

ID=39543487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006333141A Withdrawn JP2008147434A (ja) 2006-12-11 2006-12-11 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20080153307A1 (ja)
JP (1) JP2008147434A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8199597B2 (en) 2009-04-30 2012-06-12 Kabushiki Kaisha Toshiba Semiconductor memory device including a plurality of memory cell arrays

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194017A (ja) * 2008-02-12 2009-08-27 Elpida Memory Inc 半導体装置の製造方法
US9123529B2 (en) * 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
CN113463068B (zh) * 2021-05-31 2023-04-07 上海中欣晶圆半导体科技有限公司 半导体成膜apcvd机台工艺腔体干湿结合的保养方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5118384A (en) * 1990-04-03 1992-06-02 International Business Machines Corporation Reactive ion etching buffer mask
US6740247B1 (en) * 1999-02-05 2004-05-25 Massachusetts Institute Of Technology HF vapor phase wafer cleaning and oxide etching
JP2004140196A (ja) * 2002-10-17 2004-05-13 Nec Electronics Corp 半導体装置の製造方法および基板洗浄装置
JP2005142369A (ja) * 2003-11-06 2005-06-02 Renesas Technology Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8199597B2 (en) 2009-04-30 2012-06-12 Kabushiki Kaisha Toshiba Semiconductor memory device including a plurality of memory cell arrays

Also Published As

Publication number Publication date
US20080153307A1 (en) 2008-06-26

Similar Documents

Publication Publication Date Title
JP6882469B2 (ja) 高アスペクト比の構造体のための除去方法
JP5404361B2 (ja) 半導体基板の表面処理装置及び方法
JP5855310B2 (ja) 基板処理装置、基板処理方法及び基板処理液
JP5331888B2 (ja) 化学物質の順次適用を使用した半導体基板の表面処理のための方法及び装置
JP5404364B2 (ja) 半導体基板の表面処理装置及び方法
JP5424848B2 (ja) 半導体基板の表面処理装置及び方法
JP2005183937A (ja) 半導体装置の製造方法およびレジスト除去用洗浄装置
JP5361790B2 (ja) 半導体基板の表面処理方法
US7410909B2 (en) Method of removing ion implanted photoresist
JP2008147434A (ja) 半導体装置の製造方法
JP2724165B2 (ja) 有機化合物膜の除去方法及び除去装置
JP2020155603A (ja) 基板処理方法および基板処理装置
JPH06168921A (ja) 半導体装置及び半導体装置の製造方法
JP2004006819A (ja) 半導体装置の製造方法
JP7258915B2 (ja) 半導体ウエハの洗浄に用いられる方法及び装置
JP2001102369A (ja) レジスト除去方法
KR101133697B1 (ko) 반도체소자 가공방법
JPH0766168A (ja) 半導体製造方法および半導体製造装置
JP2001230236A (ja) 微細デバイスの製造方法
JP2009135137A (ja) 洗浄方法および洗浄装置
JP2005086080A (ja) 半導体装置の製造方法
TWI421919B (zh) 藉由順序施加化學品以進行半導體基板之表面處理的方法與設備
KR20080088246A (ko) 반도체 기판 세정 방법
US20120040533A1 (en) Method of Manufacturing Semiconductor Devices
KR20090000875A (ko) 반도체 소자의 측벽 산화막 형성방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100302