JP2008135517A - 基板処理装置の制御装置、制御方法および制御プログラムを記憶した記憶媒体 - Google Patents

基板処理装置の制御装置、制御方法および制御プログラムを記憶した記憶媒体 Download PDF

Info

Publication number
JP2008135517A
JP2008135517A JP2006319832A JP2006319832A JP2008135517A JP 2008135517 A JP2008135517 A JP 2008135517A JP 2006319832 A JP2006319832 A JP 2006319832A JP 2006319832 A JP2006319832 A JP 2006319832A JP 2008135517 A JP2008135517 A JP 2008135517A
Authority
JP
Japan
Prior art keywords
processing
substrate
unit
processing chamber
lot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006319832A
Other languages
English (en)
Other versions
JP2008135517A5 (ja
Inventor
Masahiro Numakura
雅博 沼倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2006319832A priority Critical patent/JP2008135517A/ja
Priority to TW096144988A priority patent/TWI496230B/zh
Priority to KR1020070121461A priority patent/KR100980510B1/ko
Priority to CN2007101946059A priority patent/CN101192055B/zh
Priority to US11/945,539 priority patent/US7738987B2/en
Publication of JP2008135517A publication Critical patent/JP2008135517A/ja
Publication of JP2008135517A5 publication Critical patent/JP2008135517A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67028Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

【課題】ロット毎に要求される微細加工の程度に応じてウエハの搬送を制御する。
【解決手段】基板処理装置は、ウエハWに所定の処理を施す複数のPM400とウエハWを搬送する搬送機構を内蔵するLLM500とを備える。EC200は、基板処理装置を制御する。EC200の選択部255は、次にウエハWを搬送すべきPM400を選択するとともに、ロット毎に要求される微細加工の程度に応じて、同一PMに搬送するウエハWの単位を1ロット単位または1ウエハ単位のいずれにするかをロット毎に選択する。EWC200の搬送制御部260は、ロット単位の搬送が選択された場合、該当ロットに含まれるウエハWを選択された同一PM400に順に搬送し、ウエハ単位の搬送が選択された場合、該当ロットに含まれる各ウエハWを選択されたPM400から他のPM400に一枚ずつ順にOR搬送する。
【選択図】図7

Description

本発明は、基板に所定の処理を施す基板処理装置の制御装置、制御方法および制御プログラムを記憶した記憶媒体に関し、より詳細には基板の搬送を制御する方法に関する。
近年、半導体工場内に配置された基板処理装置のほとんどは、基板を搬送する搬送機構とともに、基板に所定の処理を施す処理室を2つ以上有している。このように、複数の処理室が基板処理装置に設けられている場合、多数の基板を複数の処理室にいかに搬送するかは、基板処理のスループットを上げ、製品の生産性を向上させるために重要である。
そこで、従来の基板処理装置では、別々の基板を別々の処理室にて同時に処理するために、基板毎に搬送経路を変えて異なる基板を異なる処理室に順に搬送したり(以下、OR搬送とも称呼する。)、各基板が順次2以上の処理室を経由して処理されるように各基板の搬送経路を制御する(たとえば、特許文献1を参照。)。これにより、効率よく基板を処理することができる。
さらに、従来の他の基板処理装置では、各処理室の運転が可能か否かを示す信号に基づいて、運転が有効とされている処理室群のみに基板を搬送する(たとえば、特許文献2を参照。)。これにより、いずれかの処理室が故障などによって使用できなくなった場合でも、その他の処理室を使用して効率よく基板を処理することができる。
特開昭63−133532号公報 特開平11−67869号公報
しかし、異なる基板を正常稼働中の異なる処理室に順に搬送することにより各処理室にて各基板に同時に同一の処理を施すと、基板処理のスループットは向上するものの、各処理室にそもそも存在する個体差や、使用頻度の違いによる各処理室内の雰囲気のバラツキから、各基板の処理(加工)状態にはバラツキが生じてしまう。
一方、同一ロットは、同一製品を製造する一単位であるから、同一ロットに含まれる基板の加工状態は、均一でバラツキがないほうがよい。特に、近年、非常に微細な加工が要求される製品が増えている。このような微細加工の要求に対しては、同一ロット内の基板を精度良く処理して、基板毎のバラツキがなく、均一で品質の高い製品を作る必要がある。このため、今まで許容されていた処理状態のバラツキが、製品の特性上許されない場合が生じていた。
このような場合、微細加工が要求されるロットに対しては、基板の搬送方法をシステムレシピに指定された方法から加工状態にバラツキが生じない他の方法に変更することをホストコンピュータに要求することにより、ホストコンピュータがこの要求に応じて他の適切な搬送方法に変更することも考えられる。しかし、半導体工場を統括してシステム全体を管理しているホストコンピュータに対してこのような作業を要求するのは、大変煩雑であり非現実的であるとともに、ホストコンピュータ側のシステムの機能を大幅に換える必要がある。この結果、システムが安定稼働するまでは、一時的であっても基板処理システム全体が不安定な状態となり好ましくない。
そこで、本発明は、ロット毎に要求される微細加工の程度に応じて、搬送方法の変更を制御する基板処理装置の制御装置、制御方法および制御プログラムを記憶した記憶媒体を提供する。
すなわち、上記課題を解決するために、本発明のある観点によれば、基板に所定の処理を施す複数の処理室と上記基板を搬送する搬送機構とを備えた基板処理装置を制御する制御装置であって、次に搬送すべき処理室を選択するとともに、ロット毎に要求される微細加工の程度に応じて、同一処理室に搬送する基板の単位を1ロット単位または1基板単位のいずれにするかをロット毎に選択する選択部と、上記選択部により選択された単位に含まれる基板を上記選択部により選択された処理室に順に搬送する搬送制御部とを備える制御装置が提供される。
これによれば、ロット毎に要求される微細加工の程度に応じて、同一処理室に搬送する基板の単位を1ロット単位または1基板単位のいずれにするかがロット毎に選択される。1ロット単位が選択された場合、該当ロットに含まれる基板は、すべて同一処理室に搬送される。これにより、異なる基板を異なる処理室に搬送することによって、各処理室の個体差や各処理室の雰囲気の差により、各基板の加工状態にバラツキが生じてしまうことを回避することができる。すなわち、ロット内の基板をすべて同一処理内にて処理することによって1ロット内のすべての基板を同一の環境内で処理することにより、1ロット単位で特性にバラツキのないほぼ同一の製品を製造することができる。
特に、近年、非常に微細な加工が要求される製品が増えている。このような微細加工の要求に対しては、同一ロットに含まれる複数の基板に対して均一かつ品質の高い処理を施す必要があり、今まで許容されていた加工状態のバラツキが許されない場合が生じる。
しかし、このような場合であっても、かかる構成によれば、微細加工が要求されているロットに含まれる基板の搬送方法は、制御装置の指示により加工状態にバラツキが生じない上記搬送手順に変更される。このようにして、搬送単位の変更をホストコンピュータに要求することなく、制御装置が自ら搬送単位を変更することにより、現時点にて稼働しているホストコンピュータ側のシステムの機能を大幅に換えることなく、ユーザの要求に迅速に対応することができる。
なお、微細加工処理か否かは、たとえば、オペレータにより指定されたレシピの種類やレシピの内容から判定してもよいし、オペレータが、予め単位パラメータに有効または無効を指定し、単位パラメータが有効であれば微細加工処理と判定し、単位パラメータが無効であれば微細加工処理でないと判定してもよい。
上記選択部により1基板単位が選択された場合、上記搬送制御部は、製品用基板を搬送する前に、試用基板をレシピにより指定された処理室群の各処理室にのみ搬送するようにしてもよい。各処理室に搬送する試用基板の枚数は、たとえば、1枚であってもよく、2枚以上であってもよい。
すなわち、1基板単位のOR搬送では、製品基板を処理できる状態にあるかを確認する目的で、製品基板を搬送する前に、OR搬送されるすべての処理室に試用基板を搬送する必要がある。よって、OR搬送では、OR搬送される全処理室分の試用基板が最低限必要となる。
しかし、上記選択部により1ロット単位が選択された場合、上記搬送制御部は、製品用基板を搬送する前に、試用基板を上記選択された処理室にのみ搬送するようにしてもよい。選択された処理室に搬送する試用基板の枚数は、たとえば、1枚であってもよく、2枚以上であってもよい。
すなわち、ロット単位の搬送では、ロット内のすべての基板は、選択された1つの処理室に搬送されるため、試用基板も最低限1つで済み、これにより、コストを減らすことができる。
上記記憶部は、上記複数の処理室のうち、基板の処理に使用された処理室の順番を記憶し、上記選択部は、上記記憶部に記憶された処理室の順番に基づいて、レシピにより指定された処理室群のうち最も以前に処理が施された処理室を選択し、上記搬送部は、上記選択された処理室に上記選択された単位に含まれる基板を順に搬送してもよい。
これによれば、選択された単位に含まれる基板は、レシピにより指定された処理室群のうち最も昔に処理が実行された処理室に搬送される。これにより、処理室の使用頻度の偏りを是正して、できるだけ平均的に複数の処理室を使用することができる。この結果、各処理室の雰囲気のバラツキを抑えることができる。これにより、各処理室にて施される基板処理のバラツキを極力抑えることができる。
上記記憶部は、各処理室をクリーニングするまでに各処理室にて処理された基板の総処理枚数を処理室毎に記憶し、上記選択部は、上記記憶部に記憶された基板の総処理枚数に基づいて、レシピにより指定された処理室群のうち最も処理枚数の少ない処理室を選択し、上記搬送部は、上記選択された処理室に上記選択された単位に含まれる基板を順に搬送してもよい。
これによれば、選択された単位に含まれる基板は、システムレシピにより指定された処理室群のうち処理枚数が最も少ない処理室に搬送される。これによっても、処理室の使用頻度の偏りを是正して、できるだけ平均的に複数の処理室を使用することができる。この結果、各処理室の雰囲気のバラツキを抑え、各処理室にて施される基板処理のバラツキを極力抑えることができる。
上記記憶部は、各処理室をクリーニングするまでに各処理室にて処理された基板の総処理時間を処理室毎に記憶し、上記選択部は、上記記憶部に記憶された基板の総処理時間に基づいて、レシピにより指定された処理室群のうち最も処理時間の少ない処理室を選択し、上記搬送部は、上記選択された単位に含まれる基板を上記選択された処理室に順に搬送してもよい。
これによれば、選択された単位に含まれる基板は、レシピにより指定された処理室群のうち処理時間が最も短い処理室に搬送される。これによっても、処理室の使用頻度の偏りを是正して、できるだけ平均的に複数の処理室を使用することができる。この結果、各処理室の雰囲気のバラツキを抑え、各処理室にて施される基板処理のバラツキを極力抑えることができる。
上記搬送制御部は、上記選択部により1ロット単位が選択された場合、上記ロットに含まれるすべての基板を上記選択された処理室に順に搬送し、上記選択部により1基板単位が選択された場合、上記ロットに含まれる最初の基板を、レシピにより指定された処理室群のうち、最も以前に処理が施された処理室、最も処理枚数の少ない処理室または最も処理時間の短い処理室のいずれかから選択された処理室に搬送し、同ロットに含まれる次の基板を次の処理室に搬送することを同ロットに含まれる最後の基板まで繰り返してもよい。
これによれば、搬送手順として1ロット単位が選択された場合、ロットに含まれるすべての基板を同一処理室に順に搬送することにより、処理室が異なることによって生じる基板処理のバラツキを抑え、該当ロットに含まれる基板に均一かつ品質の高い処理を施すことができる。
一方、搬送手順として1基板単位が選択された場合、1ロットに含まれる基板は、一枚づつ異なる処理室に順に搬送される。具体的には、基板は、各基板をその時点で最も昔に処理が施された処理室、最も処理枚数の少ない処理室または最も処理時間の短い処理室のいずれかから選択された処理室に搬送され、同ロットに含まれる次の基板は、次の処理室に搬送される。これを同ロットに含まれる最後の基板まで繰り返す。これにより、複数の基板を複数の処理室にて同時に処理することにより、基板処理のスループットを上げ、製品の生産性を高めることができる。
上記課題を解決するために、本発明の別の観点によれば、基板に所定の処理を施す複数の処理室と上記基板を搬送する搬送機構とを備えた基板処理装置を制御する方法であって、次に搬送すべき処理室を選択するとともに、ロット毎に要求される微細加工の程度に応じて、同一処理室に搬送する基板の単位を1ロット単位または1基板単位のいずれかから選択し、上記選択された単位に含まれる基板を上記選択された処理室に順に搬送する基板処理装置の制御方法が提供される。
基板に所定の処理を施す複数の処理室と上記基板を搬送する搬送機構とを備えた基板処理装置の制御をコンピュータに実行させる制御プログラムを記憶した記憶媒体であって、
次に搬送すべき処理室を選択するとともに、ロット毎に要求される微細加工の程度に応じて、同一処理室に搬送する基板の単位を1ロット単位または1基板単位のいずれかから選択する処理と、上記選択された単位に含まれる基板を上記選択された処理室に順に搬送する処理とをコンピュータに実行させる基板処理装置の制御プログラムを記憶した記憶媒体が提供される。
これらによれば、ロット内の基板をすべて同一処理室内にて処理することによって1ロット内のすべての基板を同一雰囲気内にて均一に処理し、これにより、1ロットに含まれるすべての基板について特性にバラツキのない同一製品を製造することができる。
以上説明したように、本発明によれば、ロット毎に要求される微細加工の程度に応じて、搬送方法の変更を制御することができる。
以下に添付図面を参照しながら、本発明の好適な実施形態について詳細に説明する。なお、以下の説明及び添付図面において、同一の構成及び機能を有する構成要素については、同一符号を付することにより、重複説明を省略する。
(第1実施形態)
まず、本発明の第1実施形態にかかる基板処理システムについて、図1を参照しながらその概要を説明する。なお、本実施形態では、基板処理システムを用いてシリコンウエハ(以下、ウエハWと称呼する。)をエッチング処理する例を挙げて説明する。
(基板処理システム)
基板処理システム10は、ホストコンピュータ100、EC(Equipment Controller:装置コントローラ)200、4つのMC(Machine Controller:マシーンコントローラ)300a〜300d、2つのPM(Process Module:プロセスモジュール)400a、400b、2つのLLM(Load Lock Module:ロードロックモジュール)500a、500bおよび管理サーバ600を有している。
EC200とホストコンピュータ100との間、およびEC200と管理サーバ600との間は、顧客側LAN(Local Area Network)700a、700bによりそれぞれ接続されている。さらに、管理サーバ600は、PC(Personal Computer)800などの情報処理機器と接続されている。オペレータは、PC800を操作することにより基板システム10に指令を送るようになっている。
EC200、MC300a〜300d、PM400a、400b、LLM500a、500bは、工場内のエリアQに設けられていて、工場内LANによりそれぞれ接続されている。
ホストコンピュータ100は、データ管理など基板処理システム10全体を管理する。EC200は、基板をエッチング処理するために使用するシステムレシピを保持し、システムレシピにしたがってPM400a、400b、LLM500a、500bを動作させるように各MC300に制御信号を送信するとともに動作後のデータの履歴管理などを行う。
MC300a〜300dは、プロセスレシピを保持していて、EC200から送信された制御信号に基づいて、プロセスレシピの手順にしがたいPM400a、400bに設けられた各機器をそれぞれ駆動することにより、ウエハWの処理を制御するとともに、LLM500a、500bに設けられた各機器をそれぞれ駆動することにより、ウエハWの搬送を制御する。
PM400a、400bは、ウエハWに、たとえばエッチング処理などの所定の処理を施す真空処理室である。LLM500a、500bは、ウエハWを搬送する搬送機構を有する搬送室である。なお、PM400a、400bおよびLLM500a、500bを含み、これらを稼働させることにより基板を処理する基板処理装置については、後述する。管理サーバ600は、オペレータの操作によりPC800から送信されたデータに基づいて、各装置の動作条件などを設定する。
(EC、MCのハードウエア構成)
つぎに、EC200のハードウエア構成について、図2を参照しながら説明する。なお、MC300のハードウエア構成はEC200と同様であるためここでは説明を省略する。
図2に示したように、EC200は、ROM205、RAM210、CPU215、バス220、内部インタフェース(内部I/F)225および外部インタフェース(外部I/F)230を有している。
ROM205には、EC200にて実行される基本的なプログラムや、異常時に起動するプログラム、各種レシピ等が記録されている。RAM210には、各種プログラムやデータが蓄積されている。なお、ROM205およびRAM210は、記憶装置の一例であり、EEPROM、光ディスク、光磁気ディスクなどの記憶装置であってもよい。
CPU215は、各種レシピにしたがって基板の処理を制御する。バス220は、ROM205、RAM210、CPU215、内部インタフェース225および外部インタフェース230の各デバイス間でデータをやりとりする経路である。
内部インタフェース225は、データを入力し、必要なデータを図示しないモニタやスピーカ等に出力するようになっている。外部インタフェース230は、LAN等のネットワークにより接続されている機器との間でデータを送受信するようになっている。
(基板処理装置のハードウエア構成)
つぎに、PM400、LLM500を含む基板処理装置のハードウエア構成について、図3を参照しながら説明する。基板処理装置は、第1のプロセスシップQ1、第2のプロセスシップQ2、搬送ユニットQ3、位置合わせ機構Q4およびカセットステージQ5を有している。
第1のプロセスシップQ1は、PM400aおよびLLM500aを有している。第2のプロセスシップQ2は、第1のプロセスシップQ1と平行に配設されていて、PM400b、LLM500bを有している。
LLM500a、500bは、その両端に設けられた気密に開閉可能なゲートバルブVを開閉することにより内部圧力を調整しながら、それぞれに内蔵された搬送アームArma、Armbを用いてウエハWを真空状態にあるPM400a、400bおよび大気状態にある搬送ユニットQ3に搬送する。なお、PM400の内部構成の詳細については後述する。
搬送ユニットQ3は、矩形の搬送室であり、第1のプロセスシップQ1および第2のプロセスシップQ2と接続されている。搬送ユニットQ3には搬送アームArmcが設けられていて、搬送アームArmcを用いて搬送アームArma,Armbと連動しながらウエハWを第1のプロセスシップQ1または第2のプロセスシップQ2に搬送する。
搬送ユニットQ3の一端には、ウエハWの位置決めを行う位置合わせ機構Q4が設けられていて、ウエハWを載置した状態で回転台Q4aを回転させながら、光学センサQ4bによりウエハ周縁部の状態を検出することにより、ウエハWの位置を合わせるようになっている。
搬送ユニットQ3の長手方向の側面には、カセットステージQ5が設けられている。カセットステージQ5には、3つのカセット容器LP1〜LP3が載置されている。各カセット容器LPには、たとえば、最大で25枚のウエハWが多段に収容される。
かかる構成により、たとえばカセット容器LP1内の25枚のウエハWは、搬送アームArmcにより、カセット容器LP1→位置合わせ機構Q4→プロセスシップQ1またはプロセスシップQ2に交互に一枚ずつ搬送され、さらに、搬送アームArmaまたは搬送アームArmbによりPM400aまたはPM400bに搬送され、エッチング処理後、再びカセット容器LP1に収容される。このようにウエハWをPM400aおよびPM400bに交互に一枚ずつ搬送する方法をOR搬送という。
(PMの内部構成)
つぎに、図4に模式的に示したPM400の縦断面図を参照しながら、PM400の内部構成について説明する。PM400は、天井部および底部の略中央部が開口された角筒形状の処理容器Cを有している。処理容器Cの天井部には、天井部の略中央部にて開口された蓋体405が取り付けられている。処理容器Cの側壁上部および蓋体405の側壁下部の接面にはOリング410が設けられ、これにより、処理室内の気密が保持されている。
処理容器Cの内部には、その上方にて上部電極415が設けられている。上部電極415は、処理容器Cの上部の開口周縁に設けられた絶縁材420により処理容器Cに対して電気的に分離されている。
上部電極415には、整合回路425を介して高周波電源430が接続されている。整合回路425には、その周囲であって天井部の略中央部にマッチングボックス435が設けられていて、整合回路425の接地筐体となるとともに天井部を密閉している。
上部電極415には、また、ガスライン440を介して処理ガス供給部445が接続されていて、処理ガス供給部445から供給される所望のガスを複数のガス噴射孔Aから処理容器C内に噴射する。このようにして、上部電極415は、ガスシャワーヘッドとしても機能するようになっている。
処理容器Cの内部には、その下方にて下部電極455が設けられている。下部電極455は、ウエハWを載置するサセプタとしても機能する。下部電極455は、絶縁材460を介して設けられた支持体465により支持されている。これにより、下部電極455は、処理容器Cに対して電気的に分離されている。
処理容器Cの底面に設けられた開口の外周近傍には、ベローズ470の一端が装着されている。ベローズ470の他端には、昇降プレート475が固着されている。かかる構成により、処理容器Cの底面の開口部は、ベローズ470および昇降プレート475によって密閉されている。また、下部電極455は、ウエハWを載置する位置を処理プロセスに応じた高さに調整するために、ベローズ470および昇降プレート475と一体となって昇降する。
下部電極455は、導電路480、インピーダンス調整部485を介して昇降プレート465に接続されている。上部電極415および下部電極455は、カソード電極およびアノード電極に相当する。処理容器内部は、排気機構490によって所望の真空度まで減圧される。かかる構成により、ゲートバルブ495の開閉によって処理容器Cの気密を保ちながらウエハWが処理容器Cの内部に搬送された状態にて、処理容器内部に供給されたガスが印加された高周波電力によりプラズマ化され、生成されたプラズマの作用によりウエハWに所望のエッチングが施される。
(ECの機能構成)
つぎに、ECの機能構成について、EC200の各機能をブロックにて示した図5を参照しながら説明する。EC200は、記憶部250、選択部255、搬送制御部260、処理実行制御部265および通信部270の各ブロックにより示される機能を有している。
記憶部250は、各PM400にてウエハWに所望の処理を施すための処理手順が示された各種レシピ(レシピa〜レシピn)をレシピ群250aとして記憶している。また、記憶部250は、微細加工処理を要求しているか否かを示した単位パラメータ250bを記憶する。さらに、記憶部250は、ウエハWの搬送経路を選択するときに必要な情報として経路選択情報250cを記憶する。経路選択情報250cとしては、たとえば、ウエハWにエッチング処理を施したPMの順番を記憶してもよい。また、各PMをクリーニングするまでに各PMにて処理されたウエハWの総処理枚数をPM毎に記憶してもよい。さらに、各PMをクリーニングするまでに各PMにて処理されたウエハWの総処理時間をPM毎に記憶してもよい。
選択部255は、次のウエハWを搬送すべきPMを選択するとともに、ロット毎に要求される微細加工の程度に応じて、同一処理室に搬送する基板の単位を1ロット単位または1基板単位のいずれにするかをロット毎に選択する。
選択部255は、次のウエハWを搬送すべきPMとして、たとえば、記憶部250に記憶されたPMの順番に基づいて、レシピにより指定されたPM群(たとえば、PM400aおよびPM400bが指定)のうち最も以前に処理が施されたPM400を選択する。
選択部255は、次のウエハWを搬送すべきPMとして、記憶部250に記憶されたウエハWの総処理枚数に基づいて、レシピにより指定されたPM群のうち最も処理枚数の少ないPM400を選択するようにしてもよい。また、選択部255は、記憶部250に記憶されたウエハWの総処理時間に基づいて、レシピにより指定されたPM群のうち最も処理時間の短いPM400を選択するようにしてもよい。
搬送制御部260は、選択部255により選択された単位に含まれるウエハWを選択部255により選択されたPM400に順に搬送する。具体的には、選択部255により1ロット単位が選択された場合、搬送制御部260は、該当ロットに含まれるすべてのウエハWを、たとえば次に選択すべき処理室として特定されたPM400aのみに順に搬送する(PM400bには搬送しない)。
一方、選択部255により1ウエハ単位が選択された場合、搬送制御部260は、該当ロットに含まれる最初のウエハを、最も以前に処理が施されたPM400(または、最も処理枚数の少ないPM400または最も処理時間の短いPM400)に搬送し、同ロットに含まれる次のウエハを次のPMに搬送する搬送方法を同ロットに含まれる最後のウエハまで繰り返す。
処理実行制御部265は、オペレータから指定されたレシピを記憶部250から選択し、搬送制御部260によりPM400内に搬送されたウエハWに対して、選択されたレシピに示された手順に基づきエッチング処理を実行するための制御信号を生成する。
通信部270は、主にMC300と情報を送受信する。たとえば、通信部270は、処理実行制御部265により生成された制御信号をMC300に送出し、これにより、PM400にて所望のエッチング処理を実行するようMC300に指示する。
なお、以上に説明したEC200の各部の機能は、実際には、図2のCPU215がこれらの機能を実現する処理手順を記述したプログラム(レシピを含む)を記憶したROM205やRAM210などの記憶媒体からプログラムを読み出し、そのプログラムを解釈して実行することにより達成される。たとえば、本実施形態では、選択部255、搬送制御部260、処理実行制御部265の各機能は、実際には、CPU215がこれらの機能を実現する処理手順を記述したプログラムを実行することにより達成される。
(ECの動作)
つぎに、EC200により実行されるプロセス実行処理について、本実施形態の特徴である搬送手順選択処理を中心に図6〜図8に示したフローチャートを参照しながら説明する。図6は、プロセス実行処理を示したメインルーチンであり、図7は、プロセス実行処理中に呼び出される搬送手順選択処理を示したサブルーチンであり、図8は、搬送手順選択処理終了後、プロセス実行処理中に呼び出されるプロセス実行制御処理を示したサブルーチンである。
オペレータが、レシピaおよびロット番号を指定してロットスタートボタンを「オン」すると、該当ロットが投入され、そのロットに含まれる25枚のウエハを順に搬送する準備が整う。このタイミングにあわせて、図6のステップ600からプロセス実行処理が開始され、ステップ605にて搬送手順選択処理が呼び出され、搬送手順選択処理終了後、ステップ610に進んでプロセス実行制御処理が呼び出され、プロセス実行制御処理終了後、ステップ695にて本処理が終了する。
(搬送手順選択処理)
図6のステップ605にて呼び出された搬送手順選択処理は、図7のステップ700から開始され、ステップ705に進んで、選択部255は、システム起動後初めての処理であるか否かを判定する。基板処理装置がアイドル状態であるとき、選択部255は、起動後初めての処理であると判定し、ステップ710に進んで、レシピにより指定されたPM群のうち、最も番号の小さいPM400を選択する。ここでは、レシピによりPM400aおよびPM400bが指定されているものとする。そこで、選択部255は、最も番号の小さいPM400aを選択する。
一方、初めての処理でない場合、ステップ715に進んで、選択部255は、レシピにより指定されたPM群のうち、最終処理が実行されたPM400の次のPM400を選択する。たとえば、最後にウエハWを処理したPMがPM400bであった場合、選択部255は、ステップ715にてPM400aを選択する。
このようにして、ステップ710又はステップ715にて次にウエハWを搬送すべきPM400が選択された後、ステップ720に進み、選択部255は、微細加工であるか否かを判定する。すなわち、選択部255は、記憶部250に記憶されている単位パラメータが有効であるか否かを判定する。
微細加工処理が要求されていない場合(すなわち、単位パラメータが無効を示している場合)、ステップ725に進み、選択部255は、搬送単位としてウエハ単位を選択してステップ795に進み本処理を終了する。一方、ステップ720にて微細加工処理が要求されている場合(すなわち、単位パラメータが有効を示している場合)、選択部255は、ステップ730に進んで、搬送単位としてロット単位を選択してステップ795に進み本処理を終了する。
なお、微細加工処理か否かは、上述したように、オペレータが、予め単位パラメータに有効または無効を指定し、単位パラメータが有効であれば微細加工処理と判定し、単位パラメータが無効であれば微細加工処理でないと判定してもよいし、あるいは、オペレータにより指定されたレシピの種類やレシピの内容から判定してもよい。
(プロセス実行制御処理)
図7の搬送手順選択処理が終了すると、図6のステップ610にて図8のプロセス実行制御処理が呼び出され、これに応じて、図8のステップ800からプロセス実行制御処理が開始され、ステップ805に進んで、処理実行制御部265は、記憶部250に記憶されたレシピ群から、オペレータにより指定されたレシピaを選択する。
つぎに、ステップ810に進んで、搬送制御部260は、選択部255により選択された搬送単位にしたがい、搬送経路を示した制御信号を生成する。たとえば、オペレータが、図9(a)に示したシステムレシピ編集画面にてOR搬送経路(すなわち、PM1orPM2)のシステムレシピを作成し、図9(b)に示したスタート画面にて、先程作成したOR搬送経路のシステムレシピを指定して、スタートをオンした場合であっても、選択部255によりロット単位が選択されているときには、基板処理装置の状態を表示した図9(c)に示したように、搬送制御部260は、OR指定PM群(PM1orPM2)の中から前述した方法により1つのPM(ここでは、PM1)を選択し、該当ロットのすべてのウエハWをPM1(PM400a)にてエッチング処理するように、該当ロットの最初のウエハWから最後のウエハWまで順にPM1に搬送する制御信号を生成する。よって、該当ロットのすべてのウエハWはPM2(PM400b)には搬送されないこととなる。
ついで、ステップ815に進んで、処理実行制御部265は、レシピaに示された処理手順にしたがったエッチング処理を示した制御信号を生成し、ステップ820に進み、通信部270は、生成された制御信号をMC300に送信する。
つぎに、ステップ825に進み、処理実行制御部265は、該当ロットの最後のウエハWであると判定されるまで、ステップ810〜825の処理を繰り返す。これにより、該当ロットのすべてのウエハWは、PM400aにてエッチング処理され、最後のウエハWを処理後、ステップ830に進んで最終処理PM番号「PM400a」を経路選択情報の1つとして保存し、ステップ895に進み本処理を終了する。
たとえば、LP1、LP2、LP3に収容されたロット1、ロット2、ロット3がすべて微細加工の対象である場合、図10に示したように、ロット1のすべてのウエハはPM1(PM400a)にて処理され、ロット2のすべてのウエハは、その時点で最も前に処理が施された処理室であるPM2(PM400b)にて処理され、ロット3のすべてのウエハは、その時点で最も前に処理が施された処理室であるPM1(PM400a)にて処理される。
一方、選択部255によりウエハ単位が選択されているとき、ステップ810にて、処理実行制御部265は、システムレシピにより指定されたPM群にOR搬送を行うように指定した制御信号を生成する。このようにして生成された搬送用の制御信号とともにステップ815にて生成されたプロセス実行用の制御信号をMC300に送信することを最終ロットまで繰り返す。これにより、ロットの最初のウエハWは、先程選択されたPM400aに搬送され、同ロットのつぎのウエハWは、つぎの処理室であるPM400bに搬送され、同ロットのその次のウエハWは、その次の処理室であるPM400aに搬送される。このようにして、該当ロットの最終ウエハWまで、ウエハWは、PM400aおよびPM400bに交互に一枚ずつOR搬送され、各PM400により並行してエッチング処理される。
以上に説明したように、ロット単位の搬送によれば、ロット内のすべてのウエハWを同一PM内に搬送して処理することによって、同一環境の下で1ロットに含まれるすべてのウエハWに均一に処理を施すことができ、これにより、1ロット単位で特性にバラツキのない同一製品を製造することができる。一方、ウエハW単位のOR搬送によれば、並行してウエハWが処理されるため、ロット単位に搬送する場合に比べスループットを向上させることができる。
ウエハ単位の搬送では、製品用ウエハを搬送する前に、試用ウエハが、レシピにより指定されたPM群の各処理室に、たとえば、一枚ずつ搬送される。すなわち、ウエハ単位のOR搬送では、製品ウエハを処理できる状態にあるかを確認する目的で、製品ウエハを搬送する前に、OR搬送されるすべての処理室に試用ウエハを搬送する必要がある。よって、OR搬送では、OR搬送される全処理室分の試用ウエハが最低限必要となる。
しかし、ロット単位の搬送では、製品用基板を搬送する前に、試用ウエハは、選択部255により選択されたPMに、たとえば、一枚のみ搬送される。すなわち、ロット単位の搬送では、ロット内のすべてのウエハWは、選択された1つの処理室に搬送されるため、試用ウエハWも最低限1つで済み、これにより、コストを減らすことができる。
(第2実施形態)
つぎに、第2実施形態にかかる基板処理システム10について説明する。第2実施形態では、次に搬送すべきPM400を選択する際に、より使用頻度の低いPM400を選択する方法として各PM400にて処理されたウエハWの枚数に着目している点で、最も前に使用したPM400に着目している第1実施形態と相違する。よって、この相違点を中心に本実施形態にかかる基板処理システム10について、図11および図12を参照しながら説明する。
第2実施形態では、EC200の機能構成(図5参照)は同じであり、図11の搬送手順選択処理および図12のプロセス実行制御処理の一部が異なる。具体的には、図6のプロセス実行処理中に呼び出される図11の搬送手順選択処理では、ステップ1100に続くステップ705にて初めての処理である場合、第1実施形態と同様に、ステップ710を実行するが、ステップ705にて初めての処理でない場合、ステップ1105に進んで、選択部255は、システムレシピにより指定されたPM群のうち、ウエハの総処理枚数の一番少ないPM400を選択する。なお、ウエハの総処理枚数は記憶部250の経路選択情報250cの1つとしてPM毎に累積されている。
このようにして、次に搬送すべきPMを選択した後、選択部255は、第1実施形態の場合と同様にステップ720〜ステップ730を処理し、ステップ1195に進んで本処理を終了する。
図11の搬送手順選択処理の終了後、図6のプロセス実行処理中に呼び出される図12のプロセス実行制御処理では、ステップ1200に続くステップ805〜ステップ815にて、処理実行制御部265は、第1実施形態と同様にウエハWの搬送およびウエハWのエッチング処理を制御するための制御信号を生成し、ステップ820にて、通信部270は、生成された制御信号をMC300に送信する。その後、ステップ1205に進んで、処理実行制御部265は、該当PMにて処理されたウエハの枚数をカウントし、ステップ825に進む。
ステップ825にて、処理されたウエハWがロットの最終ウエハと判定するまで、処理実行制御部265は、ステップ810〜ステップ820およびステップ1205の処理を繰り返し、ステップ825にて最終ウエハと判定した場合、ステップ1210に進み、記憶部250は、クリーニングするまでに各PM400にて処理したウエハの総処理枚数をPM毎に保存する。
これによれば、基板は、システムレシピにより指定されたPM群のうち処理枚数が最も少ないPM400に搬送される。これにより、使用頻度の低いと予測されるPM400にてウエハWを処理することができる。この結果、複数のPM400の使用頻度が偏ることなく、できるだけ平均的にすべてのPM400にて所望の処理を実行することができる。これにより、各PM400の雰囲気のバラツキを抑え、これにり、各PM400にて施される処理のバラツキを極力抑えることができる。
(第3実施形態)
つぎに、第3実施形態にかかる基板処理システム10について説明する。第3実施形態では、次に搬送すべきPM400を選択する際に、より使用頻度の低いPM400を選択する方法として各PM400を用いたウエハWの処理時間に着目している点で、各PM400にて処理されたウエハWの枚数に着目している第2実施形態と相違する。よって、この相違点を中心に本実施形態にかかる基板処理システム10について、図13および図14を参照しながら説明する。
第3実施形態では、EC200の機能構成(図5参照)は同じであり、図13の搬送手順選択処理および図14のプロセス実行制御処理の一部が異なる。具体的には、図6のプロセス実行処理中に呼び出される図13の搬送手順選択処理では、ステップ1300に続くステップ705にて初めての処理である場合、第2実施形態と同様に、ステップ710を実行するが、ステップ705にて初めての処理でない場合、ステップ1305に進んで、選択部255は、システムレシピにより指定されたPM群のうち、ウエハの総処理時間が一番短いPM400を選択する。なお、ウエハの総処理時間は記憶部250の経路選択情報250cの1つとしてPM毎に累積されている。
このようにして、次に搬送すべきPMを選択した後、選択部255は、第2実施形態の場合と同様にステップ720〜ステップ730を処理し、ステップ1395に進んで本処理を終了する。
搬送手順選択処理終了後、図6のプロセス実行処理中に呼び出される図14のプロセス実行制御処理では、ステップ1400に続くステップ805〜ステップ820にて、処理実行制御部265は、第2実施形態と同様にウエハWの搬送およびウエハWの処理を制御するための制御信号を生成し、通信部270は、生成された制御信号をMC300に送信する。その後、ステップ1405に進んで、処理実行制御部265は、該当PMにてウエハが処理された時間をカウントし、ステップ825に進む。
ステップ825にて処理されたウエハWがロットの最終ウエハと判定するまで、処理実行制御部265は、ステップ810〜ステップ820およびステップ1405の処理を繰り返し、ステップ825にて最終ウエハと判定した場合、ステップ1410に進み、記憶部250は、クリーニングするまでに各PM400にて処理したウエハの総処理時間をPM毎に保存する。
これによれば、選択された単位に含まれる基板は、システムレシピにより指定されたPM群のうち処理時間が最も短いPM400に搬送される。これにより、使用頻度が低いと予測されるPM400にてウエハWを処理することができる。この結果、複数のPM400の使用頻度が偏ることなく、できるだけ平均的にすべてのPM400にて所望の処理を実行することができる。これにより、各PM400の雰囲気のバラツキを抑え、これにり、各PM400にて施される処理のバラツキを極力抑えることができる。
以上に説明した各実施形態において、各部の動作はお互いに関連しており、互いの関連を考慮しながら、一連の動作として置き換えることができ、これにより、基板処理装置の制御装置の実施形態を、基板処理装置の制御方法の実施形態とすることができる。また、上記各部の動作を、各部の処理と置き換えることにより、基板処理装置の制御方法の実施形態を、基板処理装置の制御プログラムの実施形態とすることができる。また、基板処理装置の制御プログラムをコンピュータ読み取り可能な記録媒体に記憶させることにより、基板処理装置の制御プログラムの実施形態を制御プログラムに記録したコンピュータ読み取り可能な記録媒体の実施形態とすることができる。
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
(基板処理装置の変形例)
たとえば、基板処理装置としては、図3に示した構造に限られず、図15に示した構造を有していてもよい。図15の基板処理装置には、ウエハWを搬送する搬送システムHとウエハWに対して成膜処理またはエッチング処理等の基板処理を行う処理システムSとが設けられている。搬送システムHと処理システムSとは、ロードロック室(LLM)400t1、400t2を介して連結されている。
搬送システムHは、カセットステージ400H1と搬送ステージ400H2とを有している。カセットステージ400H1には、容器載置台H1aが設けられていて、容器載置台H1aには、4つのカセット容器H1b1〜H1b4が載置されている。各カセット容器H1bは、処理前の製品基板(ウエハW)、処理済の製品基板およびダミー処理用の非製品基板を多段に収容することができる。
搬送ステージ420には、屈伸および旋回可能な2本の搬送アームH2a1、H2a2が、磁気駆動によりスライド移動するように支持されている。搬送アームH2a1、H2a2は、先端に取り付けられたフォーク上にウエハWを保持するようになっている。
搬送ステージ400H2の一端には、ウエハWの位置決めを行う位置合わせ機構H2bが設けられている。位置合わせ機構H2bは、ウエハWを載置した状態で回転台H2b1を回転させながら、光学センサH2b2によりウエハWの周縁部の状態を検出することにより、ウエハWの位置を合わせるようになっている。
ロードロック室400t1、400t2には、その内部にてウエハWを載置する載置台がそれぞれ設けられているとともに、その両端にて気密に開閉可能なゲートバルブVがそれぞれ設けられている。かかる構成により、搬送システムHは、カセット容器H1b1〜H1b3とロードロック室400t1、400t2と位置合わせ機構H2bとの間でウエハWを搬送するようになっている。
処理システムSには、トランスファチャンバ(T/C)400t3および6つのプロセスチャンバ(P/C)400s1〜400s6(=PM1〜PM6)が設けられている。トランスファチャンバ400t3は、気密に開閉可能なゲートバルブs1a〜s1fを介してプロセスチャンバ400s1〜400s6とそれぞれ接合されている。トランスファチャンバ400t3には、屈伸および旋回可能な搬送アームSaが設けられている。
かかる構成により、ウエハWは、搬送アームSaを用いてロードロック室400t1、400t2からトランスファチャンバ400t3を経由してプロセスチャンバ400s1〜400s6に搬入され、エッチング処理などのプロセスが施された後、再び、トランスファチャンバ400t3を経由してロードロック室400t1、400t2へ搬出される。
図15に示した基板処理装置の場合においても、6つのトランスファチャンバP/C(PM400に相当)のうち、その時点で最も使用頻度が低いP/Cが選択され、ロットの微細加工の程度によって選択されたロット単位またはウエハ単位に応じて、ロット内のウエハWは、すべて選択されたP/Cに順に搬送されるか(ロット単位の場合)、選択されたP/Cから順に別々のP/Cへ一枚ずつOR搬送される(ウエハ単位の場合)。
この結果、微細加工が要求されるロットのウエハWは、すべて同一処理室にて処理されることにより、処理のバラツキを抑えてほぼ同一な製品を形成することができる。一方、微細加工が要求されないロットのウエハWは、別々の処理室に搬送され、並行して処理されることにより、処理のスループットを向上させることができる。
なお、本発明にかかる基板処理装置の処理室の数は、図4に示した2つや図15に示した6つに限られずいくつであってもよい。また、本発明にかかる処理室は、成膜処理に限られず、熱拡散処理、エッチング処理、等のあらゆる基板処理を実行可能である。
また、これらの処理を実行する装置の一例としては、エッチング装置、CVD(Chemical Vapor Deposition:化学気相成長法)装置、アッシング装置、スパッタリング装置、コータデベロッパ、洗浄装置、CMP(Chemical
Mechanical Polishing:化学的機械的研磨)装置、PVD(Physical Vapor Deposition:物理気相成長法)装置、露光装置、イオンインプランタなどが挙げられる。これらの装置は、マイクロ波プラズマ基板処理装置、誘導結合型プラズマ基板処理装置および容量結合型プラズマ基板処理装置などによって具現化されてもよい。
また、本発明に用いられる基板は、ガラス基板に限られず、たとえばシリコンウエハであってもよい。すなわち、本発明に用いられる基板は、たとえば、有機ELディスプレイやプラズマディスプレイ、液晶ディスプレイ(LCD:Liquid Crystal Display)などに用いられる基板であればよい。
さらに、本発明にかかる制御装置は、EC200のみで具現化されてもよいし、EC200とMC300とから具現化されていてもよい。
本発明の第1〜第3実施形態にかかる基板処理システムの概念図である。 第1〜第3実施形態にかかるECのハードウエア構成図である。 第1〜第3実施形態にかかる基板処理装置の構成図である。 第1〜第3実施形態にかかるPMの縦断面の模式図である。 第1〜第3実施形態にかかるECの機能構成図である。 第1〜第3実施形態にて実行されるプロセス実行処理ルーチン(メインルーチン)を示したフローチャートである。 第1実施形態にて実行される搬送手順選択処理ルーチン(サブルーチン)を示したフローチャートである。 第1実施形態にて実行されるプロセス実行制御処理ルーチン(サブルーチン)を示したフローチャートである。 図9(a)は、レシピを編集するための画面であり、図9(b)は、カセットLP1のロットをスタートさせるための画面であり、図9(c)は、基板処理装置の状態を表示した画面である。 ロット単位にて搬送された場合の搬送状態を説明するための図である。 第2実施形態にて実行される搬送手順選択処理ルーチンを示したフローチャートである。 第2実施形態にて実行されるプロセス実行制御処理ルーチンを示したフローチャートである。 第3実施形態にて実行される搬送手順選択処理ルーチンを示したフローチャートである。 第3実施形態にて実行されるプロセス実行制御処理ルーチンを示したフローチャートである。 PMの他の内部構成の縦断面を模式的に示した図である。
符号の説明
100 ホストコンピュータ
200 EC
250 記憶部
255 選択部
260 搬送制御部
265 処理実行制御部
270 通信部
300、300a〜300d MC
400、400a、400b PM
500、500a、500b LLM
600 管理サーバ
700、700a、700b 顧客側LAN
800 PC
LP、LP1、LP2、LP3 カセット容器

Claims (9)

  1. 基板に所定の処理を施す複数の処理室と前記基板を搬送する搬送機構とを備えた基板処理装置を制御する制御装置であって、
    次に搬送すべき処理室を選択するとともに、ロット毎に要求される微細加工の程度に応じて、同一処理室に搬送する基板の単位を1ロット単位または1基板単位のいずれにするかをロット毎に選択する選択部と、
    前記選択部により選択された単位に含まれる基板を前記選択部により選択された処理室に順に搬送する搬送制御部とを備える制御装置。
  2. 前記記憶部は、
    前記複数の処理室のうち、基板の処理に使用された処理室の順番を記憶し、
    前記選択部は、
    前記記憶部に記憶された処理室の順番に基づいて、レシピにより指定された処理室群のうち最も以前に処理が施された処理室を選択し、
    前記搬送部は、
    前記選択された処理室に前記選択された単位に含まれる基板を順に搬送する請求項1に記載された制御装置。
  3. 前記記憶部は、
    各処理室をクリーニングするまでに各処理室にて処理された基板の総処理枚数を処理室毎に記憶し、
    前記選択部は、
    前記記憶部に記憶された基板の総処理枚数に基づいて、レシピにより指定された処理室群のうち最も処理枚数の少ない処理室を選択し、
    前記搬送部は、
    前記選択された処理室に前記選択された単位に含まれる基板を順に搬送する請求項1に記載された制御装置。
  4. 前記記憶部は、
    各処理室をクリーニングするまでに各処理室にて処理された基板の総処理時間を処理室毎に記憶し、
    前記選択部は、
    前記記憶部に記憶された基板の総処理時間に基づいて、レシピにより指定された処理室群のうち最も処理時間の短い処理室を選択し、
    前記搬送部は、
    前記選択された単位に含まれる基板を前記選択された処理室に順に搬送する請求項1に記載された制御装置。
  5. 前記搬送制御部は、
    前記選択部により1ロット単位が選択された場合、前記ロットに含まれるすべての基板を前記選択された処理室に順に搬送し、前記選択部により1基板単位が選択された場合、前記ロットに含まれる最初の基板を、レシピにより指定された処理室群のうち、最も以前に処理が施された処理室、最も処理枚数の少ない処理室または最も処理時間の短い処理室のいずれかから選択された処理室に搬送し、同ロットに含まれる次の基板を次の処理室に搬送することを同ロットに含まれる最後の基板まで繰り返す請求項2〜4のいずれかに記載された制御装置。
  6. 前記搬送制御部は、
    前記選択部により1ロット単位が選択された場合、製品用基板を搬送する前に、試用基板を前記選択された処理室にのみ搬送する請求項1〜5のいずれかに記載された制御装置。
  7. 前記搬送制御部は、
    前記選択部により1基板単位が選択された場合、製品用基板を搬送する前に、試用基板をレシピにより指定された処理室群の各処理室にのみ搬送する請求項1〜5のいずれかに記載された制御装置。
  8. 基板に所定の処理を施す複数の処理室と前記基板を搬送する搬送機構とを備えた基板処理装置を制御する方法であって、
    次に搬送すべき処理室を選択するとともに、ロット毎に要求される微細加工の程度に応じて、同一処理室に搬送する基板の単位を1ロット単位または1基板単位のいずれかから選択し、
    前記選択された単位に含まれる基板を前記選択された処理室に順に搬送する基板処理装置の制御方法。
  9. 基板に所定の処理を施す複数の処理室と前記基板を搬送する搬送機構とを備えた基板処理装置の制御をコンピュータに実行させる制御プログラムを記憶した記憶媒体であって、
    次に搬送すべき処理室を選択するとともに、ロット毎に要求される微細加工の程度に応じて、同一処理室に搬送する基板の単位を1ロット単位または1基板単位のいずれかから選択する処理と、
    前記選択された単位に含まれる基板を前記選択された処理室に順に搬送する処理とをコンピュータに実行させる基板処理装置の制御プログラムを記憶した記憶媒体。
JP2006319832A 2006-11-28 2006-11-28 基板処理装置の制御装置、制御方法および制御プログラムを記憶した記憶媒体 Pending JP2008135517A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006319832A JP2008135517A (ja) 2006-11-28 2006-11-28 基板処理装置の制御装置、制御方法および制御プログラムを記憶した記憶媒体
TW096144988A TWI496230B (zh) 2006-11-28 2007-11-27 A substrate processing apparatus, and a substrate processing apparatus
KR1020070121461A KR100980510B1 (ko) 2006-11-28 2007-11-27 기판 처리 장치의 제어 장치, 제어 방법 및 제어프로그램을 기억한 기억 매체
CN2007101946059A CN101192055B (zh) 2006-11-28 2007-11-27 基板处理装置的控制装置和控制方法
US11/945,539 US7738987B2 (en) 2006-11-28 2007-11-27 Device and method for controlling substrate processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006319832A JP2008135517A (ja) 2006-11-28 2006-11-28 基板処理装置の制御装置、制御方法および制御プログラムを記憶した記憶媒体

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012129085A Division JP5571122B2 (ja) 2012-06-06 2012-06-06 基板処理装置および基板処理装置の制御方法

Publications (2)

Publication Number Publication Date
JP2008135517A true JP2008135517A (ja) 2008-06-12
JP2008135517A5 JP2008135517A5 (ja) 2009-11-19

Family

ID=39487093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006319832A Pending JP2008135517A (ja) 2006-11-28 2006-11-28 基板処理装置の制御装置、制御方法および制御プログラムを記憶した記憶媒体

Country Status (4)

Country Link
JP (1) JP2008135517A (ja)
KR (1) KR100980510B1 (ja)
CN (1) CN101192055B (ja)
TW (1) TWI496230B (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011097023A (ja) * 2009-09-30 2011-05-12 Tokyo Electron Ltd 基板処理装置および基板搬送方法
WO2012026148A1 (en) * 2010-08-23 2012-03-01 Tokyo Electron Limited Separation system, separation method, program and computer storage medium
US9728431B2 (en) 2015-09-29 2017-08-08 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device
JP2018014427A (ja) * 2016-07-21 2018-01-25 株式会社日立国際電気 基板処理装置、半導体装置の製造方法、プログラム
KR20180020902A (ko) * 2016-08-18 2018-02-28 가부시키가이샤 스크린 홀딩스 기판 처리 장치 및 기판 처리 방법
KR101840578B1 (ko) 2014-01-20 2018-03-20 가부시키가이샤 스크린 홀딩스 기판 처리 방법 및 기판 처리 장치
KR20190010380A (ko) * 2017-07-20 2019-01-30 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 시스템, 반도체 장치의 제조 방법 및 기록 매체
KR20190074995A (ko) * 2017-12-20 2019-06-28 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
JP2019169663A (ja) * 2018-03-26 2019-10-03 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法および記録媒体
WO2020008954A1 (ja) * 2018-07-04 2020-01-09 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8232212B2 (en) * 2008-07-11 2012-07-31 Applied Materials, Inc. Within-sequence metrology based process tuning for adaptive self-aligned double patterning
JP6600588B2 (ja) 2016-03-17 2019-10-30 東京エレクトロン株式会社 基板搬送機構の洗浄方法及び基板処理システム
JP7174581B2 (ja) * 2018-09-20 2022-11-17 株式会社Screenホールディングス レシピ表示装置、レシピ表示方法、およびレシピ表示プログラム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260231A (ja) * 1996-03-25 1997-10-03 Nec Corp 生産制御システム及びその装置
JP2001257141A (ja) * 2000-03-10 2001-09-21 Mitsubishi Electric Corp プロセス制御装置およびプロセス制御方法
JP2003332405A (ja) * 2002-05-15 2003-11-21 Tokyo Electron Ltd 基板処理装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000003307A (ko) * 1998-06-27 2000-01-15 윤종용 반도체 제조설비 관리시스템의 로트 플로우 제어방법
JP4524720B2 (ja) * 1999-12-28 2010-08-18 ルネサスエレクトロニクス株式会社 プロセス制御装置
JP2002237507A (ja) * 2000-12-08 2002-08-23 Tokyo Electron Ltd 処理システム及び処理システムの被処理体の搬送方法
JP4566574B2 (ja) * 2004-02-13 2010-10-20 大日本スクリーン製造株式会社 基板処理装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260231A (ja) * 1996-03-25 1997-10-03 Nec Corp 生産制御システム及びその装置
JP2001257141A (ja) * 2000-03-10 2001-09-21 Mitsubishi Electric Corp プロセス制御装置およびプロセス制御方法
JP2003332405A (ja) * 2002-05-15 2003-11-21 Tokyo Electron Ltd 基板処理装置

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011097023A (ja) * 2009-09-30 2011-05-12 Tokyo Electron Ltd 基板処理装置および基板搬送方法
WO2012026148A1 (en) * 2010-08-23 2012-03-01 Tokyo Electron Limited Separation system, separation method, program and computer storage medium
US9330898B2 (en) 2010-08-23 2016-05-03 Tokyo Electron Limited Separation system, separation method, program and computer storage medium
US10541163B2 (en) 2014-01-20 2020-01-21 SCREEN Holdings Co., Ltd. Substrate processing method and substrate processing apparatus
KR101840578B1 (ko) 2014-01-20 2018-03-20 가부시키가이샤 스크린 홀딩스 기판 처리 방법 및 기판 처리 장치
US9728431B2 (en) 2015-09-29 2017-08-08 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device
KR101961989B1 (ko) * 2016-07-21 2019-03-25 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 반도체 장치의 제조 방법, 기록매체
JP2018014427A (ja) * 2016-07-21 2018-01-25 株式会社日立国際電気 基板処理装置、半導体装置の製造方法、プログラム
KR20180010933A (ko) * 2016-07-21 2018-01-31 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치, 반도체 장치의 제조 방법, 기록매체
KR102030896B1 (ko) * 2016-08-18 2019-10-10 가부시키가이샤 스크린 홀딩스 기판 처리 장치 및 기판 처리 방법
KR20180020902A (ko) * 2016-08-18 2018-02-28 가부시키가이샤 스크린 홀딩스 기판 처리 장치 및 기판 처리 방법
CN107785288B (zh) * 2016-08-18 2021-07-20 株式会社斯库林集团 基板处理装置和基板处理方法
CN107785288A (zh) * 2016-08-18 2018-03-09 株式会社斯库林集团 基板处理装置和基板处理方法
TWI682432B (zh) * 2016-08-18 2020-01-11 斯庫林集團股份有限公司 基板處理裝置及基板處理方法
US10656524B2 (en) 2016-08-18 2020-05-19 SCREEN Holdings Co., Ltd. Substrate processing apparatus including transport device
US11726456B2 (en) 2017-07-20 2023-08-15 Kokusai Electric Corporation Substrate processing system
KR102019552B1 (ko) * 2017-07-20 2019-09-06 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 시스템, 반도체 장치의 제조 방법 및 기록 매체
KR20190010380A (ko) * 2017-07-20 2019-01-30 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 시스템, 반도체 장치의 제조 방법 및 기록 매체
US10671056B2 (en) 2017-07-20 2020-06-02 Kokusai Electric Corporation Substrate processing system
KR102276906B1 (ko) * 2017-12-20 2021-07-14 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
US11094572B2 (en) 2017-12-20 2021-08-17 Kokusai Electric Corporation Substrate processing apparatus and recording medium
KR20190074995A (ko) * 2017-12-20 2019-06-28 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
CN110364413A (zh) * 2018-03-26 2019-10-22 株式会社国际电气 基板处理***、半导体装置的制造方法及记录介质
JP2019169663A (ja) * 2018-03-26 2019-10-03 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法および記録媒体
CN110364413B (zh) * 2018-03-26 2024-01-09 株式会社国际电气 基板处理***、半导体装置的制造方法及记录介质
JP2020009835A (ja) * 2018-07-04 2020-01-16 東京エレクトロン株式会社 基板処理方法及び基板処理装置
WO2020008954A1 (ja) * 2018-07-04 2020-01-09 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP7137976B2 (ja) 2018-07-04 2022-09-15 東京エレクトロン株式会社 基板処理方法及び基板処理装置
TWI838381B (zh) * 2018-07-04 2024-04-11 日商東京威力科創股份有限公司 基板處理方法及基板處理裝置

Also Published As

Publication number Publication date
CN101192055A (zh) 2008-06-04
TW200841412A (en) 2008-10-16
TWI496230B (zh) 2015-08-11
KR20080048410A (ko) 2008-06-02
KR100980510B1 (ko) 2010-09-06
CN101192055B (zh) 2010-12-01

Similar Documents

Publication Publication Date Title
JP2008135517A (ja) 基板処理装置の制御装置、制御方法および制御プログラムを記憶した記憶媒体
US7738987B2 (en) Device and method for controlling substrate processing apparatus
US8055378B2 (en) Device for controlling processing system, method for controlling processing system and computer-readable storage medium stored processing program
JP4878202B2 (ja) 膜位置調整方法、記憶媒体及び基板処理システム
US7854821B2 (en) Substrate processing apparatus
US20080112780A1 (en) Vacuum processing apparatus
JP5165878B2 (ja) 基板処理装置の制御装置、制御方法および制御プログラムを記憶した記憶媒体
JP2006278396A (ja) 処理装置及びプログラム
JP5571122B2 (ja) 基板処理装置および基板処理装置の制御方法
JP2006196691A (ja) 半導体製造装置及び半導体装置の製造方法
JP2014086487A (ja) 基板処理システム及び基板の搬送制御方法
JP5242906B2 (ja) 基板処理装置の制御装置、制御方法および制御プログラムを記憶した記憶媒体
JP5128080B2 (ja) 基板処理装置の制御装置およびその制御方法
JP2014036025A (ja) 真空処理装置または真空処理装置の運転方法
JP2011054679A (ja) 基板処理装置
JP2008311461A (ja) 基板処理装置
US11823877B2 (en) Substrate processing system, substrate processing method, and controller
JP4839019B2 (ja) 基板処理システム、基板処理方法、プログラム及び記憶媒体
JP2011096719A (ja) 基板処理装置
US20110190924A1 (en) Control device for controlling substrate processing apparatus and method therefor
JP2012094599A (ja) 基板処理装置
JP2010109235A (ja) 基板処理装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091006

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110701

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120306

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120606

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120614

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120831