JP2008135389A - 高周波シールドを有するフィルターコネクタ - Google Patents

Abstract

【課題】高周波ＥＭＩが、フィルターコネクタのピンに接続された回路に達するのを阻止するシールドが提供される。
【解決手段】フィルターコネクタは第１の基板（２６）の孔（２８）を通って延在する複数のピン（１２）を含み、各ピンは半田ジョイント（９０）によってピンの孔を取り囲む信号トレース（３２、６０）に結合される。キャパシタ（４０）のようなフィルター構成要素は、各々が信号トレースに結合された１つの端子（４４）および接地トレース（３０）に結合された他の端子（４２）を有する。トレース間には間隙（６２）を有する。第２の基板（７５）は各々が第１の基板と面に関して隣接して位置するように提供され、そして各々が信号および接地トレース間の間隙を覆うシールドトレース（７２）を有する。各第２の基板のピン−受け入れ孔は円形部分を有しそしてノッチ（１００）を有する。
【選択図】 図３

Description

米国特許第６，８９６，５５２号に記載されたフィルターコネクタ（filter connector）の１つの形式は、それを通ってピンが延在する孔を有する一対のフレキシブルな回路基板または基板部分を含む。各孔の回りで環状に延在する信号トレース（signal trace）は半田ジョイント（solder joint）により対応するピンに電気的に接続されている。キャパシタのようなフィルター構成要素において、各々は信号トレースに接続された１つの端子と接地面に接続された他方の端子を有する。信号トレースと接地面の間には間隙（gap）があり、そして高周波（５００ＭＨｚ〜１０００ＭＨｚ）漂遊信号（stray signal）がかかる間隙を通ってピンの１つの端部と接続されている回路へと通過することができる。かかる漂遊信号が結果として回路内に“ノイズ”をもたらすＥＭＩ（電磁干渉；electromagnetic interference）を構成する。かかるＥＭＩの大部分がかかる間隙を通って通過するのを遮断する装置は価値のあるものであろう。

［本発明の概要］
本発明の１つの実施例に従えば、高周波ＥＭＩ（electromagnetic interference）シールドが、接地トレースと複数の信号トレースのそれぞれとの間に間隙が存在する形式のフィルターコネクタについて、提供される。さらにＥＭＩシールドは、信号トレース内の孔を通って突き出る（project）ピンに対する信号トレースの半田付けが容易になるように構成される。フィルターコネクタは、キャパシタのようなフィルター構成要素が、信号トレース（ピンと接続する）に接続された１つのキャパシタ端子および基板の接地面と接続された第２の端子と共に第１の絶縁性基板に配置される形式である。間隙は回路の短絡を防止するために接地および信号トレースの間に残さなければならない。高周波ＥＭＩはかかる間隙を通ってピンの１つの端部と接続されている回路へと通過することができる。本発明はＥＭＩシールドとして機能する導電性トレースを保持する第２の絶縁性基板を提供する。シールドトレースは第１の基板から単にわずかに間隔をおいて位置している面に位置する（これらの間に誘電体層を伴う）。シールドトレースは間隙を覆い、そしてシールドトレースは信号トレースと連結することができる。接地と信号トレースの間の間隙を通って通過する何れのＥＭＩもシールドトレースにより阻止され、そしてピンの１つの端部に接続された回路に到達しない。

各ピンは第２の基板の下に位置する第１の回路基板に位置する信号トレースに対して半田付けされる。第２の基板を通して第１の基板の信号トレースに半田を適用することを可能にするため、第２の基板のピン−受け入れ孔はノッチ（notch）を有する。第２の基板の各孔はピンを密接して受入れる円形部分および円形部分から延在するノッチを含む。半田（および半田フラックス）の量を分配するディスペンサーは、そこで大面積の接続を保証することができるように第１の基板の信号トレースレベルに半田を分配するために、ノッチを通して挿入することができる。半田はさらに、シールドトレースをピンおよび信号トレースと接続するために、孔の円形部分におけるシールドトレースの部分に流すことができる。

本発明の新規な特徴は特に添付された特許請求の範囲において述べられる。本発明は、添付の図面と関連させて読む場合に、以下の記載から最も良く理解されるであろう。

［望ましい実施例の記載］
図1は従来技術のフィルターされたコネクタ１０を示し、これは一対の回路基板１４、１６の組合わせに対して取り付けられた複数のピン１２を含む。各ピンに接続されたフィルターは、フェライトビード（ferrite bead）２０およびそれぞれが回路基板組立て体の１つに取り付けられている一対のキャパシタを含む。フェライトビードと一対のキャパシタは米国特許第６，８９６，５５２号に記載されているようなＰｉフィルターを形成する。フィルターされたコネクタは、図２に示されるような接地された金属シェル（metal shell）１８に取り付けられるように構成される。ピンの１つの端部は、接地された金属シェルの延長部分に位置する検知回路（sensitive circuitry）２２に接続され、このシェルはかかる回路を電磁干渉（ＥＭＩ；electromagnetic interference）から保護している。しかしながら、電磁干渉はコネクタ１０を通し漏れることによりこの回路に達する可能性があり、そして本発明はかかる電磁干渉の漏れを最小にするコネクタの構造を導くものである。

図３はピン１２の１つのと、ピンに沿って位置する２つの回路基板１４、１６の組合わせとの一部を示す。１４のような各回路基板の組合わせは、誘電体基板２６を含む第１回路基板組立て体２４を含み、これはフレキシブル基板とすることができる。この基板２６は各々が導電性ピン１２の１つを受入れるピン−受け入れ孔２８を有する。導電性の層またはトレース（layer or trace）の形状の接地面３０が本来第１の基板の上面に位置し、そして複数の導電性の信号トレース３２、６０は各々第１の基板に位置する。各上方の信号トレース６０はピンの孔の回りのリング部に延在する。下方の信号トレース３２はキャパシタ端子４４に達するように、ピンの孔の一方の側のみに位置することができる。

キャパシタのようなフィルター部品４０は、接地面３０に接続されている１つの端子４２を有し、そして信号トレース３２に接続されているもう１つの他の端子４４を有する。回路基板は、キャパシタ端子に対する半田付けを容易にするために、接地面が第１の基板の下面の接地トレース５２に延在する、メッキされたスルーホール（plated-through aperture）５０を有する。上部信号トレースは半田ジョイント（solder joint）９０を通って下方の信号トレースに接続される。上部接地トレース３０と上部信号トレース６０との間には間隙６２がある。

７５０ＭＨｚ、そして特に５００ＭＨｚから１０００ＭＨｚの範囲、の大きさのオーダにおける周波数の高周波電磁干渉（ＥＭＩ；electromagnetic interference）は間隙５４、６２を通って通過することができ、そしてピンの１つの端部に接続された回路に達し、そしてかかる回路を混乱させる。本発明はかかるＥＭＩの大部分がコネクタを通って通過しそしてかかる回路に達するのを阻止するための改善を目的とする。

出願人は一対の第２誘電体回路基板７０組立て体を提供し、各々が誘電体基板７５と電磁干渉のシールドとして作用するその上の導電性トレース７２を有する。各第２基板組立体は、面に関して隣接し（facewise adjacent）そして望ましくは対向して、対応する第１基板組立体に取り付けられる。ここで第１の基板はフレキシブルな回路基板であり、第２の基板は望ましくはより補強基板（stiffener board）である。導電性のシールドトレース７２はＥＭＩシールドトレースとして作用し、そして各信号トレース６２と接地面３０との間の間隙６２を覆って位置する。環境内の高周波ＥＭＩのあるものは、間隙６２を通り、経路７６、７８に沿って移動する。このようにして、ＥＭＩはシールドトレース７２により遮断され、そしてピンに接続されている感度の良い回路に達するのを阻止される。誘電体カバー層７４はシールドレース７２に対して位置し、そしてそれを第１基板の上部表面における接地および信号トレース３０、６０から電気的に分離する。

出願人は、間隙６２の上部に直接位置するシールドトレース中央部分８４を超えて延在する、重複する端部８０、８２を有するシールドトレースを提供する。重複する端部８０、８２は接地および信号とレースの上部に直接位置する。重複する端部は、垂直Ｖに対する角度に沿って通過するＥＭＩを阻止する。良好なシールドのために必要とされる重複の量は、シールドトレースが間隙からどのように閉鎖するかに依存する。出願人はシールドトレースをそれが垂直に１ｍｍを超えないように位置するように配置し、そして望ましくは最も近い間隙から０．５ｍｍを超えないように配置し、そしてシールドトレースを間隙に対して間隙の幅の１／１０より接近させて配置する。ある場合において、シールドトレースは各間隙の大部分の上部に、そして例えその全てではないとしても、望ましくは各間隙の少なくとも９０％において位置するであろう。

シールドトレース７２は、必然ではないが、ピン１２におよび信号トレース３２に電気的に接続されていることが望ましい。しかしながら、信号トレース３２（および６０）がピンに接続されていることは本質的なことである。かかる接続は半田ジョイント９０を通って通常行なわれる。図３の配置において、第２回路基板組立て体７０は、ピン１２と半田が堆積されるべき信号トレース３２の孔の壁部３２ｈの間の領域に対する、下方への垂直なアクセスを妨害する傾向があるであろう。出願人は半田（これは後にオーブン中でウエーブソルダリング（wave soldering）により溶融される）の堆積を、第２の基板７５にノッチを有するピン−受け入れ孔９２を形成することにより、容易にする。細いディスペンサーノズル１０４を有するディスペンサー（dispenser）１０２は、ピン１２と信号トレース孔の壁部３２ｈとの双方に隣接して位置する（望ましくは１ｍｍ以内）領域１０６の中にあるいは対して半田を分配するために、ノッチを通って通過する。

図５は第２の基板７５内のピン−受け入れ孔９２を示す。各ピン−受け入れ孔９２は望ましくは１８０°より大きい角度Ａで孔の軸１１２の回りで延在する円形の孔部分１１０を含む。角度Ａは望ましくは少なくとも２２０°であり、そして現実には３００°である。ノッチ１００は軸から離れて放射状に突き出る。円形の孔部分１１０は第２の基板の孔をピンの回りに正確に配置する。ノッチ１００は図３に示すようにディスペンサー１０２のノズル１０４を受入れ、ソルダーフラックスによって取り囲まれている小さい半田ボールの量が孔の壁部に堆積される。図３は多くの場合において溶融された半田フィレット（solder fillet）がさらにピンをノッチと反対側の孔の側部においてシールドトレース７２に半田付けする部分１１４を有することを示し、このことはシールドトレースを信号トレース３２に接続する。半田フィレットは常に上部および下部の信号トレース３２、６０について接続をするであろう。

図３のコネクタを組立てるために、出願人は最初に下部および上部組立て体を組立てる。続いて出願人は複数のピン１２上に下部回路基板結合体１６を組立てる。このことは第２回路基板組立て体７０を配置することを含み、これは第２の基板７５、シールドトレース７２、および下部の第１回路基板組立て体２４の上方の誘電体カバー層７４を含み、該下部第１回路基板組立て体２４は、誘電体基板２６上の接地および信号トレース５０、３２および各ピン−受け入れ孔において所定の位置で半田付けされたキャパシタ４０を含み、孔を通って突出するピンを伴う。続いて、ディスペンサー１０２（および望ましくは多数のこれと同様のものを有する）が信号トレース内の孔の壁部に半田堆積物（solder deposit）を配置するために使用される。次に、フェライトビード２０がピンに配置され、そして下部基板組立て体と同一の上部回路基板組立て体がピンに配置される。ディスペンサーが半田堆積物を信号トレース孔の壁部に配置するために使用される。この組立て体は図３に示す最終的な組立て体を製造するため半田を溶融するためにオーブンの中に配置される。

半田堆積物（半田ボールおよびフラックス）がノッチ内にまたはノッチの下に位置する第１回路基板２４の領域内に最初に堆積されたという事実は、半田結合の細密な観察から決定されることができる。半田フィレット９０は普通最初に堆積した配置においてわずかに高くなる。

出願人が設計した図３に示された形式のコネクタにおいて、３２ｈにおける各ピン−受け入れ孔は、３０ミル（１ミルは１／１０００インチに等しい）（＝０．７６２ｍｍ）の直径を有する。第１の基板２６は５ミル（＝０．１２７ｍｍ）の厚さを有し、そして各第２の基板は３０ミル（＝０．７６２ｍｍ）の厚さを有する。

例えこの発明の記載するために図示されているように”垂直”、“上”、“下”、その他、のような方向が使用されていても、この発明は何れの方向についても使用することができる。

このように、この発明は接地および信号トレースを有し、そしてそれらの間に、遮蔽されない場合には高周波ＥＭＩ（電磁干渉）エネルギが通過することのできる間隙を有する少なくとも１つの第１回路基板組立て体を有する形式のコネクタについての改良を提供する。この発明は、その上にシールドトレースを有し、そして望ましくはシールドトレースの上に誘電性の分離層を有する、補強基板のような第２の回路基板を提供する。第２の回路基板は第１の回路基板に対して対面するように配置され、そして望ましくは分離層が第１の回路基板の表面（接地トレースの表面のような）に対向して配置される。シールドトレースは、さもなければ間隙を通過するであろうＥＭＩを阻止するため、第１の回路基板の信号および接地トレース間の間隙の大部分そして望ましくは全てを覆い、そして望ましくは間隙の大部分と重複する。第２の回路基板は望ましくは、円形部分を有しそして孔の軸から放射状に離れて延在するノッチを有するピン−受け入れ孔を有する。ディスペンサーは第１の基板上に位置する信号トレースの孔の壁部に半田堆積物を配置するために各ノッチを通して挿入されることができる。

例えこの発明について特定の実施例が記載されそして図示されているとしても、この技術分野の熟練者にとって修正および変更は容易に行なうことができることが認識され、特許請求の範囲はかかる修正および変更を範囲に含むものと解釈されることが意図されるものである。

本発明におけるフィルターされたコネクタの等尺図である。 図１のコネクタの側部立面図である。 １つのピンと、このピンに接続された２つの回路基板組立体の部分を示す、図１のコネクタの一部の断面による側面図である。 第１の回路基板の下側を示す、図３の線４−４における図である。 第２の回路基板の下側を示す、図３の線５−５における図である。

Claims (10)

1. 第１回路基板組み立て体（２４）と、なお該第１回路基板組み立て体は、複数のピン−受け入れ孔（２８）、各々が前記孔の１つを通って突き出る複数のピン（１２）、各々が少なくとも前記孔の１つの回りに部分的に延在しそして孔を通って突き出ている前記ピンの１つに接続されている複数の信号トレース（６０）、前記回路基板の表面に位置しているが前記孔からおよび前記信号トレースから間隔をおいて配置されている接地面（３０）、そして前記接地面と前記信号トレースとの間の残りの間隙（６２）を有し、そして、各々が前記接地面に接続された第１の端子（４２）および前記信号トレースの１つに接続された第２の端子（４４）を有する複数のフィルター構成要素とを含む、フィルターされたコネクタであって、
   前記第１回路基板組み立て体に対し面に関して隣接して位置し、そして誘電体の第２基板（７５）と各々が前記ピンの１つを受入れる複数の孔（９２）とを有する第２回路基板組み立て体（７０）と、
   前記第２基板に位置しそして前記間隙の各々の面積の大部分の上に延在する複数のシールドトレース（７２）と
   を含むコネクタ。
2. 導電性の前記複数のシールドトレースの各々は、前記ピンの対応する１つに電気的に接続されている、請求項１記載のコネクタ。
3. 前記第２基板組み立て体の前記孔（９２）の各々は、軸（１１２）および円形の孔から放射状に外方向に延在するノッチ（１００）を有する円形の形状であり、
   前記信号トレースの各々は、前記ノッチの１つを通して初めに堆積された半田（９０）の量により前記ピンの対応する１つに半田付けされる、
   請求項１記載のコネクタ。
4. 第１回路基板組み立て体は上面および下面を有する誘電体の第１基板（２６）を含み、前記接地面（３０）は本来前記上面に位置し、そして前記第１の基板内において前記下面に延在するメッキされたスルーホール（５０）、そして前記下面に前記フィルター構成要素と接続する接地トレース部分（５２）を含み、
   前記第２の基板（７５）は補強基板であり、前記シールドトレース（７２）は前記第２基板の下面に位置し、そして前記導電性シールドトレースの下面に対して位置する誘電体カバー層（７４）を含み、
   前記第２の基板は前記第１の基板の上方に位置し、前記誘電体カバー層は前記接地面に対し面に関して隣接して位置し、前記シールドトレースは前記接地トレース（３０）のそして前記信号トレース（６０）の１ｍｍ以内に位置する、
   請求項１記載のコネクタ。
5. 前記信号トレースの各々は半田ジョイント（９０）により前記ピンの対応する１つに半田付けされ、複数の半田ジョイントの各々の位置（１１４）はさらに対応する導電性シールドトレース（７２）と接触している
   請求項１記載のコネクタ。
6. 複数の第１の孔（２８）を有する誘電体の第１の基板（２６）、前記第１の孔の１つを通って各々が突き出る複数のピン（１２）、各々が少なくとも部分的に前記孔の１つの回りに延在する前記第１の基板上の複数の信号トレース（３２、６０）、前記基板上の少なくとも１つの接地面（３０）、各々が前記信号トレースの１つに接続される第１の端子（４４）および前記接地面に接続されている接地トレース（５２）に接続される第２の端子（４２）を有する複数のフィルター構成要素（４０）を含むフィルターされたコネクタであって、
   複数の第２の孔（９２）を有し、そしてさらに前記第２の孔の１つを通って突き出る前記ピンの各々を有し、前記第１の基板に最も接近しそして各第２の孔の少なくとも1部の回りに位置する前記第２に基板の面上の複数のシールドトレース（７２）、そして前記シールドトレースの上に位置する誘電体カバー層（７４）を有し、各シールドトレースは前記信号トレースの１つに隣接して位置する、誘電体の第２の基板（７５）を含み、
   前記第２の孔は各々が、対応するピンの軸の回りで１８０°より大きく延在する本来円形の部分（１１０）、および前記軸から前記円形部分よりもさらに突き出るノッチ（１００）を含み、
   各々が前記ピンの１つを前記信号トレースの１つに結合する複数の半田ジョイント（９０）を含み、前記半田ジョイントの各々は前記ノッチを通して前記ピンの１つと対応する前記信号トレースの１つが交差する位置（１０６）に堆積された半田堆積物を含む、
   コネクタ。
7. 前記信号トレースの各々は前記接地面から間隔を置いて配置され、それによってこれらの間に間隙（６２）を残し、
   前記シールドトレース（７２）の各々は前記間隙の対応する１つの大部分の上に位置する
   請求項６記載のコネクタ。
8. 複数のピン（１２）と、そして各々が前記ピンの１つを受入れる複数のピン−受け入れ孔（１２）、各々が少なくとも部分的に前記孔の１つの回りに延在しそしてピンの１つにそこで半田付けされる複数の信号トレース（３２、６０）、接地面（３０）、および各々が前記接地面および前記信号トレースの１つに接続されている複数のフィルター構成要素、そして前記接地面および前記信号トレースの各々の間の間隙（６２）を含む第１の回路基板（２６）とを含むフィルターされたコネクタであって、
   前記間隙に面に関して隣接して位置するシールドトレース（７２）を有し、前記シールドトレース（７２）と前記接地面と信号とレースとの間の間隙（６２）との間に誘電体分離層（７４）を有する第２の回路基板（７５）、
   を含むコネクタ。
9. 前記シールドトレース（７２）の各々はさらにピンを対応する信号トレースに結合する半田ジョイント（９０）により前記ピンの対応する１つに半田付けされる、
   請求項８記載のコネクタ。
10. 前記第２の回路基板は軸（１１２）を有する複数のピン−受け入れシールド孔（９２）を含み、これを通して前記ピンが突き出し、各シールドトレースは各シールド孔の大部分の回りに延在し、各シールド孔は各孔の回りで１８０°より大きく延在する円形の部分（１１０）を有しそして孔の一つの側から放射状に外側に延在するノッチ（１００）を有する、
    請求項８記載のコネクタ。

Images