JP2008125191A - 電気接続箱 - Google Patents
電気接続箱 Download PDFInfo
- Publication number
- JP2008125191A JP2008125191A JP2006304248A JP2006304248A JP2008125191A JP 2008125191 A JP2008125191 A JP 2008125191A JP 2006304248 A JP2006304248 A JP 2006304248A JP 2006304248 A JP2006304248 A JP 2006304248A JP 2008125191 A JP2008125191 A JP 2008125191A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- line
- signal
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Connection Or Junction Boxes (AREA)
Abstract
【課題】部品点数抑制及び小型化を実現しつつ適切にサージ対策を講じうる構成を提供する。
【解決手段】電気接続箱100には、基板104と、オルタネータ200に電気的に接続されるバスバー102を有する電源ライン111が設けられている。電源ライン111には、複数の分岐ライン112が接続されており、各分岐ライン112にはヒューズ装置10がそれぞれ設けられている。ヒューズ装置10は、各電装品に対する電力供給及び非供給を切り換え可能な半導体スイッチと、分岐ライン112の所定の異常電流状態を検出する状態検出手段と、状態検出手段によって所定の異常電流状態が検出された場合に半導体スイッチを遮断動作させる制御手段とを備えている。このような構成において、電源ライン111には、当該電力供給ライン111にて発生するサージを吸収するサージ吸収素子が接続されている。
【選択図】図3
【解決手段】電気接続箱100には、基板104と、オルタネータ200に電気的に接続されるバスバー102を有する電源ライン111が設けられている。電源ライン111には、複数の分岐ライン112が接続されており、各分岐ライン112にはヒューズ装置10がそれぞれ設けられている。ヒューズ装置10は、各電装品に対する電力供給及び非供給を切り換え可能な半導体スイッチと、分岐ライン112の所定の異常電流状態を検出する状態検出手段と、状態検出手段によって所定の異常電流状態が検出された場合に半導体スイッチを遮断動作させる制御手段とを備えている。このような構成において、電源ライン111には、当該電力供給ライン111にて発生するサージを吸収するサージ吸収素子が接続されている。
【選択図】図3
Description
本発明は、電気接続箱に関する。
従来より、車両用電気部品の分野では、各種サージ対策が講じられている。特に、オルタネータからの電力供給系では、オルタネータに接続されたバッテリや電気負荷が急に解放されて無負荷に近い状態となった場合に発電動作の継続によりロードダンプサージとも称される異常高電圧が発生するため、このようなサージによって各種電装品が破損しないように適切な対策が求められている。サージ対策に関する技術としては例えば特許文献1のようなものがある。
特開昭60−200728号公報
上記特許文献1の技術では、オルタネータ内にサージ吸収用のダイオードペアを複数設けてオルタネータから発生するサージを抑制している。しかしながら、この構成では、複数のダイオードペアを設けるため、部品点数やコストが大きくなりやすい。また、オルタネータ内にサージ吸収用素子の配置スペースを確保する必要があるため、オルタネータの大型化、部品点数増大を招く懸念がある。
本発明は上記のような事情に基づいて完成されたものであって、部品点数抑制及び小型化を実現しつつ適切にサージ対策を講じうる構成を提供することを目的とする。
上記の目的を達成するための手段として、請求項1の発明にかかる電気接続箱は、
基板と、
オルタネータからの電力供給を受けるバスバーが前記基板に装着されてなる電源ラインと、
前記基板において前記電源ラインから分岐する形態で配され、それぞれ電装品に対して電力供給する複数の分岐ラインと、
前記複数の分岐ラインにそれぞれ配される複数のヒューズ装置と、
を備え、
前記ヒューズ装置は、
前記電装品に対する電力供給及び非供給を切り換えるように前記分岐ラインに接続される半導体スイッチと、
前記分岐ラインの所定の異常電流状態を検出する状態検出手段と、
前記状態検出手段によって前記所定の異常電流状態が検出された場合に前記半導体スイッチを遮断動作させる制御手段と、
を有し、
さらに、前記電源ラインのサージを吸収するサージ吸収素子が、前記電源ラインに接続されかつ前記基板に実装される形態で設けられていることを特徴とする。
基板と、
オルタネータからの電力供給を受けるバスバーが前記基板に装着されてなる電源ラインと、
前記基板において前記電源ラインから分岐する形態で配され、それぞれ電装品に対して電力供給する複数の分岐ラインと、
前記複数の分岐ラインにそれぞれ配される複数のヒューズ装置と、
を備え、
前記ヒューズ装置は、
前記電装品に対する電力供給及び非供給を切り換えるように前記分岐ラインに接続される半導体スイッチと、
前記分岐ラインの所定の異常電流状態を検出する状態検出手段と、
前記状態検出手段によって前記所定の異常電流状態が検出された場合に前記半導体スイッチを遮断動作させる制御手段と、
を有し、
さらに、前記電源ラインのサージを吸収するサージ吸収素子が、前記電源ラインに接続されかつ前記基板に実装される形態で設けられていることを特徴とする。
請求項2の発明は、請求項1に記載の電気接続箱において、
前記サージ吸収素子は、一端が前記電力供給ラインに電気的に接続され、他端が接地ラインに電気的に接続されるツェナーダイオードを有してなることを特徴とする。
前記サージ吸収素子は、一端が前記電力供給ラインに電気的に接続され、他端が接地ラインに電気的に接続されるツェナーダイオードを有してなることを特徴とする。
<請求項1の発明>
請求項1の発明によれば、電源ラインのサージを吸収するサージ吸収素子を、電気接続箱内の基板に実装する形態で設けているため、オルタネータ内に特別なサージ吸収素子を設けずとも半導体スイッチや電装品を効果的に保護することができる。また、各半導体スイッチの上流側(オルタネータ側)に設けられる共通の電源ラインにサージ吸収素子を接続する構成としたため、電装品への各経路毎にサージ吸収素子を設ける必要がなく、部品点数削減及び小型化を効果的に図ることができる。
請求項1の発明によれば、電源ラインのサージを吸収するサージ吸収素子を、電気接続箱内の基板に実装する形態で設けているため、オルタネータ内に特別なサージ吸収素子を設けずとも半導体スイッチや電装品を効果的に保護することができる。また、各半導体スイッチの上流側(オルタネータ側)に設けられる共通の電源ラインにサージ吸収素子を接続する構成としたため、電装品への各経路毎にサージ吸収素子を設ける必要がなく、部品点数削減及び小型化を効果的に図ることができる。
<請求項2の発明>
請求項2の発明によれば、複雑な構成を用いることなく簡易かつ好適に電源ラインのサージを吸収できる。
請求項2の発明によれば、複雑な構成を用いることなく簡易かつ好適に電源ラインのサージを吸収できる。
本発明の一実施形態を図1ないし図9を参照しつつ説明する。
(1)全体構成
図1は、本発明の実施形態1に係る電気接続箱の一例について一部を省略して示す平面図である。図2は、図1の電気接続箱をA−A位置で切断した断面図である。図3は、図1の電気接続箱の電気的構成を概略的に例示するブロック図である。
(1)全体構成
図1は、本発明の実施形態1に係る電気接続箱の一例について一部を省略して示す平面図である。図2は、図1の電気接続箱をA−A位置で切断した断面図である。図3は、図1の電気接続箱の電気的構成を概略的に例示するブロック図である。
本実施形態の電気接続箱100は、図1及び図2に示すように、回路構成体101と、この回路構成体101を収容するケース120とを備えている。このケース120は、第1ケース体121と第2ケース体122とからなり、これらによって回路構成体101を構成する基板104及び各種電子部品が包囲されている。
回路構成体101は、基板104と、この基板104に装着されるバスバー102と、基板104に実装される各種電子部品(後述)を有してなる。このうち、基板104は、略長方形状に形成されており、一方の板面側が第2ケース体122に支持された状態でこの第2ケース体122にねじ部材115によって固定されている。また、この基板104の表裏両面には所定のパターンで導電路(詳細には図示せず)が形成されている。
バスバー20は、導電性に優れた金属板を打ち抜いて形成され、所定の導電路を構成すると共に、基板104に形成されたパターンに電気的に接続されている。このバスバー20は、基板104の実装面側において板面に対してほぼ直交する方向に突出する第1突出部102Aと、基板104の板面に対してほぼ直交する方向かつ第1突出部102とは同じ側(基板104の実装面側)に突出する複数(図1では6つ)の第2突出部102Bを備えており、これら第1突出部102Aと複数の第2突出部102Bは、これらの突出側に対して基板104を挟んだ反対側(実装面とは反対側)で接続され一体的に形成されている。第1突出部102はオルタネータ200(図3)に電気的に接続された図示しない外部導電路に接続されている。また、第2突出部102Bはそれぞれ後述のヒューズ装置10に電気的に接続されている。
なお、回路構成体101の一端側にはコネクタ130が設けられている。このコネクタ130は、コネクタハウジング133と、一端が基板104に取り付けられ他端がコネクタハウジング133内に配される端子131とが設けられている。
次に、電気接続箱100の電気的構成について説明する。上述したように、電気接続箱100には、オルタネータ200からの電力供給を受けるバスバー102が設けられ、このバスバー102の一部によって電源ライン111が構成されている。具体的には、図1ないし図3のように、バスバー102の第1突出部102Aの一端部によって構成される端子118と、バスバー102における複数の第2突出部102Bの基端部に設けられた分岐部117との間が電源ライン111として構成されている。なお、図1の例では、バスバー102における基板104の実装面とは反対側に設けられた長手状部分が分岐部117に相当しており、図3では、この分岐部117を回路上の分岐点として示している。
また、図3に示すように、基板104において電源ライン111から分岐する形態で複数(図3では6つ)の分岐ライン112が配されている。分岐ライン112は、バスバー102の第2突出部102Bと、各第2突出部102Bとヒューズ装置10とを導通させるようにそれぞれ基板104に形成された配線パターン(図1で図示略)とによって構成されており、それぞれ負荷50(負荷50は電装品の一例に相当する)に対して電力供給するラインとして構成されている。
複数の分岐ライン112にはそれぞれヒューズ装置10が接続されている。各ヒューズ装置10は、負荷50(電装品)に対する電力供給及び非供給を切り換えるように分岐ライン112に接続されるパワーMOSFET15(図4:後述)(パワーMOSFET15は、半導体スイッチの一例に相当する)と、分岐ライン112の所定の異常電流状態を検出する状態検出手段と、状態検出手段によって所定の異常電流状態が検出された場合にパワーMOSFET15(半導体スイッチ)を遮断動作させる制御手段とを有している。なお、状態検出手段及び制御手段の具体的構成は後述する。
本発明では、このような構成において、電源ライン111のサージを吸収するサージ吸収素子108が、ダイオード106を介して電源ライン111に接続されかつ基板104に実装される形態で設けられている。このサージ吸収素子108は、一端がダイオード106を介して電力供給ライン113に電気的に接続され、他端が接地ラインに電気的に接続されるツェナーダイオードによって構成されている。
より具体的には、バスバー102における外部導電路との接続部(即ち端子118)と分岐部117との間の位置119からサージ吸収用の導電路113が分岐しており、この導電路113にダイオード106のアノードが接続されている。またダイオード106のカソードにはサージ吸収素子(即ちツェナーダイオード)108のカソードが接続され、このサージ吸収素子108のアノードは接地されている。
この構成では、たとえば、オルタネータに接続されたバッテリや電気負荷が急に解放されてロードダンプサージが発生しても、サージ吸収素子108の作用により位置119の電圧レベルが一定レベル以上上昇しないようになる。従って、下流側のヒューズ装置10や負荷50(電装品)に異常高電圧が供給されず、各種電気部品を効果的に保護できる。
特に、本実施形態の構成では、電源ライン111のサージを吸収するサージ吸収素子108を、電気接続箱内の基板104に実装する形態で設けているため、オルタネータ200内に特別なサージ吸収素子を設けずとも半導体スイッチや電装品を効果的に保護することができる。また、各半導体スイッチの上流側(オルタネータ側)に設けられる共通の電源ライン111にサージ吸収素子108を接続する構成としたため、電装品への各経路毎にサージ吸収素子を設ける必要がなく、部品点数削減及び小型化を効果的に図ることができる。
また、サージ吸収素子108をツェナーダイオードによって構成しているため、複雑な構成を用いることなく簡易かつ好適に電源ラインのサージを吸収できる。
(2)ヒューズ装置の構成
図4は、実施形態1の電気接続箱100に用いられるヒューズ装置10を主として示すブロック図である。同図に示すように、ヒューズ装置10は、定電圧信号、或いは、PWM(Pulse Width Modulation。パルス幅変調)制御信号などの制御信号S1を直接又は間接的にパワーMOSFET15の制御入力端子(ゲート端子G)に与えることで、このパワーMOSFET15の出力側に連なる車両用電源60(以下、単に電源60とも称する)から負荷50への電力供給を制御するように構成されている。なお、本実施形態では、ヒューズ装置10は図示しない車両に搭載され、負荷50として例えば車両用のランプ、クーリングファン用モータやデフォッガー用ヒータなどの電装品を駆動制御するために使用される。このヒューズ装置10は、入力端子P1において、操作スイッチ52及び抵抗(図5:図3、図4では図示略)が接続される構成をなし、操作スイッチ52がONとなることで動作するようになっている。
図4は、実施形態1の電気接続箱100に用いられるヒューズ装置10を主として示すブロック図である。同図に示すように、ヒューズ装置10は、定電圧信号、或いは、PWM(Pulse Width Modulation。パルス幅変調)制御信号などの制御信号S1を直接又は間接的にパワーMOSFET15の制御入力端子(ゲート端子G)に与えることで、このパワーMOSFET15の出力側に連なる車両用電源60(以下、単に電源60とも称する)から負荷50への電力供給を制御するように構成されている。なお、本実施形態では、ヒューズ装置10は図示しない車両に搭載され、負荷50として例えば車両用のランプ、クーリングファン用モータやデフォッガー用ヒータなどの電装品を駆動制御するために使用される。このヒューズ装置10は、入力端子P1において、操作スイッチ52及び抵抗(図5:図3、図4では図示略)が接続される構成をなし、操作スイッチ52がONとなることで動作するようになっている。
図4に示すように、信号S1は入力端子P1に接続された入力インターフェース45に入力されるようになっており、このS1の入力に応じてFET47がオン状態となり、保護用論理回路40が通電される構成をなしている。保護用論理回路40にはチャージポンプ回路41とターンオフ回路42がそれぞれ接続されており、さらに過電流検知回路13、過温度検出回路48もそれぞれ接続されている。
チャージポンプ回路41は、パワーMOSFET15に接続されており、チャージポンプ回路41とパワーMOSFET15のゲート端子Gとの間には、過電流検出回路13からのライン(具体的には、後述するセンスMOSFET16のゲート端子Gからのライン(図5参照))が接続されている。また、チャージポンプ回路41とパワーMOSFET15のゲート端子Gとの間のラインにおける過電流検知回路13との接続点と、パワーMOSFET15のゲート端子Gとの間には、ターンオフ回路42からのラインが接続されている。また、ターンオフ回路42は、パワーMOSFET15のドレイン電源端子Dとソース端子Sにもそれぞれ接続されている。なお、図4において図示は省略しているが、図5のように半導体スイッチ部11の出力端子P3と外部端子P4の間には外付け抵抗12が接続され、外部端子P4と入力端子P1の間には第2外付け抵抗14が接続されている。なお、これらの端子の詳細については後述する。
次に、過電流検知回路13について説明する。図5は、ヒューズ装置10の過電流検知回路13を主として示す回路図である。なお、図5では、図4の一部構成を省略している。同図に示すように、ヒューズ装置10は、パワーMOSFET15(パワーMOSFET15は、半導体スイッチの一例に相当する)と、パワーMOSFET15の電流量に応じたセンス電流が流れるセンスMOSFET16と、パワーMOSFET15に流れる電流の異常検出を行う後述の過電流検知回路13とがワンチップ化された形態、或いは、複数のチップで構成されてワンパッケージ内に収容された形態にて半導体スイッチ部11が構成されている。
パワーMOSFET15は、ドレイン端子Dが電源端子P2に接続され、ソース端子Sが出力端子P3に接続されている。センスMOSFET16は、ゲート端子G及びドレイン端子DがパワーMOSFET15のゲート端子G及びドレイン端子Dと共通接続されている。また、パワーMOSFET15のソース端子S及びセンスMOSFET16のソース端子Sは、オペアンプ18の各入力端子にそれぞれ接続されており、互いに同電位に保たれるように構成されている。オペアンプ18の出力側には、FET20のゲート端子が接続されている。これらパワーMOSFET15及びセンスMOSFET16は、スイッチ52がONとなって入力端子P1から入力信号S1が入力されることを条件としてONするように構成されている。
半導体スイッチ部11の外部には、外付け抵抗12が設けられており、この外付け抵抗12は、一端が半導体スイッチ部11の出力端子P3(パワーMOSFET15のソース端子Sが接続される端子)に接続され、他端が、半導体スイッチ部11の外部端子P4と接続されている。外付け抵抗12は、一端の接続点(即ち、パワーMOSFETのソース端子S)の電圧レベルVsに応じた電流を、外部端子P4を通して流すように構成されている。
また、半導体スイッチ部11の外部には、後述の定電圧手段と外部端子P4との間に接続される第2外付け抵抗14が設けられており、定電圧手段の電圧レベルに応じて第2外付け抵抗14を電流Irbが流れるようになっている。この電流Irbと外付け抵抗12を流れる電流Irsとの加算電流Irに応じて、過電流検知回路13で閾値電流Ia、Ib(後述)が生成されるようになっている。
半導体スイッチ部11の内部には、入力端子P1と接続されるツェナーダイオード38が設けられている。このツェナーダイオード38は、図4に示す入力インターフェース45の一部を構成している。本実施形態では、入力の論理は正論理とされており、入力端子P1は、入力信号S1がアクティブのときに一定電圧に保たれるように構成されている。即ち、本実施形態では、電源と抵抗54とツェナーダイオード38によって定電圧手段が構成されている。第2外付け抵抗14は、このように一定電圧に設定される入力端子P1に一端が接続され、他端が外部端子P4に接続されており、この第2外付け抵抗14を、一定電流Irbが流れるようになっている。つまり、外部端子P4には、一定電流Irbと外付け抵抗12を流れる電流Irsとの加算電流Irが流れることとなる。
一方、過電流検知回路13は、外部端子P4に接続されており、パワーMOSFET15のソース端子Sの電圧レベルVsに応じて外付け抵抗12を通して流れる電流Irsと、外付け抵抗12とは異なる経路からの定電流(即ち、電流Irb)との加算電流Irに基づいて閾値電流Ia、Ib(後述)を設定し、この閾値電流Ia、Ibをセンス電流Isと比較することに基づいて異常信号OC、SC(後述)を出力することとなる。なお、電流Irsは、外付け抵抗12の抵抗値Rsに対するパワーMOSFET15のソース端子レベルVsの割合Vs/Rsに応じて定まる値であり、ソース端子レベルVsが増加するとIrsも増加し、Vsが減少するとIrsも減少するようになっている(即ち、ソース端子レベルVsの増減に応じてIrsも増減するようになっている)。
過電流検知回路13においては、FET24、FET26によって電流検出回路の一例に相当するカレントミラー回路が構成されるため、センス電流Isと同レベルのミラー電流Is’が流れ、FET28、FET30、及びFET34により同じく電流検出回路の一例に相当するカレントミラー回路が構成され、ミラー電流Is’と同レベルのミラー電流Is”がFET30、FET34に流れるように構成されている。即ち、センス電流Isと同レベルのミラー電流Is”がFET30、FET34に流れることとなる。そして、これらミラー電流Is”を後述する閾値電流Ia、Ibと比較することによって異常検出を行う。
また、過電流検知回路13は、外部端子P4に接続されており、外部端子P4を通して流れる電流Irに応じた閾値電流Ia、Ibと、センス電流Is(詳しくは、センス電流Isのミラー電流Is”)とを比較することに基づき異常信号を出力する構成をなしている。具体的には、FET22、FET32、FET36によりカレントミラー回路が構成されており、外部端子P4を通して流れる電流Irと同レベル、又は、電流Irと比例するレベルの第1閾値電流Ia及び第2閾値電流IbがFET32、FET36にそれぞれ流れるように構成されている。FET32とFET36は、互いにチャネル幅が異なるように設定されており、一定比率の電流が流れるように構成されている。本実施形態では、外部端子Irを流れる電流と同じレベルの第2閾値電流Ibが流れ、第2閾値電流Ibに対して一定割合(例えばIbの5/8程度)の第1閾値電流Iaが流れるようにFET22、FET32、FET36が構成されている。なお、IbとIaの比率は一定であればよく、構成や環境に応じて適切に定めることができる。
過電流検知回路13は、第1異常状態を検出する第1異常検出部(即ち、FET30、FET32、検出ライン31によって構成される部分)と、第2異常状態を検出する第2異常検出部(即ち、FET34、FET36、検出ライン35によって構成される部分)とを有している。なお、これら第1異常検出部及び第2異常検出部と、FET22、FET32、FET36によって構成されるカレントミラー回路が異常検出回路の一例に相当している。
第1異常検出部では、電流Irsと電流Irbとの加算電流Irに比例した第1閾値電流Iaが設定され、、この第1閾値電流Iaとセンス電流Is(詳しくはセンス電流Isのミラー電流Is”)と比較し、センス電流Isが第1閾値電流Iaを上回る場合(即ち、ミラー電流Is”が第1閾値電流Iaを超える場合)に、検出ライン31から第1異常信号OCを出力する。この第1異常信号OCは、過電流状態を示す信号として用いられる。
第2異常検出部では、電流Irsと電流Irbとの加算電流Irと同レベルの閾値電流Ibが設定され、この第2閾値電流Ibとセンス電流Is(詳しくはセンス電流Isのミラー電流Is”)とを比較し、センス電流Isが第2閾値電流Ibを上回る場合(即ち、ミラー電流Is”が第2閾値電流Ibを超える場合)に、検出ライン35から第2異常信号SCを出力する。この第2異常信号SCは、短絡状態を示す信号(換言すれば、第1異常状態よりも大きな電流が流れた状態を示す信号)として用いられる。
なお、上述の第1異常信号OC及び第2異常信号SCは保護用論理回路40に並列に入力されるように構成されており、後述の保護動作がなされるようになっている。また、これら第1異常信号OC及び第2異常信号SCはOR回路49にも入力されるようになっており、これら第1異常信号OC及び第2異常信号SC、或いは過温度検知回路からの温度異常を示す第3異常信号OTのいずれかの信号が入力された場合には、FET46がオンされ、プルアップ抵抗54を利用して外部回路(例えば警告ランプ等)に異常を示す信号が出力される。
(3)閾値設定
次に、閾値電流の設定について説明する。
図6は、センスMOSFET16のドレイン−ソース間電圧Vdsと、センスMOSFET16に流れるセンス電流Isとの関係、及び閾値電流Ibを示す図である。横軸は、センスMOSFET16のドレイン−ソース間電圧Vdsを示し、縦軸は、そのドレイン−ソース間電圧Vdsに応じてセンスMOSFET16を流れるセンス電流Isを示している。
次に、閾値電流の設定について説明する。
図6は、センスMOSFET16のドレイン−ソース間電圧Vdsと、センスMOSFET16に流れるセンス電流Isとの関係、及び閾値電流Ibを示す図である。横軸は、センスMOSFET16のドレイン−ソース間電圧Vdsを示し、縦軸は、そのドレイン−ソース間電圧Vdsに応じてセンスMOSFET16を流れるセンス電流Isを示している。
負荷が正常状態の場合パワーMOSFET15がオンした際の、センスMOSFET16のドレイン−ソース間電圧Vds及び電流Isの安定点は、負荷線L1とオン抵抗線L2との交点Aとなる。即ち、センスMOSFET16のドレイン−ソース間電圧Vds及び電流Isの値は、パワーMOSFET15のオン状態が維持されるのに伴って、点B(Vs(パワーMOSFET15のソース電圧)=0、Id(パワーMOSFET15のドレイン電流)=0の状態)から、負荷線L1に沿って変化し、安定点(交点A)に到達した時点で安定するのが理想的である。
しかしながら、負荷が短絡しているなどの異常事態が発生している場合、起動時に点Bから出発しても、その負荷50での電圧降下が極めて少ないため、パワーMOSFET15のソース電圧Vsはほとんど上昇しない。即ち、パワーMOSFET15のドレイン−ソース間電圧があまり変化しない状態で、パワーMOSFET15を流れる電流Idが急激に上昇してしまい、対応して、線L3に示すようにセンス電流Isが点Bから出発して急激に上昇することとなる。
即ち、ソース電圧Vsが低く、ドレイン−ソース間電圧Vdsが高いときに電流Idが急上昇してしまうこととなるが、本実施形態に係るヒューズ装置10では、このような電流Idの異常上昇を速やかに防止するため、電流Idに対し一定比率で流れるセンス電流Isを閾値電流Ia、Ibと比較して異常検出を行う構成とし、さらに、ソース電圧Vsが低いときには、それに応じて閾値電流Ia、Ibを低く設定するようにして閾値設定の適正化を図っている。そして、Isが閾値電流Ia、Ibを上回ることを条件として保護回路40にて遮断動作を行うようにしている。なお、保護回路40による遮断動作については後述する。
閾値電流Ia、Ibは、上述したように、第2外付け抵抗14を流れる定電流Irbと、パワーMOSFET15のソース端子Sの電圧Vsに応じて外付け抵抗12を流れる電流Irsとの加算電流Irに応じて、FET22,FET32、FET36によるカレントミラー回路により生成される。このうち、第2閾値電流Ibが、電流Irと同レベルの電流となるように、FET22、FET36が構成されており、電流Ir(即ち、第2閾値電流Ib)とドレイン−ソース間電圧Vdsとの関係は図6の線L4のように示される。図6に示すように、電流Irとドレイン−ソース間電圧Vdsとの関係を示す線L4は、所定領域においてL1の勾配と同勾配とされている。
第2閾値電流Ibは、パワーMOSFET15のソース端子Sの電圧Vsの増減に応じて増減する電流とされている。即ち、ソース端子Sの電圧Vsのレベルが低い状態ではそれに応じた低い閾値電流Ibが設定され、Vsが高い場合には、それに応じた高い閾値電流が設定されるようになっている。したがって、閾値電流を一定値とする場合と比較して閾値電流を最適化できる。即ち、Vdsが大きくなるに従って閾値電流に達するまでの時間が短くなり、迅速かつパワーMOSFET15での電力損失が小さい状態での遮断が可能となる。
本実施形態では、最大負荷時におけるセンス電流Isの通常時(異常状態が発生していない場合)の負荷線L1を、Is=m・Vds+n(ただし、m、nは定数)で表した場合、第2閾値電流Ibは、領域Cにおいて、Ib=m・Vds+s(ただし、sは定数)と設定される。領域DにおいてIb=s(ただしsは定数)と設定される。また、Ibの勾配は、Vs/Rsで定められるため、外付け抵抗12の抵抗値Rsを調整することにより、負荷線L1の勾配と閾値電流のラインL4の勾配を領域Cにおいて同一とすることができる。また、バイアス電流Irbは、第2外付け抵抗14の抵抗値Rbを調整することにより設定できる。
大部分の領域Cにおいて勾配がほぼ同一とされ、領域Dにおいて適切な閾値電流が定められることで、短絡が生じたとしても、センス電流Isは、時間を要することなく即座に閾値電流Ibに達することとなり、効果的な保護が図られることとなる。即ち、仮に閾値電流を一定レベルに設定する場合、短絡発生からセンス電流Isが閾値電流に達するまでに時間がかかるため、その間、保護が図られず、悪影響が懸念されるが、本実施形態では、状態に応じた閾値電流が設定されるため、迅速で適切な保護が図られることとなる。
なお、図6では、第2閾値電流Ibの設定方法について詳細に説明したが、第1閾値電流Iaも同様に設定されることとなる。なお、第1閾値電流Iaは第2閾値電流Ibに対して所定割合となる電流であるため、第1閾値電流Iaを示すラインはそのようなラインとなる。
本実施形態では、閾値設定用の抵抗が半導体スイッチ部11の内部ではなく、半導体スイッチ部11の外部に外付け抵抗12、14として設けられるため、図6の破線L4にてばらつき幅が例示されるように、製造過程に起因する抵抗値のばらつきが抑えられ、閾値電流Ia、Ibを精度高く設定でき、ひいては、異常検出を高精度に行うことができる。また、このように閾値電流Ia、Ibが精度高く設定される一方で、カレントミラー回路によってセンス電流Isを精度高く反映したばらつきの少ないミラー電流Is”が生成され(破線L1にて示されるばらつき幅を参照)、これが閾値電流Ia、Ibと比較されることとなるため、精度の高い電流同士の比較が可能となり、異常検出の精度が極めて高くなる。そして、パワーMOSFET15のソース端子Sの電圧Vsの増減に応じて増減するように閾値電流Ia、Ibを設定できるため(より詳しくは、大部分の領域において、閾値電流のラインL4が負荷線L1の勾配とほぼ同勾配となるように設定され、それ以外の領域についても、適切な閾値電流が定められるため)、全ての領域において一律に一定レベルの閾値を設定するような構成と比較して、短絡が生じた場合に、センス電流のレベルが即座に閾値電流レベルに達することとなり、迅速な保護が図られる。
(4)保護用論理回路
図7には、前述の制御信号S1を受けることで起動する保護用論理回路40の構成が示されている。この保護用論理回路40は、正常時には、チャージポンプ回路41を駆動させ、このチャージポンプ回路41は昇圧した電圧をパワーMOSFET15及びセンスMOSFET16の各ゲート−ソース間に与えてオンして通電状態にさせるように動作する。一方、保護用論理回路40は、上記第1異常信号OC、第2異常信号SCを受けた異常検出時には、チャージポンプ回路41をオフさせるとともに、ターンオフ回路42を駆動させる制御信号S4を出力し、これにより、パワーMOSFET15及びセンスMOSFET16の各ゲート−ソース間の電荷を放電し、遮断動作させるように動作する。
図7には、前述の制御信号S1を受けることで起動する保護用論理回路40の構成が示されている。この保護用論理回路40は、正常時には、チャージポンプ回路41を駆動させ、このチャージポンプ回路41は昇圧した電圧をパワーMOSFET15及びセンスMOSFET16の各ゲート−ソース間に与えてオンして通電状態にさせるように動作する。一方、保護用論理回路40は、上記第1異常信号OC、第2異常信号SCを受けた異常検出時には、チャージポンプ回路41をオフさせるとともに、ターンオフ回路42を駆動させる制御信号S4を出力し、これにより、パワーMOSFET15及びセンスMOSFET16の各ゲート−ソース間の電荷を放電し、遮断動作させるように動作する。
保護用論理回路40は、オシュレータ72(OSC)、Nbitカウンタ回路70、Mbitカウンタ回路71、NOR回路76及びAND回路77等を含んで構成されている。このうち、NOR回路76には、第1異常信号OC、第2異常信号SCが入力される。そして、このNOR回路76からの信号S5と、Nbitカウンタ回路70からそのカウンタが初期値(N=0)のときに出力される信号S6とがAND回路77に入力され、このAND回路77からのリセット信号RST3がオシュレータ72及びNbitカウンタ回路70に与えられて初期化されるようになっている。
このような構成により、オシュレータ72及びNbitカウンタ回路70は、保護用論理回路40が第1異常信号OC又は第2異常信号SCを受ける前は、リセット状態で待機する。そして、オシュレータ72及びNbitカウンタ回路70は、第1異常信号OC又は第2異常信号SCを受けたときにリセット状態が解除され、Nbitカウンタ回路70がオシュレータ72の発振周波数に応じたタイミングでNbit分の時間(本実施形態では例えば10ms)のカウントを開始し、Nbit分カウントした後にリセットされ再びNbit分のカウントを開始する。また、オシュレータ72及びNbitカウンタ回路70は、保護用論理回路40が第1異常信号OC及び第2異常信号SCのいずれも受けておらず、かつ、Nbitカウンタ回路70のカウンタがゼロになっているときにリセットされるようになっている。従って、Nbitカウンタ回路70は、保護用論理回路40が第1異常信号OC又は第2異常信号SCを一旦受けると、その後、再度第1異常信号OC又は第2異常信号SCを受けるかどうかにかかわらず、Nbit分カウントアップするまでカウントを継続する。
また、Nbitカウンタ回路70は、k(<N)bit分カウント(本実施形態では例えば500μs)したときに出力信号S8を出力する。そして、AND回路79は、この出力信号S8と、第2異常信号SCとが与えられるようになっている。要するに、AND回路79は、保護用論理回路40に第2異常信号SCが入力されてNbitカウンタ回路70がカウントを開始したときは、k(<N)bit分カウント後に出力信号S9を出力するのである。
更に、Nbitカウンタ回路70は、h(k<h<N)bit分カウント(本実施形態では例えば2ms)したときに出力信号S2を出力する。そして、AND回路78は、この出力信号S2と、第1異常信号OCとが与えられるようになっている。要するに、AND回路78は、保護用論理回路40に第1異常信号OCが入力されてNbitカウンタ回路70がカウントを開始したときは、h(k<h<N)bit分カウント後に出力信号S7を出力するのである。
更に、Nbitカウンタ回路70は、h(k<h<N)bit分カウント(本実施形態では例えば2ms)したときに出力信号S2を出力する。そして、AND回路78は、この出力信号S2と、第1異常信号OCとが与えられるようになっている。要するに、AND回路78は、保護用論理回路40に第1異常信号OCが入力されてNbitカウンタ回路70がカウントを開始したときは、h(k<h<N)bit分カウント後に出力信号S7を出力するのである。
Mbitカウンタ回路71は、Nbitカウンタ回路70がオーバフロー(Nbit分カウントアップ)した回数をMbit分カウントするものである。そして、Mbitカウンタ回路71は、例えば、制御信号S1が入力端子に入力された時(例えば負荷駆動信号が入力された時)にリセット信号RST2を受けてカウンタがリセットされ、常にはローレベルの出力信号S3を出力し、オーバフロー(Mbit分カウントアップ)したときに反転したハイレベルの出力信号S3を出力するように動作する。つまり、Mbitカウンタ回路71は、制御信号S1が入力端子に入力された時(例えば負荷駆動信号が入力された時)のリセット信号RST2を受けたときのみカウンタがリセットされるようになっている。
また、保護用論理回路40は、チャージポンプ回路41、ターンオフ回路42に制御信号S4を与えてオンオフ動作させる、ラッチ回路としてのRS−FF74(RSフリップフロップ)を有している。このRS−FF74は、セット端子SにOR回路73からのセット信号SETが入力され、リセット端子Rにリセット信号RST1が入力され、出力端子Qにチャージポンプ回路41及びターンオフ回路42のそれぞれ入力端子が接続されている。
RS−FF74は、リセット状態で出力端子Qからローレベルの制御信号S4を出力してチャージポンプ回路41をオンしターンオフ回路42をオフすることにより、パワーMOSFET15及びセンスMOSFET16は、チャージポンプ回路41からの昇圧された電圧信号を受けて通電状態となる。そして、このリセット状態でセット信号SETが入力されることでチャージポンプ回路41がオフしターンオフ回路42がオンし、これにより、パワーMOSFET15及びセンスMOSFET16は、各ゲートーソース間の電荷が放電され遮断動作に切り替わり、オフする。
OR回路73は、上記AND回路78からの出力信号S7が入力されるとともに、AND回路79からの出力信号S9が入力される。従って、OR回路73は、過電流状態の検出(第1異常信号OC出力)時から2ms経過後、又は、短絡状態の検出(第2異常信号SC出力)時から500μs経過後に、RS−FF74にセット信号SETを与える。
また、AND回路75は、Mbitカウンタ回路71からの出力信号S3を反転した信号が入力されるとともに、リセット信号RST1が入力される。つまり、AND回路75は、Mbitカウンタ回路71からローレベルの出力信号を受けているときは、リセット信号RST1を有効化させてRS−FF74のリセット端子Rに与える一方で、Mbitカウンタ回路71からハイレベルの出力信号を受けたときには、リセット信号RST1を無効化させてRS−FF74のリセット端子Rにリセット信号RST1を与えないようにする有効化手段として機能する。
次に、リセット信号RST1は、制御信号S1が入力端子に入力された時、又は、Nbitカウンタ回路70のカウンタが初期値(N=0)の時に出力される。
(動作)
<短絡異常の発生時>
以上の構成により、保護用論理回路40は、制御信号S1が入力端子に入力された時にRS−FF74によってパワーMOSFET15及びセンスMOSFET16をオンして通電状態とし、例えば、第2異常信号SCを受けたときに、Nbitカウンタ回路70がカウントを開始し、そのNbitカウンタ回路70がkカウントし、かつ、短絡状態が継続したとき(500μs後)にRS−FF74がセット状態となりパワーMOSFET15及びセンスMOSFET16をオフして強制的に遮断動作をさせる。
<短絡異常の発生時>
以上の構成により、保護用論理回路40は、制御信号S1が入力端子に入力された時にRS−FF74によってパワーMOSFET15及びセンスMOSFET16をオンして通電状態とし、例えば、第2異常信号SCを受けたときに、Nbitカウンタ回路70がカウントを開始し、そのNbitカウンタ回路70がkカウントし、かつ、短絡状態が継続したとき(500μs後)にRS−FF74がセット状態となりパワーMOSFET15及びセンスMOSFET16をオフして強制的に遮断動作をさせる。
このときの遮断動作は、「自己復帰可能な1次遮断動作」に相当する。即ち、Nbitカウンタ回路70がオーバフローしてカウントがゼロに初期化されたときにリセット信号RST1が出力され、このリセット信号RST1は、AND回路75において有効化される。従って、これによりRS−FF74はリセット状態に変移してパワーMOSFET15及びセンスMOSFET16を通電状態に復帰させることができるのである。
そして、この通電状態に復帰したときに、未だ短絡状態となっており、保護用論理回路40が第2異常信号SCを受けたときには、再び上記1次遮断動作を実行する。従って、短絡状態が解消されない限り、RS−FF74は、図8(A)に示すように、500μsの時間幅(パルス幅)のハイレベル信号(パワーMOSFET15等をオンして通電状態とする信号)を10ms周期で出力する制御信号S4(デューティ比5%)をチャージポンプ回路41を通してパワーMOSFET15及びセンスMOSFET16のゲートGに与えて強制オンオフ動作を実行する。
そして、Mbitカウンタ回路71は、この強制オンオフ動作の実行回数、つまり、Nbitカウンタ回路70がオーバフローした回数をカウントしM回になったときに、ハイレベルの出力信号を出力する。これにより、AND回路75は、リセット信号RST1を無効化させ、次にNbitカウンタ回路70がオーバフローしてもRS−FF74はリセット状態に変移しなくなる。つまり、このときの遮断動作が「自己復帰不能な2次遮断動作」に相当する。
<過電流異常の発生時>
一方、保護用論理回路40は、第1異常信号OCを受けたとき、Nbitカウンタ回路70がカウントを開始し、そのNbitカウンタ回路70がhカウントし、かつ、過電流状態が継続したとき(2ms後)に、上記1次遮断動作を実行する。その後、Nbitカウンタ回路70がオーバフローしてカウントがゼロに初期化されたときにリセット信号RST1が出力され、RS−FF74はリセット状態に変移してパワーMOSFET15及びセンスMOSFET16を通電状態に復帰させる。続いて、この通電状態に復帰したときに、未だ過電流状態となっており、保護用論理回路40が第1異常信号OCを受けたときには、再び上記1次遮断動作を実行する。従って、過電流状態が解消されない限り、RS−FF74は、図8(B)に示すように、2msの時間幅(パルス幅)のハイレベル信号を10ms周期で出力する制御信号S4(デューティ比20%)をチャージポンプ回路41を通してパワーMOSFET15及びセンスMOSFET16のゲートGに与えて強制オンオフ動作を実行する。
一方、保護用論理回路40は、第1異常信号OCを受けたとき、Nbitカウンタ回路70がカウントを開始し、そのNbitカウンタ回路70がhカウントし、かつ、過電流状態が継続したとき(2ms後)に、上記1次遮断動作を実行する。その後、Nbitカウンタ回路70がオーバフローしてカウントがゼロに初期化されたときにリセット信号RST1が出力され、RS−FF74はリセット状態に変移してパワーMOSFET15及びセンスMOSFET16を通電状態に復帰させる。続いて、この通電状態に復帰したときに、未だ過電流状態となっており、保護用論理回路40が第1異常信号OCを受けたときには、再び上記1次遮断動作を実行する。従って、過電流状態が解消されない限り、RS−FF74は、図8(B)に示すように、2msの時間幅(パルス幅)のハイレベル信号を10ms周期で出力する制御信号S4(デューティ比20%)をチャージポンプ回路41を通してパワーMOSFET15及びセンスMOSFET16のゲートGに与えて強制オンオフ動作を実行する。
そして、やはり、この強制オンオフ動作の実行回数、つまり、Nbitカウンタ回路70がオーバフローした回数をカウントしM回になったときに、Mbitカウンタ回路71はハイレベルの出力信号を出力する。これにより、AND回路75は、リセット信号RST1を無効化させ、次にNbitカウンタ回路70がオーバフローしてもRS−FF74はリセット状態に変移しなくなる上記2次遮断動作を実行する。
<閾値電流値と、デューティ比の定め方>
次に、過電流異常時における第1閾値電流値Ia及び強制オンオフ動作の第1デューティ比D(Da)、短絡異常時における第2閾値電流値Ib及び強制オンオフ動作の第2デューティ比D(Db)の定め方について説明する。
次に、過電流異常時における第1閾値電流値Ia及び強制オンオフ動作の第1デューティ比D(Da)、短絡異常時における第2閾値電流値Ib及び強制オンオフ動作の第2デューティ比D(Db)の定め方について説明する。
図9は、本実施形態のヒューズ装置10に接続され得る外部回路、例えば電線(例えば電線被覆材)の発煙特性について、電流レベルと通電時間(溶断時間)との関係を示したグラフである。つまり、任意の一定電流(ワンショット電流)を電線に流したときに、当該電線の被覆材の焼損が発生するまでの時間を示している。なお、同グラフは、ヒューズ装置10に接続される電線の発煙特性を示している。なお、ヒューズ装置10に接続される外部回路(電線等の配線部材、負荷)によって発煙特性は異なり、次述する方法によって定まる閾値電流値もそれに対応して異なってくるが、この調整は、前述した外付け抵抗12、14の抵抗値を変更することにより容易に行うことができる。
同グラフ中、Istdは定格電流であり、Ioは電線における発熱と放熱のバランスがとれた熱平衡状態で流すことが可能な平衡時限界電流である。この平衡時限界電流Ioよりも高いレベルの電流を流す場合には、過度熱抵抗領域となり、電流レベルと焼損までの時間とが略反比例関係となる。本実施形態のように、電流異常検出時に強制オンオフ制御してパワーMOSFET15等をデューティ比制御する場合には、上記熱平衡状態における平衡時限界電流Ioを基準に、各閾値電流値及びデューディ比を考える必要がある。
ここで、一定の平衡時限界電流Ioを与えて電線が溶断するまでの時間t1の総発熱量は、平衡時限界電流Ioの2乗に比例し、デューティ比Dの電流を与えた場合の最大許容電流レベルImaxは、次の式1から求めることができる。
Imax=Io/√D・・・式1
従って、第1閾値電流値Ia及び第2閾値電流値Ibは、この最大許容電流レベルImax以下のレベルに設定する必要がある。また、例えば制御信号S1が入力端子に入力された時には定格電流の約10倍(負荷がランプの場合)の突入電流がパワーMOSFET15等に流れるため、この突入電流値よりも大きい値に設定することが望ましい。少なくとも第2閾値電流値Ibは突入電流値よりも大きい値にすべきである。この点を考慮して、本実施形態では、過電流異常について第1デューティ比Daを20%とし、第1閾値電流値Iaの最大値は上記数式1から導出されるImax以下の値に設定されている。また、短絡異常について第2デューティ比Dbを5%とし、第2閾値電流値Ibの最大値は上記数式1から導出されるImax以下の値に設定されている。
従って、第1閾値電流値Ia及び第2閾値電流値Ibは、この最大許容電流レベルImax以下のレベルに設定する必要がある。また、例えば制御信号S1が入力端子に入力された時には定格電流の約10倍(負荷がランプの場合)の突入電流がパワーMOSFET15等に流れるため、この突入電流値よりも大きい値に設定することが望ましい。少なくとも第2閾値電流値Ibは突入電流値よりも大きい値にすべきである。この点を考慮して、本実施形態では、過電流異常について第1デューティ比Daを20%とし、第1閾値電流値Iaの最大値は上記数式1から導出されるImax以下の値に設定されている。また、短絡異常について第2デューティ比Dbを5%とし、第2閾値電流値Ibの最大値は上記数式1から導出されるImax以下の値に設定されている。
しかも、過電流異常時と短絡異常時とで強制オンオフ動作の1周期時間を同じ10msとし、かつ、第1閾値電流値Ia2に第1デューティ比Daを乗じた値と、第2閾値電流値Ib2に第2デューティ比Dbを乗じた値とが等量になるように、第1閾値電流値Iaと第2閾値電流値Ibとが調整されている。なお、各デューティ比の調整は、前述のNbitカウンタ回路70が出力信号S2,S8を出力するカウント数k、hを変更することにより行うことができる。
そして、Mbitカウンタ回路71のカウント数M(回数閾値)は、平衡時限界電流Io(定電流)の溶断時間t1と、上記1回の強制オンオフ動作時の強制オンオフ時間(オン時間及びオフ時間の合計時間)との除算によって求めることができる。つまり、強制オンオフ動作が繰り返し行われた場合の積算オン時間が、上記平衡時限界電流Io(定電流)の溶断時間t1を超えない範囲でカウント数Mを定めればよいのである。
このように、過電流異常時と短絡異常時とで、同一周期で、かつ、各電流異常毎の閾値電流値(Ia,Ib)に応じたデューティ比(Da,Db)で強制オンオフ動作を実行することで、いずれの電流異常が発生しても、共通のMbitカウンタ回路71のカウンタ数に基づいて2次遮断動作を実行できるのである。即ち、本実施形態に係るヒューズ装置10は、電流異常を検出して自己復帰可能な1次遮断動作を行う自己保護機能を有するとともに、その電流異常によって電線等に熱量が蓄積されて焼損する前に自己復帰不能な2次遮断動作を行うヒューズ機能(外部回路保護機能)を有するのである。
<他の実施形態>
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
上記実施形態では、半導体スイッチとしてパワーMOSFET15を例示したがこれ以外の半導体素子であってもよい。例えば、バイポーラトランジスタなどであってもよい。
上記実施形態では、制御手段を、保護用論理回路40によって実現していたが、状態検出手段(過電流検出回路13等)によって所定の異常電流状態が検出された場合に半導体スイッチ(パワーMOSFET15等)を遮断動作させうるものであればこれ以外の構成であってもよい。例えばマイクロコンピュータなどによって実現してもよい。
10…ヒューズ装置
13…過電流検出回路(状態検出手段)
15…パワーMOSFET(半導体スイッチ)
40…保護用論理回路(制御手段、自己保護回路、負荷保護回路)
100…電気接続箱
102…バスバー
104…基板
108…ツェナーダイオード(サージ吸収素子)
111…電源ライン
112…分岐ライン
200…オルタネータ
13…過電流検出回路(状態検出手段)
15…パワーMOSFET(半導体スイッチ)
40…保護用論理回路(制御手段、自己保護回路、負荷保護回路)
100…電気接続箱
102…バスバー
104…基板
108…ツェナーダイオード(サージ吸収素子)
111…電源ライン
112…分岐ライン
200…オルタネータ
Claims (2)
- 基板と、
オルタネータからの電力供給を受けるバスバーが前記基板に装着されてなる電源ラインと、
前記基板において前記電源ラインから分岐する形態で配され、それぞれ電装品に対して電力供給する複数の分岐ラインと、
前記複数の分岐ラインにそれぞれ配される複数のヒューズ装置と、
を備え、
前記ヒューズ装置は、
前記電装品に対する電力供給及び非供給を切り換えるように前記分岐ラインに接続される半導体スイッチと、
前記分岐ラインの所定の異常電流状態を検出する状態検出手段と、
前記状態検出手段によって前記所定の異常電流状態が検出された場合に前記半導体スイッチを遮断動作させる制御手段と、
を有し、
さらに、前記電源ラインのサージを吸収するサージ吸収素子が、前記電源ラインに接続されかつ前記基板に実装される形態で設けられていることを特徴とする電気接続箱。 - 前記サージ吸収素子は、一端が前記電力供給ラインに電気的に接続され、他端が接地ラインに電気的に接続されるツェナーダイオードを有してなることを特徴とする請求項1に記載の電気接続箱。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006304248A JP2008125191A (ja) | 2006-11-09 | 2006-11-09 | 電気接続箱 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006304248A JP2008125191A (ja) | 2006-11-09 | 2006-11-09 | 電気接続箱 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008125191A true JP2008125191A (ja) | 2008-05-29 |
Family
ID=39509401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006304248A Pending JP2008125191A (ja) | 2006-11-09 | 2006-11-09 | 電気接続箱 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008125191A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010257858A (ja) * | 2009-04-28 | 2010-11-11 | Nippon Inter Electronics Corp | ヒューズ装置 |
WO2013176284A1 (ja) * | 2012-05-25 | 2013-11-28 | 株式会社オートネットワーク技術研究所 | ワイヤーハーネスシステム |
WO2014045637A1 (ja) * | 2012-09-18 | 2014-03-27 | 株式会社オートネットワーク技術研究所 | ワイヤーハーネスシステム |
WO2014045638A1 (ja) * | 2012-09-18 | 2014-03-27 | 株式会社オートネットワーク技術研究所 | ワイヤーハーネスシステム |
WO2014045639A1 (ja) * | 2012-09-18 | 2014-03-27 | 株式会社オートネットワーク技術研究所 | ワイヤーハーネスシステム |
WO2014045640A1 (ja) * | 2012-09-18 | 2014-03-27 | 株式会社オートネットワーク技術研究所 | ワイヤーハーネスシステム |
WO2014087686A1 (ja) * | 2012-12-03 | 2014-06-12 | 株式会社オートネットワーク技術研究所 | ワイヤーハーネスシステム |
JP2015507456A (ja) * | 2011-11-25 | 2015-03-05 | シェンゼェン ビーワイディー オート アールアンドディー カンパニーリミテッド | 動力用電池アセンブリおよびそれを備える電動車両 |
JP2018029437A (ja) * | 2016-08-17 | 2018-02-22 | 古河電気工業株式会社 | 電気接続箱 |
-
2006
- 2006-11-09 JP JP2006304248A patent/JP2008125191A/ja active Pending
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010257858A (ja) * | 2009-04-28 | 2010-11-11 | Nippon Inter Electronics Corp | ヒューズ装置 |
US9293910B2 (en) | 2011-11-25 | 2016-03-22 | Shenzhen Byd Auto R&D Company Limited | Power battery assembly and electric vehicle comprising the same |
JP2015507456A (ja) * | 2011-11-25 | 2015-03-05 | シェンゼェン ビーワイディー オート アールアンドディー カンパニーリミテッド | 動力用電池アセンブリおよびそれを備える電動車両 |
WO2013176284A1 (ja) * | 2012-05-25 | 2013-11-28 | 株式会社オートネットワーク技術研究所 | ワイヤーハーネスシステム |
JP2014060858A (ja) * | 2012-09-18 | 2014-04-03 | Auto Network Gijutsu Kenkyusho:Kk | ワイヤーハーネスシステム |
WO2014045640A1 (ja) * | 2012-09-18 | 2014-03-27 | 株式会社オートネットワーク技術研究所 | ワイヤーハーネスシステム |
WO2014045639A1 (ja) * | 2012-09-18 | 2014-03-27 | 株式会社オートネットワーク技術研究所 | ワイヤーハーネスシステム |
JP2014058231A (ja) * | 2012-09-18 | 2014-04-03 | Auto Network Gijutsu Kenkyusho:Kk | ワイヤーハーネスシステム |
JP2014060856A (ja) * | 2012-09-18 | 2014-04-03 | Auto Network Gijutsu Kenkyusho:Kk | ワイヤーハーネスシステム |
JP2014058230A (ja) * | 2012-09-18 | 2014-04-03 | Auto Network Gijutsu Kenkyusho:Kk | ワイヤーハーネスシステム |
WO2014045638A1 (ja) * | 2012-09-18 | 2014-03-27 | 株式会社オートネットワーク技術研究所 | ワイヤーハーネスシステム |
WO2014045637A1 (ja) * | 2012-09-18 | 2014-03-27 | 株式会社オートネットワーク技術研究所 | ワイヤーハーネスシステム |
WO2014087686A1 (ja) * | 2012-12-03 | 2014-06-12 | 株式会社オートネットワーク技術研究所 | ワイヤーハーネスシステム |
JP2018029437A (ja) * | 2016-08-17 | 2018-02-22 | 古河電気工業株式会社 | 電気接続箱 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008125191A (ja) | 電気接続箱 | |
JP4471314B2 (ja) | 電力供給制御装置 | |
CN102195282B (zh) | 限流电路 | |
EP3229252B1 (en) | Current circuit breaker | |
US20090167272A1 (en) | Power Supply Controller | |
JP2004147391A (ja) | 電源コントローラ | |
JP6284683B1 (ja) | パワーモジュール | |
US20080074820A1 (en) | Current protection circuit for intelligent power switch | |
JP5158949B2 (ja) | 電気接続箱、電力供給遮断方法、及びプログラム | |
JP2007288356A (ja) | 電力供給制御装置 | |
EP2955848B1 (en) | Control apparatus | |
CN105321934B (zh) | 用于对功率半导体热保护的电路装置 | |
JP5158948B2 (ja) | 電気接続箱、電力供給遮断方法、及びプログラム | |
JP2001339869A (ja) | バッテリパック及び電源回路 | |
JP4651100B2 (ja) | 電力供給制御装置 | |
JP5778398B2 (ja) | 電子回路 | |
JP2012207976A (ja) | 電流検出装置、過電流保護装置および電流検出方法 | |
JP2012217271A (ja) | 電源供給装置および電源供給方法 | |
JP2009117535A (ja) | ソリッドステートリレーおよびこれを搭載した電子機器 | |
JP2008172901A (ja) | 電源装置 | |
JP2006157675A (ja) | 電力供給制御装置 | |
JP2006157645A (ja) | 電力供給制御装置及び半導体装置 | |
KR102056156B1 (ko) | 전기 차량의 인버터 보호 방법 | |
US20140362485A1 (en) | Transient Protection Filter Circuit that Minimizes the Effects of Thermal Runaway | |
JP4367266B2 (ja) | 電池パックの保護回路 |