CN102195282B - 限流电路 - Google Patents

限流电路 Download PDF

Info

Publication number
CN102195282B
CN102195282B CN201110037002.4A CN201110037002A CN102195282B CN 102195282 B CN102195282 B CN 102195282B CN 201110037002 A CN201110037002 A CN 201110037002A CN 102195282 B CN102195282 B CN 102195282B
Authority
CN
China
Prior art keywords
transistor
current
sense resistor
potential difference
electrical potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110037002.4A
Other languages
English (en)
Other versions
CN102195282A (zh
Inventor
中原明宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN102195282A publication Critical patent/CN102195282A/zh
Application granted granted Critical
Publication of CN102195282B publication Critical patent/CN102195282B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及限流电路。该限流电路包括：输出晶体管，该输出晶体管控制从电源流到负载的电流；电流感测晶体管，取决于流经输出晶体管的电流的电流从其流经；感测电阻器，该感测电阻器与电流感测晶体管串联地连接；电势差检测单元，该电势差检测单元检测在感测电阻器的两端之间生成的电势差；恒定电流生成单元，该恒定电流生成单元将恒定电流提供到电势差检测单元；以及控制单元，该控制单元基于由电势差和恒定电流而生成的控制电压来控制输出晶体管的导电状态，其中感测电阻器被布置为围绕电势差检测单元。

Description

限流电路
通过引用合并
本申请基于并且要求2010年2月10提交的日本专利申请No.2010-028004的优先权，其内容通过引用整体合并在此。
技术领域
本发明涉及一种限流电路，并且更加具体地，涉及针对输出晶体管中的过电流的保护。
背景技术
电源半导体被公知作为用于控制从电源到负载的电力供给的电路。在电源半导体中，例如，N沟道MOS晶体管被用作用于高侧开关的输出晶体管。
对于在汽车电器设备的LSI(大规模集成电路)中使用的电源半导体需要被保护以免损坏，即使发生诸如电汽配线短路接地的异常。
例如，如果用于连接负载的电汽配线的覆盖被剥离并且电汽配线接触车辆的主体(接地)，则负载被短路。结果，过量的电力会被施加给电源半导体。为了防止电源半导体在此情况下被损坏，电源半导体通常被安装有过电流保护电路。作为过电流保护电路的示例，公知的有限流电路。
限流电路执行反馈控制以防止过电流流经电源半导体。换言之，限流电路控制输出晶体管的栅极电压以防止过电流在输出晶体管的源极和漏极之间流动。
鉴于其中装置使用的环境，车载半导体器件在相对宽温度范围内使用。因此，限流电路需要在不受到温度变化的影响的情况下精确地限制流经输出晶体管的过电流。
图10示出在日本未经审查的专利申请公开No.2008-236528中公开的限流电路。图10中所示的电路包括输出晶体管201、布线217、升压器电路215、二极管组221和222、放大器203、晶体管202、以及电流源204和205。二极管组221和222、放大器203、晶体管202、以及电流源204和205组成控制电路220。输出晶体管201具有用于控制从电源211流到负载212的电流的开关功能。控制电路220检测在布线217的两端(结点A和B)之间生成的电势差，并且当电势差大于预定值时限制流经输出晶体管201的电流。
在日本未经审查的专利申请公开No.2008-236528中公开的技术具有下述特征，通过利用两个二极管组221和222之间的电势差处的温度系数和负载电流流经的布线217的电阻率的温度系数彼此相等的事实，即使当由于温度变化导致布线217的电阻分量变化时，也高精确度地限制流经输出晶体管201的过电流。
此外，日本未经审查的专利申请公开No.2005-39573和USP7,626,792B2公开了作为现有技术的过电流检测电路(参见日本未经审查的专利申请公开No.2005-39573的图4和USP 7,626,792B2的图6)。在日本未经审查的专利申请公开No.2005-39573中公开的过电流检测电路包括输出晶体管Q1；感测晶体管Q2，该感测晶体管Q2被与输出晶体管Q1并行地提供；检测电阻器RS，该检测电阻器RS被与感测晶体管Q2串联地提供；以及比较器(晶体管9、10、Q3、以及Q4)，该比较器(晶体管9、10、Q3、以及Q4)将通过检测电阻器RS生成的电势与阈值电压进行比较并且输出过电流检测信号。
此外，USP 5,579,193公开了作为现有技术的过电流保护电路(参见USP 5,579,193的图2)。在USP 5,579,193中公开的过电流保护电路包括：输出晶体管110；感测晶体管112，该感测晶体管112被与输出晶体管并行地提供；感测电阻器R1，该感测电阻器R1与感测晶体管112串联地连接；比较器120，该比较器120将通过感测电阻器R1生成的电势与基准值进行比较；以及限制电路20，该限制电路20基于比较器120的比较结果控制输出晶体管的导电状态。还公开了感测电阻器R1可以是金属电阻器。
发明内容
本发明人已经发现如下所述的问题。日本未经审查的专利申请公开No.2008-236528没有公开布线217和二极管组221和222之间的布置关系。换言之，没有考虑布线217的温度接近二极管组221和222的温度的布置。
因此，如图11中所示，当布线217和二极管组221和222被布置为彼此隔开时，布线217的温度和二极管组221和222的温度可以相互不同。因此，日本未经审查的专利申请公开No.2008-236528具有下述问题，当由于温度变化导致布线217的电阻分量变化时，不能够精确地控制流经输出晶体管201的电流。这引起另一问题，在日本未经审查的专利申请公开No.2008-236528中，通过输出晶体管201的自加热的影响来调节限流期间获得的电流值，如图12中所示。
日本未经审查的专利申请公开No.2005-39573也没有公开检测电阻器RS和晶体管Q3和Q4之间的布置关系。换言之，在日本未经审查的专利申请公开No.2005-39573和USP 7,626,792B2中，没有考虑其中使检测电阻器RS的温度接近晶体管Q3和Q4的温度的布置。因此，日本未经审查的专利申请公开No.2005-39573具有下述问题，当由于温度变化导致检测电阻器RS的电阻分量变化时，不能够精确地检测流经输出晶体管Q1的电流。对USP 7,626,792B2来说也同样如此。
如在日本未经审查的专利申请公开No.2008-236528和2005-39573以及USP 7,626,792B2的情况中一样，USP 5,579,193也没有公开感测电阻器R1、比较器120等等之间的布置关系。换言之，在USP 5,579,193中，没有考虑其中使感测电阻器R1的温度接近比较器120等等的温度的布置。因此，USP 5,579,193具有下述问题，当由于温度变化导致感测电阻器RS的电阻分量变化时，不能够精确地控制流经输出晶体管110的电流。
本发明的第一示例性方面是限流电路，包括：输出晶体管，该输出晶体管控制从电源流经负载的电流；电流感测晶体管，取决于流经输出晶体管的电流的电流从其流经；感测电阻器，该感测电阻器串联地连接电流感测晶体管；电势差检测单元，该电势差检测单元基于流经感测电阻器的电流和感测电阻器的电阻分量检测在感测电阻器的两端之间生成的电势差；恒定电流生成单元，该恒定电流生成单元将恒定电流提供到电势差检测单元；以及控制单元，该控制单元基于根据电势差和恒定电流而生成的控制电压来控制输出晶体管的导电状态，其中感测电阻器被布置为围绕电势差检测单元。
即使当出现温度变化时，如上所述的电路构造也能够精确地控制流经输出晶体管的电流。
根据本发明的示例性方面，能够提供一种限流电路，即使当出现温度变化时，该限流电路也能够精确地控制流经输出晶体管的电流。
附图说明
结合附图，根据某些示例性实施例的以下描述，以上和其它示例性方面、优点和特征将更加明显，其中：
图1是根据本发明的第一示例性实施例的限流电路的图；
图2是示出根据本发明的第一示例性实施例的限流电路的框图；
图3是示出根据本发明的第一示例性实施例的限流电路的布局图；
图4是示出根据本发明的第二示例性实施例的限流电路的图；
图5是示出根据本发明的第二示例性实施例的限流电路的布局图；
图6是示出用于根据本发明的第二示例性实施例的限流电路的感测电阻器的布局图；
图7是示出用于根据本发明的第二示例性实施例的限流电路的感测电阻器的布局图；
图8是示出根据本发明的第二示例性实施例的限流电路的布局图；
图9是示出根据本发明的第二示例性实施例的限流电路的布局图；
图10是示出现有技术的限流电路的图；
图11是示出现有技术的限流电路的框图；以及
图12是示出限流电路的特性的图。
具体实施方式
下面参考附图将会详细地描述本发明的示例性实施例。为了阐明解释，将会适当地省略重复的描述。
[第一示例性实施例]
图1示出根据本发明的示例性实施例的限流电路100。图1中所示的限流电路100包括输出晶体管(在下文中，被简单地称为“晶体管”)MN0、晶体管(电流感测晶体管)MN1、升压器电路15、感测电阻器18、以及确定电路30。第一示例性实施例示例晶体管MN0和晶体管MN1是N沟道MOS晶体管的情况。
感测电阻器18由具有高导热性的金属形成。具体地，感测电阻器18由铝、铜、或者包含这些元素中的至少一个作为主要成分的合金形成。
首先，将会描述图1中所示的电路的示例性构造。晶体管MN0被提供在高电势侧电源端子VCC和输出端子OUT之间。高电势侧电源端子VCC被提供有高电势侧电源11。负载12被提供在输出端子OUT和低电势侧电源端子GND之间。
晶体管MN1被提供在高电势侧电源端子VCC和输出端子OUT之间并且与晶体管MN0并行地连接。升压器电路15的输出端子被连接到晶体管MN0和MN1的栅极。感测电阻器18被串联地连接在晶体管MN1和输出端子OUT之间。具体地，晶体管MN1的源极被连接到感测电阻器8的一端(结点C)。感测电阻器18的另一端(结点B)被连接到输出端子OUT。
确定电路30包括二极管组(第一二极管组)21、二极管组(第二二极管组)22、电流源(第一电流源)I1、电流源(第二电流源)I2、放大器23、以及晶体管(控制晶体管)MN3。二极管组21和22组成电势差检测单元。电流源I1和I2组成恒定电流生成单元。放大器23和晶体管MN3组成控制单元。第一示例性实施例示例晶体管MN3是N沟道MOS晶体管的情况。
二极管组21被提供在高电势侧电源端子VCC和感测电阻器18的另一端(结点B)之间。电流源I1被连接在二极管组21和高电势侧电源端子VCC之间。具体地，高电势侧电源端子VCC被连接到电流源I1的输入端子。电流源I1的输出端子通过结点D连接到二极管组21的一端(阳极侧)。二极管组21的另一端(阴极侧)连接到感测电阻器18的另一端(结点B)。
二极管组22被提供在高电势侧电源端子VCC和感测电阻器18的一端(结点C)之间。电流源I2连接在二极管组22和高电势侧电源端子VCC之间。具体地，高电势侧电源端子VCC被连接到电流源I2的输入端子。电流源I2的输出端子通过结点E连接到二极管组22的一端(阳极侧)。二极管组22的另一端(阴极侧)连接到感测电阻器18的一端(结点C)。
二极管组21具有组成其中阳极被共同地连接并且阴极被共同地连接的一组的X(其中X是等于或者大于1的整数)个并行连接的二极管，在正向方向上串联地连接L(其中L是等于或者大于1的整数)个该二极管组。二极管组22具有组成其中阳极被共同地连接并且阴极被共同地连接的一组的Y(其中Y是等于或者大于1的整数)个并行连接的二极管，在正向方向上串联地连接L个该二极管组。
假定电流源I1和电流源I2的电流比率是M∶N(其中M和N是整数)，确定电路30被优选地构造为满足(M·Y)/(N·X)＞1。稍后将会描述此理由。
放大器23具有被连接到结点D的反转输入端子、被连接到结点E的非反转输入端子、以及被连接到晶体管MN3的栅极的输出端子。晶体管MN3被提供在晶体管MN0的栅极和源极之间。
将会描述图1中所示的电路的操作。晶体管MN0具有用于控制从高电势侧电源11流到负载12的电流的切换功能。取决于流经晶体管MN0的源极和漏极电流的电流流经晶体管MN1的源极和漏极。升压器电路15控制流经晶体管MN0和MN1的电流。具体地，在控制晶体管MN0和MN1以将其截止的情况下，升压器电路15将低电压电平的控制信号施加到晶体管的栅极。同时，在控制晶体管MN0和MN1以将其导通的情况下，升压器电路15将高电压电平的控制信号施加到晶体管的栅极。
流经晶体管MN1的电流通过感测电阻器18朝着输出端子OUT流动。这时，基于流经感测电阻器18的电流的电流值和感测电阻器18的电阻值在感测电阻器18的两端(结点B和C)之间生成电势差。
确定电路30具有下述功能，检测在感测电阻器18的两端之间生成的电势差，并且当电势差大于预定值时限制流经晶体管MN0的电流。例如，当流经负载12的电流(负载电流)处于正常范围内时，感测电阻器18的两端(结点B和C)之间的电势差小。这时，确定电路30被构造为，结点E处的电势变得等于或者低于结点D处的电势。换言之，放大器23的非反转输入端子处的电势低于放大器23的反转输入端子处的电势。因此，放大器23施加到晶体管MN3的栅极的电压减少，从而截止晶体管MN3。因此，在晶体管MN0的栅极中积累的电荷没有通过晶体管MN3放电。即，晶体管MN0操作而没有受到晶体管MN3的影响。
同时，当负载电流超过正常范围时，即，当流经晶体管MN0的电流大于基准值(输出电流限制值)时，感测电阻器18的两端之间的电势差大于预定值。这时，确定电路30被构造为，结点E处的电势变得高于结点D处的电势。换言之，放大器23的非反转输入端子处的电势高于放大器23的反转输入端子处的电势。因此，放大器23施加到晶体管MN3的栅极的电势增加。晶体管MN3的源极和漏极之间的电阻分量随着栅源电压的增加而减少。因此，晶体管MN0的栅极电压减少。即，通过晶体管MN3的影响来限制流经晶体管MN0的电流。
在此电路构造中，感测电阻器18的电阻分量会由于温度变化而变化。即使当感测电阻器18的电阻分量由于温度变化而变化时，根据第一示例性实施例的限流电路也能够精确地控制流经输出晶体管MN0的电流。
具体地，当二极管组21和22的温度和感测电阻器18的温度大致相同时，根据第一示例性实施例的限流电路100能够抑制输出电流限制值的变化。结果，恒定电流经过的两个二极管组之间的电势差处的温度系数与金属的电阻率处的温度系数大致相同。因此，根据第一示例性实施例的限流电路100通过使用包括两个二极管组21和22的确定电路30检测金属感测电阻器18的电势差，从而消除了温度变化的影响并且抑制输出电流限制值的变化。
当负载电流Ia与输出电流限制值一致时，下述等式成立：
L·(k/q)·(T+273)·ln{(M·I)/(X·Is)}-L·(k/q)·(T+273)·ln{(N·I)/(Y·Is)}＝Ia·R·{1+tc·(T-25)}…(1)
其中k表示波尔茨曼常数，q表示电子的动能，T表示摄氏度的温度，Is表示二极管饱和电流，并且tc表示组成感测电阻器18的金属的温度系数。
如果根据等式(1)找到负载电流Ia，那么通过下述等式来表达：
Ia＝[L·(k/q)·(T+273)·ln{(M·Y)/(N·X)}]/[R·{1+tc·(T-25)}]…(2)
因为在等式(2)中必须保持Ia＞0，所以必须满足(M·Y)/(N·X)＞1。如果每个二极管组和每个电流源被构造为满足此条件，那么即使当感测电阻器18的电阻分量由于温度变化而变化时也能够抑制输出电流限制值的变化。即，根据第一示例性实施例的限流电路能够精确地控制流经晶体管MN0的电流。
图2是根据第一示例性实施例的限流电路100的布局图。如图2中所示，半导体芯片51被布置在附图的中心处的裸片焊盘50上。在半导体芯片51中，晶体管MN0被布置在图2的上部中，并且确定电路30被布置在图2的下部中。此外，沿着半导体芯片51的上侧和下侧中的每一个并行地布置六个引线52。在图2中所示的示例中，在被布置在半导体芯片51的上侧上的六个引线52当中，从左边开始的第二个对应于输出端子OUT。通过布线17连接输出端子OUT和晶体管MN0。
如图2中所示，在根据第一示例性实施例的限流电路100中，晶体管MN1、感测电阻器18、以及二极管组21和22被布置在同一区域中。换言之，在根据第一示例性实施例的限流电路100中，晶体管MN1、感测电阻器18、以及二极管组21和22被布置为相互靠近。在根据第一示例性实施例的限流电路100中，用于晶体管MN0的信号路径不同于用于晶体管MN1和感测电阻器18的信号路径。因此，感测电阻器18的布局的自由度增加，结果，感测电阻器18容易地布置在二极管组21和22附近。
感测电阻器18的两端(结点B和C)分别被连接到二极管组21和22的阴极。因此，当具有高热导率的金属电阻器(例如，铝电阻器)被用作感测电阻器18，感测电阻器18的温度能够被传导到二极管组21和22。结果，感测电阻器18的温度能够被使得大致等于二极管组21和22的温度。感测电阻器18的两端也被连接到晶体管MN0和MN1的源极。因此，感测电阻器18的温度变得等于用作加热元件的晶体管MN0的温度。简言之，由于感测电阻器18、二极管组21和22、以及晶体管MN0和MN1的温度大致相同，所以根据第一示例性实施例的限流电路100能够精确地控制流经晶体管MN0的电流。
图3是示出根据第一示例性实施例的限流电路100的示例性布局的图。如图3中所示，晶体管MN0被布置在图3的上侧处。在晶体管MN0的下侧上，晶体管MN1被布置在向上开口的凹槽中。二极管组21和22被布置在确定电路30的图3的下部中的区域中。连接晶体管MN0和晶体管MN1的感测电阻器18被布置在确定电路30的该区域中以围绕二极管组21和22。因此，感测电阻器18朝着二极管组21和22的附近辐射热。结果，能够使二极管组21和22的温度更加接近感测电阻器18的温度。
这样，在根据第一示例性实施例的限流电路100中，由于感测电阻器18被布置在二极管组21和22附近，因此能够使二极管组21和22的温度大致等于感测电阻器18的温度。特别地，在根据第一示例性实施例的限流电路100中，因为感测电阻器18被布置为围绕二极管组21和22，所以能够使二极管组21和22的温度更加接近感测电阻器18的温度。因此，即使当感测电阻器18的电阻分量由于温度变化而变化时，根据第一示例性实施例的限流电路100也能够精确地控制流经晶体管MN0的电流。
[第二示例性实施例]
在第一示例性实施例的限流电路100中，被布置在高电势侧电源端子VCC和输出端子OUT之间的二极管组21和22用于改进温度特性。然而，当二极管被级联连接时，第一示例性实施例的限流电路100很难在高电势侧电源11的电压电平低的状态下操作。鉴于此，本发明的第二示例性实施例的限流电路101采用其中没有使用二极管组21和22的电路构造。
图4是示出根据第二示例性实施例的限流电路101的电路图。图4中所示的电路包括晶体管(第一电势差检测晶体管)MN4、晶体管(第二电势差检测晶体管)MN5、晶体管(第一恒定电流晶体管)MP4、以及晶体管(第二恒定电流晶体管)MP5，以替代二极管组21和22、电流源I1和I2、以及放大器23。晶体管MP4和MP5组成恒定电流生成单元。晶体管MN4和MN5组成电势差检测单元。晶体管MN3组成控制单元。恒定电流生成单元、电势差检测单元、以及控制单元组成确定电路31。第二示例性实施例示例晶体管MN4和MN5是N沟道MOS晶体管的情况。此外，第二示例性实施例示例晶体管MP4和MP5是P沟道MOS晶体管的情况。
将会描述图4中所示的电路的示例性电路构造。晶体管MP4和MP5组成电流镜。晶体管MP4和MP5的源极均被连接到高电势侧电源端子VCC。恒定电流偏置被施加到晶体管MP4和MP5的栅极。晶体管MP4的漏极通过结点D连接到晶体管MN4的栅极和漏极以及晶体管MN5的栅极。晶体管MN4的源极被连接到感测电阻器18的另一端(结点B)。晶体管MP5的漏极通过结点E连接到晶体管MN5的漏极和晶体管MN3的栅极。晶体管MN5的源极被连接到感测电阻器18的一端(结点C)。晶体管MN3被连接在晶体管MN0的源极和栅极之间。其它的电路构造与图1中的相类似，因此其描述被省略。
接下来，将会描述图4中所示的电路的操作。在确定电路31中，基于晶体管MN4的栅源电压(被称为“VGS4”)和晶体管MN5的栅源电压(被称为“VGS5”)之间的电压差(VGS4-VGS5)执行电流检测。
与图1的情况一样，当负载电流处于正常范围内时，感测电阻器18的两端(结点B和C)之间的电势差小。这时，结点E处的电势增加。因此，晶体管MN3截止。因此，通过晶体管MN3没有放电在晶体管MN0的栅极中积累的电荷。即，晶体管MN0操作而没有受到晶体管MN3的影响。
同时，当负载电流超过正常范围时，即，当流经晶体管MN0的电流大于输出电流限制值时，感测电阻器18的两端之间的电势差大于预定值。这时，结点E处的电势增加。因此，随着栅源电压的增加，晶体管MN3的源极和漏极之间的电阻分量减少。因此，晶体管MN0的栅极电压减少。即，通过晶体管MN3的影响限制流经晶体管MN0的电流。
当晶体管MN4和晶体管MN5之间的栅极电压差(VGS5-VGS4)的温度和电阻器18的温度大致相同时，图4中所示的限流电路101能够抑制输出电流限制值的变化。
在根据第二示例性实施例的限流电路101中，晶体管MN1、感测电阻器18、以及晶体管MN4和MN5被布置在同一区域中。换言之，在根据第二示例性实施例的限流电路101中，晶体管MN1、感测电阻器18、以及晶体管MN4和MN5被布置为彼此靠近。在根据第二示例性实施例的限流电路101中，用于晶体管MN0的信号路径不同于用于晶体管MN1和感测电阻器18的信号路径。因此，感测电阻器18的布局的自由度增加，使得感测电阻器18被容易地布置在晶体管MN4和MN5附近。
此外，感测电阻器18的两端(结点B和C)分别被连接到晶体管MN4和MN5的源极。因此，当具有高热导率的金属电阻器(例如，铝电阻器)被用作感测电阻器18时，感测电阻器18的温度能够被传导到晶体管MN4和MN5。结果，感测电阻器18的温度能够被使得大致等于晶体管MN4和MN5的温度。感测电阻器18的两端还被连接到晶体管MN0和MN1的源极。因此，感测电阻器18的温度变得等于用作加热元件的晶体管MN0的温度。简言之，由于感测电阻器18、晶体管MN4和MN5、以及晶体管MN0和MN1的温度大致相同，所以根据第二示例性实施例的限流电路101能够精确地控制流经晶体管MN0的电流。
图5是示出根据第二示例性实施例的限流电路101的示例性布局的图。如图5中所示，晶体管MN0被布置在图5的上部中。在晶体管MN0的下侧上，晶体管MN1被布置在向上开口的凹槽中。晶体管MN4和MN5被布置在确定电路31的图5的下部中的区域中。此外，连接晶体管MN0和晶体管MN1的感测电阻器18被布置在确定电路31的该区域中以围绕晶体管MN4和MN5。因此，感测电阻器18朝着晶体管MN4和MN5的附近辐射热。结果，能够使得晶体管MN4和MN5的温度更加接近感测电阻器18的温度。
这样，在根据第二示例性实施例的限流电路101中，由于感测电阻器18被布置在晶体管MN4和MN5附近，因此能够使晶体管MN4和MN5的温度大致等于感测电阻器18的温度。特别地，在根据第二示例性实施例的限流电路101中，因为感测电阻器18被布置为围绕晶体管MN4和MN5，所以能够使晶体管MN4和MN5的温度更加接近感测电阻器18的温度。因此，即使当感测电阻器18的电阻分量由于温度变化而变化时，根据第二示例性实施例的限流电路101也能够精确地控制流经晶体管MN0的电流。
图6和图7是均示出感测电阻器18的示例性布局的图。如图6中所示，感测电阻器18被以弯曲布局布置在确定电路31的区域中以晶体管MN4和MN5。换言之，感测电阻器18以锯齿形形成在确定电路31的区域中从而连续地形成相对于晶体管MN4和MN5的凸部和凹部。注意，感测电阻器18不需要以直角弯曲，而是可以成曲线弯曲。另外，如图7中所示，感测电阻器18与虚散热鳍片53一体地形成并且被布置为围绕晶体管MN4和MN5。在图7中所示的示例中，散热鳍片53具有被连接到感测电阻器18的一部分的一端，和未连接的另一端。散热鳍片53被布置为朝着晶体管MN4和MN5辐射热。散热鳍片53由与感测电阻器18相同的金属形成。这样的布局导致从感测电阻器18朝着晶体管MN4和MN5的热辐射增加。即，能够使晶体管MN4和MN5的温度更接近感测电阻器18的温度。此布局还能够被应用于图1中所示的电路。
图8是示出接近实际布局的布局的图5的示意图。如图8中所示，以与形成晶体管MN0和MN1的源极电极的金属(例如，铝)相同的制造工艺形成用作感测电阻器18的金属电阻器。因此，晶体管MN0和MN1的源极电极和感测电阻器18由单个连续金属件形成。结果，能够使其温度彼此接近。
图9是示出根据第二示例性实施例的限流电路101的示例性布局的图。如图9中所示，晶体管MN0被布置图9的上部中。在晶体管MN0的下侧上，晶体管MN1以及晶体管MN4和MN5被布置在向上开口的凹槽中。连接晶体管MN0和晶体管MN1的感测电阻器18被布置为接近确定电路31的区域中的晶体管MN0的凹槽。因此，从输出晶体管MN0辐射的热很大地影响晶体管MN4和MN5。此外，从输出晶体管MN0辐射的热也很大地影响具有高热导率的感测电阻器18。因此，在根据第二示例性实施例的限流电路101中，感测电阻器18、晶体管MN4和MN5、以及晶体管MN0和MN1的温度大致彼此相等。这使限流电路101精确地控制流经晶体管MN0的电流。
如上所述，在根据上述示例性实施例的限流电路中，感测电阻器18被布置在用于温度校正的元件(电势差检测单元)附近。因此，在根据上述示例性实施例的限流电路中，能够使感测电阻器18的温度和元件的温度大致彼此相等。特别地，在根据上述示例性实施例的限流电路中，感测电阻器18被布置为围绕用于温度补偿的元件。因此，在根据上述示例性实施例的限流电路中，能够使感测电阻器18的温度和元件的温度彼此更加接近。因此，即使当感测电阻器18的电阻分量由于温度变化而变化时，根据上述示例性实施例的限流电路能够抑制输出电流限制值的变化。简言之，即使当感测电阻器18的电阻分量由于温度变化而变化时，根据上述示例性实施例的限流电路也能够精确地控制流经输出晶体管的电流。
日本未经审查的专利申请公开No.10-256541公开作为现有技术的负载驱动电路(参见日本未经审查的专利申请公开No.10-256541的图1)。在日本未经审查的专利申请公开No.10-256541中公开的负载驱动电路包括主LDMOS(输出晶体管)2；感测LDMOS(感测电阻器)3，该感测LDMOS(感测电阻器)3被与主LDMOS 2并行地提供；以及感测电阻器4，该感测电阻器4与感测LDMOS 3串联地连接，并且基于通过感测电阻器4生成的电势检测负载电流。感测电阻器4被布置在主LDMOS 2与感测LDMOS 3之间(参见日本未经审查的专利申请公开No.10-256541的图10)。还公开了CrSi薄膜电阻器还可以被用作感测电阻器4。同时，不同于日本未经审查的专利申请公开No.10-256541的情况，根据上述示例性实施例的限流电路具有下述特征，感测电阻器18和检测在感测电阻器18的两端之间产生的电势差的电势差检测单元被布置为相互靠近。此外，在根据上述示例性实施例的限流电路中，感测电阻器18被布置为围绕电势差检测单元，使得从感测电阻器18朝着电势差检测单元辐射的热增加。即，能够使感测电阻器18的温度更加接近电势差检测单元的温度。
本发明不限于上述示例性实施例，而是可以在不脱离本发明的范围的情况下以各种方式进行修改。上述示例性实施例示例负载12被连接在输出端子OUT和低电势侧电源端子GND之间并且晶体管MN0被用作高侧开关的情况。然而，本发明不限于此。本发明还可应用于其中晶体管MN0被用作低侧开关的电路构造。在这样的情况下，输出端子OUT和低电势侧电源端子GND被直接地相互连接。此外，负载12被提供在高电势侧电源端子VCC和高电势侧电源端子11之间。
本领域的技术人员能够根据需要组合第一和第二示例性实施例。
虽然已经按照若干示例性实施例描述了本发明，但是本领域的技术人员将理解本发明可以在所附的权利要求的精神和范围内以各种修改进行实践，并且本发明并不限于上述的示例。
此外，权利要求的范围不受到上述的示例性实施例的限制。
此外，注意的是，申请人意在涵盖所有权利要求要素的等同形式，即使在后期的审查过程中对权利要求进行过修改亦是如此。

Claims (9)

1.一种限流电路，包括：
输出晶体管，所述输出晶体管控制从电源流向负载的电流；
电流感测晶体管，取决于流经所述输出晶体管的电流的电流流经该电流感测晶体管；
感测电阻器，所述感测电阻器与所述电流感测晶体管串联地连接；
电势差检测单元，所述电势差检测单元基于流经所述感测电阻器的电流和所述感测电阻器的电阻分量，来检测在所述感测电阻器的两端之间生成的电势差；
恒定电流生成单元，所述恒定电流生成单元将恒定电流提供到所述电势差检测单元；以及
控制单元，所述控制单元基于由所述电势差和所述恒定电流而生成的控制电压，来控制所述输出晶体管的导电状态，
其中，所述感测电阻器被布置为围绕所述电势差检测单元。
2.根据权利要求1所述的限流电路，其中，
所述感测电阻器由铝形成，或者所述感测电阻器由铜形成，或者所述感测电阻器由以铝和铜中的至少一个作为主要成分的合金形成。
3.根据权利要求1或者2所述的限流电路，其中，
所述感测电阻器以锯齿形形成，以使得相对于所述电势差检测单元连续地形成凸部和凹部。
4.根据权利要求1或者2所述的限流电路，其中，
所述感测电阻器与散热鳍片一体地形成。
5.根据权利要求1或者2所述的限流电路，其中，
所述感测电阻器和所述电势差检测单元被布置在所述输出晶体管附近。
6.根据权利要求1或者2所述的限流电路，其中，
所述恒定电流生成单元包括第一电流源和第二电流源，并且，
所述电势差检测单元包括：
第一二极管组，所述第一二极管组被提供在所述感测电阻器的一端和所述第一电流源之间；以及
第二二极管组，所述第二二极管组被提供在所述感测电阻器的另一端和所述第二电流源之间。
7.根据权利要求6所述的限流电路，其中，
所述控制单元包括：
放大器，所述放大器生成所述控制电压；以及
控制晶体管，所述控制晶体管被提供在所述输出晶体管的栅极和源极之间，并且所述控制晶体管的导电状态被基于所述控制电压来控制。
8.根据权利要求1或者2所述的限流电路，其中，
所述恒定电流生成单元包括第一恒定电流晶体管和第二恒定电流晶体管，并且，
所述电势差检测单元包括：
第一电势差检测晶体管，所述第一电势差检测晶体管被提供在所述感测电阻器的一端和所述第一恒定电流晶体管之间；以及
第二电势差检测晶体管，所述第二电势差检测晶体管被提供在所述感测电阻器的另一端和所述第二恒定电流晶体管之间，并且与所述第一电势差检测晶体管组成电流镜。
9.根据权利要求8所述的限流电路，其中，
所述控制单元包括控制晶体管，所述控制晶体管被提供在所述输出晶体管的栅极和源极之间，所述控制晶体管的导电状态被基于所述第二电势差检测晶体管的漏极电压来控制。
CN201110037002.4A 2010-02-10 2011-02-10 限流电路 Active CN102195282B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010028004A JP5431994B2 (ja) 2010-02-10 2010-02-10 電流制限回路
JP2010-028004 2010-02-10

Publications (2)

Publication Number Publication Date
CN102195282A CN102195282A (zh) 2011-09-21
CN102195282B true CN102195282B (zh) 2014-10-22

Family

ID=43896653

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110037002.4A Active CN102195282B (zh) 2010-02-10 2011-02-10 限流电路

Country Status (4)

Country Link
US (2) US8493702B2 (zh)
EP (1) EP2355354B1 (zh)
JP (1) JP5431994B2 (zh)
CN (1) CN102195282B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2686943B1 (en) * 2011-03-16 2015-03-04 ABB Research LTD Gate control circuit, power module and associated method
WO2012137670A1 (ja) * 2011-04-05 2012-10-11 ルネサスエレクトロニクス株式会社 負荷電流検出回路
CN104142701B (zh) * 2013-05-06 2016-08-24 意法半导体研发(深圳)有限公司 限流电路
WO2014185949A1 (en) 2013-05-17 2014-11-20 Intel Corporation On-chip supply generator using dynamic circuit reference
JP6300316B2 (ja) 2013-07-10 2018-03-28 ルネサスエレクトロニクス株式会社 半導体装置
US10003190B2 (en) 2013-07-12 2018-06-19 Linear Technology Corporation Inrush control with multiple switches
US9411349B2 (en) * 2013-11-14 2016-08-09 Litelfuse, Inc. Overcurrent detection of load circuits with temperature compensation
TWI537568B (zh) * 2015-02-02 2016-06-11 天鈺科技股份有限公司 電流偵測電路與電源積體電路
DE102015104275B4 (de) * 2015-03-23 2021-07-01 Lisa Dräxlmaier GmbH Absicherungsvorrichtung und absicherungsverfahren für ein fahrzeug-bordnetz und damit ausgestattetes fahrzeug-bordnetz
JP6596948B2 (ja) * 2015-06-10 2019-10-30 富士電機株式会社 半導体装置
JP2017005153A (ja) * 2015-06-11 2017-01-05 ルネサスエレクトロニクス株式会社 半導体装置
TWI581548B (zh) * 2016-04-11 2017-05-01 台灣類比科技股份有限公司 非隔離切換式電源電路之可自動調整限流電路
CN109309381B (zh) * 2017-07-27 2020-02-28 炬芯（珠海）科技有限公司 限流电路及限流方法
US11362504B2 (en) * 2020-07-20 2022-06-14 Analog Devices International Unlimited Company Over current sensing scheme for switch applications
CN113612209B (zh) * 2021-07-20 2022-07-12 Tcl华星光电技术有限公司 限流电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5579193A (en) * 1994-06-24 1996-11-26 Texas Instruments Incorporated Reducing the natural current limit in a power MOS device by reducing the gate-source voltage
WO2001089053A1 (de) * 2000-05-16 2001-11-22 Robert Bosch Gmbh Halbleiter-bauelement
CN1455936A (zh) * 2001-01-15 2003-11-12 松下电工株式会社 分路电阻及其电阻值的调整方法
CN1576859A (zh) * 2003-07-16 2005-02-09 恩益禧电子股份有限公司 包括高可靠性过电流检测电路的电源控制装置
CN101118188A (zh) * 2006-08-02 2008-02-06 恩益禧电子股份有限公司 温度检测电路及半导体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188641A (ja) * 1992-12-17 1994-07-08 Fuji Electric Co Ltd 電流検出装置および電流制限装置
JP3982842B2 (ja) * 1993-08-18 2007-09-26 株式会社ルネサステクノロジ 半導体装置
JP3062029B2 (ja) * 1995-01-31 2000-07-10 日本電気株式会社 ダイオードの順電圧を利用した温度検知方法
JP3590942B2 (ja) * 1995-08-18 2004-11-17 日本テキサス・インスツルメンツ株式会社 発振回路
JPH1014099A (ja) * 1996-06-21 1998-01-16 Nec Corp 過電流検出回路
JP3572853B2 (ja) 1997-03-12 2004-10-06 株式会社デンソー 電流検出機能を有する負荷駆動回路
JP3845261B2 (ja) * 2001-02-28 2006-11-15 矢崎総業株式会社 自動車用電気負荷駆動制御装置
JP4186736B2 (ja) 2003-07-16 2008-11-26 ソニー株式会社 通信装置および方法、並びにプログラム
JP4919847B2 (ja) * 2007-03-22 2012-04-18 ルネサスエレクトロニクス株式会社 過電流検出回路および半導体装置
JP4929020B2 (ja) * 2007-04-10 2012-05-09 矢崎総業株式会社 負荷回路の過電流保護装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5579193A (en) * 1994-06-24 1996-11-26 Texas Instruments Incorporated Reducing the natural current limit in a power MOS device by reducing the gate-source voltage
WO2001089053A1 (de) * 2000-05-16 2001-11-22 Robert Bosch Gmbh Halbleiter-bauelement
CN1455936A (zh) * 2001-01-15 2003-11-12 松下电工株式会社 分路电阻及其电阻值的调整方法
CN1576859A (zh) * 2003-07-16 2005-02-09 恩益禧电子股份有限公司 包括高可靠性过电流检测电路的电源控制装置
CN101118188A (zh) * 2006-08-02 2008-02-06 恩益禧电子股份有限公司 温度检测电路及半导体装置

Also Published As

Publication number Publication date
JP5431994B2 (ja) 2014-03-05
US8493702B2 (en) 2013-07-23
EP2355354A1 (en) 2011-08-10
US20110193541A1 (en) 2011-08-11
JP2011166518A (ja) 2011-08-25
CN102195282A (zh) 2011-09-21
EP2355354B1 (en) 2012-10-24
US8879227B2 (en) 2014-11-04
US20130278236A1 (en) 2013-10-24

Similar Documents

Publication Publication Date Title
CN102195282B (zh) 限流电路
CN105281730B (zh) 电子开关元件和集成传感器
CN103904629B (zh) 半导体器件和电子控制装置
CN102904555B (zh) 具有温度保护电子开关的电路
JP5266084B2 (ja) 過電流保護回路
US8116052B2 (en) Power supply control circuit including overvoltage protection circuit
CN102656763B (zh) 功率半导体开关元件的保护装置以及保护方法
KR100371116B1 (ko) 파워 반도체 모듈
JP2000513816A (ja) 温度の測定装置及び方法
US8947842B2 (en) Temperature evaluation circuit
CN107466424B (zh) 功率模块
US7990674B2 (en) Load drive apparatus
US20230198514A1 (en) Electronic device
US20160164279A1 (en) Circuit and method for measuring a current
JP4919847B2 (ja) 過電流検出回路および半導体装置
JP2008078375A (ja) Ｍｏｓ型パワー素子を有する半導体装置およびそれを備えた点火装置
US20110051302A1 (en) Integrated power device and method
US20100079190A1 (en) Power Transistor and Method for Controlling a Power Transistor
US9390843B2 (en) Input circuit includes a constant current circuit
JP2007095848A (ja) 半導体装置
JP2019530397A (ja) スイッチモードにおける半導体スイッチの制御
US11552629B1 (en) Semiconductor device and manufacturing method thereof
US20240021610A1 (en) Cascode arrangement and semiconductor module
US11362504B2 (en) Over current sensing scheme for switch applications
JP2021100162A (ja) 負荷駆動回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa

Patentee before: Renesas Electronics Corporation

CP02 Change in the address of a patent holder