JP2008115050A - エピタキシャルウェーハの製造方法 - Google Patents

エピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP2008115050A
JP2008115050A JP2006300644A JP2006300644A JP2008115050A JP 2008115050 A JP2008115050 A JP 2008115050A JP 2006300644 A JP2006300644 A JP 2006300644A JP 2006300644 A JP2006300644 A JP 2006300644A JP 2008115050 A JP2008115050 A JP 2008115050A
Authority
JP
Japan
Prior art keywords
single crystal
wafer
epitaxial
temperature
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006300644A
Other languages
English (en)
Other versions
JP4853237B2 (ja
Inventor
Yasuo Koike
康夫 小池
Toshiaki Ono
敏昭 小野
Naoki Ikeda
直紀 池田
Tomokazu Katano
智一 片野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2006300644A priority Critical patent/JP4853237B2/ja
Priority to EP07021018.2A priority patent/EP1926134B1/en
Priority to TW096140611A priority patent/TWI365235B/zh
Priority to US11/934,461 priority patent/US8920560B2/en
Priority to KR1020070112483A priority patent/KR100933552B1/ko
Publication of JP2008115050A publication Critical patent/JP2008115050A/ja
Application granted granted Critical
Publication of JP4853237B2 publication Critical patent/JP4853237B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/206—Controlling or regulating the thermal history of growing the ingot
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thermal Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】エピタキシャル欠陥の発生を低減でき、ＩＧ効果に優れた直径３００ｍｍ以上のエピタキシャルウェーハを得る方法を提供する。
【解決手段】ボロンが添加されたシリコン融液から単結晶をチャンバ内でチョクラルスキー法により引上げる工程と単結晶をスライスして得られたシリコンウェーハの表面にエピタキシャル層を形成する工程とを含むエピタキシャルウェーハの製造方法である。単結晶はチャンバ内の引上げ途中の８００〜６００℃の温度領域を２５０〜１８０分かけて通過させて育成される。単結晶は酸素濃度１０×１０17〜１２×１０17ａｔｏｍｓ／ｃｍ3及び抵抗率０．０３〜０．０１Ωｃｍを有する。ウェーハの表面にエピタキシャル層を形成する前にウェーハを不活性ガス雰囲気下６５０〜９００℃の温度範囲内の所定の温度で１０分〜４時間保持するプレアニールを行う。
【選択図】図１

Description

本発明は、半導体用の高集積度デバイスに使用されるエピタキシャルウェーハの製造方法の改良に関する。更に詳しくは、チョクラルスキー法（以下、ＣＺ法という。）によって育成されたシリコン単結晶をスライスして得られたシリコンウェーハ上にエピタキシャル層を形成するエピタキシャルウェーハの製造方法に関するものである。
従来、高集積度デバイスの基板として用いられるエピタキシャルウェーハは、チョクラルスキー法（以下、ＣＺ法という。）によって育成されたシリコン単結晶をスライスして得られたシリコンウェーハ上にエピタキシャル層を形成することで作製される。
ＣＺ法は、坩堝の内部に充填したシリコン多結晶をヒータで加熱溶融した後、この融液の表面に種結晶を浸し、これを回転させつつ成長させ、上方に引上げることによって単結晶を育成させる方法である。このＣＺ法で育成した単結晶から得られたシリコンウェーハ（以下、エピサブウェーハという。）の表面に転位や、酸化誘起積層欠陥（oxygen-induced stacking faults、以下、ＯＳＦという。)等の結晶欠陥が存在すると、エピサブウェーハ表面に形成されたエピタキシャル層にはこれらの欠陥に起因したエピタキシャル欠陥が存在する。
このエピタキシャル欠陥は、デバイスの高集積化が進み、微細化された回路パターンを形成するウェーハ上のデバイス活性領域において、リーク電流の増大やライフタイムの低下原因となるため、その低減、除去が求められている。
しかし、エピタキシャル欠陥が少なく結晶の完全性が高いエピタキシャルウェーハを用いても、その後のデバイス工程において金属不純物によりエピタキシャル層が汚染されることで、デバイス特性が悪化する問題がある。
このような金属系元素の不純物によるエピタキシャル層の汚染は、デバイスの集積が高密度化するほどプロセスも複雑になって、その機会が増加し影響も大きくなってくる。金属汚染の排除は、基本的にはプロセス環境及び使用材料のクリーン化にあるが、デバイスプロセスにおいて金属汚染を完全になくすことは困難であり、その対処手段としてエピサブウェーハにおけるゲッタリング技術の開発が重要になる。このゲッタリング技術は、汚染によりエピタキシャル層に侵入してきた不純物元素をデバイス活性領域外の場所（シンク）に捕獲し、デバイス活性領域で無害化する手段である。
ゲッタリング技術としては、デバイスプロセスの熱処理中に誘起される酸素起因の微小な酸素析出物（Bulk Micro Defect、以下、ＢＭＤという。)を利用して不純物元素を捕獲するイントリンシックゲッタリング（intrinsic gettering、以下、ＩＧという。)と呼ばれるものがある。しかし、エピタキシャル層形成工程の１０５０〜１２００℃の高温熱処理がシリコンウェーハに施されることにより、シリコン単結晶をスライスして得られたウェーハに内在する微小な酸素析出核が縮小、消滅し、その後のデバイスプロセスにおいて、ウェーハ内にゲッタリング源となるＢＭＤを十分に誘起することが困難になる。このため、このゲッタリング技術を適用しても、プロセス全体にわたって金属不純物に対して十分なＩＧ効果を望めないという問題が生じる。
そこで、エピタキシャル欠陥の発生を低減し、ＩＧ効果に優れたエピタキシャルウェーハを得るための製造方法が提案されている（例えば、特許文献１参照。）。この方法は、単結晶引上げ中の１１００〜９００℃の温度領域を３．０℃／分以上の冷却速度で急速冷却（以下、急冷という。）し、酸素析出核の大きさを微小化することで、エピタキシャル欠陥の発生を著しく抑制するものである。
具体的には、この方法は、ボロンが添加されたシリコン融液が入った坩堝から直径２００ｍｍのシリコン単結晶をチャンバ内でＣＺ法により育成するときに、単結晶を引上げ速度１．１ｍｍ／分にて５００ｍｍの長さまで引上げて直胴部を形成し、その後引上げ速度を１．８ｍｍ／分に上昇させて５５０ｍｍの長さまで引上げる。続いて再び引上げ速度を１．１ｍｍ／分に戻し、そのまま単結晶を１０００ｍｍの長さまで引上げる。このように引上げ速度を変化させることで、引上げ中の１１００〜９００℃の温度領域を３℃／分以上の冷却速度で単結晶を急冷させることができる。この単結晶をスライスして得られたシリコンウェーハを酸素と不活性ガスの混合雰囲気中で８５０℃で２時間熱処理を行う。この熱処理により、シリコンウェーハの結晶中の酸素析出核の熱的安定性が増加するため、エピタキシャル層形成工程の高温熱処理によってもＢＭＤが縮小、又は消滅しない。そして、この熱処理後のシリコンウェーハに鏡面研磨を施した後、エピタキシャル装置にシリコンウェーハを収容し、１１５０℃１分間の水素ベーク処理に続き、装置内温度を１０７５℃にし所定の時間保持しながら、原料ガスを供給することで、ウェーハ表面に５μｍの厚さエピタキシャル層を形成し、エピタキシャルウェーハが得られる。
特開２００４−９１２２１号公報（請求項５、請求項７、明細書［００１３］〜［００１７］、［００２３］、［００２４］、［００２６］、［００２７］、図１）
しかし、シリコン単結晶引上げ工程において、その中心部は冷えにくく外周部は冷え易いという構造上の理由から、単結晶の冷却速度は中心部と外周部で異なる傾向がある。この傾向は、直径３００ｍｍ以上の単結晶においてより顕著になり、単結晶中心部で冷却速度３℃／分以上の急冷条件を達成することは困難になる。仮に冷却体設置により冷却速度３℃／分以上の急冷条件を達成できたとしても、単結晶に転位が発生した場合、過度の急冷による残留応力により、単結晶内にクラックが生じることがある。この場合には単結晶を引上げることができなくなるおそれがある。このため、上記特許文献１に示される製造方法に記載される急冷条件を、直径３００ｍｍ以上の単結晶育成にそのまま適用することは困難であった。
本発明の目的は、エピタキシャル欠陥の発生を低減し、ＩＧ効果に優れた直径３００ｍｍ以上のエピタキシャルウェーハを得るための製造方法を提供することにある。本発明の別の目的は、プロセスマージンが広く、生産性を向上できるエピタキシャルウェーハを得るための製造方法を提供することにある。
図２に示すように、請求項１に係る発明は、ボロンが添加されたシリコン融液１１からシリコン単結晶１２をチャンバ２１内でＣＺ法により引上げる工程と、単結晶１２をスライスして得られたシリコンウェーハの表面にエピタキシャル層を形成する工程とを含むエピタキシャルウェーハの製造方法の改良である。
その特徴ある構成は、単結晶１２はチャンバ２１内の引上げ途中の８００〜６００℃の温度領域を２５０分以下１８０分以上かけて通過させて育成され、育成された単結晶１２は１０〜１２×１０17ａｔｏｍｓ／ｃｍ3（ASTM F121-1979）の酸素濃度及び０．０３〜０．０１Ωｃｍの抵抗率を有し、シリコンウェーハの表面にエピタキシャル層を形成する前に、ウェーハを不活性ガス雰囲気下、６５０〜９００℃の温度範囲内の所定の温度で１０分〜４時間保持するプレアニールを行うところにある。
この請求項１に記載されたエピタキシャルウェーハの製造方法では、シリコン単結晶引上げ工程で引上げ途中の８００〜６００℃の温度領域を２５０分以下１８０分以上かけて通過させて単結晶１２を徐々に冷却（以下、徐冷という。）することで、単結晶１２内部に形成した酸素析出核の密度を増大させる。密度が増大した酸素析出核をプレアニールすることにより、酸素析出物（ＢＭＤ）に成長させる。成長したＢＭＤはエピタキシャル層形成工程の高温熱処理によりＢＭＤが再溶解又は消滅しない大きさを有する。このウェーハ表面にエピタキシャル層を形成すれば、ＢＭＤ密度が十分にあり、ＩＧ効果に優れたエピタキシャルウェーハが得られる。
また、酸素濃度が１２×１０17ａｔｏｍｓ／ｃｍ3を越える場合には、プレアニール処理を行ってもエピタキシャル層形成工程の高温熱処理でウェーハ表面におけるＢＭＤが消滅し切れず、このＢＭＤを起点としてエピタキシャル欠陥が発生する。しかし、本発明では育成された単結晶の酸素濃度を１０×１０17〜１２×１０17ａｔｏｍｓ／ｃｍ3と低くすることで、単結晶にボロンが高濃度に添加されていても、エピタキシャル欠陥の発生を防ぐことができる。
請求項２に係る発明は、請求項１に係る発明であって、室温からプレアニールの所定温度範囲にまで昇温する昇温速度が１〜８℃／分であり、かつ所定の温度から室温まで冷却する降温速度が５〜２℃／分であることを特徴とする。この請求項２に記載されたエピタキシャルウェーハの製造方法では、プレアニール工程において、上記昇温及び降温速度に設定することで、ＢＭＤを確実に所望の密度にすることができる。プレアニールの温度が高い程、シリコンウェーハを保持する時間は短時間で済むため生産性を上げることができる。
図３に示すように、請求項３に係る発明は、ボロンが添加されたシリコン融液１１からシリコン単結晶１２をチャンバ２１内で強制冷却してチャンバ２１内でＣＺ法により引上げる工程と、単結晶１２をスライスして得られたシリコンウェーハの表面にエピタキシャル層を形成する工程とを含むエピタキシャルウェーハの製造方法の改良である。
その特徴ある構成は、単結晶１２はチャンバ２１内の引上げ途中の８００〜６００℃の温度領域を１８０分未満１２０分以上かけて通過させて育成され、育成された単結晶１２は１０×１０17ａｔｏｍｓ／ｃｍ3以上１４×１０17ａｔｏｍｓ／ｃｍ3（ASTM F121-1979）以下の酸素濃度及び０．０３〜０．０１Ωｃｍの抵抗率を有し、シリコンウェーハの表面にエピタキシャル層を形成する前にウェーハを不活性ガス雰囲気下６５０〜９００℃の温度範囲内の所定の温度で１０分〜４時間保持するプレアニールを行うところにある。
この請求項３に記載されたエピタキシャルウェーハの製造方法では、シリコン単結晶引上げ工程で引上げ途中の８００〜６００℃の温度領域を１８０分未満１２０分以上かけて通過させて得られた単結晶１２であり、プレアニールすることにより、エピタキシャル層形成工程の高温熱処理によりＢＭＤが再溶解又は消滅しない大きさを有する。このウェーハ表面にエピタキシャル層を形成すれば、ＢＭＤ密度が十分にあり、ＩＧ効果に優れたエピタキシャルウェーハが得られる。
また、育成された単結晶はボロンが高濃度に添加されても、また酸素濃度が１０×１０17〜１４×１０17ａｔｏｍｓ／ｃｍ3と高くても、前述したＢＭＤを起点として発生するエピタキシャル欠陥の発生を防ぐことができる。これは引上げ途中の８００〜６００℃の温度領域を１８０分未満１２０分以上かけて通過させることで、過剰な酸素析出核の形成を抑制する作用によるもので、この結果、酸素濃度のプロセスマージンを１０×１０17〜１４×１０17ａｔｏｍｓ／ｃｍ3と大きくできる。ここで、プロセスマージンとは、エピタキシャル欠陥を発生させずに所望のＢＭＤ密度を確保できる製造時の酸素濃度範囲、比抵抗範囲等のことである。プロセスマージンを大きくすることで、シリコン単結晶１２を工業的生産する際に、酸素濃度、比抵抗等のプロセス特性が多少変動しても、不良品の発生率を低減することができる。更に通過時間が１８０分未満１２０分以上と短い時間であるため、その生産性を向上できる。
請求項４に係る発明は、請求項３に係る発明であって、室温からプレアニールの所定温度範囲にまで昇温する昇温速度が１〜８℃／分であり、かつ所定の温度から室温まで冷却する降温速度が５〜２℃／分であることを特徴とする。この請求項４に記載されたエピタキシャルウェーハの製造方法では、プレアニール工程において、上記昇温及び降温速度に設定することで、ＢＭＤを確実に成長させることができる。プレアニールの温度が高い程、シリコンウェーハを保持する時間は短時間で済むため生産性を上げることができる。
請求項５に係る発明は、請求項３又は４に係る発明であって、強制冷却はチャンバ２１内に設置された水冷式冷却装置３６により行われることを特徴とする。この請求項５に記載されたエピタキシャルウェーハの製造方法では、冷却装置３６を水冷式にすることによってシリコン単結晶１２を確実に冷却することができる
請求項６に係る発明は、ウェーハのエピタキシャル層表面において０．０９μｍ以上の大きさのエピタキシャル欠陥が３個／枚以下の密度を有し、かつエピタキシャル層を除くウェーハ内部に形成される酸素析出物密度が１×１０4個／ｃｍ2 以上５×１０6個／ｃｍ2以下であることを特徴とする。この請求項６に記載されたエピタキシャルウェーハは、リーク電流が減少し、ライフタイムが向上し、ＩＧ効果に優れている。
本発明のエピタキシャルシリコンウェーハの製造方法によれば、ウェーハになる前のシリコン単結晶の育成時にこの単結晶をチャンバ内での引上げ途中の８００〜６００℃の温度領域を２５０分以下１８０分以上かけて通過させて育成し、更にシリコンウェーハの表面にエピタキシャル層を形成する前に、ウェーハを不活性ガス雰囲気下、６５０〜９００℃の温度範囲内の所定の温度で１０分〜４時間保持するプレアニールを行うことでゲッタリング源となるＢＭＤに成長させることでＩＧ効果を向上させることができる。
また育成された単結晶はボロンが高濃度に添加されていても、その酸素濃度が１０〜１２×１０17ａｔｏｍｓ／ｃｍ3と低濃度のため、エピタキシャル欠陥の発生が少ない高品質なエピタキシャルウェーハを提供することができる。更に、冷却装置を設置したチャンバ内で単結晶を引上げ途中の８００〜６００℃の温度領域を１８０分未満１２０分以上かけて通過させて育成することもできる。この場合には酸素濃度を高くすることができ、プロセスマージンが広く、その生産性を向上することができる。
＜第１の実施の形態＞
次に本発明を実施するための第１の実施の形態を説明する。本発明のエピタキシャルシリコンウェーハの製造方法は、図２に示すように、ＣＺ法によってボロンが添加されたシリコン融液１１からシリコン単結晶１２をチャンバ２１内でＣＺ法により引上げる工程と、図示しないこの単結晶をスライスして得られたシリコンウェーハの表面にエピタキシャル層を形成する工程とを含む。このエピタキシャルウェーハの製造方法においては、単結晶１２をチャンバ２１内の引上げ途中８００〜６００℃の温度領域を２５０分以下１８０分以上かけて通過させて育成し、育成した単結晶１２が酸素濃度１０×１０17〜１２×１０17ａｔｏｍｓ／ｃｍ3及び抵抗率０．０３〜０．０１Ωｃｍを有し、単結晶からスライスして得られたシリコンウェーハの表面にエピタキシャル層を形成する前に、シリコンウェーハを不活性ガス雰囲気下、６５０〜９００℃の温度範囲内の所定の温度で１０分〜４時間保持するプレアニールを行うことを特徴としている。シリコン単結晶１２は直径３００ｍｍ以上であることが好ましく、直径３００〜４５０ｍｍであることが更に好ましい。
本発明によるＰ型不純物のボロンを高濃度にシリコン融液１１に添加して育成した単結晶１２及びエピタキシャルウェーハのサブウェーハとして使用するシリコンウェーハの抵抗率を０．０３〜０．０１Ωｃｍのｐ+ウェーハと設定したのは、第一に、デバイス設計上の理由としてデバイスが動作する場合に生じる浮遊電荷が、意図しなかった寄生トランジスタを動作させてしまうという、いわゆるラッチアップ現象をｐ+ウェーハを用いることで防止でき、デバイスの設計を容易にする効果があるためである。第二に、トレンチ構造のキャパシタを用いる場合にトレンチ周辺の電圧印加時の空乏層の広がりをｐ+ウェーハを用いることで防止できるためである。
一般に、抵抗率０．０３〜０．０１Ωｃｍを有するシリコン単結晶には、結晶中のボロン濃度が高いことから酸素析出が起こり易い傾向がある。エピタキシャル欠陥の発生原因となるリング状のＯＳＦ（以下、Ｒ−ＯＳＦという。）を単結晶中心部で消滅させる方法として単結晶を低速で引上げる方法が知られている。しかし、このような単結晶を高速で引上げた場合には、単結晶面内にＲ−ＯＳＦが形成されてしまう。このとき酸素濃度が高いと、シリコンウェーハ表面のＲ−ＯＳＦに対応するエピタキシャル層の位置にエピタキシャル欠陥が発生してしまう。通常、シリコンウェーハの酸素濃度は酸素析出を促進させるために１０×１０17〜１４×１０17ａｔｏｍｓ／ｃｍ3、好ましくは１２×１０17〜１４×１０17ａｔｏｍｓ／ｃｍ3と高く設定されているが、第１の実施の形態の発明では酸素濃度を１０×１０17〜１２×１０17ａｔｏｍｓ／ｃｍ3、好ましくは１０×１０17ａｔｏｍｓ／ｃｍ3以上１１×１０17ａｔｏｍｓ／ｃｍ3未満と低く設定することで、Ｒ−ＯＳＦ起因のエピタキシャル欠陥の発生を抑制することができる。また、プレアニール処理を施した場合でも酸素析出物起因のエピタキシャル欠陥の発生を低減することができる。酸素濃度の範囲を１０×１０17〜１２×１０17ａｔｏｍｓ／ｃｍ3と設定したのは、酸素濃度が１０×１０17ａｔｏｍｓ／ｃｍ3未満ではエピタキシャル層形成工程時の熱処理によりＢＭＤが消失してしまいＩＧ効果が低下するからである。また、酸素濃度が１２×１０17ａｔｏｍｓ／ｃｍ3を越えると単結晶から得られたエピサブウェーハの表面にＲ−ＯＳＦが成長し、エピサブウェーハ表面に形成されたエピタキシャル層にＲ−ＯＳＦに起因したエピタキシャル欠陥を発生させるおそれや、析出過多によるＢＭＤ起因のエピタキシャル欠陥を発生させるおそれがあるからである。
このようなシリコンウェーハを得るためのシリコン単結晶１２の引上げ手順を示す。先ず、ＣＺ炉１０のメインチャンバ２１内のホットゾーンにある坩堝２２に満たされたシリコン融液１１に、育成されたシリコン単結晶１２が抵抗率０．０３〜０．０１Ωｃｍを有するようにボロンを添加し、０．７〜１．１ｍｍ／分の速度でシリコン単結晶１２を引上げる。
シリコン単結晶１２内の温度は、シリコン融液１１界面付近のシリコン単結晶１２からシリコン単結晶１２のトップ部に向かうほど低くなる。融液界面では約１４００℃の温度が、プルチャンバ２１内の下部にさしかかるとき、単結晶の温度は８００℃になり、プルチャンバ２３の下部より少し上部に単結晶が到達するときには約６００℃になるように全体のＣＺ炉は構成される。この８００〜６００℃の温度領域でシリコン単結晶１２を２５０以下１８０分以上の時間をかけて通過させ、シリコン単結晶１２を徐冷する。この場合の降温速度は０．８０〜１．６６℃／分であって、これにより単結晶内で酸素析出核の形成が起こる。単結晶がこの温度領域内に長時間留まることで単結晶内の酸素析出核密度を増大させることができ、酸素濃度が低いことが原因で起こるエピタキシャル層におけるＢＭＤ密度の不足を解消できる。通過時間を２５０分以下１８０分以上と設定したのは、１８０分以上とすることで、チャンバ２１内に冷却装置を設置せずにＢＭＤ密度を増大させることができ、２５０分以内とすることで、生産性を低下させることなくもＢＭＤ密度を増大させることができるからである。
育成されたシリコン単結晶１２は、通常の方法に従ってシリコンウェーハに加工される。例えば、外周研削、オリエンテーションフラット加工の後、内周刃ソーやワイヤーソーによってスライスされ、面取り、ラッピングに続いて、加工変質層を除去するために化学エッチングが施される。
徐冷したシリコン単結晶１２をスライスして得られたシリコンウェーハ内に形成された酸素析出核を、エピタキシャル層形成工程の前にシリコンウェーハに対してプレアニール工程を行うことで、エピタキシャル層形成工程の高温熱処理によっても再溶解又は消滅しない大きさのＢＭＤに成長させる。これにより、エピタキシャルウェーハで問題となるＢＭＤ密度不足を解消し、ＩＧ効果を向上させることができる。
このように酸素析出核をＢＭＤに成長させるためのシリコンウェーハのプレアニール工程の手順を示す。図１に示すように、プレアニール工程では、エッチングが施された後の室温下に置かれたシリコンウェーハを炉内温度６００〜７００℃の抵抗加熱式の縦型炉に収容し、昇温速度１〜８℃／分、好ましくは４〜６℃／分で６５０〜９００℃の温度範囲内の所定の温度にまで昇温し、所定の温度で１０分〜４時間、好ましくは３０〜６０分保持し、降温速度５〜２℃／分、好ましくは４〜３℃／分で室温まで冷却する。炉内雰囲気は、窒素（Ｎ2）ガス、アルゴンガス、又はこれらの混合ガスの不活性ガス雰囲気である。
プレアニール工程が終わったシリコンウェーハを研磨によって光学的な光沢をもつ鏡面ウェーハに仕上げる。このように鏡面研磨によって仕上げられたシリコンウェーハの表面上にエピタキシャル層を成長させる。例えば、シリコンウェーハを枚葉式エピタキシャル装置に収容し、装置内温度を１０００〜１１５０℃にし、１分間の水素ベークを行い、引続きトリクロロシランガスを装置内に流入させて温度１０００〜１１５０℃で３０〜１８０秒間、好ましくは６０〜１２０秒間、シリコンウェーハを保持することで、シリコンウェーハ表面に厚さ４μｍのエピタキシャル層を形成する。これにより、エピタキシャル層表面において０．０９μｍ以上の大きさのエピタキシャル欠陥が３個／枚以下の密度を有し、かつエピタキシャル層を除くウェーハ内部に形成されるＢＭＤ密度が１×１０4個／ｃｍ2〜５×１０6個／ｃｍ2以下のエピタキシャルウェーハを得ることができる。
＜第２の実施の形態＞
次に本発明を実施するための第２の実施の形態を説明する。本発明のエピタキシャルシリコンウェーハの製造方法は、ＣＺ法によってボロンが添加されたシリコン融液１１から直径３００ｍｍのシリコン単結晶１２をチャンバ２１内で強制冷却してチャンバ２１内でＣＺ法により引上げる工程と、この単結晶をスライスして得られたシリコンウェーハの表面にエピタキシャル層を形成する工程とを含む。即ち、この第２の実施の形態においては、図３に示すように、強制冷却はチャンバ２１内に設置された水冷式冷却装置３６により行われる。そして、シリコン単結晶１２は、引上げ途中の８００〜６００℃の温度領域を、冷却装置３６の内部に設置された冷却用筒体３７の内部を１８０分未満１２０分以上で通過して育成される。その育成されたシリコン単結晶１２は酸素濃度１０×１０17〜１４×１０17ａｔｏｍｓ／ｃｍ3と及び抵抗率０．０３〜０．０１Ωｃｍを有する。シリコン単結晶１２は直径３００ｍｍ以上であることが好ましく、直径３００〜４５０ｍｍであることが更に好ましい。この単結晶からスライスして得られたシリコンウェーハの表面にエピタキシャル層を形成する前に、シリコンウェーハを不活性ガス雰囲気下、６５０〜９００℃の温度範囲内の所定の温度で１０分〜４時間保持するプレアニールが行われる。プレアニールにおける室温からの昇温速度及び室温までの降温速度は第１の実施の形態と同じである。
本発明において、引上げ途中の８００〜６００℃の温度領域の通過時間を１８０分未満１２０分以上と設定したのは、１２０分以上とすることで単結晶１２内部に形成されるＢＭＤ密度を増大させることができるからである。なお、チャンバ２１内に冷却装置を設置することで単結晶１２の通過時間を１８０分未満１２０分以上にすることができる。また、通過時間が１８０分未満１２０分以上と更に短時間で冷却することにより、第１の実施の形態と比べてその生産性がより高くなる。
更に、酸素濃度のプロセスマージンを１０×１０17〜１４×１０17ａｔｏｍｓ／ｃｍ3と大きく設定したのは、引上げ途中の８００〜６００℃の温度領域を１８０分未満１２０分以上かけて通過させることで、過剰な酸素析出核の形成を抑制するためである。これにより、高濃度のボロンが添加された抵抗率０．０３〜０．０１Ωｃｍを有するシリコン単結晶１２であっても、また酸素濃度が高くても、酸素析出過多によるＢＭＤ起因のエピタキシャル欠陥が発生するのを防ぐことができる。また、酸素濃度のプロセスマージンを大きくすることで、シリコン単結晶１２を量産するにおいて、酸素濃度、比抵抗等のプロセス特性が多少揺らいでも、不良品の発生率を低減できる。
次に、本発明の実施例を比較例とともに説明する。
＜実施例１＞
シリコン単結晶を育成するＣＺ炉１０を図２に示す。詳しくは、メインチャンバ２１内の中心位置にシリコン融液１１を貯留する坩堝２２が設けられる。坩堝２２は石英からなる容器２２ａとこの外側に配置された黒鉛からなる容器２２ｂとから構成され、支軸２３を介して坩堝２２を回転させ昇降させる坩堝駆動手段２４に接続される。坩堝２２の外周部には、加熱ヒータ２５と保温筒２６が同心円状に配置される。坩堝２２内にはシリコン単結晶が加熱ヒータ２５により融解されたシリコン融液１１が収容される。
メインチャンバ２１の上端には、円筒状のプルチャンバ２７が接続され、このプルチャンバ２７の上端にはシード引上げ手段（図示せず）が設けられ、ワイヤーケーブル２８が種結晶２９を装着して回転及び昇降可能に設置されている。この種結晶２９の下端から単結晶１２を成長させることが可能であり、更にワイヤーケーブル２８が上昇するとともに育成される単結晶１２を囲むように熱遮蔽部材３０が配置される。熱遮蔽部材３０は下方に向かうに従って径が小さくなるコーン部３０ａと、コーン部に連設され外方に張り出すフランジ部３０ｂと、フランジ部３０ｂを保温筒２６上に載置するためのリング板３０ｃとから構成されている。
また、プルチャンバ２７及びメインチャンバ２１内には、アルゴンガス等の不活性ガスが、供給ガス流量調整弁３１を有するガス供給パイプ３２と排出ガス流量調整弁３３を有するガス排出パイプ３４を通ることにより、流通するように構成される。更に、メインチャンバ２１の外側の左右には磁界印加装置３５が配置され、シリコン融液１１の対流を制御する。
このＣＺ炉１０を用いて、ボロンが添加されたシリコン融液１１からシリコン単結晶１２を不活性ガスをキャリアガスとしてチャンバ２１内に流しながら、０．９５ｍｍ／分の速度で引上げ、その引上げ途中の８００〜６００℃の温度領域を１８２分をかけて通過させてその単結晶を育成した。坩堝２２の回転速度とＭＣＺ（Magnetic field applied CZ)法の磁界印加装置３５により磁場強度を調整し、かつアルゴンガスの流速とＣＺ炉１０内の圧力を調整することでシリコン単結晶１２に含まれる酸素濃度を制御した。この単結晶をスライスして得られたシリコンウェーハの抵抗率及び酸素濃度を４深針法及び二次イオン質量分析法（ＳＩＭＳ）を用いてそれぞれ計測したところ、シリコン単結晶１２の抵抗率は０．０３〜０．０１Ωｃｍ、酸素濃度が１０．０５×１０17ａｔｏｍｓ／ｃｍ3であった。
化学エッチングして得られた前記シリコンウェーハを６５０℃に加熱した縦型炉に収容した。窒素ガス雰囲気下、この縦型炉の炉内温度を６５０℃から昇温速度５℃／分で８５０℃まで昇温し、この温度でシリコンウェーハを１時間保持し、降温速度３℃／分で室温まで冷却するプレアニール処理を施した。このシリコンウェーハに鏡面研磨を施した後、枚葉式エピタキシャル装置に収容し、装置内温度を１１００℃、１分間の水素ベーク処理をシリコンウェーハに行い、引続きトリクロロシランガスを装置内に流入させて、装置内温度１１００℃、１２０秒間保持することでシリコンウェーハ表面に厚さ４μｍのエピタキシャル層を形成した。これによりエピタキシャルウェーハを得た。得られたエピタキシャルウェーハを実施例１とした。
＜実施例２〜６＞
シリコン単結晶の育成において、シリコン単結晶１２の８００〜６００℃の温度領域を通過する時間を、引上げ速度を０．８５〜０．９５ｍｍ／分に変えることにより、表１に示すように、２５０分以下１８０分以上の範囲内に変更した。また、坩堝２２の回転速度と磁界印加装置３５により磁場強度を変更し、かつアルゴンガスの流速とＣＺ炉１０内の圧力を調整することでシリコン単結晶１２に含まれる酸素濃度を表１に示すように１０×１０17〜１２×１０17ａｔｏｍｓ／ｃｍ3の範囲内で変更した。上記変更を除いて実施例１と同様にして、それぞれエピタキシャルウェーハを得た。得られたエピタキシャルウェーハをそれぞれ実施例２〜６とした。
＜比較例１〜６＞
シリコン単結晶の育成において、シリコン単結晶１２の８００〜６００℃の温度領域を通過する時間を、引上げ速度を０．８５〜０．９５ｍｍ／分に変えることにより、表１に示すように、２５０分以下１８０分以上の範囲内に変更した。また、坩堝２２の回転速度と磁界印加装置３５により磁場強度を変更し、かつアルゴンガスの流速とＣＺ炉１０内の圧力を調整することでシリコン単結晶１２に含まれる酸素濃度を表１に示すように、１０×１０17〜１２×１０17ａｔｏｍｓ／ｃｍ3の範囲外で変更した。上記変更を除いて実施例１と同様にして、それぞれエピタキシャルウェーハを得た。得られたエピタキシャルウェーハをそれぞれ比較例１〜６とした。
＜比較例７〜１０＞
シリコン単結晶の育成において、シリコン単結晶１２の８００〜６００℃の温度領域を通過する時間を、引上げ速度を０．７５／分に変えることにより、表１に示すように、２５０分以下１８０分以上の範囲外に変更した。また、坩堝２２の回転速度と磁界印加装置３５により磁場強度を変更し、かつアルゴンガスの流速とＣＺ炉１０内の圧力を調整することでシリコン単結晶１２に含まれる酸素濃度を表１に示すように変更した。上記変更を除いて実施例１と同様にして、それぞれエピタキシャルウェーハを得た。得られたエピタキシャルウェーハをそれぞれ比較例７〜１０とした。
＜比較例１１〜２２＞
シリコン単結晶の育成において、シリコン単結晶１２の８００〜６００℃の温度領域を通過する時間を、引上げ速度を０．８５〜０．９５ｍｍ／分に変えることにより、表２に示すように、２５０分以下１８０分以上の範囲内に変更した。また、坩堝２２の回転速度と磁界印加装置３５により磁場強度を変更し、かつアルゴンガスの流速とＣＺ炉１０内の圧力を調整することでシリコン単結晶１２に含まれる酸素濃度を表２に示すように変更した。更にプレアニール工程を行わずにエピタキシャル層を形成した。上記変更を除いて実施例１と同様にして、それぞれエピタキシャルウェーハを得た。得られたエピタキシャルウェーハをそれぞれ比較例１１〜２２とした。
＜比較例２３〜２６＞
シリコン単結晶の育成において、シリコン単結晶１２の８００〜６００℃の温度領域を通過する時間を、引上げ速度を０．７５〜１．０５ｍｍ／分に変えることにより、表２に示すように、２５０分以下１８０分以上の範囲外に変更した。また、坩堝２２の回転速度と磁界印加装置３５により磁場強度を変更し、かつアルゴンガスの流速とＣＺ炉１０内の圧力を調整することでシリコン単結晶１２に含まれる酸素濃度を表２に示すように変更した。更にプレアニール工程を行わずにエピタキシャル層を形成した。上記変更を除いて実施例１と同様にして、それぞれエピタキシャルウェーハを得た。得られたエピタキシャルウェーハをそれぞれ比較例２３〜２６とした。
＜比較試験１＞
実施例１〜６、及び比較例１〜２６におけるエピタキシャルシリコンウェーハを、表面欠陥検査装置（ＫＬＡ‐Ｔｅｎｃｏｒ社製；ＳＰ‐１）を用いて、エピタキシャル層の表面で検出される０．０９μｍ以上の大きさの表面欠陥（エピタキシャル欠陥）の数を測定した。次に、これらのエピタキシャルウェーハに対し、乾燥酸素雰囲気中ｌ０００℃で１６時間保持して、ＢＭＤ成長熱処理を施した後、エピタキシャルウェーハを劈開して、劈開断面をライトエッチング液で２μｍの選択エッチングを行い、この劈開断面を光学顕微鏡を用いてエッチングピット密度を測定し、シリコンウェーハ中に形成された酸素析出物（ＢＭＤ）密度を求めた。これらの測定結果を表１及び表２に示す。
＜評価１＞
表１及び表２におけるウェーハ１枚当たりのエピタキシャル欠陥の個数は、３０００枚のエピタキシャルウェーハを測定した平均値を示している。表１及び表２から明らかなように、ウェーハ１枚当たりのエピタキシャル欠陥個数の平均値は、実施例１〜６及び比較例１、比較例３、比較例５、比較例１１〜２５では３個以下と低い数値を示し、比較例７〜８、比較例２６では５０個以上、比較例２、比較例４、比較例６、比較例９〜１０では１００個以上と高い数値を示した。
またＢＭＤ密度は、実施例１〜６及び比較例２、比較例４、比較例６〜１０、比較例２６では１×１０4個／ｃｍ2以上と高い数値を示し、比較例１、比較例３、比較例５、比較例１１〜２５では１×１０4個／ｃｍ2未満と低い数値を示した。
以上より、エピタキシャル欠陥の個数の平均値については、酸素濃度が１２×１０17ａｔｏｍｓ／ｃｍ3を越える高い濃度かつプレアニール処理を施すことにより増加するため、酸素濃度の上限を１２×１０17ａｔｏｍｓ／ｃｍ3以下とすることがよいことが判った。ＢＭＤ密度については、プレアニール処理を施された例の方がプレアニール処理を施されなかった例よりも密度が高くなったため、プレアニール処理をした方がよいと判った。また、通過時間が１８０〜２５０分の範囲に入っているにも拘わらずＢＭＤ密度が、１×１０4個／ｃｍ2未満となってしまう比較例１、比較例３、比較例５があり、これを避けるため酸素濃度の下限値を１０×１０17ａｔｏｍｓ／ｃｍ3以上にすることがよいと判った。
上記実施例１〜６及び比較例１〜２６の結果から、８００〜６００℃の温度領域を２５０〜１８０分かけて通過させて育成され、酸素濃度１０〜１２×１０17ａｔｏｍｓ／ｃｍ3を有するシリコン単結晶１２から得られたシリコンウェーハに、エピタキシャル層形成前にプレアニール処理をすることでゲッタリングに有効なＢＭＤ密度が１×１０4個／ｃｍ2以上と高く、かつエピタキシャル欠陥個数が１枚当たり３個以下と少ないエピタキシャルウェーハを製造できることが判った。
＜実施例７＞
シリコン単結晶を育成するＣＺ炉２０を図３に示す。図３において図２と同一符号は同一構成要素を示し、第１の実施の形態と略同様であるので繰返しの説明を省略する。メインチャンバ２１内には、冷却装置３６が育成される単結晶１２を囲むように設置される。冷却装置３６の内部には、冷却水路３７ａを有する冷却用筒体３７と、冷却水路３７ａに連通接続しチャンバ２１外から冷却水路３７ａに冷却水を所定の圧力で供給する供給管３８と、冷却水路３７ａに連通接続しチャンバ２１外に冷却水路３７ａに冷却水を排出する排出管３９とを備える。
このＣＺ炉２０を用いて、ボロンが添加されたシリコン融液１１からシリコン単結晶１２を不活性ガスをキャリアガスとしてチャンバ２１内に流しながら、１．３ｍｍ／分の速度で引上げ、その引上げ途中の８００〜６００℃の温度領域を１２０分をかけて通過させてその単結晶を育成した。坩堝２２の回転速度と磁界印加装置３５により磁場強度を調整し、かつアルゴンガスの流速とＣＺ炉２０内の圧力を調整することでシリコン単結晶１２に含まれる酸素濃度を制御した。この単結晶をスライスして得られたシリコンウェーハの抵抗率及び酸素濃度を４深針法及び二次イオン質量分析法（ＳＩＭＳ）を用いてそれぞれ計測したところ、シリコン単結晶１２の抵抗率は０．０３〜０．０１Ωｃｍ、酸素濃度が１０．２２×１０17ａｔｏｍｓ／ｃｍ3であった。
化学エッチングして得られた前記シリコンウェーハを６５０℃に加熱した縦型炉に収容した。窒素ガス雰囲気下、この縦型炉の炉内温度を６５０℃から昇温速度５℃／分で８５０℃まで昇温し、この温度でシリコンウェーハを１時間保持し、降温速度３℃／分で室温まで冷却するプレアニール処理を施した。このシリコンウェーハに鏡面研磨を施した後、枚葉式エピタキシャル装置に収容し、装置内温度を１１００℃、１分間の水素ベーク処理をシリコンウェーハに行い、引続きトリクロロシランガスを装置内に流入させて、装置内温度１１００℃、１２０秒間保持することでシリコンウェーハ表面に厚さ４μｍのエピタキシャル層を形成した。これによりエピタキシャルウェーハを得た。得られたエピタキシャルウェーハを実施例７とした。
＜実施例８〜１２＞
シリコン単結晶の育成において、シリコン単結晶１２の８００〜６００℃の温度領域を通過する時間を、引上げ速度を１．３〜１．０ｍｍ／分に変えることにより、表３に示すように、１８０分未満１２０分以上の範囲内に変更した。また、坩堝２２の回転速度と磁界印加装置３５により磁場強度を変更し、かつアルゴンガスの流速とＣＺ炉２０内の圧力を調整することでシリコン単結晶１２に含まれる酸素濃度を表３に示すように変更した。上記変更を除いて実施例７と同様にして、それぞれエピタキシャルウェーハを得た。得られたエピタキシャルウェーハをそれぞれ実施例８〜１２とした。
＜比較例２７〜３２＞
シリコン単結晶の育成において、シリコン単結晶１２の８００〜６００℃の温度領域を通過する時間を、引上げ速度を１．３〜１．０ｍｍ／分に変えることにより、表３に示すように、１８０分未満１２０分以上の範囲内に変更した。また、坩堝２２の回転速度と磁界印加装置３５により磁場強度を変更し、かつアルゴンガスの流速とＣＺ炉２０内の圧力を調整することでシリコン単結晶１２に含まれる酸素濃度を表３に示すように変更した。上記変更を除いて実施例７と同様にして、それぞれエピタキシャルウェーハを得た。得られたエピタキシャルウェーハをそれぞれ比較例２７〜３２とした。
＜比較例３３〜３６＞
シリコン単結晶の育成において、シリコン単結晶１２の８００〜６００℃の温度領域を通過する時間を、引上げ速度を１．４ｍｍ／分に変えることにより、表３に示すように、１８０分未満１２０分以上の範囲外に変更した。また、坩堝２２の回転速度と磁界印加装置３５により磁場強度を変更し、かつアルゴンガスの流速とＣＺ炉２０内の圧力を調整することでシリコン単結晶１２に含まれる酸素濃度を表３に示すように変更した。上記変更を除いて実施例７と同様にして、それぞれエピタキシャルウェーハを得た。得られたエピタキシャルウェーハをそれぞれ比較例３３〜３６とした。
＜比較例３７〜４２＞
シリコン単結晶の育成において、シリコン単結晶１２の８００〜６００℃の温度領域を通過する時間を、引上げ速度を１．３〜１．０ｍｍ／分に変えることにより、表４に示すように、１８０分未満１２０分以上の範囲内に変更した。また、坩堝２２の回転速度と磁界印加装置３５により磁場強度を変更し、かつアルゴンガスの流速とＣＺ炉２０内の圧力を調整することでシリコン単結晶１２に含まれる酸素濃度を表４に示すように変更した。更にプレアニール工程を行わずにエピタキシャル層を形成した。上記変更を除いて実施例７と同様にして、それぞれエピタキシャルウェーハを得た。得られたエピタキシャルウェーハをそれぞれ比較例３７〜４２とした。
＜比較例４３〜４８＞
シリコン単結晶の育成において、シリコン単結晶１２の８００〜６００℃の温度領域を通過する時間を、引上げ速度を１．３〜１．０ｍｍ／分に変えることにより、表４に示すように、１８０分未満１２０分以上の範囲内に変更した。また、坩堝２２の回転速度と磁界印加装置３５により磁場強度を変更し、かつアルゴンガスの流速とＣＺ炉２０内の圧力を調整することでシリコン単結晶１２に含まれる酸素濃度を表４に示すように変更した。更にプレアニール工程を行わずにエピタキシャル層を形成した。上記変更を除いて実施例７と同様にして、それぞれエピタキシャルウェーハを得た。得られたエピタキシャルウェーハをそれぞれ比較例４３〜４８とした。
＜比較例４９〜５２＞
シリコン単結晶の育成において、シリコン単結晶１２の８００〜６００℃の温度領域を通過する時間を、引上げ速度を１．４ｍｍ／分に変えることにより、表４に示すように、１８０分未満１２０分以上の範囲外に変更した。また、坩堝２２の回転速度と磁界印加装置３５により磁場強度を変更し、かつアルゴンガスの流速とＣＺ炉２０内の圧力を調整することでシリコン単結晶１２に含まれる酸素濃度を表４に示すように変更した。更にプレアニール工程を行わずにエピタキシャル層を形成した。上記変更を除いて実施例７と同様にして、それぞれエピタキシャルウェーハを得た。得られたエピタキシャルウェーハをそれぞれ比較例４９〜５２とした。
＜評価２＞
表３〜６におけるウェーハ１枚当たりのエピタキシャル欠陥の個数は、３０００枚のエピタキシャルウェーハを測定した平均値を示している。表３〜６から明らかなように、ウェーハ１枚当たりのエピタキシャル欠陥個数の平均値は、実施例７〜１２では、３個以下と低い数値を示し、ＢＭＤ密度も１×１０4個／ｃｍ2以上の高い数値を示した。
以上より、エピタキシャル欠陥の個数の平均値については、冷却装置を設置した場合でも酸素濃度が１４×１０17ａｔｏｍｓ／ｃｍ3を越える高い濃度の場合、プレアニールにより増加するため、酸素濃度の上限を１４×１０17ａｔｏｍｓ／ｃｍ3以下とすることがよいことが判った。ＢＭＤ密度については、酸素濃度が１０×１０17ａｔｏｍｓ／ｃｍ3未満の場合、１×１０4個／ｃｍ2未満となり、プレアニール処理を施された例の方がプレアニール処理を施されなかった例よりも密度が高くなったため、プレアニール処理をした方がよいと判った。また、通過時間が１２０〜１８０分の範囲に入っているにも拘わらずＢＭＤ密度が、１×１０4個／ｃｍ2未満となってしまう比較例２７，２９，３１があり、これを避けるため酸素濃度の下限値を１０×１０17ａｔｏｍｓ／ｃｍ3以上にすることがよいと判った。
上記実施例７〜１２及び比較例２７〜５２の結果から、チャンバ２１内に冷却装置３６を設置し、冷却装置３６の内部に設置された冷却用筒体３７を介してチャンバ２１内の引上げ途中の８００〜６００℃の温度領域を１８０〜１２０分かけて通過させて育成され、酸素濃度１０〜１４×１０17ａｔｏｍｓ／ｃｍ3を有するシリコン単結晶１２から得られたシリコンウェーハに、エピタキシャル層形成前にプレアニール処理を施すことでゲッタリングに有効なＢＭＤ密度が１×１０4個／ｃｍ2以上と高く、かつエピタキシャル欠陥個数が１枚当たり３個以下と少ないエピタキシャルウェーハを製造できることが判った。
なお、通過時間が２５０分以下１８０分以上の実施例１〜６に比べて通過時間が１８０分未満１２０分以上の実施例７〜１２は、ＩＧ効果に差がなく、通過時間が短いため更に生産性を向上できる。なお、８００〜６００℃の温度域を１２０分以下で通過させる条件では、比較例３５，３６、５１，５２で実施例と同等の品質が得られることが判った。しかし、あまり速い速度で単結晶の引き上げを行うと、結晶の軸切れ、割れの問題が発生してしまい生産効率が悪くなることから１２０分以下の適用は行わないこととした。
本発明シリコンウェーハの熱処理の時間と温度プロファイルとの関係を示すグラフである。 本発明の第１の実施の形態のＣＺ炉を示す縦断面構成図である。 本発明の第２の実施の形態のＣＺ炉を示す縦断面構成図である。
符号の説明
１１ シリコン融液
１２ シリコン単結晶
２１ メインチャンバ

Claims (6)

  1. ボロンが添加されたシリコン融液からシリコン単結晶をチャンバ内でチョクラルスキー法により引上げる工程と、前記単結晶をスライスして得られたシリコンウェーハの表面にエピタキシャル層を形成する工程とを含むエピタキシャルウェーハの製造方法において、
    前記単結晶は前記チャンバ内の引上げ途中の８００〜６００℃の温度領域を２５０分以下１８０分以上かけて通過させて育成され、
    前記育成された単結晶は１０×１０17〜１２×１０17ａｔｏｍｓ／ｃｍ3（ASTM F121-1979）未満の酸素濃度及び０．０３〜０．０１Ωｃｍの抵抗率を有し、
    前記シリコンウェーハの表面にエピタキシャル層を形成する前に前記ウェーハを不活性ガス雰囲気下６５０〜９００℃の温度範囲内の所定の温度で１０分〜４時間保持するプレアニールを行う
    ことを特徴とするエピタキシャルウェーハの製造方法。
  2. 室温からプレアニールの所定の温度に昇温する昇温速度が１〜８℃／分であり、かつ前記所定の温度から室温まで冷却する降温速度が５〜２℃／分である請求項１記載のエピタキシャルウェーハの製造方法。
  3. ボロンが添加されたシリコン融液からシリコン単結晶をチャンバ内で強制冷却してチャンバ内でチョクラルスキー法により引上げる工程と、前記単結晶をスライスして得られたシリコンウェーハの表面にエピタキシャル層を形成する工程とを含むエピタキシャルウェーハの製造方法において、
    前記単結晶は前記チャンバ内の引上げ途中の８００〜６００℃の温度領域を１８０分未満１２０分以上かけて通過させて育成され、
    前記育成された単結晶は１０×１０17〜１４×１０17ａｔｏｍｓ／ｃｍ3（ASTM F121-1979）以下の酸素濃度及び０．０３〜０．０１Ωｃｍの抵抗率を有し、
    前記シリコンウェーハの表面にエピタキシャル層を形成する前に前記ウェーハを不活性ガス雰囲気下６５０〜９００℃の温度範囲内の所定の温度で１０分〜４時間保持するプレアニールを行う
    ことを特徴とするエピタキシャルウェーハの製造方法。
  4. 室温からプレアニールの所定の温度に昇温する昇温速度が１〜８℃／分であり、かつ前記所定の温度から室温まで冷却する降温速度が５〜２℃／分である請求項３記載のエピタキシャルウェーハの製造方法。
  5. 強制冷却はチャンバ内に設置された水冷式冷却装置により行われる請求項３又は４記載のエピタキシャルウェーハの製造方法。
  6. ウェーハのエピタキシャル層表面において０．０９μｍ以上の大きさのエピタキシャル欠陥が３個／枚以下の密度を有し、かつ前記エピタキシャル層を除く前記ウェーハ内部に形成される酸素析出物密度が１×１０4個／ｃｍ2 以上であることを特徴とするエピタキシャルウェーハ。
JP2006300644A 2006-11-06 2006-11-06 エピタキシャルウェーハの製造方法 Active JP4853237B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006300644A JP4853237B2 (ja) 2006-11-06 2006-11-06 エピタキシャルウェーハの製造方法
EP07021018.2A EP1926134B1 (en) 2006-11-06 2007-10-26 Method for manufacturing silicon epitaxial wafers
TW096140611A TWI365235B (en) 2006-11-06 2007-10-29 Method for manufacturing epitaxial wafer
US11/934,461 US8920560B2 (en) 2006-11-06 2007-11-02 Method for manufacturing epitaxial wafer
KR1020070112483A KR100933552B1 (ko) 2006-11-06 2007-11-06 에피택셜 웨이퍼의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006300644A JP4853237B2 (ja) 2006-11-06 2006-11-06 エピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2008115050A true JP2008115050A (ja) 2008-05-22
JP4853237B2 JP4853237B2 (ja) 2012-01-11

Family

ID=38969955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006300644A Active JP4853237B2 (ja) 2006-11-06 2006-11-06 エピタキシャルウェーハの製造方法

Country Status (5)

Country Link
US (1) US8920560B2 (ja)
EP (1) EP1926134B1 (ja)
JP (1) JP4853237B2 (ja)
KR (1) KR100933552B1 (ja)
TW (1) TWI365235B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010024129A (ja) * 2008-06-16 2010-02-04 Sumco Corp シリコン単結晶の育成方法
JP2010067919A (ja) * 2008-09-12 2010-03-25 Sumco Corp 貼り合わせシリコンウェーハの製造方法
JP2017024965A (ja) * 2015-07-28 2017-02-02 株式会社Sumco エピタキシャルシリコンウェーハ

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4805681B2 (ja) * 2006-01-12 2011-11-02 ジルトロニック アクチエンゲゼルシャフト エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
JP2011054821A (ja) * 2009-09-03 2011-03-17 Sumco Corp エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP2011082443A (ja) * 2009-10-09 2011-04-21 Sumco Corp エピタキシャルウェーハおよびその製造方法
JP5194146B2 (ja) * 2010-12-28 2013-05-08 ジルトロニック アクチエンゲゼルシャフト シリコン単結晶の製造方法、シリコン単結晶、およびウエハ
US11180866B2 (en) 2013-04-10 2021-11-23 Kla Corporation Passivation of nonlinear optical crystals
KR101729515B1 (ko) * 2015-04-14 2017-04-24 주식회사 엘지실트론 실리콘 단결정 잉곳의 성장 방법
JP6447351B2 (ja) 2015-05-08 2019-01-09 株式会社Sumco シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ
JP6631460B2 (ja) * 2016-10-03 2020-01-15 株式会社Sumco シリコン単結晶の製造方法およびシリコン単結晶
DE102017213587A1 (de) 2017-08-04 2019-02-07 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung der Halbleiterscheibe
CN113862791A (zh) * 2021-09-28 2021-12-31 西安奕斯伟材料科技有限公司 一种用于拉制单晶硅棒的拉晶炉
CN113862777B (zh) * 2021-09-30 2023-05-16 西安奕斯伟材料科技股份有限公司 一种用于制造单晶硅棒的拉晶炉、方法及单晶硅棒
JP2023093096A (ja) * 2021-12-22 2023-07-04 グローバルウェーハズ・ジャパン株式会社 シリコンエピタキシャル基板の製造方法およびシリコンエピタキシャル基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223641A (ja) * 1996-12-03 1998-08-21 Sumitomo Sitix Corp 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法
JP2000016897A (ja) * 1998-07-03 2000-01-18 Sumitomo Metal Ind Ltd 高品質シリコン単結晶の製造方法
JP2002198375A (ja) * 2000-10-04 2002-07-12 Siltron Inc 半導体ウェーハの熱処理方法及びその方法で製造された半導体ウェーハ
JP2004091211A (ja) * 2002-07-12 2004-03-25 Oki Data Corp 媒体トレイ及びこれを用いた画像記録装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3006669B2 (ja) * 1995-06-20 2000-02-07 信越半導体株式会社 結晶欠陥の均一なシリコン単結晶の製造方法およびその製造装置
EP0954018B1 (en) * 1996-12-03 2010-02-17 Sumco Corporation Method for manufacturing semiconductor silicon epitaxial wafer and semiconductor device
JP4233651B2 (ja) * 1998-10-29 2009-03-04 信越半導体株式会社 シリコン単結晶ウエーハ
JP3601324B2 (ja) * 1998-11-19 2004-12-15 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶ウエーハ及びその製造方法
JP3855531B2 (ja) 1999-04-23 2006-12-13 株式会社Ｓｕｍｃｏ ポリシリコン層付きシリコンウェーハ及びその製造方法
TW528816B (en) 1999-04-23 2003-04-21 Mitsubishi Material Silicon Method for heat treating silicon wafer
JP4107628B2 (ja) 1999-11-26 2008-06-25 株式会社Ｓｕｍｃｏ シリコンウェーハにｉｇ効果を付与するための前熱処理方法
JP4003351B2 (ja) 1999-07-28 2007-11-07 株式会社Ｓｕｍｃｏ Ｉｇ処理法
US20020142170A1 (en) * 1999-07-28 2002-10-03 Sumitomo Metal Industries, Ltd. Silicon single crystal, silicon wafer, and epitaxial wafer
JP2001217251A (ja) 1999-11-26 2001-08-10 Mitsubishi Materials Silicon Corp シリコンウェーハの熱処理方法
JP2001253795A (ja) * 2000-03-09 2001-09-18 Sumitomo Metal Ind Ltd シリコンエピタキシャルウェーハとその製造方法
US6835245B2 (en) * 2000-06-22 2004-12-28 Sumitomo Mitsubishi Silicon Corporation Method of manufacturing epitaxial wafer and method of producing single crystal as material therefor
DE10047346B4 (de) * 2000-09-25 2007-07-12 Mitsubishi Materials Silicon Corp. Verfahren zur Herstellung eines Siliciumwafers zur Abscheidung einer Epitaxieschicht und Epitaxiewafer
JP3624827B2 (ja) * 2000-12-20 2005-03-02 三菱住友シリコン株式会社 シリコン単結晶の製造方法
EP1356139B1 (en) * 2001-01-26 2006-08-09 MEMC Electronic Materials, Inc. Low defect density silicon substantially free of oxidation induced stacking faults having a vacancy-dominated core
US6709957B2 (en) * 2001-06-19 2004-03-23 Sumitomo Mitsubishi Silicon Corporation Method of producing epitaxial wafers
JP4570317B2 (ja) * 2002-08-29 2010-10-27 株式会社Ｓｕｍｃｏ シリコン単結晶とエピタキシャルウェーハ並びにそれらの製造方法
KR20060040733A (ko) * 2003-08-12 2006-05-10 신에쯔 한도타이 가부시키가이샤 웨이퍼의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223641A (ja) * 1996-12-03 1998-08-21 Sumitomo Sitix Corp 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法
JP2000016897A (ja) * 1998-07-03 2000-01-18 Sumitomo Metal Ind Ltd 高品質シリコン単結晶の製造方法
JP2002198375A (ja) * 2000-10-04 2002-07-12 Siltron Inc 半導体ウェーハの熱処理方法及びその方法で製造された半導体ウェーハ
JP2004091211A (ja) * 2002-07-12 2004-03-25 Oki Data Corp 媒体トレイ及びこれを用いた画像記録装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010024129A (ja) * 2008-06-16 2010-02-04 Sumco Corp シリコン単結晶の育成方法
JP2010067919A (ja) * 2008-09-12 2010-03-25 Sumco Corp 貼り合わせシリコンウェーハの製造方法
JP2017024965A (ja) * 2015-07-28 2017-02-02 株式会社Sumco エピタキシャルシリコンウェーハ
KR102057086B1 (ko) 2015-07-28 2019-12-18 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼의 제조 방법
US10861990B2 (en) 2015-07-28 2020-12-08 Sumco Corporation Epitaxial silicon wafer

Also Published As

Publication number Publication date
EP1926134B1 (en) 2016-03-30
EP1926134A1 (en) 2008-05-28
KR100933552B1 (ko) 2009-12-23
TWI365235B (en) 2012-06-01
TW200829732A (en) 2008-07-16
JP4853237B2 (ja) 2012-01-11
US20080286565A1 (en) 2008-11-20
US8920560B2 (en) 2014-12-30
KR20080041128A (ko) 2008-05-09

Similar Documents

Publication Publication Date Title
JP4853237B2 (ja) エピタキシャルウェーハの製造方法
JP5072460B2 (ja) 半導体用シリコンウエハ、およびその製造方法
KR100847112B1 (ko) Ｉｇｂｔ용 실리콘 단결정 웨이퍼 및 ｉｇｂｔ용 실리콘단결정 웨이퍼의 제조방법
US7320731B2 (en) Process for growing silicon single crystal and process for producing silicon wafer
KR101684873B1 (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
US8231852B2 (en) Silicon wafer and method for producing the same
JP3692812B2 (ja) 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法
CN106715765B (zh) 单晶的制造方法及硅晶片的制造方法
JP2002187794A (ja) シリコンウェーハおよびこれに用いるシリコン単結晶の製造方法
KR101703696B1 (ko) 실리콘 기판의 제조방법 및 실리콘 기판
JP2007045662A (ja) 半導体シリコンウェーハおよびその製造方法
KR101847481B1 (ko) 실리콘 에피택셜 웨이퍼, 그의 제조 방법
JP3589119B2 (ja) エピタキシャルウェーハの製造方法
JP5151777B2 (ja) シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ
US6709957B2 (en) Method of producing epitaxial wafers
JP2004165489A (ja) エピタキシャルシリコンウェーハとその製造方法並びに半導体装置
JP2010040588A (ja) シリコンウェーハ
JP4089137B2 (ja) シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法
JP2007073594A (ja) エピタキシャルシリコンウェーハの製造方法
JP2017050490A (ja) エピタキシャルシリコンウェーハ
JP2004091221A (ja) シリコン単結晶とエピタキシャルウェーハ並びにそれらの製造方法
KR101105509B1 (ko) 미소결함 분포가 균일한 단결정 제조방법 및 제조장치
JP3900816B2 (ja) シリコンウェーハの製造方法
WO2021166895A1 (ja) 半導体シリコンウェーハの製造方法
JP4501507B2 (ja) シリコン単結晶育成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110927

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111010

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4853237

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250