JP2008103725A - 可撓性フィルム、並びにこれを用いた半導体パッケージ及び製造方法 - Google Patents

可撓性フィルム、並びにこれを用いた半導体パッケージ及び製造方法 Download PDF

Info

Publication number
JP2008103725A
JP2008103725A JP2007269301A JP2007269301A JP2008103725A JP 2008103725 A JP2008103725 A JP 2008103725A JP 2007269301 A JP2007269301 A JP 2007269301A JP 2007269301 A JP2007269301 A JP 2007269301A JP 2008103725 A JP2008103725 A JP 2008103725A
Authority
JP
Japan
Prior art keywords
film
semiconductor chip
sub
region
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007269301A
Other languages
English (en)
Inventor
Se-Young Yang
世 暎 梁
Wang-Ju Lee
旺 周 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2008103725A publication Critical patent/JP2008103725A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体パッケージ及びその製造方法を提供する。
【解決手段】半導体パッケージ２００は、半導体チップ１３０と、半導体チップ１３０がマウントされるフィルム基板領域と、前記フィルム基板領域から複数に分岐されて延長され、複数のサブフィルムワイヤー１１０−１、・・・、１１０−１３で構成されたフィルムワイヤー領域を備える可撓性フィルム１１０と、前記フィルム基板領域において可撓性フィルム１１０の外面に配置される複数の外部接続端子１６０と、可撓性フィルム１１０の内部に挿入され、前記フィルム基板領域に配置されて、複数の外部接続端子１６０のうちのいずれか一つに電気的に接続される第１パッドと、前記フィルムワイヤー領域に配置されて、半導体チップ１３０に電気的に接続される第２パッドと、を各々有する複数の導電性パターンと、を含んでいる。
【選択図】図２Ｄ

Description

本発明は、可撓性フィルム、これを用いた半導体パッケージ及びその製造方法に関し、特に、基板とワイヤーの機能を有する可撓性フィルムを用いた半導体パッケージ及びその製造方法に関する。
一般的に、半導体パッケージは、半導体チップと基板とが接着され、ボンディングワイヤーにより半導体チップが基板に電気的に接続され、絶縁体により、ボンディングワイヤー及び半導体チップが外部の水分や汚染から保護される構造を有している。
上記半導体パッケージは、基板に付着されたソルダーボールアレイをさらに有する。ソルダーボールは、外部との入出力端子として機能する。半導体チップをボンディングワイヤーに電気的に接続させるパッドは、半導体チップのエッジまたはセンターに設けられる。
図１は、従来の技術による半導体パッケージを示す断面図である。図１に示すように、従来のチップオンボード（ＣＯＢ）タイプの半導体パッケージ１０は、基板１１上に第１半導体チップ１３が付着される。第１半導体チップ１３の活性面１３ａには複数のパッド１４が形成され、基板１１の上面１１ａにも複数のパッド１２が形成される。複数のパッド１２、１４が複数のボンディングワイヤー１７により互いに接続されることによって、基板１１と第１半導体チップ１３とが電気的に接続される。選択的に、第１半導体チップ１３上に第２半導体チップ１５を積層することができる。第２半導体チップ１５の活性面１５ａには複数のパッド１６が形成され、複数のパッド１６は、複数のパッド１２と複数のボンディングワイヤー１９とにより電気的に接続される。
ところが、従来の半導体パッケージ１０の基板１１は、剛体基板（ｒｉｇｉｄ ｓｕｂｓｔｒａｔｅ）であって、その厚さを薄くするとしても、工程上または実際の使用上、第１半導体チップ１３及び第２半導体チップ１５と基板１１との熱膨張係数の不一致（ＣＴＥ ｍｉｓｍａｔｃｈ）により、第１半導体チップ１３及び第２半導体チップ１５と基板１１とが曲がる現象が発生する。第１半導体チップ１３及び第２半導体チップ１５と基板１１とが曲がる現象は、半導体パッケージ１０の組立工程時または実際の使用時に多様な不良を引き起こす。その上、従来では、基板１１と第１半導体チップ１３及び第２半導体チップ１５との電気的接続は、ボンディングワイヤー１７、１９により実現されている。しかしながら、ボンディングワイヤー１７、１９の数が極めて多いか、またはボンディングワイヤー１７、１９間の間隔が極めて微細な場合、工程上、たとえばモールディング工程においてボンディングワイヤー１７、１９が互いに接触されるワイヤスイープ（ｗｉｒｅ ｓｗｅｅｐｉｎｇ）によるシートト（ｓｈｏｒt）不良が起きやすいという問題点がある。
また、従来では、第１半導体チップ１３及び第２半導体チップ１５を積層する場合、ボンディングワイヤー１７が第２半導体チップ１５の非活性面１５ｂに接触する領域２０が生じ得る。このような接触領域２０は、半導体パッケージ１０の機能の不良を引き起こすという問題点がある。この問題を解決するために、第１半導体チップ１３及び第２半導体チップ１５間の間隔ｄ、すなわちボンドライン厚（Ｂｏｎｄ Ｌｉｎｅ Ｔｈｉｃｋｎｅｓｓ）を大きく形成して、ボンディングワイヤー１７と第２半導体チップ１３との間の接触を防止している。しかしながら、第１半導体チップ１３及び第２半導体チップ１５間の間隔ｄを大きくする場合、半導体パッケージ１０の薄型化の実現に大きな障害となっている。
本発明は、上述の問題点に鑑みてなされたもので、その目的は、信頼性を向上させることができる、フィルム化の実現が容易な可撓性フィルム、これを用いた半導体パッケージ及びその製造方法を提供することにある。
上記の目的を達成すべく、本発明は、可撓性フィルムを基板とボンディングワイヤーとして用いることを特徴とする。
上記の特徴を実現し得る本発明の実施の形態による可撓性フィルムは、半導体チップがマウントされる基板として機能する第１領域と、前記第１領域から延長され、複数に分けられた部分を含む第２領域と、前記第１領域側に伸張された第１端部と、前記第２領域側に伸張され、複数の導電性パターンを含む第２端部と、を含み、前記第１端部は外部接続端子と電気的に接続され、前記第２端部は前記半導体チップと電気的に接続されることを特徴とする可撓性フィルム。 本実施の形態の可撓性フィルムにおいて、前記複数の導電性パターンを取り囲み、上面と下面とが備えられた絶縁性薄膜をさらに含み、前記半導体チップは、前記絶縁性薄膜の上面にマウントされ、前記外部接続端子は、前記絶縁性薄膜の下面に付着される。
本実施の形態の可撓性フィルムにおいて、前記第１端部は、前記第１領域に配置され、前記外部接続端子が電気的に接続する第１パッドであり、前記第２端部は、前記第２領域に配置され、前記半導体チップに電気的に接続する第２パッドである。
本実施の形態の可撓性フィルムにおいて、前記複数の導電性パターン各々は、前記第１領域側に伸張され、前記第１端部を有する第１サブパターンと、前記第１サブパターンから延び、前記第２領域側に伸張された、かつ前記第２端部を有する第２サブパターンと、を含む。
本実施の形態の可撓性フィルムにおいて、前記複数の導電性パターン各々は、前記第１領域側に伸張され、前記第１端部を有する第１サブパターンと、前記第１サブパターンから複数に分岐されて延び、前記第２領域側に伸張された、かつ前記第２端部を各々有する複数の第２サブパターンと、を含む。
本実施の形態の可撓性フィルムにおいて、前記第２領域の複数に分けられた部分は、その長さが同一であるか、または異なる。
上記の特徴を実現し得る本発明の実施の形態による半導体パッケージは、半導体チップと、前記半導体チップがマウントされるフィルム基板領域と、前記フィルム基板領域から複数に分岐されて延び、複数のサブフィルムワイヤーで構成されたフィルムワイヤー領域を備える可撓性フィルムと、前記フィルム基板領域において前記可撓性フィルムの外面に配置される複数の外部接続端子と、前記可撓性フィルムの内部に挿入され、前記フィルム基板領域に配置されて、前記複数の外部接続端子のうちのいずれか一つに電気的に接続する第１パッドと、前記フィルムワイヤー領域に配置されて、前記半導体チップに電気的に接続する第２パッドと、を各々有する複数の導電性パターンと、を含むことを特徴とする。
本実施の形態の半導体パッケージにおいて、前記可撓性フィルムは、前記複数の導電性パターンの上下に各々配置された絶縁性上部膜と絶縁性下部膜とを含み、前記上部膜の上面には、前記半導体チップがマウントされ、前記下部膜の下面には、前記複数の外部接続端子が付着される。
本実施の形態の半導体パッケージにおいて、前記複数の導電性パターン各々は、前記フィルム基板領域側に伸張された第１サブパターンと、前記第１サブパターンから延び、前記フィルムワイヤー領域側に伸張された第２サブパターンと、を含む。前記第１サブパターンの端部は、前記第１パッドを構成し、前記第２サブパターンの端部は、第２パッドを構成する。
本実施の形態の半導体パッケージにおいて、前記半導体チップは、前記フィルム基板領域上にマウントされる第１半導体チップと、前記第１半導体チップ上に積層される第２半導体チップとを含み、前記複数のサブフィルムワイヤーは、前記第１半導体チップに電気的に接続する第１サブフィルムワイヤーと、前記第２半導体チップに電気的に接続する第２サブフィルムワイヤーと、を含む。
本実施の形態の半導体パッケージにおいて、前記複数の導電性パターン各々は、前記フィルム基板領域側に伸張された第１サブパターンと、前記第１サブパターンから延び、前記第１及び第２サブフィルムワイヤーのうちのいずれか一側へ伸張された第２サブパターンと、を含む。
本実施の形態の半導体パッケージにおいて、前記複数の導電性パターン各々は、前記フィルム基板領域側に伸張された第１サブパターンと、前記第１サブパターンから延び、前記第１及び第２サブフィルムワイヤーの両側に分岐されて伸張された複数の第２サブパターンと、を含む。
本実施の形態の半導体パッケージにおいて、前記第１及び第２サブフィルムワイヤー各々に電気的に接続した第１及び第２半導体チップは、外部接続端子を共有する。
本実施の形態の半導体パッケージにおいて、前記第１サブフィルムワイヤーは、前記第２サブフィルムワイヤーに比べて長さが短い。
上記の特徴を実現し得る本発明の実施の形態による半導体パッケージの製造方法は、フィルム基板領域と、前記フィルム基板領域から複数に分岐されて延びた複数のサブフィルムワイヤーで構成されたフィルムワイヤー領域と、を備える可撓性フィルムを提供するステップと、前記可撓性フィルムの上面に半導体チップをマウントするステップと、前記複数のサブフィルムワイヤーを前記半導体チップに電気的に接続させるステップと、前記可撓性フィルムの下面に複数の外部接続端子を付着させるステップと、を含む。
本実施の形態の半導体パッケージの製造方法において、前記可撓性フィルムは、導電性パターンが絶縁性膜により取り囲まれ、前記フィルム基板領域には、前記導電性パターンの一部で構成された複数の下部パッドが形成され、前記複数のサブフィルムワイヤー各々には、前記導電性パターンの一部で構成された上部パッドが形成される。
本実施の形態の半導体パッケージの製造方法において、前記複数のサブフィルムワイヤーを前記半導体チップに電気的に接続させるステップは、前記上部パッドを前記半導体チップの活性面に電気的に接続させるステップを含む。
本実施の形態の半導体パッケージの製造方法において、前記可撓性フィルムの上面に半導体チップをマウントするステップは、第１接着剤を媒介にして、第１半導体チップの非活性面を前記フィルム基板領域上に付着させて、前記第１半導体チップをマウントするステップと、第２接着剤を媒介にして、第２半導体チップの非活性面を前記第１半導体チップの活性面上に付着させて、前記第２半導体チップをマウントするステップと、を含む。
本実施の形態の半導体パッケージの製造方法において、前記複数のサブフィルムワイヤーを前記半導体チップに電気的に接続させるステップは、前記複数のサブフィルムワイヤーのうちの一部を前記第１半導体チップの活性面に電気的に接続させるステップと、前記複数のサブフィルムワイヤーのうちの一部を前記第２半導体チップの活性面に電気的に接続させるステップと、を含む。
本実施の形態の半導体パッケージの製造方法において、前記第１半導体チップに電気的に接続したサブフィルムワイヤーは、前記第２半導体チップに電気的に接続したサブフィルムワイヤーと外部接続端子とを共有する。
本実施の形態の半導体パッケージの製造方法において、前記第１半導体チップに電気的に接続したサブフィルムワイヤーは、前記第２半導体チップに電気的に接続したサブフィルムワイヤーに比べて、長さが短い。
本発明によれば、電気的接続を有する可撓性フィルムが基板とワイヤーとの機能を有し、さらに、熱膨張係数差による曲げ現象及び界面応力が最小になる。この結果、ワイヤスイープ問題が解決されることにより、電気的特性を向上させることができる。
また、複数のチップをスタックする際、半導体チップの背面との接触問題が無く、薄いボンドライン厚（ＢＬＴ）の形成が可能である。なお、製造コストと減少させ、製造工程を簡略化することができる。
以下、本発明による可撓性フィルム、半導体パッケージ及びその製造方法を添付した図面を参照して詳細に説明する。なお、図面において、同じ参照符号は、同じ構成要素を示している。
図２Ａ〜図２Ｃは、本発明の一実施の形態による半導体パッケージを示す工程別断面図であり、図２Ｄは、本発明の実施の形態による半導体パッケージを示す斜視図である。
図２Ａに示すように、半導体チップ１３０とフィルム１１０とを用意する。半導体チップ１３０は、回路パターンと複数のチップパッド１３２とが形成された活性面１３０ａと、活性面１３０ａの反対面である非活性面１３０ｂとを有する。
複数のチップパッド１３２は、半導体チップ１３０のエッジに形成されているが、設計によって半導体チップ１３０のセンターに形成され得る。フィルム１１０は、基板とボンディングワイヤーとの機能を有するものであって、曲がり易い可撓性（ｆｌｅｘｉｂｌｅ）フィルムである。フィルム１１０は、半導体チップ１３０が付着される上面１１０ａと、その反対面である下面１１０ｂとを有する。フィルム１１０の上面１１０ａには、半導体チップ１３０のパッド１３２と、直接電気的に接続するパッドとして機能する上部パッド１１４ａとが配置され、フィルム１１０の下面１１０ｂには、外部接続端子が付着される下部パッド１１４ｂが配置される。上部パッド１１４ａおよび下部パッド１１４ｂは、後述のように、一つの導電性パターンの一部である。
図３Ａは、本発明の一実施の形態による可撓性フィルムを示す平面図であり、図３Ｂは、図３ＡのＩ−Ｉ線に沿う断面図である。
図３Ａ及び図３Ｂに示すように、フィルム１１０は、絶縁性下部膜１１２と絶縁性上部膜１１６とが積層され、下部膜１１２と上部膜１１６との間に導電性パターン１１４が挿入された、その厚さｔが略２００μｍ以下の極めて薄い可撓性薄膜である。そして、フィルム１１０は、半導体チップがマウントされる基板として機能する領域、いわゆるフィルム基板領域Ａと、半導体チップのパッドに接続されてボンディングワイヤーとして機能する領域、いわゆるフィルムワイヤー領域Ｂとに区分されることができる。
上部膜１１６の上面は、フィルム１１０の上面１１０ａと画定され、下部膜１１２の下面は、フィルム１１０の下面１１０ｂと画定される。
下部膜１１２と上部膜１１６は、一例としてソルダレジスト及びその他絶縁性ポリマーで構成される。導電性パターン１１４は、一例として銅や金のような金属で構成されて、電気的回路として機能する。金属パターン１１４は、フィルム基板領域Ａ側に伸張された第１サブパターン１１４−１と、第１サブパターン１１４−１から延び、フィルムワイヤー領域Ｂ側に伸張される第２サブパターン１１４−２とに区分され得る。第１サブパターン１１４−１の端部は、フィルム基板領域Ａに配置されて、外部接続端子が付着される下部パッド１１４ｂに接続され、第２サブパターン１１４−２の端部は、フィルムワイヤー領域Ｂに配置されて、半導体チップのパッド（図２Ａの１３２）に接続する上部パッド１１４ａに接続される。
上部膜１１６の側部の端部１１６ａは、下部膜１１２の側部の端部１１２ａの位置まで延びていない。したがって、上部パッド１１４ａの上面には上部膜１１６が形成されないから、上部パッド１１４ａは外部に露出する。フィルムワイヤー領域Ｂは、上部パッド１１４ａを有するフィルムワイヤー１１０−ｎを有する。フィルムワイヤー１１０−ｎは、複数のサブフィルムワイヤー１１０−１、１１０−２・・・、１１０−１２、１１０−１３で構成される。
また、図２Ａに示すように、チップダイアタッチ（Ｃｈｉｐ Ｄｉｅ Ａｔｔａｃｈ）工程として、半導体チップ１３０の非活性面１３０ｂがフィルム１１０の上面１１０ａと対向するように、接着剤１２０を媒介にしてフィルム１１０上に接着される。より具体的には、フィルム基板領域Ａ上に半導体チップ１３０をマウントする。すなわち、フィルム１１０上に半導体チップ１３０がマウントされる、いわゆるチップオンフィルム（ＣＯＦ）構造で形成する。接着剤１２０には、液状タイプの接着剤及びフィルムタイプの接着剤などすべての接着剤を含む。
図２Ｂに示すように、チップフィルムワイヤーリング工程として、フィルムワイヤー領域Ｂのフィルムワイヤー１１０−ｎを曲げて上部パッド１１４ａをチップパッド１３２に接触させることにより、半導体チップ１３０をフィルム１１０に電気的に接続させる。上部パッド１１４ａとチップパッド１３２との接続は、周知のように、接着剤を利用する方法、たとえば異方性導電フィルム（ＡＣＦ）や非導電性ペースト（ＮＣＰ）などを用いることができる。
上部パッド１１４ａとチップパッド１３２とを接続するための方法として、周知の金属接合（Ｍｅｔａｌｕｒｇｉｃａｌ ｂｏｎｄｉｎｇ）法、たとえばウルトラソニック（ｕｌｔｒａ ｓｏｎｉｃ）、サーモソニック（ｔｈｅｒｍｏ−ｓｏｎｉｃ）、サーモコンプレッシブサーモソニック（ｔｈｅｒｍｏ−ｃｏｍｐｒｅｓｓｉｖｅ−ｔｈｅｒｍｏｓｏｎｉｃ）、ソルダリング（ｓｏｌｄｅｒｉｎｇ）法など、様々な方法を選択することができる。
図２Ｃに示すように、ソルダーボールアタッチ工程として、下部パッド１１４ｂに外部接続端子の一例としてソルダーボール１６０を周知の方法を用いて複数付着させる。これにより、半導体パッケージ１００、いわゆるモノスタックパッケージが実現される。
図２Ｄに示すように、フィルム１１０は、半導体チップ１３０がマウントされる基板として機能し、またフィルム１１０の一部である複数のサブフィルムワイヤー１１０−１、・・・、１１０−１３は、半導体チップ１３０とフィルム１１０とを電気的に接続させるボンディングワイヤーとして機能していることが分かる。
上述の一連のステップを利用して形成された半導体パッケージ１００は、可撓性フィルム１１０が基板として機能する。したがって、半導体チップ１３０が剛体であっても、基板であるフィルム１１０は可撓性であるから、熱膨張係数差によって発生する半導体チップ１３０とフィルム１１０とが曲がる現象がなくなるか、または最小になる。その上、絶縁性上部膜１１２、絶縁性下部膜１１６により取り囲まれた金属パターン１１４をボンディングワイヤーとして用いるので、金属パターン１１４間の接触が発生しないため、従来のようなワイヤスイープ現象は発生しない。さらに、極めて薄いフィルム１１０を基板及びボンディングワイヤーとして使用するので、半導体パッケージ１００の全体厚が極めて薄くなる。

図４Ａ〜図４Ｅは、本発明の一実施の形態による半導体パッケージの製造方法を示す工程別断面図であり、図４Ｆは、本発明の一実施の形態による半導体パッケージを示す斜視図である。
図４Ａを参照すれば、第１チップダイアタッチ工程として、半導体チップ１３０の非活性面１３０ｂがフィルム１１０の上面１１０ａと対向するように、接着剤１２０を媒介にして、フィルム１１０上に半導体チップ１３０（以下、第１半導体チップと略す）をマウントする。フィルム１１０、接着剤１２０及び第１半導体チップ１３０についての説明は、図２Ａ、図３Ａ及び図３Ｂを参照して説明したとおりである。
例外的に、図３Ａを再度参照すれば、一例として、フィルムワイヤー１１０−ｎの中で、奇数番目のサブフィルムワイヤー１１０−１、１１０−３、・・・、１１０−１１、１１０−１３は、フィルム１１０と第１半導体チップ（図４Ｄの１３０）を電気的に接続させるボンディングワイヤーとして用いられ、偶数番目のサブフィルムワイヤー１１０−２、１１０−４、・・・、１１０−１０、１１０−１２は、第１半導体チップ（図４Ｄの１３０）上に積層される第２半導体チップ（図４Ｄの１５０）とフィルム１１０とを電気的に接続させるボンディングワイヤーとして用いられる。
図４Ｂに示すように、第１チップフィルムワイヤーリング工程として、フィルムワイヤー１１０−ｎの中で偶数番目のサブフィルムワイヤー１１０−２、１１０−４、・・・、１１０−１２を除いた奇数番目のサブフィルムワイヤー１１０−１、１１０−３、・・・、１１０−１３を曲げて、上述の周知の方法を用いて、第１半導体チップ１３０のチップパッド１３２と上部パッド１１４ａとを互いに接触させる。これにより、第１半導体チップ１３０とフィルム１１０とは、電気的に接続される。
図４Ｃに示すように、第２チップダイアタッチ工程として、接着剤１４０を媒介にして、第１半導体チップ１３０の活性面１３０ａ上に第２半導体チップ１５０をマウントする。第２半導体チップ１５０は、活性面１５０ａと非活性面１５０ｂとを有し、活性面１５０ａには、複数のチップパッド１５２が配列される。接着剤１４０には、液状タイプの接着剤及びフィルムタイプの接着剤などは、上述のようにすべての接着剤を含む。
第１半導体チップ１３０と第２半導体チップ１５０との間の間隔ｄ、すなわちボンドライン厚（ＢＬＴ）は、極めて薄いサブフィルムワイヤー１１０−１、１１０−３、・・・、１１０−１３を使用するため、極めて薄くすることができるという長所がある。特に、第１半導体チップ１３０と第２半導体チップ１５０との間の間隔ｄを極めて薄くするとしても、図３Ｂから分かるように、金属パターン１１４は、絶縁性の上下部膜１１２、１１６により取り囲まれているので、第２半導体チップ１５０の非活性面１５０ｂと金属パターン１１４との接触はしない。したがって、薄いボンドライン厚でより多くの半導体チップの積層が可能である。
図４Ｄに示すように、第２チップフィルムワイヤーリング工程として、偶数番目のサブフィルムワイヤー１１０−２、１１０−４、・・・、１１０−１２を曲げて、上述の周知の方法を用いて、第２半導体チップ１５０のチップパッド１５２と上部パッド１１４ａとを互いに接触させる。これにより、第２半導体チップ１５０とフィルム１１０とは電気的に接続される。
図４Ｅに示すように、ソルダーボールアタッチ工程として、下部パッド１１４ｂに外部接続端子の一例として、周知の方法を用いてソルダーボール１６０を複数付着させる。これにより、半導体パッケージ２００、いわゆるデュアルスタックパッケージが実現される。
図４Ｆに示すように、フィルム１１０は、半導体パッケージ２００において基板として機能しており、フィルム１１０の一部である奇数番目のサブフィルムワイヤー１１０−１、・・・、１１０−１３は、第１半導体チップ１３０とフィルム１１０とを電気的に接続させるボンディングワイヤーとして機能し、偶数番目のサブフィルムワイヤー１１０−２、・・・、１１０−１２は、第２半導体チップ１５０とフィルム１１０とを電気的に接続させるボンディングワイヤーとして機能していることが分かる。
図５Ａ及び図５Ｂは、本発明の一実施の形態による可撓性フィルムの一部を示す平面図である。
図５Ａに示すように、フィルム１１０の中で奇数番目のサブフィルムワイヤー１１０−１、１１０−３、・・・、１１０−１３の長さＬ１と偶数番目のサブフィルムワイヤー１１０−２、１１０−４、・・・、１１０−１２の長さＬ２が同じ場合も、図４Ｅから分かるように、半導体パッケージ２００の外側に奇数番目のサブフィルムワイヤー１１０−１、１１０−３、・・・、１１０−１３が偶数番目のサブフィルムワイヤー１１０−２、１１０−４、・・・、１１０−１２に比べて、所定の長さ（Ｍ）だけ突出される。余分の長さ（Ｍ）を除去すれば、半導体パッケージ２００の幅を減らして短小化を実現するのに役立つので、図５Ｂのように、奇数番目のサブフィルムワイヤー１１０−１、１１０−３、・・・、１１０−１３の長さＬ１を偶数番目のサブフィルムワイヤー１１０−２、１１０−４、・・・、１１０−１２の長さＬ２に比べて短くすることができる。
図６は、本発明の他の実施の形態による可撓性フィルムを示す平面図である。
図６に示すように、本発明の他の実施の形態のフィルム２１０は、図３Ａ及び図３Ｂに示すフィルム１１０のように、絶縁性下部膜２１２と絶縁性上部膜２１６とが積層され、上下部膜２１２、２１６の間に導電性パターン２１４が介在された可撓性フィルムである。フィルム２１０は、基板として機能するフィルム基板領域Ａとボンディングワイヤーとして機能するフィルムワイヤー領域Ｂとに区分される。導電性パターン２１４は、フィルム基板領域Ａ側に伸張された第１サブパターン２１４−１と、第１サブパターン２１４−１から分岐されて延び、フィルムワイヤー領域Ｂ側に伸張される第２サブパターン２１４−２と第３サブパターン２１４−３とで構成される。第１サブパターン２１４−１の端部は、フィルム基板領域Ａに配置されて、外部接続端子（図４Ｆの１６０）が付着される下部パッド２１４ｂに接続される。第２及び第３サブパターン２１４−２、２１４−３のそれぞれの端部は、フィルムワイヤー領域Ｂに配置されて、半導体チップ（図４Ｅの１３０、１５０）のそれぞれに接続する上部パッド２１４ａ、２１４ａ’に接続される。すなわち、本フィルム２１０は、２個の上部パッド２１４ａ、２１４ａ’が一つの下部パッド２１４ｂから伸張された形態であるから、たとえデュアルスタックパッケージにおいて上下部の半導体チップが一つの外部接続端子を共有する場合の使用に適している。
一例として、奇数番目のサブフィルムワイヤー２１０−１、２１０−３、・・・、２１０−１１、２１０−１３は、下部半導体チップ（図４Ｆの１３０）に接続され、偶数番目のサブフィルムワイヤー２１０−２、２１０−４、・・・、２１０−１０、２１０−１２は、上部半導体チップ（図４Ｆの１５０）に接続される。奇数番目のサブフィルムワイヤー２１０−１、２１０−３、・・・、２１０−１１、２１０−１３の中で第１サブフィルムワイヤー２１０−１は、下部半導体チップ（図４Ｆの１３０）に電気的に接続するサブフィルムワイヤー２１０−１ａと、上部半導体チップ（図４Ｆの１４０）に電気的に接続するサブフィルムワイヤー２１０−１ｂとで構成される。すなわち、第１サブフィルムワイヤー２１０−１は、２個の半導体チップの両側に接続され、２個の半導体チップは、第１サブフィルムワイヤー２１０−１に接続した一つの外部接続端子を共有するものである。
図５Ａ及び図５Ｂに示すように、下部半導体チップに接続するサブフィルムワイヤー２１０−１ａの長さは、上部半導体チップに接続するサブフィルムワイヤー２１０−１ｂの長さと同一または短いことができる。以上の第１サブフィルムワイヤー２１０−１に関する説明は、他の奇数番目のサブフィルムワイヤー２１０−３、・・・、２１０−１１、２１０−１３にも同様に適用される。
偶数番目のサブフィルムワイヤー２１０−２、２１０−４、・・・、２１０−１０、２１０−１２の中で第２サブフィルムワイヤー２１０−２は、下部半導体チップ（図４Ｆの１３０）に電気的に接続するサブフィルムワイヤー２１０−２ａと、上部半導体チップ（図４Ｆの１５０）に電気的に接続するサブフィルムワイヤー２１０−２ｂとで構成される。第２サブフィルムワイヤー２１０−２は、２個の半導体チップの両側に接続され、２個の半導体チップは、第２サブフィルムワイヤー２１０−２に接続した一つの外部接続端子を共有する。図５Ａ及び図５Ｂのように、下部半導体チップに接続するサブフィルムワイヤー２１０−２ａの長さは、上部半導体チップに接続するサブフィルムワイヤー２１０−２ｂの長さと同一または短いことができる。以上の第２サブフィルムワイヤー２１０−２に関する説明は、他の偶数番目のサブフィルムワイヤー２１０−４、・・・、２１０−１０、２１０−１２にも同様に適用される。
上述した実施の形態は、本発明を単に例示する目的のために開示されたものであり、本発明の属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形、及び変更が可能であり、このような置換、変更などは、本発明の技術的範囲に属するものである。
本発明は、半導体パッケージに関する技術分野に有用である。
従来の技術による半導体パッケージを示す断面図である。 本発明の実施の形態による半導体パッケージの製造方法を示す工程断面図である。 本発明の実施の形態による半導体パッケージの製造方法を示す工程断面図である。 本発明の実施の形態による半導体パッケージの製造方法を示す工程断面図である。 本発明の実施の形態による半導体パッケージを示す斜視図である。 本発明の実施の形態による可撓性フィルムを示す平面図である。 本発明の実施の形態による可撓性フィルムを示すものであって、図３ＡのＩ−Ｉ線に沿う断面図である。 本発明の変形実施の形態による半導体パッケージの製造方法を示す工程断面図である。 本発明の変形実施の形態による半導体パッケージの製造方法を示す工程断面図である。 本発明の変形実施の形態による半導体パッケージの製造方法を示す工程断面図である。 本発明の変形実施の形態による半導体パッケージの製造方法を示す工程断面図である。 本発明の変形実施の形態による半導体パッケージの製造方法を示す工程断面図である。 本発明の変形実施の形態による半導体パッケージを示す斜視図である。 本発明の実施の形態による可撓性フィルムの一部を示す断面図である。 本発明の変形実施の形態による可撓性フィルムの一部を示す断面図である。 本発明の他の変形実施の形態による可撓性フィルムを示す平面図である。
符号の説明
１００、２００ 半導体パッケージ、
１１０ 可撓性フィルム、
１１０ａ フィルムの上面、
１１０ｂ フィルムの下面、
１１０−ｎ フィルムワイヤー、
１１０−１、・・・、１１０−１３ サブフィルムワイヤー、
１１２ 絶縁性下部膜、
１１４ 導電性パターン、
１１４ａ 上部パッド、
１１４ｂ 下部パッド、
１１６ 上部膜、
１２０、１４０ 接着剤、
１３０、１５０ 半導体チップ、
１３０ａ、１５０ａ 活性面、
１３０ｂ、１５０ｂ 非活性面、
１３２、１５２ チップパッド、
１６０ ソルダーボール。

Claims (21)

  1. 半導体チップがマウントされる基板として機能する第１領域と、
    前記第１領域から延長され、複数に分けられた部分を含む第２領域と、
    前記第１領域側に伸張された第１端部と、
    前記第２領域側に伸張され、複数の導電性パターンを含む第２端部と、を含み、
    前記第１端部は外部接続端子と電気的に接続され、前記第２端部は前記半導体チップと電気的に接続されることを特徴とする可撓性フィルム。
  2. 前記複数の導電性パターンを取り囲み、上面と下面とが備えられた絶縁性薄膜をさらに含み、
    前記半導体チップは、前記絶縁性薄膜の上面にマウントされ、前記外部接続端子は、前記絶縁性薄膜の下面に付着されることを特徴とする請求項１に記載の可撓性フィルム。
  3. 前記第１端部は、前記第１領域に配置され、前記外部接続端子に電気的に接続される第１パッドであり、
    前記第２端部は、前記第２領域に配置され、前記半導体チップに電気的に接続される第２パッドであることを特徴とする請求項２に記載の可撓性フィルム。
  4. 前記複数の導電性パターン各々は、
    前記第１領域側に伸張され、前記第１端部を有する第１サブパターンと、
    前記第１サブパターンから延長され、前記第２領域側に伸張され、かつ前記第２端部を有する第２サブパターンと、
    を含むことを特徴とする請求項２に記載の可撓性フィルム。
  5. 前記複数の導電性パターン各々は、
    前記第１領域側に伸張され、前記第１端部を有する第１サブパターンと、
    前記第１サブパターンから複数に分岐されて延長され、前記第２領域側に伸張され、かつ前記第２端部を各々有する複数の第２サブパターンと、
    を含むことを特徴とする請求項２に記載の可撓性フィルム。
  6. 前記第２領域の複数に分けられた部分は、前記半導体チップに接続する複数のフィルムワイヤーであり、前記複数のフィルムワイヤーは、その長さが同一であるか、または異なることを特徴とする請求項１に記載の可撓性フィルム。
  7. 半導体チップと、
    前記半導体チップがマウントされるフィルム基板領域と、
    前記フィルム基板領域から複数に分岐されて延長され、複数のサブフィルムワイヤーで構成されたフィルムワイヤー領域を備える可撓性フィルムと、
    前記フィルム基板領域において前記可撓性フィルムの外面に配置される複数の外部接続端子と、
    前記可撓性フィルムの内部に挿入され、前記フィルム基板領域に配置されて、前記複数の外部接続端子のうちのいずれか一つに電気的に接続される第１パッドと、前記フィルムワイヤー領域に配置されて、前記半導体チップに電気的に接続される第２パッドと、を各々有する複数の導電性パターンと、
    を含むことを特徴とする半導体パッケージ。
  8. 前記可撓性フィルムは、
    前記複数の導電性パターンの上下に各々配置された絶縁性上部膜と絶縁性下部膜とをさらに含み、前記絶縁性上部膜の上面には前記半導体チップがマウントされ、前記絶縁性下部膜の下面には前記複数の外部接続端子が付着されることを特徴とする請求項７に記載の半導体パッケージ。
  9. 前記複数の導電性パターン各々は、
    前記フィルム基板領域側に伸張された第１サブパターンと、
    前記第１サブパターンから延長され、前記フィルムワイヤー領域側に伸張された第２サブパターンと、
    を含むことを特徴とする請求項８に記載の半導体パッケージ。
  10. 前記半導体チップは、前記フィルム基板領域上にマウントされる第１半導体チップとおよび前記第１半導体チップ上に積層される第２半導体チップを含み、
    前記複数のサブフィルムワイヤーは、前記第１半導体チップに電気的に接続される第１サブフィルムワイヤーと、前記第２半導体チップに電気的に接続する第２サブフィルムワイヤーと、を含むことを特徴とする請求項７に記載の半導体パッケージ。
  11. 前記複数の導電性パターン各々は、
    前記フィルム基板領域側に伸張された第１サブパターンと、
    前記第１サブパターンから延長され、前記第１サブフィルムワイヤー及び前記第２サブフィルムワイヤーのうちのいずれか一側へ伸張された第２サブパターンと、
    を含むことを特徴とする請求項１０に記載の半導体パッケージ。
  12. 前記複数の導電性パターン各々は、
    前記フィルム基板領域側に伸張された第１サブパターンと、
    前記第１サブパターンから延び、前記第１サブフィルムワイヤー及び前記第２サブフィルムワイヤーの両側に分岐されて伸張された複数の第２サブパターンと、
    を含むことを特徴とする請求項１０に記載の半導体パッケージ。
  13. 前記第１半導体チップ及び前記第２半導体チップは、前記複数の外部接続端子のうちの何れかの１つを共有することを特徴とする請求項１２に記載の半導体パッケージ。
  14. 前記第１サブフィルムワイヤーの長さは、前記第２サブフィルムワイヤーの長さよりも短いことを特徴とする請求項１２に記載の半導体パッケージ。
  15. フィルム基板領域と、前記フィルム基板領域から複数に分岐されて延長された複数のサブフィルムワイヤーで構成されたフィルムワイヤー領域と、を備える可撓性フィルムを提供するステップと、
    前記可撓性フィルムの上面に半導体チップをマウントするステップと、
    前記複数のサブフィルムワイヤーを前記半導体チップに電気的に接続させるステップと、
    前記可撓性フィルムの下面に複数の外部接続端子を付着させるステップと、
    を含むことを特徴とする半導体パッケージの製造方法。
  16. 前記可撓性フィルムは、
    導電性パターンが絶縁性膜により取り囲まれ、前記フィルム基板領域には、前記導電性パターンの一部で構成された複数の下部パッドが形成され、前記複数のサブフィルムワイヤー各々には、前記導電性パターンの一部で構成された上部パッドが形成されたことを特徴とする請求項１５に記載の半導体パッケージの製造方法。
  17. 前記複数のサブフィルムワイヤーを前記半導体チップに電気的に接続させるステップは、
    前記上部パッドを前記半導体チップの活性面に電気的に接続させるステップを含むことを特徴とする請求項１６に記載の半導体パッケージの製造方法。
  18. 可撓性フィルムの上面に半導体チップをマウントするステップは、
    第１接着剤を媒介にして、第１半導体チップの非活性面を前記フィルム基板領域上に付着させて、前記第１半導体チップをマウントするステップと、
    第２接着剤を媒介にして、第２半導体チップの非活性面を前記第１半導体チップの活性面上に付着させて、前記第２半導体チップをマウントするステップと、
    を含むことを特徴とする請求項１５に記載の半導体パッケージの製造方法。
  19. 前記複数のサブフィルムワイヤーを前記半導体チップに電気的に接続させるステップは、
    前記複数のサブフィルムワイヤーのうちの一部を前記第１半導体チップの活性面に電気的に接続させるステップと、
    前記複数のサブフィルムワイヤーのうちの一部を前記第２半導体チップの活性面に電気的に接続させるステップと、
    を含むことを特徴とする請求項１８に記載の半導体パッケージの製造方法。
  20. 前記第１半導体チップに電気的に接続したサブフィルムワイヤーは、前記第２半導体チップに電気的に接続したサブフィルムワイヤーと前記複数の外部接続端子の中に何れかの１つを共有することを特徴とする請求項１９に記載の半導体パッケージの製造方法。
  21. 前記第１半導体チップに電気的に接続したサブフィルムワイヤーの長さは、前記第２半導体チップに電気的に接続したサブフィルムワイヤーの長さによりも長さが短いことを特徴とする請求項２０に記載の半導体パッケージの製造方法。
JP2007269301A 2006-10-17 2007-10-16 可撓性フィルム、並びにこれを用いた半導体パッケージ及び製造方法 Pending JP2008103725A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060100939A KR100813623B1 (ko) 2006-10-17 2006-10-17 가요성 필름, 이를 이용한 반도체 패키지 및 제조방법

Publications (1)

Publication Number Publication Date
JP2008103725A true JP2008103725A (ja) 2008-05-01

Family

ID=39302379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007269301A Pending JP2008103725A (ja) 2006-10-17 2007-10-16 可撓性フィルム、並びにこれを用いた半導体パッケージ及び製造方法

Country Status (3)

Country Link
US (1) US20080087995A1 (ja)
JP (1) JP2008103725A (ja)
KR (1) KR100813623B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101044008B1 (ko) * 2008-10-08 2011-06-24 주식회사 하이닉스반도체 플랙시블 반도체 패키지 및 이의 제조 방법
US9924595B2 (en) * 2014-12-11 2018-03-20 Intel Corporation Cable for alternative interconnect attachement
KR102592972B1 (ko) 2016-02-12 2023-10-24 삼성전자주식회사 센싱 모듈 기판 및 이를 포함하는 센싱 모듈
JP2021117004A (ja) * 2020-01-22 2021-08-10 株式会社東芝 チップパッケージ
CN113353746B (zh) * 2021-06-03 2022-09-30 山东威高血液净化制品股份有限公司 一种膜丝自动包裹装置及其包裹方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100251868B1 (ko) * 1997-02-18 2000-04-15 김규현 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법
JP3834052B2 (ja) 2005-07-06 2006-10-18 株式会社日立製作所 実装体

Also Published As

Publication number Publication date
US20080087995A1 (en) 2008-04-17
KR100813623B1 (ko) 2008-03-17

Similar Documents

Publication Publication Date Title
JP4751351B2 (ja) 半導体装置とそれを用いた半導体モジュール
US7898813B2 (en) Semiconductor memory device and semiconductor memory card using the same
US20080197479A1 (en) Semiconductor package, integrated circuit cards incorporating the semiconductor package, and method of manufacturing the same
TWI481001B (zh) 晶片封裝結構及其製造方法
JP2002110898A (ja) 半導体装置
JP2006060128A (ja) 半導体装置
JP2002373969A (ja) 半導体装置及び半導体装置の製造方法
JP2009099922A (ja) 積層半導体パッケージ及びこれの製造方法
JP2010177456A (ja) 半導体デバイス
JP2010140981A (ja) チップ構造、チップ積層構造、半導体パッケージ構造、およびメモリ。
JP2010130004A (ja) 集積回路基板及びマルチチップ集積回路素子パッケージ
JP4930699B2 (ja) 半導体装置
JP2008103725A (ja) 可撓性フィルム、並びにこれを用いた半導体パッケージ及び製造方法
JP2008235823A (ja) マルチチップ半導体装置
JP2006134912A (ja) 半導体モジュールおよびその製造方法、ならびにフィルムインターポーザ
JP2010087403A (ja) 半導体装置
KR100994209B1 (ko) 반도체 적층 패키지
JP2005197538A (ja) 半導体装置
JP2007141947A (ja) 半導体装置およびその製造方法
KR20110056768A (ko) 반도체 패키지
JP2012227320A (ja) 半導体装置
JP4221019B2 (ja) 半導体装置
JP2007234683A (ja) 半導体装置およびその製造方法
JP2005327755A (ja) 半導体装置及びその製造方法
JP2008294318A (ja) 半導体装置およびその製造方法