JP2008101958A

JP2008101958A - Substrate for ic testing apparatus

Info

Publication number: JP2008101958A
Application number: JP2006283252A
Authority: JP
Inventors: Kazuya Nozu; 一哉野津
Original assignee: NGK Spark Plug Co Ltd
Current assignee: Niterra Co Ltd
Priority date: 2006-10-18
Filing date: 2006-10-18
Publication date: 2008-05-01
Anticipated expiration: 2026-10-18
Also published as: JP4616230B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a substrate for IC testing apparatus capable of reducing the amount of its hanged-down state and enabling its operating life to be long by preventing any short circuit due to the hanged-down state. <P>SOLUTION: The substrate for IC testing apparatus 10 comprises an insulating substrate body 11; a plurality of principal surface-side terminals 21; a plurality of rear surface-side terminals; and a plurality of via conductors 42. The plurality of principal surface-side terminals 21 are configured so as to allow a conductive metal probe to contact with them repeatedly. A terminal-spacing distance of the plurality of principal surface-side terminals 21 is 50 μm or smaller. The principal surface-side terminals 21 are composed of: a basic metal layer 50 formed on the principal surface 12 of the substrate body 11; a copper layer 54 having its thickness of 10 μm or smaller and being formed on the basic metal layer 50; a nickel layer 55 covering the copper layer 54; and a gold layer 56 having its thickness of 1.5 μm or smaller and covering the nickel layer 55. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、ＩＣを電気的に検査するための装置に用いるＩＣ検査装置用基板に関するものである。 The present invention relates to a substrate for an IC inspection apparatus used in an apparatus for electrically inspecting an IC.

従来、図１０に示されるようなＩＣ検査装置用基板１００が提案されている（例えば、特許文献１参照）。このＩＣ検査装置用基板１００では、主面上の端子１０１にＩＣ検査用治具の導電金属製プローブ１１１を当接させた状態で、ＩＣの電気特性等が測定される。なお、端子１０１は、チタンスパッタ層１０２、モリブデンスパッタ層１０３、銅スパッタ層１０４、銅めっき層１０５、ニッケルめっき層１０６及び金めっき層１０７から構成されている。チタンスパッタ層１０２は、ＩＣ検査装置用基板１００の主面上に形成された厚さ０．２μｍ程度の層である。モリブデンスパッタ層１０３は、チタンスパッタ層１０２上に形成された厚さ０．３μｍ程度の層である。銅スパッタ層１０４は、モリブデンスパッタ層１０３上に形成された厚さ０．５μｍ程度の層である。銅めっき層１０５は、銅スパッタ層１０４上に形成された厚さ十数μｍ〜２０μｍ程度の層である。ニッケルめっき層１０６は、銅めっき層１０５を被覆する厚さ２．０μｍ程度の層である。金めっき層１０７は、ニッケルめっき層１０６を被覆する厚さ３．０μｍ程度の層である。
特開２００１−２６４３８４号公報（図３、［００１４］など） Conventionally, an IC inspection apparatus substrate 100 as shown in FIG. 10 has been proposed (see, for example, Patent Document 1). In this IC inspection device substrate 100, the electrical characteristics and the like of the IC are measured in a state where the conductive metal probe 111 of the IC inspection jig is brought into contact with the terminal 101 on the main surface. The terminal 101 includes a titanium sputter layer 102, a molybdenum sputter layer 103, a copper sputter layer 104, a copper plating layer 105, a nickel plating layer 106, and a gold plating layer 107. The titanium sputter layer 102 is a layer having a thickness of about 0.2 μm formed on the main surface of the substrate for IC inspection apparatus 100. The molybdenum sputter layer 103 is a layer having a thickness of about 0.3 μm formed on the titanium sputter layer 102. The copper sputter layer 104 is a layer having a thickness of about 0.5 μm formed on the molybdenum sputter layer 103. The copper plating layer 105 is a layer having a thickness of about 10 to 20 μm formed on the copper sputter layer 104. The nickel plating layer 106 is a layer having a thickness of about 2.0 μm that covers the copper plating layer 105. The gold plating layer 107 is a layer having a thickness of about 3.0 μm that covers the nickel plating layer 106.
JP 2001-264384 A (FIG. 3, [0014], etc.)

ところが、上記のＩＣ検査用治具の使用時において、端子１０１に導電金属製プローブ１１１を繰り返し当接させているうちに、端子１０１の最外層にある金めっき層１０７のエッジ部にダレ１０８（図１１参照）が発生することがある。そして、このダレ１０８の量が大きくなると、隣接する端子１０１に接触してショートしてしまうため、結果としてＩＣ検査装置用基板１００やＩＣ検査用治具（導電金属製プローブ１１１）が使用不能となってしまう。ゆえに、ＩＣ検査装置用基板１００やＩＣ検査用治具の寿命を延ばすための何らかの対策が望まれている。 However, when the above-described IC inspection jig is used, while the conductive metal probe 111 is repeatedly brought into contact with the terminal 101, the sag 108 ( 11) may occur. When the amount of the sag 108 increases, the adjacent terminals 101 are contacted and short-circuited. As a result, the IC inspection substrate 100 and the IC inspection jig (conductive metal probe 111) cannot be used. turn into. Therefore, some measures for extending the life of the IC inspection apparatus substrate 100 and the IC inspection jig are desired.

本発明は上記の課題に鑑みてなされたものであり、その目的は、ダレの量を低減でき、ひいては、ダレによるショートを抑えることで長寿命化を可能とするＩＣ検査装置用基板を提供することにある。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a substrate for an IC inspection apparatus that can reduce the amount of sagging and, by extension, suppress the short-circuit due to sagging, thereby extending the life. There is.

そして上記課題を解決するための手段としては、主面及び裏面を有する絶縁性の基板本体と、前記基板本体の主面上に配置され、複数の導電金属製プローブが繰り返し当接しうる複数の主面側端子と、前記基板本体の裏面上に配置された複数の裏面側端子と、前記基板本体に設けられ、前記複数の主面側端子と前記複数の裏面側端子とを電気的に接続する複数のビア導体とを備えたＩＣ検査装置用基板において、前記複数の主面側端子の端子間距離が５０μｍ以下であり、前記複数の主面側端子が、前記主面上に形成された下地金属層と、前記下地金属層上に形成された厚さ１０μｍ以下の銅層と、前記銅層を被覆するニッケル層と、前記ニッケル層を被覆する厚さ１．５μｍ以下の金層とを含んで構成されていることを特徴とするＩＣ検査装置用基板がある。 As means for solving the above problems, an insulating substrate main body having a main surface and a back surface, and a plurality of main metal electrodes disposed on the main surface of the substrate main body and capable of repeatedly contacting a plurality of conductive metal probes. A surface-side terminal, a plurality of back-side terminals arranged on the back surface of the substrate body, and the plurality of main-surface-side terminals and the plurality of back-side terminals provided on the substrate body. A substrate for an IC inspection apparatus including a plurality of via conductors, wherein a distance between terminals of the plurality of main surface side terminals is 50 μm or less, and the plurality of main surface side terminals are formed on the main surface. A metal layer, a copper layer having a thickness of 10 μm or less formed on the base metal layer, a nickel layer covering the copper layer, and a gold layer having a thickness of 1.5 μm or less covering the nickel layer IC inspection device characterized by comprising There is a use substrate.

従って、上記手段によれば、主面側端子の最外層に導電金属製プローブよりも柔らかい金層が存在するため、主面側端子に導電金属製プローブが繰り返し当接した際に金層にダレ（押し潰されて周囲に広がるような塑性変形をいう）が生じやすい。しかも、複数の主面側端子の端子間距離が５０μｍ以下であるため、生じたダレが隣接する主面側端子に接触してショートしやすい。そこで上記手段では、金層の厚さを従来よりも薄く設定しているため、導電金属製プローブが繰り返し当接した際に金層に発生するダレの量を低減できる。また銅層も、導電金属製プローブより柔らかいため、導電金属製プローブが繰り返し当接した際にダレにつながる変形が生じる可能性がある。そこで上記手段では、銅層の厚さを従来よりも薄く設定しているため、銅層の変形を防止できる。その結果、ダレが隣接する主面側端子に接触することに起因したショートを防止できるため、ＩＣ検査装置用基板や導電金属製プローブが破損しにくくなる。よって、ＩＣ検査装置用基板や導電金属製プローブの長寿命化が可能となる。なお、「端子間距離」とは、主面側端子の外周縁と、それに隣接する主面側端子の外周縁との距離の最小値をいう。 Therefore, according to the above means, since the gold layer softer than the conductive metal probe is present on the outermost layer of the main surface side terminal, when the conductive metal probe repeatedly contacts the main surface side terminal, (Refers to plastic deformation that is crushed and spreads around). Moreover, since the distance between the terminals of the plurality of main surface side terminals is 50 μm or less, the generated sagging is likely to contact the adjacent main surface side terminals and cause a short circuit. Therefore, in the above means, since the thickness of the gold layer is set to be thinner than the conventional one, the amount of sagging generated in the gold layer when the conductive metal probe repeatedly contacts can be reduced. Further, since the copper layer is also softer than the conductive metal probe, there is a possibility that a deformation that leads to sagging occurs when the conductive metal probe repeatedly contacts. Therefore, in the above means, since the thickness of the copper layer is set thinner than the conventional one, the deformation of the copper layer can be prevented. As a result, it is possible to prevent a short circuit due to contact of the sagging with the adjacent main surface side terminal, and thus it is difficult for the IC inspection device substrate and the conductive metal probe to be damaged. Therefore, it is possible to extend the life of the substrate for IC inspection apparatus and the conductive metal probe. The “distance between terminals” refers to the minimum value of the distance between the outer peripheral edge of the main surface side terminal and the outer peripheral edge of the main surface side terminal adjacent thereto.

上記手段のＩＣ検査装置用基板は、主面及び裏面を有する絶縁性の基板本体を構成要素としている。基板本体は、例えばセラミック材料を用いて構成されていることが好ましい。このようにすれば、主面に搭載される主面側端子や裏面に搭載される裏面側端子は高剛性の基板本体によって支持される。従って、主面側端子に導電金属製プローブが当接した際に基板本体が変形しにくくなるため、主面側端子及び裏面側端子を安定的に支持できる。 The substrate for an IC inspection apparatus of the above means is composed of an insulating substrate body having a main surface and a back surface. The substrate body is preferably configured using, for example, a ceramic material. In this way, the main surface side terminal mounted on the main surface and the back surface side terminal mounted on the back surface are supported by the highly rigid substrate body. Therefore, when the conductive metal probe comes into contact with the main surface side terminal, the substrate main body is not easily deformed, so that the main surface side terminal and the back surface side terminal can be stably supported.

ここで基板本体を構成するセラミック材料の具体例としては、アルミナ、窒化アルミニウム、窒化ほう素、炭化珪素、窒化珪素などといった高温焼成セラミックの焼結体が挙げられる。このほか、ホウケイ酸系ガラスやホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを添加したガラスセラミックのような低温焼成セラミックの焼結体が挙げられる。 Here, specific examples of the ceramic material constituting the substrate body include a sintered body of high-temperature fired ceramic such as alumina, aluminum nitride, boron nitride, silicon carbide, silicon nitride, or the like. In addition, a sintered body of a low-temperature fired ceramic such as glass ceramic obtained by adding an inorganic ceramic filler such as alumina to borosilicate glass or lead borosilicate glass can be used.

基板本体は板状であって、平面視で例えば矩形状を呈している。基板本体の寸法は特に限定されるべきではないが、例えば一辺の長さを４０ｍｍ以上５０ｍｍ未満にすることなどが挙げられる。 The substrate body is plate-shaped and has, for example, a rectangular shape in plan view. The dimensions of the substrate main body should not be particularly limited, and examples include a side length of 40 mm or more and less than 50 mm.

ＩＣ検査装置用基板を構成する複数の主面側端子は基板本体の主面上に配置され、複数の裏面側端子は基板本体の裏面上に配置される。複数の主面側端子及び複数の裏面側端子を基板厚さ方向から見たときの形状は特に限定されないが、例えば略円形状、略矩形状、略三角形状などが挙げられる。なお、上記手段は、前記複数の主面側端子は、最大径が１５０μｍ以下かつ中心間距離（即ち、複数の主面側端子のピッチ）が２００μｍ以下である場合に適用されることがよい。このようにすれば、複数の主面側端子の端子間距離が短くなり、金層に生じたダレが隣接する主面側端子に接触してショートしやすくなる。このため、金層の厚さを１．５μｍｍ以下にし、かつ銅層の厚さを１０μｍ以下にしてダレを防止することの意義が大きくなる。しかも、複数の主面側端子の最大径が１５０μｍよりも大きいと、複数の主面側端子の中心間距離を小さく設定できないため、基板本体の主面上に多くの主面側端子を配置できなくなる。また、複数の主面側端子の中心間距離が２００μｍよりも大きいと、前記金層の厚さを１．５μｍにすることによって得られる効果が小さくなる。なお、複数の主面側端子は等しいピッチで格子状に配置されることが好ましい。 The plurality of main surface side terminals constituting the substrate for the IC inspection apparatus are disposed on the main surface of the substrate body, and the plurality of back surface terminals are disposed on the back surface of the substrate body. The shape when the plurality of main surface side terminals and the plurality of back surface side terminals are viewed from the substrate thickness direction is not particularly limited, and examples thereof include a substantially circular shape, a substantially rectangular shape, and a substantially triangular shape. The above means may be applied when the plurality of main surface side terminals have a maximum diameter of 150 μm or less and a center-to-center distance (that is, a pitch of the plurality of main surface side terminals) of 200 μm or less. If it does in this way, the distance between terminals of a plurality of main surface side terminals will become short, and the sagging which arose in the gold layer will contact the adjacent main surface side terminal, and will become easy to short-circuit. For this reason, the significance of preventing sagging by setting the thickness of the gold layer to 1.5 μm or less and the thickness of the copper layer to 10 μm or less increases. In addition, if the maximum diameter of the plurality of main surface side terminals is larger than 150 μm, the distance between the centers of the plurality of main surface side terminals cannot be set small, so that many main surface side terminals can be arranged on the main surface of the substrate body. Disappear. Further, when the distance between the centers of the plurality of main surface side terminals is larger than 200 μm, the effect obtained by setting the thickness of the gold layer to 1.5 μm is reduced. In addition, it is preferable that the plurality of main surface side terminals are arranged in a lattice pattern at an equal pitch.

主面側端子及び裏面側端子を形成する材料としては特に限定されないが、特に基板本体がセラミック材料を用いて構成されている場合において、ニッケル、モリブデン、タングステン、チタン等のようにセラミックと同時に焼結しうる金属を用いて同時焼成により形成されることが好ましい。低温焼成セラミックの焼結体を選択した場合には、端子形成用材料として、さらに銅や銀などの使用が可能となる。なお、主面側端子及び裏面側端子は、セラミックの焼成後に各種方法（例えばスパッタ、めっき、ＣＶＤ、印刷等）により別個に形成されてもよい。また、主面側端子及び裏面側端子の数やレイアウトは、検査対象であるＩＣの端子に対応した数及びレイアウトとなるように適宜設定される。 The material for forming the main surface side terminal and the back surface side terminal is not particularly limited. However, particularly when the substrate body is made of a ceramic material, it is fired simultaneously with the ceramic, such as nickel, molybdenum, tungsten, and titanium. It is preferably formed by co-firing using a metal that can be bonded. When a sintered body of low-temperature fired ceramic is selected, copper, silver, or the like can be used as the terminal forming material. The main surface side terminal and the back surface side terminal may be formed separately by various methods (for example, sputtering, plating, CVD, printing, etc.) after firing the ceramic. Further, the number and layout of the main surface side terminals and the back surface side terminals are appropriately set so as to be the number and layout corresponding to the terminals of the IC to be inspected.

前記複数の主面側端子は、前記主面上に形成された下地金属層と、前記下地金属層上に形成された厚さ１０μｍ以下の銅層と、前記銅層を被覆するニッケル層と、前記銅層を被覆する厚さ１．５μｍ以下の金層とを含んで構成されている。前記下地金属層は、異なる種類の金属層が積層してなり、厚さが１μｍ以下であることが好ましい。仮に、下地金属層の厚さが１μｍよりも大きいと、主面側端子が厚くなりすぎてしまう。ここで、下地金属層として使用可能な金属の例を挙げると、チタン、モリブデン、銅、クロム、コバルト、タングステン、ニッケル、タンタル、ニオブ等がある。なお、下地金属層は、各種方法（例えばスパッタ、めっき、ＣＶＤ、印刷等）により形成することが可能である。 The plurality of main surface side terminals include a base metal layer formed on the main surface, a copper layer having a thickness of 10 μm or less formed on the base metal layer, a nickel layer covering the copper layer, And a gold layer having a thickness of 1.5 μm or less covering the copper layer. The base metal layer is preferably formed by laminating different types of metal layers and has a thickness of 1 μm or less. If the thickness of the base metal layer is larger than 1 μm, the main surface side terminal becomes too thick. Examples of metals that can be used as the base metal layer include titanium, molybdenum, copper, chromium, cobalt, tungsten, nickel, tantalum, and niobium. The base metal layer can be formed by various methods (for example, sputtering, plating, CVD, printing, etc.).

また、前記銅層の厚さは５μｍ以上１０μｍ以下であり、前記金層の厚さは０．０３μｍ以上１．５μｍ以下であることが好ましい。なお、銅層の厚さが５μｍ未満であると、銅層が薄くなりすぎるため、低抵抗の主面側端子の形成が困難になる。一方、銅層の厚さが１０μｍよりも大きくなると、導電金属製プローブが繰り返し当接した際に変形しやすくなり、しかも主面側端子が厚くなりすぎてしまう。また、金層の厚さが１．５μｍよりも大きくなると、ダレの量が大きくなってしまう。一方、金層の厚さが０．０３μｍ未満であると、導電金属製プローブが主面側端子に当接した際に金層が剥れやすくなる。従って、金層の剥れを防止するためには、金層の厚さは、例えば０．６０μｍ以上１．５μｍ以下であることがより好ましい。なお、銅層、ニッケル層、金層は、異方性金属成膜方法（例えばめっき、ＣＶＤ等）により形成することが可能である。しかし、特に銅層及び金層において上記の厚さを得るためには、異方性金属成膜方法の中でもめっきによって形成されることが好ましい。 Moreover, it is preferable that the thickness of the said copper layer is 5 micrometers or more and 10 micrometers or less, and the thickness of the said gold layer is 0.03 micrometers or more and 1.5 micrometers or less. If the thickness of the copper layer is less than 5 μm, the copper layer becomes too thin, and it becomes difficult to form a low-resistance main surface side terminal. On the other hand, if the thickness of the copper layer is larger than 10 μm, the conductive metal probe tends to be deformed when repeatedly contacted, and the main surface side terminal becomes too thick. In addition, when the thickness of the gold layer is larger than 1.5 μm, the amount of sagging increases. On the other hand, when the thickness of the gold layer is less than 0.03 μm, the gold layer easily peels off when the conductive metal probe contacts the main surface side terminal. Therefore, in order to prevent peeling of the gold layer, it is more preferable that the thickness of the gold layer is, for example, not less than 0.60 μm and not more than 1.5 μm. The copper layer, nickel layer, and gold layer can be formed by an anisotropic metal film forming method (for example, plating, CVD, etc.). However, in order to obtain the above-mentioned thickness especially in the copper layer and the gold layer, it is preferable to form by plating among the anisotropic metal film forming methods.

ＩＣ検査装置用基板を構成する複数のビア導体は、基板本体の厚さ方向に延びる複数のビア孔内に配置されている。ここでビア孔は、基板本体の主面及び裏面において開口している。従って、そのビア孔内に形成されたビア導体の端面は、基板本体の主面及び裏面と面一の状態になっている。複数のビア導体は、異なる層にある導体間の導通を図るための構造物であって、具体的には、主面側端子と裏面側端子との間を電気的に接続している。 The plurality of via conductors constituting the substrate for the IC inspection apparatus are disposed in the plurality of via holes extending in the thickness direction of the substrate body. Here, the via holes are opened in the main surface and the back surface of the substrate body. Therefore, the end surface of the via conductor formed in the via hole is flush with the main surface and the back surface of the substrate body. The plurality of via conductors are structures for achieving conduction between conductors in different layers, and specifically, electrically connect the main surface side terminal and the back surface side terminal.

複数のビア導体を基板厚さ方向から見たときの形状は特に限定されないが、例えば略円形状であることがよく、その場合における外径は１０μｍ以上１００μｍ以下であることがよい。また、複数のビア導体のピッチ（即ち、隣接する複数のビア導体同士の中心間距離）は特に限定されないが、生産性向上及び製造コスト低減の観点から、複数の主面側端子の中心間距離と等しいことが好ましい。従って、例えば複数の主面側端子の中心間距離が例えば２００μｍ以下である場合には、複数のビア導体の中心間距離も２００μｍ以下とすることが好適である。なお、複数のビア導体は等しいピッチで格子状に配置されることが好ましい。 The shape of the plurality of via conductors when viewed from the substrate thickness direction is not particularly limited. For example, the via conductor is preferably substantially circular, and the outer diameter in that case is preferably 10 μm or more and 100 μm or less. Further, the pitch of the plurality of via conductors (that is, the distance between the centers of adjacent via conductors) is not particularly limited, but the distance between the centers of the plurality of main surface side terminals is from the viewpoint of improving productivity and reducing manufacturing costs. Is preferably equal to Accordingly, for example, when the distance between the centers of the plurality of main surface side terminals is, for example, 200 μm or less, the distance between the centers of the plurality of via conductors is preferably set to 200 μm or less. Note that the plurality of via conductors are preferably arranged in a lattice pattern at an equal pitch.

複数のビア導体を形成する材料としては特に限定されないが、特に基板本体がセラミック材料を用いて構成されている場合において、セラミックと同時に焼結しうる金属、例えば、ニッケル、モリブデン、タングステン、チタン等の使用が好適である。なお、低温焼成セラミックの焼結体を選択した場合、ビア導体の形成用材料として、さらに銅や銀などの使用が可能となる。 The material for forming the plurality of via conductors is not particularly limited, but particularly when the substrate body is made of a ceramic material, a metal that can be sintered simultaneously with the ceramic, such as nickel, molybdenum, tungsten, titanium, etc. Is preferred. When a low-temperature fired ceramic sintered body is selected, copper, silver, or the like can be further used as a material for forming a via conductor.

以下、本発明のＩＣ検査装置用基板を具体化した一実施形態を図１〜図９に基づき詳細に説明する。 DESCRIPTION OF EMBODIMENTS Hereinafter, an embodiment in which a substrate for an IC inspection apparatus of the present invention is embodied will be described in detail with reference to FIGS.

図１〜図３に示す本実施形態のＩＣ検査装置用基板１０は、複数箇所にＩＣが形成されたシリコンウェハの電気検査を行うための装置（ＩＣ検査用治具）の一部に使用される部品である。ＩＣ検査装置用基板１０を構成する絶縁性の基板本体１１は、複数のセラミック層１４を積層してなるアルミナ（セラミック材料）の焼結体であって、平面視で略正方形状の外形を呈する板状物である。本実施形態のＩＣ検査装置用基板１０は、一辺の長さが４５ｍｍに設定され、かつ厚さが３．６ｍｍ以上４．０ｍｍ以下に設定されている。なお、ＩＣ検査装置用基板１０の主面１２は、使用時において検査対象であるウェハ（図示略）側に向けて配置されるようになっている。 The substrate 10 for an IC inspection apparatus according to this embodiment shown in FIGS. 1 to 3 is used as a part of an apparatus (IC inspection jig) for performing an electrical inspection of a silicon wafer having ICs formed at a plurality of locations. Parts. The insulative substrate body 11 constituting the substrate 10 for IC inspection apparatus is a sintered body of alumina (ceramic material) formed by laminating a plurality of ceramic layers 14 and has a substantially square outer shape in plan view. It is a plate. In the substrate for IC inspection apparatus 10 of the present embodiment, the length of one side is set to 45 mm, and the thickness is set to 3.6 mm or more and 4.0 mm or less. The main surface 12 of the substrate for IC inspection apparatus 10 is arranged toward the wafer (not shown) to be inspected during use.

基板本体１１の内部において、セラミック層１４同士の界面には、タングステンのメタライズ層からなる複数の内層電極３１が形成されている。また、基板本体１１の主面１２上の中央部分には、複数の主面側端子２１が格子状に形成されている（図２参照）。一方、基板本体１１の裏面１３上には、複数の裏面側端子２２がほぼ全域にわたって格子状に形成されている（図１参照）。図３に示されるように、複数の主面側端子２１上には、ウェハ上に形成された各ＩＣの端子群に対して当接可能な導電金属製プローブ６１が繰り返し当接しうるようになっている。一方、複数の裏面側端子２２上には、導電金属製プローブ６１が取り付けられる代わりに、ＩＣ検査用治具の外部接続端子用のピン６２が取り付けられている。なお、導電金属製プローブ６１は、金よりも硬い金属材料によって形成されている。 Inside the substrate body 11, a plurality of inner layer electrodes 31 made of a tungsten metallization layer are formed at the interface between the ceramic layers 14. A plurality of main surface side terminals 21 are formed in a lattice shape at the central portion on the main surface 12 of the substrate body 11 (see FIG. 2). On the other hand, on the back surface 13 of the substrate body 11, a plurality of back surface side terminals 22 are formed in a lattice shape over almost the entire area (see FIG. 1). As shown in FIG. 3, a conductive metal probe 61 capable of abutting against a terminal group of each IC formed on the wafer can repeatedly abut on the plurality of main surface side terminals 21. ing. On the other hand, instead of the conductive metal probe 61 being mounted on the plurality of back surface side terminals 22, pins 62 for external connection terminals of IC inspection jigs are mounted. The conductive metal probe 61 is formed of a metal material harder than gold.

基板本体１１において主面側端子２１及び裏面側端子２２が形成された箇所の内部には、基板本体１１の厚さ方向に延びる複数のビア孔４１が形成されている。これらのビア孔４１は断面円形状をなしており、それらの内径は６０μｍに設定されている。本実施形態では、主面１２及び裏面１３の両方にて開口するビア孔４１と、主面１２のみまたは裏面１３のみにて開口するビア孔４１とが存在している。そして、複数のビア孔４１内には、タングステンのメタライズからなるビア導体４２が配置されている。ビア導体４２のうち主面１２側にて露出する端面は、主面側端子２１と接合されている。ビア導体４２のうち裏面１３側にて露出する端面は、裏面側端子２２と接合されている。また、ビア導体４２は基板本体１１の内部において内層電極３１と接合されている。従って、複数のビア導体４２によって、主面側端子２１と裏面側端子２２との間、内層電極３１と主面側端子２１との間、あるいは内層電極３１と裏面側端子２２との間が電気的に接続されている。 A plurality of via holes 41 extending in the thickness direction of the substrate body 11 are formed inside the substrate body 11 where the main surface side terminals 21 and the back surface side terminals 22 are formed. These via holes 41 have a circular cross section, and their inner diameter is set to 60 μm. In the present embodiment, there are via holes 41 that open on both the main surface 12 and the back surface 13 and via holes 41 that open only on the main surface 12 or only the back surface 13. In the plurality of via holes 41, via conductors 42 made of tungsten metallization are arranged. An end surface of the via conductor 42 exposed on the main surface 12 side is joined to the main surface side terminal 21. An end surface of the via conductor 42 exposed on the back surface 13 side is joined to the back surface side terminal 22. The via conductor 42 is joined to the inner layer electrode 31 inside the substrate body 11. Therefore, the plurality of via conductors 42 electrically connect between the main surface side terminal 21 and the back surface side terminal 22, between the inner layer electrode 31 and the main surface side terminal 21, or between the inner layer electrode 31 and the back surface side terminal 22. Connected.

図１〜図４に示されるように、複数の主面側端子２１及び複数の裏面側端子２２は、タングステンのメタライズ層ではなく、複数種の導電性金属薄膜を積層してなる構造となっている。主面側端子２１は平面視円形状をなし、その直径は１２５μｍに設定されている。一方、裏面側端子２２は平面視円形状をなし、その直径は０．８ｍ〜１．０ｍｍ程度に設定されている。また、複数の主面側端子２１の端子間距離は２５μｍに設定されており、複数の主面側端子２１の中心間距離（ピッチ）は１５０μｍに設定されている。 As shown in FIGS. 1 to 4, the plurality of main surface side terminals 21 and the plurality of back surface side terminals 22 have a structure in which a plurality of types of conductive metal thin films are laminated instead of a tungsten metallized layer. Yes. The main surface side terminal 21 has a circular shape in a plan view, and its diameter is set to 125 μm. On the other hand, the back-side terminal 22 has a circular shape in plan view, and its diameter is set to about 0.8 m to 1.0 mm. The distance between the terminals of the plurality of main surface side terminals 21 is set to 25 μm, and the distance (pitch) between the centers of the plurality of main surface side terminals 21 is set to 150 μm.

図４に示されるように、主面側端子２１は、３層の下地金属層５０、銅めっき層５４（銅層）、ニッケルめっき層５５（ニッケル層）及び金めっき層５６（金層）によって構成されている。下地金属層５０は、異なる種類の金属層であるチタンスパッタ層５１、モリブデンスパッタ層５２及び銅スパッタ層５３を積層することにより構成されている。チタンスパッタ層５１は、ＩＣ検査装置用基板１０の前記主面１２上に形成された厚さ０．２μｍ程度の層である。モリブデンスパッタ層５２は、チタンスパッタ層５１上に形成された厚さ０．３μｍ程度の層である。銅スパッタ層５３は、モリブデンスパッタ層５２上に形成された厚さ０．５μｍ程度の層である。従って、下地金属層５０は、トータル厚さが１μｍとなるスパッタ層である。 As shown in FIG. 4, the main surface side terminal 21 is composed of three base metal layers 50, a copper plating layer 54 (copper layer), a nickel plating layer 55 (nickel layer), and a gold plating layer 56 (gold layer). It is configured. The base metal layer 50 is configured by laminating a titanium sputter layer 51, a molybdenum sputter layer 52, and a copper sputter layer 53, which are different types of metal layers. The titanium sputter layer 51 is a layer having a thickness of about 0.2 μm formed on the main surface 12 of the substrate 10 for IC inspection apparatus. The molybdenum sputter layer 52 is a layer having a thickness of about 0.3 μm formed on the titanium sputter layer 51. The copper sputter layer 53 is a layer having a thickness of about 0.5 μm formed on the molybdenum sputter layer 52. Therefore, the base metal layer 50 is a sputtered layer having a total thickness of 1 μm.

また図４に示されるように、銅めっき層５４は、電解銅めっきによって銅スパッタ層５３を被覆するように形成されためっき層であって、その厚さは１０μｍ以下（本実施形態では８．１２μｍ）に設定されている。ニッケルめっき層５５は、電解ニッケルめっきによって銅めっき層５４の上面及び側面と、下地金属層５０の側面とを被覆するように形成されためっき層であって、その厚さは１．５μｍ以上（本実施形態では１．７０μｍ）に設定されている。金めっき層５６は、電解金めっきによってニッケルめっき層５５を被覆するように形成されためっき層であって、その厚さは１．０μｍ程度に設定されている。 As shown in FIG. 4, the copper plating layer 54 is a plating layer formed so as to cover the copper sputter layer 53 by electrolytic copper plating, and has a thickness of 10 μm or less (8. 12 μm). The nickel plating layer 55 is a plating layer formed so as to cover the upper surface and the side surface of the copper plating layer 54 and the side surface of the base metal layer 50 by electrolytic nickel plating, and has a thickness of 1.5 μm or more ( In this embodiment, it is set to 1.70 μm). The gold plating layer 56 is a plating layer formed so as to cover the nickel plating layer 55 by electrolytic gold plating, and the thickness thereof is set to about 1.0 μm.

なお図３に示されるように、前記裏面側端子２２は前記主面側端子２１と同じ層構造を有している。しかし、裏面側端子２２を構成するニッケルめっき層の厚さは、ニッケルめっき層５５よりも厚い２．０μｍ以上に設定され、裏面側端子２２を構成する金めっき層の厚さは、金めっき層５６よりも厚い１．５μｍ以上に設定されている。従って、裏面側端子２２は、主面側端子２１よりも全体の厚さが厚くなっている。 As shown in FIG. 3, the back surface side terminal 22 has the same layer structure as the main surface side terminal 21. However, the thickness of the nickel plating layer constituting the back side terminal 22 is set to 2.0 μm or more thicker than the nickel plating layer 55, and the thickness of the gold plating layer constituting the back side terminal 22 is set to the gold plating layer. The thickness is set to 1.5 μm or thicker than 56. Accordingly, the entire rear surface side terminal 22 is thicker than the main surface side terminal 21.

次に、上記のＩＣ検査装置用基板１０の製造方法を図５〜図９に基づいて説明する。
（１）積層体準備工程 Next, a manufacturing method of the above-described IC inspection apparatus substrate 10 will be described with reference to FIGS.
(1) Laminate preparation process

この製造方法では、積層体準備工程を行って所望構造のセラミック積層体１１０を準備するが、具体的には以下のようにする。 In this manufacturing method, the laminated body preparation step is performed to prepare the ceramic laminated body 110 having a desired structure. Specifically, the following is performed.

ａ）まず、セラミック原料であるアルミナ粉末、有機溶剤、有機バインダ等をポットで湿式混合することにより、グリーンシート１１４の形成に用いるスラリーを得る。次に、このグリーンシート形成用スラリーを原料とし、従来周知のキャスティング装置を用いて、所定のシートの上に同スラリーを薄く均一な厚さでキャスティングする。その後、シート状にキャスティングされたスラリーを加熱乾燥し、グリーンシートを形成する。このようなシート成形法に代えて、プレス成形法により同様のグリーンシートを作製することもできる。なお、グリーンシートは所定の長さにカットされ、複数枚のグリーンシート１１４とされる。 a) First, an alumina powder, an organic solvent, an organic binder, and the like, which are ceramic raw materials, are wet-mixed in a pot to obtain a slurry used for forming the green sheet 114. Next, the slurry for forming the green sheet is used as a raw material, and the slurry is cast on a predetermined sheet in a thin and uniform thickness using a conventionally known casting apparatus. Thereafter, the slurry cast into a sheet is dried by heating to form a green sheet. Instead of such a sheet forming method, a similar green sheet can be produced by a press forming method. The green sheet is cut into a predetermined length to form a plurality of green sheets 114.

ｂ）次に、このようにして得られた複数枚のグリーンシート１１４に対し、レーザー照射加工、パンチング加工、ドリリング加工等による穴明けを行って、所定の位置に複数の貫通孔を多数形成する。ここで後にセラミック層１４となるべきグリーンシート１１４には、ビア孔４１の形成位置に貫通孔が形成される。 b) Next, a plurality of through holes are formed at predetermined positions by drilling the plurality of green sheets 114 thus obtained by laser irradiation processing, punching processing, drilling processing, or the like. . Here, a through hole is formed at the position where the via hole 41 is formed in the green sheet 114 to be the ceramic layer 14 later.

ｃ）次に、穴明け後のグリーンシートに対し、あらかじめ用意しておいた内部電極形成用のタングステンペーストを従来周知のペースト印刷装置を用いてパターン印刷する。その結果、後に内層電極３１となるべき内層電極形成層１３１が所定位置に形成される。また、あらかじめ用意しておいたビア導体形成用のタングステンペーストを従来周知のペースト圧入充填装置を用いて、ビア孔４１となるべき貫通孔１４１内に圧入充填する。その結果、ビア孔４１内に後にビア導体４２となるべきビア導体形成部１４２が形成される。なお、ペーストパターン印刷及びペースト圧入充填の順序は逆にしてもよい。 c) Next, a tungsten paste for forming an internal electrode prepared in advance is pattern-printed on the green sheet after drilling using a conventionally known paste printing apparatus. As a result, an inner electrode forming layer 131 that will later become the inner electrode 31 is formed at a predetermined position. In addition, a prepared via paste for forming a via conductor is press-filled into the through-hole 141 to be the via hole 41 using a conventionally known paste press-filling device. As a result, a via conductor forming portion 142 that will later become the via conductor 42 is formed in the via hole 41. Note that the order of paste pattern printing and paste press-fitting may be reversed.

ｄ）ペースト乾燥後、複数枚のグリーンシート１１４を積み重ねて配置し、シート積層方向に押圧力を付与することにより、各グリーンシート１１４を圧着、一体化してセラミック積層体１１０を形成する（図５参照）。 d) After the paste is dried, a plurality of green sheets 114 are stacked and disposed, and a pressing force is applied in the sheet stacking direction, whereby the green sheets 114 are pressed and integrated to form the ceramic laminate 110 (FIG. 5). reference).

ｅ）上述したａ〜ｄの手順に代え、先にグリーンシート１１４のシート圧着工程を実施し、その後でビア孔４１に対するタングステンペーストの圧入充填を行ってもよい。あるいは、先にグリーンシート１１４のシート圧着工程を実施し、その後でセラミック積層体１１０にビア孔４１を貫通形成し、そこにタングステンペーストの圧入充填を行ってもよい。
（２）脱バインダ工程 e) Instead of the procedures a to d described above, the sheet pressing step of the green sheet 114 may be performed first, and then the press-filling of the tungsten paste into the via hole 41 may be performed. Alternatively, the sheet pressing step of the green sheet 114 may be performed first, and then the via hole 41 may be formed through the ceramic laminate 110, and then the tungsten paste may be press-fitted and filled there.
(2) Debinding process

積層体準備工程の後、セラミック積層体１１０を大気中にて２００〜３００℃で２０〜６０時間加熱することで脱脂を行い、セラミック積層体１１０中に含まれるバインダを分解除去する。脱脂後、セラミック積層体１１０を焼成装置に移し、アルミナが焼結しうる温度（約１６００℃）で約２４時間加熱して焼成を行う。その結果、アルミナ及びペースト中のタングステンが同時焼結する（図６参照）。この焼成により、グリーンシート１１４がセラミック層１４となり、ビア導体形成部１４２がビア導体４２となり、内層電極形成層１３１が内層電極３１となる。なお、セラミック積層体１１０は、焼結により緻密化して機械的強度が高くなる。また、セラミック積層体１１０には好適な電気的特性（絶縁特性）が付与される。
（３）研磨工程 After the laminated body preparation step, the ceramic laminated body 110 is degreased by heating at 200 to 300 ° C. for 20 to 60 hours in the atmosphere, and the binder contained in the ceramic laminated body 110 is decomposed and removed. After degreasing, the ceramic laminate 110 is transferred to a firing device and fired at a temperature at which alumina can be sintered (about 1600 ° C.) for about 24 hours. As a result, the alumina and the tungsten in the paste are simultaneously sintered (see FIG. 6). By this firing, the green sheet 114 becomes the ceramic layer 14, the via conductor forming portion 142 becomes the via conductor 42, and the inner layer electrode forming layer 131 becomes the inner layer electrode 31. The ceramic laminate 110 is densified by sintering and has high mechanical strength. Moreover, suitable electrical characteristics (insulation characteristics) are imparted to the ceramic laminate 110.
(3) Polishing process

この後、焼結したセラミック積層体１１０（基板本体１１）の主面１２及び裏面１３を従来周知の表面研磨装置を用いて研磨し、主面１２及び裏面１３の平坦度を高くする。本実施形態では、平坦度が１５０μｍ以下かつ表面粗さＲａが０．２μｍ以下となるように研磨を行う。
（４）端子形成工程 Thereafter, the main surface 12 and the back surface 13 of the sintered ceramic laminate 110 (substrate body 11) are polished using a conventionally known surface polishing apparatus to increase the flatness of the main surface 12 and the back surface 13. In the present embodiment, polishing is performed so that the flatness is 150 μm or less and the surface roughness Ra is 0.2 μm or less.
(4) Terminal formation process

研磨工程後、基板本体１１の主面１２にて露出するビア導体４２の表面側端面の上に、ビア導体４２の直径よりも大きい円形状の主面側端子２１をそれぞれ形成する。同様に、基板本体１１の裏面１３にて露出するビア導体４２の裏面側端面の上に、ビア導体４２の直径よりも大きい円形状の裏面側端子２２をそれぞれ形成する。その具体的な手順を以下に示す。 After the polishing step, circular main surface side terminals 21 larger in diameter than the via conductors 42 are formed on the surface side end surfaces of the via conductors 42 exposed on the main surface 12 of the substrate body 11. Similarly, the circular back surface side terminals 22 larger than the diameter of the via conductor 42 are formed on the back surface side end surface of the via conductor 42 exposed at the back surface 13 of the substrate body 11. The specific procedure is shown below.

まず、基板本体１１の主面１２の中央部分及び裏面１３の全体に、３層の金属層からなる下地金属層５０となる金属層を形成する。詳述すると、最初に、チタンからなるスパッタ層（チタンスパッタ層５１となるスパッタ層）をスパッタで形成する。次に、チタンからなるスパッタ層上に、モリブデンからなるスパッタ層（モリブデンスパッタ層５２となるスパッタ層）をスパッタで形成する。さらに、モリブデンからなるスパッタ層上に、銅からなるスパッタ層（銅スパッタ層５３となるスパッタ層）をスパッタで形成する。 First, a metal layer to be the base metal layer 50 made of three metal layers is formed on the central portion of the main surface 12 of the substrate body 11 and the entire back surface 13. More specifically, first, a sputter layer made of titanium (a sputter layer to be the titanium sputter layer 51) is formed by sputtering. Next, a sputter layer made of molybdenum (sputter layer to be the molybdenum sputter layer 52) is formed on the sputter layer made of titanium by sputtering. Further, a sputter layer made of copper (a sputter layer to be the copper sputter layer 53) is formed on the sputter layer made of molybdenum by sputtering.

次いで、基板本体１１の主面１２上（及び裏面１３上）に、感光性を付与しためっきレジスト材（図示略）を設ける。さらに、めっきレジスト材上に、所定のマスクパターンが形成された露光用マスク（図示略）を配置する。そして、露光用マスクを介してめっきレジスト材を露光し、露光しためっきレジスト材を現像してめっきレジストを形成する。次いで、電解銅めっきを行って銅めっき層５４となるめっき層を形成する。なお、電解銅めっきは、所定の厚みになるように時間を設定した状態で行われ、このときの電流密度は１〜４Ａ／ｍ^２、温度は２０〜３０℃である。さらに、めっきレジストを除去した後、エッチングを行う。その結果、チタンスパッタ層５１、モリブデンスパッタ層５２、銅スパッタ層５３及び銅めっき層５４からなる積層体が形成される（図７参照）。次に、電解ニッケルめっきを行って銅めっき層５４を覆うニッケルめっき層５５を形成する（図８参照）。なお、電解ニッケルめっきは、所定の厚みになるように時間を設定した状態で行われ、このときの電流密度は０．１〜２．０Ａ／ｍ^２、温度は５０〜７０℃である。さらに、電解金めっきを行ってニッケルめっき層５５を覆う金めっき層５６を形成する（図９参照）。なお、電解金めっきは、所定の厚みになるように時間を設定した状態で行われ、このときの電流密度は０．２〜１．０Ａ／ｍ^２、温度は５０〜７０℃である。その結果、複数の主面側端子２１及び複数の裏面側端子２２を備えるＩＣ検査装置用基板１０が完成する。 Next, a plating resist material (not shown) imparted with photosensitivity is provided on the main surface 12 (and the back surface 13) of the substrate body 11. Further, an exposure mask (not shown) on which a predetermined mask pattern is formed is disposed on the plating resist material. Then, the plating resist material is exposed through an exposure mask, and the exposed plating resist material is developed to form a plating resist. Next, electrolytic copper plating is performed to form a plating layer that becomes the copper plating layer 54. In addition, electrolytic copper plating is performed in the state which set time so that it might become predetermined | prescribed thickness, the current density at this time is 1-4 A / m < ² >, and temperature is 20-30 degreeC. Further, etching is performed after removing the plating resist. As a result, a laminate including the titanium sputter layer 51, the molybdenum sputter layer 52, the copper sputter layer 53, and the copper plating layer 54 is formed (see FIG. 7). Next, electrolytic nickel plating is performed to form a nickel plating layer 55 that covers the copper plating layer 54 (see FIG. 8). In addition, electrolytic nickel plating is performed in a state in which time is set so as to have a predetermined thickness. At this time, the current density is 0.1 to 2.0 A / m ² , and the temperature is 50 to 70 ° C. Further, electrolytic gold plating is performed to form a gold plating layer 56 that covers the nickel plating layer 55 (see FIG. 9). The electrolytic gold plating is performed in a state where the time is set so as to have a predetermined thickness. At this time, the current density is 0.2 to 1.0 A / m ² and the temperature is 50 to 70 ° C. As a result, the IC inspection apparatus substrate 10 including the plurality of main surface side terminals 21 and the plurality of back surface side terminals 22 is completed.

従って、本実施形態によれば以下の効果を得ることができる。 Therefore, according to the present embodiment, the following effects can be obtained.

（１）本実施形態のＩＣ検査装置用基板１０では、主面側端子２１の最外層に導電金属製プローブ６１よりも柔らかい金めっき層５６が存在するため、導電金属製プローブ６１が繰り返し当接した際に金めっき層５６にダレ（図１１のダレ１０８参照）が生じやすい。しかも、複数の主面側端子２１の端子間距離が２５μｍであるため、生じたダレが隣接する主面側端子２１に接触してショートしやすい。そこで本実施形態では、金めっき層５６の厚さを従来よりも薄く設定している（１．０μｍ程度）ため、導電金属製プローブ６１が繰り返し当接した際に金めっき層５６に発生するダレの量を低減できる。また銅めっき層５４も、導電金属製プローブ６１より柔らかいため、導電金属製プローブ６１が繰り返し当接した際にダレにつながる変形が生じる可能性がある。そこで本実施形態では、銅めっき層５４の厚さを従来よりも薄く設定している（８．１２μｍ）ため、銅めっき層５４の変形を防止できる。その結果、ダレが隣接する主面側端子２１に接触することに起因したショートを防止できるため、ＩＣ検査装置用基板１０やＩＣ検査用治具（導電金属製プローブ６１）が破損しにくくなる。よって、ＩＣ検査装置用基板１０やＩＣ検査用治具（導電金属製プローブ６１）の長寿命化が可能となる。 (1) In the IC inspection device substrate 10 of the present embodiment, since the gold plating layer 56 that is softer than the conductive metal probe 61 exists in the outermost layer of the main surface side terminal 21, the conductive metal probe 61 repeatedly contacts. When this occurs, sagging (see sagging 108 in FIG. 11) is likely to occur in the gold plating layer 56. In addition, since the distance between the terminals of the plurality of main surface side terminals 21 is 25 μm, the generated sag is likely to contact the adjacent main surface side terminals 21 and cause a short circuit. Therefore, in this embodiment, since the thickness of the gold plating layer 56 is set to be thinner than that of the conventional one (about 1.0 μm), the sagging that occurs in the gold plating layer 56 when the conductive metal probe 61 repeatedly abuts. Can be reduced. Further, since the copper plating layer 54 is also softer than the conductive metal probe 61, there is a possibility that deformation that leads to sagging occurs when the conductive metal probe 61 repeatedly contacts. Therefore, in this embodiment, since the thickness of the copper plating layer 54 is set to be thinner than the conventional one (8.12 μm), the deformation of the copper plating layer 54 can be prevented. As a result, a short circuit due to contact of the sagging with the adjacent main surface side terminal 21 can be prevented, so that the IC inspection device substrate 10 and the IC inspection jig (conductive metal probe 61) are not easily damaged. Therefore, the lifetime of the IC inspection device substrate 10 and the IC inspection jig (conductive metal probe 61) can be extended.

（２）また本実施形態では、主面側端子２１の最外層にある金めっき層５６を、薄くなり過ぎない程度（１．０μｍ程度）に形成している。このため、導電金属製プローブ６１が主面側端子２１に当接した際に金めっき層５６が剥れにくくなり、主面側端子２１の耐久性が向上する。 (2) Moreover, in this embodiment, the gold plating layer 56 which is the outermost layer of the main surface side terminal 21 is formed so as not to be too thin (about 1.0 μm). For this reason, when the conductive metal probe 61 comes into contact with the main surface side terminal 21, the gold plating layer 56 is hardly peeled off, and the durability of the main surface side terminal 21 is improved.

なお、本発明の実施形態は以下のように変更してもよい。 In addition, you may change embodiment of this invention as follows.

・上記実施形態では、基板本体１１の裏面１３に主面側端子２１と同じ層構造を有する裏面側端子２２が形成されていたが、裏面側端子２２は主面側端子２１とは異なる層構造であってもよい。また、裏面側端子２２は省略されていてもよい。 In the above embodiment, the back surface side terminal 22 having the same layer structure as the main surface side terminal 21 is formed on the back surface 13 of the substrate body 11, but the back surface side terminal 22 is different in layer structure from the main surface side terminal 21. It may be. Further, the back side terminal 22 may be omitted.

・上記実施形態では、設計容易性の観点から、主面側端子２１及び裏面側端子２２の形状を平面視円形状としたが、それ以外の形状（例えば平面視長方形状、平面視正方形状、平面視六角形状、平面視楕円形状など）にすることも許容される。 In the above embodiment, from the viewpoint of ease of design, the shape of the main surface side terminal 21 and the back surface side terminal 22 is a circular shape in plan view, but other shapes (for example, a rectangular shape in plan view, a square shape in plan view, Hexagonal shape in plan view, elliptical shape in plan view, etc.) are also acceptable.

次に、前述した実施形態によって把握される技術的思想を以下に列挙する。 Next, the technical ideas grasped by the embodiment described above are listed below.

（１）主面及び裏面を有する絶縁性の基板本体と、前記基板本体の主面上に配置され、複数の導電金属製プローブが繰り返し当接しうる複数の主面側端子と、前記基板本体の裏面上に配置された複数の裏面側端子と、前記基板本体に設けられ、前記複数の主面側端子と前記複数の裏面側端子とを電気的に接続する複数のビア導体とを備えたＩＣ検査装置用基板において、前記複数の主面側端子の端子間距離が５０μｍ以下であり、前記複数の主面側端子が、前記主面上に形成された１層以上の下地金属層と、前記下地金属層上に形成された厚さ１０μｍ以下の銅めっき層と、前記銅めっき層を被覆するニッケルめっき層と、前記ニッケルめっき層を被覆する厚さ１．５μｍ以下の金めっき層とを含んで構成されていることを特徴とするＩＣ検査装置用基板。 (1) An insulative substrate body having a main surface and a back surface, a plurality of main surface side terminals arranged on the main surface of the substrate body and capable of repeatedly contacting a plurality of conductive metal probes, and the substrate body IC provided with a plurality of backside terminals disposed on the backside and a plurality of via conductors provided on the substrate body and electrically connecting the plurality of main surface side terminals and the plurality of backside terminals. In the inspection apparatus substrate, a distance between the terminals of the plurality of main surface side terminals is 50 μm or less, and the plurality of main surface side terminals are formed of one or more base metal layers formed on the main surface; A copper plating layer having a thickness of 10 μm or less formed on the base metal layer, a nickel plating layer covering the copper plating layer, and a gold plating layer having a thickness of 1.5 μm or less covering the nickel plating layer IC inspection characterized by comprising置用 board.

（２）主面及び裏面を有する絶縁性の基板本体と、前記基板本体の主面上に配置され、複数の導電金属製プローブが繰り返し当接しうる複数の主面側端子と、前記基板本体の裏面上に配置された複数の裏面側端子と、前記基板本体に設けられ、前記複数の主面側端子と前記複数の裏面側端子とを電気的に接続する複数のビア導体とを備えたＩＣ検査装置用基板において、前記複数の主面側端子の端子間距離が５０μｍ以下であり、前記複数の主面側端子が、前記主面上に形成された下地金属層と、前記下地金属層上に形成された厚さ１０μｍ以下の銅層と、前記銅層を被覆するニッケル層と、前記ニッケル層を被覆する厚さ１．５μｍ以下の金層とを含んで構成されており、前記下地金属層は、異なる種類の金属層が積層してなり、トータル厚さが１μｍ以下のスパッタ層であることを特徴とするＩＣ検査装置用基板。 (2) an insulative substrate body having a main surface and a back surface, a plurality of main surface side terminals arranged on the main surface of the substrate body and capable of repeatedly contacting a plurality of conductive metal probes; IC provided with a plurality of backside terminals disposed on the backside and a plurality of via conductors provided on the substrate body and electrically connecting the plurality of main surface side terminals and the plurality of backside terminals. In the inspection apparatus substrate, the distance between the terminals of the plurality of main surface side terminals is 50 μm or less, and the plurality of main surface side terminals are formed on the main surface and on the base metal layer A copper layer having a thickness of 10 μm or less, a nickel layer covering the copper layer, and a gold layer having a thickness of 1.5 μm or less covering the nickel layer, The layer consists of different types of metal layers, and the total thickness Substrate for IC test apparatus characterized by but is less sputtered layer 1 [mu] m.

（３）主面及び裏面を有する絶縁性の基板本体と、前記基板本体の主面上に配置され、複数の導電金属製プローブが繰り返し当接しうる複数の主面側端子と、前記基板本体の裏面上に配置された複数の裏面側端子と、前記基板本体に設けられ、前記複数の主面側端子と前記複数の裏面側端子とを電気的に接続する複数のビア導体とを備えたＩＣ検査装置用基板において、前記複数の主面側端子の端子間距離が５０μｍ以下であり、前記複数の主面側端子が、前記主面上に形成されたチタンスパッタ層と、前記チタンスパッタ層上に形成されたモリブデンスパッタ層と、前記モリブデンスパッタ層上に形成された銅スパッタ層と、前記銅スパッタ層上に形成された厚さ１０μｍ以下の銅めっき層と、前記銅めっき層を被覆するニッケルめっき層と、前記ニッケルめっき層を被覆する厚さ１．５μｍ以下の金めっき層とを含んで構成されていることを特徴とするＩＣ検査装置用基板。 (3) an insulative substrate body having a main surface and a back surface, a plurality of main surface side terminals arranged on the main surface of the substrate body and capable of repeatedly contacting a plurality of conductive metal probes; IC provided with a plurality of backside terminals disposed on the backside and a plurality of via conductors provided on the substrate body and electrically connecting the plurality of main surface side terminals and the plurality of backside terminals. In the inspection apparatus substrate, a distance between terminals of the plurality of main surface side terminals is 50 μm or less, and the plurality of main surface side terminals are formed on the main surface, and on the titanium sputter layer. A sputtered molybdenum layer, a sputtered copper layer formed on the sputtered molybdenum layer, a copper plated layer of 10 μm or less formed on the sputtered copper layer, and nickel covering the copper plated layer With plating layer A substrate for an IC inspection device, comprising a gold plating layer having a thickness of 1.5 μm or less that covers the nickel plating layer.

本発明を具体化した一実施形態のＩＣ検査装置用基板を示す概略裏面図。1 is a schematic back view showing a substrate for an IC inspection apparatus according to an embodiment embodying the present invention. ＩＣ検査装置用基板を示す概略主面図。The schematic principal surface figure which shows the board | substrate for IC inspection apparatuses. ＩＣ検査装置用基板を示す概略断面図。The schematic sectional drawing which shows the board | substrate for IC inspection apparatuses. ＩＣ検査装置用基板を示す要部拡大断面図。The principal part expanded sectional view which shows the board | substrate for IC inspection apparatuses. ＩＣ検査装置用基板の製造方法を説明するための概略断面図。The schematic sectional drawing for demonstrating the manufacturing method of the board | substrate for IC test | inspection apparatuses. ＩＣ検査装置用基板の製造方法を説明するための概略断面図。The schematic sectional drawing for demonstrating the manufacturing method of the board | substrate for IC test | inspection apparatuses. ＩＣ検査装置用基板の製造方法を示す要部拡大断面図。The principal part expanded sectional view which shows the manufacturing method of the board | substrate for IC inspection apparatuses. ＩＣ検査装置用基板の製造方法を示す要部拡大断面図。The principal part expanded sectional view which shows the manufacturing method of the board | substrate for IC inspection apparatuses. ＩＣ検査装置用基板の製造方法を示す要部拡大断面図。The principal part expanded sectional view which shows the manufacturing method of the board | substrate for IC inspection apparatuses. 従来技術におけるＩＣ検査装置用基板を示す要部拡大断面図。The principal part expanded sectional view which shows the board | substrate for IC inspection apparatuses in a prior art. 従来技術の問題点を示す要部拡大断面図。The principal part expanded sectional view which shows the problem of a prior art.

符号の説明Explanation of symbols

１０…ＩＣ検査装置用基板
１１…基板本体
１２…主面
１３…裏面
２１…主面側端子
２２…裏面側端子
４２…ビア導体
５０…下地金属層
５１…金属層としてのチタンスパッタ層
５２…金属層としてのモリブデンスパッタ層
５３…金属層としての銅スパッタ層
５４…銅層としての銅めっき層
５５…ニッケル層としてのニッケルめっき層
５６…金層としての金めっき層
６１…導電金属製プローブ DESCRIPTION OF SYMBOLS 10 ... Board | substrate 11 for IC inspection apparatus ... Board | substrate main body 12 ... Main surface 13 ... Back surface 21 ... Main surface side terminal 22 ... Back surface side terminal 42 ... Via conductor 50 ... Underlayer metal layer 51 ... Titanium sputter layer 52 as a metal layer ... Metal Sputtered molybdenum layer 53 as a layer ... Sputtered copper layer 54 as a metal layer ... Copper plated layer 55 as a copper layer ... Nickel plated layer 56 as a nickel layer ... Gold plated layer 61 as a gold layer ... Conductive metal probe

Claims

主面及び裏面を有する絶縁性の基板本体と、前記基板本体の主面上に配置され、複数の導電金属製プローブが繰り返し当接しうる複数の主面側端子と、前記基板本体の裏面上に配置された複数の裏面側端子と、前記基板本体に設けられ、前記複数の主面側端子と前記複数の裏面側端子とを電気的に接続する複数のビア導体とを備えたＩＣ検査装置用基板において、
前記複数の主面側端子の端子間距離が５０μｍ以下であり、
前記複数の主面側端子が、前記主面上に形成された下地金属層と、前記下地金属層上に形成された厚さ１０μｍ以下の銅層と、前記銅層を被覆するニッケル層と、前記ニッケル層を被覆する厚さ１．５μｍ以下の金層とを含んで構成されている
ことを特徴とするＩＣ検査装置用基板。 An insulating substrate body having a main surface and a back surface, a plurality of main surface side terminals arranged on the main surface of the substrate body and capable of repeatedly contacting a plurality of conductive metal probes, and a back surface of the substrate body For IC inspection apparatus comprising a plurality of rear surface side terminals arranged and a plurality of via conductors provided on the substrate body and electrically connecting the plurality of main surface side terminals and the plurality of back surface side terminals. In the substrate,
The distance between the terminals of the plurality of main surface side terminals is 50 μm or less,
The plurality of main surface side terminals are a base metal layer formed on the main surface, a copper layer having a thickness of 10 μm or less formed on the base metal layer, a nickel layer covering the copper layer, An IC inspection apparatus substrate comprising a gold layer having a thickness of 1.5 μm or less that covers the nickel layer.

前記複数の主面側端子は、最大径が１５０μｍ以下かつ中心間距離が２００μｍ以下であることを特徴とする請求項１に記載のＩＣ検査装置用基板。 2. The substrate for an IC inspection apparatus according to claim 1, wherein the plurality of main surface side terminals have a maximum diameter of 150 μm or less and a center-to-center distance of 200 μm or less.

前記銅層の厚さは５μｍ以上１０μｍ以下であり、前記金層の厚さは０．０３μｍ以上１．５μｍ以下であることを特徴とする請求項１または２に記載のＩＣ検査装置用基板。 3. The substrate for an IC inspection device according to claim 1, wherein the copper layer has a thickness of 5 μm to 10 μm, and the gold layer has a thickness of 0.03 μm to 1.5 μm.

前記下地金属層は、異なる種類の金属層が積層してなり、厚さが１μｍ以下であることを特徴とする請求項１乃至３のいずれか１項に記載のＩＣ検査装置用基板。 The substrate for an IC inspection apparatus according to any one of claims 1 to 3, wherein the base metal layer is formed by stacking different kinds of metal layers and has a thickness of 1 µm or less.

前記基板本体はセラミック材料を用いて構成されていることを特徴とする請求項１乃至４のいずれか１項に記載のＩＣ検査装置用基板。 The substrate for an IC inspection apparatus according to claim 1, wherein the substrate body is configured using a ceramic material.