JP2008091667A

JP2008091667A - Method of treating substrate

Info

Publication number: JP2008091667A
Application number: JP2006271593A
Authority: JP
Inventors: Akito Hirano; 晃人平野
Original assignee: Hitachi Kokusai Electric Inc
Current assignee: Hitachi Kokusai Electric Inc
Priority date: 2006-10-03
Filing date: 2006-10-03
Publication date: 2008-04-17

Abstract

<P>PROBLEM TO BE SOLVED: To prevent a metal film from being oxidized when a photoresist is ashed. <P>SOLUTION: In the ashing step of removing a photoresist 63 for use in the etching of the portion other than a lower electrode 62A of a titanium nitride film 62 using MMT equipment, a wafer 1 is transferred onto a susceptor 21. Then, the wafer 1 is heated to a predetermined temperature in a range from a room temperature to 90°C. Mixed gas of hydrogen gas and oxygen gas is controlled for supply so that a flow fraction becomes two or more. High frequency power is applied to a cylindrical electrode 15 via a matching box 18 from a high frequency power supply 17. Magnetron discharge occurs in cylindrical magnets 19 and 19, an electric charge is trapped in a space over the wafer 1, and high-density plasma is formed in a plasma forming region 16. Since the ashing of a photoresist caused by the oxidizing action of oxygen and the prevention of the oxidation of the titanium nitride film caused by the reduction action of hydrogen act simultaneously, it is possible to remove the photoresist, preventing the oxidation of the titanium nitride film. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、基板処理方法に関し、例えば、半導体素子を含む半導体集積回路装置の一例であるＤＲＡＭ（Dynamic Random Access Memory）の製造方法におけるスタック型キャパシタの形成工程に利用して有効な基板処理方法に関する。 The present invention relates to a substrate processing method, for example, a substrate processing method effective for use in a stacked capacitor forming process in a DRAM (Dynamic Random Access Memory) manufacturing method which is an example of a semiconductor integrated circuit device including a semiconductor element. .

ＤＲＡＭの高集積化に伴って、セル面積に対して所期のキャパシタ面積を確保するために、アスペクト比の高いステップ構造またはトレンチ構造を使用したスタック型キャパシタが開発されている。
ＤＲＡＭの製造方法におけるスタック型キャパシタを形成する工程においては、下部電極となる窒化チタン（ＴｉＮ）膜が表面に被着された溝内にフォトレジストを埋め込み、このフォトレジストをマスクにして窒化チタン膜をエッチングした後に、このフォトレジストを酸素プラズマによってアッシングすることが実施される。 As DRAM is highly integrated, a stack type capacitor using a step structure or a trench structure with a high aspect ratio has been developed to secure a desired capacitor area with respect to a cell area.
In the process of forming a stacked capacitor in a DRAM manufacturing method, a photoresist is embedded in a groove in which a titanium nitride (TiN) film to be a lower electrode is deposited on the surface, and the titanium nitride film is formed using this photoresist as a mask. After etching, the photoresist is ashed with oxygen plasma.

しかしながら、前記したＤＲＡＭの製造方法におけるスタック型キャパシタ形成工程においては、フォトレジストを酸素プラズマによってアッシングする際に、下部電極となる窒化チタン膜の表面が酸化されてしまうために、下部電極の抵抗値が著しく高くなり、ＤＲＡＭの高速作動や消費電力を悪化させる原因となるという問題点がある。 However, in the stacked capacitor forming step in the above-described DRAM manufacturing method, when the photoresist is ashed with oxygen plasma, the surface of the titanium nitride film serving as the lower electrode is oxidized, so that the resistance value of the lower electrode is reduced. However, there is a problem that the high speed operation and power consumption of the DRAM are deteriorated.

本発明の目的は、フォトレジストをアッシングする際に、下部電極になる金属膜が酸化されるのを防止することができる基板処理方法を提供することにある。 An object of the present invention is to provide a substrate processing method capable of preventing a metal film that becomes a lower electrode from being oxidized when ashing a photoresist.

前記した課題を解決するための手段のうち代表的なものは、次の通りである。
（１）基板の表面に金属膜を被着するステップと、
前記金属膜をフォトレジストによって被覆するステップと、
前記フォトレジストをマスクにして前記金属膜の一部を除去するステップと、
前記フォトレジストを水素ガスと酸素ガスとの混合ガスを使用したプラズマ処理によって除去するステップと、
を備えている基板処理方法。
（２）前記水素ガスと前記酸素ガスの比（水素ガス／酸素ガス）が、２以上に設定されることを特徴とする前記（１）の基板処理方法。
（３）前記フォトレジストを除去するステップにおいて、前記基板が２５℃〜９０℃に加熱されることを特徴とする基板処理方法。 Typical means for solving the above-described problems are as follows.
(1) depositing a metal film on the surface of the substrate;
Coating the metal film with a photoresist;
Removing a portion of the metal film using the photoresist as a mask;
Removing the photoresist by plasma treatment using a mixed gas of hydrogen gas and oxygen gas;
A substrate processing method comprising:
(2) The substrate processing method according to (1), wherein a ratio of the hydrogen gas to the oxygen gas (hydrogen gas / oxygen gas) is set to 2 or more.
(3) The substrate processing method, wherein in the step of removing the photoresist, the substrate is heated to 25 ° C. to 90 ° C.

前記（１）によれば、フォトレジストを除去するステップにおいて、酸素ガスと水素ガスとを混合したプラズマ処理が実施されるために、酸素の酸化作用によるフォトレジストのアッシングと、水素の還元作用による金属膜の酸化防止が同時に作用するため、金属膜の表面が酸化するのを防止することができる。 According to the above (1), in the step of removing the photoresist, since the plasma treatment in which the oxygen gas and the hydrogen gas are mixed is performed, the photoresist ashing due to the oxygen oxidizing action and the hydrogen reducing action are performed. Since the oxidation of the metal film acts simultaneously, it is possible to prevent the surface of the metal film from being oxidized.

以下、本発明の一実施の形態を図面に即して説明する。 Hereinafter, an embodiment of the present invention will be described with reference to the drawings.

図１は本発明の一実施の形態であるＤＲＡＭ製造方法のスタック型キャパシタ形成工程におけるアッシングステップに使用されるＭＭＴ装置を示している。
まず、ＭＭＴ装置を図１について説明する。
ＭＭＴ装置は、電界と磁界とによって高密度プラズマを生成することができる変形マグネトロン型プラズマ源（Modified Magnetron Typed Plasma Source）を用いてウエハ等の基板をプラズマ処理するプラズマ処理装置である。
このＭＭＴ装置においては、気密性を確保した処理室に基板を設置し、シャワープレートを介して反応ガスを処理室に導入し、処理室をある一定の圧力に保ち、放電用電極に高周波電力を供給して電界を形成するとともに磁界をかけてマグネトロン放電を起こす。
そして、放電用電極から放出された電子がドリフトしながらサイクロイド運動を続けて周回することにより、長寿命となって電離生成率を高めるので、高密度プラズマを生成することができる。
このように、ＭＭＴ装置においては、反応ガスを励起分解させて基板表面を酸化または窒化等の拡散処理を施したり、基板表面に薄膜を形成したり、基板表面をエッチングしたりする等、基板へ各種のプラズマ処理を施すことができる。 FIG. 1 shows an MMT apparatus used for an ashing step in a stacked capacitor forming process of a DRAM manufacturing method according to an embodiment of the present invention.
First, the MMT apparatus will be described with reference to FIG.
The MMT apparatus is a plasma processing apparatus that performs plasma processing on a substrate such as a wafer using a modified magnetron type plasma source that can generate high-density plasma by an electric field and a magnetic field.
In this MMT apparatus, a substrate is installed in a processing chamber that ensures airtightness, a reaction gas is introduced into the processing chamber via a shower plate, the processing chamber is maintained at a certain pressure, and high-frequency power is applied to the discharge electrode. A magnetic field is applied and a magnetron discharge is generated by applying a magnetic field.
And since the electron discharge | released from the electrode for discharge continues cycling around a cycloid motion, it becomes long life and an ionization production rate is raised, Therefore A high-density plasma can be produced | generated.
Thus, in the MMT apparatus, the reaction gas is excited and decomposed to subject the substrate surface to diffusion treatment such as oxidation or nitridation, a thin film is formed on the substrate surface, the substrate surface is etched, etc. Various plasma treatments can be performed.

図１に示されたＭＭＴ装置１０は処理容器１１を備えている。処理容器１１は下側容器１２と上側容器１３とによって形成されており、処理室１４を形成している。
下側容器１２はアルミニウムが使用されて碗形状に形成されており、上側容器１３は酸化アルミニウムまたは石英等の非金属材料が使用されてドーム形状に形成されている。上側容器１３は下側容器１２の上に被せられている。 The MMT apparatus 10 shown in FIG. 1 includes a processing container 11. The processing container 11 is formed by a lower container 12 and an upper container 13 and forms a processing chamber 14.
The lower container 12 is formed in a bowl shape using aluminum, and the upper container 13 is formed in a dome shape using a non-metallic material such as aluminum oxide or quartz. The upper container 13 is placed on the lower container 12.

処理容器１１の上側容器１３の外周には、反応ガスを励起させる放電手段としての筒状電極１５が設置されており、筒状電極１５は処理室１４内のプラズマ生成領域１６を囲んでいる。筒状電極１５は筒状、例えば円筒状に形成されている。
筒状電極１５には高周波電力を印加する高周波電源１７が、インピーダンスの整合を行う整合器１８を介して接続されている。 A cylindrical electrode 15 is installed on the outer periphery of the upper vessel 13 of the processing vessel 11 as discharge means for exciting the reaction gas. The cylindrical electrode 15 surrounds the plasma generation region 16 in the processing chamber 14. The cylindrical electrode 15 is formed in a cylindrical shape, for example, a cylindrical shape.
A high-frequency power source 17 that applies high-frequency power is connected to the cylindrical electrode 15 via a matching unit 18 that performs impedance matching.

筒状電極１５の外側表面には磁界形成手段としての筒状磁石１９が上下で一対、筒状電極１５の上端部および下端部の近傍にそれぞれ設置されている。筒状磁石１９は筒状、例えば円筒状の永久磁石によって構成されている。
上下の筒状磁石１９、１９は、処理室１４の半径方向に沿った両端（内周端と外周端）に磁極を持ち、上下の筒状磁石１９、１９の磁極の向きが逆向きに設定されている。したがって、内周部の磁極同士が異極となっており、これにより、筒状電極１５の内周面に沿って円筒軸方向に磁力線を形成するようになっている。 On the outer surface of the cylindrical electrode 15, a pair of cylindrical magnets 19 as magnetic field forming means are installed in the vicinity of the upper and lower ends of the cylindrical electrode 15. The cylindrical magnet 19 is configured by a cylindrical, for example, cylindrical permanent magnet.
The upper and lower cylindrical magnets 19, 19 have magnetic poles at both ends (inner peripheral end and outer peripheral end) along the radial direction of the processing chamber 14, and the magnetic poles of the upper and lower cylindrical magnets 19, 19 are set in opposite directions. Has been. Therefore, the magnetic poles in the inner peripheral portion are different from each other, and thereby magnetic field lines are formed in the cylindrical axial direction along the inner peripheral surface of the cylindrical electrode 15.

筒状電極１５および筒状磁石１９の周囲には、筒状電極１５および筒状磁石１９によって形成された電界や磁界を遮蔽する遮蔽板２０が設けられている。
遮蔽板２０は筒状電極１５および筒状磁石１９によって形成された電界や磁界が外部環境や他の基板処理装置等に悪影響を及ぼさないようになっている。 A shielding plate 20 is provided around the cylindrical electrode 15 and the cylindrical magnet 19 to shield an electric field and a magnetic field formed by the cylindrical electrode 15 and the cylindrical magnet 19.
The shielding plate 20 is configured so that the electric field and magnetic field formed by the cylindrical electrode 15 and the cylindrical magnet 19 do not adversely affect the external environment, other substrate processing apparatuses, and the like.

処理室１４の底側中央には、基板であるウエハ１を保持するための基板保持具（基板保持手段）としてのサセプタ２１が配置されている。サセプタ２１の内部には加熱機構（加熱手段）としてのヒータ（図示せず）が一体的に埋め込まれており、ウエハ１を保持するとともに、加熱することができるように構成されている。すなわち、サセプタ２１はヒータ一体型の基板保持具として構成されている。ヒータは電力が印加されることにより、ウエハ１を７００℃程度にまで加熱することができるように構成されている。
サセプタ２１は例えば窒化アルミニウムやセラミックスまたは石英等の非金属材料によって形成されている。このような非金属材料によってサセプタ２１を形成することにより、処理の際に膜中に取り込まれる金属汚染を低減することができる。 A susceptor 21 serving as a substrate holder (substrate holding means) for holding the wafer 1 as a substrate is disposed at the bottom center of the processing chamber 14. A heater (not shown) as a heating mechanism (heating means) is integrally embedded in the susceptor 21 so that the wafer 1 can be held and heated. That is, the susceptor 21 is configured as a heater-integrated substrate holder. The heater is configured to heat the wafer 1 to about 700 ° C. when electric power is applied.
The susceptor 21 is made of a nonmetallic material such as aluminum nitride, ceramics, or quartz. By forming the susceptor 21 with such a non-metallic material, metal contamination taken into the film during processing can be reduced.

さらに、サセプタ２１の内部には、インピーダンスを変化させるためのインピーダンス用電極（図示せず）が装備されており、インピーダンス用電極がインピーダンス可変機構２２を介して接地されている。
インピーダンス可変機構２２はコイルや可変コンデンサから構成されており、コイルのパターン数や可変コンデンサの容量値を制御することによって、インピーダンス用電極およびサセプタ２１を介してウエハ１の電位を制御することができるようになっている。 Furthermore, an impedance electrode (not shown) for changing the impedance is provided inside the susceptor 21, and the impedance electrode is grounded via the impedance variable mechanism 22.
The impedance variable mechanism 22 includes a coil and a variable capacitor. The potential of the wafer 1 can be controlled via the impedance electrode and the susceptor 21 by controlling the number of coil patterns and the capacitance value of the variable capacitor. It is like that.

サセプタ２１は下側容器１２と絶縁されており、サセプタ２１を昇降させるサセプタ昇降機構（昇降手段）２３が設けられている。
サセプタ２１には貫通孔２１ａが設けられており、下側容器１２の底面上にはウエハ１を突き上げるためのウエハ突き上げピン２４が少なくとも３箇所に設けられている。
そして、貫通孔２１ａおよびウエハ突き上げピン２４は、サセプタ昇降機構２３によってサセプタ２１が下降させられた時には、ウエハ突き上げピン２４がサセプタ２１と非接触な状態で貫通孔２１ａを突き抜けるような位置関係となるように配置されている。 The susceptor 21 is insulated from the lower container 12 and is provided with a susceptor elevating mechanism (elevating means) 23 for elevating and lowering the susceptor 21.
Through holes 21 a are provided in the susceptor 21, and wafer push-up pins 24 for pushing up the wafer 1 are provided on at least three places on the bottom surface of the lower container 12.
The through hole 21a and the wafer push-up pin 24 are in such a positional relationship that when the susceptor 21 is lowered by the susceptor elevating mechanism 23, the wafer push-up pin 24 penetrates the through hole 21a in a non-contact state with the susceptor 21. Are arranged as follows.

下側容器１２の側壁には仕切弁となるゲートバルブ２５が設けられている。
ゲートバルブ２５が開いている時には、図示しない搬送機構（搬送手段）により処理室１４に対してウエハ１を搬入または搬出することができ、また、ゲートバルブ２５が閉まっている時には、処理室１４を気密に閉じることができる。 A gate valve 25 serving as a gate valve is provided on the side wall of the lower container 12.
When the gate valve 25 is open, the wafer 1 can be loaded into or unloaded from the processing chamber 14 by a transfer mechanism (transfer means) (not shown), and when the gate valve 25 is closed, the processing chamber 14 is opened. It can be closed airtight.

処理室１４の上部にはシャワーヘッド２６が設けられている。シャワーヘッド２６はキャップ状の蓋体２７とガス導入口２８とバッファ室２９と開口３０と遮蔽プレート３１とガス吹出口３２とを備えている。バッファ室２９はガス導入口２８より導入されたガスを分散するための分散空間を構成している。 A shower head 26 is provided in the upper part of the processing chamber 14. The shower head 26 includes a cap-shaped lid 27, a gas inlet 28, a buffer chamber 29, an opening 30, a shielding plate 31, and a gas outlet 32. The buffer chamber 29 constitutes a dispersion space for dispersing the gas introduced from the gas introduction port 28.

ガス導入口２８にはガスを供給するガス供給管３３の下流側端が接続されており、ガス供給管３３の上流側端は開閉弁であるバルブ３４および流量制御器であるマスフローコントローラ３５を介して、水素ガスを供給する水素ガス供給装置（図示せず）および酸素ガスを供給する酸素ガス供給装置（図示せず）に接続されている。 The gas inlet 28 is connected to the downstream end of a gas supply pipe 33 for supplying gas. The upstream end of the gas supply pipe 33 is connected to a valve 34 as an on-off valve and a mass flow controller 35 as a flow controller. And a hydrogen gas supply device (not shown) for supplying hydrogen gas and an oxygen gas supply device (not shown) for supplying oxygen gas.

下側容器１２の側壁にはガスを排気するガス排気口３６が設けられており、ガス排気口３６にはガスを排気するガス排気管３７が接続されている。ガス排気管３７は圧力調整器であるＡＰＣ３８、開閉弁であるバルブ３９を介して排気装置である真空ポンプ４０に接続されている。
ガス排気口３６は、シャワーヘッド２６から処理室１４にシャワー状に供給されたガスがウエハ１に接触後にサセプタ２１の周囲から処理室１４の底方向へ流れるように、設定されている。 A gas exhaust port 36 for exhausting gas is provided on the side wall of the lower container 12, and a gas exhaust pipe 37 for exhausting gas is connected to the gas exhaust port 36. The gas exhaust pipe 37 is connected to a vacuum pump 40 which is an exhaust device via an APC 38 which is a pressure regulator and a valve 39 which is an on-off valve.
The gas exhaust port 36 is set so that the gas supplied in a shower form from the shower head 26 to the processing chamber 14 flows from the periphery of the susceptor 21 toward the bottom of the processing chamber 14 after contacting the wafer 1.

ＭＭＴ装置１０は制御部（制御手段）としてのコントローラ４１を備えている。
コントローラ４１はＡＰＣ３８、バルブ３９、真空ポンプ４０を信号線Ａを通じて制御するように構成されている。
コントローラ４１はサセプタ昇降機構２３を信号線Ｂを通じて制御するように構成されている。
コントローラ４１はゲートバルブ２５を信号線Ｃを通じて制御するように構成されている。
コントローラ４１は整合器１８、高周波電源１７を信号線Ｄを通じて制御するように構成されている。
コントローラ４１は、バルブ３４、マスフローコントローラ３５を信号線Ｅを通じて制御するように構成されている。
さらに、コントローラ４１はサセプタに埋め込まれたヒータやインピーダンス可変機構２２を、図示しない信号線を通じて制御するように構成されている。 The MMT apparatus 10 includes a controller 41 as a control unit (control means).
The controller 41 is configured to control the APC 38, the valve 39, and the vacuum pump 40 through the signal line A.
The controller 41 is configured to control the susceptor elevating mechanism 23 through the signal line B.
The controller 41 is configured to control the gate valve 25 through the signal line C.
The controller 41 is configured to control the matching unit 18 and the high-frequency power source 17 through the signal line D.
The controller 41 is configured to control the valve 34 and the mass flow controller 35 through the signal line E.
Further, the controller 41 is configured to control the heater and the impedance variable mechanism 22 embedded in the susceptor through a signal line (not shown).

以下、本発明の一実施の形態であるＤＲＡＭの製造方法におけるスタック型キャパシタ形成工程を図２に即して、前記構成に係るＭＭＴ装置を使用するフォトレジストのアッシングステップを主にして説明する。 Hereinafter, a stack type capacitor forming process in a DRAM manufacturing method according to an embodiment of the present invention will be described mainly with reference to FIG. 2 and a photoresist ashing step using the MMT apparatus according to the above configuration.

スタック型キャパシタがトレンチ構造の場合には、基板であるシリコンウエハ（以下、ウエハという。）への溝（トレンチ）のエッチング後に、シリコン表面の結晶欠陥修復のために、シリコン表面が熱酸化されて酸化膜が形成される。
その後、溝の底部にエッチングとイオン注入が実施されて拡散層が設けられる。 When the stack type capacitor has a trench structure, the silicon surface is thermally oxidized to repair crystal defects on the silicon surface after etching a groove (trench) into a silicon wafer (hereinafter referred to as a wafer) as a substrate. An oxide film is formed.
Thereafter, etching and ion implantation are performed at the bottom of the groove to provide a diffusion layer.

スタック型キャパシタがステップ構造の場合には、ＴＥＯＳ（テトラエトキシシラン、Ｓｉ（ＯＣ₂Ｈ₅）₄）が使用されて酸化膜が形成された後に、エッチングによりステップ開口およびコンタクトホール開口等が加工される。
その後、コンタクトホールに窒化チタンを埋め込んで、後に形成する下部電極とのコンタクトプラグを形成する。 When the stacked capacitor has a step structure, an oxide film is formed using TEOS (tetraethoxysilane, Si (OC ₂ H ₅ ) ₄ ), and then the step opening and the contact hole opening are processed by etching. The
After that, titanium nitride is buried in the contact hole to form a contact plug with a lower electrode to be formed later.

例えば、図２（ａ）に示されているように、トレンチ構造が形成されたウエハには、下部電極となる窒化チタン膜６２が溝６１内の表面を含めて全面にわたって成膜される。 For example, as shown in FIG. 2A, a titanium nitride film 62 serving as a lower electrode is formed over the entire surface including the surface in the groove 61 on the wafer having the trench structure.

次に、ウエハにはフォトレジスト６３が塗布され、溝６１の内部がフォトレジスト６３によって埋められる。
続いて、図２（ｂ）に示されているように、フォトレジスト６３がＲＩＥ法にて溝６１の内部の所定の深さまでエッチングされる。 Next, a photoresist 63 is applied to the wafer, and the inside of the groove 61 is filled with the photoresist 63.
Subsequently, as shown in FIG. 2B, the photoresist 63 is etched to a predetermined depth inside the groove 61 by the RIE method.

次に、このフォトレジスト６３をマスクにして、窒化チタン膜６２の下部電極６２Ａ以外の部分がエッチングによって、図２（ｃ）に示されているように除去される。
これは、この後のステップにおいて形成される上部電極を形成した際に、開口部でのハングオーバを防止するためである。 Next, using this photoresist 63 as a mask, portions other than the lower electrode 62A of the titanium nitride film 62 are removed by etching as shown in FIG.
This is to prevent hangover at the opening when the upper electrode formed in the subsequent steps is formed.

以上のようにして窒化チタン膜６２の下部電極６２Ａ以外の部分のエッチングに使用されたフォトレジスト６３はＭＭＴ装置を使用したフォトレジストのアッシングステップによって、図２（ｄ）に示されているように除去される。 The photoresist 63 used for etching the portion other than the lower electrode 62A of the titanium nitride film 62 as described above is shown in FIG. 2D by the photoresist ashing step using the MMT apparatus. Removed.

次に、ＭＭＴ装置１０によるフォトレジストのアッシングステップを説明する。 Next, a photoresist ashing step by the MMT apparatus 10 will be described.

フォトレジストのアッシングステップの対象となるウエハ１は、窒化チタン膜のエッチングステップを実施したエッチング装置からＭＭＴ装置１０に工程内搬送装置（図示せず）によって搬送されて来る。
そして、ウエハ１は処理室１４の外部からウエハを搬送する図中省略の搬送機構によって処理室１４に搬入され、サセプタ２１の上に移載される。 The wafer 1 to be subjected to the photoresist ashing step is transferred from the etching apparatus that has performed the titanium nitride film etching step to the MMT apparatus 10 by an in-process transfer device (not shown).
The wafer 1 is loaded into the processing chamber 14 by a transfer mechanism (not shown) that transfers the wafer from the outside of the processing chamber 14, and is transferred onto the susceptor 21.

この搬送作動の詳細は、次の通りである。
サセプタ２１がウエハ搬送位置まで下降すると、ウエハ突き上げピン２４の先端がサセプタ２１の貫通孔２１ａを通過する。これにより、サセプタ２１の表面よりも所定の高さ分だけ、ウエハ突き上げピン２４が突き出された状態となる。
次に、下側容器１２に設けられたゲートバルブ２５が開かれ、図中省略の搬送機構によってウエハ１をウエハ突き上げピン２４の先端に移載する。
搬送機構が処理室１４の外へ退避すると、ゲートバルブ２５が閉じられる。
サセプタ２１がサセプタ昇降機構２３によって上昇されると、サセプタ２１の上面にウエハ１が移載される。
その後に、サセプタ２１はサセプタ昇降機構２３によって、ウエハ１を処理する位置まで上昇される。 The details of this transport operation are as follows.
When the susceptor 21 is lowered to the wafer transfer position, the tip of the wafer push-up pin 24 passes through the through hole 21a of the susceptor 21. As a result, the wafer push-up pins 24 are protruded by a predetermined height from the surface of the susceptor 21.
Next, the gate valve 25 provided in the lower container 12 is opened, and the wafer 1 is transferred to the tip of the wafer push-up pin 24 by a transfer mechanism (not shown).
When the transfer mechanism is retracted out of the processing chamber 14, the gate valve 25 is closed.
When the susceptor 21 is raised by the susceptor elevating mechanism 23, the wafer 1 is transferred onto the upper surface of the susceptor 21.
Thereafter, the susceptor 21 is raised to a position where the wafer 1 is processed by the susceptor elevating mechanism 23.

サセプタ２１に埋め込まれたヒータは予め加熱されており、サセプタ２１に移載されたウエハ１を２５℃〜９０℃の範囲内、望ましくは２５℃から５０℃の範囲内の所定の温度に加熱する。
処理室１４内の圧力は０．１〜１００Ｐａの範囲内の所定の圧力に、真空ポンプ４０およびＡＰＣ３８によって維持される。 The heater embedded in the susceptor 21 is heated in advance, and the wafer 1 transferred to the susceptor 21 is heated to a predetermined temperature within a range of 25 ° C. to 90 ° C., preferably within a range of 25 ° C. to 50 ° C. .
The pressure in the processing chamber 14 is maintained at a predetermined pressure within a range of 0.1 to 100 Pa by the vacuum pump 40 and the APC 38.

ウエハ１の温度が予め設定された所定の処理温度（例えば、５０℃）に達し安定すると、水素ガスと酸素ガスとの混合ガスが処理ガスＧとして、ガス導入口２８から遮蔽プレート３１のガス吹出口３２を介して処理室１４に配置されたウエハ１の上面（処理面）に向けて導入される。
このとき、水素ガスと酸素ガスとの流量比（水素ガス／酸素ガス）が、２以上になるように制御される。
水素ガスと酸素ガスとの流量比を２以上として水素リッチになるように設定した理由は、流量比がこれよりも下がると（酸素ガスの割合が大きくなると）、窒化チタンとフォトレジストとの間で選択酸化することができなくなるからである。
なお、水素ガスの割合が増大すれば、それだけ還元性が高くなるために、窒化チタンの表面への酸化を一層抑制することができるので、好ましい。
しかし、逆に、水素ガスの割合が増大すれば、フォトレジストの酸化レートが低下するために、好ましくない。したがって、酸化レートの低下を許容することができる範囲内であれば、水素ガスと酸素ガスとの流量比は２超とするのが、好ましい。 When the temperature of the wafer 1 reaches and stabilizes a predetermined processing temperature (for example, 50 ° C.) set in advance, a mixed gas of hydrogen gas and oxygen gas is used as the processing gas G, and the gas blowing of the shielding plate 31 from the gas inlet 28. It is introduced through the outlet 32 toward the upper surface (processing surface) of the wafer 1 disposed in the processing chamber 14.
At this time, the flow rate ratio between hydrogen gas and oxygen gas (hydrogen gas / oxygen gas) is controlled to be 2 or more.
The reason why the flow rate ratio between hydrogen gas and oxygen gas is set to 2 or more to be hydrogen-rich is that when the flow rate ratio is lower than this (when the proportion of oxygen gas increases), the titanium nitride and the photoresist are separated. This is because it cannot be selectively oxidized.
Note that it is preferable that the proportion of hydrogen gas is increased, because the reducibility is increased accordingly, so that oxidation of the titanium nitride surface can be further suppressed.
However, conversely, if the proportion of hydrogen gas increases, the oxidation rate of the photoresist decreases, which is not preferable. Therefore, it is preferable that the flow rate ratio between the hydrogen gas and the oxygen gas be more than 2 as long as the reduction in the oxidation rate can be allowed.

他方、高周波電力が筒状電極１５に高周波電源１７から整合器１８を介して印加される。印加する電力は１００〜５００Ｗの範囲内の所定の出力値を投入する。このとき、インピーダンス可変機構２２は予め所望のインピーダンス値となるように制御しておく。
筒状磁石１９、１９の磁界の影響を受けてマグネトロン放電が発生し、ウエハ１の上方空間に電荷をトラップしてプラズマ生成領域１６に高密度プラズマが生成される。 On the other hand, high frequency power is applied from the high frequency power supply 17 to the cylindrical electrode 15 via the matching unit 18. As the applied power, a predetermined output value in the range of 100 to 500 W is input. At this time, the impedance variable mechanism 22 is controlled in advance to have a desired impedance value.
Magnetron discharge is generated under the influence of the magnetic field of the cylindrical magnets 19, 19, and charges are trapped in the upper space of the wafer 1 to generate high-density plasma in the plasma generation region 16.

処理室１４内へ処理ガスＧとして導入された水素ガスおよび酸素ガスはプラズマ生成領域１６において乖離し、ＨおよびＯＨ等を生成する。
ＯＨはフォトレジストおよび窒化チタンに作用してそれぞれを酸化する。
Ｈは窒化チタンに対して還元性を持つために、酸化された窒化チタン面を効果的に還元する。Ｈはフォトレジストに対しては還元する力が弱いために、フォトレジストは殆ど還元されない。
その結果として、フォトレジストは酸化されるが、窒化チタンは酸化されない。つまり、フォトレジストが選択的に酸化される。 Hydrogen gas and oxygen gas introduced into the processing chamber 14 as the processing gas G are separated in the plasma generation region 16 to generate H, OH, and the like.
OH acts on the photoresist and titanium nitride to oxidize each.
Since H has a reducibility with respect to titanium nitride, it effectively reduces the oxidized titanium nitride surface. Since H has a weak reducing power against the photoresist, the photoresist is hardly reduced.
As a result, the photoresist is oxidized, but the titanium nitride is not oxidized. That is, the photoresist is selectively oxidized.

ところで、フォトレジストをアッシングする際に、ウエハ１を９０℃超に加熱した場合には、フォトレジストが変質、例えば、硬化する現象が起こる。
フォトレジストが硬化すると、所謂ポッピング現象（フォトレジストの表面が硬化し、熱によってフォトレジストが破裂してしまう現象）が起こり、フォトレジスト成分がウエハや処理室等の表面に付着したりするために、パーティクルの発生の要因になる。
したがって、ウエハ１の温度は２５℃から９０℃までとすることが好ましく、特に、室温から５０℃までとすることが望ましい。 By the way, when ashing the photoresist, if the wafer 1 is heated to over 90 ° C., a phenomenon occurs in which the photoresist is altered, for example, hardened.
When the photoresist is cured, a so-called popping phenomenon (a phenomenon in which the surface of the photoresist is cured and the photoresist bursts due to heat) occurs, and the photoresist component adheres to the surface of a wafer or a processing chamber. It becomes a cause of generation of particles.
Therefore, the temperature of the wafer 1 is preferably 25 ° C. to 90 ° C., and particularly preferably room temperature to 50 ° C.

また、インピーダンス可変機構２２によってインピーダンス値を制御することにより、サセプタ２１上のウエハ１へ突入するイオンエネルギーを制御することができるので、アッシング効率を最適化することができる。 Further, by controlling the impedance value by the variable impedance mechanism 22, the ion energy that enters the wafer 1 on the susceptor 21 can be controlled, so that the ashing efficiency can be optimized.

予め設定された処理時間が経過すると、バルブ３４が閉じられてガス吹出口３２からの水素ガスおよび酸素ガスの供給が停止されるとともに、筒状電極１５への高周波電力の印加が停止される。 When a preset processing time elapses, the valve 34 is closed, supply of hydrogen gas and oxygen gas from the gas outlet 32 is stopped, and application of high-frequency power to the cylindrical electrode 15 is stopped.

次いで、処理室１４内の圧力が搬送機構の設置室である真空搬送室（図示せず）と同圧化された後に、処理済みのウエハ１は前述したウエハ搬入時と逆の手順で処理室１４外へ搬送される。 Next, after the pressure in the processing chamber 14 is made the same as that of a vacuum transfer chamber (not shown), which is a chamber where the transfer mechanism is installed, the processed wafer 1 is processed in the reverse order of the above-described wafer loading. 14 is conveyed outside.

以上のようにしてフォトレジストを除去されたウエハに対しては、その後、キャパシタ形成ステップおよび上部電極形成ステップが順に実施されることにより、図２（ｅ）に示されているように、キャパシタ６４および上部電極６５が形成される。 The wafer from which the photoresist has been removed as described above is then subjected to a capacitor formation step and an upper electrode formation step in order, thereby forming the capacitor 64 as shown in FIG. And the upper electrode 65 is formed.

前記実施の形態によれば、次の効果が得られる。 According to the embodiment, the following effects can be obtained.

1) 窒化チタン膜上のフォトレジストを除去する際に、水素ガスと酸素ガスとを混合した混合ガスによってプラズマ処理を実施することにより、酸素の酸化作用によるフォトレジストのアッシングと、水素の還元作用による窒化チタン膜の酸化防止を同時に作用させることができるので、窒化チタン膜の表面が酸化するのを防止することができる。 1) When removing the photoresist on the titanium nitride film, plasma treatment is performed with a mixed gas of hydrogen gas and oxygen gas, thereby ashing the photoresist by oxidizing oxygen and reducing hydrogen. Since the oxidation prevention of the titanium nitride film can be caused to act simultaneously, it is possible to prevent the surface of the titanium nitride film from being oxidized.

2) 窒化チタン膜の表面が酸化するのを防止することにより、下部電極の抵抗値が著しく高くなるのを防止することができるので、ＤＲＡＭの高速作動や消費電力を悪化するのを防止することができる。 2) By preventing the surface of the titanium nitride film from being oxidized, it is possible to prevent the resistance value of the lower electrode from becoming extremely high, so that it is possible to prevent high-speed operation of the DRAM and deterioration of power consumption. Can do.

3) 水素ガスと酸素ガスとの流量比を２以上に設定することにより、フォトレジストが窒化チタンよりも酸化し易くなるために、フォトレジストだけを確実に酸化して除去することができる。 3) By setting the flow rate ratio of hydrogen gas and oxygen gas to 2 or more, the photoresist is more easily oxidized than titanium nitride, so that only the photoresist can be reliably oxidized and removed.

4) ＭＭＴ装置は水素ガスと酸素ガスとの流量比を上げても（水素ガスの割合を増やしても）、酸化レートが低下しないという優れた特性を有するので、窒化チタンのエッチングに使用したフォトレジストをアッシングするに際して、水素ガスと酸素ガスとの流量比が２以上になるように制御することにより、フォトレジストだけを確実に酸化して除去することができる。 4) The MMT device has excellent characteristics that the oxidation rate does not decrease even if the flow rate ratio of hydrogen gas to oxygen gas is increased (even if the ratio of hydrogen gas is increased). When ashing the resist, by controlling the flow rate ratio of hydrogen gas to oxygen gas to be 2 or more, only the photoresist can be reliably oxidized and removed.

5) フォトレジストをアッシングする際に、ウエハを室温から９０℃までの所定の温度に設定することにより、フォトレジストのポッピング現象の発生を防止することができるので、フォトレジスト成分がウエハや処理室等の表面に付着したりすることによるパーティクルの発生を防止することができる。 5) When ashing the photoresist, by setting the wafer to a predetermined temperature from room temperature to 90 ° C., it is possible to prevent the occurrence of the photoresist popping phenomenon. It is possible to prevent the generation of particles due to adhesion to the surface of the like.

6) インピーダンス可変機構によってインピーダンス値を制御することにより、サセプタ上のウエハへ突入するイオンエネルギーを制御することができるので、アッシング効率を最適化することができる。 6) By controlling the impedance value by the variable impedance mechanism, the ion energy entering the wafer on the susceptor can be controlled, so that the ashing efficiency can be optimized.

なお、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々に変更が可能であることはいうまでもない。 Needless to say, the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the scope of the invention.

例えば、ＭＭＴ装置を使用して本発明を実施するように構成するに限らず、他のプラズマ処理装置を使用して本発明を実施するように構成してもよい。 For example, the present invention is not limited to be implemented using an MMT apparatus, and may be configured to be implemented using another plasma processing apparatus.

金属膜は窒化チタンに限らず、タングステン等の金属膜であってもよい。 The metal film is not limited to titanium nitride, and may be a metal film such as tungsten.

ＤＲＡＭの製造方法におけるスタック型キャパシタ形成工程に適用するに限らず、本発明は、ＤＲＡＭの製造方法における通常のキャパシタ形成工程に適用してもよいし、フラッシュメモリーの製造方法におけるキャパシタ形成工程等に適用してもよい。
すなわち、本発明は、金属膜を被覆したフォトレジストを除去する基板処理方法全般に適用することができる。 The present invention is not limited to the stack type capacitor forming step in the DRAM manufacturing method, and the present invention may be applied to a normal capacitor forming step in the DRAM manufacturing method, or a capacitor forming step in the flash memory manufacturing method. You may apply.
That is, the present invention can be applied to all substrate processing methods for removing a photoresist coated with a metal film.

本発明の一実施の形態であるＤＲＡＭの製造方法におけるスタック型キャパシタ形成工程に使用されるＭＭＴ装置を示す概略構成図である。It is a schematic block diagram which shows the MMT apparatus used for the stack type capacitor formation process in the manufacturing method of DRAM which is one embodiment of this invention. 本発明の一実施の形態であるＤＲＡＭの製造方法におけるスタック型キャパシタ形成工程を示す主要部の各断面図である。It is each sectional drawing of the principal part which shows the stack type capacitor formation process in the manufacturing method of DRAM which is one embodiment of this invention.

符号の説明Explanation of symbols

１…ウエハ、１０…ＭＭＴ装置（基板処理装置）、１１…処理容器、１２…下側容器、１３…上側容器、１４…処理室、１５…筒状電極、１６…プラズマ生成領域、１７…高周波電源、１８…整合器、１９…筒状磁石、２０…遮蔽板、２１…サセプタ、２１ａ…貫通孔、２２…インピーダンス可変機構、２３…サセプタ昇降機構、２４…ウエハ突き上げピン、２５…ゲートバルブ、２６…シャワーヘッド、２７…キャップ状の蓋体、２８…ガス導入口、２９…バッファ室、３０…開口、３１…遮蔽プレート、３２…ガス吹出口、３３…ガス供給管、３４…バルブ、３５…マスフローコントローラ、３６…ガス排気口、３７…ガス排気管、３８…ＡＰＣ、３９…バルブ、４０…真空ポンプ、４１…コントローラ、６１…溝、６２…窒化チタン膜、６２Ａ…下部電極、６３…フォトレジスト、６４…キャパシタ、６５…上部電極。 DESCRIPTION OF SYMBOLS 1 ... Wafer, 10 ... MMT apparatus (substrate processing apparatus), 11 ... Processing container, 12 ... Lower container, 13 ... Upper container, 14 ... Processing chamber, 15 ... Cylindrical electrode, 16 ... Plasma generating area, 17 ... High frequency Power supply, 18 ... matching unit, 19 ... cylindrical magnet, 20 ... shielding plate, 21 ... susceptor, 21a ... through hole, 22 ... impedance variable mechanism, 23 ... susceptor lifting mechanism, 24 ... wafer push-up pin, 25 ... gate valve, 26 ... Shower head, 27 ... Cap-shaped lid, 28 ... Gas inlet, 29 ... Buffer chamber, 30 ... Opening, 31 ... Shield plate, 32 ... Gas outlet, 33 ... Gas supply pipe, 34 ... Valve, 35 ... Mass flow controller, 36 ... Gas exhaust port, 37 ... Gas exhaust pipe, 38 ... APC, 39 ... Valve, 40 ... Vacuum pump, 41 ... Controller, 61 ... Groove, 62 ... Titanium nitride film 62A ... lower electrode, 63 ... photoresist, 64 ... capacitor, 65 ... upper electrode.

Claims

基板の表面に金属膜を被着するステップと、
前記金属膜をフォトレジストによって被覆するステップと、
前記フォトレジストをマスクにして前記金属膜の一部を除去するステップと、
前記フォトレジストを水素ガスと酸素ガスとの混合ガスを使用したプラズマ処理によって除去するステップと、
を備えている基板処理方法。 Depositing a metal film on the surface of the substrate;
Coating the metal film with a photoresist;
Removing a portion of the metal film using the photoresist as a mask;
Removing the photoresist by plasma treatment using a mixed gas of hydrogen gas and oxygen gas;
A substrate processing method comprising: