JP2009152233A - Semiconductor fabrication equipment - Google Patents

Semiconductor fabrication equipment Download PDF

Info

Publication number
JP2009152233A
JP2009152233A JP2007326172A JP2007326172A JP2009152233A JP 2009152233 A JP2009152233 A JP 2009152233A JP 2007326172 A JP2007326172 A JP 2007326172A JP 2007326172 A JP2007326172 A JP 2007326172A JP 2009152233 A JP2009152233 A JP 2009152233A
Authority
JP
Japan
Prior art keywords
plasma
processing
susceptor
gas
processing chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007326172A
Other languages
Japanese (ja)
Inventor
Masanori Nakayama
雅則 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2007326172A priority Critical patent/JP2009152233A/en
Publication of JP2009152233A publication Critical patent/JP2009152233A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide plasma processing semiconductor fabrication equipment which can prevent variation in the state of plasma and deposits a film of a desired thickness uniformly by plasma processing. <P>SOLUTION: MMT equipment 10 performing plasma processing on a wafer 1 comprises a susceptor 21 for holding the wafer 1 in a processing chamber 14 ensuring hermeticity, a cylindrical electrode 15 and a cylindrical magnet 19 generating plasma in the processing chamber 14, a gas supply pipe 33 and a valve 34 and an MFC 35 for supplying processing gas G into the processing chamber 14, a controller 41 for controlling the valve 34 and the MFC 35 through a signal line E, and a peripheral cover 50 covering the periphery of the susceptor 21. The state of plasma is controlled by selecting two or more different states of plasma by the flow rate of gas thus depositing a film of a desired thickness uniformly. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、半導体製造装置に関し、例えば、基板にプラズマ処理を施すプラズマ処理装置に関する。   The present invention relates to a semiconductor manufacturing apparatus, for example, a plasma processing apparatus that performs plasma processing on a substrate.

例えば、基板にプラズマ処理を施すプラズマ処理装置として、MMT装置がある。
MMT装置は、電界と磁界とによって高密度プラズマを生成することができる変形マグネトロン型プラズマ源(Modified Magnetron Typed Plasma Source)を用いて基板にプラズマ処理を施すプラズマ処理装置である。
このMMT装置においては、気密性を確保した処理室に基板を設置し、シャワープレートを介して処理ガスを処理室に導入し、処理室をある一定の圧力に保ち、放電用電極に高周波電力を供給して電界を形成するとともに磁界をかけてマグネトロン放電を起こす。
そして、放電用電極から放出された電子がドリフトしながらサイクロイド運動を続けて周回することにより、長寿命となって電離生成率を高めるので、高密度プラズマを生成することができる。
このように、MMT装置においては、処理ガスを励起分解させて基板表面を酸化または窒化等の拡散処理を施したり、基板表面に薄膜を形成したり、基板表面をエッチングしたりする等、基板へ各種のプラズマ処理を施すことができる。
For example, there is an MMT apparatus as a plasma processing apparatus that performs plasma processing on a substrate.
The MMT apparatus is a plasma processing apparatus that performs plasma processing on a substrate using a modified magnetron type plasma source that can generate high-density plasma by an electric field and a magnetic field.
In this MMT apparatus, a substrate is installed in a processing chamber that ensures airtightness, a processing gas is introduced into the processing chamber via a shower plate, the processing chamber is maintained at a certain pressure, and high-frequency power is applied to the discharge electrode. A magnetic field is applied and a magnetron discharge is generated by applying a magnetic field.
And since the electron discharge | released from the electrode for discharge continues cycling around a cycloid motion, it becomes long life and ionization production rate is raised, Therefore A high-density plasma can be produced | generated.
As described above, in the MMT apparatus, the processing gas is excited and decomposed to subject the substrate surface to diffusion treatment such as oxidation or nitridation, a thin film is formed on the substrate surface, or the substrate surface is etched. Various plasma treatments can be performed.

従来のMMT装置として、処理室内において基板を載置するサセプタに筒状の周辺カバーが設けられ、基板からはみ出すサセプタの周辺部上面を周辺カバーによって覆うことにより、サセプタが受けるダメージを低減し、サセプタから発生する材料による汚染を低減するものがある。例えば、特許文献1参照。
特開2006−86230公報
As a conventional MMT apparatus, a cylindrical peripheral cover is provided on a susceptor on which a substrate is placed in a processing chamber, and the peripheral surface of the susceptor protruding from the substrate is covered with the peripheral cover, thereby reducing damage to the susceptor. Some of them reduce contamination by materials generated from For example, see Patent Document 1.
JP 2006-86230 A

しかしながら、前記したMMT装置においては、周辺カバーによる隙間でプラズマが放電する場合とプラズマが放電しない場合とにより、プラズマ状態に変化が起こることがあるという問題点がある。   However, the above-described MMT apparatus has a problem that the plasma state may change depending on whether the plasma is discharged in the gap formed by the peripheral cover or not.

本発明の目的は、プラズマ状態の変化が起こる現象を防止することができる半導体製造装置を提供することにある。   An object of the present invention is to provide a semiconductor manufacturing apparatus capable of preventing a phenomenon in which a plasma state changes.

前記した課題を解決するための手段のうち代表的なものは、次の通りである。
(1)気密性を確保した処理室に基板を設置し、前記処理室にプラズマを生成して処理ガスを前記処理室に導入し、前記基板にプラズマ処理を施す半導体製造装置であって、
目的の前記プラズマ状態に応じて前記処理室へのガスの流量を制御することを特徴とする半導体製造装置。
(2)ガスの流量によって2つ以上の異なるプラズマ状態を制御することを特徴とする前記(1)に記載の半導体製造装置。
(3)ガスの流量以外の処理条件は、一定に制御されることを特徴とする前記(1)または(2)に記載の半導体製造装置。
Typical means for solving the above-described problems are as follows.
(1) A semiconductor manufacturing apparatus in which a substrate is installed in a processing chamber ensuring airtightness, plasma is generated in the processing chamber, a processing gas is introduced into the processing chamber, and plasma processing is performed on the substrate.
A semiconductor manufacturing apparatus characterized by controlling a flow rate of a gas to the processing chamber in accordance with a target plasma state.
(2) The semiconductor manufacturing apparatus according to (1), wherein two or more different plasma states are controlled by a gas flow rate.
(3) The semiconductor manufacturing apparatus according to (1) or (2), wherein processing conditions other than the gas flow rate are controlled to be constant.

前記した半導体製造装置によれば、処理室へのガスの流量を制御することにより、処理室内の隙間や空間でプラズマが放電したりしなかったりする現象が起こるのを防止することができる。   According to the semiconductor manufacturing apparatus described above, by controlling the flow rate of the gas to the processing chamber, it is possible to prevent a phenomenon in which plasma is discharged or not in a gap or space in the processing chamber.

以下、本発明の一実施の形態を図面に即して説明する。   Hereinafter, an embodiment of the present invention will be described with reference to the drawings.

本実施の形態において、本発明に係る半導体製造装置は、図1に示されているように、MMT装置として構成されている。
図1に示されたMMT装置10は処理容器11を備えている。処理容器11は下側容器12と上側容器13とによって形成されており、処理室14を形成している。
下側容器12はアルミニウムが使用されて碗形状に形成されており、上側容器13は酸化アルミニウムまたは石英等の非金属材料が使用されてドーム形状に形成されている。上側容器13は下側容器12の上に被せられている。
In the present embodiment, the semiconductor manufacturing apparatus according to the present invention is configured as an MMT apparatus as shown in FIG.
The MMT apparatus 10 shown in FIG. 1 includes a processing container 11. The processing container 11 is formed by a lower container 12 and an upper container 13 and forms a processing chamber 14.
The lower container 12 is formed in a bowl shape using aluminum, and the upper container 13 is formed in a dome shape using a non-metallic material such as aluminum oxide or quartz. The upper container 13 is placed on the lower container 12.

処理容器11の上側容器13の外周には、反応ガスを励起させる放電手段としての筒状電極15が設置されており、筒状電極15は処理室14内のプラズマ生成領域16を囲んでいる。筒状電極15は筒状、例えば円筒状に形成されている。
筒状電極15には高周波電力を印加する高周波電源17が、インピーダンスの整合を行う整合器18を介して接続されている。
A cylindrical electrode 15 is installed on the outer periphery of the upper vessel 13 of the processing vessel 11 as discharge means for exciting the reaction gas. The cylindrical electrode 15 surrounds the plasma generation region 16 in the processing chamber 14. The cylindrical electrode 15 is formed in a cylindrical shape, for example, a cylindrical shape.
A high-frequency power source 17 that applies high-frequency power is connected to the cylindrical electrode 15 via a matching unit 18 that performs impedance matching.

筒状電極15の外側表面には磁界形成手段としての筒状磁石19が上下で一対、筒状電極15の上端部および下端部の近傍にそれぞれ設置されている。筒状磁石19は筒状、例えば円筒状の永久磁石によって構成されている。
上下の筒状磁石19、19は、処理室14の半径方向に沿った両端(内周端と外周端)に磁極を持ち、上下の筒状磁石19、19の磁極の向きが逆向きに設定されている。したがって、内周部の磁極同士が異極となっており、これにより、筒状電極15の内周面に沿って円筒軸方向に磁力線を形成するようになっている。
On the outer surface of the cylindrical electrode 15, a pair of cylindrical magnets 19 as magnetic field forming means are installed in the vicinity of the upper and lower ends of the cylindrical electrode 15. The cylindrical magnet 19 is configured by a cylindrical, for example, cylindrical permanent magnet.
The upper and lower cylindrical magnets 19, 19 have magnetic poles at both ends (inner peripheral end and outer peripheral end) along the radial direction of the processing chamber 14, and the magnetic poles of the upper and lower cylindrical magnets 19, 19 are set in opposite directions. Has been. Therefore, the magnetic poles in the inner peripheral portion are different from each other, and thereby magnetic field lines are formed in the cylindrical axial direction along the inner peripheral surface of the cylindrical electrode 15.

筒状電極15および筒状磁石19の周囲には、筒状電極15および筒状磁石19によって形成された電界や磁界を遮蔽する遮蔽板20が設けられている。
遮蔽板20は筒状電極15および筒状磁石19によって形成された電界や磁界が外部環境や他の半導体製造装置等に悪影響を及ぼさないようになっている。
A shielding plate 20 is provided around the cylindrical electrode 15 and the cylindrical magnet 19 to shield an electric field and a magnetic field formed by the cylindrical electrode 15 and the cylindrical magnet 19.
The shielding plate 20 is configured so that the electric field and magnetic field formed by the cylindrical electrode 15 and the cylindrical magnet 19 do not adversely affect the external environment, other semiconductor manufacturing apparatuses, and the like.

処理室14の底側中央には、基板である半導体ウエハ(以下、ウエハという。)1を保持するための基板保持具としてのサセプタ21が配置されている。サセプタ21の内部には加熱機構としてのヒータ(図示せず)が一体的に埋め込まれており、ウエハ1を保持するとともに、加熱することができるように構成されている。すなわち、サセプタ21はヒータ一体型の基板保持具として構成されている。ヒータは電力が印加されることにより、ウエハ1を700℃程度にまで加熱することができるように構成されている。
サセプタ21は例えば窒化アルミニウムやセラミックスまたは石英等の非金属材料によって形成されている。このような非金属材料によってサセプタ21を形成することにより、処理の際に膜中に取り込まれる金属汚染を低減することができる。
A susceptor 21 serving as a substrate holder for holding a semiconductor wafer (hereinafter referred to as a wafer) 1 serving as a substrate is disposed in the center on the bottom side of the processing chamber 14. A heater (not shown) as a heating mechanism is integrally embedded in the susceptor 21 so that the wafer 1 can be held and heated. That is, the susceptor 21 is configured as a heater-integrated substrate holder. The heater is configured to heat the wafer 1 to about 700 ° C. when electric power is applied.
The susceptor 21 is made of a nonmetallic material such as aluminum nitride, ceramics, or quartz. By forming the susceptor 21 with such a non-metallic material, metal contamination taken into the film during processing can be reduced.

さらに、サセプタ21の内部には、インピーダンスを変化させるためのインピーダンス用電極(図示せず)が装備されており、インピーダンス用電極がインピーダンス可変機構22を介して接地されている。
インピーダンス可変機構22はコイルや可変コンデンサから構成されており、コイルのパターン数や可変コンデンサの容量値を制御することによって、インピーダンス用電極およびサセプタ21を介してウエハ1の電位を制御することができるようになっている。
Furthermore, an impedance electrode (not shown) for changing the impedance is provided inside the susceptor 21, and the impedance electrode is grounded via the impedance variable mechanism 22.
The impedance variable mechanism 22 includes a coil and a variable capacitor. The potential of the wafer 1 can be controlled via the impedance electrode and the susceptor 21 by controlling the number of coil patterns and the capacitance value of the variable capacitor. It is like that.

サセプタ21は下側容器12と絶縁されており、サセプタ21を昇降させるサセプタ昇降機構(昇降手段)23が設けられている。
サセプタ21には貫通孔21aが設けられており、下側容器12の底面上にはウエハ1を突き上げるためのウエハ突き上げピン24が少なくとも3箇所に設けられている。
そして、貫通孔21aおよびウエハ突き上げピン24は、サセプタ昇降機構23によってサセプタ21が下降させられた時には、ウエハ突き上げピン24がサセプタ21と非接触な状態で貫通孔21aを突き抜けるような位置関係となるように配置されている。
The susceptor 21 is insulated from the lower container 12 and is provided with a susceptor elevating mechanism (elevating means) 23 for elevating and lowering the susceptor 21.
Through holes 21 a are provided in the susceptor 21, and wafer push-up pins 24 for pushing up the wafer 1 are provided on at least three places on the bottom surface of the lower container 12.
The through hole 21a and the wafer push-up pin 24 are in such a positional relationship that when the susceptor 21 is lowered by the susceptor elevating mechanism 23, the wafer push-up pin 24 penetrates the through hole 21a in a non-contact state with the susceptor 21. Are arranged as follows.

下側容器12の側壁には仕切弁となるゲートバルブ25が設けられている。
ゲートバルブ25が開いている時には、図示しない搬送機構(搬送手段)により処理室14に対してウエハ1を搬入または搬出することができ、また、ゲートバルブ25が閉まっている時には、処理室14を気密に閉じることができる。
A gate valve 25 serving as a gate valve is provided on the side wall of the lower container 12.
When the gate valve 25 is open, the wafer 1 can be loaded into or unloaded from the processing chamber 14 by a transfer mechanism (transfer means) (not shown), and when the gate valve 25 is closed, the processing chamber 14 is opened. It can be closed airtight.

処理室14の上部にはシャワーヘッド26が設けられている。シャワーヘッド26はキャップ状の蓋体27とガス導入口28とバッファ室29と開口30と遮蔽プレート31とガス吹出口32とを備えている。バッファ室29はガス導入口28より導入されたガスを分散するための分散空間を構成している。   A shower head 26 is provided in the upper part of the processing chamber 14. The shower head 26 includes a cap-shaped lid 27, a gas inlet 28, a buffer chamber 29, an opening 30, a shielding plate 31, and a gas outlet 32. The buffer chamber 29 constitutes a dispersion space for dispersing the gas introduced from the gas introduction port 28.

ガス導入口28にはガスを供給するガス供給管33の下流側端が接続されており、ガス供給管33の上流側端は開閉弁であるバルブ34および流量制御器であるマスフローコントローラ(MFC)35を介して、水素ガスを供給する水素ガス供給装置(図示せず)および酸素ガスを供給する酸素ガス供給装置(図示せず)に接続されている。   The gas inlet 28 is connected to a downstream end of a gas supply pipe 33 for supplying gas. The upstream end of the gas supply pipe 33 is a valve 34 as an on-off valve and a mass flow controller (MFC) as a flow controller. A hydrogen gas supply device (not shown) for supplying hydrogen gas and an oxygen gas supply device (not shown) for supplying oxygen gas are connected via 35.

下側容器12の側壁にはガスを排気するガス排気口36が設けられており、ガス排気口36にはガスを排気するガス排気管37が接続されている。ガス排気管37は圧力調整器であるAPC38、開閉弁であるバルブ39を介して排気装置である真空ポンプ40に接続されている。
ガス排気口36は、シャワーヘッド26から処理室14にシャワー状に供給されたガスがウエハ1に接触後にサセプタ21の周囲から処理室14の底方向へ流れるように、設定されている。
A gas exhaust port 36 for exhausting gas is provided on the side wall of the lower container 12, and a gas exhaust pipe 37 for exhausting gas is connected to the gas exhaust port 36. The gas exhaust pipe 37 is connected to a vacuum pump 40 which is an exhaust device via an APC 38 which is a pressure regulator and a valve 39 which is an on-off valve.
The gas exhaust port 36 is set so that the gas supplied in a shower shape from the shower head 26 to the processing chamber 14 flows from the periphery of the susceptor 21 toward the bottom of the processing chamber 14 after contacting the wafer 1.

MMT装置10は制御部(制御手段)としてのコントローラ41を備えている。
コントローラ41はAPC38、バルブ39、真空ポンプ40を信号線Aを通じて制御するように構成されている。
コントローラ41はサセプタ昇降機構23を信号線Bを通じて制御するように構成されている。
コントローラ41はゲートバルブ25を信号線Cを通じて制御するように構成されている。
コントローラ41は整合器18、高周波電源17を信号線Dを通じて制御するように構成されている。
コントローラ41は、バルブ34、マスフローコントローラ35を信号線Eを通じて制御するように構成されている。
さらに、コントローラ41はサセプタに埋め込まれたヒータやインピーダンス可変機構22を、図示しない信号線を通じて制御するように構成されている。
The MMT apparatus 10 includes a controller 41 as a control unit (control means).
The controller 41 is configured to control the APC 38, the valve 39, and the vacuum pump 40 through the signal line A.
The controller 41 is configured to control the susceptor elevating mechanism 23 through the signal line B.
The controller 41 is configured to control the gate valve 25 through the signal line C.
The controller 41 is configured to control the matching unit 18 and the high-frequency power source 17 through the signal line D.
The controller 41 is configured to control the valve 34 and the mass flow controller 35 through the signal line E.
Further, the controller 41 is configured to control the heater and the impedance variable mechanism 22 embedded in the susceptor through a signal line (not shown).

サセプタ21には筒状の周辺カバー50が被せられている。周辺カバー50は石英が使用されて全体が円筒形状に一体的に形成されており、サセプタ21の周縁部を覆うように構成されている。
周辺カバー50はサセプタ21の周縁部を覆うために、その上端部には径方向内方に向かう円形リング形状の折り返し部50aが形成されている。この折り返し部50aがサセプタ21の上面の周縁部の角部に引っ掛けられることにより、周辺カバー50がサセプタ21の周辺部に嵌装されている。
周辺カバー50がサセプタ21に嵌装された状態で、周辺カバー50の円筒部50bはサセプタ21の下面より下方に延在されており、サセプタ21の下面は円筒部50bによって覆われている。
The susceptor 21 is covered with a cylindrical peripheral cover 50. The peripheral cover 50 is made of quartz and integrally formed in a cylindrical shape, and is configured to cover the peripheral edge of the susceptor 21.
In order to cover the peripheral edge of the susceptor 21, the peripheral cover 50 is formed with a circular ring-shaped folded portion 50 a directed radially inward at the upper end thereof. The peripheral cover 50 is fitted to the peripheral portion of the susceptor 21 by the folded portion 50 a being hooked on the corner portion of the peripheral portion of the upper surface of the susceptor 21.
In a state where the peripheral cover 50 is fitted to the susceptor 21, the cylindrical portion 50b of the peripheral cover 50 extends downward from the lower surface of the susceptor 21, and the lower surface of the susceptor 21 is covered by the cylindrical portion 50b.

以下、前記構成に係るMMT装置を使用する半導体装置の製造方法における成膜工程を説明する。   Hereinafter, a film forming process in a method for manufacturing a semiconductor device using the MMT apparatus according to the above configuration will be described.

ウエハ1は処理室14の外部からウエハを搬送する図中省略の搬送機構によって処理室14に搬入され、サセプタ21の上に移載される。   The wafer 1 is loaded into the processing chamber 14 by a transfer mechanism (not shown) that transfers the wafer from the outside of the processing chamber 14 and is transferred onto the susceptor 21.

この搬送作動の詳細は、次の通りである。
サセプタ21がウエハ搬送位置まで下降すると、ウエハ突き上げピン24の先端がサセプタ21の貫通孔21aを通過する。これにより、サセプタ21の表面よりも所定の高さ分だけ、ウエハ突き上げピン24が突き出された状態となる。
次に、下側容器12に設けられたゲートバルブ25が開かれ、図中省略の搬送機構によってウエハ1をウエハ突き上げピン24の先端に移載する。
搬送機構が処理室14の外へ退避すると、ゲートバルブ25が閉じられる。
サセプタ21がサセプタ昇降機構23によって上昇されると、サセプタ21の上面にウエハ1が移載される。
その後に、サセプタ21はサセプタ昇降機構23によって、ウエハ1を処理する位置まで上昇される。
The details of this transport operation are as follows.
When the susceptor 21 is lowered to the wafer transfer position, the tip of the wafer push-up pin 24 passes through the through hole 21a of the susceptor 21. As a result, the wafer push-up pins 24 are protruded by a predetermined height from the surface of the susceptor 21.
Next, the gate valve 25 provided in the lower container 12 is opened, and the wafer 1 is transferred to the tip of the wafer push-up pin 24 by a transfer mechanism (not shown).
When the transfer mechanism is retracted out of the processing chamber 14, the gate valve 25 is closed.
When the susceptor 21 is raised by the susceptor elevating mechanism 23, the wafer 1 is transferred onto the upper surface of the susceptor 21.
Thereafter, the susceptor 21 is raised to a position where the wafer 1 is processed by the susceptor elevating mechanism 23.

サセプタ21に埋め込まれたヒータは予め加熱されており、サセプタ21に移載されたウエハ1を25〜500℃の範囲内の所定の温度に加熱する。
処理室14内の圧力は0.1〜100Paの範囲内の所定の圧力に、真空ポンプ40およびAPC38によって維持される。
The heater embedded in the susceptor 21 is preheated, and heats the wafer 1 transferred to the susceptor 21 to a predetermined temperature within a range of 25 to 500 ° C.
The pressure in the processing chamber 14 is maintained at a predetermined pressure within a range of 0.1 to 100 Pa by the vacuum pump 40 and the APC 38.

ウエハ1の温度が予め設定された所定の処理温度に達し安定すると、処理ガスGがガス導入口28から遮蔽プレート31のガス吹出口32を介して処理室14に配置されたウエハ1の上面(処理面)に向けて導入される。
このとき、処理ガスGの流量(流速)が目的のプラズマ状態に応じて制御される。
When the temperature of the wafer 1 reaches a predetermined processing temperature set in advance and stabilizes, the processing gas G is disposed on the upper surface of the wafer 1 disposed in the processing chamber 14 from the gas inlet 28 through the gas outlet 32 of the shielding plate 31 ( It is introduced toward the processing surface).
At this time, the flow rate (flow velocity) of the processing gas G is controlled according to the target plasma state.

他方、高周波電力が筒状電極15に高周波電源17から整合器18を介して印加される。印加する電力は150〜200Wの範囲内の所定の出力値を投入する。このとき、インピーダンス可変機構22は予め所望のインピーダンス値となるように制御しておく。
筒状磁石19、19の磁界の影響を受けてマグネトロン放電が発生し、ウエハ1の上方空間に電荷をトラップしてプラズマ生成領域16に高密度プラズマが生成される。
On the other hand, high frequency power is applied from the high frequency power supply 17 to the cylindrical electrode 15 via the matching unit 18. As the applied power, a predetermined output value within a range of 150 to 200 W is input. At this time, the impedance variable mechanism 22 is controlled in advance to have a desired impedance value.
A magnetron discharge is generated under the influence of the magnetic field of the cylindrical magnets 19, 19, charges are trapped in the upper space of the wafer 1, and high-density plasma is generated in the plasma generation region 16.

予め設定された処理時間が経過すると、バルブ34が閉じられてガス吹出口32からの水素ガスおよび酸素ガスの供給が停止されるとともに、筒状電極15への高周波電力の印加が停止される。   When a preset processing time elapses, the valve 34 is closed, supply of hydrogen gas and oxygen gas from the gas outlet 32 is stopped, and application of high-frequency power to the cylindrical electrode 15 is stopped.

次いで、処理室14内の圧力が搬送機構の設置室である真空搬送室(図示せず)と同圧化された後に、処理済みのウエハ1は前述したウエハ搬入時と逆の手順で処理室14外へ搬送される。   Next, after the pressure in the processing chamber 14 is made the same as that of a vacuum transfer chamber (not shown), which is a chamber where the transfer mechanism is installed, the processed wafer 1 is processed in the reverse order of the above-described wafer loading. 14 is conveyed outside.

前述した成膜工程においては、プラズマの放電状態が膜の厚さや特性を決定している。圧力はプラズマ状態を決定する重要なファクタである。また、高周波電力やウエハ温度も放電密度(プラズマ)を大きく左右することが知られている。
一方、処理ガスについては、種類や分圧が重要であることは明白であるが、流量についてはあまり重要視されていない。これは、圧力を一定に保つ流量範囲は狭く、その領域におけるプラズマ種の発生量は略同一であり、また、原子衝突によるエネルギ損失も殆ど影響しないためである。
In the film forming process described above, the plasma discharge state determines the film thickness and characteristics. Pressure is an important factor that determines the plasma state. It is also known that the high frequency power and the wafer temperature greatly affect the discharge density (plasma).
On the other hand, regarding the processing gas, it is clear that the type and partial pressure are important, but the flow rate is not so important. This is because the flow rate range in which the pressure is kept constant is narrow, the amount of plasma species generated in that region is substantially the same, and energy loss due to atomic collisions is hardly affected.

ところで、ある一定の条件下におけるプラズマ状態について、放電が安定しない場合がある。MMT装置は要求される膜特性から複雑化して来ており、処理室内には隙間や空間が存在している。そのため、プラズマが放電する場合としない場合とによって、プラズマ状態に変化が起こることがある。
このプラズマ状態変化は圧力や高周波電力によって制御しようとすると、大幅に数値を変化しなければならず、目的とするプラズマ状態を創出することができない。
By the way, the discharge may not be stable with respect to the plasma state under certain conditions. MMT apparatuses have become complicated due to required membrane characteristics, and there are gaps and spaces in the processing chamber. Therefore, the plasma state may change depending on whether the plasma is discharged or not.
If this plasma state change is to be controlled by pressure or high frequency power, the numerical value must be changed significantly, and the intended plasma state cannot be created.

そこで、本発明においては、ガス流量を変化させることにより、プラズマ自体は大きく変化させずに、処理室内のプラズマ領域の広がりを制御するものとした。
以下、本実施の形態に係るMMT装置10における処理室14内のプラズマ生成領域16の広がりの制御の作用および効果を図2および図3について説明する。
Therefore, in the present invention, the spread of the plasma region in the processing chamber is controlled by changing the gas flow rate, without greatly changing the plasma itself.
Hereinafter, the operation and effect of controlling the spread of the plasma generation region 16 in the processing chamber 14 in the MMT apparatus 10 according to the present embodiment will be described with reference to FIGS.

図2(a)は処理ガスGの流量が120sccmでの処理室14内のプラズマ生成領域16の状態を示しており、(b)は処理ガスGの流量が650sccmでの処理室14内のプラズマ生成領域16の状態を示している。
プラズマ生成領域16は、図2(a)の場合には周辺カバー50の上方に収まっているが、図2(b)の場合には周辺カバー50の側方に回り込んでいる。
図2(a)と(b)とのプラズマ状態は、流量を120sccmと650sccmとに変化させることだけで、制御している。
2A shows the state of the plasma generation region 16 in the processing chamber 14 when the flow rate of the processing gas G is 120 sccm, and FIG. 2B shows the plasma inside the processing chamber 14 when the flow rate of the processing gas G is 650 sccm. The state of the generation area 16 is shown.
In the case of FIG. 2A, the plasma generation region 16 is located above the peripheral cover 50, but in the case of FIG. 2B, the plasma generation region 16 wraps around the side of the peripheral cover 50.
The plasma states in FIGS. 2A and 2B are controlled only by changing the flow rate to 120 sccm and 650 sccm.

この2つのプラズマ状態は、図2(a)の場合(流量を120sccmとした場合)から図2(b)の場合(流量を650sccmとした場合)には、何らかの原因(例えば、処理条件の変化や経時変化)により移行する可能性がある。すなわち、120sccmを維持しつつ、図2(b)に示された回り込み現象が起こる可能性がある。
しかし、図2(b)の場合から図2(a)の場合へは、プラズマを連続放電したまま移行することはない。すなわち、650sccmを維持しつつ、回り込み現象が解消する可能性はない。
These two plasma states may be caused by any cause (for example, change in processing conditions) from the case of FIG. 2A (when the flow rate is 120 sccm) to the case of FIG. 2B (when the flow rate is 650 sccm). Or change over time). In other words, the wraparound phenomenon shown in FIG. 2B may occur while maintaining 120 sccm.
However, from the case of FIG. 2 (b) to the case of FIG. 2 (a), the plasma is not transferred while being continuously discharged. That is, there is no possibility that the wraparound phenomenon is solved while maintaining 650 sccm.

図3は図2に示されたプラズマ状態における膜厚および均一性を示している。
図3(a)は120sccmでの成膜結果を示しており、図3(b)は650sccmでの成膜結果を示している。
図3において、横軸はバッチ数を示しており、左側縦軸は膜厚を示し、右側縦軸は均一性を示している。実線は膜厚特性を示し、破線は均一性を示している。
図3(a)によれば、120sccmの場合には、膜厚は平均して厚く、均一性は良好であることが、判る。
しかしながら、前述したように、プラズマ状態は図2(b)の状態(プラズマが回り込む状態)に移行する可能がある。すなわち、プラズマ状態の安定性は、図2(b)の場合(流量が650sccmの場合)に比べると、劣る。
他方、図3(b)によれば、650sccmの場合には、膜厚は平均して薄く、均一性は若干劣ることが、判る。
しかしながら、前述したように、プラズマ状態は図2(a)の状態(プラズマが回り込まない状態)に移行する可能はない。すなわち、プラズマ状態の安定性は、図2(a)の場合(流量が120sccmの場合)に比べると、優れている。
なお、ガス流量以外の処理条件は両者同一である。主な処理条件は次の通りである。ウエハ温度:700℃、処理室内圧力:10Pa、高周波電力:200W。
FIG. 3 shows the film thickness and uniformity in the plasma state shown in FIG.
FIG. 3A shows the film formation result at 120 sccm, and FIG. 3B shows the film formation result at 650 sccm.
In FIG. 3, the horizontal axis indicates the number of batches, the left vertical axis indicates the film thickness, and the right vertical axis indicates the uniformity. The solid line indicates the film thickness characteristic, and the broken line indicates the uniformity.
As can be seen from FIG. 3A, in the case of 120 sccm, the film thickness is thick on average and the uniformity is good.
However, as described above, the plasma state may shift to the state shown in FIG. 2B (the state in which the plasma wraps around). That is, the stability of the plasma state is inferior compared to the case of FIG. 2B (when the flow rate is 650 sccm).
On the other hand, according to FIG. 3B, in the case of 650 sccm, the film thickness is thin on average and the uniformity is slightly inferior.
However, as described above, there is no possibility that the plasma state shifts to the state shown in FIG. That is, the stability of the plasma state is superior to that in the case of FIG. 2A (when the flow rate is 120 sccm).
The processing conditions other than the gas flow rate are the same. The main processing conditions are as follows. Wafer temperature: 700 ° C., processing chamber pressure: 10 Pa, high frequency power: 200 W.

図3(a)(b)から明らかな通り、膜厚および均一性はガス流量によって変化する。
一方、半導体装置の製造方法の成膜工程においては、膜厚および均一性に関する要求は異なる。
そこで、本実施の形態に係るMMT装置においては、処理室14に供給する処理ガスGの流量を制御することにより、膜厚および均一性の要求に応ずるものとした。
ガス流量の制御方法としては、要求された膜厚および均一性を操作者の指示で選択し、コントローラ41は選択された膜厚および均一性に対応して予め決められたレシピを選択し、流量を決定し、バルブ34、マスフローコントローラ35を信号線Eを通じて制御する方法を、例示することができる。
As is apparent from FIGS. 3A and 3B, the film thickness and uniformity vary depending on the gas flow rate.
On the other hand, in the film forming process of the semiconductor device manufacturing method, the requirements regarding the film thickness and the uniformity are different.
Therefore, in the MMT apparatus according to the present embodiment, the flow rate of the processing gas G supplied to the processing chamber 14 is controlled to meet the demands for film thickness and uniformity.
As a control method of the gas flow rate, the requested film thickness and uniformity are selected by an operator's instruction, and the controller 41 selects a predetermined recipe corresponding to the selected film thickness and uniformity, and the flow rate is determined. And a method of controlling the valve 34 and the mass flow controller 35 through the signal line E can be exemplified.

なお、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々に変更が可能であることはいうまでもない。   Needless to say, the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the scope of the invention.

例えば、前記実施の形態においてはMMT装置について説明したが、本発明はこれに限らず、他のプラズマ処理装置等の半導体製造装置全般に適用することができる。   For example, although the MMT apparatus has been described in the above embodiment, the present invention is not limited to this and can be applied to other semiconductor manufacturing apparatuses such as other plasma processing apparatuses.

本発明の一実施の形態であるMMT装置を示す概略構成図である。It is a schematic block diagram which shows the MMT apparatus which is one embodiment of this invention. ガス流量によるプラズマ状態の違いを示す模式図であり、(a)はガス流量が120sccmの場合を示しており、(b)はガス流量が650sccmの場合を示している。It is a schematic diagram which shows the difference in the plasma state by a gas flow rate, (a) has shown the case where a gas flow rate is 120 sccm, (b) has shown the case where a gas flow rate is 650 sccm. プラズマ状態の違いによる膜厚および均一性を示すグラフであり、(a)は120sccmの場合を示しており、(b)は650sccmの場合を示している。It is a graph which shows the film thickness and the uniformity by the difference in a plasma state, (a) has shown the case of 120 sccm, (b) has shown the case of 650 sccm.

符号の説明Explanation of symbols

1…ウエハ(基板)、
10…MMT装置(半導体製造装置)、11…処理容器、12…下側容器、13…上側容器、14…処理室、
15…筒状電極、16…プラズマ生成領域、17…高周波電源、18…整合器、19…筒状磁石、20…遮蔽板、
21…サセプタ、21a…貫通孔、22…インピーダンス可変機構、23…サセプタ昇降機構、24…ウエハ突き上げピン、
25…ゲートバルブ、
26…シャワーヘッド、27…キャップ状の蓋体、28…ガス導入口、29…バッファ室、30…開口、31…遮蔽プレート、32…ガス吹出口、
33…ガス供給管、34…バルブ、35…マスフローコントローラ、
36…ガス排気口、37…ガス排気管、38…APC、39…バルブ、40…真空ポンプ、41…コントローラ、
50…周辺カバー、50a…折り返し部、50b…円筒部。
1 ... wafer (substrate),
DESCRIPTION OF SYMBOLS 10 ... MMT apparatus (semiconductor manufacturing apparatus), 11 ... Processing container, 12 ... Lower container, 13 ... Upper container, 14 ... Processing chamber,
DESCRIPTION OF SYMBOLS 15 ... Cylindrical electrode, 16 ... Plasma production | generation area | region, 17 ... High frequency power supply, 18 ... Matching device, 19 ... Cylindrical magnet, 20 ... Shielding plate,
21 ... Susceptor, 21a ... Through-hole, 22 ... Impedance variable mechanism, 23 ... Susceptor elevating mechanism, 24 ... Wafer push-up pin,
25 ... Gate valve,
26 ... Shower head, 27 ... Cap-shaped lid, 28 ... Gas inlet, 29 ... Buffer chamber, 30 ... Opening, 31 ... Shielding plate, 32 ... Gas outlet,
33 ... Gas supply pipe, 34 ... Valve, 35 ... Mass flow controller,
36 ... Gas exhaust port, 37 ... Gas exhaust pipe, 38 ... APC, 39 ... Valve, 40 ... Vacuum pump, 41 ... Controller,
50 ... peripheral cover, 50a ... folded portion, 50b ... cylindrical portion.

Claims (1)

気密性を確保した処理室に基板を設置し、前記処理室にプラズマを生成して処理ガスを前記処理室に導入し、前記基板にプラズマ処理を施す半導体製造装置であって、
目的の前記プラズマ状態に応じて前記処理室への前記処理ガスの流量を制御することを特徴とする半導体製造装置。
A semiconductor manufacturing apparatus that installs a substrate in a processing chamber ensuring airtightness, generates plasma in the processing chamber, introduces a processing gas into the processing chamber, and performs plasma processing on the substrate,
A semiconductor manufacturing apparatus, wherein a flow rate of the processing gas to the processing chamber is controlled in accordance with a target plasma state.
JP2007326172A 2007-12-18 2007-12-18 Semiconductor fabrication equipment Pending JP2009152233A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007326172A JP2009152233A (en) 2007-12-18 2007-12-18 Semiconductor fabrication equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007326172A JP2009152233A (en) 2007-12-18 2007-12-18 Semiconductor fabrication equipment

Publications (1)

Publication Number Publication Date
JP2009152233A true JP2009152233A (en) 2009-07-09

Family

ID=40921073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007326172A Pending JP2009152233A (en) 2007-12-18 2007-12-18 Semiconductor fabrication equipment

Country Status (1)

Country Link
JP (1) JP2009152233A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101237400B1 (en) * 2010-02-12 2013-02-26 국제엘렉트릭코리아 주식회사 plasma etching apparatus
US9236246B2 (en) 2011-03-04 2016-01-12 Hitachi Kokusai Electric Inc. Substrate processing apparatus and a method of manufacturing a semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101237400B1 (en) * 2010-02-12 2013-02-26 국제엘렉트릭코리아 주식회사 plasma etching apparatus
US9236246B2 (en) 2011-03-04 2016-01-12 Hitachi Kokusai Electric Inc. Substrate processing apparatus and a method of manufacturing a semiconductor device
US9472424B2 (en) 2011-03-04 2016-10-18 Hitachi Kokusai Electric Inc. Substrate processing apparatus and a method of manufacturing a semiconductor device

Similar Documents

Publication Publication Date Title
JP6202701B2 (en) Substrate processing apparatus, semiconductor device manufacturing method, and program
US7815740B2 (en) Substrate mounting table, substrate processing apparatus and substrate processing method
KR101991574B1 (en) Film forming apparatus and gas injection member user therefor
US20100227478A1 (en) Substrate processing apparatus and method of manufacturing semiconductor
TW201415956A (en) Plasma processing apparatus
KR101965154B1 (en) Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium
WO2006064898A1 (en) Plasma processing apparatus
JP2008235611A (en) Plasma processing equipment and method for processing plasma
JP2012054399A (en) Semiconductor manufacturing apparatus and method for manufacturing semiconductor
JP5479013B2 (en) Plasma processing apparatus and slow wave plate used therefor
JP2008053489A (en) Substrate processing apparatus
JP2009152233A (en) Semiconductor fabrication equipment
JP5171584B2 (en) Substrate mounting table for substrate processing apparatus, substrate processing apparatus, and method for manufacturing semiconductor device
JP5793028B2 (en) Substrate processing apparatus and semiconductor device manufacturing method
JP7321026B2 (en) EDGE RING, PLACE, SUBSTRATE PROCESSING APPARATUS, AND SUBSTRATE PROCESSING METHOD
JP2010080706A (en) Substrate processing apparatus
JP2009010144A (en) Substrate treating apparatus
JP5725911B2 (en) Substrate processing apparatus and semiconductor device manufacturing method
JP2011187637A (en) Semiconductor manufacturing device
JP5728565B2 (en) Plasma processing apparatus and slow wave plate used therefor
JP2013197449A (en) Substrate processing method and substrate processing device
KR101435866B1 (en) Substrate processing apparatus and method of manufacturing semiconductor device
JP5249689B2 (en) Plasma processing apparatus and substrate mounting table
JP4436098B2 (en) Semiconductor manufacturing equipment
JP2009059845A (en) Substrate treatment equipment