JP2008084994A - Manufacturing method and apparatus for solid state imaging apparatus, and bonding apparatus - Google Patents

Manufacturing method and apparatus for solid state imaging apparatus, and bonding apparatus Download PDF

Info

Publication number
JP2008084994A
JP2008084994A JP2006261558A JP2006261558A JP2008084994A JP 2008084994 A JP2008084994 A JP 2008084994A JP 2006261558 A JP2006261558 A JP 2006261558A JP 2006261558 A JP2006261558 A JP 2006261558A JP 2008084994 A JP2008084994 A JP 2008084994A
Authority
JP
Japan
Prior art keywords
solid
state imaging
imaging device
substrate
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006261558A
Other languages
Japanese (ja)
Other versions
JP4926630B2 (en
Inventor
Toshihiro Fujii
俊広 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006261558A priority Critical patent/JP4926630B2/en
Publication of JP2008084994A publication Critical patent/JP2008084994A/en
Application granted granted Critical
Publication of JP4926630B2 publication Critical patent/JP4926630B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To bond in parallel a substrate having solid state imaging elements and a sealing substrate for sealing the solid state imaging elements together. <P>SOLUTION: The manufacturing apparatus for a solid state imaging apparatus of this invention comprises a bonding unit 40 for bonding a wafer 10 as a substrate having the solid state imaging elements and a transparent substrate 20 as a sealing substrate for sealing the solid state imaging elements. The bonding unit 40 has an upper stage 42 and a lower stage 43 opposed to each other, the transparent substrate 20 is held on the upper stage 42 and the wafer 10 having the solid state imaging elements is held on the lower stage 43. The upper stage 42 is provided with parallelism adjusting pins 44 for adjusting the mutual parallelism between the stages 42 and 43, and the mutual parallelism between the stages 42 and 43 is adjusted by the contact between the parallelism adjusting pins 44 and the lower stage 43 opposed to the parallelism adjusting pins 44. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、固体撮像装置の製造方法および製造装置、並びに貼付装置に関するものである。   The present invention relates to a method and apparatus for manufacturing a solid-state imaging device, and a pasting apparatus.

ＣＣＤ（Ｃｈａｒｇｅ−Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）などの固体撮像素子は、エリアセンサおよびリニアセンサなどに用いられる。これらのセンサは、セラミックやプラスチックを用いた中空パッケージ内に、固体撮像素子が密封状態で収納された構造となっている。このような構造によって、固体撮像素子は、外部から湿気やゴミなどが侵入しない構造となる。   A solid-state imaging device such as a CCD (Charge-Coupled Device) is used for an area sensor, a linear sensor, and the like. These sensors have a structure in which a solid-state imaging device is housed in a sealed state in a hollow package using ceramic or plastic. With such a structure, the solid-state imaging device has a structure in which moisture, dust, and the like do not enter from the outside.

図９（ａ）〜図９（ｃ）は、従来の固体撮像装置の製造方法を示す概略断面図である。   FIG. 9A to FIG. 9C are schematic cross-sectional views illustrating a conventional method for manufacturing a solid-state imaging device.

図９（ａ）に示すように、この製造方法では、半導体基板であるシリコンウェハ１００の表面に、所定のチップ分離領域１０７・１０７を適宜設けて複数の固体撮像素子１０３を形成する。そして、それぞれの固体撮像素子１０３の周囲に、所定数のアルミパッド（ボンディングパッド）１０５・１０５…を形成する。   As shown in FIG. 9A, in this manufacturing method, a plurality of solid-state imaging devices 103 are formed by appropriately providing predetermined chip isolation regions 107 and 107 on the surface of a silicon wafer 100 that is a semiconductor substrate. Then, a predetermined number of aluminum pads (bonding pads) 105, 105,... Are formed around each solid-state image sensor 103.

次に、シリコンウェハ１３０上に形成された複数の固体撮像素子１０３を、チップ分離領域１０７・１０７においてダイシングソー等により分離し、図９（ｂ）に示すようなチップ１０２に個片化する。   Next, the plurality of solid-state imaging devices 103 formed on the silicon wafer 130 are separated by a dicing saw or the like in the chip separation regions 107 and 107 and separated into chips 102 as shown in FIG.

次に、図９（ｃ）に示すように、個片化したチップ１０２を、セラミック又はプラスチック等からなるパッケージ基板１０８に搭載する。そして、パッケージ基板１０８に設けられている所定数のパッケージ端子１０８ａ・１０８ａと、それぞれに対応するアルミパッド１０５・１０５とを、ボンディングワイヤ１０９・１０９を介して電気的に接続する。さらに、パッケージ基板１０８に搭載されたチップ１０２、および、ボンディングワイヤ１０９・１０９を覆うように、透光性を有するキャップガラス１０４を装着する。   Next, as shown in FIG. 9C, the separated chip 102 is mounted on a package substrate 108 made of ceramic or plastic. Then, a predetermined number of package terminals 108 a and 108 a provided on the package substrate 108 and the corresponding aluminum pads 105 and 105 are electrically connected via bonding wires 109 and 109. Further, a translucent cap glass 104 is attached so as to cover the chip 102 mounted on the package substrate 108 and the bonding wires 109 and 109.

このように製造された固体撮像装置１０１は、キャップガラス１０４を介して外部から光を取り込み、この光を固体撮像素子１０３において受光する。固体撮像素子１０３は、受光した光を所定の電気信号に変換し、ボンディングワイヤ１０９を介して電気信号を外部へ送出する。また、図９（ｃ）に示すように、固体撮像素子１０３とキャップガラス１０４との間の空間を密封状態にすることにより、固体撮像素子１０３は、外部から湿気及びゴミ等が侵入しない構造となる。   The solid-state imaging device 101 manufactured in this way takes in light from the outside through the cap glass 104 and receives this light at the solid-state imaging device 103. The solid-state image sensor 103 converts the received light into a predetermined electrical signal, and sends the electrical signal to the outside through the bonding wire 109. Further, as shown in FIG. 9C, the solid-state image sensor 103 has a structure in which moisture, dust and the like do not enter from the outside by sealing the space between the solid-state image sensor 103 and the cap glass 104. Become.

しかし、上述した固体撮像装置１０１の製造方法では、シリコンウェハ１３０に固体撮像素子１０３を形成してから、キャップガラス１０４を装着するまでの間に、多数の工程が必要となる。すなわち、シリコンウェハ１３０を複数のチップ１０２にダイシングする工程，チップ１０２をパッケージ基板１０８に搭載するマウンティング工程，チップ１０２に形成されたアルミパッド１０５・１０５とパッケージ基板１０８に形成されたパッケージ端子１０８ａ・１０８ａとをボンディングワイヤ１０９・１０９で接続するボンディング工程，キャップガラス１０４をパッケージ基板１０８に装着する工程等が必要となる。しかも、これらの各工程において、固体撮像素子１０３は、むき出しの状態となっている。このため、固体撮像素子１０３の表面に損傷及びダストの付着が起こりやすい。固体撮像素子１０３の表面の損傷、および、その表面へのダストの付着は、固体撮像素子１０３における画素欠陥となり、歩留まりの低下の原因となっていた。   However, in the method for manufacturing the solid-state imaging device 101 described above, a number of processes are required after the solid-state imaging device 103 is formed on the silicon wafer 130 and before the cap glass 104 is attached. That is, a process of dicing the silicon wafer 130 into a plurality of chips 102, a mounting process of mounting the chip 102 on the package substrate 108, aluminum pads 105 and 105 formed on the chip 102, and package terminals 108a and A bonding step for connecting the wire 108a with the bonding wires 109 and 109, a step for attaching the cap glass 104 to the package substrate 108, and the like are required. In addition, in each of these steps, the solid-state image sensor 103 is exposed. For this reason, damage and dust adhesion are likely to occur on the surface of the solid-state imaging device 103. Damage to the surface of the solid-state image sensor 103 and adhesion of dust to the surface became a pixel defect in the solid-state image sensor 103, causing a decrease in yield.

そこで、シリコンウェハをチップに分離するダイシング処理を行う前に、シリコンウェハ上の固体撮像素子に、キャップガラスを装着する方法が行われている（例えば、特許文献１）。   Therefore, a method of attaching a cap glass to a solid-state imaging device on a silicon wafer is performed before performing a dicing process for separating the silicon wafer into chips (for example, Patent Document 1).

図１０（ａ）〜図１０（ｄ）は、別の従来の固体撮像装置の製造方法を示す概略断面図である。   FIG. 10A to FIG. 10D are schematic cross-sectional views showing another conventional method for manufacturing a solid-state imaging device.

図１０（ａ）に示すように、この製造方法では、半導体基板であるシリコンウェハ２００の表面に、所定のチップ分離領域２０７・２０７を設けて、複数の固体撮像素子２０３及び所定数のアルミパッド２０５・２０５…を形成する。   As shown in FIG. 10A, in this manufacturing method, predetermined chip isolation regions 207 and 207 are provided on the surface of a silicon wafer 200 that is a semiconductor substrate, and a plurality of solid-state imaging devices 203 and a predetermined number of aluminum pads are provided. 205, 205 ... are formed.

次に、図１０（ｂ）に示すように、図１０（ａ）のシリコンウェハ２００上のそれぞれの固体撮像素子２０３に、キャップガラス２０４を貼り付ける。   Next, as shown in FIG. 10B, a cap glass 204 is attached to each solid-state imaging device 203 on the silicon wafer 200 of FIG.

その後、キャップガラス２０４を貼り付けたシリコンウェハ２００を、チップ分離領域２０７・２０７において分離する。これにより、図１０（ｃ）に示すようなチップに個片化され、固体撮像装置２０１が製造される。   Thereafter, the silicon wafer 200 to which the cap glass 204 is attached is separated in the chip separation regions 207 and 207. As a result, the chip is separated into chips as shown in FIG. 10C, and the solid-state imaging device 201 is manufactured.

最後に、図１０（ｄ）に示すように、固体撮像装置２０１を、パッケージ基板２０８に搭載する。そして、パッケージ基板２０８に設けられている所定数のパッケージ端子２０８ａ・２０８ａと、それぞれに対応するアルミパッド２０５・２０５とを、ボンディングワイヤ２０９・２０９を介して電気的に接続する。   Finally, as shown in FIG. 10 (d), the solid-state imaging device 201 is mounted on the package substrate 208. Then, a predetermined number of package terminals 208a and 208a provided on the package substrate 208 are electrically connected to the corresponding aluminum pads 205 and 205 via bonding wires 209 and 209, respectively.

一方、図１１（ａ）〜図１１（ｄ）は、さらに別の従来の固体撮像装置の製造方法を示す概略断面図である。   On the other hand, FIG. 11A to FIG. 11D are schematic cross-sectional views showing still another conventional method for manufacturing a solid-state imaging device.

この製造方法では、図１１（ａ）に示すように、前述の方法と同様に、半導体基板であるシリコンウェハ３００の表面に、所定のチップ分離領域３０７・３０７を設けて、複数の固体撮像素子３０３及び所定数のアルミパッド３０５・３０５…を形成する。   In this manufacturing method, as shown in FIG. 11A, as in the above-described method, predetermined chip isolation regions 307 and 307 are provided on the surface of a silicon wafer 300 which is a semiconductor substrate, and a plurality of solid-state imaging devices are provided. 303 and a predetermined number of aluminum pads 305, 305... Are formed.

次に、図１１（ｂ）に示すように、シリコンウェハ３００に形成された固体撮像素子３０３の周囲を囲むように、アルミパッド３０５・３０５の内側に凸部３０６を周設する。そして、その凸部３０６に、キャップガラス３０４を装着する。凸部３０６は、キャップガラス３０４及び固体撮像素子３０３を接着するためのものである。   Next, as shown in FIG. 11B, a convex portion 306 is provided around the aluminum pads 305 and 305 so as to surround the solid-state imaging device 303 formed on the silicon wafer 300. Then, the cap glass 304 is attached to the convex portion 306. The convex portion 306 is for bonding the cap glass 304 and the solid-state imaging element 303.

次に、凸部３０６を介してキャップガラス３０４が装着されたシリコンウェハ３００を、チップ分離領域３０７・３０７において分離する。これにより、図１１（ｃ）に示すようなチップに個片化され、固体撮像装置３０１が製造される。   Next, the silicon wafer 300 to which the cap glass 304 is attached via the convex portion 306 is separated in the chip separation regions 307 and 307. Thereby, the chip is separated into chips as shown in FIG. 11C, and the solid-state imaging device 301 is manufactured.

最後に、図１１（ｄ）に示すように、固体撮像装置３０１を、パッケージ基板３０８に搭載する。そして、パッケージ基板３０８に設けられている所定数のパッケージ端子３０８ａ，３０８ａと、それぞれに対応するアルミパッド３０５，３０５とをボンディングワイヤ３０９，３０９を介して電気的に接続する。   Finally, as shown in FIG. 11 (d), the solid-state imaging device 301 is mounted on the package substrate 308. Then, a predetermined number of package terminals 308a and 308a provided on the package substrate 308 and the corresponding aluminum pads 305 and 305 are electrically connected through bonding wires 309 and 309, respectively.

このようにして製造された固体撮像装置３０１には、固体撮像素子３０３の直上に空間５３ａが設けられている。しかも、この空間３０３ａを凸部３０６により密封状態にすることにより、固体撮像装置３０１の製造工程において、固体撮像素子３０３に対して外部から湿気及びゴミ等の侵入を防止することができる。   In the solid-state imaging device 301 manufactured in this way, a space 53 a is provided immediately above the solid-state imaging element 303. In addition, by sealing the space 303a with the convex portion 306, it is possible to prevent moisture and dust from entering the solid-state imaging device 303 from the outside in the manufacturing process of the solid-state imaging device 301.

このように、これらの製造方法によれば、シリコンウェハ２００，３００を個々のチップ２０２，３０２に個片化する工程以降において、固体撮像素子２０３，３０３の表面に損傷及びダストの付着が起こりにくくなる。   As described above, according to these manufacturing methods, after the step of dividing the silicon wafers 200 and 300 into individual chips 202 and 302, damage and adhesion of dust hardly occur on the surfaces of the solid-state imaging devices 203 and 303. Become.

しかし、固体撮像装置２０１では、固体撮像素子２０３とキャップガラス２０４とが直接、接するため、固体撮像素子２０３のマイクロレンズが損傷しやすくなるという欠点がある。また、固体撮像装置３０１では、複数の固体撮像素子３０３のそれぞれにキャップガラス３０４を貼り付ける必要があり、生産性が悪い。   However, since the solid-state imaging device 201 and the cap glass 204 are in direct contact with each other, the solid-state imaging device 201 has a drawback that the microlens of the solid-state imaging device 203 is easily damaged. Moreover, in the solid-state imaging device 301, it is necessary to affix the cap glass 304 to each of the plurality of solid-state imaging elements 303, and productivity is poor.

そこで、図１２（ａ）〜図１２（ｅ）に示す固体撮像装置４０１の製造方法では、生産性を高めるために、複数の固体撮像素子４０３，４０３に対して１枚のキャップガラス４０４が装着される。   Therefore, in the method for manufacturing the solid-state imaging device 401 shown in FIGS. 12A to 12E, one cap glass 404 is attached to the plurality of solid-state imaging devices 403 and 403 in order to increase productivity. Is done.

具体的には、図１２（ａ）に示すように、この製造方法では、前述の方法と同様に、半導体基板であるシリコンウェハ４００の表面に、所定のチップ分離領域４０７・４０７を設けて、複数の固体撮像素子４０３及び所定数のアルミパッド４０５・４０５…を形成する。   Specifically, as shown in FIG. 12 (a), in this manufacturing method, predetermined chip isolation regions 407 and 407 are provided on the surface of a silicon wafer 400, which is a semiconductor substrate, in the same manner as described above. A plurality of solid-state imaging devices 403 and a predetermined number of aluminum pads 405, 405,.

次に、図１２（ｂ）に示すように、シリコンウェハ４００に形成された、アルミパッド４０５，４０５及びそれぞれの固体撮像素子４０３を隔てるチップ分離領域４０７，４０７上に、凸部４０６を形成する。これにより、固体撮像素子４０３の形成表面よりも所定領域だけ大きい領域を除いて、シリコンウェハ４００の表面に凸部４０６が形成される。次に、同図に示すように、シリコンウェハ４００上の全ての固体撮像素子４０３を覆うことが可能な大きさのキャップガラス４０４を、この凸部４０６に装着する。   Next, as shown in FIG. 12B, convex portions 406 are formed on the chip isolation regions 407 and 407 that separate the aluminum pads 405 and 405 and the respective solid-state imaging elements 403 formed on the silicon wafer 400. . As a result, a convex portion 406 is formed on the surface of the silicon wafer 400 except for a region larger than the formation surface of the solid-state imaging element 403 by a predetermined region. Next, as shown in the figure, a cap glass 404 having a size capable of covering all the solid-state imaging elements 403 on the silicon wafer 400 is attached to the convex portion 406.

さらに、このようなキャップガラス４０４が装着されたシリコンウェハ４００を、チップ分離領域４０７，４０７において分離する。これにより、図１２（ｃ）に示すようなチップに個片化され、固体撮像装置４０１が製造される。また、チップ４０２における凸部４０６の側面をエッチングして、図１２（ｄ）に示すようにアルミパッド４０５，４０５をむき出しにする。   Further, the silicon wafer 400 on which such a cap glass 404 is mounted is separated in the chip separation regions 407 and 407. Thereby, it is separated into chips as shown in FIG. 12C, and the solid-state imaging device 401 is manufactured. Further, the side surface of the convex portion 406 in the chip 402 is etched to expose the aluminum pads 405 and 405 as shown in FIG.

次に、図１２（ｅ）に示すように、固体撮像装置４０１を、パッケージ基板４０８に搭載し、パッケージ基板４０８に設けられている所定数のパッケージ端子４０８ａ，４０８ａと、それぞれに対応するアルミパッド４０５，４０５とをボンディングワイヤ４０９，４０９を介して電気的に接続する。   Next, as shown in FIG. 12E, a solid-state imaging device 401 is mounted on a package substrate 408, a predetermined number of package terminals 408a and 408a provided on the package substrate 408, and aluminum pads corresponding to each of them. 405 and 405 are electrically connected through bonding wires 409 and 409.

このように、この製造方法では、複数の固体撮像素子４０３，４０３に対して１枚のキャップガラス４０４を装着することにより、キャップガラス４０４の装着工程を短縮することができる。また、固体撮像装置４０１では、固体撮像素子４０３の直上に空間４０３ａを設けることができ、この空間４０３ａを凸部４０６により密封状態にすることにより、固体撮像装置４０１の製造工程において固体撮像素子４０３に対して外部から湿気及びゴミ等の侵入を防止することができる。   As described above, in this manufacturing method, the mounting process of the cap glass 404 can be shortened by mounting one cap glass 404 to the plurality of solid-state imaging devices 403 and 403. Further, in the solid-state imaging device 401, a space 403 a can be provided immediately above the solid-state imaging device 403, and the solid-state imaging device 403 is manufactured in the manufacturing process of the solid-state imaging device 401 by sealing the space 403 a with the convex portion 406. In contrast, it is possible to prevent moisture and dust from entering from the outside.

このような固体撮像装置の製造時には、固体撮像素子を有するシリコンウェハとキャップガラスとを貼付ける。この貼付けは、互いに対向する２つのステージを備えた貼付装置により行う。例えば、図１２（ｄ）の場合、固体撮像素子４０３を有するシリコンウェハ４００を保持したステージと、キャップガラス４０４を保持したステージとを対向させる。そして、各ステージの相対移動によって、シリコンウェハ４００上に形成された凸部４０６と、キャップガラス４０４とを接触させる。これにより、シリコンウェハ４００と、キャップガラス４０４とが、凸部４０６を介して貼り付けられる。   When manufacturing such a solid-state imaging device, a silicon wafer having a solid-state imaging device and a cap glass are attached. This pasting is performed by a pasting apparatus having two stages facing each other. For example, in the case of FIG. 12D, the stage holding the silicon wafer 400 having the solid-state image sensor 403 and the stage holding the cap glass 404 are opposed to each other. And the convex part 406 formed on the silicon wafer 400 and the cap glass 404 are made to contact by the relative movement of each stage. As a result, the silicon wafer 400 and the cap glass 404 are attached via the convex portions 406.

ステージを備えた貼付装置によって、シリコンウェハ４００とキャップガラス４０４とを貼付けるには、２つのステージを互いに平行にすることが重要となる。ステージが互いに平行でなければ、シリコンウェハ４００とキャップガラス４０４とを平行に貼り付けられない。しかし、貼付を繰り返すと、ステージの平行度にずれが生じ、シリコンウェハ４００とキャップガラス４０４とを平行に貼り付けられなくなる。   In order to attach the silicon wafer 400 and the cap glass 404 by the attaching device provided with the stage, it is important to make the two stages parallel to each other. If the stages are not parallel to each other, the silicon wafer 400 and the cap glass 404 cannot be attached in parallel. However, when pasting is repeated, the parallelism of the stage is shifted, and the silicon wafer 400 and the cap glass 404 cannot be pasted in parallel.

そこで、シリコンウェハ４００とキャップガラス４０４とを平行に貼付けるために、種々の工夫がなされている。   Therefore, various measures have been taken to attach the silicon wafer 400 and the cap glass 404 in parallel.

例えば、図１３（ａ）および図１３（ｂ）に示すような、ネジ式の平行度調整機構によって、ステージの平行度を調整する。図１３（ａ）は、ネジ式の平行度調整機構を示す上面図であり、図１３（ｂ）は、図１３（ａ）の断面図である。図１３（ａ）の平行調整機構は、８対の固定用ボルト５０４および高さ調整ボルト５０５を用いる。つまり、テーブル５０２上の８点で平行調整する。具体的には、このネジ式の平行調整機構は、図１３（ｂ）に示すように、ステージ５０１が、テーブル５０２とベース５０３との２重構造となっている。テーブル５０２は、貼付対象となる基板（シリコンウェハなど）を保持するものであり、ベース５０３は、テーブル５０２を支持するためのものである。テーブル５０２とベース５０３とは、ステージ５０１の外周部に設けられた、複数の固定用ボルト５０４（図の例では８本）によって固定されている。固定用ボルト５０４は、テーブル５０２からベース５０３まで貫通している。そして、各固定用ボルト５０４を中心として、その外側に、高さ調整ボルト５０５が、設けられる。固定用ボルト５０４は、高さ調整ボルト５０５の中心を貫通している。   For example, the parallelism of the stage is adjusted by a screw-type parallelism adjusting mechanism as shown in FIGS. 13 (a) and 13 (b). FIG. 13A is a top view showing a screw-type parallelism adjusting mechanism, and FIG. 13B is a cross-sectional view of FIG. The parallel adjustment mechanism of FIG. 13A uses eight pairs of fixing bolts 504 and height adjustment bolts 505. That is, parallel adjustment is performed at eight points on the table 502. Specifically, in this screw-type parallel adjustment mechanism, the stage 501 has a double structure of a table 502 and a base 503 as shown in FIG. The table 502 holds a substrate (silicon wafer or the like) to be attached, and the base 503 is for supporting the table 502. The table 502 and the base 503 are fixed by a plurality of fixing bolts 504 (eight in the illustrated example) provided on the outer periphery of the stage 501. The fixing bolt 504 penetrates from the table 502 to the base 503. Then, a height adjusting bolt 505 is provided on the outside of each fixing bolt 504 as the center. The fixing bolt 504 passes through the center of the height adjusting bolt 505.

図１３（ａ）および図１３（ｂ）のネジ式の平行度調整機構は、高さ調整ボルト５０５によりテーブル５０２の高さ調整によって、ステージ５０１の平行度を調整する。すなわち、まず、平行度の調整が必要なポイントの固定用ボルト５０４を緩める。次に、そのポイントの高さ調整ボルト５０５のネジを調節して、そのポイントの高さを調整する。高さ調整後の平行度は、ステージ間に感圧紙を挟みこんだときの圧力分布から、確認することができる。   The screw-type parallelism adjusting mechanism shown in FIGS. 13A and 13B adjusts the parallelism of the stage 501 by adjusting the height of the table 502 with the height adjusting bolt 505. That is, first, the fixing bolt 504 at a point where the parallelism needs to be adjusted is loosened. Next, the height adjustment bolt 505 of the point is adjusted to adjust the height of the point. The parallelism after height adjustment can be confirmed from the pressure distribution when the pressure sensitive paper is sandwiched between the stages.

一方、特許文献２には、このような高さ調整ボルトを用いない貼付装置が開示されている。図１４は、特許文献２の貼付装置の概略断面図である。図１４の貼付装置は、チャンバ６０８内の真空圧が規定値になった時に、シリンダ６０９の上昇により、半導体ウェハ６０１とテープ６０４とが接触する。そして、シリンダ６０９の加圧力と球面座６１０の平行出しの作用により、半導体ウェハ６０１とテープ６０４との均一な貼付を可能としている。
特開２００４−２４７４８６号公報（２００４年３月２４日公開） 実開昭６０−９２７号公報（１９８５年８月１９日公開） On the other hand, Patent Document 2 discloses a sticking device that does not use such height adjustment bolts. FIG. 14 is a schematic cross-sectional view of the sticking device of Patent Document 2. In the sticking apparatus of FIG. 14, when the vacuum pressure in the chamber 608 reaches a specified value, the semiconductor wafer 601 and the tape 604 come into contact with each other as the cylinder 609 rises. The semiconductor wafer 601 and the tape 604 can be evenly attached by the action of the pressure of the cylinder 609 and the parallelism of the spherical seat 610.
JP 2004-247486 A (published March 24, 2004) Japanese Utility Model Publication No. 60-927 (published August 19, 1985)

しかしながら、従来の平行調整では、平行な貼付が困難であるという問題がある。   However, the conventional parallel adjustment has a problem that it is difficult to apply in parallel.

具体的には、図１３（ａ）および図１３（ｂ）のネジ式の平行調整の場合、ステージ５０１を、テーブル５０２とベース５０３との２重構造とする必要がある。その結果、テーブル５０２とベース５０３との間が、中空となる。   Specifically, in the case of the screw-type parallel adjustment in FIGS. 13A and 13B, the stage 501 needs to have a double structure of the table 502 and the base 503. As a result, the space between the table 502 and the base 503 is hollow.

しかも、テーブル５０２とベース５０３とは、固定用ボルト５０４および高さ調整ボルト５０５が設けられた部分でのみ保持される。このため、テーブル５０２とベース５０３とを固定する面積が小さくなる。また、いずれのボルトにも、緩み止め機構はなく、いずれのボルトも緩みやすい。   In addition, the table 502 and the base 503 are held only at a portion where the fixing bolt 504 and the height adjusting bolt 505 are provided. For this reason, the area which fixes the table 502 and the base 503 becomes small. Further, none of the bolts has a locking mechanism, and any of the bolts is easily loosened.

これらの結果、貼付動作の繰り返しによって、ステージ５０１に荷重が繰り返しかかると、固定用ボルト５０４および高さ調整ボルト５０５の位置が、極めて変動しやすくなる。また、上記の中空によって、ネジ式の平行調整では、貼付動作を繰り返すとともに、ステージ同士の平行度がずれやすくなり、平行調整の精度が非常に悪くなる。平行調整の精度は、貼付ける基板の面積が大きくなるほど、悪くなる。なお、上記のように、中空が形成されると、ステージ５０１が撓んでしまう。このため、ステージ５０１に荷重がかかると、ステージ５０１が湾曲してしまう。これも、平行調整が悪くなる原因となる。   As a result, when the load is repeatedly applied to the stage 501 by repeating the pasting operation, the positions of the fixing bolt 504 and the height adjusting bolt 505 are very likely to fluctuate. In addition, due to the above-described hollowness, in the screw-type parallel adjustment, the pasting operation is repeated, and the parallelism between the stages is easily shifted, and the accuracy of the parallel adjustment becomes very poor. The accuracy of parallel adjustment becomes worse as the area of the substrate to be attached increases. As described above, when the hollow is formed, the stage 501 is bent. For this reason, when a load is applied to the stage 501, the stage 501 is curved. This also causes the parallel adjustment to deteriorate.

一方、特許文献２には、シリンダ６０９と球面座６１０とによって平行出しすると記載されているものの、その詳細については開示されていない。   On the other hand, Patent Document 2 describes that the cylinder 609 and the spherical seat 610 are arranged in parallel, but details thereof are not disclosed.

ここで、特許文献２の貼付装置を、シリコンウェハとキャップガラスとの接着に適用したとする。この場合、シリコンウェハとキャップガラスとを接触させた状態で、シリンダ６０９の加圧力と球面座６１０とにより、シリコンウェハとキャップガラスとを平行にする。ここで、シリコンウェハとキャップガラスとが平行でない場合には、シリコンウェハとキャップガラスとが、傾斜して接触することになる。このため、接触時には、キャップガラスが、シリコンウェハ上に形成された凸部の一部のみに接触する。その結果、接触した凸部に偏って荷重がかかってしまい、その凸部に潰れが生じる。このため、シリコンウェハとキャップガラスとを平行に貼付けることができない。しかも、潰れた凸部は、貼付けには関与できなってしまう。つまり、貼付強度が小さくなる（不十分となる）ため、キャップガラスが剥がれやすくなる。なお、ネジ式の平行調整の場合も同様のことがいえる。   Here, suppose that the sticking apparatus of patent document 2 was applied to adhesion | attachment of a silicon wafer and cap glass. In this case, in a state where the silicon wafer and the cap glass are in contact with each other, the silicon wafer and the cap glass are made parallel by the applied pressure of the cylinder 609 and the spherical seat 610. Here, when the silicon wafer and the cap glass are not parallel to each other, the silicon wafer and the cap glass are inclined to contact each other. For this reason, at the time of contact, cap glass contacts only a part of convex part formed on the silicon wafer. As a result, a load is applied to the contacted convex portion, and the convex portion is crushed. For this reason, a silicon wafer and cap glass cannot be stuck in parallel. And the crushed convex part will be involved in sticking. That is, since the sticking strength is reduced (becomes insufficient), the cap glass is easily peeled off. The same applies to the screw-type parallel adjustment.

本発明は、上記の課題に鑑みてなされたものであり、その目的は、固体撮像素子を有する基板と、その固体撮像素子を封止する封止基板とを、平行に貼り付けることのできる固体撮像装置の製造方法および製造装置を提供することにある。また、本発明の別の目的は、対向する基板同士を、平行に貼付けることのできる貼付装置を提供することにある。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a solid body in which a substrate having a solid-state image sensor and a sealing substrate for sealing the solid-state image sensor can be attached in parallel. An object of the present invention is to provide an imaging device manufacturing method and a manufacturing apparatus. Another object of the present invention is to provide a pasting apparatus capable of pasting opposing substrates in parallel.

上記の課題を解決するために、本発明の固体撮像装置の製造装置は、固体撮像素子を有する基板と、その固体撮像素子を封止する封止基板とを貼付ける貼付部を備え、上記貼付部は、互いに対向する２つのステージを有し、その一方に固体撮像素子を有する基板を、他方に封止基板をそれぞれ保持し、少なくとも一方のステージは、互いのステージの平行度を調整するための平行調整用ピンを備えており、上記平行調整用ピンと、その平行調整用ピンに対向するステージとの接触によって、互いのステージの平行度を調整するようになっていることを特徴としている。   In order to solve the above problems, a solid-state imaging device manufacturing apparatus according to the present invention includes a pasting unit that pastes a substrate having a solid-state imaging element and a sealing substrate that seals the solid-state imaging element. The unit has two stages facing each other, each holding a substrate having a solid-state imaging device on one side and a sealing substrate on the other side, and at least one stage is for adjusting the parallelism of the stages. The parallel adjustment pins are provided, and the parallelism between the stages is adjusted by contact between the parallel adjustment pins and the stage facing the parallel adjustment pins.

上記の発明によれば、貼付部が有する少なくとも一方のステージに、互いのステージの平行度を調整するための平行調整用ピンが設けられている。つまり、製造装置自体が、平行度を合わせる構造を有している。そして、平行調整用ピンと、その平行調整用ピンに対向するステージとの接触によって、互いのステージの平行度を調整するようになっている。このため、機械的に各ステージの平行度調整したり、平行ずれを監視したりする必要がない。   According to said invention, the pin for a parallel adjustment for adjusting the parallelism of a mutual stage is provided in the at least one stage which a sticking part has. That is, the manufacturing apparatus itself has a structure in which the parallelism is adjusted. The parallelism between the stages is adjusted by contact between the parallel adjustment pin and the stage facing the parallel adjustment pin. For this reason, it is not necessary to mechanically adjust the parallelism of each stage or monitor the parallel deviation.

さらに、上記の発明によれば、ステージの平行調整を行うために平行調整用ピンを用いるため、従来のネジ式の平行調整に必要なボルトを用いない。このため、ネジ式の平行調整の場合のように、ステージに中空を形成する必要はなく、ステージに撓みも生じないし、ネジが緩むこともない。これにより、ステージに繰り返し荷重がかかっても、互いのステージの平行がずれにくい。従って、固体撮像素子を有する基板と封止基板とを、確実に平行に貼付ることができる。それゆえ、ウェハレベルの大面積の基板の貼り付けであっても、全面の平行度確保が容易となる。   Furthermore, according to the above invention, since the parallel adjustment pins are used to perform the parallel adjustment of the stage, the bolts necessary for the conventional screw-type parallel adjustment are not used. For this reason, it is not necessary to form a hollow in the stage as in the case of the screw-type parallel adjustment, the stage does not bend, and the screw is not loosened. Thereby, even if a load is repeatedly applied to the stages, the parallelism of the stages is difficult to shift. Therefore, the substrate having the solid-state imaging element and the sealing substrate can be reliably attached in parallel. Therefore, it is easy to ensure the parallelism of the entire surface even when attaching a large-area substrate at the wafer level.

本発明の固体撮像装置の製造装置では、上記貼付部は、平行度の調整後、固体撮像素子を有する基板と封止基板とを貼付けることが好ましい。   In the solid-state imaging device manufacturing apparatus of the present invention, it is preferable that the affixing unit affix the substrate having the solid-state imaging element and the sealing substrate after adjusting the parallelism.

上記の発明によれば、ステージの平行度の調整後、固体撮像素子を有する基板と封止基板とを貼付ける。つまり、平行度の調整時には、固体撮像素子を有する基板と封止基板とが接触しない。これにより、平行度の調整時に、固体撮像素子に加わる衝撃を軽減することができる。従って、衝撃から固体撮像素子を保護することができる。   According to said invention, the board | substrate which has a solid-state image sensor and a sealing substrate are affixed after adjustment of the parallelism of a stage. That is, at the time of adjusting the parallelism, the substrate having the solid-state image sensor and the sealing substrate do not contact each other. Thereby, it is possible to reduce an impact applied to the solid-state imaging device when adjusting the parallelism. Therefore, the solid-state imaging device can be protected from impact.

このように、上記の発明によれば、いきなり、固体撮像素子を有する基板と封止基板とを押し当てる前に、平行調整用ピンを用いてステージの平行度を調整する。これにより、特に固体撮像素子を有する基板への衝撃を少なくすることができる。つまり、固体撮像素子を有する基板と、封止基板とを、低インパクトに貼付けることができる。   As described above, according to the above invention, the parallelism of the stage is adjusted using the parallel adjustment pins before the substrate having the solid-state imaging device and the sealing substrate are pressed against each other. Thereby, the impact to the board | substrate which has a solid-state image sensor especially can be decreased. That is, the substrate having the solid-state imaging device and the sealing substrate can be attached with low impact.

本発明の固体撮像装置の製造装置では、平行調整用ピンは、３本以上であることが好ましい。   In the solid-state imaging device manufacturing apparatus of the present invention, it is preferable that the number of parallel adjustment pins is three or more.

上記の発明によれば、３本以上の平行調整用ピンを用いて、ステージの平行度を調整する。これにより、対向するステージ同士を、確実に平行にすることができる。   According to the above invention, the parallelism of the stage is adjusted using three or more parallel adjustment pins. Thereby, the opposing stages can be reliably made parallel.

本発明の固体撮像装置の製造装置では、上記平行調整用ピンは、その平行調整用ピンが設けれらたステージから、他方のステージ方向に突出可能となっており、上記平行調整時には、その平行調整用ピンが設けれらたステージに保持された固体撮像素子を有する基板または封止基板を越えて突出するようになっていることが好ましい。   In the solid-state imaging device manufacturing apparatus according to the present invention, the parallel adjustment pin can protrude in the direction of the other stage from the stage on which the parallel adjustment pin is provided. It is preferable to protrude beyond a substrate or a sealing substrate having a solid-state imaging device held on a stage provided with adjustment pins.

上記の発明によれば、平行調整用ピンが、その平行調整用ピンが設けられたステージから、突出する長さ（突出長さ）を自在に設定できるようになっている。そして、平行調整時に、平行調整用ピンは、平行調整用ピンが設けられたステージに保持される基板（固体撮像素子を有する基板または封止基板）よりも、他方のステージ方向（ステージの対向する方向）に、突出している。このため、平行調整時には、固体撮像素子を有する基板と封止基板とが接触しない。これにより、平行度の調整時に、固体撮像素子に加わる衝撃を軽減することができる。従って、衝撃から固体撮像素子を保護することができる。   According to the above invention, the length of the parallel adjustment pin protruding from the stage provided with the parallel adjustment pin (projection length) can be freely set. In parallel adjustment, the parallel adjustment pin is positioned in the other stage (the stage is opposed to the stage) rather than the substrate (the substrate having the solid-state imaging device or the sealing substrate) held on the stage provided with the parallel adjustment pin. In the direction). For this reason, at the time of parallel adjustment, the substrate having the solid-state image sensor and the sealing substrate do not contact each other. Thereby, it is possible to reduce an impact applied to the solid-state imaging device when adjusting the parallelism. Therefore, the solid-state imaging device can be protected from impact.

本発明の固体撮像装置の製造装置では、少なくとも一方のステージの高さ、および、平行調整用ピンの突出長さの少なくとも一方を調節するための荷重を付与する荷重部を備えることが好ましい。   In the solid-state imaging device manufacturing apparatus according to the present invention, it is preferable to include a load portion that applies a load for adjusting at least one of the height of at least one stage and the protruding length of the parallel adjustment pin.

上記の発明によれば、荷重部による荷重によって、ステージの高さおよび平行調整用ピンの突出長さの少なくとも一方が調節される。これにより、荷重部の荷重量を変化させることによって、ステージの高さ調整および平行調整用ピンの突出長さ調整が可能となる。   According to the above invention, at least one of the height of the stage and the protruding length of the parallel adjustment pin is adjusted by the load from the load portion. Thereby, the height of the stage and the protruding length of the parallel adjustment pin can be adjusted by changing the load amount of the load portion.

本発明の固体撮像装置の製造装置では、上記荷重部は、固体撮像素子を有する基板と封止基板とを貼付けるための貼付け荷重を、段階的に上昇させることが好ましい。   In the solid-state imaging device manufacturing apparatus according to the aspect of the invention, it is preferable that the load portion raises a pasting load for pasting the substrate having the solid-state imaging device and the sealing substrate in a stepwise manner.

上記の発明によれば、荷重部は、固体撮像素子を有する基板と封止基板とを貼付けるための貼付荷重を、徐々に増加させる。このため、固体撮像素子を有する基板と封止基板との接触時の荷重が、小さくなる。従って、固体撮像素子を有する基板と封止基板との接触時に、固体撮像素子が受ける衝撃を、軽減することができる。   According to said invention, a load part increases the sticking load for sticking the board | substrate which has a solid-state image sensor, and a sealing substrate gradually. For this reason, the load at the time of contact with the board | substrate which has a solid-state image sensor, and a sealing substrate becomes small. Therefore, the impact received by the solid-state imaging device when the substrate having the solid-state imaging device is in contact with the sealing substrate can be reduced.

本発明の固体撮像装置の製造装置では、上記荷重部は、固体撮像素子を有する基板と封止基板との接触時の初期貼付荷重を、固体撮像素子を有する基板と封止基板との貼付に必要な最終貼付荷重よりも小さくするように設定されていることが好ましい。   In the solid-state imaging device manufacturing apparatus of the present invention, the load section applies an initial pasting load at the time of contact between the substrate having the solid-state imaging element and the sealing substrate to the pasting of the substrate having the solid-state imaging element and the sealing substrate. It is preferably set to be smaller than the necessary final sticking load.

上記の発明によれば、初期貼付荷重が、最終貼付荷重よりも小さく設定されている。このため、最終貼付荷重よりも小さい荷重で、固体撮像素子を有する基板と封止基板とが接触する。つまり、固体撮像素子を有する基板と封止基板との接触時の荷重が、小さくなる。従って、固体撮像素子を有する基板と封止基板との接触時に、固体撮像素子が受ける衝撃を、軽減することができる。   According to said invention, the initial sticking load is set smaller than the final sticking load. For this reason, the board | substrate which has a solid-state image sensor, and a sealing substrate contact with a load smaller than the last sticking load. That is, the load at the time of contact between the substrate having the solid-state imaging device and the sealing substrate is reduced. Therefore, the impact received by the solid-state imaging device when the substrate having the solid-state imaging device is in contact with the sealing substrate can be reduced.

本発明の固体撮像装置の製造装置では、上記荷重部は、固体撮像素子を有する基板と封止基板との貼付時に、平行調整用ピンに、貼付方向と反対方向に、最終貼付荷重未満の荷重を加えることが好ましい。   In the manufacturing apparatus of the solid-state imaging device of the present invention, the load portion is a load less than the final application load in the direction opposite to the application direction in the parallel adjustment pin when the substrate having the solid-state image sensor and the sealing substrate are attached. Is preferably added.

上記の発明によれば、平行調整用ピンによって、抵抗を与えながら、固体撮像素子を有する基板と封止基板とを貼付けることができる。従って、固体撮像素子を有する基板と封止基板との接触時に、固体撮像素子が受ける衝撃を、軽減することができる。   According to said invention, the board | substrate which has a solid-state image sensor, and a sealing substrate can be affixed, providing resistance with the pin for parallel adjustment. Therefore, the impact received by the solid-state imaging device when the substrate having the solid-state imaging device is in contact with the sealing substrate can be reduced.

本発明の固体撮像装置の製造装置では、上記荷重部は、エアシリンダであることが好ましい。   In the solid-state imaging device manufacturing apparatus of the present invention, it is preferable that the load portion is an air cylinder.

上記の発明によれば、平行調整用ピンの突出長さ、および、ステージの高さのいずれかを調節するために、エアシリンダを用いる。このため、それらの調節の際に、ゴミなどが発生しないクリーンな環境を作り出すことができる。従って、固体撮像素子へのゴミなどの侵入を確実に防ぎ、固体撮像装置を製造することができる。また、エアシリンダを用いれば、貼付荷重の制御が容易になる。   According to the above invention, the air cylinder is used to adjust either the protruding length of the parallel adjustment pin or the height of the stage. Therefore, it is possible to create a clean environment in which dust is not generated during the adjustment. Therefore, it is possible to reliably prevent the entry of dust and the like into the solid-state image sensor and manufacture a solid-state image pickup device. Moreover, if an air cylinder is used, control of a sticking load will become easy.

本発明の固体撮像装置の製造装置では、少なくとも一方のステージの固体撮像素子を有する基板または封止基板の保持面が、水平面に対して、傾斜可能となっていることが好ましい。   In the solid-state imaging device manufacturing apparatus of the present invention, it is preferable that the holding surface of the substrate or the sealing substrate having the solid-state imaging element of at least one stage can be inclined with respect to the horizontal plane.

上記の発明によれば、少なくとも一方のステージの基板保持面が、水平面に対して、傾斜可能となっている。言い換えれば、ステージの基板保持面が、可動式となっている。これにより、ステージ同士の角度を、自在に変更することができる。従って、貼付動作の繰り返しによって、一方のステージの位置がずれたとしても、他方のステージを傾斜させることによって、互いのステージを平行にすることができる。従って、固体撮像素子を有する基板と封止基板とを、確実に平行に貼付けることができる。   According to the above invention, the substrate holding surface of at least one stage can be inclined with respect to the horizontal plane. In other words, the substrate holding surface of the stage is movable. Thereby, the angle between stages can be changed freely. Therefore, even if the position of one stage shifts due to repetition of the pasting operation, the other stages can be made parallel by tilting the other stage. Therefore, the substrate having the solid-state imaging device and the sealing substrate can be reliably attached in parallel.

本発明の固体撮像装置の製造装置では、上方に配置された上ステージが固定されており、下方に配置された下ステージが可動式となっていることが好ましい。   In the solid-state imaging device manufacturing apparatus according to the present invention, it is preferable that the upper stage disposed above is fixed and the lower stage disposed below is movable.

上記の発明によれば、１対のステージのうち、上側に配置された上ステージが固定されており、下側に配置された下ステージが可動式となっている。この構成では、可動式の下ステージが、固定された上ステージに接触するように移動して、平行度を調整する。ここで、製造装置内にダストが発生したとすると、そのダストは重力方向に落下する。しかし、この構成では、上ステージが固定されているため、落下するダストの上ステージへの付着を防ぐことができる。   According to the above invention, of the pair of stages, the upper stage disposed on the upper side is fixed, and the lower stage disposed on the lower side is movable. In this configuration, the movable lower stage moves so as to contact the fixed upper stage to adjust the parallelism. Here, if dust is generated in the manufacturing apparatus, the dust falls in the direction of gravity. However, in this configuration, since the upper stage is fixed, adhesion of falling dust to the upper stage can be prevented.

本発明の固体撮像装置の製造方法は、上記の課題を解決するために、固体撮像素子を有する基板と、その固体撮像素子を封止する封止基板とを貼付ける貼付け工程を有する固体撮像装置の製造方法であって、上記貼付け工程は、互いに対向する２つのステージの一方に、固体撮像素子を有する基板を、他方に封止基板をそれぞれ保持し、少なくとも一方のステージに設けられた平行調整用ピンと、平行調整用ピンに対向するステージとを接触させることにより、互いのステージの平行度を調整することを特徴としている。   In order to solve the above-described problem, a method for manufacturing a solid-state imaging device according to the present invention includes a pasting step for pasting a substrate having a solid-state imaging device and a sealing substrate for sealing the solid-state imaging device. In the manufacturing method of the above, the attaching step includes holding a substrate having a solid-state imaging device on one of two stages facing each other and a sealing substrate on the other, and performing parallel adjustment provided on at least one stage. It is characterized in that the parallelism of the stages is adjusted by bringing the working pin and the stage facing the parallel adjusting pin into contact with each other.

上記の発明によれば、平行調整用ピンとステージとの接触によって、互いのステージが平行になる。これにより、平行になったステージに保持された、固体撮像素子を有する基板と、封止基板とを、平行に貼付けることができる。   According to the above invention, the stages become parallel to each other by the contact between the parallel adjustment pins and the stage. Thereby, the board | substrate which has the solid-state image sensor hold | maintained at the stage which became parallel, and a sealing substrate can be affixed in parallel.

本発明の貼付装置は、上記の課題を解決するために、基板同士を貼付ける貼付装置であって、互いに対向する２つのステージを有し、各ステージに上記基板を保持し、少なくとも一方のステージは、互いのステージの平行度を調整するための平行調整用ピンを備えており、上記平行調整用ピンと、その平行調整用ピンに対向するステージとの接触によって、互いのステージの平行度を調整するようになっていることを特徴としている。   In order to solve the above-described problems, the pasting apparatus of the present invention is a pasting apparatus that pastes substrates together, has two stages facing each other, holds the substrate on each stage, and at least one stage Is equipped with a parallel adjustment pin for adjusting the parallelism of the stages, and the parallelism of the stages is adjusted by contact between the parallel adjustment pin and the stage facing the parallel adjustment pin. It is characterized by being to do.

上記の発明によれば、平行調整用ピンとステージとの接触によって、互いのステージが平行になる。これにより、平行になったステージに保持された、基板同士を平行に貼付けることができる。   According to the above invention, the stages become parallel to each other by the contact between the parallel adjustment pins and the stage. Thereby, the board | substrates hold | maintained at the stage which became parallel can be affixed in parallel.

以上のように、本発明は、平行調整用ピンと、その平行調整用ピンに対向するステージとの接触によって、互いのステージの平行度を調整するようになっている。それゆえ、平行度を調整したステージに保持された、基板同士を、平行に貼付けることができるという効果を奏する。   As described above, according to the present invention, the parallelism between the stages is adjusted by the contact between the parallel adjustment pin and the stage facing the parallel adjustment pin. Therefore, there is an effect that the substrates held on the stage with adjusted parallelism can be attached in parallel.

以下、本発明の実施形態について、図１〜図８に基づいて説明する。なお、本発明はこれに限定されるものではない。   Hereinafter, embodiments of the present invention will be described with reference to FIGS. Note that the present invention is not limited to this.

本発明は、固体撮像素子のウェハと、ガラス基板とを平行に貼付けるために、平行度調整用ピンを用いることを特徴とするものである。本発明の説明に先立ち、固体撮像装置およびその製造方法について説明する。
（１）固体撮像装置
図３（ａ）および図３（ｂ）は、本発明により製造される固体撮像装置１の概略構成を示す模式図である。図３(ａ)は、固体撮像装置１の上面図であり、図３（ｂ）は、図３（ａ）の矢符Ａ−Ａにおける断面図である。 The present invention is characterized in that a parallelism adjusting pin is used in order to attach the wafer of the solid-state imaging device and the glass substrate in parallel. Prior to the description of the present invention, a solid-state imaging device and a manufacturing method thereof will be described.
(1) Solid-state imaging device Fig.3 (a) and FIG.3 (b) are schematic diagrams which show schematic structure of the solid-state imaging device 1 manufactured by this invention. FIG. 3A is a top view of the solid-state imaging device 1, and FIG. 3B is a cross-sectional view taken along the arrow AA in FIG.

図３（ａ）および図３（ｂ）に示すように、固体撮像装置１は、シリコンウェハ２上に形成された固体撮像素子３に、凸部６を介して、キャップガラス４が貼り付けられた構成である。   As shown in FIG. 3A and FIG. 3B, the solid-state imaging device 1 has the cap glass 4 attached to the solid-state imaging device 3 formed on the silicon wafer 2 via the convex portion 6. It is a configuration.

固体撮像素子３は、例えば、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）やＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）等のイメージセンサーからなる。本実施形態では、固体撮像素子３は、シリコンウェハ２に平面視矩形状に形成されている。固体撮像素子３上には、カラーフィルターおよびマイクロレンズ（図示せず）が積層されている。シリコンウェハ２上には、外部端子であるアルミパッド５も形成されている。   The solid-state imaging device 3 is composed of an image sensor such as a CCD (Charge Coupled Device) or a CMOS (Complementary Metal Oxide Semiconductor). In the present embodiment, the solid-state image sensor 3 is formed on the silicon wafer 2 in a rectangular shape in plan view. On the solid-state imaging device 3, a color filter and a microlens (not shown) are stacked. On the silicon wafer 2, an aluminum pad 5 as an external terminal is also formed.

キャップガラス４は、凸部６を介して固体撮像素子３に対向して配置されている。キャップガラス４は、外部の湿気，ダスト(ゴミ、切りくず)などから、固体撮像素子３の表面を保護するためのものである。キャップガラス４は、固体撮像素子３に蓋をする蓋部である。キャップガラス４は、ガラスなどの透光性材料から構成される。つまり、キャップガラス４は、透明基板である。   The cap glass 4 is disposed so as to face the solid-state imaging device 3 through the convex portion 6. The cap glass 4 is for protecting the surface of the solid-state imaging device 3 from external moisture, dust (dust, chips) and the like. The cap glass 4 is a lid portion that covers the solid-state image sensor 3. The cap glass 4 is made of a translucent material such as glass. That is, the cap glass 4 is a transparent substrate.

凸部６は、固体撮像素子３よりも外側のシリコンウェハ２上に形成されている。凸部６は、キャップガラス４及び固体撮像素子３を接着するための接着部である。凸部６は、例えば、２０μｍから１００μｍの厚さとすることができる。固体撮像装置１の製造時には、凸部６は、シリコンウェハ２またはキャップガラス４上に形成される。凸部６は、感光性樹脂材料を用いフォトリゾグラフィ技術により形成したり、樹脂材料を用い印刷により形成することができる。   The convex portion 6 is formed on the silicon wafer 2 outside the solid-state imaging device 3. The convex portion 6 is an adhesive portion for adhering the cap glass 4 and the solid-state imaging device 3. The convex portion 6 can have a thickness of 20 μm to 100 μm, for example. At the time of manufacturing the solid-state imaging device 1, the convex portion 6 is formed on the silicon wafer 2 or the cap glass 4. The convex portion 6 can be formed by a photolithographic technique using a photosensitive resin material, or can be formed by printing using a resin material.

図４は、固体撮像装置１をさらに詳細に示す断面図である。図３（ａ）および図３（ｂ）に示した固体撮像装置１は、パッケージ基板８に搭載される。そして、シリコンウェハ２に形成されたアルミパッド５・５と、それぞれに対応するパッケージ基板８に設けられている所定数のパッケージ端子８ａ・８ａとが、ボンディングワイヤ９・９を介して電気的に接続される。   FIG. 4 is a cross-sectional view showing the solid-state imaging device 1 in more detail. The solid-state imaging device 1 shown in FIGS. 3A and 3B is mounted on a package substrate 8. The aluminum pads 5 and 5 formed on the silicon wafer 2 and a predetermined number of package terminals 8a and 8a provided on the corresponding package substrate 8 are electrically connected via bonding wires 9 and 9. Connected.

固体撮像装置１は、固体撮像素子３の表面に配置された受光素子（図示せず）により受光(光検出)をする。つまり、固体撮像装置１は、キャップガラス４を介して外部から光を取り込み、この光を固体撮像素子３において受光する。固体撮像素子３は、受光した光を所定の電気信号に変換し、ボンディングワイヤ９を介して電気信号を外部へ送出する。また、図３（ｂ）および図４に示すように、固体撮像装置１では、固体撮像素子３とキャップガラス４との間の空間は、凸部６およびキャップガラス４により密封（封止）状態となる。このため、固体撮像素子３には、外部から湿気及びゴミ等が侵入しない。   The solid-state imaging device 1 receives light (detects light) by a light receiving element (not shown) disposed on the surface of the solid-state imaging element 3. That is, the solid-state imaging device 1 takes in light from the outside through the cap glass 4 and receives this light at the solid-state imaging device 3. The solid-state imaging device 3 converts the received light into a predetermined electrical signal and sends the electrical signal to the outside via the bonding wire 9. Further, as shown in FIGS. 3B and 4, in the solid-state imaging device 1, the space between the solid-state imaging device 3 and the cap glass 4 is sealed (sealed) by the convex portion 6 and the cap glass 4. It becomes. For this reason, moisture, dust and the like do not enter the solid-state imaging device 3 from the outside.

（２）固体撮像装置の製造方法の概略
（固体撮像素子を有する基板の加工工程）
図５は、本発明の実施の形態１にかかる固体撮像素子モジュールの製造方法を示すフローチャートである。まず、図５における、固体撮像素子を有する基板を加工する工程から説明する。本実施形態では、固体撮像素子を有する基板の具体例として、ウェハを例にした、ウェハ加工工程について説明する。このため、図５中の破線内のウェハ加工工程が、固体撮像素子を有する基板加工の工程に相当する。図６（ａ）および図６（ｂ）は、詳細にウェハ加工工程を示した図である。図６（ａ）は、図５のウェハ加工工程のフローチャートであり、図６（ｂ）は図６（ａ）の各工程のうち、主な工程に対応したウェハ等の断面図を示している。 (2) Outline of manufacturing method of solid-state imaging device (processing step of substrate having solid-state imaging device)
FIG. 5 is a flowchart showing a method for manufacturing the solid-state imaging element module according to the first embodiment of the present invention. First, a process of processing a substrate having a solid-state imaging device in FIG. 5 will be described. In the present embodiment, a wafer processing process using a wafer as an example of a substrate having a solid-state imaging device will be described. For this reason, the wafer processing step in the broken line in FIG. 5 corresponds to a substrate processing step having a solid-state imaging device. FIG. 6A and FIG. 6B are diagrams showing the wafer processing process in detail. 6A is a flowchart of the wafer processing step of FIG. 5, and FIG. 6B is a cross-sectional view of the wafer and the like corresponding to the main steps among the steps of FIG. 6A. .

まず、固体撮像素子等形成工程では、例えばシリコン材料からなるウェハ１０にＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）やＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）等のイメージセンサーといった既存の技術に基づく固体撮像素子１１および端子１２を形成する（Ｓ１）。このプロセスは公知のものが使用できるため詳細な説明は省略する。   First, in the solid-state imaging element forming process, for example, a solid-state imaging element 11 and a terminal 12 based on an existing technology such as an image sensor such as a CCD (Charge Coupled Device) or a CMOS (Complementary Metal Oxide Semiconductor) are provided on a wafer 10 made of a silicon material. Form (S1). Since this process can use a well-known thing, detailed description is abbreviate | omitted.

ここで、固体撮像素子１１は、フォトダイオード単体を言うものではない。後述する透明基板は複数のフォトダイオードが整列されている領域に対して配置されれば良いので、固体撮像素子１１というときには、少なくともフォトダイオードが整列されている領域を含めば良く、その他の制御部分を含むか否かは問わない。   Here, the solid-state imaging device 11 does not mean a single photodiode. Since the transparent substrate to be described later only needs to be arranged in a region where a plurality of photodiodes are aligned, the solid-state imaging device 11 may include at least a region where the photodiodes are aligned, and other control parts. It does not matter whether or not it is included.

そして、固体撮像素子モジュールの薄型化を図る目的でウェハ１０の裏面研磨を行う（Ｓ２）。これには公知の研磨技術を用い得るため特には説明しない。研磨された結果、７００μｍ程度あったウェハ１０の厚みは１００〜３００μｍ程度に薄型化される。   Then, the back surface of the wafer 10 is polished for the purpose of reducing the thickness of the solid-state imaging device module (S2). Since a known polishing technique can be used for this, no particular explanation will be given. As a result of the polishing, the thickness of the wafer 10 which is about 700 μm is reduced to about 100 to 300 μm.

次に、裏面研磨工程（Ｓ２）で出てきたダストを除去するため洗浄工程（Ｓ３）を行う。その後、ウェハ１０の固体撮像素子１１形成面のうち、少なくとも固体撮像素子１１が形成されている領域全体を覆うように、シール剤１３を配置する（Ｓ４：シール剤貼付工程）。このシール剤貼付工程は、シール剤１３の塗布、或いは、シート状材料からなるシール剤１３を貼付けして行う。シール剤１３としては、例えば密着性の高いアクリル、エポキシ、ポリイミド系の感光性熱硬化性樹脂などを用いることができる。   Next, a cleaning step (S3) is performed in order to remove the dust that has come out in the back surface polishing step (S2). Then, the sealing agent 13 is arrange | positioned so that the whole area | region in which the solid-state image sensor 11 is formed may be covered at least among the solid-state image sensor 11 formation surfaces of the wafer 10 (S4: sealing agent sticking process). This sealing agent attaching step is performed by applying the sealing agent 13 or attaching the sealing agent 13 made of a sheet-like material. As the sealing agent 13, for example, acrylic, epoxy, polyimide-based photosensitive thermosetting resin having high adhesion can be used.

そして、ウェハ１０にシール剤１３をパターンニングするため、公知のフォトリソグラフ技術を用いて露光工程（Ｓ５：シール剤露光工程）を行った後、フィルム剥し工程及び現像工程を行う（Ｓ６：フィルム剥し現像工程）。この結果、後に個片透明基板を貼りつけるときに個片透明基板と接合される凸状のシール剤１３を、各固体撮像素子１１の周囲にパターンニングして配置することができる。このシール剤１３の形状は、より正確には、固体撮像素子１１の外側で且つ外部接続用の端子１２の内側に、透明基板２０内面が曇ることを防止する迷路状の通気孔を有して形成され、その通気孔以外の部分は密閉されるように略均一な高さに形成される。このようにして固体撮像素子を有する基板の加工工程は終了する。   And in order to pattern the sealing agent 13 on the wafer 10, after performing an exposure process (S5: sealant exposure process) using a well-known photolithographic technique, a film peeling process and a developing process are performed (S6: film peeling). Development process). As a result, the convex sealing agent 13 to be bonded to the individual transparent substrate when the individual transparent substrate is attached later can be arranged in a pattern around each solid-state imaging element 11. More precisely, the sealing agent 13 has a labyrinth-shaped air hole that prevents the inner surface of the transparent substrate 20 from being fogged outside the solid-state imaging device 11 and inside the external connection terminal 12. The portions other than the air holes are formed to have a substantially uniform height so as to be sealed. In this way, the processing step for the substrate having the solid-state imaging device is completed.

（透明基板加工工程）
次に、透明基板加工工程について説明する。図７（ａ）〜図７（ｃ）により詳しい透明基板加工工程を示す。図７（ａ）は、図５の透明基板加工工程のフローチャートであり、図７（ｂ）は、図７（ａ）の各工程のうち主な工程に対応した透明基板２０等の断面図を示している。 (Transparent substrate processing process)
Next, the transparent substrate processing step will be described. 7A to 7C show a detailed transparent substrate processing step. 7A is a flowchart of the transparent substrate processing step of FIG. 5, and FIG. 7B is a cross-sectional view of the transparent substrate 20 and the like corresponding to the main steps among the steps of FIG. 7A. Show.

まず、透明基板２０をウェハ１０に対向させる際に配置し易くするために、ウェハと略同一の外周を有する円形に切断する（Ｓ１１：形状調整カット工程）。図７（ａ）および図７（ｂ）中、形状調整カット工程（Ｓ１１）の前後の透明基板２０の様子を斜視した図を図７（ｃ）に示している。図７（ｃ）中、実線より内側が実際に残っている透明基板２０であり、破線部が切断される部分である。つまり、この工程により、方形の透明基板２０が切断され、円形の透明基板２０が形成される。このように、ウェハ１０と略同一の形状に透明基板２０を切断した結果、汎用的に用いられているチャックや搬送装置などを用いて加工できるため好適である。なお、透明基板２０としては、ガラス、石英或いは透明樹脂が例示できる。   First, in order to easily arrange the transparent substrate 20 when facing the wafer 10, it is cut into a circle having substantially the same outer periphery as the wafer (S11: shape adjustment cut step). FIG. 7C is a perspective view of the transparent substrate 20 before and after the shape adjustment cutting step (S11) in FIG. 7A and FIG. 7B. In FIG. 7C, the transparent substrate 20 is actually left inside the solid line, and the broken line portion is a cut portion. That is, by this step, the rectangular transparent substrate 20 is cut to form a circular transparent substrate 20. As described above, the transparent substrate 20 is cut into a shape substantially the same as that of the wafer 10, and as a result, it can be processed using a general-purpose chuck or a transfer device. In addition, as the transparent substrate 20, glass, quartz, or transparent resin can be illustrated.

次に、切断した透明基板２０の縁部の状態を整えるために端面を平坦化する処理を行う（Ｓ１２：端面処理工程）。そして、固体撮像素子１１への赤外線の透過率を減少するためのＩＲカットコーティング２１を、透明基板２０に形成する（Ｓ１３：ＩＲカットコーティング工程）。このＩＲカットコーティング工程は、例えばスパッタリング蒸着などの公知の技術を用いることが可能である。また、以下ではＩＲカットコーティングを施したものも含めて透明基板２０と記載する場合がある。また、本実施形態のＩＲカットコーティング工程では、透明基板２０と同形状のＩＲカットコーティングを、透明基板２０の全面に、蒸着によって形成した。   Next, in order to adjust the state of the edge of the cut transparent substrate 20, a process of flattening the end face is performed (S12: end face processing step). Then, an IR cut coating 21 for reducing the infrared transmittance to the solid-state imaging device 11 is formed on the transparent substrate 20 (S13: IR cut coating step). For this IR cut coating step, a known technique such as sputtering deposition can be used. In the following description, the transparent substrate 20 may be described including the one subjected to IR cut coating. In the IR cut coating process of this embodiment, an IR cut coating having the same shape as that of the transparent substrate 20 is formed on the entire surface of the transparent substrate 20 by vapor deposition.

次に、サポート部材２２をＩＲカットコーティング２１の形成面に貼りつける（Ｓ１４：サポート部材貼付工程）。この結果、サポート部材２２と透明基板２０とにＩＲカットコーティング２１が挟まれた状態になる。このサポート部材２２には、切断装置２３にて切断を行った際に個片状となった透明基板２０及びＩＲカットコーティング２１を仮固定状態にして保持する目的がある。   Next, the support member 22 is affixed to the formation surface of the IR cut coating 21 (S14: support member affixing step). As a result, the IR cut coating 21 is sandwiched between the support member 22 and the transparent substrate 20. The support member 22 has a purpose of holding the transparent substrate 20 and the IR cut coating 21 that have been separated into pieces when cut by the cutting device 23 in a temporarily fixed state.

また、サポート部材２２としては、例えば３００〜１０００μｍ程度の板材をウェハ１０と同形状にしたものの両面に粘着部材２７を施したものを用いることができる。粘着部材２７に用いる粘着剤は、ＵＶ光（紫外線光）を照射すれば含有されている発泡材料が発泡して粘着性が低下するものを用いることができる。この粘着部材２７としては、例えば日東電工社製リバアルファ（登録商標）が例示できる。なお、この板材に、ガラス、石英或いは透明樹脂やこれらの複合材といった透明材料を用い、粘着部材２７に透明のものを用いれば、透明基板２０を通してウェハ１０のアライメントマークを確認できるので、位置合わせの容易化を図ることができ好適である。なお、ここでいう位置合わせは、水平方向（面方向；ＸＹ方向）の位置合わせである。   As the support member 22, for example, a plate material of about 300 to 1000 μm having the same shape as that of the wafer 10 and the adhesive member 27 on both sides can be used. As the pressure-sensitive adhesive used for the pressure-sensitive adhesive member 27, it is possible to use a pressure-sensitive adhesive whose foamability is reduced by irradiating UV light (ultraviolet light) and whose adhesiveness is lowered. An example of the adhesive member 27 is Riva Alpha (registered trademark) manufactured by Nitto Denko Corporation. If a transparent material such as glass, quartz, transparent resin, or a composite material thereof is used for the plate material and a transparent material is used for the adhesive member 27, the alignment mark of the wafer 10 can be confirmed through the transparent substrate 20. This can be facilitated, which is preferable. Note that the alignment referred to here is alignment in the horizontal direction (plane direction; XY direction).

また、粘着部材２７に用いる粘着剤は、ＵＶ光を照射すれば含有されている発泡材料が発泡して粘着面の粘着性が低下するものを例示したが、これに限られず、何らかの外力を加えることによって粘着性が低下するものであれば同様に使用できる。他の例としては、熱を加えることによって発泡剤が発泡して粘着性が低下する材料、或は加熱又はＵＶ照射により硬化して粘着力が低下する材料を例示できる。ただし、この熱を用いて粘着力を低下させる材料を用いた場合には、以下に示すＵＶ照射工程を加熱工程に変更する必要がある。なお、以下には、ＵＶ光によって粘着性を低下させる場合を例に説明する。   In addition, the adhesive used for the adhesive member 27 is exemplified by the foamed material that foams when irradiated with UV light, which reduces the adhesiveness of the adhesive surface. However, the adhesive is not limited to this, and some external force is applied. If the adhesiveness is lowered by this, it can be used similarly. As another example, a material in which the foaming agent is foamed by application of heat to reduce the adhesiveness, or a material in which the adhesive force is reduced by being cured by heating or UV irradiation can be exemplified. However, when a material that reduces the adhesive force using this heat is used, it is necessary to change the UV irradiation process shown below to a heating process. Hereinafter, a case where the adhesiveness is reduced by UV light will be described as an example.

次に、透明基板２０とＩＲカットコーティング２１とを切断装置２３にて所定の形状に切断し、個片透明基板２５を形成する（Ｓ１５：透明基板切断工程）。ここで、切断装置２３としては、ダイサー、スライサー、ワイヤーソー、レーザー等を用いることができる。また、このときの切り込み深さは、透明基板が完全に切断される深さで、かつ粘着部材２７を完全に切断されてしまわないような深さに設定する。その結果、サポート部材２２の板材は切断されず再利用することが可能となる。また、この切断における所定の形状とは、パターンニングされたシール剤１３の外周と同等の大きさを有するものである。   Next, the transparent substrate 20 and the IR cut coating 21 are cut into a predetermined shape by the cutting device 23 to form the individual transparent substrate 25 (S15: transparent substrate cutting step). Here, as the cutting device 23, a dicer, a slicer, a wire saw, a laser, or the like can be used. Further, the cutting depth at this time is set to such a depth that the transparent substrate is completely cut and the adhesive member 27 is not completely cut. As a result, the plate member of the support member 22 can be reused without being cut. Moreover, the predetermined shape in this cutting | disconnection has a magnitude | size equivalent to the outer periphery of the patterned sealing agent 13. FIG.

前述のように、本実施形態では、ＩＲカットコーティング工程（Ｓ１３）において、透明基板２０と同形状のＩＲカットコーティングを、透明基板２０に形成している。このため、透明基板切断工程（Ｓ１５）では、ＩＲカットコーティング２１を形成した透明基板２０を切断することによって、ＩＲカットコーティング２１が形成された個片透明基板２５を形成することができる。従って、個片透明基板２５の各々に、ＩＲカットコーティング２１を形成するよりも、簡便にＩＲカットコーティング２１が形成された個片透明基板２５を形成することができる。しかも、透明基板２０に、一括してＩＲカットコーティング２１を形成するため、処理スピードの向上、および、歩留まりの向上を実現できる。   As described above, in the present embodiment, the IR cut coating having the same shape as the transparent substrate 20 is formed on the transparent substrate 20 in the IR cut coating step (S13). Therefore, in the transparent substrate cutting step (S15), the individual transparent substrate 25 on which the IR cut coating 21 is formed can be formed by cutting the transparent substrate 20 on which the IR cut coating 21 is formed. Therefore, it is possible to easily form the individual transparent substrate 25 on which the IR cut coating 21 is formed, rather than forming the IR cut coating 21 on each of the individual transparent substrates 25. In addition, since the IR cut coating 21 is collectively formed on the transparent substrate 20, it is possible to improve the processing speed and the yield.

次に、透明基板切断工程（Ｓ１５）により生じたカレットやパーティクルを除去するために、透明基板２０を洗浄する（Ｓ１６：透明基板洗浄工程）。そして、サポート部材２２のＩＲカットコーティング２１配置面とは反対側の面に、サポートテープ２４を貼りつける（Ｓ１７：サポートテープ貼付工程）。このようにして、透明基板加工の工程は終了する。なお、サポートテープ２４に貼り付けられた透明基板２０と同一面には、金属製の枠体であるサポートリング２６が設けられている。加工された透明基板２０は、サポートリング２６の内部に配置される。   Next, in order to remove the cullet and particles generated by the transparent substrate cutting step (S15), the transparent substrate 20 is cleaned (S16: transparent substrate cleaning step). And the support tape 24 is affixed on the surface on the opposite side to the IR cut coating 21 arrangement | positioning surface of the support member 22 (S17: support tape sticking process). In this way, the transparent substrate processing step is completed. A support ring 26 that is a metal frame is provided on the same surface as the transparent substrate 20 attached to the support tape 24. The processed transparent substrate 20 is disposed inside the support ring 26.

なお、このサポートテープ２４は、後に行われる貼り合わせ工程が６０〜１２０℃程度の雰囲気中で行われることから、その雰囲気温度に耐えられる材料を用いる。この材料としては、ＰＥ（Ｐｏｌｙ Ｅｔｈｙｌｅｎｅ）、ＰＰ（Ｐｏｌｙ Ｐｒｏｐｙｌｅｎｅ）、ＰＥＴ（Ｐｏｌｙ Ｅｔｈｙｌｅｎｅ Ｔｅｒｅｐｈｔｈａｌａｔｅ）が例示できるが、温度や外的要因を考慮すればＰＥＴが最も好適である。また、上記したサポートテープ２４は金属製の枠体であるサポートリング２６の内側に固定された状態となっている。サポートテープ２４の表面には、サポート部材２２と透明基板２０とを接着するために説明した材料と同様の材料を用いることもできる。以下ではＵＶ照射により粘着力が低下する材料を例に説明を行う。   The support tape 24 is made of a material that can withstand the atmospheric temperature because the bonding process performed later is performed in an atmosphere of about 60 to 120 ° C. Examples of this material include PE (Poly Ethylene), PP (Poly Propylene), and PET (Poly Ethylene Terephthalate), but PET is most suitable in consideration of temperature and external factors. Further, the above-described support tape 24 is fixed to the inside of a support ring 26 that is a metal frame. For the surface of the support tape 24, a material similar to the material described for bonding the support member 22 and the transparent substrate 20 may be used. In the following, description will be made by taking as an example a material whose adhesive strength is reduced by UV irradiation.

（固体撮像素子を有する基板と透明基板との貼り合わせ工程）
次に、ウェハ１０（固体撮像素子を有する基板）と透明基板２０との貼り合わせ工程（ウエハ−透明基板貼り合わせ工程）等を含むモジュール化工程の説明に移る。図８（ａ）および図８（ｂ）は、詳細にモジュール化工程を示した図である。図８（ａ）は、図５のモジュール化工程のフローチャートであり、図８（ｂ）は図８（ａ）の各工程における主な断面図である。 (Bonding process of substrate having solid-state image sensor and transparent substrate)
Next, a description will be given of a modularization process including a bonding process (wafer-transparent substrate bonding process) between the wafer 10 (substrate having a solid-state imaging device) and the transparent substrate 20. FIG. 8A and FIG. 8B are diagrams showing the modularization process in detail. FIG. 8A is a flowchart of the modularization process of FIG. 5, and FIG. 8B is a main cross-sectional view in each process of FIG. 8A.

まず、ウエハ１０と透明基板２０とを位置合わせして対向させる。このとき、透明基板２０のＩＲカットコーティング２１配置面と、ウェハ１０の固体撮像素子１１配置面とを対向させるとともに、パターンニングされている各シール剤１３に、各個片透明基板２５が適切に配置されるように位置合わせする（Ｓ２１：ウエハ−透明基板貼合わせ工程）。この工程では、この位置合わせを高精度に行うことが望ましい。このため、例えば、透明基板２０のマーキングと、ウェハ１０のマーキングとが合うように、顕微鏡を用いて位置を調整する。これにより、ウエハ１０と透明基板２０とを高精度に位置合わせして、貼付けることが可能となる。この工程の条件（雰囲気の条件）は、１００〜３００Ｐａの略真空状態、温度６０〜１２０℃のもと、０．０５〜０．５Ｍｐａの圧力を１〜６００秒間圧着させて、ウエハ１０と透明基板２０とを貼付する（Ｓ２１に含まれる）。本発明は、特に、ウェハ透明基板貼合わせ工程に関するものであり、その詳細は、後述する。   First, the wafer 10 and the transparent substrate 20 are aligned and face each other. At this time, the IR cut coating 21 arrangement surface of the transparent substrate 20 and the solid-state imaging device 11 arrangement surface of the wafer 10 are made to face each other, and each individual transparent substrate 25 is appropriately arranged on each patterned sealant 13. (S21: Wafer-transparent substrate bonding step). In this step, it is desirable to perform this alignment with high accuracy. For this reason, for example, a position is adjusted using a microscope so that the marking of the transparent substrate 20 and the marking of the wafer 10 may match. As a result, the wafer 10 and the transparent substrate 20 can be aligned and pasted with high accuracy. The conditions of this step (atmosphere conditions) are as follows: a vacuum of 100 to 300 Pa, a temperature of 60 to 120 ° C., a pressure of 0.05 to 0.5 Mpa is applied for 1 to 600 seconds, and the wafer 10 is transparent. The substrate 20 is pasted (included in S21). The present invention particularly relates to a wafer transparent substrate bonding step, and details thereof will be described later.

ここで、ウエハ−透明基板貼合わせ工程では、サポートテープ２４によって、サポートリング２６とサポート部材２２とが保持される。このため、サポートリング２６とサポート部材２２との間のサポートテープ２４に伸びが発生し、撓みが発生する。その結果、透明基板２０にも撓みが発生し、平行に保持されなくなる。このため、透明基板２０の撓みが減少するように、透明基板２０が保持されることが好ましい。特に、Ｓ２１において、ウェハ１０（固体撮像素子を有する基板）と透明基板２０とを対向させる際には、サポート部材２２により、透明基板２０は鉛直下向きに保持される。このとき、サポート部材２２は、透明基板２０が撓まないように（撓みが減少するように）、透明基板２０を保持することが好ましい。ここで、「撓み」は実質的に、透明基板２０に撓みが生じない程度であればよく、例えば、ウエハ１０と透明基板２０とを対向させている領域全面に亘っての撓みが、０．１ｍｍ以下であることが好ましい。このように、透明基板２０を実質的に撓まないように保持すれば、透明基板２０の平行度が維持される。このため、サポート部材２２によって、透明基板２０（透明基板２０およびＩＲカットコーティング２１）を、安定して保持できる。さらに、平行度が維持されていれば、ウェハ１０全域にわたって、透明基板２０とウェハ１０との高さ方向（Ｚ方向）の位置合わせを、高精度に行うことができる。つまり、透明基板２０とウェハ１０との積層方向に、高精度な位置合わせを実現できる。   Here, in the wafer-transparent substrate bonding step, the support ring 26 and the support member 22 are held by the support tape 24. For this reason, the support tape 24 between the support ring 26 and the support member 22 is stretched and bent. As a result, the transparent substrate 20 also bends and is not held in parallel. For this reason, it is preferable that the transparent substrate 20 is held so that the bending of the transparent substrate 20 is reduced. In particular, when the wafer 10 (the substrate having the solid-state imaging device) and the transparent substrate 20 are opposed to each other in S21, the transparent substrate 20 is held vertically downward by the support member 22. At this time, it is preferable that the support member 22 holds the transparent substrate 20 so that the transparent substrate 20 does not bend (so that bending is reduced). Here, the “deflection” is not limited as long as the transparent substrate 20 does not substantially bend. For example, the bend over the entire area where the wafer 10 and the transparent substrate 20 are opposed to each other is 0. It is preferable that it is 1 mm or less. Thus, if the transparent substrate 20 is held so as not to be substantially bent, the parallelism of the transparent substrate 20 is maintained. For this reason, the transparent substrate 20 (the transparent substrate 20 and the IR cut coating 21) can be stably held by the support member 22. Furthermore, if the parallelism is maintained, the alignment of the transparent substrate 20 and the wafer 10 in the height direction (Z direction) can be performed with high accuracy over the entire area of the wafer 10. That is, highly accurate alignment can be realized in the stacking direction of the transparent substrate 20 and the wafer 10.

その後、ＵＶ照射を行って、粘着部材２７の粘着力を弱くした後、サポートテープ２４をサポートリング２６とともに剥離し（Ｓ２２−１：サポートテープ剥離工程）、透明基板２０のＩＲカットコーティング２１から粘着部材２７を剥離する（Ｓ２２−２：透明基板・粘着部材剥離工程）。   Then, after UV irradiation is performed to weaken the adhesive strength of the adhesive member 27, the support tape 24 is peeled off together with the support ring 26 (S22-1: support tape peeling step), and the adhesive cuts from the IR cut coating 21 of the transparent substrate 20. The member 27 is peeled off (S22-2: transparent substrate / adhesive member peeling step).

次に、凡そ１２０〜１７０℃の温度で４０〜８０分間加熱保持してシール剤１３を硬化する（Ｓ２３：シール剤キュア工程）。この結果、固体撮像素子１１は、通気孔を除いて周囲がシール剤１３によって囲まれた状態になり、対向する面には個片透明基板２５が配置された状態となる。   Next, the sealing agent 13 is cured by heating and holding at a temperature of about 120 to 170 ° C. for 40 to 80 minutes (S23: sealing agent curing step). As a result, the solid-state imaging device 11 is in a state in which the periphery is surrounded by the sealing agent 13 except for the air holes, and the individual transparent substrate 25 is disposed on the opposing surface.

次に、透明基板２０の裏面（固体撮像素子１１等の形成面と反対の面）に、ダイシングシート３１を貼付ける。そして、切断装置３２を用いて、ウェハ１０のチップ分離領域に沿ってダイシング処理を行い、それぞれ個々のチップに分離する（Ｓ２５：ウエハダイシング工程）。この切断装置３２としては、ダイサーを用いる。図８（ｃ）は、ウェハ１０をダイシングした状態の上面図を模式的に示したものである。   Next, the dicing sheet 31 is attached to the back surface of the transparent substrate 20 (the surface opposite to the surface on which the solid-state imaging device 11 and the like are formed). Then, a dicing process is performed along the chip separation region of the wafer 10 using the cutting device 32, and the wafer is separated into individual chips (S25: wafer dicing process). A dicer is used as the cutting device 32. FIG. 8C schematically shows a top view of the wafer 10 diced.

そして、配線やチップの端子１２と接続する端子を予め施したプリント基板３３に、各チップをボンディングし固定する（Ｓ２６：ダイボンド工程）。その後、プリント基板３３側の端子とチップ側の端子１２とをワイヤ３４にて接続し（Ｓ２７：ワイヤボンド工程）、チップとプリント基板３３とが適切に動作するように導通させる。   Then, each chip is bonded and fixed to the printed circuit board 33 that has been preliminarily provided with terminals connected to the wiring and the terminal 12 of the chip (S26: die bonding step). Thereafter, the terminal on the printed circuit board 33 side and the terminal 12 on the chip side are connected by a wire 34 (S27: wire bonding step), and the chip and the printed circuit board 33 are electrically connected so as to operate appropriately.

さらにその後、プリント基板３３側の端子の外側にモジュール筐体３５を取り付ける。このモジュール筐体３５は、レンズ３６を保持しているレンズ筐体３７を支える機能を有しており、レンズ３６と、透明基板２０のＩＲカットコーティング２１配置面とが所定の距離を有して対向した状態に保持される（Ｓ２８：モジュール組立工程）。そして、プリント基板３３を各固体撮像素子モジュール毎に分割して、個々の固体撮像素子モジュールを得る。   Thereafter, the module housing 35 is attached to the outside of the terminal on the printed circuit board 33 side. The module housing 35 has a function of supporting the lens housing 37 holding the lens 36, and the lens 36 and the IR cut coating 21 arrangement surface of the transparent substrate 20 have a predetermined distance. It is held in an opposed state (S28: module assembly process). And the printed circuit board 33 is divided | segmented for every solid-state image sensor module, and each solid-state image sensor module is obtained.

上記したように、この製造方法では、透明基板２０とウェハ１０との貼り合わせ工程より前に、透明基板２０を個片状（個片透明基板２５）としている。つまり、透明基板２０とウェハ１０とを同時に切断しないので、切断が容易である。また、ウェハ単位で透明基板２０を一括して、ウェハ１０に貼り付けるものであるので、製造効率を良好にすることが可能である。   As described above, in this manufacturing method, the transparent substrate 20 is formed into individual pieces (individual transparent substrate 25) before the bonding step between the transparent substrate 20 and the wafer 10. That is, since the transparent substrate 20 and the wafer 10 are not cut at the same time, cutting is easy. In addition, since the transparent substrates 20 are attached to the wafer 10 in batches on a wafer basis, the manufacturing efficiency can be improved.

また、透明基板２０とサポート部材２２との貼付け等、透明基板２０やウェハ１０と一時的に貼り合わされた後に剥される部材の粘着剤に、ＵＶ照射或いは温度が所定値以上になった際に粘着力が低下する材料を用いることにより、一連の工程中で容易に剥すことが可能となるため貼付にともなう不良が発生し難い。   Further, when the UV irradiation or the temperature of the adhesive of the member to be peeled off after being temporarily bonded to the transparent substrate 20 or the wafer 10 such as the bonding of the transparent substrate 20 and the support member 22 becomes a predetermined value or more. By using a material with reduced adhesive strength, it is possible to easily peel it off during a series of steps, so that defects due to sticking hardly occur.

また、この製造方法では、透明基板２０が、サポートテープ２４により粘着保持される。このため、透明基板２０とウェハ１０とを同サイズに設定することができる。なお、サポートテープ２４は、透明基板２０およびウェハ１０のうち、対向面が鉛直下向きになる方を、粘着保持することが好ましい。   Further, in this manufacturing method, the transparent substrate 20 is adhesively held by the support tape 24. For this reason, the transparent substrate 20 and the wafer 10 can be set to the same size. In addition, it is preferable that the support tape 24 adheres and holds the transparent substrate 20 and the wafer 10 whose opposite surface is vertically downward.

（３）本発明の固体撮像装置の製造方法・製造装置
本発明の固体撮像装置の製造装置は、ウェハ透明基板貼付け工程（Ｓ２１）を行うのに、好適である。前述のように、この工程では、ウェハ１０と透明基板２０とを、ウェハ１０上に形成されたシール剤１３によって貼付ける。 (3) Manufacturing method and manufacturing apparatus of solid-state imaging device of the present invention The manufacturing apparatus of the solid-state imaging device of the present invention is suitable for performing the wafer transparent substrate pasting step (S21). As described above, in this step, the wafer 10 and the transparent substrate 20 are pasted by the sealing agent 13 formed on the wafer 10.

図１は、本実施形態の固体撮像装置の製造装置における貼付部４０を示す概略断面図である。本実施形態の貼付部４０は、真空に保持されたチャンバ４１内に、１対の対向するステージ（上ステージ４２・下ステージ４３）を備えている。   FIG. 1 is a schematic cross-sectional view showing a pasting portion 40 in the solid-state imaging device manufacturing apparatus of the present embodiment. The sticking unit 40 of this embodiment includes a pair of opposing stages (upper stage 42 and lower stage 43) in a chamber 41 held in a vacuum.

上下ステージ４２・４３の一方は、ウェハ１０を、他方は透明基板２０をそれぞれ保持する。本実施形態では、上ステージ４２が、透明基板２０を、下ステージ４３が、ウェハ１０を保持する。   One of the upper and lower stages 42 and 43 holds the wafer 10 and the other holds the transparent substrate 20. In the present embodiment, the upper stage 42 holds the transparent substrate 20, and the lower stage 43 holds the wafer 10.

上ステージ４２は、チャンバ４１の頂部に固定されている。また、上ステージ４２は、チャンバ４１の外部から、上ステージ４２の透明基板２０の保持面に貫通した平行調整用ピン４４を備えている。   The upper stage 42 is fixed to the top of the chamber 41. Further, the upper stage 42 includes a parallel adjustment pin 44 that penetrates from the outside of the chamber 41 to the holding surface of the transparent substrate 20 of the upper stage 42.

平行調整用ピン４４は、上ステージ４２と下ステージ４３との平行度を調整するためのものである。平行調整用ピン４４は、上ステージ４２が透明基板２０を保持する領域よりも外側に設けられている。平行調整用ピン４４は、平行調整用ピン４４に対向する下ステージ４３との接触によって、上ステージ４２と下ステージ４３との平行度を調整する。上ステージ４２と下ステージ４３との平行度調整については、後述する。   The parallel adjustment pin 44 is for adjusting the parallelism between the upper stage 42 and the lower stage 43. The parallel adjustment pins 44 are provided outside the region where the upper stage 42 holds the transparent substrate 20. The parallel adjustment pin 44 adjusts the parallelism between the upper stage 42 and the lower stage 43 by contact with the lower stage 43 facing the parallel adjustment pin 44. The parallelism adjustment between the upper stage 42 and the lower stage 43 will be described later.

平行調整用ピン４４の先端部は、上ステージ４２の透明基板２０を保持する面から、下ステージ４３方向に、突出可能となっている。この保持面から突出した平行調整用ピン４４の突出部４４ａの長さ（突出長さ）は、チャンバ４１の外部に設けられたピン調整シリンダ４５によって、変更できる。ピン調整シリンダ４５は、平行調整用ピン４４の突出長さを調節するための荷重を付与する荷重部である。従って、平行調整用ピン４４は、ピン調整シリンダ４５による圧力に応じて、上ステージ４２の透明基板２０保持面から、平行調整用ピン４４の先端部を突出させることもできるし、突出させないようにすることもできる。   The tip of the parallel adjustment pin 44 can project in the direction of the lower stage 43 from the surface of the upper stage 42 that holds the transparent substrate 20. The length (projection length) of the protrusion 44 a of the parallel adjustment pin 44 protruding from the holding surface can be changed by a pin adjustment cylinder 45 provided outside the chamber 41. The pin adjustment cylinder 45 is a load portion that applies a load for adjusting the protruding length of the parallel adjustment pin 44. Accordingly, the parallel adjustment pin 44 can project the tip end portion of the parallel adjustment pin 44 from the holding surface of the transparent substrate 20 of the upper stage 42 according to the pressure from the pin adjustment cylinder 45, or do not project it. You can also

平行調整用ピン４４は、少なくとも２本あれば、上ステージ４２と下ステージ４３との平行度の調整が可能である。しかし、平行調整用ピン４４が３本以上であれば、上ステージ４２と下ステージ４３とを、確実に平行に調整することができる。このため、平行調整用ピン４４は、３本以上であることが好ましい。   If there are at least two parallel adjustment pins 44, the parallelism between the upper stage 42 and the lower stage 43 can be adjusted. However, if there are three or more parallel adjustment pins 44, the upper stage 42 and the lower stage 43 can be reliably adjusted in parallel. For this reason, it is preferable that there are three or more parallel adjustment pins 44.

なお、上ステージ４２は、図示しないヒータを内蔵しており、透明基板２０を、ベーキングすることができるようになっている。   The upper stage 42 incorporates a heater (not shown) so that the transparent substrate 20 can be baked.

一方、ウェハ１０を保持する下ステージ４３は、可動式となっている。下ステージ４３は、球体４７を介して、チャンバ４１の外部に設けられた昇降シリンダ４６と連結されている。これにより、下ステージ４３は、昇降動作（上下動）が可能となる。つまり、昇降シリンダ４６は、下ステージ４３の高さを調節するための荷重を付与する荷重部である。従って、下ステージ４３は、昇降シリンダ４６の圧力に応じて、上ステージ４２との距離を変えることができる。さらに、下ステージ４３は、昇降動作に加えて、球体４７を中心に傾斜させることも可能となっている。すなわち、本実施形態では、下ステージ４３のウェハ１０保持面が、水平面に対して、傾斜可能となっている。   On the other hand, the lower stage 43 that holds the wafer 10 is movable. The lower stage 43 is connected to an elevating cylinder 46 provided outside the chamber 41 via a sphere 47. Thereby, the lower stage 43 can be moved up and down (up and down). That is, the lifting cylinder 46 is a load portion that applies a load for adjusting the height of the lower stage 43. Therefore, the lower stage 43 can change the distance from the upper stage 42 in accordance with the pressure of the elevating cylinder 46. Further, the lower stage 43 can be tilted around the sphere 47 in addition to the lifting operation. That is, in this embodiment, the wafer 10 holding surface of the lower stage 43 can be inclined with respect to the horizontal plane.

ここで、貼付部４０を用いた固体撮像装置の製造方法について説明する。なお、以下では、特に、上ステージ４２と下ステージ４３との平行度調整を重点的に説明する。   Here, the manufacturing method of the solid-state imaging device using the sticking part 40 is demonstrated. In the following, the adjustment of the parallelism between the upper stage 42 and the lower stage 43 will be particularly described.

貼付部４０は、平行調整用ピン４４によって上下ステージ４２・４３の平行を保つことにより、ウェハ１０と透明基板２０とを、平行かつ均一に貼付けることが可能とする。図２（ａ）〜図２（ｄ）は、貼付部４０を用いた貼付動作（貼付工程）を示す断面図である。図２（ａ）〜図２（ｄ）では、複数の固体撮像素子を有するウェハ１０の全面に、１枚の透明基板２０（キャップガラス）を、一括して貼付ける。   The affixing unit 40 allows the wafer 10 and the transparent substrate 20 to be affixed in a parallel and uniform manner by keeping the upper and lower stages 42 and 43 parallel by the parallel adjustment pins 44. FIG. 2A to FIG. 2D are cross-sectional views showing a sticking operation (sticking step) using the sticking portion 40. In FIG. 2A to FIG. 2D, a single transparent substrate 20 (cap glass) is pasted together on the entire surface of the wafer 10 having a plurality of solid-state imaging elements.

図２（ａ）に示すように、上ステージ４２に透明基板２０を、下ステージ４３にウェハ１０をそれぞれ保持させる。図２（ａ）は、下ステージ４３が、上ステージ４２に対して、傾斜した状態を示している。   As shown in FIG. 2A, the transparent substrate 20 is held on the upper stage 42, and the wafer 10 is held on the lower stage 43. FIG. 2A shows a state in which the lower stage 43 is inclined with respect to the upper stage 42.

具体的には、まず、下ステージ４３に、例えば、透明基板２０を載置する。そして、透明基板２０を位置合わせした後、透明基板２０を下ステージ４３に真空吸着させる。次に、昇降シリンダ４６により下ステージ４３を上昇させて、透明基板２０を上ステージ４２に受け渡す。上ステージ４２は、真空吸着によって、透明基板２０を保持する。そして、下ステージ４３に、ウェハ１０を載置した後、位置合わせをする。その後、下ステージ４３は、真空吸着によって、ウェハ１０を保持する。ここでは、上下ステージ４２・４３の周囲を１００Ｐａから５００Ｐａの真空状態とする。   Specifically, first, for example, the transparent substrate 20 is placed on the lower stage 43. Then, after aligning the transparent substrate 20, the transparent substrate 20 is vacuum-adsorbed to the lower stage 43. Next, the lower stage 43 is raised by the lifting cylinder 46 and the transparent substrate 20 is transferred to the upper stage 42. The upper stage 42 holds the transparent substrate 20 by vacuum suction. Then, after the wafer 10 is placed on the lower stage 43, alignment is performed. Thereafter, the lower stage 43 holds the wafer 10 by vacuum suction. Here, the periphery of the upper and lower stages 42 and 43 is set to a vacuum state of 100 Pa to 500 Pa.

次に、図２（ｂ）に示すように、昇降シリンダ４６により、下ステージ４３を上昇させる。ここで、上ステージ４２に設けられた平行調整用ピン４４は、透明基板２０よりも、ウェハ１０側（下ステージ４３側）に突出している。この突出した平行調整用ピン４４と下ステージ４３とが接触するまで、下ステージ４３を上昇させる。このとき、ピン調整シリンダ４５の圧力は、昇降シリンダ４６の圧力よりも大きく設定する。前述のように、平行調整用ピン４４は、透明基板２０よりも、下ステージ４３の方へ突出している。このため、平行調整用ピン４４と下ステージ４３との接触時には、ウェハ１０と透明基板２０とは接触しない。本実施形態では、上ステージ４２と下ステージ４３との平行度の調整後にウエハ１０と透明基板２０とを貼付ける。   Next, as shown in FIG. 2B, the lower stage 43 is raised by the elevating cylinder 46. Here, the parallel adjustment pins 44 provided on the upper stage 42 protrude from the transparent substrate 20 toward the wafer 10 (lower stage 43 side). The lower stage 43 is raised until the protruding parallel adjustment pins 44 and the lower stage 43 come into contact with each other. At this time, the pressure of the pin adjustment cylinder 45 is set larger than the pressure of the elevating cylinder 46. As described above, the parallel adjustment pins 44 protrude toward the lower stage 43 from the transparent substrate 20. For this reason, the wafer 10 and the transparent substrate 20 are not in contact with each other when the parallel adjustment pins 44 and the lower stage 43 are in contact with each other. In the present embodiment, the wafer 10 and the transparent substrate 20 are pasted after adjusting the parallelism between the upper stage 42 and the lower stage 43.

続いて、全てのピン調整シリンダ４５が、同じ圧力となるように設定する。これにより、平行調整用ピン４４の下ステージ４３方向への突出長さも、同じになる。従って、全ての平行調整用ピン４４と、下ステージ４３とが接触した時点で、上ステージ４２と下ステージ４３とが平行となる。なお、ここでは、平行調整時に、平行調整用ピン４４の先端部が、上ステージ４２に保持された透明基板２０を越えて、下ステージ４３方向へ突出するようになっている。   Subsequently, all the pin adjustment cylinders 45 are set to have the same pressure. As a result, the protruding length of the parallel adjustment pin 44 toward the lower stage 43 is also the same. Accordingly, the upper stage 42 and the lower stage 43 become parallel when all the parallel adjustment pins 44 and the lower stage 43 come into contact with each other. Here, at the time of parallel adjustment, the tip end portion of the parallel adjustment pin 44 protrudes toward the lower stage 43 beyond the transparent substrate 20 held by the upper stage 42.

ここで、上ステージ４２と下ステージ４３とが、平行でない場合は、下ステージ４３は、上ステージ４２に対して斜めに上昇する。このため、下ステージ４３を上昇させると、一部の平行調整用ピン４４にしか接触しない。しかし、下ステージ４３は、球体４７を介して昇降シリンダ４６に接続されているため、傾けることができる。このため、下ステージ４３が一部の平行調整用ピン４４にのみ接触した場合、残りの平行調整用ピン４４にも接触するまで、下ステージ４３を傾斜させる。これにより、全ての平行調整用ピン４４と下ステージ４３とが接触し、上ステージ４２と下ステージ４３とが平行となる。このように、下ステージ４３と平行調整用ピン４４との接触によって、上ステージ４２と下ステージ４３との平行度を調整することができる。   Here, when the upper stage 42 and the lower stage 43 are not parallel, the lower stage 43 rises obliquely with respect to the upper stage 42. For this reason, when the lower stage 43 is raised, it contacts only a part of the parallel adjustment pins 44. However, since the lower stage 43 is connected to the lift cylinder 46 via the sphere 47, it can be tilted. For this reason, when the lower stage 43 contacts only a part of the parallel adjustment pins 44, the lower stage 43 is tilted until it also contacts the remaining parallel adjustment pins 44. As a result, all the parallel adjustment pins 44 and the lower stage 43 come into contact with each other, and the upper stage 42 and the lower stage 43 become parallel. Thus, the parallelism between the upper stage 42 and the lower stage 43 can be adjusted by the contact between the lower stage 43 and the parallel adjustment pin 44.

次に、図２（ｃ）に示すように、図２（ｂ）で調整した平行度を維持して、ウェハ１０と透明基板２０とが接触するまで、下ステージ４３を上昇させる。より詳細には、ピン調整シリンダ４５の圧力を、昇降シリンダ４６の圧力よりも小さく設定する。これにより、平行調整用ピン４４の突出長さが、徐々に短くなる一方、上ステージ４２と下ステージ４３との距離が縮まる。従って、ピン調整シリンダ４５によって平行度を維持しつつ、昇降シリンダ４６によって、下ステージ４３を上昇させることができる。このように、図２（ｃ）では、ピン調整シリンダ４５と昇降シリンダ４６との圧力差を利用して、上ステージ４２と下ステージ４３とを平行に保って、ウェハ１０と透明基板２０とを接触させることができる。より詳細には、ウェハ１０上の接着部（シール剤１３）と透明基板２０とを接触させることができる。なお、ピン調整シリンダ４５に圧力をかけず、昇降シリンダ４６だけに圧力をかけても、充分に図２（ｃ）の工程は可能である。   Next, as shown in FIG. 2C, the lower stage 43 is raised until the parallelism adjusted in FIG. 2B is maintained and the wafer 10 and the transparent substrate 20 come into contact with each other. More specifically, the pressure of the pin adjustment cylinder 45 is set smaller than the pressure of the elevating cylinder 46. Thereby, while the protrusion length of the parallel adjustment pin 44 is gradually shortened, the distance between the upper stage 42 and the lower stage 43 is reduced. Accordingly, the lower stage 43 can be raised by the elevating cylinder 46 while maintaining the parallelism by the pin adjusting cylinder 45. In this way, in FIG. 2C, the upper stage 42 and the lower stage 43 are kept in parallel using the pressure difference between the pin adjustment cylinder 45 and the lifting cylinder 46, and the wafer 10 and the transparent substrate 20 are bonded. Can be contacted. More specifically, the adhesive portion (sealant 13) on the wafer 10 and the transparent substrate 20 can be brought into contact with each other. Note that the process shown in FIG. 2C can be sufficiently performed even when pressure is applied only to the lift cylinder 46 without applying pressure to the pin adjustment cylinder 45.

ウェハ１０と透明基板２０とが接触すれば、図２（ｄ）に示すように、ピン調整シリンダ４５の圧力を取り除き、平行調整用ピン４４と下ステージ４３とを非接触状態とする。そして、昇降シリンダ４６に、ウェハ１０と透明基板２０とを貼付けるための圧力（最終貼付圧力；貼付荷重）を加える。さらに、上ステージ４２に内蔵されたヒータによって上ステージ４２を介して、透明基板２０を加熱する。これにより、透明基板２０の熱が、ウェハ１０上の接着部に伝導することによって、ウェハ１０と透明基板２０との貼付けることができる。なお、ヒータによる加熱温度は、ウェハ１０上の接着部の材料によって設定すればよい。例えば、加熱温度は、６０℃〜１５０℃とすれば、熱によって固体撮像素子が破損することはない。   When the wafer 10 and the transparent substrate 20 come into contact with each other, as shown in FIG. 2D, the pressure of the pin adjustment cylinder 45 is removed, and the parallel adjustment pins 44 and the lower stage 43 are brought into a non-contact state. Then, a pressure (final pasting pressure; pasting load) for pasting the wafer 10 and the transparent substrate 20 is applied to the elevating cylinder 46. Further, the transparent substrate 20 is heated via the upper stage 42 by a heater built in the upper stage 42. Thereby, the heat | fever of the transparent substrate 20 can be affixed on the wafer 10 and the transparent substrate 20 by conducting to the adhesion part on the wafer 10. FIG. Note that the heating temperature by the heater may be set according to the material of the bonding portion on the wafer 10. For example, if the heating temperature is 60 ° C. to 150 ° C., the solid-state image sensor is not damaged by heat.

このように、本実施形態の固体撮像装置の製造方法では、平行調整用ピン４４によって、上ステージ４２と下ステージ４３との平行度を調整することによって、ウェハ１０と透明基板２０とを、高い精度で、平行に貼付けることができる。   As described above, in the method of manufacturing the solid-state imaging device according to this embodiment, the parallelism between the upper stage 42 and the lower stage 43 is adjusted by the parallel adjustment pins 44, thereby increasing the wafer 10 and the transparent substrate 20. Can be attached in parallel with accuracy.

なお、図２（ａ）〜図２（ｄ）における、ピン調整シリンダ４５および昇降シリンダ４６の圧力は、例えば、以下のように設定することができる。ウェハ１０と透明基板２０とを貼付ける圧力（最終貼付圧力）に、３０００Ｎ必要であるとした場合、図２（ａ）の初期状態では、ピン調整シリンダ４５に、例えば、合計２０００〜２５００Ｎの圧力を加える。これにより、平行調整用ピン４４は下降し、透明基板２０よりも下ステージ４３方向に突出する。図２（ｂ）の平行調整時には、ピン調整シリンダ４５に、図２（ａ）の時と同じ、合計２０００〜２５００Ｎの圧力を加え、平行調整用ピン４４の突出を維持する。同時に、昇降シリンダ４６に、１５００Ｎ〜２０００Ｎの圧力を加え、下ステージ４３を上昇させる。このように、図２（ｂ）の平行調整時には、昇降シリンダ４６の圧力は、ピン調整シリンダの圧力以下とする。これにより、図２（ｂ）の平行調整時には、下ステージ４３が平行調整用ピン４４に接触すると、それ以上、下ステージ４３は上昇しない。この結果、下ステージ４３が平行調整用ピン４４に接触したところで、下ステージ４３の平行が、平行調整用ピン４４と同じレベルに調整される。このように、図２（ｂ）の平行調整時に、昇降シリンダ４６の圧力を、ピン調整シリンダの圧力以下とすれば、ウェハ１０と透明基板２０とが非接触状態で、上ステージ４２と下ステージ４３との平行度を調整することができる。   In addition, the pressure of the pin adjustment cylinder 45 and the raising / lowering cylinder 46 in Fig.2 (a)-FIG.2 (d) can be set as follows, for example. Assuming that 3000 N is required for the pressure for bonding the wafer 10 and the transparent substrate 20 (final bonding pressure), in the initial state of FIG. 2A, for example, a total pressure of 2000 to 2500 N is applied to the pin adjustment cylinder 45. Add As a result, the parallel adjustment pin 44 descends and protrudes toward the lower stage 43 from the transparent substrate 20. At the time of parallel adjustment in FIG. 2B, a total pressure of 2000 to 2500 N is applied to the pin adjustment cylinder 45 as in FIG. 2A, and the protrusion of the parallel adjustment pin 44 is maintained. At the same time, a pressure of 1500 N to 2000 N is applied to the lifting cylinder 46 to raise the lower stage 43. Thus, at the time of the parallel adjustment of FIG. 2B, the pressure of the elevating cylinder 46 is set to be equal to or lower than the pressure of the pin adjusting cylinder. 2B, when the lower stage 43 comes into contact with the parallel adjustment pin 44, the lower stage 43 does not rise any further. As a result, when the lower stage 43 comes into contact with the parallel adjustment pin 44, the parallelism of the lower stage 43 is adjusted to the same level as the parallel adjustment pin 44. As described above, when the pressure of the elevating cylinder 46 is equal to or lower than the pressure of the pin adjustment cylinder during the parallel adjustment in FIG. 2B, the upper stage 42 and the lower stage are in a non-contact state with the wafer 10 and the transparent substrate 20. The parallelism with 43 can be adjusted.

図２（ｂ）の平行調整後は、ピン調整シリンダ４５の圧力を解除し、ウェハ１０と透明基板２０との貼付けに必要な圧力（貼付圧力）である３０００Ｎを、昇降シリンダ４６に加えればよい。これにより、図２（ｂ）で調整した平行度を維持して、ウェハ１０と透明基板２０とを平行に貼付けることができる。   After the parallel adjustment in FIG. 2B, the pressure of the pin adjustment cylinder 45 is released, and 3000 N, which is a pressure (sticking pressure) necessary for sticking the wafer 10 and the transparent substrate 20, may be applied to the lift cylinder 46. . Thereby, the parallelism adjusted with FIG.2 (b) can be maintained, and the wafer 10 and the transparent substrate 20 can be affixed in parallel.

ここで、本実施形態では、固体撮像素子３への衝撃を緩和するため、ピン調整シリンダ４５および昇降シリンダ４６の圧力は、ウエハ１０と透明基板２０とを貼付けるための貼付け荷重が、段階的に上昇するように設定されている。具体的には、ピン調整シリンダ４５および昇降シリンダ４６は、ウエハ１０と透明基板２０との接触時の初期貼付荷重が、ウエハ１０と透明基板２０との貼付に必要な最終貼付荷重よりも小さくなるように設定されている。   Here, in this embodiment, in order to mitigate the impact on the solid-state imaging device 3, the pressure of the pin adjustment cylinder 45 and the lifting cylinder 46 is a stepwise load applied to the wafer 10 and the transparent substrate 20. Is set to rise. Specifically, in the pin adjustment cylinder 45 and the lift cylinder 46, the initial sticking load at the time of contact between the wafer 10 and the transparent substrate 20 is smaller than the final sticking load necessary for sticking the wafer 10 and the transparent substrate 20. Is set to

さらに、本実施形態では、ウェハ１０と透明基板２０とを、確実かつ高精度に平行に貼付けるために、図２（ｂ）の平行調整後、昇降シリンダ４６よりも小さい圧力を、ピン調整シリンダ４５に加える。つまり、ピン調整シリンダ４５は、ウエハ１０と透明基板２０との貼付時に、平行調整用ピン４４に、貼付方向（下ステージ４３が上昇する方向）と反対方向に、最終貼付荷重未満の荷重を加えるようになっている。例えば、図２（ｂ）の平行調整後も、ピン調整シリンダ４５の圧力（合計２０００〜２５００Ｎの圧力）を維持するとともに、昇降シリンダ４６に最終貼付圧力（３０００Ｎ）を加える。これにより、下ステージ４３が、５００Ｎから１０００Ｎの力で、平行調整用ピン４４を押し戻しながら上昇する。そして、下ステージ４３が上昇し続けると、図２（ｃ）の段階では、ウェハ１０のシール剤１３と透明基板２０とが、最終貼付圧力よりも小さい初期貼付圧力（ここでは、５００Ｎから１０００Ｎ）で接触する。つまり、ウェハ１０と透明基板２０とを軽く貼り合わせることができる。その後、図２（ｄ）の段階で、ピン調整シリンダ４５の圧力を解除すれば、下ステージ４３がさらに上昇する。これにより、ウェハ１０と透明基板２０とを、最終貼付圧力（３０００Ｎ）で貼付けることができる。   Furthermore, in this embodiment, in order to adhere the wafer 10 and the transparent substrate 20 in parallel with certainty and high accuracy, after the parallel adjustment in FIG. Add to 45. That is, the pin adjustment cylinder 45 applies a load less than the final application load to the parallel adjustment pins 44 in the direction opposite to the application direction (the direction in which the lower stage 43 is raised) when the wafer 10 and the transparent substrate 20 are attached. It is like that. For example, even after the parallel adjustment in FIG. 2B, the pressure of the pin adjustment cylinder 45 (a total pressure of 2000 to 2500 N) is maintained, and the final sticking pressure (3000 N) is applied to the elevating cylinder 46. As a result, the lower stage 43 is raised while pushing back the parallel adjustment pin 44 with a force of 500N to 1000N. When the lower stage 43 continues to rise, in the stage of FIG. 2C, the initial bonding pressure (here, 500N to 1000N) of the sealing agent 13 and the transparent substrate 20 of the wafer 10 is smaller than the final bonding pressure. Contact with. That is, the wafer 10 and the transparent substrate 20 can be lightly bonded together. Thereafter, when the pressure of the pin adjustment cylinder 45 is released at the stage of FIG. 2D, the lower stage 43 further rises. Thereby, the wafer 10 and the transparent substrate 20 can be pasted at the final pasting pressure (3000 N).

なお、貼付時間は、貼付状態によって異なるため特に限定されるものではない。例えば、貼付時間を１０秒から３００秒とすれば、ウェハ１０と透明基板２０とが仮圧着される。また、貼付圧力も特に限定されるものではなく、例えば、０．８ＭＰａから２ＭＰａの範囲で設定することができる。ピン調整シリンダ４５および昇降シリンダ４６に、設定した貼付圧力に必要な貼付荷重（押付け力）は、各シリンダの接着面積、および、各シリンダのボア径から算出する。そして、算出した圧力を、例えばロードセルにて検出し、各シリンダのエア圧力を制御する。   In addition, since sticking time changes with sticking states, it is not specifically limited. For example, if the pasting time is 10 seconds to 300 seconds, the wafer 10 and the transparent substrate 20 are temporarily bonded. Also, the sticking pressure is not particularly limited, and can be set in the range of 0.8 MPa to 2 MPa, for example. The application load (pressing force) required for the application pressure set on the pin adjustment cylinder 45 and the lift cylinder 46 is calculated from the adhesion area of each cylinder and the bore diameter of each cylinder. The calculated pressure is detected by, for example, a load cell, and the air pressure of each cylinder is controlled.

このように、初期貼付圧力と初期貼付荷重、および、最終貼付圧力と最終貼付荷重は、それぞれ、各シリンダの面積・内径、平行調整用ピン４４の設置数、上ステージ４２および下ステージ４３の自重などから、換算することができる。   Thus, the initial application pressure and the initial application load, and the final application pressure and the final application load are respectively the area and inner diameter of each cylinder, the number of parallel adjustment pins 44 installed, and the weights of the upper stage 42 and the lower stage 43. From the above, it can be converted.

例えば、図２（ａ）〜図２（ｄ）を用いて、貼付荷重用の昇降シリンダ４６および平行調整のピン調整シリンダ４５の圧力設定の一例を説明する。この例では、ボア径５０ｍｍ・シリンダ面積２０ｃｍ２のピン調整シリンダ４５を３本、ボア径１００ｍｍ・シリンダ面積７８．５ｃｍ２の昇降シリンダ４６、自重５５ｋｇの下ステージ４３、初期貼付荷重を１００ｋｇ、最終貼付荷重を４００ｋｇの場合の、ピン調整シリンダ４５および昇降シリンダ４６の圧力設定法について説明する。ピン調整シリンダ４５および昇降シリンダ４６は、最終貼付圧力（図２（ｄ）時の圧力）から逆算する。すなわち、貼付荷重は、下記式（１）から算出できる。
貼付け荷重（ｋｇ）＝
昇降シリンダ４６の面積（ｃｍ２）×エア圧力（ｋｇ／ｃｍ２）−下ステージ４３の自重（ｋｇ）・・・（１）
ここで、図２（ｄ）の段階では、前述のように、昇降シリンダ４６のみに圧力を加える。すなわち、貼付荷重として最終貼付荷重の４００ｋｇを、昇降シリンダ４６の面積として７８．５ｃｍ２、下ステージ４３の自重として５５ｋｇを、それぞれ代入する。その結果、最終貼付荷重に必要なエア圧力（昇降シリンダ４６に必要な圧力）は、５．８（ｋｇ／ｃｍ２）となる（（４００＋５５）／７８．５）。 For example, with reference to FIGS. 2A to 2D, an example of pressure setting for the adhering load lifting cylinder 46 and the parallel adjustment pin adjustment cylinder 45 will be described. In this example, three pin adjustment cylinders 45 with a bore diameter of 50 mm and a cylinder area of 20 cm 2 , a lifting cylinder 46 with a bore diameter of 100 mm and a cylinder area of 78.5 cm 2 , a lower stage 43 of its own weight 55 kg, an initial application load of 100 kg, and the final A method for setting the pressure of the pin adjustment cylinder 45 and the lift cylinder 46 when the sticking load is 400 kg will be described. The pin adjustment cylinder 45 and the lift cylinder 46 are calculated backward from the final sticking pressure (pressure at the time of FIG. 2 (d)). That is, the sticking load can be calculated from the following formula (1).
Pasting load (kg) =
Area of lift cylinder 46 (cm 2 ) × air pressure (kg / cm 2 ) −self weight of lower stage 43 (kg) (1)
Here, at the stage of FIG. 2D, as described above, pressure is applied only to the lifting cylinder 46. That is, 400 kg of the final sticking load is substituted as the sticking load, 78.5 cm 2 as the area of the lift cylinder 46, and 55 kg as the own weight of the lower stage 43. As a result, the air pressure required for the final application load (pressure required for the lift cylinder 46) is 5.8 (kg / cm 2 ) ((400 + 55) /78.5).

次に、図２（ｃ）の段階では、前述のように、ピン調整シリンダ４５および昇降シリンダ４６に圧力を加える。初期貼付荷重は、下記式（２）から算出できる。   Next, in the stage of FIG. 2C, pressure is applied to the pin adjustment cylinder 45 and the lift cylinder 46 as described above. The initial sticking load can be calculated from the following formula (2).

初期貼付荷重（ｋｇ）＝
昇降シリンダ４６の荷重（ｋｇ）−ピン調整シリンダ４５の荷重（ｋｇ）・・・（２）
ここで、図２（ｃ）では、昇降シリンダ４６の荷重を最終貼付荷重としているため、４００を、初期貼付荷重には１００をそれぞれ代入する。その結果、ピン調整シリンダ４５の荷重は、３００ｋｇとなる。 Initial load (kg) =
Elevating cylinder 46 load (kg) -pin adjusting cylinder 45 load (kg) (2)
Here, in FIG.2 (c), since the load of the raising / lowering cylinder 46 is made into the last sticking load, 400 is substituted for the initial sticking load, respectively. As a result, the load of the pin adjustment cylinder 45 is 300 kg.

また、ピン調整シリンダ４５の荷重は、下記式（３）から算出できる。
ピン調整シリンダ４５の荷重（ｋｇ）＝
ピン調整シリンダ４５の面積（ｃｍ２）×設置数×エア圧力（ｋｇ／ｃｍ２） ・・・（３）
ここでは、シリンダ面積２０ｃｍ２のピン調整シリンダ４５を３本用いており、（２）式から、ピン調整シリンダ４５の荷重は３００ｋｇであるので、それぞれ代入する。その結果、図２（ｃ）において、１本のピン調整シリンダ４５に必要な圧力は、５（ｋｇ／ｃｍ２）となる。 Further, the load of the pin adjustment cylinder 45 can be calculated from the following equation (3).
Load of pin adjustment cylinder 45 (kg) =
Area (cm 2 ) of pin adjustment cylinder 45 × number of installations × air pressure (kg / cm 2 ) (3)
Here, three pin adjustment cylinders 45 having a cylinder area of 20 cm 2 are used, and the load of the pin adjustment cylinder 45 is 300 kg from the equation (2), and each is substituted. As a result, in FIG. 2C, the pressure required for one pin adjustment cylinder 45 is 5 (kg / cm 2 ).

最後に、図２（ｂ）の平行調整時には、昇降シリンダ４６の荷重を、ピン調整シリンダ４５よりも低く設定する。例えば、前述した図２（ｃ）のピン調整シリンダ４５の荷重（３００ｋｇ）の半分（１５０ｋｇ）に設定する。   Finally, during the parallel adjustment in FIG. 2B, the load of the lifting cylinder 46 is set to be lower than that of the pin adjustment cylinder 45. For example, it is set to half (150 kg) of the load (300 kg) of the pin adjustment cylinder 45 of FIG.

このように、各シリンダの圧力は、最終貼付圧力から、逆算して設定することができる。   Thus, the pressure of each cylinder can be set by calculating backward from the final sticking pressure.

以上のように、本実施形態によれば、平行調整用ピン４４によって、上ステージ４２と下ステージ４３とを平行に保つことができる。このため、上下ステージ４２・４３に保持されたウェハ１０と透明基板２０とが均一に接触する。つまり、ウェハ１０と透明基板２０とが、傾斜して接触しない。このため、ウェハ１０と透明基板２０とを貼り付けるための接着剤（ここでは、ウェハ１０に形成された凸部６）に、潰れが生じない。従って、ウエハ１０と透明基板２０とを平行に貼付けることができる。   As described above, according to the present embodiment, the upper stage 42 and the lower stage 43 can be kept parallel by the parallel adjustment pin 44. For this reason, the wafer 10 held by the upper and lower stages 42 and 43 and the transparent substrate 20 are in uniform contact. That is, the wafer 10 and the transparent substrate 20 are not tilted and contacted. For this reason, the adhesive for attaching the wafer 10 and the transparent substrate 20 (here, the convex portion 6 formed on the wafer 10) is not crushed. Therefore, the wafer 10 and the transparent substrate 20 can be attached in parallel.

また、本実施形態では、上ステージ４２と下ステージ４３との平行度の調整後、ウエハ１０と透明基板２０とを貼付ける。これにより、平行度の調整時に、固体撮像素子３に加わる衝撃を軽減することができる。従って、衝撃から固体撮像素子３を保護することができる。   In the present embodiment, the wafer 10 and the transparent substrate 20 are attached after adjusting the parallelism between the upper stage 42 and the lower stage 43. Thereby, the impact applied to the solid-state image sensor 3 at the time of adjusting the parallelism can be reduced. Therefore, the solid-state imaging device 3 can be protected from impact.

また、本実施形態では、３本以上の平行調整用ピン４４を用いているため、上ステージ４２と下ステージ４３とを確実に平行にすることができる。   Further, in this embodiment, since three or more parallel adjustment pins 44 are used, the upper stage 42 and the lower stage 43 can be reliably made parallel.

また、本実施形態では、平行調整用ピン４４が、上ステージ４２から下ステージ４３の方向に突出する長さ（突出長さ）を自在に設定できるようになっている。そして、平行調整時に、平行調整用ピン４４は、上ステージ４２に保持される透明基板２０よりも、上ステージ４２方向に、突出している。このため、平行調整時には、ウエハ１０と透明基板２０とが接触しない。これにより、平行度の調整時に、固体撮像素子３に加わる衝撃を軽減することができる。   In the present embodiment, the length (projection length) of the parallel adjustment pin 44 projecting from the upper stage 42 toward the lower stage 43 can be freely set. During parallel adjustment, the parallel adjustment pin 44 protrudes in the direction of the upper stage 42 from the transparent substrate 20 held by the upper stage 42. For this reason, the wafer 10 and the transparent substrate 20 do not contact at the time of parallel adjustment. Thereby, the impact applied to the solid-state image sensor 3 at the time of adjusting the parallelism can be reduced.

また、本実施形態では、ピン調整シリンダ４５および昇降シリンダ４６の荷重量を変化させることによって、下ステージ４３の高さ調整および平行調整用ピン４４の突出長さ調整が可能となっている。なお、本実施形態では、下ステージ４３の高さおよび平行調整用ピン４４の突出長さのいずれも調節している。しかし、この調節は、これに限定されるものではなく、貼付部４０の構成に応じて、上ステージ４２および下ステージ４３の少なくとも一方の高さ、および、平行調整用ピン４４の突出長さの少なくとも一方を調節すればよい。   In this embodiment, the height adjustment of the lower stage 43 and the protrusion length adjustment of the parallel adjustment pin 44 can be performed by changing the load amounts of the pin adjustment cylinder 45 and the lifting cylinder 46. In the present embodiment, both the height of the lower stage 43 and the protruding length of the parallel adjustment pin 44 are adjusted. However, this adjustment is not limited to this, and the height of at least one of the upper stage 42 and the lower stage 43 and the protruding length of the parallel adjustment pin 44 are determined according to the configuration of the attaching portion 40. What is necessary is just to adjust at least one.

また、本実施形態では、ピン調整シリンダ４５および昇降シリンダ４６の圧力は、ウエハ１０と透明基板２０とを貼付けるための貼付け荷重が、段階的に上昇するように設定されている。このため、ウエハ１０と透明基板２０との接触時の荷重が、小さくなる。特に、本実施形態では、ピン調整シリンダ４５および昇降シリンダ４６は、ウエハ１０と透明基板２０との接触時の初期貼付荷重が、ウエハ１０と透明基板２０との貼付に必要な最終貼付荷重よりも小さくなるように設定されている。従って、ウエハ１０と透明基板２０との接触時に、固体撮像素子３が受ける衝撃を、軽減することができる。   Moreover, in this embodiment, the pressure of the pin adjustment cylinder 45 and the raising / lowering cylinder 46 is set so that the sticking load for sticking the wafer 10 and the transparent substrate 20 may rise in steps. For this reason, the load at the time of contact of the wafer 10 and the transparent substrate 20 becomes small. In particular, in this embodiment, the pin adjustment cylinder 45 and the lift cylinder 46 have an initial application load at the time of contact between the wafer 10 and the transparent substrate 20 that is higher than the final application load required for application between the wafer 10 and the transparent substrate 20. It is set to be smaller. Therefore, the impact received by the solid-state imaging device 3 at the time of contact between the wafer 10 and the transparent substrate 20 can be reduced.

また、本実施形態では、ピン調整シリンダ４５は、ウエハ１０と透明基板２０との貼付時に、平行調整用ピン４４に、貼付方向と反対方向に、最終貼付荷重未満の荷重を加えるようになっている。これにより、平行調整用ピン４４によって、抵抗を与えながら、ウエハ１０と透明基板２０とを貼付けることができる。従って、ウエハ１０と透明基板２０との接触時に、固体撮像素子３が受ける衝撃を、軽減することができる。   In this embodiment, the pin adjustment cylinder 45 applies a load less than the final application load to the parallel adjustment pins 44 in the direction opposite to the application direction when the wafer 10 and the transparent substrate 20 are attached. Yes. As a result, the wafer 10 and the transparent substrate 20 can be attached while applying resistance by the parallel adjustment pins 44. Therefore, the impact received by the solid-state imaging device 3 at the time of contact between the wafer 10 and the transparent substrate 20 can be reduced.

また、本実施形態では、平行調整用ピン４４の突出長さ、および、下ステージ４３の高さを調節するために、エアシリンダを用いている。このため、それらの調節の際に、ゴミなどが発生しないクリーンな環境を作り出すことができる。従って、固体撮像素子３へのゴミなどの侵入を確実に防ぎ、固体撮像装置を製造することができる。また、エアシリンダを用いれば、貼付荷重の制御が容易になる。   In the present embodiment, an air cylinder is used to adjust the protruding length of the parallel adjustment pin 44 and the height of the lower stage 43. Therefore, it is possible to create a clean environment in which dust is not generated during the adjustment. Accordingly, it is possible to reliably prevent dust and the like from entering the solid-state imaging device 3 and manufacture a solid-state imaging device. Moreover, if an air cylinder is used, control of a sticking load will become easy.

なお、エアシリンダ以外にも、例えば、オイルシリンダ（油圧式シリンダ），スプリング，加重物（おもり）などを用いることもできる。オイルシリンダを用いれば、高圧力を簡単に印加できる。   In addition to the air cylinder, for example, an oil cylinder (hydraulic cylinder), a spring, a weight (weight), and the like can be used. If an oil cylinder is used, a high pressure can be easily applied.

また、本実施形態では、下ステージ４３のウェハ１０保持面が、水平面に対して、傾斜可能となっている。これにより、上ステージ４２および下ステージ４３ｎステージ同士の角度を、自在に変更することができる。従って、貼付動作の繰り返しによって、一方のステージの位置がずれたとしても、他方のステージを傾斜させることによって、互いのステージを平行にすることができる。従って、固体撮像素子を有する基板と封止基板とを、確実に平行に貼付けることができる。   In the present embodiment, the wafer 10 holding surface of the lower stage 43 can be inclined with respect to the horizontal plane. Thereby, the angle between the upper stage 42 and the lower stage 43n can be freely changed. Therefore, even if the position of one stage shifts due to repetition of the pasting operation, the other stages can be made parallel by tilting the other stage. Therefore, the substrate having the solid-state imaging device and the sealing substrate can be reliably attached in parallel.

なお、下ステージ４３だけに限らず、上ステージ４２だけ、または、上ステージ４２および下ステージ４３の両方が、このように傾斜可能となっていてもよい。   In addition, not only the lower stage 43 but only the upper stage 42 or both the upper stage 42 and the lower stage 43 may be tiltable in this way.

また、本実施形態では、上ステージ４２が固定されており、下ステージ４３が可動式となっている。製造装置内にダストが発生したとすると、そのダストは重力方向に落下する。本実施形態では、上ステージが固定されているため、落下するダストの上ステージ４２への付着を防ぐことができる。   In the present embodiment, the upper stage 42 is fixed, and the lower stage 43 is movable. If dust is generated in the manufacturing apparatus, the dust falls in the direction of gravity. In the present embodiment, since the upper stage is fixed, adhesion of falling dust to the upper stage 42 can be prevented.

また、本実施形態では、固定された上ステージ４２にピン調整シリンダ４５が設けられ、可動式の下ステージ４３に昇降シリンダ４６が設けられている。つまり、平行調整用ピン４４を駆動するためのピン調整シリンダ４５、および、下ステージ４３ステージを駆動するための昇降シリンダ４６が、それぞれ別々のステージに設けられている。   In this embodiment, the fixed upper stage 42 is provided with a pin adjustment cylinder 45, and the movable lower stage 43 is provided with an elevating cylinder 46. That is, a pin adjustment cylinder 45 for driving the parallel adjustment pin 44 and a lift cylinder 46 for driving the lower stage 43 stage are provided on separate stages.

上ステージ４２および下ステージ４３の一方に、昇降シリンダ４６とピン調整シリンダ４５とを設けようとすると、それらの配置に制約を受ける場合がある。しかし、本実施形態のように、昇降シリンダ４６とピン調整シリンダ４５とを別々のステージに設ければ、そのような制約を受けずに、各シリンダを配置することができる。   If one of the upper stage 42 and the lower stage 43 is provided with the elevating cylinder 46 and the pin adjusting cylinder 45, the arrangement thereof may be restricted. However, if the elevating cylinder 46 and the pin adjustment cylinder 45 are provided on separate stages as in the present embodiment, the respective cylinders can be arranged without receiving such restrictions.

本実施形態の固体撮像装置の製造装置の用途は、前述の実施形態の用途に限定されるものではなく、貼り付け荷重に精度を要する貼付けに用いる貼付け機（貼付装置）の加圧機構としても適用可能である。例えば、複数枚の支持基板又はガラス基板の貼付け，ウェハ状の基板と複数の個片状の基板との貼付け，ガラスやテープによりサポートされた複数の基板の貼付なども、均一に行うことが可能となる。   The use of the manufacturing apparatus of the solid-state imaging device of the present embodiment is not limited to the use of the above-described embodiment, and also as a pressurizing mechanism of a sticking machine (sticking device) used for sticking that requires a sticking load with high accuracy. Applicable. For example, a plurality of support substrates or glass substrates can be attached, a wafer-like substrate and a plurality of individual substrates can be attached, or a plurality of substrates supported by glass or tape can be uniformly applied. It becomes.

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。   The present invention is not limited to the above-described embodiments, and various modifications are possible within the scope shown in the claims, and embodiments obtained by appropriately combining technical means disclosed in different embodiments. Is also included in the technical scope of the present invention.

本発明では、互いに対向するステージに保持された基板同士を平行に貼付けることができるので、あらゆる貼付装置に適用することができる。   In this invention, since the board | substrates hold | maintained at the stage which mutually opposes can be affixed in parallel, it can apply to all the affixing apparatuses.

本発明の固体撮像装置の製造装置における貼付部を示す概略断面図である。It is a schematic sectional drawing which shows the sticking part in the manufacturing apparatus of the solid-state imaging device of this invention. 図２（ａ）〜図２（ｄ）は、図１の貼付部を用いた貼付動作（貼付工程）を示す断面図である。FIG. 2A to FIG. 2D are cross-sectional views showing a sticking operation (sticking step) using the sticking portion of FIG. 図３(ａ)は、本発明により製造される固体撮像装置の上面図であり、図３（ｂ）は、図３（ａ）の矢符Ａ−Ａにおける断面図である。FIG. 3A is a top view of the solid-state imaging device manufactured according to the present invention, and FIG. 3B is a cross-sectional view taken along the arrow AA in FIG. 図４は、図３（ａ）および図３（ｂ）の固体撮像装置をさらに詳細に示す断面図である。FIG. 4 is a cross-sectional view showing the solid-state imaging device shown in FIGS. 3A and 3B in more detail. 図５は、本発明により製造される固体撮像装置の製造方法を示すフローチャートである。FIG. 5 is a flowchart showing a method for manufacturing a solid-state imaging device manufactured according to the present invention. 図６（ａ）は、図１のウェハ加工工程のフローチャートであり、図６（ｂ）は、図６（ａ）の各程のうち主な工程に対応したウェハ等の断面図を示している。FIG. 6A is a flowchart of the wafer processing step of FIG. 1, and FIG. 6B shows a cross-sectional view of the wafer and the like corresponding to the main steps in each step of FIG. 6A. . 図７（ａ）は、図１の透明基板加工工程のフローチャートであり、図７（ｂ）は、図３（ａ）の各工程のうち主な工程に対応した透明基板等の断面図であり、図７（ｃ）は、形状調整カット工程の前後の透明基板の状態を模式的に示す斜視図である。FIG. 7A is a flowchart of the transparent substrate processing step of FIG. 1, and FIG. 7B is a cross-sectional view of the transparent substrate and the like corresponding to the main steps among the steps of FIG. 3A. FIG.7 (c) is a perspective view which shows typically the state of the transparent substrate before and behind a shape adjustment cut process. 図８（ａ）は、図１のモジュール化工程のフローチャートであり、図８（ｂ）は図８（ａ）の各工程におけるウェハや透明基板等の主な断面図であり、図８（ｃ）は、ダイシング行ったときのウェハ上面の状態を模式的に示す上面図である。FIG. 8A is a flowchart of the modularization process of FIG. 1, and FIG. 8B is a main cross-sectional view of a wafer, a transparent substrate, etc. in each process of FIG. 8A. ) Is a top view schematically showing the state of the upper surface of the wafer when dicing is performed. 図９（ａ）〜図９（ｃ）は、従来の固体撮像装置の製造方法を示す概略断面図である。FIG. 9A to FIG. 9C are schematic cross-sectional views illustrating a conventional method for manufacturing a solid-state imaging device. 図１０（ａ）〜図１０（ｄ）は、別の従来の固体撮像装置の製造方法を示す概略断面図である。FIG. 10A to FIG. 10D are schematic cross-sectional views showing another conventional method for manufacturing a solid-state imaging device. 図１１（ａ）〜図１１（ｄ）は、さらに別の従来の固体撮像装置の製造方法を示す概略断面図である。FIG. 11A to FIG. 11D are schematic cross-sectional views showing still another conventional method for manufacturing a solid-state imaging device. 図１２（ａ）〜図１２（ｄ）は、さらに別の従来の固体撮像装置の製造方法を示す概略断面図である。12 (a) to 12 (d) are schematic cross-sectional views showing still another conventional method for manufacturing a solid-state imaging device. 図１３（ａ）は、ネジ式の平行度調整機構を示す上面図であり、図１３（ｂ）は、図１３（ａ）の断面図である。FIG. 13A is a top view showing a screw-type parallelism adjusting mechanism, and FIG. 13B is a cross-sectional view of FIG. 図１４は、特許文献２の貼付装置の概略断面図である。FIG. 14 is a schematic cross-sectional view of the sticking device of Patent Document 2.

符号の説明Explanation of symbols

１ 固体撮像装置
２ シリコンウェハ（固体撮像素子を有する基板，基板）
３ 固体撮像素子
４ キャップガラス（封止基板，基板）
５ ボンディングパッド
６ 凸部
１０ ウェハ（固体撮像素子を有する基板，基板）
２０ 透明基板（封止基板，基板）
４０ 貼付部（貼付装置）
４１ チャンバ
４２ 上ステージ（ステージ）
４３ 下ステージ（ステージ）
４４ 平行調整用ピン
４４ａ 突出部
４５ ピン調整シリンダ（荷重部，エアシリンダ）
４６ 昇降シリンダ（荷重部，エアシリンダ）
４７ 球体 DESCRIPTION OF SYMBOLS 1 Solid-state imaging device 2 Silicon wafer (The board | substrate which has a solid-state image sensor, a board | substrate)
3 Solid-state image sensor 4 Cap glass (sealing substrate, substrate)
5 Bonding pad 6 Convex part 10 Wafer (Substrate having a solid-state imaging device, substrate)
20 Transparent substrate (sealing substrate, substrate)
40 Affixing part (applying device)
41 Chamber 42 Upper stage (stage)
43 Lower stage
44 Parallel adjustment pin 44a Protruding part 45 Pin adjustment cylinder (loading part, air cylinder)
46 Lifting cylinder (load section, air cylinder)
47 Sphere

Claims (13)

固体撮像素子を有する基板と、その固体撮像素子を封止する封止基板とを貼付ける貼付部を備え、
上記貼付部は、互いに対向する２つのステージを有し、その一方に固体撮像素子を有する基板を、他方に封止基板をそれぞれ保持し、
少なくとも一方のステージは、互いのステージの平行度を調整するための平行調整用ピンを備えており、
上記平行調整用ピンと、その平行調整用ピンに対向するステージとの接触によって、互いのステージの平行度を調整するようになっていることを特徴とする固体撮像装置の製造装置。 A pasting part for pasting a substrate having a solid-state image sensor and a sealing substrate for sealing the solid-state image sensor;
The affixing unit has two stages facing each other, and holds a substrate having a solid-state image sensor on one side and a sealing substrate on the other side,
At least one of the stages includes a parallel adjustment pin for adjusting the parallelism of each other's stage,
An apparatus for manufacturing a solid-state imaging device, wherein the parallelism of the stages is adjusted by contact between the parallel adjustment pin and a stage facing the parallel adjustment pin. 上記貼付部は、上記平行度の調整後、固体撮像素子を有する基板と封止基板とを貼付けることを特徴とする請求項１に記載の固体撮像装置の製造装置。   The apparatus for manufacturing a solid-state imaging device according to claim 1, wherein the pasting unit pastes a substrate having a solid-state imaging device and a sealing substrate after adjusting the parallelism. 平行調整用ピンは、３本以上であることを特徴とする請求項１に記載の固体撮像装置の製造装置。   The solid-state imaging device manufacturing apparatus according to claim 1, wherein the number of parallel adjustment pins is three or more. 上記平行調整用ピンは、その平行調整用ピンが設けれらたステージから、他方のステージ方向に突出可能となっており、上記平行調整時には、その平行調整用ピンが設けれらたステージに保持された固体撮像素子を有する基板または封止基板を越えて突出するようになっていることを特徴とする請求項１に記載の固体撮像装置の製造装置。   The parallel adjustment pin can protrude from the stage provided with the parallel adjustment pin in the direction of the other stage, and is held by the stage provided with the parallel adjustment pin during the parallel adjustment. The apparatus for manufacturing a solid-state imaging device according to claim 1, wherein the apparatus protrudes beyond a substrate having a solid-state imaging element or a sealing substrate. 少なくとも一方のステージの高さ、および、平行調整用ピンの突出長さの少なくとも一方を調節するための荷重を付与する荷重部を備えることを特徴とする請求項４に記載の固体撮像装置の製造装置。   The solid-state imaging device according to claim 4, further comprising a load portion that applies a load for adjusting at least one of a height of at least one stage and a protruding length of the parallel adjustment pin. apparatus. 上記荷重部は、固体撮像素子を有する基板と封止基板とを貼付けるための貼付け荷重を、段階的に上昇させることを特徴とする請求項５に記載の固体撮像装置の製造装置。   The apparatus for manufacturing a solid-state imaging device according to claim 5, wherein the load section raises a pasting load for pasting the substrate having the solid-state imaging device and the sealing substrate in a stepwise manner. 上記荷重部は、固体撮像素子を有する基板と封止基板との接触時の初期貼付荷重を、固体撮像素子を有する基板と封止基板との貼付に必要な最終貼付荷重よりも小さくするように設定されていることを特徴とする請求項６に記載の固体撮像装置の製造装置。   The load portion is configured so that an initial sticking load at the time of contact between the substrate having the solid-state image sensor and the sealing substrate is smaller than a final sticking load necessary for pasting the substrate having the solid-state image sensor and the sealing substrate. The solid-state imaging device manufacturing apparatus according to claim 6, wherein the apparatus is set. 上記荷重部は、固体撮像素子を有する基板と封止基板との貼付時に、平行調整用ピンに、貼付方向と反対方向に、最終貼付荷重未満の荷重を加えることを特徴とする請求項５に記載の固体撮像装置の製造装置。   6. The load unit according to claim 5, wherein, when the substrate having the solid-state imaging device and the sealing substrate are attached, a load less than the final attaching load is applied to the parallel adjustment pin in a direction opposite to the attaching direction. The manufacturing apparatus of the solid-state imaging device described. 上記荷重部は、エアシリンダであることを特徴とする請求項５に記載の固体撮像装置の製造方法。   6. The method of manufacturing a solid-state imaging device according to claim 5, wherein the load portion is an air cylinder. 少なくとも一方のステージの固体撮像素子を有する基板または封止基板の保持面が、水平面に対して、傾斜可能となっていることを特徴とする請求項１に記載の固体撮像装置の製造装置。   The apparatus for manufacturing a solid-state imaging device according to claim 1, wherein a holding surface of the substrate or the sealing substrate having the solid-state imaging device of at least one stage is tiltable with respect to a horizontal plane. 上方に配置された上ステージが固定されており、下方に配置された下ステージが可動式となっていることを特徴とする請求項１に記載の固体撮像装置の製造装置。   The apparatus for manufacturing a solid-state imaging device according to claim 1, wherein an upper stage disposed above is fixed, and a lower stage disposed below is movable. 固体撮像素子を有する基板と、その固体撮像素子を封止する封止基板とを貼付ける貼付け工程を有する固体撮像装置の製造方法であって、
上記貼付け工程は、
互いに対向する２つのステージの一方に、固体撮像素子を有する基板を、他方に封止基板をそれぞれ保持し、
少なくとも一方のステージに設けられた平行調整用ピンと、平行調整用ピンに対向するステージとを接触させることにより、互いのステージの平行度を調整することを特徴とする固体撮像装置の製造方法。 A manufacturing method of a solid-state imaging device having a pasting step of pasting a substrate having a solid-state imaging device and a sealing substrate for sealing the solid-state imaging device,
The pasting process
A substrate having a solid-state image sensor is held on one of two stages facing each other, and a sealing substrate is held on the other,
A method of manufacturing a solid-state imaging device, characterized in that the parallelism of each stage is adjusted by bringing a parallel adjustment pin provided on at least one stage into contact with a stage facing the parallel adjustment pin. 基板同士を貼付ける貼付装置であって、
互いに対向する２つのステージを有し、各ステージに上記基板を保持し、
少なくとも一方のステージは、互いのステージの平行度を調整するための平行調整用ピンを備えており、
上記平行調整用ピンと、その平行調整用ピンに対向するステージとの接触によって、互いのステージの平行度を調整するようになっていることを特徴とする貼付装置。 A pasting device for pasting substrates,
Two stages facing each other, holding the substrate on each stage,
At least one of the stages includes a parallel adjustment pin for adjusting the parallelism of each other's stage,
A sticking apparatus, wherein the parallelism of the stages is adjusted by contact between the parallel adjustment pins and a stage facing the parallel adjustment pins.
JP2006261558A 2006-09-26 2006-09-26 Manufacturing method and manufacturing apparatus for solid-state imaging device, and pasting apparatus Expired - Fee Related JP4926630B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006261558A JP4926630B2 (en) 2006-09-26 2006-09-26 Manufacturing method and manufacturing apparatus for solid-state imaging device, and pasting apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006261558A JP4926630B2 (en) 2006-09-26 2006-09-26 Manufacturing method and manufacturing apparatus for solid-state imaging device, and pasting apparatus

Publications (2)

Publication Number Publication Date
JP2008084994A true JP2008084994A (en) 2008-04-10
JP4926630B2 JP4926630B2 (en) 2012-05-09

Family

ID=39355555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006261558A Expired - Fee Related JP4926630B2 (en) 2006-09-26 2006-09-26 Manufacturing method and manufacturing apparatus for solid-state imaging device, and pasting apparatus

Country Status (1)

Country Link
JP (1) JP4926630B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011049318A (en) * 2009-08-26 2011-03-10 Nikon Corp Substrate superposition device and method for manufacturing device
JP2011240455A (en) * 2010-05-20 2011-12-01 Nippon Telegr & Teleph Corp <Ntt> Method and device for manufacturing mems chip
JP2012191161A (en) * 2011-02-24 2012-10-04 Fujifilm Corp Device and method of attaching cover glass to solid state electronic image sensor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0476930A (en) * 1990-07-18 1992-03-11 Sumitomo Electric Ind Ltd Semiconductor chip mounter
JPH095762A (en) * 1995-06-20 1997-01-10 Matsushita Electric Ind Co Ltd Production of liquid crystal panel
JPH1012578A (en) * 1996-06-26 1998-01-16 Mitsubishi Electric Corp Method and apparatus for mounting wafer on support base
JP2000216365A (en) * 1999-01-21 2000-08-04 Denso Corp Semiconductor board laminating method and its device
JP2005311288A (en) * 2004-03-26 2005-11-04 Fuji Photo Film Co Ltd Apparatus and method of substrate bonding

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0476930A (en) * 1990-07-18 1992-03-11 Sumitomo Electric Ind Ltd Semiconductor chip mounter
JPH095762A (en) * 1995-06-20 1997-01-10 Matsushita Electric Ind Co Ltd Production of liquid crystal panel
JPH1012578A (en) * 1996-06-26 1998-01-16 Mitsubishi Electric Corp Method and apparatus for mounting wafer on support base
JP2000216365A (en) * 1999-01-21 2000-08-04 Denso Corp Semiconductor board laminating method and its device
JP2005311288A (en) * 2004-03-26 2005-11-04 Fuji Photo Film Co Ltd Apparatus and method of substrate bonding

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011049318A (en) * 2009-08-26 2011-03-10 Nikon Corp Substrate superposition device and method for manufacturing device
JP2011240455A (en) * 2010-05-20 2011-12-01 Nippon Telegr & Teleph Corp <Ntt> Method and device for manufacturing mems chip
JP2012191161A (en) * 2011-02-24 2012-10-04 Fujifilm Corp Device and method of attaching cover glass to solid state electronic image sensor

Also Published As

Publication number Publication date
JP4926630B2 (en) 2012-05-09

Similar Documents

Publication Publication Date Title
JP4510095B2 (en) Method for manufacturing solid-state image sensor module
JP4151164B2 (en) Manufacturing method of semiconductor device
EP1304728B1 (en) Semiconductor substrate jig and method of manufacturing a semiconductor device
US9899251B2 (en) Use of vacuum chucks to hold a wafer or wafer sub-stack
KR102050541B1 (en) Method and apparatus for temporary bonding ultra thin wafers
US9355881B2 (en) Semiconductor device including a dielectric material
KR20020023105A (en) Method for manufacturing semiconductor devices
US20060051887A1 (en) Manufacturing method and joining device for solid-state imaging devices
JP2003197885A (en) Optical device and its manufacturing method, optical module, circuit board and electronic equipment
KR102654506B1 (en) Wafer debonding method and wafer debonding apparatus
WO2014002535A1 (en) Semiconductor device manufacturing method
CN109417045A (en) Alignment jig, alignment method and transfer adhering method
JP4926630B2 (en) Manufacturing method and manufacturing apparatus for solid-state imaging device, and pasting apparatus
WO2005083763A1 (en) Wafer transcription method
JP4636096B2 (en) Semiconductor device and manufacturing method thereof
JP2006100762A (en) Method of manufacturing solid-state imaging device
CN113436988B (en) Chip mounting apparatus, peeling jig, and method for manufacturing semiconductor device
CN117751438A (en) Apparatus and method for transferring light emitting diodes
WO2015087763A1 (en) Sealing sheet adhesion method
JP2011155099A (en) Apparatus and method for sticking sheet
JP2009152481A (en) Semiconductor device for imaging and method of manufacturing the same
JP2006049700A (en) Manufacturing method of solid-state image pickup device
JP2008277454A (en) Manufacturing method of solid-state image pickup device module
JP2007329352A (en) Manufacturing method of modularized solid imaging element
WO2015087762A1 (en) Sealing sheet adhesion method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees