JP2008083831A - シリーズレギュレータ回路 - Google Patents

Abstract

【課題】低消費電流化を図りながら、異なる消費電流量のモードに切り換えて使用できるとともに、出力電圧の変動を抑えることができるシリーズレギュレータ回路を提供する。
【解決手段】入力電圧ＶＩＮラインに接続された定電流源２０は、抵抗素子２１及びトランジスタＢ１を介して接地電圧ＧＮＤラインに接続される。定電流源２０とトランジスタＢ１との間には、トランジスタＭ２，Ｍ４のゲート端子が接続される。トランジスタＭ２は、高電流モードにオンとなるトランジスタＭ１を介して入力電圧ＶＩＮラインに接続される。トランジスタＭ２，Ｍ４のソース端子がシリーズレギュレータ回路１０の出力端子になる。この出力端子は、抵抗素子２３及び高電流モードにオンとなるトランジスタＭ３を介して、又は抵抗素子２４，２５を介して、接地電圧ＧＮＤラインに接続される。この抵抗素子２４，２５の接続ノードは、トランジスタＢ１のベース電圧に接続される。
【選択図】図１

Description

本発明は、一定電圧を出力するシリーズレギュレータに関し、特に、低消費電流モード及び高消費電流モードなど、消費電流量が異なるモードに切換可能なシリーズレギュレータ回路に関する。

従来から、入力電圧が変化しても一定電圧を出力する回路として、シリーズレギュレータ回路が知られている。このシリーズレギュレータ回路には、例えば装置の動作状態と待機状態などに対応して、消費電流量が異なるモードに切換を行なうものもある（例えば、特許文献１、２参照。）。

特許文献１に記載のシリーズレギュレータ回路は、消費電流は大きいがリップル除去や負荷過渡応答特性の優れた第１の定電圧回路と、リップル除去率や負荷過渡応答性は劣るが消費電流が少ない第２の定電圧回路とを備える。このシリーズレギュレータ回路では、出力トランジスタを共通にし、各定電圧回路を切り換えて出力を行なう。

また、特許文献２に記載のシリーズレギュレータ回路は、基準電圧を生成する基準電圧発生回路と、検出した出力電圧に応じた電圧を生成して出力する検出回路部と、消費電流は大きいが高速な動作を行なう第１演算増幅器と、消費電流を抑制した第２演算増幅器とを備えている。第１及び第２演算増幅器は、基準電圧と、検出回路部からの電圧とを比較した比較結果に応じた出力をトランジスタの制御端子に供給して出力電圧を一定にする。

ところで、電流の切換が行なわれる場合には、グリッチ（ノイズ）が発生することがある。そこで、消費電流量が異なる状態へ切換を行なう場合に発生するグリッチを抑制するためのシリーズレギュレータ回路についても検討が行なわれている（例えば、特許文献３参照。）。

特許文献３には、過渡応答性と消費電流量の異なる２種類の定電圧回路を備えた定電圧電源が開示されている。これら定電圧回路は、負荷状態が切り換わるときには、両方の定電圧回路のオペアンプを動作させる。そして、両方の定電圧回路の断続回路がオンとなっている期間を設けることにより、定電圧回路の切換時におけるノイズを抑制する。
特開２００１−１１７６５０号公報（図２） 特開２００２−３１２０４３号公報（図１） 特開２００５−１９０３８１号公報（図１）

上述した特許文献１〜３に記載のシリーズレギュレータ回路では、消費電流量が異なる２種類の状態に対応させた２つの回路を切り換えて使用するように構成されている。このために、各シリーズレギュレータ回路は、２つのオペアンプを備えている。ここで、オペアンプを共通化できる構成にすれば、シリーズレギュレータ回路の低消費電流化を更に図ることができる。しかし、単に、オペアンプを共通化した構成では、応答速度が遅くなったり、モード切換時にグリッチが発生したりして、出力電圧が変化し一定電圧を供給できないことがある。

本発明は、上述した問題に鑑みてなされ、その目的は、低消費電流化を図りながら、異なる消費電流量のモードに切り換えて使用できるとともに、出力電圧の変動を抑えること
ができるシリーズレギュレータ回路を提供することにある。

上記問題点を解決するために、本発明は、入力電圧ラインに接続される定電流源と、基準電圧ラインとに接続される第１トランジスタと、前記入力電圧ラインと出力端子とに接続される第２トランジスタと、前記入力電圧ラインに接続される第１スイッチ素子と、この第１スイッチ素子と前記出力端子とに接続された第３トランジスタと、前記出力端子と前記基準電圧ラインとの間に、直列に接続された第１抵抗及び第２抵抗と、前記出力端子に接続される第３抵抗と、この第３抵抗と前記基準電圧ラインとに接続された第２スイッチ素子とを備え、前記第１トランジスタの制御端子は、前記第１抵抗と前記第２抵抗との間に接続されており、前記第２トランジスタ及び前記第３トランジスタの制御端子は、前記定電流源と前記第１トランジスタとの間に接続されており、前記出力端子における消費電流が大きい高電流モードの場合には、前記第１スイッチ素子をオン状態にして前記第３トランジスタを介して電流が供給されるとともに、前記第２スイッチ素子をオン状態にして前記第３抵抗を介して電流が流れるように構成した。

このため、消費電流が大きい高電流モードのときには、第３抵抗及び第２スイッチ素子を介して出力端子から基準電圧ラインに電流を流す。このため、低電流モードの構成に、高電流モードのときより多くの電流を流す構成を付加して、低電流モード及び高電流モードの両方に用いる構成の多くを共通化しても、応答性を向上させながら、低消費電流化を図ることができる。更に、出力端子に、第１スイッチ素子を介して入力電圧ラインから電流を流す構成を備える。従って、出力端子から第３抵抗及び第２スイッチ素子を介して電流が流出する量を、入力電圧ラインから第１スイッチ素子を介して出力端子に流入する電流で補うことができるので、高電流モードに切り換わるときの出力電圧の変動を抑えることができる。

本発明のシリーズレギュレータ回路において、前記第１スイッチ素子としてｐチャンネルのＭＯＳトランジスタを用いて構成するとともに、前記第２スイッチ素子としてｎチャンネルのＭＯＳトランジスタを用いて構成し、前記第２スイッチ素子の制御端子には、前記出力端子における消費電流が小さい低電流モードの場合にはローレベル、高電流モードの場合にはハイレベルになるモード切換信号を供給し、前記モード切換信号の反転信号が、前記第１スイッチ素子の制御端子に供給されるように構成した。このため、モード切換信号に基づいて、高電流モードのときには、第１スイッチ素子及び第２スイッチ素子を切り換えて、入力電圧ラインから出力端子に、出力端子から基準電圧ラインに、電流を流すことができる。

本発明のシリーズレギュレータ回路において、前記定電流源と前記第１トランジスタとの間には、第４抵抗が設けられており、前記第３トランジスタの制御端子は、前記定電流源と前記第４抵抗との間のノードに接続されており、前記第２トランジスタの制御端子は、前記第４抵抗と前記第１トランジスタとの間のノードに接続されている。高電流モードのときに電流を流す第３トランジスタの制御端子は、低電流モードのときにも電流を流す第２トランジスタの制御端子に比べて、出力端子との電圧差が大きい場合がある。そこで、第２トランジスタの制御端子と第３トランジスタの制御端子との間に第４抵抗を設け、この第４抵抗の電圧降下によって、第３トランジスタの制御端子の電圧を第２トランジスタの制御端子の電圧に対して高くすることができる。従って、高電流モードで第３トランジスタがオンになった場合に、第３トランジスタの制御端子と出力端子との電圧差が大きいことに起因する出力電圧の低下を改善することができる。

本発明のシリーズレギュレータ回路において、前記第３トランジスタの制御端子と前記基準電圧ラインとの間には第１のコンデンサが更に接続され、前記第２トランジスタ及び
前記第３トランジスタとしてｎチャンネルのＭＯＳトランジスタを用いて構成されており、前記第３トランジスタがオンした場合のゲート・ソース間の電圧をＶ３、前記第３トランジスタがオンするときの前記第２トランジスタのゲート・ソース間の電圧をＶ２、前記定電流源の電流値をＩＰ、前記第４抵抗の抵抗値をＲ１、前記入力電圧をＶＩＮ、前記出力端子の出力電圧をＶＯＵＴ、前記第１のコンデンサの容量をＣ１、前記第３トランジスタのゲート・ドレイン間に存在する寄生容量をＣｐ３とした場合に、Ｖ３−Ｖ２＝ＩＰ・Ｒ１＋（ＶＩＮ−ＶＯＵＴ）／（１＋Ｃ１／Ｃｐ３）の関係が成り立つように構成した。

第３トランジスタのドレイン・ゲート間の寄生容量が、オンになるときに、第３トランジスタのゲート電圧を一時的に上昇させ、これにより出力電圧をも一時的に上昇させることがある。そこで、第３トランジスタの制御端子と基準電圧ラインとの間にコンデンサを設けて、Ｖ２−Ｖ３＝ＩＰ・Ｒ１＋（ＶＩＮ−ＶＯＵＴ）／（１＋Ｃ１／Ｃｐ３）の関係が成り立つようにすることにより、第３トランジスタがオンしたときの寄生容量による出力電圧の変動を小さくすることができる。従って、高電流モードに切り換わる場合であっても、出力電圧をほぼ一定に維持することができる。

本発明のシリーズレギュレータ回路において、前記第３抵抗と前記基準電圧ラインとの間に、前記第２スイッチ素子に対して並列に第２のコンデンサが設けられている。第１スイッチ素子と第３トランジスタとの間の寄生容量が、オフになるときに、出力電圧を一時的に上昇させることがある。第２スイッチ素子と並列に第２コンデンサを設けることにより、第２スイッチ素子と第３トランジスタとの間の寄生容量に蓄積された電荷は、出力端子に移動する代わりに、第２コンデンサに移動して蓄積される。このため、低消費モードに切り換わるときに第１スイッチ素子がオフになる場合においても、出力電圧の上昇を回避することができる。従って、低電流モードに切り換わる場合であっても、出力電圧をほぼ一定に維持することができる。

本発明によれば、低消費電流化を図りながら、異なる消費電流量のモードに切り換えて使用できるとともに、出力電圧の変動を抑えることができる。

以下、本発明を具体化した一実施形態について図１〜図４を用いて説明する。
本実施形態のシリーズレギュレータ回路１０には、図１に示すように、出力電圧を生成するための入力電圧ＶＩＮが供給されているとともに、電流モードを変更するためのモード切換信号が供給されている。このモード切換信号は、低電流モードと高電流モードとの切換を行なうための信号である。

ここで、低電流モードとは、例えば、このシリーズレギュレータ回路１０が搭載される装置が待機状態のときに使用されるモードである。また、高電流モードとは、例えば、この装置が動作状態のときに使用されるモードである。本実施形態では、高電流モードのときには、シリーズレギュレータ回路１０の出力端子から流出する電流が大きく、消費電流の変化は大きくなる。

モード切換信号は、インバータ１５の入力端子に供給される。このモード切換信号の電圧ＶＣは、低電流モードのときにはローレベルの信号電圧、高電流モードのときにはハイレベルの信号電圧になる。

シリーズレギュレータ回路１０の入力電圧ＶＩＮラインには、定電流源２０が接続されている。この定電流源２０は、電流値ＩＰの電流を流す。この定電流源２０は、第４抵抗としての抵抗値Ｒ１の抵抗素子２１、第１トランジスタとしてのバイポーラ型のトランジ
スタＢ１及び抵抗値Ｒ２の抵抗素子２２を介して、基準電圧ラインとしての接地電圧ＧＮＤラインに接続されている。

また、入力電圧ＶＩＮラインには、第１スイッチ素子としてのトランジスタＭ１が接続されている。このトランジスタＭ１は、ｐチャンネルのＭＯＳトランジスタである。このトランジスタＭ１のゲート端子は、インバータ１５からの出力端子に接続されており、モード切換信号の反転信号が供給される。このため、低電流モードのときには、トランジスタＭ１のゲート端子にはハイレベル信号が供給されて、トランジスタＭ１はオフする。また、高電流モードのときには、トランジスタＭ１のゲート端子にはローレベル信号が供給されて、トランジスタＭ１はオンする。

また、トランジスタＭ１のドレイン端子には、第３トランジスタとしてのトランジスタＭ２のドレイン端子が接続されている。このトランジスタＭ２は、ｎチャンネルのＭＯＳトランジスタであり、高電流モードのときに多くの電流を供給するために設けられている。具体的には、モード切換信号がローレベル信号のときには、トランジスタＭ１がオフすると、その電流経路が絶たれるために、トランジスタＭ２はオフする。また、トランジスタＭ１がオンすることによりトランジスタＭ２のドレイン端子の電圧が高くなると、入力電圧ＶＩＮラインからトランジスタＭ１，Ｍ２を介して電流が流れる。本実施形態では、トランジスタＭ４，Ｍ２の現実的に取り得るサイズの最大比よりも、トランジスタＭ４，Ｍ２を流れる電流比が大きいデバイスを用いる。すなわち、トランジスタＭ２に、高電流でゲート・ソース間の電圧が高いデバイスを用いる。トランジスタＭ４，Ｍ２が同種の場合には、トランジスタＭ２の電流密度が大きくなり、トランジスタＭ２のゲート・ソース間の電圧ＶＧＳ２は、トランジスタＭ４のゲート・ソース間の電圧ＶＧＳ４よりも大きくなる。なお、トランジスタＭ４，Ｍ２が異なる種類の場合にも、電圧ＶＧＳ２，ＶＧＳ４は異なってくる。

また、このトランジスタＭ２のゲート端子は、定電流源２０と抵抗素子２１との接続ノードに接続されている。このゲート端子の電圧を「ｖｇ１」で示す。
更に、このトランジスタＭ２のゲート端子は、コンデンサ３１を介して接地電圧ＧＮＤラインに接続されている。このコンデンサ３１は、容量Ｃ１を有しており、第１のコンデンサとして機能する。また、トランジスタＭ２のソース端子がシリーズレギュレータ回路１０の出力端子となり、このソース端子の電圧が出力電圧ＶＯＵＴになる。

更に、入力電圧ＶＩＮラインと出力端子との間には、第２トランジスタとしてのトランジスタＭ４が設けられている。このトランジスタＭ４は、ｎチャンネルのＭＯＳトランジスタであり、このゲート端子は、抵抗素子２１とトランジスタＢ１のコレクタ端子との接続ノードに接続されている。このゲート端子の電圧を「ｖｇ２」で示す。このトランジスタＭ４は常にオン状態になっており、このトランジスタＭ４を介して入力電圧ＶＩＮラインから出力端子へと電流が流れる。

本実施形態では、次の（１）式を満たすように、入力電圧ＶＩＮ及び出力電圧ＶＯＵＴから、コンデンサ３１の容量Ｃ１や抵抗素子２１の抵抗値Ｒ１を設定する。
ＶＧＳ２on−ＶＧＳ４on
＝ＩＰ・Ｒ１＋（ＶＩＮ−ＶＯＵＴ）／（１＋Ｃ１／Ｃｇｄ２） ・・・（１）
ここで、「ＶＧＳ２on」は、トランジスタＭ４がオンするときのトランジスタＭ２のゲート・ソース間の電圧であって、特許請求の範囲における「Ｖ３」に相当する。また、「ＶＧＳ４on」は、トランジスタＭ４がオンしたときのゲート・ソース間の電圧であって、特許請求の範囲における「Ｖ２」に相当する。更に、「Ｃｇｄ２」は、トランジスタＭ２のゲート端子とドレイン端子との間に存在する寄生容量であり、特許請求の範囲における「Ｃｐ３」に相当する。

出力端子は、第３抵抗としての抵抗値Ｒ３の抵抗素子２３及び第２スイッチ素子としてのトランジスタＭ３を介して接地電圧ＧＮＤラインに接続されている。トランジスタＭ３は、ｎチャンネルのＭＯＳトランジスタであり、このゲート端子には、モード切換信号が供給されている。このトランジスタＭ３と並列に、コンデンサ３２が接続されている。このコンデンサ３２は、容量Ｃ２を有しており、第２のコンデンサとして機能する。

本実施形態では、このコンデンサ３２の容量Ｃ２を、次の（２）式で示す値に設定している。
Ｃ２＝Ｃ３・（ＶＩＮ−ＶＯＵＴ）／ＶＯＵＴ ・・・（２）
ここで、「Ｃ３」はトランジスタＭ１，Ｍ２の接続ノードの寄生容量である。

更に、出力端子は、第１抵抗としての抵抗値Ｒ４の抵抗素子２４及び第２抵抗としての抵抗値Ｒ５の抵抗素子２５を介して、接地電圧ＧＮＤラインに接続されている。この抵抗素子２４と抵抗素子２５との接続ノードは、トランジスタＢ１のベース端子に接続されている。

なお、シリーズレギュレータ回路１０の出力端子には負荷Ｌｏが接続されている。この負荷Ｌｏは、容量ＣＬを有しており、接地電圧ＧＮＤラインに接続されている。
次に、このシリーズレギュレータ回路１０の動作について説明する。

シリーズレギュレータ回路１０のトランジスタＢ１における電圧の関係から、
ＩＰ・Ｒ２＋ＶＢＥ＝ＶＢＧ
が導き出される。更に、出力電圧ＶＯＵＴは、
ＶＯＵＴ＝ＶＢＧ・（Ｒ４＋Ｒ５）／Ｒ５
となる。このため、ベース電圧ＶＢＧが一定であれば、出力電圧ＶＯＵＴは一定値となる。ここで、トランジスタＢ１のベース・エミッタ電圧には温度依存性を有するが、この温度依存性を相殺するような電流を供給する電流源を定電流源２０として用いる。このため、定電流源２０の温度依存性により、ベース電圧ＶＢＧの温度依存性は補償されて一定値となり、この結果、出力電圧ＶＯＵＴも一定値を維持する。

（低電流モード）
低電流モードのときには、電圧ＶＣとしてローレベル信号電圧が供給される。この場合、インバータ１５の出力端子に接続されるトランジスタＭ１のゲート端子には、ハイレベル信号が供給されるので、トランジスタＭ１はオフする。更に、トランジスタＭ１がオフしているので、トランジスタＭ２には入力電圧ＶＩＮから電流が流れず、トランジスタＭ２もオフを維持する。

更に、トランジスタＭ３のゲート端子には、ローレベル信号が供給されるので、トランジスタＭ３もオフになっている。このため、出力端子から抵抗素子２３及びトランジスタＭ３を介して電流が流れない。

従って、低電流モードの場合には、出力端子の出力電圧ＶＯＵＴが変動して低下すると、抵抗素子２４，２５による分圧に基づいてベース電圧ＶＢＧが低下し、定電流源２０の電流に対して、トランジスタＢ１のコレクタ電流が減少するので、電圧ｖｇ２が上昇する。電圧ｖｇ２が上昇すると、トランジスタＭ４のゲート・ソース間の電圧ＶＧＳ４も上昇し、トランジスタＭ４の増幅作用（電圧電流変換の作用）により、出力電流（ドレイン電流）が増加する。従って、入力電圧ＶＩＮラインからトランジスタＭ４を介して電流が多く流れる。このようなフィードバックによって出力電圧ＶＯＵＴが上昇することになる。

また、出力電圧ＶＯＵＴが変動して上昇した場合には、トランジスタＭ４のゲート端子の電圧ｖｇ２が低下し、トランジスタＭ４のゲート・ソース間の電圧ＶＧＳ４が減少して、出力電流（ドレイン電流）が減少して、出力電圧ＶＯＵＴが下降する。このため、出力電圧ＶＯＵＴが変動した場合には、抵抗素子２４，２５、トランジスタＢ１及びトランジスタＭ４を介したフィードバックによって、出力電圧ＶＯＵＴをほぼ一定値にすることができる。

（高電流モード）
高電流モードのときには、電圧ＶＣとしてハイレベル信号電圧が供給される。この場合、トランジスタＭ１のゲート端子には、インバータ１５を介してローレベルの電圧が印加されるので、トランジスタＭ１はオンする。これにより、トランジスタＭ１，Ｍ２のドレイン端子の電圧が入力電圧ＶＩＮになり、トランジスタＭ２もオンする。この結果、入力電圧ＶＩＮラインからトランジスタＭ１，Ｍ２を介して出力端子に電流が供給される。

更に、トランジスタＭ３のゲート端子には、ハイレベルの電圧ＶＣが供給されているので、トランジスタＭ３もオンする。このため、抵抗素子２３及びトランジスタＭ３を介して、出力端子から接地電圧ＧＮＤラインに電流が流れる。

この場合、出力電圧ＶＯＵＴが変動して低下すると、ベース電圧ＶＢＧが低下して、トランジスタＢ１のコレクタ電流が少なくなる。この結果、電圧ｖｇ１，ｖｇ２の電圧が上昇する。電圧ｖｇ２が上昇すると、トランジスタＭ４のゲート・ソース間の電圧ＶＧＳ４が増加する。また、電圧ｖｇ１が上昇すると、トランジスタＭ２のゲート・ソース間の電圧ＶＧＳ２が増加する。従って、入力電圧ＶＩＮラインからトランジスタＭ２，Ｍ４を介して供給される電流が多くなる。このようなフィードバックによって、出力電圧ＶＯＵＴを回復させる。

なお、出力電圧ＶＯＵＴが変動して上昇した場合には、電圧ｖｇ１及び電圧ｖｇ２が低下して、トランジスタＭ２，Ｍ４のゲート・ソース間の電圧ＶＧＳ２，ＶＧＳ４が減少し、出力電圧ＶＯＵＴが下降する。このため、出力電圧ＶＯＵＴが変動した場合にも、抵抗素子２４，２５、トランジスタＢ１及びトランジスタＭ４を介したフィードバック及び抵抗素子２４，２５、トランジスタＢ１及びトランジスタＭ２を介したフィードバックによって、出力電圧ＶＯＵＴをほぼ一定値にすることができる。

次に、図２〜図４を用いて、本発明のシリーズレギュレータ回路１０における、抵抗素子２１、コンデンサ３１，３２の構成及び作用について詳述する。
（抵抗素子２１について）
図２は、電圧ＶＣをローレベルからハイレベルに変化させることにより、オフ状態のトランジスタＭ２をオンさせた場合の出力電圧ＶＯＵＴ、電圧ｖｇ１，ｖｇ２の時間依存性（過渡応答）を示す。図２（ａ）は、抵抗値Ｒ１の抵抗素子２１を設けない場合（Ｒ１＝０の場合）の過渡応答を示す。ここでは、抵抗素子２１がないため、電圧ｖｇ１と電圧ｖｇ２とは等しくなる。

ここで、低電流モードの場合には、トランジスタＭ２はオフ、トランジスタＭ４はオンになっているため、電圧ｖｇ１，ｖｇ２は、トランジスタＭ４のドレイン端子の電圧（＝出力電圧ＶＯＵＴ）に対して電圧ＶＧＳ４on分高い値になっている。

そして、低電流モードから高電流モードに切り換わる場合（モード切換信号の電圧ＶＣがローレベルの電圧からハイレベルの電圧になる場合）、トランジスタＭ１がオンとなり、これによりトランジスタＭ２もオンする。

ここで、トランジスタＭ２のゲート・ソース間の電圧ＶＧＳ２onは、トランジスタＭ４のゲート・ソース間の電圧ＶＧＳ４onよりも大きくなっている。このため、トランジスタＭ２がオンしたことにより、このトランジスタＭ２のドレイン端子の電圧（＝出力電圧ＶＯＵＴ）が、ゲート端子の電圧ｖｇ１，ｖｇ２に比べて電圧ＶＧＳ２onだけ低下することになる。

ここで、電圧ｖｇ１，ｖｇ２は、出力電圧ＶＯＵＴの変化に対して遅れがある。このため、トランジスタＭ２が切り換わった場合にも、電圧ｖｇ１，ｖｇ２が急激に上昇せず、出力電圧ＶＯＵＴは電圧ＶＧＳ２onを維持して低下することになる。そして、電圧ｖｇ１，ｖｇ２の上昇に伴って出力電圧ＶＯＵＴも上昇し、再び一定値を取るようになる。なお、出力電圧ＶＯＵＴは、トランジスタＭ２がオフのときには、電圧ｖｇ１，ｖｇ２に対して電圧ＶＧＳ４onだけ低下しているので、トランジスタＭ２がオンになるときには、最大で電圧（ＶＧＳ２on−ＶＧＳ４on）だけ低下する。

図２（ｂ）は、抵抗値Ｒ１の抵抗素子２１を、トランジスタＭ２のゲート端子とトランジスタＭ４のゲート端子との間に設けた場合の出力電圧ＶＯＵＴ、電圧ｖｇ１，ｖｇ２の過渡応答を示す。

この場合、抵抗素子２１による電圧降下により、電圧ｖｇ２は電圧ｖｇ１より低くなる。ここで、この抵抗素子２１を流れる電流は定電流源２０の電流値ＩＰである。そこで、抵抗素子２１による電圧降下（Ｒ１・ＩＰ）と、電圧（ＶＧＳ２on−ＶＧＳ４on）とが等しくなるような抵抗値Ｒ１を想定する。トランジスタＭ２の寄生容量を考慮しない場合には、電圧ｖｇ１は、電圧ｖｇ２よりも電圧（ＶＧＳ２on−ＶＧＳ４on）だけ高くなる。このため、トランジスタＭ２がオンになったときには、図２（ｂ）に示すように、トランジスタＭ２のソース端子の電圧は、トランジスタＭ４のソース端子の電圧と同じであるので、出力電圧ＶＯＵＴはトランジスタＭ２がオンしても変化しない。従って、抵抗素子２１がない場合に比べて、出力電圧ＶＯＵＴの変動を抑えることができる。

また、異なる種類のトランジスタを用いた場合や、同じ種類のトランジスタを用いた場合でも、この抵抗素子２１を適切に選ぶことにより、トランジスタＭ２，Ｍ４として任意のサイズのトランジスタを用いることができる。従って、回路設計の自由度を増やすことができる。また、低電流モードと高電流モードの電流比が大きい場合には、トランジスタＭ４のサイズには最小限界があるので、抵抗素子２１がないと、トランジスタＭ２を、その必要な出力電流に関わらず実施可能なレベルを超えて大きくしなければならない。この場合には、この抵抗素子２１による調節が有効である。

（コンデンサ３１の設定及びこれに伴う抵抗素子２１の抵抗値Ｒ１の調整について）
ところで、トランジスタＭ２がオンした場合、トランジスタＭ２のドレイン端子とゲート端子の間には、図１に示すように寄生容量Ｃｇｄ２が存在している。抵抗素子２１による電圧降下を電圧（ＶＧＳ２on−ＶＧＳ４on）と等しくする場合には、以下の関係が成立する。
Ｒ１・ＩＰ＝ＶＧＳ２on−ＶＧＳ４on
ここで、寄生容量Ｃｇｄ２が存在すると、トランジスタＭ２がオンした場合には、図３（ａ）に示すように、電圧ｖｇ１は、寄生容量Ｃｇｄ２と容量Ｃ１の分圧に応じて、以下に示す電圧Ｖｏ１だけ一時的に上昇する。
Ｖｏ１＝（ＶＩＮ−ＶＯＵＴ）／（１＋Ｃ１／Ｃｇｄ２）
従って、出力電圧ＶＯＵＴも、電圧Ｖｏ１だけ上昇して変動することになる。

そこで、トランジスタＭ２がオンに切り換わった場合に、電圧ｖｇ１が上昇する電圧Ｖｏ１が、トランジスタＭ２がオンしたときのゲート端子の電圧ｖｇ１と等しくなるように
、コンデンサ３１の容量Ｃ１を設定し、これに伴って抵抗素子２１の抵抗値Ｒ１も調整する。具体的には、上述した式（１）が成立するように設定する。この結果、図３（ｂ）に示すように、トランジスタＭ２がオンする場合においても、出力電圧ＶＯＵＴのグリッチをほぼ０にすることができる。

（コンデンサ３２の設定について）
図１に示すようにトランジスタＭ１，Ｍ２のドレイン端子に存在する寄生容量Ｃ３は、トランジスタＭ１，Ｍ２がオフになる場合に、以下に説明するように動作に影響を与える。ここで、寄生容量Ｃ３には、トランジスタＭ１のドレイン・ソース間寄生容量、トランジスタＭ１，Ｍ２のドレイン端子と、入力電圧ＶＩＮライン又接地電圧ＧＮＤライン間の寄生容量及び配線容量等が含まれる。

ここで、図４（ａ）は、コンデンサ３２を設けなかった場合の、入力電圧ＶＩＮから、トランジスタＭ１，Ｍ２、出力端子及び負荷Ｌｏを介して接地電圧ＧＮＤラインまでの等価回路図である。この図では、入力電圧ＶＩＮラインとトランジスタＭ２との間に寄生容量Ｃ３のコンデンサが設けられた回路として示されている。また、トランジスタＭ１はオフ状態であるため省略して示されている。

図４（ｂ）は、コンデンサ３２を設けなかった場合の、オン状態のトランジスタＭ２をオフさせた場合のトランジスタＭ２を流れる電流ＩＭ２、抵抗素子２３を流れる電流ＩＲ３、出力端子における電流変化量（ＩＭ２−ＩＲ３）、出力電圧ＶＯＵＴの過渡応答を示す。

本実施形態のトランジスタＭ２がオフする場合には、モード切換信号がローレベルになっているため、トランジスタＭ３もオフする。従って、この図４（ｂ）において、トランジスタＭ３を流れる電流（ＩＲ３）は、オン状態の電流値（ＶＯＵＴ／Ｒ３）から速やかに「０」になる。

また、トランジスタＭ２もオフになるため、トランジスタＭ２を流れる電流も、オン状態の電流値（ＶＯＵＴ／Ｒ３）から接地電圧ＧＮＤ（＝０）になる。このとき、寄生容量Ｃ３に蓄積された電荷が放電されるため、この放電による電流もトランジスタＭ２を流れる。この結果、図４（ｂ）に示すように、電流変化量（ＩＭ２−ＩＲ３）は、トランジスタＭ２のオフへの切換時に過剰な電流が流れ、この電流に応じて出力電圧ＶＯＵＴは、以下に示す電圧Ｖｏ２だけ一時的に上昇する。
Ｖｏ２＝（ＶＩＮ−ＶＯＵＴ）／（１＋ＣＬ／Ｃ３）
このように表されるのは、寄生容量Ｃ３に蓄積された電荷が、トランジスタＭ２を流れて負荷Ｌｏの容量ＣＬを充電するためである。

次に、コンデンサ３２を設けた場合について、図４（ｃ），（ｄ）を用いて説明する。図４（ｃ）は、コンデンサ３２を設けた場合の、寄生容量Ｃ３とコンデンサ３２の容量Ｃ２との関係を示した要部の等価回路図である。この図においても、図４（ａ）と同様に、入力電圧ＶＩＮラインとトランジスタＭ２との間に寄生容量Ｃ３のコンデンサが設けられた回路として示せる。また、図４（ｄ）は、コンデンサ３２を設けた場合の、オン状態のトランジスタＭ２をオフさせた場合のトランジスタＭ２を流れる電流ＩＭ２、抵抗素子２３を流れる電流ＩＲ３、出力端子における電流変化量（ＩＭ２−ＩＲ３）、出力電圧ＶＯＵＴの過渡応答を示す。

ここでは、図４（ｃ）に示すように、抵抗素子２３と直列にコンデンサ３２を設けることによって、寄生容量Ｃ３に充電された電荷をコンデンサ３２に蓄積させる。ここで、トランジスタＭ２を流れる電荷量Ｑ１、抵抗素子２３を流れる電荷量Ｑ２は以下のようにな
る。
Ｑ１＝Ｃ３・（ＶＩＮ−ＶＯＵＴ）
Ｑ２＝Ｃ２・ＶＯＵＴ

ここで、出力に対して電荷の移動を小さくするためには、一定期間後の電荷の出入りを「０」にすることが必要である。このため、電荷量Ｑ１＝電荷量Ｑ２が成立し、Ｃ３・（ＶＩＮ−ＶＯＵＴ）＝Ｃ２・ＶＯＵＴとなる。この式から、コンデンサ３２の容量Ｃ２を、上記（２）式で示す値に設定すると、トランジスタＭ２がオフになった場合の電流ＩＲ３の変化は電流ＩＭ２の電流変化と同様な形状となる。このため、コンデンサ３２を設けない図４（ｂ）の場合の電流変化量（ＩＭ２−ＩＲ３）に比べて変動が減少する。そして、出力電圧ＶＯＵＴの変動も減少し、出力電圧ＶＯＵＴのグリッチがほぼ０になる。なお、電流ＩＲ３として現れる電荷の移動のスピードと、電流ＩＭ２として現れる電荷の移動のスピードとは、各時刻において差があるため、この差に応じた電流変化が出力に現れ、出力電圧ＶＯＵＴも完全に「０」にはならずに多少は変動する。

本実施形態によれば、以下のような効果を得ることができる。
・ 本実施形態では、高電流モードと低電流モードにおいて、定電流源２０、抵抗素子２２，２４，２５、トランジスタＢ１，Ｍ４を共通化した。従来のように消費電流量が異なるモード切換を行なう場合に、これら構成要素を共通化するには、抵抗素子２４，２５の抵抗値Ｒ４，Ｒ５を大きくしてバイアス電流を小さくすることが考えられる。この場合、低消費電流化を図るためには有効であるが、出力端子の変化に対して応答性が悪くなる。そこで、抵抗素子２４，２５と並列に電流が流れる抵抗素子２３及びトランジスタＭ３のラインを設け、高電流モードのときには、この抵抗素子２３を介して電流が流れる構成にした。これにより、高電流モードのときには、出力電圧ＶＯＵＴを流れる電流が増加し、かつ抵抗素子２４，２５を流れる電流を小さくできるので、出力電圧ＶＯＵＴの変化に対応する応答性も向上する。従って、シリーズレギュレータ回路１０を構成する構成要素を少なくすることができ、消費電流を低く抑えることができるとともに、応答性を向上させることができるので、出力電圧ＶＯＵＴを一定にすることができる。

・ 本実施形態では、入力電圧ＶＩＮラインと出力電圧ＶＯＵＴラインとの間に設けたトランジスタＭ４と並列に、直列に接続されたトランジスタＭ１，Ｍ２を設ける。このトランジスタＭ１，Ｍ２は、ハイレベルのモード切換信号が供給されるとオンする。このため、高電流モードの場合には、トランジスタＭ４だけでなく、トランジスタＭ１，Ｍ２を介して入力電圧ＶＩＮから出力電圧ＶＯＵＴに電流を供給できるので、高電流モードにおける消費電流によって、出力電圧ＶＯＵＴの低下を回避することができる。

・ 本実施形態では、トランジスタＭ４のゲート端子と、トランジスタＭ２のゲート端子との間に抵抗素子２１を設ける。これにより、高電流モードのときにオンするトランジスタＭ２のゲート端子の電圧ｖｇ１を、常にオン状態にあるトランジスタＭ４のゲート端子の電圧ｖｇ２よりも高くできるので、トランジスタＭ４がオンしたときの出力電圧ＶＯＵＴの変動を抑えることができる。また、この抵抗素子２１を適切に選ぶことにより、トランジスタＭ２，Ｍ４として任意のサイズのトランジスタを用いることができるので、設計の自由度が増える。更に、低電流モードと高電流モードの電流比が大きい場合には、この抵抗素子２１による調節が有効である。

・ 本実施形態では、トランジスタＭ２のゲート端子と接地電圧ＧＮＤラインとの間にコンデンサ３１を設ける。更に、ＶＧＳ２on−ＶＧＳ４on＝ＩＰ・Ｒ１＋（ＶＩＮーＶＯＵＴ）／（１＋Ｃ１／Ｃｇｄ２）の（１）式の関係になるように、コンデンサ３１の容量Ｃ１を設定し、抵抗素子２１の抵抗値Ｒ１を調整する。これにより、トランジスタＭ１，Ｍ２がオンするときの寄生容量Ｃｇｄ２による出力電圧ＶＯＵＴの変動を抑えることがで
きる。従って、トランジスタＭ１，Ｍ２がオンするときであっても、出力電圧ＶＯＵＴに生じるグリッチを小さくすることができる。

・ 本実施形態では、出力端子と接地電圧ＧＮＤラインとの間に、抵抗素子２３と直列に設けられたトランジスタＭ３に対して並列にコンデンサ３２を設ける。更に、このコンデンサ３２の容量Ｃ２を、Ｃ２＝Ｃ３・（ＶＩＮ−ＶＯＵＴ）／ＶＯＵＴの（２）式となるように設定する。これにより、トランジスタＭ１，Ｍ２がオフになるときに存在する寄生容量Ｃ３による出力電圧ＶＯＵＴの変動を抑えることができる。従って、トランジスタＭ１，Ｍ２がオフするときであっても、出力電圧ＶＯＵＴに生じるグリッチを小さくすることができる。

・ 本実施形態では、トランジスタＢ１のベース・エミッタ電圧には温度依存性を有するが、この温度依存性を相殺するような電流を供給する電流源を定電流源２０として用いる。このため、定電流源２０の温度依存性により、ベース電圧ＶＢＧの温度依存性は補償されて一定値となり、この結果、出力電圧ＶＯＵＴも一定値を維持する。

また、上記実施形態は以下のように変更してもよい。
○ 上記実施形態において、トランジスタＭ２，Ｍ４のゲート端子間に抵抗素子２１を設けた。トランジスタＭ２のゲート・ソース間の電圧ＶＧＳ２onと、トランジスタＭ４のゲート・ソース間の電圧ＶＧＳ４onの関係によっては、抵抗素子２１を省略してもよい。この場合には、シリーズレギュレータ回路１０の構成を簡素化することができる。

○ 上記実施形態においては、寄生容量Ｃｇｄ２による出力電圧ＶＯＵＴのグリッチをほぼ０にするために、コンデンサ３１の容量Ｃ１を設定し、これに伴って抵抗素子２１の抵抗値Ｒ１を調整した。これに限らず、上述した式（１）が成立すれば、コンデンサ３１の容量Ｃ１又は抵抗素子２１の抵抗値Ｒ１の一方のみを変更して調整してもよい。更に、定電流源２０の電流値ＩＰを変更して調整してもよい。

○ 上記実施形態において、寄生容量Ｃｇｄ２，Ｃ３の大きさによっては、コンデンサ３１，３２を省略してもよい。この場合にも、シリーズレギュレータ回路１０の構成を簡素化することができる。

○ 上記実施形態において、出力端子から接地電圧ＧＮＤラインに、低電流モードでは電流が流れず、高電流モードにおいて電流が流れるラインを１つ設けた。高電流モードにおける消費電流の大きさによっては、このラインを複数設けてもよい。

実施形態のシリーズレギュレータ回路の配線回路図。 第４抵抗の効果を説明するための説明図であり、（ａ）は第４抵抗を設けない場合の電圧変化、（ｂ）は第４抵抗を設けた場合の電圧変化を示す。 第１のコンデンサと定電流源の関係を説明するための説明図であり、（ａ）は第２、第３トランジスタのゲート端子の電圧差を第４抵抗の電圧降下と等しくした場合の電圧変化、（ｂ）は（１）式の関係を成立した場合の電圧変化を示す。 第２のコンデンサの効果を説明するための説明図であり、（ａ）は第２のコンデンサがないときの要部の配線回路図、（ｂ）は（ａ）の配線回路図における電流及び出力電圧の変化を示す図、（ｃ）は第２のコンデンサを設けたときの要部の配線回路図、（ｄ）は（ｃ）の配線回路図における電流及び出力電圧の変化を示す図。

符号の説明

Ｂ１…第１トランジスタとしてのトランジスタ、Ｃ１…第１のコンデンサの容量、Ｃｇ
ｄ２…寄生容量、ＩＰ…電流値、ＧＮＤ…基準電圧としての接地電圧、Ｍ１…第１スイッチ素子としてのトランジスタ、Ｍ２…第３トランジスタとしてのトランジスタ、Ｍ３…第２スイッチ素子としてのトランジスタ、Ｍ４…第２トランジスタとしてのトランジスタ、Ｒ１…抵抗値、ＶＩＮ…入力電圧、ＶＧＳ４on…第３トランジスタがオンになったときの第２トランジスタのゲート・ソース間の電圧、ＶＧＳ２on…第３トランジスタがオンになったときの第３トランジスタのゲート・ソース間の電圧、ＶＯＵＴ…出力電圧、１０…シリーズレギュレータ回路、２０…定電流源、２１…第４抵抗としての抵抗素子、２３…第３抵抗としての抵抗素子、２４…第１抵抗としての抵抗素子、２５…第２抵抗としての抵抗素子、３１…第１のコンデンサ、３２…第２のコンデンサ。

Claims (5)

1. 入力電圧ラインに接続される定電流源と、基準電圧ラインとに接続される第１トランジスタと、
   前記入力電圧ラインと出力端子とに接続される第２トランジスタと、
   前記入力電圧ラインに接続される第１スイッチ素子と、
   この第１スイッチ素子と前記出力端子とに接続された第３トランジスタと、
   前記出力端子と前記基準電圧ラインとの間に、直列に接続された第１抵抗及び第２抵抗と、
   前記出力端子に接続される第３抵抗と、
   この第３抵抗と前記基準電圧ラインとに接続された第２スイッチ素子とを備え、
   前記第１トランジスタの制御端子は、前記第１抵抗と前記第２抵抗との間に接続されており、
   前記第２トランジスタ及び前記第３トランジスタの制御端子は、前記定電流源と前記第１トランジスタとの間に接続されており、
   前記出力端子における消費電流が大きい高電流モードの場合には、前記第１スイッチ素子をオン状態にして前記第３トランジスタを介して電流が供給されるとともに、前記第２スイッチ素子をオン状態にして前記第３抵抗を介して電流が流れるように構成したことを特徴とするシリーズレギュレータ回路。
2. 前記第１スイッチ素子としてｐチャンネルのＭＯＳトランジスタを用いて構成するとともに、
   前記第２スイッチ素子としてｎチャンネルのＭＯＳトランジスタを用いて構成し、
   前記第２スイッチ素子の制御端子には、前記出力端子における消費電流が小さい低電流モードの場合にはローレベル、高電流モードの場合にはハイレベルになるモード切換信号を供給し、
   前記モード切換信号の反転信号が、前記第１スイッチ素子の制御端子に供給されるように構成したことを特徴とする請求項１に記載のシリーズレギュレータ回路。
3. 前記定電流源と前記第１トランジスタとの間には、第４抵抗が設けられており、
   前記第３トランジスタの制御端子は、前記定電流源と前記第４抵抗との間のノードに接続されており、
   前記第２トランジスタの制御端子は、前記第４抵抗と前記第１トランジスタとの間のノードに接続されていることを特徴とする請求項１又は２に記載のシリーズレギュレータ回路。
4. 前記第３トランジスタの制御端子と前記基準電圧ラインとの間には第１のコンデンサが更に接続され、
   前記第２トランジスタ及び前記第３トランジスタとしてｎチャンネルのＭＯＳトランジスタを用いて構成されており、
   前記第３トランジスタがオンした場合のゲート・ソース間の電圧をＶ３、前記第３トランジスタがオンするときの前記第２トランジスタのゲート・ソース間の電圧をＶ２、前記定電流源の電流値をＩＰ、前記第４抵抗の抵抗値をＲ１、前記入力電圧をＶＩＮ、前記出力端子の出力電圧をＶＯＵＴ、前記第１のコンデンサの容量をＣ１、前記第３トランジスタのゲート・ドレイン間に存在する寄生容量をＣｐ３とした場合に、
   Ｖ３−Ｖ２＝ＩＰ・Ｒ１＋（ＶＩＮ−ＶＯＵＴ）／（１＋Ｃ１／Ｃｐ３）
   の関係が成り立つように構成したことを特徴とする請求項３に記載のシリーズレギュレータ回路。
5. 前記第３抵抗と前記基準電圧ラインとの間に、前記第２スイッチ素子に対して並列に第
   ２のコンデンサが設けられていることを特徴とする請求項１〜４のいずれか１項に記載のシリーズレギュレータ回路。

Images