JP2008078736A - 固体撮像デバイス - Google Patents

Abstract

【課題】撮影された画像の信号をフレーム毎に出力するだけでなく、画素毎の信号の時間的な変化を出力することが可能な固体撮像デバイスを提供する。
【解決手段】半導体基板に形成された複数の光電変換部ＰＤと、検出した光に対応する信号電荷を読み出す信号電荷読み出し回路とを備える固体撮像デバイスであって、光電変換部ＰＤが出力する電荷を受け取って一時的に保持可能な第１のアナログメモリ部Ｒｅ１と、前記第１のアナログメモリ部Ｒｅ１に保持されている電荷を受け取って一時的に保持可能な第２のアナログメモリ部Ｒｅ２と、第１のアナログメモリ部Ｒｅ１に保持されている電荷の信号と、第２のアナログメモリ部Ｒｅ２に保持されている電荷の信号との差分に応じた第３の信号を生成する差動増幅部５０とを設けた。
【選択図】図１

Description

本発明は、例えばＣＭＯＳ型イメージセンサやＣＣＤイメージセンサ等の固体撮像デバイスに関する。

固体撮像デバイスについては、多数の光電変換部が一次元に配列されたラインセンサや、多数の光電変換部が列方向及び行方向に二次元配列されたイメージセンサが存在する。イメージセンサはデジタルカメラなどに採用され、ラインセンサはイメージスキャナなどに採用されている。
また、この種の固体撮像デバイスについては、読み出し回路の構造上の違いからＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサとＣＣＤ（Charge Coupled Devices）イメージセンサとに区分されている。
ＣＣＤイメージセンサに関する従来技術は、例えば特許文献１に開示されている。また、ＣＭＯＳイメージセンサに関する従来技術は、例えば特許文献２に開示されている。特許文献２に示されたＣＭＯＳイメージセンサにおいては、光電変換部の受光面が厚み方向の裏側に形成され、厚み方向の表面側に近い部分に配線等を形成している。従って、外部から入射する光が配線等に遮られることなく光電変換部に入射するので、各光電変換部の開口率が上がり、光電変換部の素子数が多い場合であっても入射光を高感度で検出可能になる。
特開平６−３７２９７号公報 特開２００５−３５３９９４号公報

従来の一般的なＣＣＤイメージセンサやＣＭＯＳイメージセンサにおいては、撮影の度に、全ての光電変換部で露光を実施し、露光によってそれぞれの光電変換部で生成される信号電荷を１フレーム毎に画素単位で順番に読み出すように動作する。
ところで、イメージセンサを用いて例えば画像監視装置を構成するような場合には、イメージセンサの撮影によって得られる画像データをコンピュータなどを用いて処理し、様々な認識処理を行う必要がある。このような用途においては、特に動きのある物体やその位置の変化を検出することが重要になる。従って、イメージセンサを用いて複数フレームの撮影を繰り返し、イメージセンサから出力される画像を１フレーム毎にコンピュータで取り込んだ後、互いに異なるタイミングで撮影された複数フレームの画像同士を同じ位置の画素間で比較して、画像の時間的な変化を検出することが一般的に行われている。

画像の時間的な変化（差分）を検出することは非常に単純な処理であるが、それを行うためには大きな負担がかかるのが実情である。すなわち、コンピュータ上に複数フレーム分の画像メモリを事前に確保しておく必要があり、複数フレームの画像をそれぞれ撮影してイメージセンサから読み出しコンピュータ上の画像メモリに保存する必要があり、更に互いに異なるフレームの画像はメモリ上の異なるメモリアドレスに存在するため同じ位置の画素に関する時間的な輝度の変化を検出するためにはメモリアドレスの計算なども必要になる。

従来の固体撮像デバイスは、撮影された画像の信号をフレーム毎に出力することはできるが、画素毎の信号の時間的な変化を出力することはできなかった。従って、固体撮像デバイスから出力される画像信号を処理する電気回路やコンピュータ側の負担が大きくなるのは避けられなかった。

本発明は、撮影された画像の信号をフレーム毎に出力するだけでなく、画素毎の信号の時間的な変化を出力することが可能な固体撮像デバイスを提供することを目的とする。

本発明に係る上記目的は下記構成により達成される。
（１）半導体基板に形成された複数の光電変換部と、前記複数の光電変換部のそれぞれが検出した光に対応する信号電荷を読み出す信号電荷読み出し回路とを備える固体撮像デバイスであって、前記光電変換部が出力する電荷を受け取って一時的に保持可能な第１のアナログメモリ部と、前記第１のアナログメモリ部に保持されている電荷を受け取って一時的に保持可能な第２のアナログメモリ部と、前記第１のアナログメモリ部に保持されている電荷に対応する第１の信号と、前記第２のアナログメモリ部に保持されている電荷に対応する第２の信号との差分に応じた第３の信号を生成する差動増幅部とを設けたことを特徴とする固体撮像デバイス。

この固体撮像デバイスによれば、撮影、すなわち露光によって前記各光電変換部が生成する信号電荷を、前記第１のアナログメモリ部に転送し、前記第１のアナログメモリ部で保持することができる。更に、前記第１のアナログメモリ部が保持している信号電荷を、前記第２のアナログメモリ部に転送し、前記第２のアナログメモリ部で保持することができる。

つまり、各光電変換部が生成した信号電荷を、前記第１のアナログメモリ部に転送した後、更に前記第１のアナログメモリ部から前記第２のアナログメモリ部に転送することができる。従って、例えば２回の撮影を連続的に行って２フレームの画像を取得する場合には、１番目のフレームの撮影によって各光電変換部が生成した１番目の信号電荷を前記第１のアナログメモリ部に転送して前記第１のアナログメモリ部で保持した後、２番目のフレームの撮影を実施し、更に、前記１番目の信号電荷を前記第１のアナログメモリ部から前記第２のアナログメモリ部に転送し、２番目のフレームの撮影によって各光電変換部が生成した２番目の信号電荷を前記第１のアナログメモリ部に転送して前記第１のアナログメモリ部で保持することができる。そのため、１番目のフレームの撮影で得られた前記１番目の信号電荷は前記第２のアナログメモリ部に保持され、２番目のフレームの撮影で得られた前記２番目の信号電荷は前記第１のアナログメモリ部に保持された状態になる。

前記差動増幅部は、前記第１のアナログメモリ部に保持されている電荷に対応する第１の信号と、前記第２のアナログメモリ部に保持されている電荷に対応する第２の信号との差分に応じた第３の信号を生成するので、前記差動増幅部が出力する前記第３の信号は、前記１番目の信号電荷と２番目の信号電荷との差分に相当する信号になる。つまり、前記差動増幅部が出力する前記第３の信号は、それぞれの画素に関する複数フレーム間の差分、すなわち時間経過に伴う各画素の輝度等の変化量に相当する。

（２） （１）記載の固体撮像デバイスであって、前記差動増幅部の各入力にフローティングゲートを接続し、前記差動増幅部は前記フローティングゲートを介して前記第１のアナログメモリ部及び第２のアナログメモリ部から電荷を読み出し前記第３の信号を生成することを特徴とする固体撮像デバイス。

この固体撮像デバイスによれば、前記差動増幅部はその入力に形成されたフローティングゲートを介して前記第１のアナログメモリ部及び第２のアナログメモリ部から電荷を読み出すので、前記第１のアナログメモリ部に保持されている信号電荷、並びに前記第２のアナログメモリ部に保持されている信号電荷の破壊を防止できる。
つまり、前記差動増幅部は前記第１のアナログメモリ部に保持されている信号電荷の内容と、前記第２のアナログメモリ部に保持されている信号電荷の内容とをそれぞれ参照する、そのため、前記第１のアナログメモリ部に保持されている信号電荷の一部分、並びに前記第２のアナログメモリ部に保持されている信号電荷の一部分が前記差動増幅部側に吸収される可能性がある。また、前記第１のアナログメモリ部に保持されている信号電荷、並びに前記第２のアナログメモリ部に保持されている信号電荷が破壊されるおそれがある。このような信号電荷の破壊を防止することができる。

（３） （１）記載の固体撮像デバイスであって、前記半導体基板の厚み方向に対して表面側に近い領域に配線用の層が形成され、前記光電変換部の受光面が前記表面側と反対の背面側に形成され、前記第１のアナログメモリ部及び第２のアナログメモリ部が、前記半導体基板の厚み方向の中央よりも前記表面側に近い位置に形成されたことを特徴とする固体撮像デバイス。

この固体撮像デバイスによれば、各アナログメモリ部を半導体基板の表面側に形成してあるので、デバイスの背面側から入射する光（可視光）は、半導体基板の厚みによって、アナログメモリ部に到達する前に十分に減衰する。従って、外部から入射する光は、各アナログメモリ部に保持される信号電荷にほとんど影響を及ぼさない。しかも、各アナログメモリ部の配置される位置が表面側であるので、光電変換部の受光領域がアナログメモリ部の影響を受けにくく、開口率の低下も生じない。
つまり、半導体基板に形成したチャネルを前記第１のアナログメモリ部及び前記第２のアナログメモリ部として利用する場合、外部から入射する光によって誘起される電子の影響により、各アナログメモリ部に保持された信号電荷が時間の経過に伴って増加する可能性があるが、これを防止できる。

なお、ＣＭＯＳ型のイメージセンサに一般的に設けられるフローティングディフュージョンと呼ばれる部分には、電荷を保持することが可能である。しかし、フローティングディフュージョンの部分に保持される電荷は極めて短い時間で暗電流が増加してしまう。従って、全ての光電変換部の読み出しスキャンが終了するまでの間に渡って信号電荷量を保持することはできず、アナログメモリとしては利用不可能である。従って、前記第１のアナログメモリ部及び前記第２のアナログメモリ部については、少なくとも１フレームの画像全体を読み出すのに必要な時間に渡って信号電荷を保持する能力を有する。

本発明によれば、固体撮像デバイス自身の出力に、画素毎の信号の時間的な変化分の信号が得られるので、固体撮像デバイスが出力する信号を処理する電気回路やコンピュータの負担を小さくすることができる。

（第１の実施の形態）
本発明の固体撮像デバイスに関する１つの実施の形態について、図１〜図５を参照しながら以下に説明する。
図１は第１の実施の形態の固体撮像デバイスの主要な構成要素の厚み方向の構成を示す縦断面図である。図２は図１に示す固体撮像デバイスの主要な構成要素を表す等価回路図である。

図１に示す固体撮像デバイスについては、多数の光電変換素子が行方向（矢印Ｘ方向）及び列方向（図１の紙面に垂直な方向）に沿って二次元配置されたカラーイメージセンサを想定しており、ＣＭＯＳ型の読み出し回路を内蔵している。多数の光電変換素子のうち１つの光電変換素子とそれに付随する回路とで構成される１セル分の主要部の構造が図１に示されている。

この固体撮像デバイスにおいては、図１に示すように、シリコン基板（Ｐ型）１１上に第１絶縁層１２と第２絶縁層１３が積層され、シリコン基板１１内にはＰ^＋型拡散層１４が形成されており、デバイスの厚み方向（矢印Ｚ方向）に積層された構造になっている。そして、シリコン基板１１の表面側（第１絶縁層１２との境界部）の近傍及びシリコン基板１１の内部に様々な半導体機能素子が形成されており、第１絶縁層１２及び第２絶縁層１３の領域に各種の電極及び図示しない配線が形成されている。

すなわち、シリコン基板１１に形成された半導体機能素子としては、図１（図２の等価回路図も参照）に示すように、トランジスタＴｒＡ、フォトダイオードＰＤ、アナログメモリＲｅ１、アナログメモリＲｅ２、キャパシタＣ１、トランジスタＴｒＥがある。また、電極としては、プラグ２５、オーバーフロードレインＯＦＤ、ＯＦＤ制御電極４０、第１読み出し電極４１、第２読み出し電極４２、第３読み出し電極４４がある。

オーバーフロードレインＯＦＤに設けられたプラグ２５下部のシリコン基板１１内には、Ｎ⁺型拡散層２３が形成され、また、ＯＦＤ制御電極４０と第１読み出し電極４１と第２読み出し電極４２の下部に沿ってＰ型半導体層２６が形成されている。そして、ＯＦＤ制御電極４０と第１読み出し電極４１との間の下方のＰ型半導体層２６と、さらにその下側のＮ型半導体層２１とによって、フォトダイオードＰＤが形成されている。

また、プラグ２５の下方のＮ^＋型拡散層２３、Ｐ型半導体層２６の下部には、Ｐ型半導体層２７が形成され、さらにその下方には、Ｐ型拡散層２２が形成されている。

また、第１読み出し電極４１の位置におけるＰ型半導体層２６の下部には、Ｎ型拡散層３０が形成され、更に、Ｎ型拡散層３０に隣接してＰ型拡散層２８が形成されている。また、第２読み出し電極４２の位置におけるＰ型半導体層２６の下部には、Ｎ型拡散層３７が形成されている。

また、第３読み出し電極４４の位置におけるＰ型半導体層２６の下部には、Ｎ型拡散層３１が形成され、更に、Ｎ型拡散層３１に隣接したＰ型半導体層２６と略同じ深さの位置にＮ^＋型拡散層３２が形成されている。

Ｎ^＋型拡散層３２は後述するトランジスタＴｒＥのゲート電極４３に接続されている。このゲート電極４３の位置の下方には、Ｐ^＋型拡散層３３と、ゲート電極４３に接続されるＮ^＋型拡散層３４が形成されている。さらに、ゲート電極４３にはＮ^＋型拡散層３５が接続されており、Ｎ^＋型拡散層３５に隣接してＰ^＋型拡散層３６が形成されている。

そして、Ｎ型拡散層３０、３７、３１、Ｎ^＋型拡散層３４、３５、Ｐ^＋型拡散層３３、３６の下方には、Ｎ^＋型拡散層２９を挟んで、Ｐ^＋型拡散層２４がＰ^＋型拡散層２８に接続された状態で形成されている。

前述のように、１つのフォトダイオードＰＤが１セルの光電変換部を形成する。このフォトダイオードＰＤは、図１に示すようにシリコン基板１１内の浅い領域から深い領域まで広い範囲に渡って形成されたＮ型拡散層２１と、シリコン基板１１の表面に近い位置に存在するＰ型拡散層２６とで構成されている。また、フォトダイオードＰＤの受光部はデバイスの背面側に形成されている。すなわち、図１における下方から矢印Ｚ１方向に向かってフォトダイオードＰＤに入射する光（可視光）によって、フォトダイオードＰＤが電荷を生成する。生成された信号電荷は、Ｎ型拡散層２１とＰ型拡散層２６との接合部分の近傍に蓄積される。

また、固体撮像デバイスの背面側には、図１に示すように、カラーフィルタ１５及びマイクロレンズ１６が設けられている。従って、外部（撮影対象の被写体）から入射する光については、マイクロレンズ１６で集光され、カラーフィルタ１５によって特定の色成分のみが抽出又は除去されてからフォトダイオードＰＤに入射する。

トランジスタＴｒＡは、ＭＯＳトランジスタであり、フォトダイオードＰＤに蓄積されている信号電荷を必要なタイミングでリセットするために設けてある。図２に示すように、トランジスタＴｒＡのオーバーフロードレインＯＦＤ端子は電源ライン（Ｖｃｃ）と接続され、ＯＦＤ制御電極４０は制御信号線６１と接続されている。制御信号線６１には所定の制御信号（OFD Control）が印加される。

フォトダイオードＰＤに蓄積されている信号電荷を必要なタイミングでアナログメモリＲｅ１の領域に読み出すためのゲート第１読み出し電極４１は、図２に示すように制御信号線６２と接続されている。制御信号線６２には所定の制御信号（Gate1）が印加される。

アナログメモリＲｅ１は、シリコン基板１１の表面近傍に形成されたＰ型拡散層２６と、その下方に埋め込み形で形成されたＮ型拡散層３０とで構成されている。すなわち、アナログメモリＲｅ１は１つのダイオードを構成しており、Ｐ型拡散層２６とＮ型拡散層３０との境界部分の近傍に信号電荷を蓄積することができる。実際には、第１読み出し電極４１に印加する電圧を制御することにより、フォトダイオードＰＤに蓄積された信号電荷がアナログメモリＲｅ１に転送される。そして、図２に示すように、アナログメモリＲｅ１は、バリア部８５と蓄積部８７を備える。

アナログメモリＲｅ１に蓄積されている信号電荷を必要なタイミングで下流側の領域にあるアナログメモリＲｅ２側に読み出すための第２読み出し電極４２は、図２に示すように制御信号線６３と接続されている。制御信号線６３には所定の制御信号（Gate2）が印加される。

アナログメモリＲｅ２は、シリコン基板１１の表面近傍に形成されたＰ型拡散層２６と、その下方に埋め込み形で形成されたＮ型拡散層３７とで構成されている。すなわち、アナログメモリＲｅ２は１つのダイオードを構成しており、Ｐ型拡散層２６とＮ型拡散層３７との境界部分の近傍に信号電荷を蓄積することができる。実際には、第２読み出し電極４２に印加する電圧を制御することにより、アナログメモリＲｅ１に蓄積されている信号電荷がアナログメモリＲｅ２に転送される。そして、図２に示すように、アナログメモリＲｅ１は、バリア部８５と蓄積部８７を備える。

アナログメモリＲｅ２に蓄積されている信号電荷を必要なタイミングで下流側の領域にあるキャパシタＣ１側に読み出すための第３読み出し電極４４は、図２に示すように制御信号線６４と接続されている。制御信号線６４には所定の制御信号（Gate3）が印加される。

Ｐ型拡散層２６と隣接する位置に形成されたＮ^＋拡散層３２は、電気的に浮遊状態とされたフローティングディフュージョン（ＦＤ）であり、キャパシタＣ１を形成している。このキャパシタＣ１は、電荷転送上流側から転送されてくる信号電荷を一時保持するために用いられる。なお、Ｎ^＋型拡散層３２と隣接する領域に形成されているＮ型拡散層３１は、転送される信号電荷を上流側からキャパシタＣ１に誘導するためのポテンシャルスロープを形成している。

実際には、第３読み出し電極４４に印加する電圧を制御して、アナログメモリＲｅ２に蓄積された信号電荷が前記ポテンシャルスロープに誘導されてキャパシタＣ１に移動する。

トランジスタＴｒＥは、ＭＯＳトランジスタであり、フローティングディフュージョンであるキャパシタＣ１の蓄積電荷に相応する信号電圧を、ゲート電極４３を介して入力し、図２に示す読み出し信号線６６に出力する。

また、図１には現れていないが、ゲート電極４３には図２に示すトランジスタＴｒＦも接続されている。図２に示すように、トランジスタＴｒＦのゲート端子は制御信号線６０と接続されている。トランジスタＴｒＦは、制御信号線６０に印加されるリセット信号（Reset）を用いて、キャパシタＣ１に生じる信号電圧をリセットするために利用される。

図２においては単一セルの回路要素だけを示してあるが、読み出し信号線６６には実際には１行あるいは１列の多数のセルのそれぞれの出力が共通に接続されている。読み出し信号線６６には、図２に示すように負荷トランジスタ７１及びサンプルホールド回路７２が接続されている。それぞれのセルから読み出される信号電荷に対応する電圧がそれぞれ異なるタイミングで順番にサンプルホールド回路７２の入力に現れる。従って、セル毎に定まる互いに異なるタイミングでサンプルホールド回路７２のサンプリング制御を実施することにより、セル毎の信号電荷に応じた信号電圧を取り出すことができる。サンプルホールド回路７２から出力される信号電圧は、バッファアンプ７３を介して出力端子７４に出力される。

図１及び図２に示すように、各セルには差動増幅回路５０が設けられており、差動増幅回路５０の２つの入力端子はそれぞれアナログメモリＲｅ１及びアナログメモリＲｅ２と接続されている。また、差動増幅回路５０のそれぞれの入力端子にはフローティングゲート（ＦＧ）５１及び５２が形成されており、差動増幅回路５０はフローティングゲート５１及び５２を介してアナログメモリＲｅ１及びアナログメモリＲｅ２と接続されている。

フローティングゲート５１及び５２を用いることにより、差動増幅回路５０はアナログメモリＲｅ１及びアナログメモリＲｅ２に蓄積されている信号電荷の量に影響を及ぼすことなく（破壊することなく）そのレベルを参照することができる。

差動増幅回路５０の出力には、後述するように、各セルが検出した輝度の時間微分値（隣接する画像フレーム間の輝度の差分）が得られる。従って、差動増幅回路５０の出力に接続された出力差動出力読み出し信号線５３に現れる信号については、読み出し信号線６６の信号と同様に扱うことができる。

すなわち、読み出し信号線６６に接続されている読み出し回路（７１，７２，７３）と同様の構成の読み出し回路を差動出力読み出し信号線５３と接続することにより、各セルで検出された輝度の時間微分値を順番に読み出すことができる。

次に、図２に示した１セル分の回路から信号電荷を読み出すための制御手順について説明する。
図３は図１に示す固体撮像デバイスを使用する場合の制御手順を示すフローチャートである。
ステップＳ１：まず、最初に初期化処理が実行される。すなわち、制御信号線６１に印加する制御信号（OFD Control）を低電位（Ｌ）から高電位（Ｈ）に切り替える。なお、低電位（Ｌ）及び高電位（Ｈ）は、それぞれアース電位及び電源ラインの電位（Ｖｃｃ）に近い電位を表す。この制御により、トランジスタＴｒＡがオン状態になるので、フォトダイオードＰＤに蓄積されている電荷はドレイン（ＯＦＤ）に廃棄される。
この状態で、制御信号線６３に印加するゲート信号（Gate2）を高電位（Ｈ）に切り替え、続けて低電位（Ｌ）にすることで、第１のレジスタ部の電荷を棄てる。そして制御信号線６４に印加するゲート信号（Gate3）を低電位（Ｌ）にする。
次に、ゲート信号（Gate2）と、制御信号線６４に印加するゲート信号（Gate3）と、制御信号線６０に印加するリセット信号（Reset）を高電位（Ｈ）に切り替える。この制御により、トランジスタＴｒＦがそれぞれオン状態になるので、アナログメモリＲｅ１、Ｒｅ２に蓄積されている電荷及びキャパシタＣ１に残っている電荷は、制御信号線６５に廃棄される。その後、ゲート信号（Gate3)を低電位（Ｌ）に切り替える。

なお、図３中に記載されている第１のレジスタ部及び第２のレジスタ部は、それぞれ各セルに存在するアナログメモリＲｅ１の集合及びアナログメモリＲｅ２の集合を意味している。

ステップＳ２：電子シャッタを開く。すなわち、制御信号線６３に印加するゲート信号（Gate2）と、制御信号線６１に印加する制御信号（OFD Control）とをそれぞれ低電位（Ｌ）に切り替える。この制御により、トランジスタＴｒＡはオフ状態になるので、フォトダイオードＰＤに蓄積される電荷の放電は停止する。すなわち、この時点から露光が開始され、フォトダイオードＰＤの受光面に入射する光の強度と露光時間の長さとに応じた電荷が生成され、フォトダイオードＰＤに蓄積される。

ステップＳ３：次に、制御信号線６３に印加するゲート信号（Gate2）と、制御信号線６４に印加するゲート信号（Gate3）を高電位（Ｈ）に切り替える。この制御により、トランジスタＴｒＦがそれぞれオン状態になるので、アナログメモリＲｅ２に蓄積されている電荷及びキャパシタＣ１に残っている電荷は、制御信号線６５に廃棄される。

ステップＳ４：次に、制御信号線６４に印加するゲート信号（Gate3）と制御信号線６０に印加するリセット信号（Reset）を低電位（Ｌ）に切り替えた後、制御信号線６３に印加するゲート信号（Gate2）を高電位（Ｈ）に切り替える。この制御により、トランジスタＴｒＦがオフ状態になるので、アナログメモリＲｅ１に蓄積されている電荷がアナログメモリＲｅ２上に転送される。

ステップＳ５：前述のステップＳ３で電子シャッタを開いた時点から露光が開始されており、それ以降、各セルのフォトダイオードＰＤは受光した光の強度と露光時間の長さとに応じた量の光電子、すなわち信号電荷の蓄積を継続している。

ステップＳ６：次に、制御信号線６２に印加するゲート信号（Gate1）を高電位（Ｈ）に切り替える。この時点で１回の露光が終了する。この制御により、露光開始から露光終了までの間（電子シャッタが開いている時間）にフォトダイオードＰＤで生成され蓄積された信号電荷が、アナログメモリＲｅ１に転送され、信号電荷はアナログメモリＲｅ１に保持される。

ステップＳ７：次に、制御信号線６２に印加するゲート信号（Gate1）を低電位（Ｌ）に切り替え、制御信号線６４に印加する制御信号（OFD Control）を高電位（Ｈ）に切り替える。この制御により、トランジスタＴｒＡがオン状態になるので、露光が終了した後にフォトダイオードＰＤで生成される電荷はドレイン（ＯＦＤ）に廃棄される。

ところで、固体撮像デバイスを用いて連続的にもしくは間欠的に撮影を実施するような場合には、前述の露光動作（Ｓ２−Ｓ６に相当する）を周期的に繰り返すことになり、露光動作を行うたびに１フレームの画像が得られる。また、図１及び図２に示す固体撮像デバイスにおいては、アナログメモリＲｅ１の電荷蓄積部とアナログメモリＲｅ２の電荷蓄積部には、それぞれ独立したフレームの信号電荷を保持することができる。例えば、ある時点で撮影された画像フレームの信号電荷がアナログメモリＲｅ１に保持されているときには、前の画像フレームの信号電荷がアナログメモリＲｅ２に保持されている。

ステップＳ８：制御信号(FG-control)を高電位（Ｈ）として、一つ前のフレームで蓄積された第２のレジスタ中の電荷量との差動信号を取り出す。そして、制御信号(FG-control)を低電位（Ｌ）として基のレジスタに電荷を戻す。つまり、図１及び図２に示す差動増幅回路５０は、アナログメモリＲｅ１に保持されている信号電荷と、アナログメモリＲｅ２に保持されている信号電荷とを同時に参照することによりそれらの差分を検出する。すなわち、互いに異なるタイミングで撮影された２つの画像フレーム間の輝度の差分（時間微分値に相当）を差動増幅回路５０が差動出力読み出し信号線５３に出力する。

ステップＳ９：次に、制御信号線６０に印加するリセット信号（Reset）を低電位（Ｌ）に切り替え、同時に制御信号線６４に印加するゲート信号（Gate3）を高電位（Ｈ）に切り替える。この制御により、トランジスタＴｒＦはオフ状態になるので、アナログメモリＲｅ２に保持されている信号電荷がキャパシタＣ１の部分に読み出され、信号電荷の量に相当する電圧としてトランジスタＴｒＥのゲート端子に印加される。更に、制御信号線６５に印加する制御信号（Selectable Vcc）を制御することにより、一時的にトランジスタＴｒＥをオン状態に切り替え、キャパシタＣ１に蓄積された信号電荷に相応する信号電圧を読み出し信号線６６に読み出す。更に、所定のタイミングで読み出し信号線６６に現れた信号電圧をサンプルホールド回路７２でサンプリングし、バッファアンプ７３を介して出力端子７４から出力する。

この後、制御信号線６４に印加するゲート信号（Gate3）を低電位（Ｌ）に切り替え、同時に制御信号線６０に印加するリセット信号（Reset）を高電位（Ｈ）に切り替える。この制御により、アナログメモリＲｅ２がキャパシタＣ１と切り離され、更にトランジスタＴｒＦがオン状態なので、キャパシタＣ１に残っている電荷は、制御信号線６５に廃棄される。

連続的に、あるいは周期的に撮影を繰り返す場合には、ステップＳ９からステップＳ１０を通ってステップＳ１に戻り、上記の制御動作を繰り返す。この動作を実行するたびに、アナログメモリＲｅ１に保持されていた過去に撮影された画像フレームに属する信号電荷は下流のアナログメモリＲｅ２に転送され、アナログメモリＲｅ１には新たな画像フレームに属する信号電荷が格納される。従って、各時点でアナログメモリＲｅ１に保持されている信号電荷（画素）が属する画像フレームと、アナログメモリＲｅ２に保持されている信号電荷（画素）が属する画像フレームとは互いに撮影タイミングが異なる。そのため、差動増幅回路５０の出力には各セルの輝度に関する時間微分値が得られる。

具体的な動作例について説明する。
図４は図１に示す固体撮像デバイスによって撮影される画像フレームの具体例を示す模式図である。図４に示す動作例では、撮影方向を固定した固体撮像デバイスを用いて、被写体である走行する自動車を含む二次元画像を周期的に撮影する場合を想定している。そして、フレーム１、フレーム２、フレーム３の画像が順番に得られるが、被写体の自動車が走行しているため、フレーム１の画像と、フレーム２の画像と、フレーム３の画像とはそれぞれ異なっている。従って、各フレーム中の同じ位置の画素に注目すると、フレーム１の画像における画素の値（輝度等）Ｐ１（ｉ，ｊ）と、フレーム２の画像における画素の値Ｐ２（ｉ，ｊ）と、フレーム３の画像における画素の値Ｐ３（ｉ，ｊ）との間に違いが生じる。

そこで、固体撮像デバイスの各セルの差動増幅回路５０から出力される差分信号の大きさを調べることにより、フレーム１の画像とフレーム２の画像との間に違いがあるか否か、並びにフレーム２の画像とフレーム３の画像との間に違いがあるか否か、つまり画像に変化があるかどうかを簡単に認識できる。

なお、実際には多数のセルが読み出し信号線６６（Read）に接続されているので、多数のセルのそれぞれについて、上記ステップＳ１〜Ｓ９の処理を順次に行うことにより、多数のセルの信号電荷を出力端子７４から順番に出力することができる。各セルの読み出しのタイミングは互いに異なるが、上記ステップＳ２で露光を開始してからステップＳ６で露光を終了するまでの露光期間については、全てのセルについて共通のタイミングに定めることができる。すなわち、各セルのフォトダイオードＰＤが共通の露光期間の間に生成し蓄積した信号電荷を隣接する位置のアナログメモリＲｅ１、Ｒｅ２に転送して一旦保持することにより、露光タイミングの時間的なずれを吸収することができる。

従って、露光を開始してから露光を終了するまでの露光時間の長さ（電子シャッタの開いている時間）は全てのセルについて共通になるので、全セルの露光時間は、同時刻として必要に応じて簡単に長さを調整できる。すなわち、グローバル電子シャッタの機能が実現する。

ところで、各アナログメモリＲｅ１、Ｒｅ２については図１に示すようにこの固体撮像デバイスの厚み方向（矢印Ｚ方向）の中央よりも表側の面に近い領域、つまり絶縁層１２の近傍に形成されている。一方、フォトダイオードＰＤの一部分を構成するＮ型半導体層２１については、固体撮像デバイスの厚み方向の背面側に近い領域（ｐ^＋型拡散層１４に近い領域）から表側の面に近い領域まで広い範囲に渡って形成されている。すなわち、背面側には配線層や電極が存在しないので、背面側から矢印Ｚ１方向に受光面に入射する光は、配線層や電極のような遮光物の影響を受けることなくＮ型半導体層２１にそのまま入射する。従って、フォトダイオードＰＤの開口率が高くなり、高感度の光電変換が可能になる。

一方、アナログメモリＲｅ１、Ｒｅ２の領域に保持される信号電荷については、外部からの光が入射するとその影響を受けて信号電荷が消滅する可能性がある。しかし、アナログメモリＲｅ１、Ｒｅ２は固体撮像デバイスの厚み方向の中央よりも表側の面に近い領域に形成されているので、図５に示すように、固体撮像デバイスの背面側から矢印Ｚ１方向に入射する光は、比較的厚いシリコン基板１１やＮ型半導体層２１の領域を通過しない限りアナログメモリＲｅ１、Ｒｅ２までは到達しない。

ここで、図５は図１に示した固体撮像デバイスに関する主要部分の位置関係を模式的に表す断面図である。
実際には、シリコン結晶中の可視光の吸収率から考えると、シリコン基板１１やＮ型半導体層２１の領域の厚みが例えば１５μｍ以上であれば、９９％以上の可視光が吸収されることになるので、外部から入射する光はアナログメモリＲｅ１、Ｒｅ２の保持する信号電荷にはほとんど影響を与えない。また、可視光以外の波長成分（赤外線や近赤外線）については、カラーフィルタ１５又はその他の光学フィルタで遮断することが可能である。また、表側の面から入射する外来光については、絶縁層１２、１３や、配線層などによって遮断されるのでアナログメモリＲｅ１、Ｒｅ２の領域には到達しない。

また、図１に示すようにアナログメモリＲｅ１、Ｒｅ２は埋め込みチャネル構造になっているので、表面チャネル型のアナログメモリ部を設ける場合と比べて発生するノイズ（暗時出力）が小さくなり高品質の画像が得られる。

（第２の実施の形態）
本発明の固体撮像デバイスに関する他の実施の形態について図６及び図７を参照しながら以下に説明する。
図６は第２の実施の形態の固体撮像デバイスの主要部の構成を簡略化して表す縦断面図である。図７は図６に示した固体撮像デバイスの主要部の構成を示す平面図である。
本実施の形態の図６及び図７において第１の実施の形態と対応する要素には、同一の符号を付けて示してあり、第１の実施の形態と同一の構成について、その説明を省略する。

第２の実施の形態における固体撮像デバイスを構成する１つのセル（受光セル９０）の構成が図６に示されている。図６を参照すると、この受光セル９０と図５に示すセルとはほとんど同じ構成になっている。しかし、図６に示す受光セル９０においては、アナログメモリＲｅ２と隣接する位置に、フローティングディフュージョン（ＦＤ）の代わりに垂直電荷転送部（ＶＣＣＤ）８０が形成されている。

すなわち、第２の実施の形態の固体撮像デバイスにおいては、図７に示すように多数の受光セル９０が垂直方向（矢印Ｙ方向）及び水平方向（矢印Ｘ方向）に沿って升目状に二次元配置されており、それぞれの受光セル９０と隣接する領域に、矢印Ｙ方向に延びる垂直電荷転送部８０がセルの列毎に形成されている。各垂直電荷転送部８０は、ＣＣＤ（Charge Coupled Devices）を構成しており、隣接する位置のアナログメモリＲｅ２から信号電荷を受け取り、その信号電荷を矢印Ｙ方向に延びるチャネル上で矢印Ｙ方向に転送することができる。

垂直電荷転送部８０を用いることにより、全ての受光セル９０について、アナログメモリＲｅ２から隣接する位置の垂直電荷転送部８０に信号電荷を同時に転送することができる。また、転送時に発生するノイズを低減することができる。

各列の垂直電荷転送部８０の下流側の終端には、ＣＣＤを構成する水平電荷転送部（ＨＣＣＤ）８１が接続されている。従って、それぞれの受光セル９０で生成された信号電荷は、アナログメモリＲｅ２から垂直電荷転送部８０上のチャネルに転送された後、垂直電荷転送部８０上を矢印Ｙ方向に転送され、更に水平電荷転送部８１のチャネル上に移り、水平電荷転送部８１上を矢印Ｘ方向に転送され、出力アンプ８２で電圧に変換されて出力される。

なお、各受光セル９０の差動増幅回路５０から出力される信号Ｄについては、セル毎に独立した端子から取り出すこともできるが、ＣＣＤのような読み出し回路を用いてセルの並び順に従って順番に読み出すように構成しても良い。

以上のように、本発明の固体撮像デバイスを用いる場合には、それ自体で画素毎の信号の時間的な変化を出力することができるので、画像監視装置などを構成する場合のように、画像の時間軸上の変化を検出する必要がある場合には、画像を処理するコンピュータ側において、隣接する画像フレーム間の差分を検出するための処理を省略することができる。

第１の実施の形態の固体撮像デバイスの主要な構成要素の厚み方向の構成を示す縦断面図である。 図１に示す固体撮像デバイスの主要な構成要素を表す等価回路図である。 図１に示す固体撮像デバイスを使用する場合の制御手順を示すフローチャートである。 図１に示す固体撮像デバイスによって撮影される画像フレームの具体例を示す模式図である。 図１に示す固体撮像デバイスの主要部の構成を簡略化して表す縦断面図である。 第２の実施の形態の固体撮像デバイスの主要部の構成を簡略化して表す縦断面図である。 図６に示した固体撮像デバイスの主要部の構成を示す平面図である。

符号の説明

１１ シリコン基板
１２ 絶縁層
１３ 絶縁層
１４ Ｐ^＋型拡散層
１５ カラーフィルタ
１６ マイクロレンズ
２１ Ｎ型半導体層
２２，２４ Ｐ型拡散層
２３，２９ Ｎ^＋型拡散層
２６，２８ Ｐ型拡散層
３０，３１，３７ Ｎ型拡散層
３２，３４，３５ Ｎ^＋型拡散層
３３，３６ Ｐ^＋型拡散層
４０ ＯＦＤ制御電極
４１ 第１読み出し電極
４２ 第２読み出し電極
４３ ゲート電極
４４ 第３読み出し電極
５０ 差動増幅回路
５１，５２ フローティングゲート
５３ 差動出力読み出し信号線
６０，６１，６２，６３，６４，６５ 制御信号線
６６ 読み出し信号線
７１ 負荷トランジスタ
７２ サンプルホールド回路
７３ バッファアンプ
７４ 出力端子
８０ 垂直電荷転送部（ＶＣＣＤ）
８１ 水平電荷転送部（ＨＣＣＤ）
８２ 出力アンプ
９０ 受光セル
ＯＦＤ オーバーフロードレイン
ＰＤ フォトダイオード
Ｒｅ１，Ｒｅ２ アナログメモリ
ＴｒＡ，ＴｒＥ，ＴｒＦ トランジスタ
Ｃ１ キャパシタ

Claims (3)

1. 半導体基板に形成された複数の光電変換部と、前記複数の光電変換部のそれぞれが検出した光に対応する信号電荷を読み出す信号電荷読み出し回路とを備える固体撮像デバイスであって、
   前記光電変換部が出力する電荷を受け取って一時的に保持可能な第１のアナログメモリ部と、
   前記第１のアナログメモリ部に保持されている電荷を受け取って一時的に保持可能な第２のアナログメモリ部と、
   前記第１のアナログメモリ部に保持されている電荷に対応する第１の信号と、前記第２のアナログメモリ部に保持されている電荷に対応する第２の信号との差分に応じた第３の信号を生成する差動増幅部と、を設けたことを特徴とする固体撮像デバイス。
2. 請求項１に記載の固体撮像デバイスにおいて、
   前記差動増幅部の各入力にフローティングゲートを接続し、前記差動増幅部は前記フローティングゲートを介して前記第１のアナログメモリ部及び第２のアナログメモリ部から電荷を読み出し前記第３の信号を生成することを特徴とする固体撮像デバイス。
3. 請求項１に記載の固体撮像デバイスにおいて、
   前記半導体基板の厚み方向に対して表面側に近い領域に配線用の層が形成され、
   前記光電変換部の受光面が前記表面側と反対の背面側に形成され、
   前記第１のアナログメモリ部及び第２のアナログメモリ部が、前記半導体基板の厚み方向の中央よりも前記表面側に近い位置に形成されたことを特徴とする固体撮像デバイス。

Images