JP2008078489A - Cmosイメージセンサおよびその製造方法 - Google Patents
Cmosイメージセンサおよびその製造方法 Download PDFInfo
- Publication number
- JP2008078489A JP2008078489A JP2006257658A JP2006257658A JP2008078489A JP 2008078489 A JP2008078489 A JP 2008078489A JP 2006257658 A JP2006257658 A JP 2006257658A JP 2006257658 A JP2006257658 A JP 2006257658A JP 2008078489 A JP2008078489 A JP 2008078489A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- type
- insulating film
- image sensor
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【解決手段】光電変換により電子を蓄積するN型不純物層(PD)5と、PDに蓄積された電荷をN型不純物層(FD)21に転送する選択トランジスタと、を備えたCMOSイメージセンサであって、選択トランジスタのゲート電極10はP型ポリシリコン11とN型ポリシリコン13とで構成されており、PD側にP型ポリシリコン11が配置され、FD側にN型ポリシリコン13が配置されている。このような構成であれば、転送トランジスタのチャネル領域(転送チャネル領域)に電子e−をFD側へ引き寄せるようなポテンシャル勾配が生じるので、転送チャネル領域からPDへの電子e−の流入を抑制することができる。
【選択図】 図6
Description
そこで、この発明はこのような事情に鑑みてなされたものであって、暗電流のさらなる低減が可能であり、低消費電力化と高感度化の両方を実現可能としたCMOSイメージセンサおよびその製造方法の提供を目的とする。
発明1のCMOSイメージセンサによれば、ゲート電極直下の半導体基板表面にポテンシャルの勾配を生じさせることができる。そして、このポテンシャル勾配によって、電荷の流れをソースまたはドレインの一方から他方へ引き寄せることができる。
このような構成であれば、P型不純物層を形成すると同時に、P型ポリシリコンを形成することできる。つまり、P型不純物層の形成工程を、P型ポリシリコンの形成工程と兼用することができるので、工程数の増加を抑制することができる。
このような構成であれば、ソースまたはドレインを形成すると同時に、N型ポリシリコンを形成することできる。つまり、ソースまたはドレインの形成工程を、N型ポリシリコンの形成工程と兼用することができるので、工程数の増加を抑制することができる。
(1)第1実施形態
図1は、本発明の実施の形態に係るCMOSイメージセンサの単位画素の構成例を示す模式図である。
図1に示すように、CMOSイメージセンサの各画素には、例えば、埋め込み型のフォトダイオード(埋め込みPD)と、転送トランジスタ(Tr)20と、電化−電圧変換領域(FD)と、リセットTr30とがそれぞれ1つずつ存在する。埋め込みPDとFDはP型のシリコン基板1内に形成されており、転送Tr20やリセットTr30はシリコン基板1上に形成されている。
また、FDは例えばN型不純物層(N+層)21で構成されており、Pウェル7の表面に形成されている。図1に示すように、PDは転送Tr20のソースであり、FDは転送Trのドレインである。さらにFDは、Reset−Trのドレインでもある。
ところで、このCMOSイメージセンサでは、転送Tr20のゲート電極が例えばP型ポリシリコンとN型ポリシリコンとで構成されており、これにより、暗電流の低減が図られている。以下、この点について詳しく説明する。
ここで、暗電流(電子e−)は、ゲート絶縁膜/半導体基板界面に存在する界面準位で発生する。つまり、図2(A)に示す転送Tr20では、ゲート電極10直下のゲート絶縁膜25/シリコン基板1界面に存在する界面準位で電子e−が発生する。
従って、埋め込みPDの電荷蓄積時に、転送チャネル領域で発生した電子e−をFD側へ引き寄せることができ、転送チャネル領域の不純物濃度を高めに設定しなくても、転送チャネル領域からPDへの電荷の流入を抑制することができる。これにより、CMOSイメージセンサにおいて、暗電流のさらなる低減が可能であり、低消費電力化と高感度化の両方を実現することができる(以下、この効果を「暗電流の低減効果」ともいう。)。
図7(A)〜図9(B)は、本発明の第2実施形態に係るCMOSイメージセンサの製造方法を示す工程図である。
図7(A)に示すように、まず始めに、エピタキシャル成長法によって、シリコン基板101上に単結晶のシリコン層102を形成する。次に、フォトリソグラフィ技術およびイオン注入技術を用いて、図7(B)に示すように、シリコン層102にPウェル103を形成する。そして、シリコン層102にLOCOS層104を形成する。図7(B)に示すように、Pウェル103は、LOCOS層104が形成される領域と、電荷−電圧変換領域(FD)が形成される領域のシリコン層102にそれぞれ形成し、埋め込みPDが形成される領域のシリコン層102には形成しないようにする。
このように、本発明の第2実施形態によれば、上述した「暗電流の低減効果」と、「転送効率の向上効果」の両方を可能としたCMOSイメージセンサを製造することが可能である。
図10(A)〜図11(D)は、本発明に係るゲート電極10の、P型ポリシリコンとN型ポリシリコンとの組み合わせ例を示す図である。各図の左側はゲート電極を立体的に示した図であり、各図の右側はゲート電極をA−A´で切断したときの模式図である。
上記の第1実施形態では、図10(A)に示すように、ゲート電極10がP型ポリシリコンとN型ポリシリコンとで構成されており、PD側にP型ポリシリコンが、FD側にN型ポリシリコンがそれぞれ配置されている場合について説明した。しかしながら、ゲート電極10の構成はこれに限られることはなく、例えば図10(B)〜図11(D)のような構成でも良い。
上記の第1〜第3実施形態では、P型ポリシリコンと、N型ポリシリコンとでゲート電極を構成することについて説明した。これは、N型ポリシリコンの仕事関数(WF:Work function)が約4.17eVであり、P型ポリシリコンの仕事関数(WF)が約5.25eVであり、この2つの仕事関数差がシリコン基板表面にポテンシャル勾配を発生させるからである。
図12(A)〜(E)は、代替材料を用いたゲート電極の製造方法を示す工程図である。図12(A)に示すように、まず始めに、P型の半導体基板201上に絶縁層(酸化膜)203を形成し、その上にN型ポリシリコン205を形成する。ここで、半導体基板201とは例えばシリコン基板である。また、ポリシリコンに対するN型不純物の添加は例えばin−situで行う。次に、図12(B)に示すように、フォトリソグラフィ技術とエッチング技術を用いて、代替材料が形成される領域のN型ポリシリコン膜205だけを取り除き、絶縁層203を底面とする開口部207を形成する。
3、130 N型不純物層(PD)
5、132、134 P型不純物層
7、103 Pウェル
10、120 ゲート電極
11、121 P型ポリシリコン
13、123 N型ポリシリコン
21、160 N型不純物層(FD)
20 転送Tr
25、111 ゲート絶縁膜
27 (ノンドープ)ポリシリコン膜
51、104 LOCOS層
55、106 P型不純物層(閾値調整用)
67 層間絶縁膜
69、169 コンタクト電極
102 シリコン層
144 サイドウォール
201 半導体基板
203 絶縁層
205 N型ポリシリコン
207 開口部
210 代替材料
Claims (7)
- 半導体基板に形成されたフォトダイオードと、
前記フォトダイオードに蓄積された電荷を所定領域に転送するために前記半導体基板に形成された転送トランジスタと、を備えたCMOSイメージセンサであって、
前記転送トランジスタは、
前記半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、を有し、
前記ゲート電極のうちの前記ゲート絶縁膜と接する部分は、仕事関数が異なる複数種類の層が前記電荷の転送方向に向けて順に配置された構造となっている、ことを特徴とするCMOSイメージセンサ。 - 半導体基板に第1導電型の不純物を導入して形成されたフォトダイオードと、
前記フォトダイオードに蓄積された電荷を所定領域に転送するために前記半導体基板に形成された転送トランジスタと、を備えたCMOSイメージセンサであって、
前記転送トランジスタは、
前記半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、を有し、
前記ゲート電極のうちの前記ゲート絶縁膜と接する部分は、第2導電型の第1半導体層と第1導電型の第2半導体層とが前記電荷の転送方向に向けて順に配置された構造となっている、ことを特徴とするCMOSイメージセンサ。 - シリコン基板にN型不純物を導入して形成されたフォトダイオードと、
前記フォトダイオードに蓄積された電荷を所定領域に転送するために前記シリコン基板に形成されたNMOSトランジスタと、を備えたCMOSイメージセンサであって、
前記NMOSトランジスタは、
前記シリコン基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、を有し、
前記ゲート電極のうちの前記ゲート絶縁膜と接する部分は、P型ポリシリコンとN型ポリシリコンとが前記電荷の転送方向に向けて順に配置された構造となっている、ことを特徴とするCMOSイメージセンサ。 - 前記フォトダイオードの上方を覆うように前記シリコン基板に形成されたP型不純物層、をさらに備えたことを特徴とする請求項3に記載のCMOSイメージセンサ。
- 前記P型ポリシリコンは、P型不純物の濃度が高いP+ポリシリコンと、P型不純物の濃度が低いP−ポリシリコンとを含み、
前記N型ポリシリコンは、N型不純物の濃度が高いN+ポリシリコンと、N型不純物の濃度が低いN−ポリシリコンとを含み、
前記ゲート電極のうちの前記ゲート絶縁膜と接する部分は、前記電荷の転送方向に向けて、前記P+ポリシリコンと、前記P−ポリシリコンと、前記N−ポリシリコンと、前記N+ポリシリコンとが順に配置された構造となっている、ことを特徴とする請求項3または請求項4に記載のCMOSイメージセンサ。 - シリコン基板にN型不純物が導入されて形成されたフォトダイオードと、前記フォトダイオードの上方を覆うように前記シリコン基板に形成されたP型不純物層と、前記フォトダイオードに蓄積される電荷を所定領域に転送するために前記シリコン基板に形成されたNMOSトランジスタと、を備え、
前記NMOSトランジスタは、前記シリコン基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、を有し、
前記ゲート電極のうちの前記ゲート絶縁膜と接する部分は、P型ポリシリコンとN型ポリシリコンとが前記電荷の転送方向に向けて順に配置された構造となっているCMOSイメージセンサの製造方法であって、
前記シリコン基板上に形成された前記ゲート絶縁膜上に、前記ゲート電極用のポリシリコンを形成する工程と、
前記ポリシリコンを形成した後で、前記シリコン基板に前記P型不純物を注入して前記P型不純物を形成する工程と、を含み、
前記P型不純物層を形成する工程では、
前記P型ポリシリコンとなる領域の上方を開口した形状のマスクパターンを用いて前記シリコン基板に前記P型不純物を注入する、ことを特徴とするCMOSイメージセンサの製造方法。 - 前記P型不純物層を形成した後で、前記シリコン基板にN型不純物を注入して前記NMOSトランジスタのソースまたはドレインを形成する工程、を含み、
前記ソースまたはドレインを形成する工程では、
前記P型ポリシリコンの上方を覆い、且つN型ポリシリコンとなる領域の上方を開口した形状のマスクパターンを用いて前記シリコン基板に前記N型不純物を注入する、ことを特徴とする請求項6に記載のCMOSイメージセンサの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006257658A JP4847828B2 (ja) | 2006-09-22 | 2006-09-22 | Cmosイメージセンサの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006257658A JP4847828B2 (ja) | 2006-09-22 | 2006-09-22 | Cmosイメージセンサの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008078489A true JP2008078489A (ja) | 2008-04-03 |
JP4847828B2 JP4847828B2 (ja) | 2011-12-28 |
Family
ID=39350226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006257658A Expired - Fee Related JP4847828B2 (ja) | 2006-09-22 | 2006-09-22 | Cmosイメージセンサの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4847828B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008166607A (ja) * | 2006-12-28 | 2008-07-17 | Sony Corp | 固体撮像装置とその製造方法、並びに半導体装置とその製造方法 |
JP2010512004A (ja) * | 2006-12-01 | 2010-04-15 | イーストマン コダック カンパニー | 撮像素子トランスファゲートデバイスにおけるシリサイドストラップ |
WO2010067705A1 (ja) * | 2008-12-08 | 2010-06-17 | ソニー株式会社 | 画素回路、固体撮像素子、およびカメラシステム |
JP2013084834A (ja) * | 2011-10-12 | 2013-05-09 | Sharp Corp | 固体撮像素子及び固体撮像素子の製造方法 |
KR20140146088A (ko) * | 2012-03-20 | 2014-12-24 | 메사 이미징 에이지 | Pn-구조의 게이트 복조 화소 |
US9270912B2 (en) | 2008-12-08 | 2016-02-23 | Sony Corporation | Pixel circuit, solid-state image pickup device, and camera system |
WO2022137864A1 (ja) * | 2020-12-21 | 2022-06-30 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置及び電子機器 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62126671A (ja) * | 1985-11-27 | 1987-06-08 | Mitsubishi Electric Corp | 電荷転送装置 |
JPH03246952A (ja) * | 1990-02-26 | 1991-11-05 | Toshiba Corp | 電荷結合素子 |
JPH09260641A (ja) * | 1996-03-22 | 1997-10-03 | Sony Corp | 電荷転送装置およびその製造方法 |
JP2004063498A (ja) * | 2002-07-24 | 2004-02-26 | Matsushita Electric Ind Co Ltd | Mos型固体撮像装置及びその製造方法 |
JP2005093554A (ja) * | 2003-09-12 | 2005-04-07 | Sony Corp | 固体撮像素子 |
JP2005209879A (ja) * | 2004-01-22 | 2005-08-04 | Sanyo Electric Co Ltd | 固体撮像素子 |
JP2005217302A (ja) * | 2004-01-30 | 2005-08-11 | Sony Corp | 固体撮像装置 |
-
2006
- 2006-09-22 JP JP2006257658A patent/JP4847828B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62126671A (ja) * | 1985-11-27 | 1987-06-08 | Mitsubishi Electric Corp | 電荷転送装置 |
JPH03246952A (ja) * | 1990-02-26 | 1991-11-05 | Toshiba Corp | 電荷結合素子 |
JPH09260641A (ja) * | 1996-03-22 | 1997-10-03 | Sony Corp | 電荷転送装置およびその製造方法 |
JP2004063498A (ja) * | 2002-07-24 | 2004-02-26 | Matsushita Electric Ind Co Ltd | Mos型固体撮像装置及びその製造方法 |
JP2005093554A (ja) * | 2003-09-12 | 2005-04-07 | Sony Corp | 固体撮像素子 |
JP2005209879A (ja) * | 2004-01-22 | 2005-08-04 | Sanyo Electric Co Ltd | 固体撮像素子 |
JP2005217302A (ja) * | 2004-01-30 | 2005-08-11 | Sony Corp | 固体撮像装置 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010512004A (ja) * | 2006-12-01 | 2010-04-15 | イーストマン コダック カンパニー | 撮像素子トランスファゲートデバイスにおけるシリサイドストラップ |
JP2008166607A (ja) * | 2006-12-28 | 2008-07-17 | Sony Corp | 固体撮像装置とその製造方法、並びに半導体装置とその製造方法 |
WO2010067705A1 (ja) * | 2008-12-08 | 2010-06-17 | ソニー株式会社 | 画素回路、固体撮像素子、およびカメラシステム |
JP2010136281A (ja) * | 2008-12-08 | 2010-06-17 | Sony Corp | 画素回路、固体撮像素子、およびカメラシステム |
US8605184B2 (en) | 2008-12-08 | 2013-12-10 | Sony Corporation | Pixel circuit, solid-state image pickup device, and camera |
US9270912B2 (en) | 2008-12-08 | 2016-02-23 | Sony Corporation | Pixel circuit, solid-state image pickup device, and camera system |
JP2013084834A (ja) * | 2011-10-12 | 2013-05-09 | Sharp Corp | 固体撮像素子及び固体撮像素子の製造方法 |
KR20140146088A (ko) * | 2012-03-20 | 2014-12-24 | 메사 이미징 에이지 | Pn-구조의 게이트 복조 화소 |
JP2015512562A (ja) * | 2012-03-20 | 2015-04-27 | メサ・イメージング・アー・ゲーMesa Imaging Ag | pn構造ゲートを備える復調ピクセル |
KR102094738B1 (ko) | 2012-03-20 | 2020-03-31 | 헵타곤 마이크로 옵틱스 피티이. 리미티드 | Pn-구조의 게이트 복조 화소 |
WO2022137864A1 (ja) * | 2020-12-21 | 2022-06-30 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置及び電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP4847828B2 (ja) | 2011-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8044478B2 (en) | Image sensor comprising a photodiode in a crystalline semiconductor layer and manufacturing method thereof | |
JP5096483B2 (ja) | 撮像素子トランスファゲートデバイスにおけるシリサイドストラップ | |
TWI298200B (en) | Solid-state imaging device and method of manufacturing the same | |
JP5320659B2 (ja) | 固体撮像装置 | |
US7528427B2 (en) | Pixel sensor cell having asymmetric transfer gate with reduced pinning layer barrier potential | |
US20100314667A1 (en) | Cmos pixel with dual-element transfer gate | |
JP4847828B2 (ja) | Cmosイメージセンサの製造方法 | |
JP2010212471A (ja) | 固体撮像装置およびその製造方法 | |
JP2006216577A (ja) | 固体撮像装置及びその製造方法 | |
JP2009522813A (ja) | Pドープされたゲートとnドープされたゲートとを有する集積回路を提供するための方法と装置 | |
JP2007027730A (ja) | イメージセンサ及びその製造方法 | |
US20090065825A1 (en) | Image Sensor and Manufacturing Method Thereof | |
US7429496B2 (en) | Buried photodiode for image sensor with shallow trench isolation technology | |
US8202757B2 (en) | Image sensor and method for manufacturing the same | |
US8154095B2 (en) | Image sensor and method for manufacturing the same | |
US8071417B2 (en) | Image sensor and fabrication method thereof | |
CN100483683C (zh) | Cmos图像传感器及其制造方法 | |
US8159005B2 (en) | Image sensor | |
KR101024815B1 (ko) | 이미지센서 및 그 제조방법 | |
TWI309885B (en) | Method of manufacturing image sensor | |
US8153465B2 (en) | Image sensor and method for manufacturing the same | |
US8339492B2 (en) | Image sensor inhibiting electrical shorts in a contract plug penetrating an image sensing device and method for manufacturing the same | |
KR101135791B1 (ko) | 이미지센서 및 그 제조방법 | |
JP2010087511A (ja) | イメージセンサ及びその製造方法 | |
JP2004247647A (ja) | フォトダイオードおよびイメージセンサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110915 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111011 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111014 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |