JP2008053396A - 表示装置の製造方法 - Google Patents

表示装置の製造方法 Download PDF

Info

Publication number
JP2008053396A
JP2008053396A JP2006227283A JP2006227283A JP2008053396A JP 2008053396 A JP2008053396 A JP 2008053396A JP 2006227283 A JP2006227283 A JP 2006227283A JP 2006227283 A JP2006227283 A JP 2006227283A JP 2008053396 A JP2008053396 A JP 2008053396A
Authority
JP
Japan
Prior art keywords
region
irradiation
energy beam
single crystal
pseudo single
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006227283A
Other languages
English (en)
Inventor
Hideaki Niimoto
秀明 新本
Naohiro Kamo
尚広 賀茂
Takashi Noda
剛史 野田
Takuo Kaito
拓生 海東
Eiji Oue
栄司 大植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Priority to JP2006227283A priority Critical patent/JP2008053396A/ja
Priority to US11/843,693 priority patent/US20080176351A1/en
Publication of JP2008053396A publication Critical patent/JP2008053396A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 基板上に、帯状結晶を有する擬似単結晶領域を形成するときに、その領域の寸法が小さくなっていくのを防ぐ。
【解決手段】 基板の上に成膜された半導体膜のあらかじめ定められた領域に帯状結晶を有する擬似単結晶を形成する工程は、前記半導体膜の第１の領域に、照射位置を第１の方向に移動させながらエネルギービームを照射して擬似単結晶を形成する工程と、前記半導体膜の第２の領域に、照射位置を前記第１の方向とは反対の第２の方向に移動させながらエネルギービームを照射して擬似単結晶を形成する工程とを有し、前記第１の領域および前記第２の領域は、前記エネルギービームの照射を終了する位置における寸法が、前記エネルギービームの照射を開始する位置における寸法よりも小さく、前記第２の領域は、前記第１の領域と重畳する部分と重畳しない部分を有する表示装置の製造方法。
【選択図】 図９

Description

本発明は、表示装置の製造方法に関し、特に、液晶表示パネルに用いられる基板（ＴＦＴ基板）の製造方法に適用して有効な技術に関するものである。
従来、液晶表示装置には、アクティブマトリクス型の液晶表示パネルを用いたものがある。アクティブマトリクス型の液晶表示パネルは、液晶材料を挟持する一対の基板のうちの一方の基板の表示領域に、ＴＦＴ素子などのアクティブ素子（スイッチング素子）がマトリクス状に配置されている。
前記アクティブマトリクス型の液晶表示パネルにおいて、前記ＴＦＴ素子の半導体層（チャネル層）には、一般に、アモルファスシリコン（ａ−Ｓｉ）や多結晶シリコン（ｐｏｌｙ−Ｓｉ）が用いられる。前記ＴＦＴ素子の半導体層に多結晶シリコンを用いる場合、たとえば、基板の上にアモルファスシリコン膜を成膜した後、レーザなどのエネルギービームを照射してアモルファスシリコンを溶融、結晶化して多結晶シリコン膜を形成する。また、前記ＴＦＴ素子におけるキャリアの移動度を高くするために、前記多結晶シリコン膜に再度レーザなどのエネルギービームを照射し、粒状結晶状態のシリコンを溶融、再結晶化して、ある特定の方向に長く延びる帯状結晶の集合で構成される多結晶シリコン膜を形成することもある。このとき、前記帯状結晶は、前記基板上における前記エネルギービームの照射位置の移動方向に沿った方向に長く成長する。以下、前記帯状結晶の集合で構成される多結晶シリコンを擬似単結晶シリコンと呼ぶ。
ところで、前記アクティブマトリクス型の液晶表示パネルにおいて、前記ＴＦＴ素子が形成された基板（以下、ＴＦＴ基板と呼ぶ）には、複数本の走査信号線や複数本の映像信号線が形成されている。このとき、各走査信号線には、走査ドライバなどと呼ばれる駆動回路から走査信号が入力される。また、各映像信号線には、データドライバなどと呼ばれる駆動回路から映像信号（階調データ）が入力される。
また、従来の液晶表示装置において、前記各走査信号線に走査信号を入力する駆動回路、および前記各映像信号線に映像信号を入力する駆動回路は、ドライバＩＣと呼ばれるＩＣチップに形成されており、たとえば、フレキシブルプリント配線板に前記ドライバＩＣを実装したＴＣＰやＣＯＦを前記ＴＦＴ基板に接続している。また、その他にも、たとえば、前記ドライバＩＣを前記ＴＦＴ基板に直接実装していることもある。
またさらに、近年では、前記ＴＦＴ基板の製造過程において、前記ＴＦＴ基板の表示領域の外側に、前記ドライバＩＣと同等の機能を有する駆動回路（集積回路）を前記ＴＦＴ基板と一体的に形成する方法も提案されている。
このとき、前記ＴＦＴ基板の表示領域の外側に形成される駆動回路は、ＭＯＳトランジスタなどの半導体素子を多数有する。またこのとき、前記半導体素子の半導体層は、アモルファスシリコンや多結晶シリコンよりもキャリアの移動度が高い擬似単結晶シリコンで形成することが望ましい。
前記ＴＦＴ基板の製造過程において、ガラス基板などの絶縁基板の上に形成された前記アモルファスシリコンまたは前記多結晶シリコンを、前記擬似単結晶シリコンに改質するときに照射するエネルギービームには、たとえば、連続発振レーザを用いるのが一般的である。
前記従来のＴＦＴ基板の製造過程において、前記絶縁基板の上に形成された前記アモルファスシリコンまたは前記多結晶シリコンのうちの、表示領域のＴＦＴ素子や、表示領域の外側にある駆動回路を形成する領域などの所定の領域に連続発振レーザを照射して、前記擬似単結晶シリコンを形成する場合、たとえば、前記絶縁基板上における前記連続発振レーザの照射位置をある特定の方向に移動させながら照射する。
しかしながら、たとえば、前記絶縁基板上の複数箇所にある前記擬似単結晶シリコンを形成する領域のうちの１つの領域に対して、前記レーザの照射位置を第１の方向に移動させながら前記レーザを照射したときに、前記レーザの照射を終了する位置において前記第１の方向と直交する方向の寸法が、前記レーザの照射を開始する位置において前記第１の方向と直交する寸法よりも小さくなってしまうことがあることを、本願発明者らは見出した。
特に、照射するレーザが、たとえば、レーザパワーが３０Ｗ以上の単体のビーム、もしくは合計で３０Ｗ以上の合成ビームの連続発振レーザであり、このビームを対物レンズで集光して照射する場合に、上記のように寸法が小さくなる現象が発生しやすいことを、本願発明者らは見出した。
なお、このような現象が発生することの正確な理由はわかっていないが、たとえば、対物レンズの温度上昇による変形で、レーザを照射している途中で焦点がずれるためであると推定する。参考までに、アモルファスシリコン膜や多結晶シリコン膜に照射される時点でのレーザパワーは２０Ｗであった。
このように、前記レーザの照射を終了する位置において前記第１の方向と直交する方向の寸法が、前記レーザの照射を開始する位置において前記第１の方向と直交する寸法よりも小さくなると、たとえば、前記駆動回路を形成する領域に前記多結晶シリコンのままの領域が残ってしまい、その領域に形成されたＭＯＳトランジスタの動作特性が低下するという問題があった。
本発明の目的は、基板上に、ある方向に長く延びた帯状結晶の集合で構成された多結晶シリコン（擬似単結晶シリコン）からなる領域を形成するときに、その領域の寸法がある方向に沿って小さくなっていくのを防ぐことが可能な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。
本願において開示される発明のうち、代表的なものの概略を説明すれば、以下の通りである。
（１）基板の上に成膜された半導体膜にエネルギービームを照射して、前記半導体膜のあらかじめ定められた領域に帯状結晶を有する擬似単結晶を形成する工程を有する表示装置の製造方法であって、前記擬似単結晶を形成する工程は、前記半導体膜の第１の領域に、前記基板上における前記エネルギービームの照射位置を第１の方向に移動させながら前記エネルギービームを照射して前記擬似単結晶を形成する第１の工程と、前記半導体膜の第２の領域に、前記基板上における前記エネルギービームの照射位置を前記第１の方向とは反対の第２の方向に移動させながら前記エネルギービームを照射して前記擬似単結晶を形成する第２の工程とを有し、前記第１の工程および前記第２の工程のそれぞれの工程により前記擬似単結晶が形成された前記第１の領域および前記第２の領域は、それぞれ、前記エネルギービームの照射を終了する位置における前記照射位置の移動方向と直交する方向の寸法が、前記エネルギービームの照射を開始する位置における前記照射位置の移動方向と直交する方向の寸法よりも狭く、前記第２の領域は、前記第１の領域と重畳する部分と重畳しない部分を有する表示装置の製造方法。
（２）前記（１）の表示装置の製造方法において、前記第１の領域と前記第２の領域とを重畳させる際に、前記第１の工程において前記エネルギービームの照射を終了する位置は、前記第１の工程において前記エネルギービームの照射を開始する位置と、前記第２の工程において前記エネルギービームの照射を開始する位置との間にあり、かつ、前記第１の工程において前記エネルギービームの照射を開始する位置と、前記第２の工程において前記エネルギービームの照射を開始する位置との中心位置よりも前記第２の工程において前記エネルギービームの照射を開始する位置側にある表示装置の製造方法。
（３）前記（１）または（２）の表示装置の製造方法において、前記エネルギービームは、連続発振レーザである表示装置の製造方法。
（４）前記（１）乃至（３）のいずれかの表示装置の製造方法において、前記擬似単結晶を形成する前の前記半導体膜は、アモルファスシリコン膜である表示装置の製造方法。
（５）前記（１）乃至（３）のいずれかの表示装置の製造方法において、前記擬似単結晶を形成する前の前記半導体膜は、多結晶シリコン膜である表示装置の製造方法。
（６）前記（１）乃至（５）のいずれかの表示装置の製造方法において、前記第１の領域の延在方向に沿った中心軸の位置が、前記第２の領域の延在方向に沿った中心軸とほぼ等しい表示装置の製造方法。
本発明の表示装置の製造方法によれば、たとえば、前記第１の工程により擬似単結晶が形成される領域の、前記エネルギービームの照射を終了する位置における前記照射位置の移動方向と直交する方向の寸法が、前記エネルギービームの照射を開始する位置における前記照射位置の移動方向と直交する方向の寸法よりも小さくなったとしても、前記第２の工程で、前記第１の工程における前記エネルギービームの照射を終了する位置の近傍から第２の方向にエネルギービームの照射位置を移動させれば、第１の工程において前記エネルギービームの幅が狭くなって擬似単結晶化されなかった領域に前記エネルギービームを照射し、擬似単結晶化することができる。
そのため、基板の上に帯状結晶を有する擬似多結晶領域を形成するときに、その領域の寸法がある方向に沿って小さくなっていくのを防ぐことができる。
以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。
図１（ａ）乃至図３は、本発明を適用して製造される表示装置の一構成例を示す模式図である。
図１（ａ）は、液晶表示パネルの概略構成を示す模式平面図である。図１（ｂ）は、図１（ａ）のＡ−Ａ’線における断面構成を示す模式断面図である。図２は、液晶表示パネルのＴＦＴ基板の構成の一例を示す模式平面図である。図３は、ＴＦＴ基板の表示領域の１画素の回路構成の一例を示す模式回路図である。
本発明の表示装置の製造方法は、たとえば、液晶表示パネルに用いられるＴＦＴ基板と呼ばれる基板の製造するときに適用することができる。液晶表示パネルは、たとえば、図１（ａ）および図１（ｂ）に示すように、ＴＦＴ基板１と対向基板２の一対の基板の間に液晶材料３を封入した表示パネルである。このとき、ＴＦＴ基板１と対向基板２は、表示領域ＤＡを囲むように設けられたシール材４によって接着されており、液晶材料３は、ＴＦＴ基板１、対向基板２、およびシール材４で囲まれた空間に密封されている。また、ＴＦＴ基板１および対向基板２の外側を向いた面には、たとえば、偏光板５Ａ、５Ｂが貼り付けられている。またこのとき、ＴＦＴ基板１と偏光板５Ａの間、対向基板２と偏光板５Ｂの間には、１層から数層の位相差板が設けられていることもある。
また、ＴＦＴ基板１は、たとえば、図２に示すように、ｘ方向に延在して表示領域ＤＡを横断する複数本の走査信号線ＧＬと、ｙ方向に延在して表示領域ＤＡを縦断する複数本の映像信号線ＤＬが設けられている。また、表示領域ＤＡは、ｘ方向およびｙ方向に二次元的に配置された複数個の画素の集合で設定されている。このとき、表示領域ＤＡの１つの画素領域は、図３に示すように、２本の隣接する走査信号線ＧＬｍ，ＧＬｍ＋１と、２本の隣接する映像信号線ＤＬｎ，ＤＬｎ＋１で囲まれた領域に相当する。そして、各画素には、スイッチング素子であるＴＦＴ素子と画素電極ＰＸが配置されている。またこのとき、各画素に対して配置されるＴＦＴ素子は、たとえば、ゲート（Ｇ）が２本の隣接する走査信号線のうちの一方の走査信号線ＧＬｍ＋１に接続され、ドレイン（Ｄ）が２本の隣接する映像信号線のうちの一方の映像信号線ＤＬｎに接続されている。また、各画素に対して配置されるＴＦＴ素子のソース（Ｓ）は、画素電極ＰＸに接続されている。また、画素電極ＰＸは、共通電極ＣＴ（対向電極とも呼ばれる）および液晶材料３とともに画素容量を形成している。なお、共通電極ＣＴは、対向基板２に設けられている場合もあるし、ＴＦＴ基板１に設けられている場合もある。
また、本発明が適用されるＴＦＴ基板１は、たとえば、図２に示すように、表示領域ＤＡの外側に、各映像信号線ＤＬに映像信号を入力するための第１の駆動回路ＤＲＶ１と、各走査信号線ＧＬに走査信号を入力するための第２の駆動回路ＤＲＶ２が形成されている。第１の駆動回路ＤＲＶ１は、従来のデータドライバＩＣと同等の機能を有する回路であり、たとえば、各映像信号線ＤＬに入力する映像信号（階調データ）を生成する回路、入力するタイミングを制御する回路などを有する。また、第２の駆動回路ＤＲＶ２は、従来の走査ドライバＩＣと同等の機能を有する回路であり、たとえば、各走査信号線ＧＬに走査信号を入力するタイミングを制御する回路などを有する。またこのとき、第１の駆動回路ＤＲＶ１および第２の駆動回路ＤＲＶ２はそれぞれ、ＭＯＳトランジスタやダイオードなどの半導体素子を多数個組み合わせて構成されている集積回路である。
またさらに、本発明が適用されるＴＦＴ基板１において、第１の駆動回路ＤＲＶ１および第２の駆動回路ＤＲＶ２は、ＩＣチップではなく、ＴＦＴ基板１の上に、走査信号線ＧＬや映像信号線ＤＬ、表示領域ＤＡのＴＦＴ素子などとともに形成されている内蔵回路である。このとき、第１の駆動回路ＤＲＶ１および第２の駆動回路ＤＲＶ２は、シール材４よりも内側、すなわちシール材４と表示領域ＤＡの間に形成することが望ましいが、シール材４と平面でみて重なる領域やシール材４の外側に形成されていてもよい。
以下、図２および図３に示したような構成のＴＦＴ基板１の製造方法に本発明を適用した場合の実施例を説明する。
図４（ａ）乃至図９は、本発明による実施例１のＴＦＴ基板の製造方法を説明するための模式図である。
図４（ａ）は、アモルファスシリコン膜を成膜した直後のマザーガラスの模式平面図である。図４（ｂ）は、図４（ａ）のＢ−Ｂ’線における断面構成を示す模式断面図である。図５（ａ）は、アモルファスシリコン膜の一部を多結晶シリコン化した直後のマザーガラスの模式平面図である。図５（ｂ）は、図５（ａ）のＣ−Ｃ’線における断面構成を示す模式断面図である。図６（ａ）は、多結晶シリコン化した領域を擬似単結晶化した直後のマザーガラスの模式平面図である。図６（ｂ）は、図６（ａ）のＤ−Ｄ’線における断面構成を示す模式断面図である。図７は、多結晶シリコン化および擬似単結晶化の方法を説明するための模式斜視図である。図８は、多結晶シリコンが擬似単結晶化するときの様子を示す模式平面図である。図９は、本発明を適用したときの擬似単結晶化の手順を説明するための模式平面図である。
実施例１では、表示領域ＤＡの各画素に配置するＴＦＴ素子の半導体層をアモルファスシリコンで形成し、第１の駆動回路ＤＲＶ１および第２の駆動回路ＤＲＶ２の半導体素子の半導体層を擬似単結晶シリコンで形成するＴＦＴ基板１の製造方法について説明する。なお、実施例１において、前記擬似単結晶シリコンは、後述するように、ある特定の方向に長く延びる帯状結晶の集合で構成された多結晶シリコンのことを意味する。また、実施例１では、本発明に関わる工程、すなわち前記擬似単結晶シリコンを形成する工程についてのみ説明する。
ＴＦＴ基板１は、たとえば、図４（ａ）に示すように、液晶表示パネルで用いるときの基板サイズよりも面積が広いガラス基板（以下、マザーガラスと呼ぶ）６を用いて製造される。このとき、マザーガラス６の領域６０１が、液晶表示パネルで用いるときのＴＦＴ基板１の基板サイズに相当し、成膜およびパターニングを複数回繰り返して、領域６０１に走査信号線ＧＬ、映像信号線ＤＬ、表示領域ＤＡのＴＦＴ素子、画素電極ＰＸなどを形成した後、マザーガラス６の領域６０１をＴＦＴ基板１として切り出すという方法がとられている。またこのとき、表示領域ＤＡの外側にある領域Ｒ１には第１の駆動回路ＤＲＶ１が形成され、表示領域ＤＡの外側にある領域Ｒ２には第２の駆動回路ＤＲＶ２が形成される。なお、１枚のマザーガラス６には、ＴＦＴ基板１として切り出す領域が１箇所の場合もあるし、２箇所、４箇所、さらには十数箇所の場合もある。
実施例１の製造方法において、表示領域ＤＡの各画素のＴＦＴ素子の半導体層として用いるアモルファスシリコンと、第１の駆動回路ＤＲＶ１および第２の駆動回路ＤＲＶ２の半導体素子の半導体層として用いる擬似単結晶シリコンは、マザーガラス６の表面全面にアモルファスシリコン膜を成膜した後、たとえば、領域Ｒ１および領域Ｒ２のアモルファスシリコンを多結晶シリコン化し、さらに前記多結晶シリコン化した領域を擬似単結晶シリコン化して形成する。そのため、まず、たとえば、図４（ａ）および図４（ｂ）に示すように、マザーガラス６の表面に積層されたシリコン窒化膜（ＳｉＮ膜）７０１、シリコン酸化膜（ＳｉＯ膜）７０２の上に、アモルファスシリコン膜７０３ａを成膜する。アモルファスシリコン膜７０３ａは、たとえば、プラズマＣＶＤ法で成膜する。また、アモルファスシリコン膜７０３ａは、マザーガラス６の全面に成膜（形成）され、表示領域ＤＡだけでなく、第１の駆動回路を形成する領域Ｒ１および第２の駆動回路を形成する領域Ｒ２にも成膜される。
次に、たとえば、図５（ａ）および図５（ｂ）に示すように、第１の駆動回路を形成する領域Ｒ１を含む領域Ｒ３、および第２の駆動回路を形成する領域Ｒ２を含む領域Ｒ４のアモルファスシリコン７０３ａを多結晶シリコン７０３ｂにする。前記各領域Ｒ３，Ｒ４を多結晶シリコン７０３ｂするときには、まず、各領域Ｒ３，Ｒ４にエキシマレーザなどのパルス発振レーザまたは連続発振レーザを照射してアモルファスシリコン７０３ａを脱水素化する。そして、脱水素化されたアモルファスシリコンに、再度エキシマレーザなどのパルス発振レーザまたは連続発振レーザを照射してアモルファスシリコンを溶融させた後、結晶化させる。このとき、各領域Ｒ３，Ｒ４の多結晶シリコン７０３ｂは、たとえば、粒径が非常に小さい粒状結晶が集まって固まった状態になっている。
次に、たとえば、図６（ａ）および図６（ｂ）に示すように、多結晶シリコン化した領域Ｒ３，Ｒ４のうち、第１の駆動回路を形成する領域Ｒ１および第２の駆動回路を形成する領域Ｒ２の多結晶シリコン７０３ｂを溶融、再結晶化させて、ある特定の方向に長く延びる帯状結晶の集合で構成される擬似単結晶シリコン７０３ｃを形成する。このとき、第１の駆動回路を形成する領域Ｒ１には、たとえば、図７に示すように、レーザ発振器８で発生させた連続発振レーザ９ａを光学系１０で帯状のエネルギービーム９ｂに変換して照射し、多結晶シリコン７０３ｂを溶融、再結晶化させる。またこのとき、照射するエネルギービーム９ｂ（連続発振レーザ９ａ）は、たとえば、マザーガラス６を−ｘ方向に移動させながら照射し、メカニカルシャッタまたは変調器（たとえば、ＥＯモジュレータやＡＯモジュレータなど）などで照射／非照射を制御しながら、ｘ方向にならんだ複数箇所の領域Ｒ１にエネルギービーム９ｂを順次照射し、擬似単結晶化させる。
このとき、第１の駆動回路を形成する領域Ｒ１の結晶状態は、たとえば、図８に示したような変化をする。アモルファスシリコン７０３ａを多結晶化した直後の多結晶シリコン７０３ｂは、たとえば、図８の上側に示したように、個々の粒径が非常に小さく、かつ、等方的な粒状結晶７０３ｐの集まりである。そこに、ある特定のエネルギー密度のエネルギービーム９ｂをある特定の速度でｘ方向に移動させながら照射して溶融、再結晶化させると、溶融したシリコンが結晶化するときにスーパーラテラル成長と呼ばれる結晶成長が起こり、図８の下側に示すように、エネルギービーム９ｂの照射位置の移動方向（ｘ方向）に長く延びた帯状結晶７０３ｗの集合で構成される多結晶シリコン（擬似単結晶シリコン７０３ｃ）が形成される。そのため、第１の駆動回路ＤＲＶ１を形成するときに、たとえば、キャリアの移動方向と帯状結晶７０３ｗの長手方向とをほぼ一致させてＭＯＳトランジスタを形成すれば、そのＭＯＳトランジスタのキャリアの移動度を高くでき、動作を高速化できる。
また、実施例１のＴＦＴ基板１の製造方法において、擬似単結晶シリコン７０３ｃを形成するときに照射するエネルギービーム９ｂ（連続発振レーザ）の形状は、たとえば、照射領域の移動方向（短軸方向）に沿った寸法を３〜５μｍ程度、照射領域の移動方向と直交する方向（長軸方向）に沿った寸法を１ｍｍ以上にすることが望ましい。
しかしながら、たとえば、照射するエネルギービーム９ｂが、たとえば、レーザパワーが３０Ｗ以上の単体のビームもしくは合計で３０Ｗ以上の合成ビームの連続発振レーザであり、このビームを対物レンズで集光して照射する場合、図９の上側に示すように、第１の駆動回路を形成する領域Ｒ１のうちの１つの領域に対して、エネルギービーム９ｂの照射位置を第１の方向（＋ｘ方向）に移動させながら前記エネルギービーム９ｂを照射すると、擬似単結晶シリコン７０３ｃが形成された領域は、前記エネルギービーム９ｂの照射を終了する位置において前記＋ｘ方向と直交するｙ方向の寸法が、エネルギービーム９ｂの照射を開始した位置におけるｙ方向の寸法よりも小さくなってしまうことがあることを、本願発明者らは見出した。
なお、図９の上側に示した各領域Ｒ１の中の擬似単結晶シリコン７０３ｃが形成されている領域は、それぞれ、たとえば、図８の下側に示したように、複数の帯状結晶７０３ｗが集合して構成されている。
このような現象が起こる理由は、たとえば、連続発振レーザを集光する対物レンズの温度上昇による変形で、走査の途中で連続発振レーザの焦点がずれるためだと推定される。なお、多結晶シリコン７０３ｂに照射される時点でのレーザパワーは約２０Ｗであった。そのため、たとえば、その焦点のずれを補正しながら連続発振レーザ（エネルギービーム９ｂ）を照射することができれば、このような現象を回避できるが、そのような補正は非常に難しい。
そこで、実施例１のＴＦＴ基板１の製造方法では、図９の上側に示したように、基板上におけるエネルギービーム９ｂ（連続発振レーザ）の照射位置を＋ｘ方向に移動させながら第１の駆動回路を形成する各領域Ｒ１の中の第１の領域に擬似単結晶シリコン７０３ｃを形成した後、図９の下側に示すように、基板上におけるエネルギービーム９ｂの照射位置を−ｘ方向に移動させながら第１の駆動回路を形成する各領域Ｒ１の中の第２の領域に擬似単結晶シリコン７０３ｃを形成する。エネルギービーム９ｂの照射位置を−ｘ方向に移動させているときに各領域Ｒ１に形成される擬似単結晶シリコン７０３ｃ（第２の領域）は、照射位置を＋ｘ方向に移動させながら形成した擬似単結晶シリコン７０３ｃ（第１の領域）と同様に、前記エネルギービーム９ｂの照射を終了する位置におけるｙ方向の寸法が、前記エネルギービーム９ｂの照射を開始する位置におけるｙ方向の寸法よりも小さくなってしまう。しかしながら、エネルギービーム９ｂの照射位置を−ｘ方向に移動させて第２の領域を形成するための前記エネルギービーム９ｂの照射を終了する位置は、すでに、前記第１の領域を形成するためのエネルギービーム９ｂの照射位置を＋ｘ方向に移動させているときに擬似単結晶化されている。また、エネルギービーム９ｂの照射位置を−ｘ方向に移動させているときに前記エネルギービーム９ｂの照射を終了する位置は、エネルギービーム９ｂの照射位置を＋ｘ方向に移動させているときに前記エネルギービーム９ｂの照射を開始する位置の近傍である。そのため、−ｘ方向に移動させているときに擬似単結晶化した第２の領域において前記エネルギービーム９ｂの照射が終了した位置のｙ方向の寸法が小さくても、第２の領域の外側には、エネルギービーム９ｂの照射位置を＋ｘ方向に移動させているときに形成された第１の領域の擬似単結晶シリコン７０３ｃが存在する。
このように、第２の領域を、すでに擬似単結晶シリコン７０３が形成されている第１の領域と部分的に重畳させることで、第１の駆動回路を形成する領域Ｒ１のほぼ全域を擬似単結晶シリコン７０３ｃにすることができる。また、第２の領域の延在方向（ｘ方向）に沿った中心軸の位置を、第２の領域の延在方向に沿った中心軸の位置とほぼ一致させることで、エネルギービーム９ｂの照射位置の移動方向に沿って寸法が小さくなっていくのを防げる。
また、繰り返しの説明は省略するが、第２の駆動回路を形成する領域Ｒ２の多結晶シリコン７０３ｂを擬似単結晶化する場合は、たとえば、レーザ発振器８および光学系１０とマザーガラス６の位置関係を９０度回転させ、エネルギービーム９ｂ（連続発振レーザ）の照射位置を＋ｙ方向に移動させながら第２の駆動回路を形成する領域Ｒ２に擬似単結晶シリコン７０３ｃを形成した後、それに部分的に重畳するようにエネルギービーム９ｂの照射位置を−ｙ方向に移動させながら第２の駆動回路を形成する領域Ｒ２に擬似単結晶シリコン７０３ｃを形成すればよい。このようにすると、第２の駆動回路を形成する領域Ｒ２の擬似単結晶シリコン７０３ｃは、ｙ方向に長く延びる帯状結晶７０３ｗの集まりになる。そのため、第２の駆動回路ＤＲＶ２を形成するときに、たとえば、キャリアの移動方向が帯状結晶７０３ｗの長手方向になるようにＭＯＳトランジスタを形成すれば、そのＭＯＳトランジスタのキャリアの移動度を高くでき、動作を高速化できる。
なお、図９の上側および下側に示した図において、擬似単結晶シリコン７０３ｃが形成されている第１の領域および第２の領域はそれぞれ、たとえば、図８の下側に示したように、複数の帯状結晶７０３ｗが集合して構成されている。
図１０（ａ）および図１０（ｂ）は、実施例１のＴＦＴ基板の製造方法の別の作用効果を説明するための模式図である。
図１０（ａ）は、連続発振レーザを一方向に照射して擬似単結晶シリコンを形成した場合の問題点を説明するための模式平面図である。図１０（ｂ）は、実施例１の方法で照射した場合の作用効果を説明するための模式図である。
図１０（ａ）に示すＴＦＴ基板１の製造方法の場合、たとえば、ｘ方向に並んだ第１の駆動回路を形成する領域Ｒ１の多結晶シリコン７０３ｂを擬似単結晶化する場合、基板（マザーガラス６）上における連続発振レーザ（エネルギービーム９ｂ）の照射位置を＋ｘ方向に移動させながら照射している。このとき、＋ｘ方向のみに移動させながら照射して擬似単結晶化すると、擬似単結晶化される領域のｙ方向の寸法が途中から徐々に小さくなっていく。そのため、たとえば、連続発振レーザの照射を開始する位置におけるレーザのｙ方向の寸法が、第１の駆動回路を形成する領域Ｒ１のｙ方向の寸法とほぼ同じ場合、連続発振レーザの照射を終了する位置におけるレーザのｙ方向の寸法は第１の駆動回路を形成する領域Ｒ１のｙ方向の寸法に比べて非常に狭くなる。そのため、第１の駆動回路を形成する領域Ｒ１を矩形にする場合、図１０（ａ）に平行斜線を入れて示した有効領域Ｒ５の大きさは、本来の領域Ｒ１に比べて非常に小さくなってしまう。つまり、有効領域Ｒ５の大きさが、本来の領域Ｒ１の大きさになるようにするためには、照射開始時における連続発振レーザのｙ方向の寸法を大きくする必要があり、第１の駆動回路を形成する領域Ｒ１の外側に照射されるビームの量が増え、エネルギーのロスが大きくなる。
一方、実施例１のように、１つの第１の駆動回路を形成する領域Ｒ１に対して、連続発振レーザの照射位置を第１の方向（＋ｘ方向）に移動させながら擬似単結晶化した後、それに部分的に重ねて連続発振レーザの照射位置を第１の方向とは反対の第２の方向（−ｘ方向）に移動させながら擬似単結晶化すると、第１の方向に移動させながら擬似単結晶化したときにｙ方向の寸法が小さくなっていく領域は、第２の方向に移動させながら擬似単結晶化するときに連続発振レーザの照射を開始する位置に近いのでｙ方向の寸法が大きくなる。そのため、第１の駆動回路を形成する領域Ｒ１を矩形にする場合、図１０（ｂ）に平行斜線を入れて示した有効領域Ｒ６の大きさは、本来の領域Ｒ１とほぼ同じ大きさになる。つまり、有効領域Ｒ６の大きさを、本来の領域Ｒ１の大きさになるようにするときに、第１の駆動回路を形成する領域Ｒ１の外側に照射されるビームの量を少なくでき、エネルギーのロスを小さくすることができるという効果も得られる。
図１１は、実施例１のＴＦＴ基板の製造方法の第１の変形例を説明するための模式図である。
実施例１のＴＦＴ基板１の製造方法は、たとえば、基板（マザーガラス６）の上に形成された半導体膜の概略矩形の領域に、連続発振レーザ（エネルギービーム９ｂ）の照射位置を第１の方向に移動させながら擬似単結晶シリコン７０３ｃを形成した後、連続発振レーザの照射位置を第１の方向と反対の第２の方向に移動させながら擬似単結晶シリコン７０３ｃを形成することで、連続発振レーザの照射位置を第１の方向に移動させたときに擬似単結晶シリコン７０３ｃが形成された領域のうち、第１の方向に直交する方向の寸法が小さくなっていく領域を少なくすることを主要な特徴とする。つまり、連続発振レーザの照射位置を第２の方向に移動させながら照射するときには、連続発振レーザの照射位置を第１の方向に移動させたときに擬似単結晶シリコン７０３ｃが形成された領域のうち、第１の方向に直交する方向の寸法が小さくなっていく領域を少なくすることができればよい。そのため、たとえば、連続発振レーザの照射位置を第１の方向に移動させながら照射するときには、図１１の上側に示すように、第１の駆動回路を形成する領域Ｒ１のｘ方向の長さ分だけ照射して擬似単結晶シリコン７０３ｃを形成し、連続発振レーザの照射位置を第２の方向に移動させながら照射するときには、図１１の下側に示すように、第１の駆動回路を形成する領域Ｒ１のｘ方向の長さよりも短くし、第１の方向に移動させながら照射するときの照射開始位置よりも手前で擬似単結晶シリコン７０３ｃの形成を終了してもよい。
図１２および図１３は、実施例１のＴＦＴ基板の製造方法の第２の変形例を説明するための模式図である。
図１２は、擬似単結晶化するときの第２の変形例を説明するための模式平面図である。図１３は、図１２に示した方法で擬似単結晶化したときの有効領域を示す模式平面図である。
実施例１のＴＦＴ基板１の製造方法における特徴を説明するにあたり、図９に示した例では、連続発振レーザ（エネルギービーム９ｂ）の照射位置を第１の方向に移動させながら擬似単結晶シリコン７０３ｃを形成するときの照射開始位置と第２の方向に移動させながら擬似単結晶シリコン７０３ｃを形成するときの照射終了位置が一致し、連続発振レーザの照射位置を第１の方向に移動させながら擬似単結晶シリコン７０３ｃを形成するときの照射終了位置と第２の方向に移動させながら擬似単結晶シリコン７０３ｃを形成するときの照射開始位置が一致している。また、図１１に示した例では、連続発振レーザ（エネルギービーム９ｂ）の照射位置を第１の方向に移動させながら擬似単結晶シリコン７０３ｃを形成するときの照射終了位置と第２の方向に移動させながら擬似単結晶シリコン７０３ｃを形成するときの照射開始位置が一致している。しかしながら、これらの照射開始位置および照射終了位置の関係は、このような関係に限らず、種々の関係に設定できることはもちろんである。つまり、連続発振レーザ（エネルギービーム９ｂ）の照射位置を第１の方向に移動させながら第１の領域に擬似単結晶シリコン７０３ｃを形成するときの照射開始位置と第２の方向に移動させながら第２の領域に擬似単結晶シリコン７０３ｃを形成するときの照射終了位置、連続発振レーザの照射位置を第１の方向に移動させながら第１の領域に擬似単結晶シリコン７０３ｃを形成するときの照射終了位置と第２の方向に移動させながら第２の領域に擬似単結晶シリコン７０３ｃを形成するときの照射開始位置は、たとえば、図１２に示すように、連続発振レーザの照射位置の移動方向（ｘ方向）にずれていてもよい。
なお、第１の領域に擬似単結晶シリコン７０３ｃを形成するときの連続発振レーザの照射開始位置および終了位置と、第２の領域に擬似単結晶シリコン７０３ｃを形成するときの連続発振レーザの照射開始位置および終了位置を照射位置の移動方向にずらす場合、たとえば、第１の領域の擬似単結晶シリコンを形成するためのエネルギービームの照射を終了する位置は、前記第１の領域の擬似単結晶シリコンを形成するための前記エネルギービームの照射を開始する位置と、前記第２の領域に擬似単結晶シリコンを形成するエネルギービームの照射を開始する位置との中心位置よりも前記第２の領域に擬似単結晶シリコンを形成するためのエネルギービームの照射を開始する位置側にする。
このようにすると、たとえば、図１３に平行斜線を入れて示した有効領域Ｒ７のように、本来の領域Ｒ１よりもｙ方向の寸法が小さくなるが、その分、たとえば、図１０（ａ）に示した有効領域Ｒ５や図１０（ｂ）に示した有効領域Ｒ６よりもｘ方向の寸法を長くすることができる。
図１４乃至図１６は、実施例１のＴＦＴ基板の製造方法の第３の変形例を説明するための模式図である。
図１４は、ｘ方向に並んだ複数の領域を擬似単結晶化するときの連続発振レーザの照射方法の一例を説明するための模式平面図である。図１５は、図１４に示した方法で連続発振レーザを照射したときに起こる可能性がある問題点を示す模式平面図である。図１６は、図１５に示した問題点を解決する連続発振レーザの照射方法の一例を説明するための模式図である。
実施例１のＴＦＴ基板１の製造方法において、たとえば、ｘ方向に並んだ複数の第１の駆動回路を形成する領域Ｒ１に擬似単結晶シリコン７０３ｃを形成するときには、たとえば、基板上における連続発振レーザの照射位置を＋ｘ方向に移動させながら、メカニカルシャッタまたは変調器などで、前記照射位置が第１の駆動回路を形成する領域Ｒ１にある時だけ照射されるように制御する。このとき、たとえば、図１４に示すように、ｘ方向に並んだ４つの領域Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４に擬似単結晶シリコン７０３を形成する場合を考えると、まず、図１４の上側に示すように連続発振レーザの照射位置を＋ｘ方向に移動させながら領域Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４に順次レーザを照射して擬似単結晶シリコン７０３ｃを形成した後、図１４の下側に示すように、連続発振レーザの照射位置を−ｘ方向に移動させながら領域Ｒ１４，Ｒ１３，Ｒ１２，Ｒ１１に順次レーザを照射して擬似単結晶シリコン７０３ｃを形成するのが最も効率のよい形成方法である。
しかしながら、たとえば、図１５の上側に示すように、１つめの領域Ｒ１１と２つめの領域Ｒ１２の間隙Δｘが短いと、１つめの領域Ｒ１１に対するレーザの照射が終了してから、２つめの領域Ｒ１２に対するレーザの照射が開始されるまでの時間間隔が短く、１つめの領域Ｒ１１にレーザを照射したときに変形した対物レンズがもとの形状に戻り切れず、２つめの領域Ｒ１２に対するレーザの照射を開始する位置におけるｙ方向の寸法が小さくなることがある。このような現象は、連続発振レーザの照射位置を−ｘ方向に移動させながら領域Ｒ１２，Ｒ１１に擬似単結晶シリコン７０３ｃを形成するときにも発生する。そのため、図１５の下側に示すように、＋ｘ方向に移動させながらレーザを照射したときの照射開始位置または−ｘ方向に移動させながらレーザを照射したときの照射開始位置のｙ方向の寸法が小さくなってしまい、有効領域が狭くなってしまうことがある。
このような現象を回避するためには、たとえば、図１６に示すように、１つの帯状領域（走査領域）を２往復させればよい。このとき、１往復目は、照射領域を＋ｘ方向に移動させる過程で１つめの領域Ｒ１１および３つめのＲ１３に連続発振レーザを照射して擬似単結晶シリコン７０３ｃを形成した後、照射領域を−ｘ方向に移動させる過程で４つめの領域Ｒ１４および２つめの領域Ｒ１２に連続発振レーザを照射して擬似単結晶シリコン７０３ｃを形成する。そして、２往復目は、照射領域を＋ｘ方向に移動させる過程で２つめの領域Ｒ１２および４つめのＲ１４に連続発振レーザを照射して擬似単結晶シリコン７０３ｃを形成した後、照射領域を−ｘ方向に移動させる過程で３つめの領域Ｒ１３および１つめの領域Ｒ１１に連続発振レーザを照射して擬似単結晶シリコン７０３ｃを形成する。
このようにすれば、たとえば、１往復目で１つめの領域Ｒ１１に対する連続発振レーザの照射が終了した後、次の領域Ｒ１３に対する連続発振レーザを開始するまでの時間間隔を長くすることができる。そのため、１つめの領域Ｒ１１にレーザを照射したときに変形した対物レンズがもとの形状に戻ることができ、３つめの領域Ｒ１３に対する連続発振レーザの照射開始位置におけるｙ方向の寸法が小さくなるのを防げる。また、繰り返しの説明は省略するが、残りの過程においても、各領域に対する連続発振レーザの照射開始位置におけるｙ方向の寸法が小さくなるのを防げる。そのため、ｘ方向に並んだ複数の第１の駆動回路を形成する領域Ｒ１について、各領域のｘ方向の長さを長くできるとともに、２つの隣接する領域の間隙Δｘを短くすることができる。
図１７は、実施例１のＴＦＴ基板の製造方法の応用例を説明するための模式図である。
実施例１では、たとえば、図６（ａ）や図７に示したように、ＴＦＴ基板１の表示領域ＤＡの外側にある第１の駆動回路を形成する領域Ｒ１、第２の駆動回路を形成する領域Ｒ２に擬似単結晶シリコン７０３ｃを形成する場合を例に挙げた。しかしながら、本発明は、このような表示領域ＤＡの外側にある駆動回路を形成する領域だけに限らず、たとえば、図１７に示すように、表示領域ＤＡに擬似単結晶シリコン７０３ｃをタイル状に形成する場合にも適用できることはもちろんである。このように、表示領域ＤＡに擬似単結晶シリコン７０３ｃをタイル状に形成する場合、その形成手順は、実施例１で説明したような手順でよいので、詳細な説明は省略する。
なお、図１７に示したように、表示領域ＤＡに擬似単結晶シリコン７０３ｃをタイル状に形成する場合、各画素のＴＦＴ素子（スイッチング素子）の半導体層を擬似単結晶シリコン７０３ｃで形成することになるので、各ＴＦＴ素子を形成するときには、擬似単結晶シリコン７０３ｃを構成する帯状結晶の長手方向とチャネル長の方向（キャリアの移動方向）が一致するようにドレイン電極およびソース電極を形成する。
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。
たとえば、本発明は、液晶表示パネルのＴＦＴ基板１の製造方法に限らず、液晶表示パネルのＴＦＴ基板１と同様の構成を有する基板の製造方法に適用できることはもちろんである。つまり、本発明は、たとえば、有機ＥＬ（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ）を用いた自発光型の表示パネルの基板など、表示領域にスイッチング素子としてＴＦＴ素子が配置され、表示領域の外側にＭＯＳトランジスタなどの半導体素子からなる集積回路が形成された基板の製造方法に適用することができる。
また、前記実施例では、擬似単結晶シリコン７０３ｃを形成するために照射するエネルギービーム９ｂの一例として連続発振レーザを挙げたが、これに限らず、エキシマレーザなどのパルス発振レーザを照射してもよいことはもちろんである。またさらに、照射するエネルギービーム９ｂは、多結晶シリコン７０３ｂを溶融させることができればよいので、連続発振レーザやパルス発振レーザに限らず、他の形態のエネルギービームであってもよいことはもちろんである。
また、前記実施例では、アモルファスシリコン膜を、たとえば、図８の上側に示したような粒状結晶の集合で構成される多結晶シリコン７０３ｂにした後、帯状結晶の集合で構成される擬似単結晶シリコン７０３ｃにする場合を例に挙げている。しかしながら、これに限らず、たとえば、アモルファスシリコン膜から直接、擬似単結晶シリコンを形成してもよいことはもちろんである。この場合、たとえば、アモルファスシリコン膜の擬似単結晶シリコンを形成する領域をあらかじめ脱水素化しておくことが望ましい。
また、前記実施例では、アモルファスシリコン膜を部分的に多結晶シリコン化した後、多結晶シリコン化された領域に擬似単結晶シリコンを形成する場合を例に挙げている。しかしながら、これに限らず、たとえば、マザーガラス６の上に形成されたアモルファスシリコン膜の全面を多結晶シリコン化してもよいことはもちろんである。この場合、表示領域のＴＦＴ素子の半導体層は、多結晶シリコンで形成される。
またさらに、前記実施例では、ＴＦＴ素子（ＭＯＳトランジスタ）の半導体層（半導体材料）としてシリコンを用いた場合を例に挙げている。しかしながら、これに限らず、他の半導体材料であってもよいことはもちろんである。
液晶表示パネルの概略構成を示す模式平面図である。 図１（ａ）のＡ−Ａ’線における断面構成を示す模式断面図である。 液晶表示パネルのＴＦＴ基板の構成の一例を示す模式平面図である。 ＴＦＴ基板の表示領域の１画素の回路構成の一例を示す模式回路図である。 アモルファスシリコン膜を成膜した直後のマザーガラスの模式平面図である。 図４（ａ）のＢ−Ｂ’線における断面構成を示す模式断面図である。 アモルファスシリコン膜の一部を多結晶シリコン化した直後のマザーガラスの模式平面図である。 図５（ａ）のＣ−Ｃ’線における断面構成を示す模式断面図である。 多結晶シリコン化した領域を擬似単結晶化した直後のマザーガラスの模式平面図である。 図６（ａ）のＤ−Ｄ’線における断面構成を示す模式断面図である。 多結晶シリコン化および擬似単結晶化の方法を説明するための模式斜視図である。 多結晶シリコンが擬似単結晶化するときの様子を示す模式平面図である。 本発明を適用したときの擬似単結晶化の手順を説明するための模式平面図である。 連続発振レーザを一方向に照射して擬似単結晶シリコンを形成した場合の問題点を説明するための模式平面図である。 実施例１の方法で照射した場合の作用効果を説明するための模式図である。 実施例１のＴＦＴ基板の製造方法の第１の変形例を説明するための模式図である。 擬似単結晶化するときの第２の変形例を説明するための模式平面図である。 図１２に示した方法で擬似単結晶化したときの有効領域を示す模式平面図である。 ｘ方向に並んだ複数の領域を擬似単結晶化するときの連続発振レーザの照射方法の一例を説明するための模式平面図である。 図１４に示した方法で連続発振レーザを照射したときに起こる可能性がある問題点を示す模式平面図である。 図１５に示した問題点を解決する連続発振レーザの照射方法の一例を説明するための模式図である。 実施例１のＴＦＴ基板の製造方法の応用例を説明するための模式図である。
符号の説明
１…ＴＦＴ基板
２…対向基板
３…液晶材料
４…シール材
５Ａ，５Ｂ…偏光板
６…マザーガラス
７０１…シリコン窒化膜
７０２…シリコン酸化膜
７０３ａ…アモルファスシリコン（膜）
７０３ｂ…多結晶シリコン
７０３ｃ…擬似単結晶シリコン
７０３ｐ…粒状結晶
７０３ｗ…帯状結晶
８…レーザ発振器
９ａ…連続発振レーザ
９ｂ…エネルギービーム
１０…光学系
ＧＬ，ＧＬｍ，ＧＬｍ＋１…走査信号線
ＤＬ，ＤＬｎ，ＤＬｎ＋１…映像信号線
ＰＸ…画素電極
ＣＴ…共通電極

Claims (6)

  1. 基板の上に成膜された半導体膜にエネルギービームを照射して、前記半導体膜のあらかじめ定められた領域に帯状結晶を有する擬似単結晶を形成する工程を有する表示装置の製造方法であって、
    前記擬似単結晶を形成する工程は、前記半導体膜の第１の領域に、前記基板上における前記エネルギービームの照射位置を第１の方向に移動させながら前記エネルギービームを照射して前記擬似単結晶を形成する第１の工程と、
    前記半導体膜の第２の領域に、前記基板上における前記エネルギービームの照射位置を前記第１の方向とは反対の第２の方向に移動させながら前記エネルギービームを照射して前記擬似単結晶を形成する第２の工程とを有し、
    前記第１の工程および前記第２の工程のそれぞれの工程により前記擬似単結晶が形成された前記第１の領域および前記第２の領域は、それぞれ、前記エネルギービームの照射を終了する位置における前記照射位置の移動方向と直交する方向の寸法が、前記エネルギービームの照射を開始する位置における前記照射位置の移動方向と直交する方向の寸法よりも狭く、
    前記第２の領域は、前記第１の領域と重畳する部分と重畳しない部分を有することを特徴とする表示装置の製造方法。
  2. 前記第１の領域と前記第２の領域とを重畳させる際に、前記第１の工程において前記エネルギービームの照射を終了する位置は、前記第１の工程において前記エネルギービームの照射を開始する位置と、前記第２の工程において前記エネルギービームの照射を開始する位置との間にあり、かつ、前記第１の工程において前記エネルギービームの照射を開始する位置と、前記第２の工程において前記エネルギービームの照射を開始する位置との中心位置よりも前記第２の工程において前記エネルギービームの照射を開始する位置側にあることを特徴とする請求項１に記載の表示装置の製造方法。
  3. 前記エネルギービームは、連続発振レーザであることを特徴とする請求項１または請求項２に記載の表示装置の製造方法。
  4. 前記擬似単結晶を形成する前の前記半導体膜は、アモルファスシリコン膜であることを特徴とする請求項１乃至請求項３のいずれか１項に記載の表示装置の製造方法。
  5. 前記擬似単結晶を形成する前の前記半導体膜は、多結晶シリコン膜であることを特徴とする請求項１乃至請求項３のいずれか１項に記載の表示装置の製造方法。
  6. 前記第１の領域の延在方向に沿った中心軸の位置が、前記第２の領域の延在方向に沿った中心軸とほぼ等しいことを特徴とする請求項１乃至請求項５のいずれか１項に記載の表示装置の製造方法。

JP2006227283A 2006-08-24 2006-08-24 表示装置の製造方法 Pending JP2008053396A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006227283A JP2008053396A (ja) 2006-08-24 2006-08-24 表示装置の製造方法
US11/843,693 US20080176351A1 (en) 2006-08-24 2007-08-23 Manufacturing method of display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006227283A JP2008053396A (ja) 2006-08-24 2006-08-24 表示装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008053396A true JP2008053396A (ja) 2008-03-06

Family

ID=39237168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006227283A Pending JP2008053396A (ja) 2006-08-24 2006-08-24 表示装置の製造方法

Country Status (2)

Country Link
US (1) US20080176351A1 (ja)
JP (1) JP2008053396A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120067032A (ko) * 2010-12-15 2012-06-25 삼성모바일디스플레이주식회사 디스플레이 장치 및 그의 결정화 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6368945B1 (en) * 2000-03-16 2002-04-09 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification
JP4744700B2 (ja) * 2001-01-29 2011-08-10 株式会社日立製作所 薄膜半導体装置及び薄膜半導体装置を含む画像表示装置
TW552645B (en) * 2001-08-03 2003-09-11 Semiconductor Energy Lab Laser irradiating device, laser irradiating method and manufacturing method of semiconductor device
JP3903761B2 (ja) * 2001-10-10 2007-04-11 株式会社日立製作所 レ−ザアニ−ル方法およびレ−ザアニ−ル装置
US7259082B2 (en) * 2002-10-03 2007-08-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR100646160B1 (ko) * 2002-12-31 2006-11-14 엘지.필립스 엘시디 주식회사 순차측면결정화를 위한 마스크 및 이를 이용한 실리콘결정화 방법

Also Published As

Publication number Publication date
US20080176351A1 (en) 2008-07-24

Similar Documents

Publication Publication Date Title
KR100898852B1 (ko) 표시 장치 및 표시 장치의 제조 방법
US7507645B2 (en) Method of forming polycrystalline semiconductor layer and thin film transistor using the same
US7714331B2 (en) Display device
US7927936B2 (en) Laser mask and crystallization method using the same
JP5085902B2 (ja) 表示装置の製造方法
US7033434B2 (en) Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same
US8853590B2 (en) Device for irradiating a laser beam
JP2007088364A (ja) 表示装置
JP4597730B2 (ja) 薄膜トランジスタ基板およびその製造方法
US6800540B1 (en) Method for crystallizing silicon
JP2006261634A (ja) 半導体装置およびその製造方法
JP2005223337A (ja) 連続側面固相法を利用して単結晶シリコン薄膜を形成する方法
JP2008053396A (ja) 表示装置の製造方法
US6875547B2 (en) Mask for crystallizing amorphous
US20060276013A1 (en) Sequential lateral solidification mask
JP2008053528A (ja) 表示装置の製造方法
JP4881197B2 (ja) 結晶化パターンおよびこれを用いた非晶質シリコンの結晶化方法
JP2003282437A (ja) 半導体装置の作製方法
JP2005276996A (ja) 平面表示装置の製造方法
JP4689150B2 (ja) 半導体回路及びその作製方法
JP2007142167A (ja) 表示装置およびその製造方法
JP2006032646A (ja) 結晶性薄膜形成方法、結晶性薄膜、結晶性薄膜半導体装置およびディスプレイ装置
JP2007134501A (ja) エキシマレーザーアニール法で作製したＳｉ膜を用いた半導体トランジスタ製造方法
JP2007142027A (ja) 表示装置の製造方法
JP2002231632A (ja) レーザーアニール方法