JP2007142167A - 表示装置およびその製造方法 - Google Patents

表示装置およびその製造方法 Download PDF

Info

Publication number
JP2007142167A
JP2007142167A JP2005334164A JP2005334164A JP2007142167A JP 2007142167 A JP2007142167 A JP 2007142167A JP 2005334164 A JP2005334164 A JP 2005334164A JP 2005334164 A JP2005334164 A JP 2005334164A JP 2007142167 A JP2007142167 A JP 2007142167A
Authority
JP
Japan
Prior art keywords
bank
film
substrate
display device
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005334164A
Other languages
English (en)
Inventor
Taiichi Kimura
泰一 木村
Toshihiko Itoga
敏彦 糸賀
Takashi Noda
剛史 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Priority to JP2005334164A priority Critical patent/JP2007142167A/ja
Priority to US11/593,552 priority patent/US20070117292A1/en
Publication of JP2007142167A publication Critical patent/JP2007142167A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 連続発振レーザの照射による結晶化時の凝集発生を抑制して、半導体の剥離発生を最少に留めて帯状結晶化した表示装置用基板を得る。
【解決手段】 凸部を形成したガラス基板１０１に窒化シリコン膜１０２と酸化シリコン膜１０３の下地膜を成膜し、その上にシリコン基膜１０７を成膜する。シリコン基膜１０７の下層にレーザの走査方向Ｓと交差する土手２００を位置させる。レーザの走査で発生した凝集３０４は土手２００を乗り越えた部分で停止し、その後は正常に帯状結晶シリコン膜３０２の形成がなされる。
【選択図】 図１

Description

本発明は、絶縁基板上に形成された半導体薄膜にレーザ光を照射して結晶化することで高品質の薄膜トランジスタ等からなる駆動回路や画素回路、其の他の各種回路を有する表示装置とその製造方法に好適なものである。
マトリクス配列された画素の駆動素子として薄膜トランジスタ等のアクティブ素子を用いたアクティブ・マトリクス方式の表示装置（または、アクティブ・マトリクス型駆動方式の表示装置）が広く使用されている。この種の表示装置の多くは、半導体膜としてシリコン膜を用いて形成された薄膜トランジスタ（ＴＦＴ）等のアクティブ素子で構成された多数の画素回路とこの画素回路に表示のための信号を供給する駆動回路とをガラス等の絶縁基板上に配置することで良質の画像を表示するものである。ここでは、上記アクティブ素子として、その典型例である薄膜トランジスタを例として説明する。
半導体膜としてこれまで一般的に用いられてきた非晶質シリコン半導体膜（アモルファスシリコン半導体膜、a-Ｓｉ）を用いた薄膜トランジスタでは、そのキャリア（電子またはホール）移動度に代表される薄膜トランジスタの性能に限界があるために、高速、高機能が要求される回路を構成することは困難であった。より優れた画像品質を提供するのに必要な高移動度の薄膜トランジスタの実現には、アモルファスシリコン膜をあらかじめポリシリコン膜（多結晶シリコン膜とも称する、p-Ｓｉ）に改質（ここでは、粒状結晶化）し、このポリシリコン膜を用いて薄膜トランジスタを形成するのが有効である。この改質のためにはエキシマレーザ光等のレーザ光を照射してアモルファスシリコン膜をアニールする手法（エキシマ・レーザ・アニーリング、ＥＬＡ）が用いられている。
ＥＬＡは、絶縁基板上に下地膜（ＳｉＮ、ＳｉＯ2等）を介して堆積（成膜）したアモルファスシリコン膜に、幅が数ｎｍ乃至数１００ｎｍ程度の線状のエキシマレーザ光を照射し、一方向に沿って１乃至数パルス毎に照射位置を移動する走査を行うことにより該アモルファスシリコン膜をアニールし、絶縁基板に成膜されているアモルファスシリコン膜をポリシリコン膜に改質する方法である。この方法で改質したポリシリコン膜に、エッチング、配線形成、イオン打ち込み等の種々の処理を施して、表示装置を構成する画素部あるいは駆動部等に薄膜トランジスタ等のアクティブ素子を有する回路を形成する。
こうして得られた絶縁基板を用いて液晶表示装置や有機ＥＬ表示装置等のアクティブ・マトリクス方式の画像表示装置を製造する。従来のエキシマレーザを用いたシリコン膜の改質では、レーザ光照射部には粒形が０．０５μｍ乃至０．５μｍ程度の結晶化した多数のシリコン粒子（ポリシリコン）がランダムに成長する。このようなポリシリコン膜からなるＴＦＴの電子の電界効果移動度としてはおよそ２００ｃｍ2／Ｖｓ以下、平均的には１２０ｃｍ2／Ｖｓ程度である。
さらに、高品質な半導体薄膜を得る方法として、特許文献１に示すように連続発振レーザ（ＣＷレーザ）を一方向に走査しながら半導体薄膜に照射することで、走査方向に連続した結晶を成長させ、その方向に長く伸びた帯状結晶（ラテラル結晶とも称する）を形成する技術がある。さらに、あらかじめ島状又は線状に加工した半導体薄膜にＣＷレーザを照射しながら基板を走査する、あるいはレーザアニール時に熱勾配をつける、などの方法により、平坦で結晶粒が一方向に大きく成長した帯状結晶を得ることができる。このような半導体薄膜を用いたＴＦＴの電子の電界効果移動度は、およそ３００ｃｍ2／Ｖｓ以上と高性能な特性が得られる。
なお、絶縁基板上に成膜したアモルファスシリコン膜にレーザを走査しながら照射して従来よりも大きな結晶を持つポリシリコン膜を形成するものとして、特許文献２を挙げることができる。
図１６は、連続発振レーザを用いた半導体薄膜の結晶化の様子を示す模式図である。絶縁基板としてのガラス基板１０１上には、ガラスからのナトリウム（Ｎａ）不純物の浮き上がりを防止するために、シリコンナイトライド（窒化シリコン、ＳｉＮ）膜１０２及びシリコン酸化膜（酸化シリコン、ＳｉＯ2）膜１０３からなる下地膜が形成されている。この下地膜の上にレーザアニールすべきシリコン膜（便宜上、シリコン基膜とも称し、プリカーサ膜とも呼ぶ）１０７を形成する。シリコン基膜１０７はＣＶＤで成膜したアモルファスシリコン膜に限らず、アモルファスシリコン膜をＥＬＡで結晶化したポリシリコン膜３０１であってよい。
このシリコン基膜１０７に連続発振レーザ３０３を照射し、該レーザの走査方向Ｓに沿って長く平坦な高品質多結晶シリコン層（帯状結晶）３０２を得る。このとき、ガラス基板のシリコン基膜１０７上の1点でのレーザの滞在時間はおよそ数μｓから数百μｓとなる。シリコン基膜１０７の溶融時間も同程度の長時間と考えられ、パルスレーザを使用したＥＬＡによる結晶化よりもはるかに溶融時間が長い。このため、溶融したシリコンに凝集が生じ、この凝集と、凝集により剥離した部分とが発生する。
図１７は、連続発振レーザにより発生する凝集と剥離の概念図である。図１７（a）は平面図、図１７(ｂ)は図１７（ａ）のＡ−Ａ'線に沿う断面図である。図１６と同一符号は同一部分に対応する。前記したレーザ照射において、前記の下地膜を用いた場合、シリコンが凝集した部分３０４とシリコンの剥離部分３０５とが生じる。剥離部分３０５ではシリコン層が存在しないので、この部分に薄膜トランジスタを作り込んでも動作せず、パネル全体が不良品となる。この凝集の発生頻度は約１．４個／ｃｍ2である。
多結晶化に関しては、アモルファスシリコン膜を脱水素し、自然酸化膜を除去して１〜１０ｎｍの酸化シリコン膜をキャップ層として形成してからＥＬＡで多結晶化する特許文献３に開示の技術が知られている。しかし、特許文献３に開示の技術は連続発振レーザにより発生する凝集と剥離については何も考慮されていない。また、連続発振レーザを用いた帯状結晶の生成に関する従来技術は、特許文献４、特許文献５、あるいは特許文献１に開示がある。また、基板上に凹凸の段差を設けた絶縁膜を形成し、半導体膜の結晶化に伴う歪または応力を段差部に集中させることで良質な結晶を凹部の平坦な部分に選択的に作製することが特許文献６に開示されている。
特開２００３−８６５０５号公報 特開２００３−２８２４３７号公報 特開２００３−１５８１３５号公報 特開２００２−２２２９５９号公報 特開２００３−１２４１３６号公報 特開２００３−２５７８６５号公報
従来のレーザ結晶化方法は、画像表示装置の製造に使用されるような大面積のガラス基板の全面に良質で均質な半導体薄膜を形成しようとすると、膜の不安定性や不均一性、あるいはレーザ照射条件の不安定、不均一性が要因のため、液体Ｓｉ中の凝集による膜の一部の剥がれ（以下、凝集と称する）が生じたり、ラテラルに充分成長し切れずに粒状の結晶が生成されたり、などの不具合が発生する。特に、半導体薄膜の膜が２００ｎｍ以下と薄い場合、レーザ照射による熱が基板側に逃げてしまい、冷却による凝固が速く進み、ラテラル結晶成長する前に結晶核が自然発生し、これが原因で大きな粒が得られないという問題があった。また、照射時間が長くなったり、レーザフルーエンスが過剰に与えられると、凝集が起こりやすりという問題、さらに下地膜に熱ストレスやダメージを与えてしまうという問題があった。
図１７でも説明したが、上記凝集は、レーザ照射による結晶化時に溶融したシリコン膜が表面張力で引き寄せられる結果、基板面にシリコン膜が存在しない部分（剥離部分）が発生する現象である。凝集は下地膜やシリコン膜の膜質により、スポット状であったり、ストライプ状であったりする。このような凝集が発生しないプロセスとする必要があるが、完全に凝集をなくすことが困難である。一度、凝集が発生すると当該領域の結晶化が完了するまで凝集を停止させることができないという最悪の状態も考えられる。その結果、当然のこととして結晶化の歩留まりが著しく低下する。凝集が発生した基板は再生処理が不可能なので、結晶化面積が多いテレビ受像用等の大型基板においては歩留まり低下が特に顕著である。
なお、凝集の発生を抑制するために、シリコンと濡れ性のよい下地膜を基板に設けたり、シリコン膜にキャップ層を設けるなどを施すことも採用されている。しかし、シリコン膜にキャップ層を設けると、薄膜トランジスタの特性が低下することが指摘されている。
本発明の目的は、上記従来技術の問題を鑑みてなされたものであり、その目的は、連続発振レーザの照射による結晶化時の凝集発生を抑制して、半導体の剥離発生を最少に留めて帯状結晶化した表示装置用基板を得ることが可能な製造方法とこの製造方法で製造した高品質の表示装置を提供することにある。
上記本発明の目的を達成するため、本発明は、絶縁基板又は絶縁基板に形成された絶縁膜に凸段差を形成する。絶縁基板に凸段差を形成した場合は、凸段差の上にさらに絶縁膜を形成してからシリコン膜（シリコン基膜＝プリカーサ膜）を成膜する。絶縁基板に形成された絶縁膜に凸段差を形成した場合は当該絶縁膜上にシリコン膜を成膜する。次に、シリコン膜をＥＬＡ結晶化した後に、あるいはＥＬＡ結晶化をしないで連続発振レーザを照射してラテラル結晶化を行う。
以下に、本発明の構成の一例を列記する。まず、表示装置の製造方法では、基板又は絶縁膜を形成した基板に土手を形成し、この土手と土手以外の平坦な部分とを覆って半導体膜を形成する。連続発振レーザを半導体膜に照射しながら、土手を横切って該土手の長手方向と３０度以上、９０度以下の角度で交差する方向に走査して、半導体膜に帯状結晶を形成する。
帯状結晶の形成は、連続発振レーザを半導体膜に照射しながら土手を横切って該土手の長手方向と６０度以上、９０度以下の角度が好ましく、土手の形成位置と方向を工夫することで３０度以上、６０度以下の角度で交差する方向に走査してもよい。
基板を複数枚の表示装置に切断する切断工程を有する場合は、土手を当該切断箇所に沿って形成することができる。また、土手は切断箇所の近傍に形成することができる。
土手の高さは２０ｎｍ以上（好ましくはシリコン基膜の膜厚以上、例えば、一般的には５０ｎｍ以上）とし、そのテーパ角が１０度以上（好ましくは４０度以上）とすることができる。
連続発振レーザの走査は、その照射光または基板のうち少なくとも一方を移動させることにより行う。なお、連続発振レーザをパルスに変調しながら前記半導体膜に照射する。
また、本発明の表示装置は、基板の上に形成された絶縁膜の上に形成された帯状結晶を有する半導体膜とを備え、
基板または絶縁膜には土手を有し、この土手の長手方向を帯状結晶の長手方向の延長線と３０度以上、９０度以下の角度、好ましくは６０度以上、９０度以下の角度で交差させているが、土手の形成位置と方向を工夫することで、土手の長手方向を帯状結晶の長手方向の延長線と３０度以上、６０度以下の角度で交差させてもよい。
土手は、基板の辺に沿って形成することができ、基板の辺に沿って該基板の辺の近傍の位置に形成することができる。
以上、土手を横切って、連続発振レーザの走査をすることによって、帯状結晶は土手が形成されていない平坦な場所に形成することができる。
なお、本発明は、上記の構成および後述する本発明の詳細な説明に記載の構成に限定されるものではなく本願の特許請求の範囲に記載された発明の技術思想を逸脱することなく、種々の変更が可能であることは言うまでもない。
連続発振レーザによる結晶化の際、レーザの走査により連続して凝集が発生した場合に、結晶化の走査方向とは垂直方向に凸部（凸段差）が配置されているので、下り段差（下り斜面）が凹底部に差し掛かるくびれ部分（下り斜面と凹底部の境界部分）で凝集していたシリコン膜がくびれ部分と平行な方向にくびれ部分に沿って拡がり、凹部（凹底部）においては再び正常な結晶化がなされるという効果が得られる。シリコン膜が下り段差の凹底部のくびれ部分で拡がるという現象は、レーザのエネルギーにより溶融したシリコンが下り段差の壁面からくびれ部分に向かって流れ落ち、くびれ部分における溶融シリコンの体積が増加することで、くびれ部分と平行な方向にくびれ部分に沿って拡がろうとする力を得るためと考えられるが、性格な原理は解明されていない。
凝集は再生不可能な現象であり、凝集部分に薄膜トランジスタのチャネルやソース・ドレイン領域などを形成すると、当該薄膜トランジスタで構成した回路の不動作につながる。本発明によれば、凝集の発生領域を最小限に抑制することが可能となり、表示装置の歩留まり向上に大きく寄与する。
以下、本発明の実施の形態について、実施例の図面を参照して詳細に説明する。なお、ここでは半導体薄膜としては、主にシリコン（Ｓｉ）膜を用いることを想定しているが、Ｇｅ，ＳｉＧｅ，化合物半導体、カルコゲナイドなどの薄膜材料を用いても同様の効果がある。以下に示す実施の形態においては、一般的であるシリコン膜で説明する。また、本発明は、表示装置のためのガラス等の絶縁基板に形成された非晶質半導体膜あるいは多結晶半導体膜の改質に限るものではなく、他の基板例えばプラスチック基板やシリコンウエハ上に形成された同様の半導体膜の改質等にも同様に適用できる。
さらに、ここでは、使用するレーザとして、連続発振（ＣＷ）でＬＤ（レーザダイオード）励起Ｎｄ：ＹＶＯ4レーザの第二高調波固体レーザ（波長λ＝５３２ｎｍ）を用いることを想定しているが、アモルファスシリコン（ａ−Ｓｉ）あるいはポリシリコン（ｐ−Ｓｉ）の半導体薄膜に対して吸収のある波長、２００ｎｍから７００ｎｍの領域の波長を有するレーザが望ましい。より具体的には、Ｎｄ：ＹＡＧレーザ、Ｎｄ：ＹＶＯ4レーザ、Ｎｄ：ＹＬＦレーザの第二高調波、第三高調波、第四高調波、などが適用可能であるが、出力の大きさ及び安定性を考慮すると、ＬＤ励起Ｎｄ：ＹＡＧレーザの第二高調波（波長λ＝５３２ｎｍ）あるいはＮｄ：ＹＶＯ4レーザの第二高調波が最も望ましい。またエキシマレーザ、Ａｒレーザ、半導体レーザ、固体パルスレーザ、などを用いても同様の効果が得られる。
図１は、本発明の原理を説明する図１７と同様の概念図である。図１（a）は平面図、図１(ｂ)は図１（ａ）のＡ−Ａ'線に沿う断面図である。図１７と同一符号は同一部分に対応し、２００は土手（凸段差）を示す。図１７で説明したように、シリコン基膜１０７の下層にレーザの走査方向と交差する土手２００が存在すると、連続して発生していた凝集３０４は当該土手２００を乗り越えた部分で停止し、その後は正常に結晶化がなされる。本発明は、この現象を利用して凝集の発生を最小限に抑制する。
図２は、本発明の表示装置の製造方法の要部を説明する図であり、シリコン基膜の下層にレーザの走査方向と交差する土手を形成するための幾つかのプロセスを示す。図２（ａ）では、絶縁基板であるガラス基板１０１の表面に土手形成部分を覆うようにレジストを残すパターニングを施し、フッ酸等のガラスエッチング液を用いて凸部２００Ａを加工する。その後、図１に示したように、下地膜として窒化シリコン（ＳｉＮ）膜１０２と酸化シリコン（ＳｉＯ2）膜１０３を成膜する。下地膜の表面にはガラス基板の凸部２００Ａを反映した土手２００が形成される。この上にシリコン基膜１０７を成膜してレーザ照射する。
図２（ｂ）は土手を形成する他の方法を示す。ガラス基板１０１に上記のような凸部２００Ａは加工せずに、下地層の第１層であるＳｉＮ膜１０２を成膜する。その上に第２層であるＳｉＯ2膜１０３を成膜し、土手２００となる部分を除いてＳｉＯ2膜１０３を完全には除去せず、一部残すように除去するパターニングを行う。ＳｉＯ2膜を完全に除去しないのは、シリコン基膜がＳｉＮ膜とある程度の距離がないと、ＳｉＮ膜中にある固定電荷の影響で、ＴＦＴデバイスの特性が安定しなくなってしまうので、これを防止するためである。このパターニングは図２（ａ）と同様、土手形成部分を覆うようにレジストを残すパターニングを施し、フッ酸等のエッチング液を用いて行うことができる。これにより、ＳｉＮ膜１０２とＳｉＯ2膜１０３の積層で形成された土手２００が得られる。この上にシリコン基膜１０７を成膜してレーザ照射する。
図２（ｃ）は土手を形成するさらに他の方法を示す。ガラス基板１０１に、下地層の第１層であるＳｉＮ膜１０２を成膜し、土手２００となる部分を除いてＳｉＮ膜１０２を完全には除去せず、一部残すように除去するパターニングを行う。ＳｉＯ2膜を完全に除去しないのは、ガラス基板からのナトリウム（Ｎａ）不純物等の浮き上がりを防止するため、ある程度の膜厚が残るようにしているためである。その上に第２層であるＳｉＯ2膜１０３を成膜する。このパターニングも図２（ａ）と同様、土手形成部分を覆うようにレジストを残すパターニングを施し、フッ酸等のエッチング液、またはドライエッチングを用いて行うことができる。これにより、ＳｉＮ膜１０２とＳｉＯ2膜１０３の積層で形成された土手２００が得られる。この上にシリコン基膜１０７を成膜してレーザ照射する。
図２（ｄ）に土手を形成するさらに他の方法を示す。ガラス基板１０１に絶縁膜１０４、またはメタル膜１０４を成膜し、土手２００となる部分を除いて絶縁膜１０４、またはメタル膜１０４を除去するパターニングを行う。このパターニングは、図２（ａ）と同様、土手形成部分を覆うようにレジストを残すパターニングを施し、フッ酸等のエッチング液、またはドライエッチングを用いて行うことができる。この上に下地膜の第１層であるＳｉＮ膜１０２を成膜し、その上に第２層であるＳｉＯ2膜１０３を成膜する。これにより、ＳｉＮ膜１０２とＳｉＯ2膜１０３の積層で形成された土手２００が得られる。この上にシリコン基膜１０７を成膜してレーザ照射する。
図３は、基板に設ける土手の長手方向とレーザの走査方向との交差角度の測り方を説明する図である。本発明では、連続発振レーザを前記半導体膜１０７（又は３０１）に照射しながら、土手２００を横切って該土手２００の長手方向と３０°（図３（a））以上、９０９０°（図３（ｂ））以下の角度θで交差する方向Ｓに走査する。これにより、半導体膜１０７（又は３０１）に帯状結晶を形成する。
図４は、土手上に成膜したシリコン基膜のテーパ角の測り方を説明する図である。図４（ａ）に示したように、シリコン基膜の下地（ガラス基板１０１、窒化シリコン膜１０２、酸化シリコン膜１０３、絶縁膜、またはメタル膜１０４）の土手２００上に成膜したシリコン基膜のテーパ角αは図示した角度である。このテーパ角αは９０°以下で、かつ１０°以上とする。なお、図４（b）のように、この角度をα>９０°、すなわち逆テーパとしてもよい。図４（ｂ）の土手２００上にシリコン貴膜を成膜し、土手２００の逆テーパ部分においてシリコン貴膜が段切れしている場合は、この部分で前記凝集が止まり、その後は正常に帯状結晶シリコン膜の形成がなされるのは言うまでもない。
図５は、土手の長手方向と帯状結晶の長手方向の延長線との交差角度の測り方を説明する図である。図５中、符号２０２Ｌは帯状結晶２０２Ａの長手方向の延長線を示し、土手２００の長手方向とは３０°以上、９０°以下の角度で交差する。図５は交差角が９０°である場合を示す。
図６は、本発明による表示装置用の基板における土手のレイアウトの実施例１を模式的に説明する図で、図６（a）は平面図、図６（b）は図６（a）のＡ−Ａ'断面図、図６（c）は図６（a）のＢ−Ｂ'断面図である。なお、実施例１を含めて以下の実施例では、ガラス基板１０１に凸部を形成したものとして示したが、ガラス基板の上に形成する下地膜で凸部を形成した場合でも同様である。また、図７は、図６の一部を拡大して示す平面図である。実施例１は、ガラス基板１０１に形成した島状の土手２０１をレーザの走査方向Ｓと直交する如く配置したものである。このガラス基板１０１は、液晶表示装置のアクティブ基板を一度に多数製造する、所謂多面取りの基板である。図中、符号２０３で示した部分が薄膜トランジスタ（ＴＦＴ）形成領域である。
図７に拡大して示すように、レーザは薄膜トランジスタ（ＴＦＴ）形成領域２０３の二辺に位置する高移動度薄膜トランジスタ形成部分を直交するようにそれぞれ往復させて走査する。このレーザを走査方向Ｓで示した。島状の土手２０１はレーザの走査方向Ｓが横切るような位置に配置される。また、島状の土手２０１は、個々の液晶表示装置の基板に分離するための太い破線で示したスクライブライン２０７の内側に配置した。
レーザで走査されるある薄膜トランジスタ形成領域で凝集が発生しても、次にレーザ走査される薄膜トランジスタ形成領域の直前に配置された島状の土手２０１をレーザが乗り越えた時点で該凝集が停止し、その後は正常な帯状結晶が形成される。実施例１により、連続発振レーザの照射による結晶化時の凝集発生を抑制して、半導体の剥離発生を最少に留めて帯状結晶化した表示装置用基板を得ることが可能な製造方法とこの製造方法で製造した高品質の表示装置を提供することができる。
図８は、本発明による表示」装置用の基板における土手のレイアウトの実施例２を模式的に説明する平面図である。島状の土手２０１は各表示装置の薄膜トランジスタ（ＴＦＴ）形成領域２０３の二辺の隅部にレーザの２方向の各走査方向と４５°で交差する位置に形成されている。走査方向Ｓで示したレーザは高移動度薄膜トランジスタ形成部分を含めてそれぞれ往復させて走査する。また、他の構成は図７で説明した実施例１と同様である。
レーザで走査されるある薄膜トランジスタ形成領域で凝集が発生しても、次にレーザ走査される薄膜トランジスタ形成領域の直前に配置された島状の土手２０１をレーザが乗り越えた時点で該凝集が停止し、その後は正常な帯状結晶が形成される。実施例２により、連続発振レーザの照射による結晶化時の凝集発生を抑制して、半導体の剥離発生を最少に留めて帯状結晶化した表示装置用基板を得ることが可能な製造方法とこの製造方法で製造した高品質の表示装置を提供することができる。
図９は、本発明による表面装置用の基板における土手のレイアウトの実施例３を模式的に説明する図で、図９（a）は平面図、図９（ｂ）は図９（a）のＡ−Ａ'断面図、図９（c）は図９（a）のＢ−Ｂ'断面図である。実施例３は、ガラス基板１０１に形成したストライプ状の土手２０４をレーザの走査方向Ｓと直交する如く配置したものである。このガラス基板１０１は、液晶表示装置のアクティブ基板を一度に多数製造する、所謂多面取りの基板である。図中、符号２０３で示した部分が薄膜トランジスタ（ＴＦＴ）形成領域である。
ストライプ状の土手２０４はレーザの走査方向Ｓと直交する方向で、かつ各薄膜トランジスタ形成領域（個々の表示装置用のアクティブ基板）を一方向から挟んだ位置にライン状（ストライプ状）に形成されている。走査方向Ｓで示したレーザは高移動度薄膜トランジスタ形成部分を含めて往復させて走査する。他の構成は図７、図８で説明した実施例と同様である。
図１０は、図９に示した実施例３での凝集の発生とその抑制を説明する模式図である。レーザ３０３はストライプ状の土手２０４と直交して走査され、基板上に成膜されているシリコン基膜を溶融してレーザ走査方向に長手方向をもつ帯状のシリコン結晶３０２に改質する。このレーザ走査によるシリコン基膜の改質中に凝集３０４が発生した場合、この凝集３０４は土手２０４の上り斜面を這い上がり、次に下り斜面を下りた時点で再度正常な溶融と帯状結晶化に戻り、改質プロセスが実行される。
このように、レーザで走査される或る薄膜トランジスタ形成領域で凝集が発生しても、次にレーザ走査される薄膜トランジスタ形成領域の直前に配置されたストライプ状の土手２０４をレーザが乗り越えた時点で該凝集が停止し、その後は正常な帯状結晶が形成される。実施例３により、連続発振レーザの照射による結晶化時の凝集発生を抑制して、半導体の剥離発生を最少に留めて帯状結晶化した表示装置用基板を得ることが可能な製造方法とこの製造方法で製造した高品質の表示装置を提供することができる。
図１１は、本発明による表面装置用の基板における土手のレイアウトの実施例４を模式的に説明する図で、図１１（a）は平面図、図１１（b）は図１１（a）のＡ−Ａ'断面図、図１１（c）は図１１（a）のＢ−Ｂ'断面図である。実施例４では、ガラス基板１０１に形成した格子状の土手２０５を縦横に配置した。レーザは薄膜トランジスタ形成領域２０３を直交する２方向に走査する。格子状の土手２０５の各辺はレーザの走査方向Ｓと直交する。このガラス基板１０１も、液晶表示装置のアクティブ基板を一度に多数製造する、所謂多面取りの基板である。
格子状に交差する各土手２０５は縦横に走査されるレーザの走査方向Ｓとそれぞれ直交する方向で、かつ各薄膜トランジスタ形成領域（個々の表示装置用のアクティブ基板）を二方向から挟んだ位置に形成されている。走査方向Ｓで示したレーザは高移動度薄膜トランジスタ形成部分を含めて往復させて走査する。他の構成は前記各実施例と同様である。
実施例４によっても、連続発振レーザの照射による結晶化時の凝集発生を抑制して、半導体の剥離発生を最少に留めて帯状結晶化した表示装置用基板を得ることが可能な製造方法とこの製造方法で製造した高品質の表示装置を提供することができる。
図１２は、上記した本発明の各実施例におけるシリコン膜を成膜したガラス基板の各種断面を説明する図である。図１２（a）はガラス基板１０１に凸部２００Ａを形成した前記図２（a）で説明したものと同じ基板で、この基板に下地膜として窒化シリコン膜１０２と酸化シリコン膜１０３を成膜し、この下地膜を覆ってシリコン基膜１０７を成膜した状態を示す。
図１２（b）は図２（ｂ）で説明したように、下地膜の上層である酸化シリコン膜１０３をパターニングして、凸部を形成してこれを土手２００とし、その上にシリコン基膜１０７を成膜した状態を示す。また、図１２（ｃ）は図２（ｃ）で説明したように、下地膜の下層である窒化シリコン膜１０２をパターニングして凸部を形成して、これを土手２００とし、その上にシリコン基膜１０７を成膜した状態を示す。また、図１２（ｄ）は前記図２（ｄ）で説明したように、ガラス基板１０１上に下地膜とは異なる絶縁膜、またはメタル膜１０４をパターニングして凸部を形成して、これを土手２００とし、その上にシリコン基膜１０７を成膜した状態を示す。
前記した実施例１〜実施例４における基板は、図１２（a）、図１２（ｂ）、図１２（ｃ）、図１２（ｄ）の何れの構成であってよい。そして、土手２００は個々のアクティブ基板の薄膜トランジスタ領域内に配置することもできる。さらに、帯状結晶シリコン膜は連続的でなく、ブロックで形成してもよい。
図１３は、本発明の表示装置を構成するアクティブ基板の要部構成を模式的に説明する断面図である。図１３では、基板上に形成する各種の薄膜トランジスタ回路として、画素回路４２０と高速駆動を要する駆動回路４３０とが結晶化の異なる半導体膜に作り込まれた状態を示す。画素回路４２０が作り込まれる領域は小粒径シリコン結晶膜を薄膜トランジスタｎ−ＴＦＴとｐ−ＴＦＴの拡散層、ＬＤＤ層、およびチャネル層としており、駆動回路４３０が作り込まれる領域は大粒径シリコン結晶膜、すなわち帯状結晶シリコン膜を薄膜トランジスタｎ−ＴＦＴとｐ−ＴＦＴの拡散層、ＬＤＤ層、およびチャネル層としている。
図１３を参照して、表示装置の構成を製造プロセスとともに説明する。まず、基板１０１に下地膜の窒化シリコン膜１０２と酸化シリコン膜１０３を成膜し、その上にポリシリコンからなるシリコン基膜を成膜する。このとき、ポリシリコンに代えてアモルファスシリコン膜を成膜し、これにエキシマレーザを照射してポリシリコンとしてもよい。次に、駆動回路３０２の薄膜トランジスタを作り込む部分に連続発振レーザを照射し、帯状結晶シリコン膜とする。
基板上に設けたアライメントマークを基準としてホトリソ工程で高速動作の薄膜トランジスタを作り込む部分が帯状結晶シリコン膜に収まるようにシリコン膜をアイランド状に加工する。その後のプロセスは既知のプロセスと同様である。すなわち、先ず、アイランド状に加工したシリコン膜を覆ってゲート絶縁膜４０８を成膜し、第1のドーピング処理（ＮＥ）を全面に施す。次に、ホトレジストを塗布し、パターニングしてマスクを形成し、このマスクを用いて帯状結晶シリコン膜でｎ型薄膜トランジスタ（ｎ-ＴＦＴ）を形成する領域４０６に第２のドーピング処理（ＮＥＳ）を施す。
次に、ホトレジストをマスクとしてｐ-Ｓｉ膜でｐ型薄膜トランジスタ（ｐ-ＴＦＴ）を形成する領域４０５に第３のドーピング処理（ＰＥ）を施す。次に、ホトレジストをマスクとして帯状結晶シリコン膜でＰ型薄膜トランジスタ（ｐ-ＴＦＴ）を形成する領域４０７に第４のドーピング処理（ＰＥＳ）を施す。
ゲート電極用の電極膜を形成し、その上にホトレジストのパターンを形成し、ウエットエッチングでゲート電極４０９を加工する。この際、ゲート電極がレジストパターンより、例えば１．０μｍサイドエッチングされるように実施する。次に、先のゲート電極を加工したホトレジストをそのまま用いて第５のドーピング処理（Ｎ）を基板全面に実施する。次に、ホトレジストを剥離した後、第６のドーピング処理（ＮＭ）を基板全面に実施することで、自己整合ＬＤＤ（Ｌｉｇｈｔ Ｄｏｐｅｄ Ｄｒａｉｎ）４０２を有するｎ-ＴＦＴのソース・ドレイン領域４０１を形成することができる。
次に、ホトレジストをマスクとしてｐ-ＴＦＴを形成する領域に第７のドーピング処理（Ｐ）を先に実施した第５及び第６のドーピング処理に対してカウンタドープすることでｐ-ＴＦＴのソース・ドレイン領域４０４を形成する。次に、層間絶縁膜４１０となる絶縁体を形成後、加熱処理等によるアニールを実施することで、前記第１から第７のドーピング処理でシリコン半導体層に導入された不純物の活性化処理を行う。
層間絶縁膜４１０にコンタクトホールを形成し、メタル配線４１１を形成する。次に、パッシベーションとなる層間絶縁膜４１２を形成後、コンタクトホールを形成する。次に、シリコン半導体膜のダングリングボンドを終端するためのアニール処理を実行する。次に、感光性有機平坦化膜４１３を形成し、同時にコンタクトホールも形成する。最後に、平坦化膜４１３上に、コンタクトホールを通してメタル配線４１１に接続した画素電極４１４を形成する。
本発明の表示装置は、基板上に、マトリクス状に配置された画素と、画素をマトリクス駆動する走査線駆動回路及び信号線駆動回路とを備え、少なくとも信号線駆動回路は帯状結晶の半導体薄膜をチャネルに用いた薄膜トランジスタを有する画像表示装置とすることが好ましい。また、基板上に、画素、走査線駆動回路及び信号線駆動回路以外の回路であって、帯状結晶の半導体薄膜をチャネルに用いた薄膜トランジスタを有する回路を備えるようにしても良い。また、画素、走査線駆動回路を構成する薄膜トランジスタにこの半導体薄膜を用いることもできる。
図１４は、本発明の製造方法により製造する表示装置のガラス基板に形成される回路構成例の説明図である。前記の各実施例で説明したガラス基板に１０１に対応するガラス基板５０１はアクティブ基板または薄膜トランジスタ基板（ＴＦＴ基板）とも称する。このガラス基板５０１は、線順次方式の液晶表示装置用のアクティブ基板である。ガラス基板５０１に形成される薄膜トランジスタ（ＴＦＴ）回路は、その大部分に画素領域５０２を有する。
画素領域５０２にマトリクス配列される画素（画素回路）５０３は、データ線５０４とゲート線５０５の交差部に設けられる。画素５０３は、スイッチとして働く薄膜トランジスタＴＦＴと、画素電極で構成される。ガラス基板５０１上の画素領域５０２の外側で該画素領域５０２に形成された多数の画素５０３に駆動信号を供給する回路を形成した駆動回路領域を配置する。
画素領域５０２の一方の長辺（図１４では上辺）に、デジタル化された表示データをデジタル・アナログ変換器５０６に順次読み込ませる役割を持つシフトレジスタ５０７、デジタル化された表示データを階調電圧信号として出力するデジタル・アナログ変換器５０６、デジタル・アナログ変換器５０６からの階調信号を増幅して所望の階調電圧を得るレベルシフタ５０８、バッファ回路５０９、隣接画素で階調電圧の極性を反転させるサンプリングスイッチ５１０が配置されている。
画素領域５０２の短辺（図１４では左辺）には、画素電極５０３を構成する薄膜トランジスタＴＦＴのゲートを順次開いてゆくためのシフトレジスタ５１１、レベルシフタ５１２が配置されている。
また、上記回路群の周辺には、信号源(システムＬＳＩ)５１３から送られた画像データをディスプレイへ取り込み、信号変換を行うインタフェース５１４、階調信号発生器５１８、各回路のタイミング制御用のクロック信号を発生するクロック信号発生器５１５等が配置されている。
これらの回路群の内、インタフェース５１４、クロック信号発生器５１５、ドレイン側のシフトレジスタ５０７、ゲート側シフトレジスタ５１１、デジタル・アナログ変換器５０６といった回路は、デジタル信号を処理するため、高速性が必要とされ、かつ低電力化のため、低電圧駆動が必要とされる。一方、画素５０３は液晶に電圧を印加し、液晶の透過率を変調するための回路であり、階調を出すためには、高電圧駆動とならざるをえない。また一定時間電圧を保持するためには、スイッチングをするトランジスタは低リーク電流でなければならない。低電圧駆動回路群と高電圧駆動回路群の間にあるドレイン側レベルシフタ５０８、ゲート側レベルシフタ５１２、バッファ回路５０９、サンプリングスイッチ５１０は、画素へ高電圧のアナログ信号を送るため、高電圧駆動が要求される。
このように、ガラス基板上に、画像表示用の回路を作製するためには、相反する複数の仕様の薄膜トランジスタＴＦＴを同時に搭載する必要がある。そのため、インタフェース５１４、クロック信号発生器５１５、ドレイン側のシフトレジスタ５０７、ゲート側シフトレジスタ５１１、デジタル・アナログ変換器５０６の部分には前記した高品質多結晶シリコン膜（帯状結晶のシリコン膜）を採用する。高品質多結晶シリコン膜を適用する範囲を参照符号５１６、５１７で示す。
上記の薄膜トランジスタ群により、従来はアクティブ基板を構成するガラス基板上に形成された画像領域５０２の外周にＬＳＩチップとして搭載されていた高速回路群を同一ガラス基板５０１内に直接形成することが可能となる。これにより、ＬＳＩチップコストの削減、パネル周辺部の非画素領域の削減、すなわち画素領域の拡大が可能となる。また、ＬＳＩチップ設計、製造の時点で行われていた回路のカスタム化が、パネル製造工程で可能となる。なお、本発明を半導体回路ＬＳＩチップに適用し、これを従来と同様にパネル周辺部に実装することもできる。
図１５は、本発明により製造した表示装置の実施例としての液晶表示装置の構成例を説明する模式図である。アクティブ基板を構成する図１４のガラス基板５０１に相当する第１のガラス基板５０１１上に、マトリクス状に配置された複数の画素電極５０３１、上記画素電極に表示信号を入力する回路５０７１及び５１１１、及び画像表示のために必要なその他の周辺回路群５１８０を形成し、配向膜５１９０を印刷法により塗布してアクティブ基板とする。
一方、カラーフィルタ基板を構成する第２のガラス基板５２１１上には、対向電極５２１２、カラーフィルタ５２１３、配向膜５２１４を同様に塗布して構成される。このカラーフィルタ基板をアクティブ基板と貼り合わせる。対向する配向膜５１９０と５２１４の間に、液晶５２１５を真空注入により充填し、封止剤５２１６により液晶を封止する。その後、第1のガラス基板５０１１と第２のガラス基板５２１１の外面にそれぞれ偏光板５２１７、５２１８を貼り付ける。そして、アクティブ・マトリクス基板の背面にバックライト５２１９を配置して液晶表示装置が完成する。
この液晶表示装置によれば、画素とこの画素を駆動する駆動回路およびその他の周辺回路を、それらの要求特性に応じてアクティブ基板上に直接形成することが可能となり、画素領域を拡大した、高速、高解像度を有する表示品質の良好な液晶表示装置を得ることができる。
本発明は、ガラス基板に有機ＥＬ層で構成した発光素子を有する有機ＥＬ表示装置、その他の同様なアクティブ・マトリクス型の表示装置、あるいは各種の半導体装置に適用することもできる。
本発明の原理を説明する概念図である。 本発明の表示装置の製造方法の要部を説明する図である。 基板に設ける土手の長手方向とレーザの走査方向との交差角度の測り方を説明する図である。 土手上に成膜したシリコン基膜のテーパ角の測り方を説明する図である。 土手の長手方向と帯状結晶の長手方向の延長線との交差角度の測り方を説明する図である。 本発明による表示装置用の基板における土手のレイアウトの実施例１を模式的に説明する図である。 図６の一部を拡大して示す平面図である。 本発明による表示装置用の基板における土手のレイアウトの実施例２を模式的に説明する平面図である。 本発明による表示装置用の基板における土手のレイアウトの実施例３を模式的に説明する図である。 図９に示した実施例３での凝集の発生とその抑制を説明する模式図である。 本発明による表示装置用の基板における土手のレイアウトの実施例４を模式的に説明する図である。 本発明の各実施例におけるシリコン膜を成膜したガラス基板の各種断面を説明する図である。 本発明の表示装置を構成するアクティブ基板の要部構成を模式的に説明する断面図である。 本発明の製造方法により製造する表示装置のガラス基板に形成される回路構成例の説明図である。 本発明により製造した表示装置の実施例としての液晶表示装置の構成例を説明する模式図である。 連続発振レーザを用いた半導体薄膜の結晶化の様子を示す模式図である。 連続発振レーザにより発生する凝集と剥離の概念図である。
符号の説明
Ｓ・・・・レーザの走査方向、１０１・・・・ガラス基板、１０２・・・窒化シリコン（ＳｉＮ）膜、１０３・・・酸化シリコン（ＳｉＯ2）膜、１０４・・・・絶縁膜またはメタル膜、１０７（３０１）・・・シリコン基膜（プリカーサ膜）、２００・・・土手、２０１・・・島状土手、２０２・・・連続発振レーザ、２０２Ａ・・・・帯状結晶、２０２Ｌ・・・・帯状結晶２０２Ａの長手方向の延長線、 ２０３・・・薄膜トランジスタ形成領域、２０４・・・ストライプ状土手、２０５・・・格子状土手、２０７・・・スクライブライン、３０２・・・帯状結晶シリコン膜、３０３・・・・連続発振レーザ、３０４・・・凝集部分、３０５・・・剥離部分、４０１・・・・ｎ−ＴＦＴの拡散層（ソース・ドレイン領域）、４０２・・・・ｎ−ＴＦＴの自己整合ＬＤＤ、４０３・・・・ｎ−ＴＦＴのチャネル層（小粒径シリコン結晶膜）、４０４・・・・ｐ−ＴＦＴの拡散層（ソース・ドレイン領域）、４０５・・・・ｐ−ＴＦＴのチャネル層（小粒径シリコン結晶膜）、４０６・・・・ｎ−ＴＦＴのチャネル層（帯状結晶シリコン膜）、４０７・・・・ｐ−ＴＦＴのチャネル層（帯状結晶シリコン膜）、４０８・・・・ゲート絶縁膜、４０９・・・・ゲート電極、４１０・・・・層間絶縁膜、４１１・・・・メタル配線、４１２・・・・層間絶縁膜（パッシベーション膜）、４１３・・・・有機平坦膜、４１４・・・・画素電極、４２０・・・・画素回路、４３０・・・・駆動回路、５０１・・・・ガラス基板（ＴＦＴ基板）、５０２・・・・画素領域、５０３・・・・画素、５０４・・・・データ線、５０５・・・・ゲート線、５０６・・・・デジタル・アナログ変換器、５０７・・・・ドレイン側のシフトレジスタ、５０８・・・・ゲート側のレベルシフタ、５０９・・・・バッファ回路、５１０・・・・サンプリングスイッチ、５１１・・・・ゲート側のシフトレジスタ、５１２・・・・ゲート側のレベルシフタ、５１３・・・・信号源（システムＬＳＩ）、５１４・・・・インターフェース、５１５・・・・クロック信号発生器、５１６,５１７・・・・帯状結晶シリコン膜を適用する範囲、５０１１・・・・ガラス基板（ＴＦＴ基板）、５０３１・・・・画素電極、５０７１,５１１１・・・・画素電極に表示信号を入力する回路、５１８０・・・・周辺回路群、５１９０・・・・配向膜、５２１１・・・・ガラス基板、５２１２・・・・対向電極、５２１３・・・・カラーフィルタ、５２１４・・・・配向膜、５１２５・・・・液晶、５２１６・・・・封止剤、５２１７,５２１８・・・・偏光板、５２１９・・・・バックライト。

Claims (17)

  1. 基板と、
    前記基板の上に形成された絶縁膜と、
    前記絶縁膜の上に形成された半導体膜とを備えた表示装置の製造方法であって、
    前記基板または前記絶縁膜に土手を形成する土手形成工程と、
    前記土手と前記土手以外の平坦な部分とを覆って前記半導体膜を形成する半導体膜形成工程と、
    連続発振レーザを前記半導体膜に照射しながら、前記土手を横切って前記土手の長手方向と３０度以上、９０度以下の角度で交差する方向に走査することにより、前記半導体膜に帯状結晶を形成する帯状結晶形成工程とを有することを特徴とする表示装置の製造方法。
  2. 前記帯状結晶形成工程は、前記連続発振レーザを前記半導体膜に照射しながら、前記土手を横切って前記土手の長手方向と６０度以上、９０度以下の角度で交差する方向に走査することにより、前記半導体膜に帯状結晶を形成する工程であることを特徴とする請求項１に記載の表示装置の製造方法。
  3. 前記帯状結晶形成工程は、前記連続発振レーザを前記半導体膜に照射しながら、前記土手を横切って前記土手の長手方向と３０度以上、６０度以下の角度で交差する方向に走査することにより、前記半導体膜に帯状結晶を形成する工程であることを特徴とする請求項１に記載の表示装置の製造方法。
  4. 前記基板を複数枚の表示装置に切断する切断工程を有し、
    前記土手は切断箇所に沿って形成されていることを特徴とする請求項１から３の何れかに記載の表示装置の製造方法。
  5. 前記土手は前記切断箇所の近傍に形成されていることを特徴とする請求項４に記載の表示装置の製造方法。
  6. 前記土手は、高さが２０ｎｍ以上であることを特徴とする請求項１から５の何れかに記載の表示装置の製造方法。
  7. 前記土手は、テーパ角が１０度以上であることを特徴とする請求項１から６の何れかに記載の表示装置の製造方法。
  8. 前記連続発振レーザの走査は、前記連続発振レーザの照射光または前記基板のうち少なくとも一方を移動させることにより行うことを特徴とする請求項１から７の何れかに記載の表示装置の製造方法。
  9. 前記連続発振レーザをパルスに変調しながら前記半導体膜に照射することを特徴とする請求項１から８の何れかに記載の表示装置の製造方法。
  10. 基板と、
    前記基板の上に形成された絶縁膜と、
    前記絶縁膜の上に形成された半導体膜とを備えた表示装置であって、
    前記半導体膜は帯状結晶を有し、
    前記基板または前記絶縁膜は、土手を有し、
    前記土手の長手方向は、前記帯状結晶の長手方向の延長線と３０度以上、９０度以下の角度で交差することを特徴とする表示装置。
  11. 前記土手の長手方向は、前記帯状結晶の長手方向の延長線と６０度以上、９０度以下の角度で交差することを特徴とする請求項１０に記載の表示装置。
  12. 前記土手の長手方向は、前記帯状結晶の長手方向の延長線と３０度以上、６０度以下の角度で交差することを特徴とする請求項１０に記載の表示装置。
  13. 前記土手は、前記基板の辺に沿って形成されていることを特徴とする請求項１０から１２の何れかに記載の表示装置。
  14. 前記土手は、前記基板の辺に沿って前記基板の辺の近傍の位置に形成されていることを特徴とする請求項１３に記載の表示装置。
  15. 前記帯状結晶は平坦な場所に形成されていることを特徴とする請求項１０から１４の何れかに記載の表示装置。
  16. 前記土手は、高さが２０ｎｍ以上であることを特徴とする請求項１０から１５の何れかに記載の表示装置。
  17. 前記土手は、テーパ角が１０度以上であることを特徴とする請求項１０から１６の何れかに記載の表示装置。

JP2005334164A 2005-11-18 2005-11-18 表示装置およびその製造方法 Pending JP2007142167A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005334164A JP2007142167A (ja) 2005-11-18 2005-11-18 表示装置およびその製造方法
US11/593,552 US20070117292A1 (en) 2005-11-18 2006-11-07 Display device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005334164A JP2007142167A (ja) 2005-11-18 2005-11-18 表示装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2007142167A true JP2007142167A (ja) 2007-06-07

Family

ID=38054074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005334164A Pending JP2007142167A (ja) 2005-11-18 2005-11-18 表示装置およびその製造方法

Country Status (2)

Country Link
US (1) US20070117292A1 (ja)
JP (1) JP2007142167A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017072921A1 (ja) * 2015-10-29 2017-05-04 堺ディスプレイプロダクト株式会社 薄膜トランジスタ基板の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856317A (ja) * 1981-09-30 1983-04-04 Toshiba Corp 半導体薄膜の製造方法
JPS58114440A (ja) * 1981-12-28 1983-07-07 Fujitsu Ltd 半導体装置用基板の製造方法
JPH11149094A (ja) * 1997-11-18 1999-06-02 Matsushita Electric Ind Co Ltd アクティブマトリクス基板の製造方法
JP2003282437A (ja) * 2002-03-26 2003-10-03 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2003332257A (ja) * 2002-05-17 2003-11-21 Fujitsu Ltd 半導体結晶化方法及び装置
JP2005217209A (ja) * 2004-01-30 2005-08-11 Hitachi Ltd レーザアニール方法およびレーザアニール装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6737672B2 (en) * 2000-08-25 2004-05-18 Fujitsu Limited Semiconductor device, manufacturing method thereof, and semiconductor manufacturing apparatus
JP4744700B2 (ja) * 2001-01-29 2011-08-10 株式会社日立製作所 薄膜半導体装置及び薄膜半導体装置を含む画像表示装置
JP3903761B2 (ja) * 2001-10-10 2007-04-11 株式会社日立製作所 レ−ザアニ−ル方法およびレ−ザアニ−ル装置
EP1326273B1 (en) * 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI272666B (en) * 2002-01-28 2007-02-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4326477B2 (ja) * 2003-05-14 2009-09-09 シャープ株式会社 半導体薄膜の結晶化方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856317A (ja) * 1981-09-30 1983-04-04 Toshiba Corp 半導体薄膜の製造方法
JPS58114440A (ja) * 1981-12-28 1983-07-07 Fujitsu Ltd 半導体装置用基板の製造方法
JPH11149094A (ja) * 1997-11-18 1999-06-02 Matsushita Electric Ind Co Ltd アクティブマトリクス基板の製造方法
JP2003282437A (ja) * 2002-03-26 2003-10-03 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2003332257A (ja) * 2002-05-17 2003-11-21 Fujitsu Ltd 半導体結晶化方法及び装置
JP2005217209A (ja) * 2004-01-30 2005-08-11 Hitachi Ltd レーザアニール方法およびレーザアニール装置

Also Published As

Publication number Publication date
US20070117292A1 (en) 2007-05-24

Similar Documents

Publication Publication Date Title
US6841434B2 (en) Method of fabricating semiconductor device
US7364992B2 (en) Method of forming polycrystalline silicon thin film and method of manufacturing thin film transistor using the method
JP2007088364A (ja) 表示装置
KR100878240B1 (ko) 다결정용 마스크 및 이를 이용한 박막 트랜지스터의 제조방법
US20090315034A1 (en) Thin Film Transistor (TFT), method of fabricating the TFT, and Organic Light Emitting Diode (OLED) display including the TFT
JP2020004860A (ja) 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
JP2008085091A (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、および表示装置
JP3317482B2 (ja) 半導体装置及びその製造方法
JP2005197656A (ja) 多結晶シリコン膜の形成方法
KR100831227B1 (ko) 다결정 규소를 이용한 박막 트랜지스터의 제조 방법
JP4169073B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
US7723167B2 (en) Process and system for laser annealing and laser-annealed semiconductor film
JP2009290168A (ja) 薄膜トランジスタ、薄膜トランジスタアレイ基板、及びそれらの製造方法、並びに表示装置
US7541615B2 (en) Display device including thin film transistors
KR100487256B1 (ko) 폴리 실리콘 박막 트랜지스터 제조방법
JP2010287645A (ja) 薄膜トランジスタおよびその製造方法
JP2007142167A (ja) 表示装置およびその製造方法
KR101200945B1 (ko) 다결정 실리콘층의 형성 방법 및 이를 이용한 박막트랜지스터의 제조 방법
JP4035019B2 (ja) 半導体装置の製造方法
KR101087750B1 (ko) 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법
JP3845566B2 (ja) 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス
JP5253990B2 (ja) 薄膜トランジスタ
JP3921384B2 (ja) 半導体装置の製造方法
JP5342898B2 (ja) 逆スタガ構造の薄膜トランジスタ及びその製造方法
JP2007142027A (ja) 表示装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080926

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110218

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120925