JP2008042149A - 大電流高効率の表面実装型発光ダイオードランプおよびその製造方法 - Google Patents

大電流高効率の表面実装型発光ダイオードランプおよびその製造方法 Download PDF

Info

Publication number
JP2008042149A
JP2008042149A JP2006232026A JP2006232026A JP2008042149A JP 2008042149 A JP2008042149 A JP 2008042149A JP 2006232026 A JP2006232026 A JP 2006232026A JP 2006232026 A JP2006232026 A JP 2006232026A JP 2008042149 A JP2008042149 A JP 2008042149A
Authority
JP
Japan
Prior art keywords
light
emitting diode
circuit board
layer
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006232026A
Other languages
English (en)
Other versions
JP5097372B2 (ja
Inventor
Soon Jae Yu
ジェ・ユ スーン
Don Su Kim
スー・キム ドン
Cheon Kee Chung
ギー・ジュン チュン
Dae Sig Kim
シク・キム デ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ITSWELL CO Ltd
Original Assignee
ITSWELL CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ITSWELL CO Ltd filed Critical ITSWELL CO Ltd
Publication of JP2008042149A publication Critical patent/JP2008042149A/ja
Application granted granted Critical
Publication of JP5097372B2 publication Critical patent/JP5097372B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

【課題】回路基板にチップを実装した、大電流で駆動可能な発光ダイオードランプを提供する。
【解決手段】回路基板と、該回路基板上の熱伝導性の金属製電極層に、集積して実装された発光ダイオードチップと、該発光ダイオードチップ上にモールド形成された光抽出部と、前記発光ダイオードチップが実装された前記電極層の底面の少なくとも一部を露出させた熱放出用露出構造、または該電極層を上下方向に略貫通する貫通孔を有してなる熱放出用柱構造の少なくとも一方からなる熱放出部を具備する、発光ダイオードランプ。
【選択図】図6

Description

本発明は、表面実装型(SMD)発光ダイオード(LED)ランプおよびその製造方法に関し、とくに、小型・薄型化の形状特性を維持しながら、大電流駆動時の性能の向上、即ち効率を画期的に改善した発光ダイオードランプの製造を可能にするとともに、生産収率の向上、コストの低減といった製造上の利点を有する新規な方法に関する。
大電流で駆動可能な表面実装型発光ダイオードランプに関する従来技術の第1の例を図1〜3に示す。第1の例では、図1に示すようにリードを構成して、支持台および反射板を射出成形してリードフレーム102を得る。さらにこのリードフレーム102に発光ダイオードチップ110を実装するとともに、アルミナセラミックスボディ108を形成し、その後各素子をディスペンス工法にてモールドしてトリム技法で素子を分離する。そして、分離した発光素子を、はんだ層104を介してプリント基板106および銅製の基板パッド116の上に配置して発光ダイオードランプ100を製作する。発光ダイオードランプ100の電極リード102は、熱放出の通路としても機能するが、断面積が小さく、その効果は微々たるものである。そのため、熱放出構造として貫通孔112および放熱パッド114を設ける必要がある。発光ダイオードチップ110から発生する熱の放出経路を矢印で示す。この構造は、数十〜数百ミリアンペア(mA)の電流下でも駆動しうるが、駆動電流が大きくなるにつれて、全体のサイズが大きくなり、生産コストが高いという欠点を有する。
図2、図3は、リードフレームに発光ダイオードチップを実装した別の例を示す。図1の例と共通または対応する構成については適宜説明を省き、同じ符号を付すものとする。ポリマーからなるボディ122を有する図2の例の発光ダイオードランプ120では、金属(銅)スラグボディ124を利用して放熱を行う。この従来例でも、リード102による熱放出は、断面積が小さいためにほとんど機能しない。図3に示すセラミック(AIN)ボディ142を有する発光ダイオードランプ140は、リードフレーム144を熱伝導性の高い材料で形成しており、熱放出の通路として作用する。しかし、図1、図2のものと同様に、断面積が小さいためその機能は十分ではない。図1〜3を参照して説明した従来技術の第1の例の発光ダイオードランプは、少量生産する際に、不良品が発生する割合が高くなって収率管理が困難になるとともに、熱放出構造を設けるために材料費の増大など追加のコストが発生する。
従来技術の第2の例を図4、図5に示す。図4、図5に示すように、この第2の例の発光ダイオードランプは、リード162に支持された回路基板164を利用してその上に発光ダイオードチップ170を実装した後、トランスファー成形によりモールド層166を形成し、最後にダイシングで各素子を分離して得られる。モールドする際には、蛍光体168を添加物として加える。図5に示す発光ダイオードランプ180の例では、トランスファー成形によりレンズ部182を形成する。この従来例の特徴は、反射板184およびガイド186を回路基板上に設置することによって、光が略一定の指向性を有するようになり、生産収率およびコスト低減が可能である点である。しかしながら、熱放出構造が設けられていないため、素子の発光効率の低下が生じ、大電流下での駆動が困難である。
上述した第1の例のように、リードフレーム102を使用して発光ダイオードチップ110をパッケージ化する場合、通常ディスペンス工法を用いるが、チップ110の中心波長エネルギー、スペクトラムおよび光束に応じて蛍光体の濃度および混合量を変えなければならないので、正常品の収率管理が困難である。また、ディスペンス工法においてディスペンス量の調節をする際に、非常に高い精度の吐出量の調節が必要となるため、同様に正常品の収率管理が困難である。
リードフレーム102を利用してトランスファー工法やキャスティング工法を用いてレンズ部(図示せず)を設けたり、またはレンズを接着して取り付けることでレンズ部(図示せず)を形成する方法もあるが、工程数が増加し、リードフレームおよび金型のコストの増大により生産収率が低下するなど、逆にコスト上昇の要因になる。
また、上述した図5に示した第2の例のように発光ダイオードチップ170を回路基板164の平面上に実装する場合、チップ170から発生する光は、光反射板184で反射されて指向性を有するが、構造的に薄型であるため光反射効率、光の指向性、および他の光利用効率などの点でリードフレーム基板を利用する場合に比べて全般的に性能が低下するといった問題が生じる。
本発明は、発光ダイオードチップを実装するための基板として回路基板を利用した場合に問題となる過度の発熱を防ぐとともに、大電流駆動を可能とし、かつ高いエネルギー効率を達成することを目的とする。
本発明は、従来技術の課題を解決し、上記目的を達成するために次のような特徴を有する。
すなわち、本発明は、回路基板と、該回路基板上の熱伝導性の金属製電極層に、集積して実装された発光ダイオードチップと、該発光ダイオードチップ上にモールド形成された光抽出部と、前記発光ダイオードチップが実装された前記電極層の底面の少なくとも一部を露出させた熱放出用露出構造、または該電極層を上下方向に略貫通する貫通孔を有してなる熱放出用柱構造の少なくとも一方からなる熱放出部を具備する、発光ダイオードランプに関する。
また、本発明は、発光ダイオードチップを集積して実装可能な回路基板を用意する第一工程、前記回路基板上の熱伝導性の金属製電極層に発光ダイオードチップを集積して実装し、モールドして光抽出部を形成する第二工程、熱放出部として、前記発光ダイオードチップを実装させた前記電極の金属層の少なくとも一部を露出させて熱放出用露出構造を形成する第三工程、各発光ダイオード素子を分離する第四工程を含む、発光ダイオードランプの製造方法に関する。
さらに、本発明は、第三工程が、第二工程でモールドした後に、ラッピングまたはエッチングにより電極の金属層の底面全体を露出させることを含む、上記製造方法に関する。
さらに、本発明は、第三工程が、第二工程でモールドした後に、ダイシングにより直線状に延在する凹み部を形成して、電極の金属層の底面の一部を露出させることを含む、上記製造方法に関する。
さらにまた、本発明は、発光ダイオードチップを集積して実装可能な回路基板を用意する第一工程、熱放出部として、前記回路基板上の熱伝導性の金属製電極層を上下方向に略貫通する貫通孔を形成して熱放出用柱構造を形成する第二工程、前記金属製電極層に発光ダイオードチップを集積して実装し、モールドして光抽出部を形成する第三工程、各発光ダイオード素子を分離する第四工程を含む、発光ダイオードランプの製造方法に関する。
また、本発明は、電極層がモールド形成された光抽出部によって支持されるように、回路基板の絶縁体層を除去することを含む、上記製造方法に関する。
また、本発明は、第二工程が、貫通孔を設けた後、熱伝導性材料で該貫通孔の内面をメッキ加工することによって、または貫通孔に熱伝導性材料を充填することによって、熱放出用柱構造を形成する工程を含む、上記製造方法に関する。
さらに、本発明は、第一工程において、20μm〜800μmの厚さを有し、CuまたはAlを含む電極の第一の金属層を形成すること、該金属層の下に(FR−4)エポキシ樹脂からなる200μm〜800μmの厚さの絶縁体層を形成すること、および該絶縁体層の下に20μm〜3000μmの厚さの第二の金属層を形成することを含む、上記製造方法に関する。
また、本発明は、第一の金属層を形成する際に、エッチングによりP型領域とN型領域に分離すること、およびエッチングした後、Agで第一の金属層の表面をメッキ加工することにより反射構造を設けることを含む、上記製造方法に関する。
さらに、本発明は、反射構造が2種以上の曲率半径を有するように形成する、上記製造方法に関する。
さらに、本発明は、光抽出部をモールド形成する際に、屈折率が1.4〜2.5の範囲の材料でモールド形成することを含む、上記製造方法に関する。
さらにまた、本発明は、光抽出部をシリコーンまたはエポキシ材料から200μm〜1000μmの厚さに形成し、回路基板およびエッチングによりP型領域とN型領域に分離された電極の金属層を支持可能とすることを含む、上記製造方法に関する。
本発明は、従来のリードフレームとディスペンス工法を用いる一般的な方法に比べて、小型および薄型でありながらも熱放出特性に優れ、大電流で駆動が可能であるとともに、エネルギー効率を大きく改善する。とくに大量生産しな場合にも性能の均一さ、収率および量産性などの点において優れるため、コスト低減が可能である。その結果として、LEDの需要創出に寄与し、同産業の発展に大きく寄与することが期待される。また、大型のチップの実装および多数のチップの実装が可能になるとともに、モールド成形の際に使用される蛍光体および拡散剤などのタブレット管理が容易になるため、生産者にとって在庫負担が少なくなり、かつデジタル式の光出力増大も可能である。
本発明の一態様として、発光ダイオードチップを集積して実装可能な回路基板を用意する第一工程、前記回路基板上の熱伝導性の金属製電極層に発光ダイオードチップを集積して実装し、モールドして光抽出部を形成する第二工程、熱放出部として、前記発光ダイオードチップを実装させた前記電極の金属層の少なくとも一部を露出させて熱放出用露出構造を形成する第三工程、各発光ダイオード素子を分離する第四工程を含む、発光ダイオードランプの製造方法を例にして、以下に説明する。
第一工程において、Cu、Alなどを含む電極層、電極層の下方に位置するCu層、および電極層とCu層との間に挟まれたFR−4の絶縁層とからなる回路基板を用意する。この際、とくに限定されないが、電極層を20μm〜800μmの厚さに、絶縁層を200μm〜800μmの厚さに、Cu層を20μm〜3000μmの厚さにそれぞれ形成することが好ましい。さらに、基板上での反射効率を高めるために、Ag、Al、Auなどの反射率の高い材料で電極層表面をメッキ加工することができる。また、基板で反射される光の指向性を高めるために、ハーフエッチングにより電極層に凹部を設けることも可能である。
第二工程において、第一工程で用意した回路基板の電極層にLEDチップを実装し、ワイヤボンディングを行って電極間を接続する。その後、透過性が高く、屈折率が低い樹脂系材料、たとえばシリコーンまたはエポキシ材料などを用いてモールド成形を行い、LEDチップの全体を覆うように光抽出部(一次樹脂層)を形成する。
さらに、レンズの光効率を向上させるために屈折率が異なる層を形成したり、光の反射や誘導などを目的として、光透過性樹脂に蛍光体などの各種添加剤を混合して、レンズ部(二次樹脂層)を形成してもよい。また、モールドの代わりにフィルムを接着させることも可能である。
第三工程において、ダイシング工法により回路基板の裏面から下面のCu層および絶縁層を除去し、電極層を露出させて、熱放出部を形成する。ここで、この熱放出用露出構造は、回路基板に形成する直線状に延在する凹部からなる溝状の熱放出通路として形成してもよく、また、ラッピング、エッチングなどの方法により電極層底面の全体を露出させるようにしてもよい。さらに本発明においては、電極として働く金属層の厚さを大きくして、金属層自体が放熱に寄与することができる。また、とくに上述した電極層の底面全体を露出させた場合には、電極層の下層にある絶縁層の略全体または大部分が除去されることになるので、除去した絶縁層に代わってLEDチップに対して十分な支持を与える必要がある。そこで、本発明においては、光抽出部がLEDチップを支持するように形成してもよい。
第四工程において、上記手順によって作成したLEDチップを実装した発光素子を単位ごとにダイシングによって分離する。
以上説明した態様では、熱放出部として電極露出構造を設けたが、その代わりに電極層を略貫通する貫通孔を形成して熱放出部を形成してもよい。この場合、まず回路基板を用意し、基板裏面から貫通孔を形成してから光抽出部をモールド形成することが好ましい。さらに、形成した貫通孔の内面を導電性の高い金属、たとえばAgなどでメッキ加工することによって、熱が放出される通路を形成する。あるいは、貫通孔の空間を熱伝導性をもつ金属材料で充填することによって、熱放出通路を形成してもよい。
また、上記従来技術の第2の例においても、LEDチップが回路基板の平面上に実装されるが、チップからの放出光が光反射板で反射されて指向性を有する必要があるにもかかわらず、構造的に薄型であるため、光反射効率、光指向性その他の光利用効率などの点でリードフレーム基板を用いる場合に比べて全般的に性能の低下が発生する。一方、リードフレーム基板を用いる場合には、チップからの放出光によって光反射板または光ガイド部の劣化が起こる。
これらの問題を解決するため、本発明では、反射効率、指向特性その他の光利用効率を向上させるため、すなわち、側面および下面に入射する光の反射を誘導して光の抽出効率を高めるために、抽出された光が再度チップに入射し、再吸収されないように反射板および反射構造を設けることができる。
より具体的には、露光工程技術を利用して光反射板構造および指向構造を形成する。この場合、反射板の形状は複数の曲率半径を有するように、かつ下方向の光および側面に向かう光が指向特性を有するように形成することが好ましい。上記の反射構造にさらに反射率が高いAgなどの金属材料でコーティングしてもよい。この際、反射構造は、チップで放出された光の再吸収が起こらないように、その大きさを最適化設計する。
図6を参照して本発明の一例である発光ダイオードランプ10を示す。銅製プレート(電極層)12、銅製パッド16およびその間に配される絶縁体層14からなる回路基板を、その背面からダイシング工法により切削して凹部30を形成して、電極層12の一部を露出させる。これを、プリント基板24上に銅製パッド22を介してはんだ(18)付けして発光ダイオード10を得る。。LEDチップ20の上方には、一次樹脂層(光抽出部)26、二次樹脂層(レンズ部)28を形成する。図中の矢印は、チップ20から発生する熱の放出経路を示す。図示した例では、4カ所の凹部30を設けたが、駆動電流などの設計仕様に応じてその個数および大きさは適宜変更することができる。
なお、後述する本発明の各態様の説明において、図6に示す態様と共通または対応する構成については適宜説明を省き、図6と同じ符号を付すものとする。
図7に示す本発明の別態様の発光ダイオードランプ40では、電極層12の底面全体を露出させることによって熱放出部を形成する。この際、図示したように、電極層12下方の絶縁体層の略全体を除去する。この態様では、LEDチップ20の下層の電極層12が従来のものより厚く形成されており、本来の電極としての作用に加えて、高い放熱機能を有する。
また、熱放出部として、回路基板に貫通孔52を形成した本発明の別の態様の発光ダイオードランプ50を図8に示す。図中に矢印で示したとおり、LEDチップ20から発生した熱は、貫通孔52を通じて外部に放出される。この放熱機能をより高めるために、貫通孔52の内面をAg、Auなどの電導性材料でメッキ処理したり、電導性の高い材料で貫通孔を充填してもよい。
本発明の幾つかの変形例
LEDチップ20からの放出光に指向特性を持たせるために、光ガイド62をチップ20の周辺に設置することができる。レンズ部28の内面、側面の周りにテーピングすることによって固定したり、反射率が高い樹脂材料を用いて型成形することができる。この場合、反射面が一定な傾斜面を持つように形成することもできる。図9、図10に上記態様を示す。
LEDチップ20からの光の指向性および出力特性を向上させるために、回路基板の電極層12をハーフエッチングにより部分的に凹ませて、反射構造82を形成してもよい。反射構造82を具備する例を図11、図12に示す。この反射構造82は、単数または複数の曲率半径を有するように形成したり、テーパ状、皿状または椀状に形成することによって、側面および下面に向かう光を誘導することができ、光の指向性および出力を高めている。銅製の電極層12を一定厚さ(たとえば約100μm以上)ハーフエッチングして反射構造82を形成する場合、熱放出部84はエッチングした部分の真下ではなく、回路基板の端部に形成する(図12)ことが好ましい。また、必要に応じて、素子を分離する作業と同時に行うことができるように、適宜位置決めをすることができる。
熱放出用の貫通構造を具備するアルミナ−セラミックスパッケージの従来技術を示す図である。 金属スラグ構造の熱通路を具備するパッケージの従来技術を示す図である。 熱放出性のフレームで構成されたAINパッケージの従来技術を示す図である。 回路基板を用いた小型・薄型パッケージの従来技術を示す図である。
回路基板にガイド部およびトランスファーモールドレンズを取り付けたパッケージの従来技術を示す図である。 ダイシング工法を用いて形成された熱放出用通路を具備する本発明の一例を示す図である。 ラッピング工法を用いて電極底面全体を露出させて形成した熱放出部を具備する本発明の一例を示す図である。 電極層を略貫通して形成された熱放出部を具備する本発明の一例を示す図である。
光のガイド構造を具備する本発明の別の例を示す図である。 光のガイド構造を具備する本発明の別の例を示す図である。 光の反射構造を具備する本発明の別の例を示す図である。 光の反射構造を具備する本発明の別の例を示す図である。
符号の説明
10、40、50、60、70、80、90 発光ダイオードチップ
12 電極層
14 絶縁体層
16 銅製パッド
18 はんだ層
20 LEDチップ
22 銅製パッド
24 プリント基板
26 一次樹脂層(光抽出部)
28 二次樹脂層(レンズ部)
30 凹部
52 貫通孔
62 光ガイド
82 反射構造
84 貫通孔

Claims (12)

  1. 回路基板と、
    該回路基板上の熱伝導性の金属製電極層に、集積して実装された発光ダイオードチップと、
    該発光ダイオードチップ上にモールド形成された光抽出部と、
    前記発光ダイオードチップが実装された前記電極層の底面の少なくとも一部を露出させた熱放出用露出構造、または該電極層を上下方向に略貫通する貫通孔を有してなる熱放出用柱構造の少なくとも一方からなる熱放出部
    を具備する、発光ダイオードランプ。
  2. 発光ダイオードチップを集積して実装可能な回路基板を用意する第一工程、
    前記回路基板上の熱伝導性の金属製電極層に発光ダイオードチップを集積して実装し、モールドして光抽出部を形成する第二工程、
    熱放出部として、前記発光ダイオードチップを実装させた前記電極の金属層の少なくとも一部を露出させて熱放出用露出構造を形成する第三工程、
    各発光ダイオード素子を分離する第四工程
    を含む、発光ダイオードランプの製造方法。
  3. 第三工程が、第二工程でモールドした後に、ラッピングまたはエッチングにより電極の金属層の底面全体を露出させることを含む、請求項2に記載の方法。
  4. 第三工程が、第二工程でモールドした後に、ダイシングにより直線状に延在する凹み部を形成して、電極の金属層の底面の一部を露出させることを含む、請求項2に記載の方法。
  5. 発光ダイオードチップを集積して実装可能な回路基板を用意する第一工程、
    熱放出部として、前記回路基板上の熱伝導性の金属製電極層を上下方向に略貫通する貫通孔を形成して熱放出用柱構造を形成する第二工程、
    前記金属製電極層に発光ダイオードチップを集積して実装し、モールドして光抽出部を形成する第三工程、
    各発光ダイオード素子を分離する第四工程
    を含む、発光ダイオードランプの製造方法。
  6. 電極層がモールド形成された光抽出部によって支持されるように、回路基板の絶縁体層を除去することを含む、請求項2〜5のいずれかに記載の方法。
  7. 第二工程が、貫通孔を設けた後、熱伝導性材料で該貫通孔の内面をメッキ加工することによって、または貫通孔に熱伝導性材料を充填することによって、熱放出用柱構造を形成する工程を含む、請求項5に記載の方法。
  8. 第一工程において、20μm〜800μmの厚さを有し、CuまたはAlを含む電極の第一の金属層を形成すること、該金属層の下に(FR−4)エポキシ樹脂からなる200μm〜800μmの厚さの絶縁体層を形成すること、および該絶縁体層の下に20μm〜3000μmの厚さの第二の金属層を形成することを含む、請求項2〜7のいずれかに記載の方法。
  9. 第一の金属層を形成する際に、
    エッチングによりP型領域とN型領域に分離すること、および
    エッチングした後、Agで第一の金属層の表面をメッキ加工することにより反射構造を設けることを含む、請求項8に記載の方法。
  10. 反射構造が2種以上の曲率半径を有するように形成する、請求項9に記載の方法。
  11. 光抽出部をモールド形成する際に、屈折率が1.4〜2.5の範囲の材料でモールド形成することを含む、請求項2〜10のいずれかに記載の方法。
  12. 光抽出部をシリコーンまたはエポキシ材料から200μm〜1000μmの厚さに形成し、回路基板およびエッチングによりP型領域とN型領域に分離された電極の金属層を支持可能とすることを含む、請求項11に記載の方法。
JP2006232026A 2006-08-03 2006-08-29 大電流高効率の表面実装型発光ダイオードランプおよびその製造方法 Expired - Fee Related JP5097372B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2006-0073458 2006-08-03
KR20060073458A KR100828174B1 (ko) 2006-08-03 2006-08-03 표면 실장형 발광 다이오드 램프 및 그 제조 방법

Publications (2)

Publication Number Publication Date
JP2008042149A true JP2008042149A (ja) 2008-02-21
JP5097372B2 JP5097372B2 (ja) 2012-12-12

Family

ID=39176775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006232026A Expired - Fee Related JP5097372B2 (ja) 2006-08-03 2006-08-29 大電流高効率の表面実装型発光ダイオードランプおよびその製造方法

Country Status (2)

Country Link
JP (1) JP5097372B2 (ja)
KR (1) KR100828174B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206383A (ja) * 2008-02-29 2009-09-10 Sharp Corp Ledモジュール及びそれを備えるled点灯装置
JP2009272363A (ja) * 2008-05-01 2009-11-19 Rohm Co Ltd Ledランプ
KR100986212B1 (ko) * 2008-03-10 2010-10-07 주식회사 이츠웰 사이드 뷰 엘이디 램프용 금속기판과 사이드 뷰형 엘이디패키지 및 그 제조방법
KR20170054803A (ko) * 2015-11-10 2017-05-18 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 장치
CN110062552A (zh) * 2018-01-19 2019-07-26 通用电气航空***有限责任公司 用于无人驾驶运载器的控制箱和模块上***电路板

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008073400A1 (en) 2006-12-11 2008-06-19 The Regents Of The University Of California Transparent light emitting diodes
US11592166B2 (en) 2020-05-12 2023-02-28 Feit Electric Company, Inc. Light emitting device having improved illumination and manufacturing flexibility
US11876042B2 (en) 2020-08-03 2024-01-16 Feit Electric Company, Inc. Omnidirectional flexible light emitting device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181359A (ja) * 1995-12-27 1997-07-11 Shichizun Denshi:Kk チップ型発光ダイオード
JP2000049383A (ja) * 1998-07-27 2000-02-18 Matsushita Electron Corp 光電変換素子及びその製造方法
JP2002162626A (ja) * 2000-11-22 2002-06-07 Sony Corp 液晶表示用光源の放熱装置及びその製造方法
JP2003174200A (ja) * 2001-12-07 2003-06-20 Hitachi Cable Ltd 発光装置及びその製造方法、ならびに発光装置の製造に用いるリードフレーム
JP2005079329A (ja) * 2003-08-29 2005-03-24 Stanley Electric Co Ltd 表面実装型発光ダイオード
JP2005252047A (ja) * 2004-03-05 2005-09-15 Rohm Co Ltd 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299513A (ja) * 2001-03-30 2002-10-11 Fujitsu Ltd 表面実装部品及びその製造方法
US6531328B1 (en) * 2001-10-11 2003-03-11 Solidlite Corporation Packaging of light-emitting diode
JP2003124624A (ja) * 2001-10-18 2003-04-25 Canon Inc ヒートコネクタ
US20030089522A1 (en) * 2001-11-15 2003-05-15 Xerox Corporation Low impedance / high density connectivity of surface mount components on a printed wiring board

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181359A (ja) * 1995-12-27 1997-07-11 Shichizun Denshi:Kk チップ型発光ダイオード
JP2000049383A (ja) * 1998-07-27 2000-02-18 Matsushita Electron Corp 光電変換素子及びその製造方法
JP2002162626A (ja) * 2000-11-22 2002-06-07 Sony Corp 液晶表示用光源の放熱装置及びその製造方法
JP2003174200A (ja) * 2001-12-07 2003-06-20 Hitachi Cable Ltd 発光装置及びその製造方法、ならびに発光装置の製造に用いるリードフレーム
JP2005079329A (ja) * 2003-08-29 2005-03-24 Stanley Electric Co Ltd 表面実装型発光ダイオード
JP2005252047A (ja) * 2004-03-05 2005-09-15 Rohm Co Ltd 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206383A (ja) * 2008-02-29 2009-09-10 Sharp Corp Ledモジュール及びそれを備えるled点灯装置
KR100986212B1 (ko) * 2008-03-10 2010-10-07 주식회사 이츠웰 사이드 뷰 엘이디 램프용 금속기판과 사이드 뷰형 엘이디패키지 및 그 제조방법
JP2009272363A (ja) * 2008-05-01 2009-11-19 Rohm Co Ltd Ledランプ
KR20170054803A (ko) * 2015-11-10 2017-05-18 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 장치
KR102487685B1 (ko) 2015-11-10 2023-01-16 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 및 이를 구비한 조명 장치
CN110062552A (zh) * 2018-01-19 2019-07-26 通用电气航空***有限责任公司 用于无人驾驶运载器的控制箱和模块上***电路板

Also Published As

Publication number Publication date
JP5097372B2 (ja) 2012-12-12
KR100828174B1 (ko) 2008-05-08
KR20080012523A (ko) 2008-02-12

Similar Documents

Publication Publication Date Title
JP4865525B2 (ja) Sml型発光ダイオードランプ用素子およびその製造方法
TWI433344B (zh) 發光裝置及照明裝置
JP3978451B2 (ja) 発光装置
US8519427B2 (en) Light emitting device and lighting system
JP5097372B2 (ja) 大電流高効率の表面実装型発光ダイオードランプおよびその製造方法
JP4615981B2 (ja) 発光ダイオード及びその製造方法
JP2008027898A (ja) 線光源用ledモジュール
JP2009117536A (ja) 樹脂封止発光体及びその製造方法
JP5036222B2 (ja) 発光装置
KR20060042215A (ko) 발광장치 및 조명장치
JP2007294966A (ja) 多層反射面構造を有するledパッケージ及びその製造方法
KR20100129744A (ko) 반도체 발광모듈 및 그 제조방법
JP5940799B2 (ja) 電子部品搭載用パッケージ及び電子部品パッケージ並びにそれらの製造方法
JP4948818B2 (ja) 発光装置および照明装置
JP4847793B2 (ja) 発光装置
JP2007194675A (ja) 発光装置
JP2004207367A (ja) 発光ダイオード及び発光ダイオード配列板
JP4948841B2 (ja) 発光装置および照明装置
JP2007214592A (ja) 発光装置
JP2007005722A (ja) 光半導体素子用外囲器およびそれを用いた光半導体装置
JP2006237646A (ja) 発光装置
JP2007335734A (ja) 半導体装置
JP2005310911A (ja) 発光素子収納用パッケージおよび発光装置ならびに照明装置
KR100865487B1 (ko) 서브 마운트 타입 발광 다이오드 패키지 및 이의 제조방법
JP2006351611A (ja) 発光素子搭載用基板及びそれを用いた光半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120313

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120316

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120412

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120417

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120514

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120918

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120924

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees