JP2008034082A - 非同期式半導体記憶装置 - Google Patents
非同期式半導体記憶装置 Download PDFInfo
- Publication number
- JP2008034082A JP2008034082A JP2007124077A JP2007124077A JP2008034082A JP 2008034082 A JP2008034082 A JP 2008034082A JP 2007124077 A JP2007124077 A JP 2007124077A JP 2007124077 A JP2007124077 A JP 2007124077A JP 2008034082 A JP2008034082 A JP 2008034082A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- access
- enable signal
- circuit
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 33
- 230000007704 transition Effects 0.000 claims abstract description 26
- 230000004044 response Effects 0.000 claims description 90
- 230000004913 activation Effects 0.000 claims description 58
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 20
- 238000001514 detection method Methods 0.000 claims description 15
- 230000002779 inactivation Effects 0.000 claims description 13
- 230000003213 activating effect Effects 0.000 claims description 6
- 230000005669 field effect Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 101000685982 Homo sapiens NAD(+) hydrolase SARM1 Proteins 0.000 description 1
- 102100023356 NAD(+) hydrolase SARM1 Human genes 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000000849 selective androgen receptor modulator Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/109—Control signal input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/06—Sense amplifier related aspects
- G11C2207/061—Sense amplifier enabled by a address transition detection related control signal
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
【解決手段】ダイナミックメモリセル18を含むメモリセルアレイ11と、アクセスイネーブル信号bAEで読出又は書込を制御しビジー信号bBUSYを発生するアレイ制御回路12と、アドレス遷移検知信号ATDを発生するATD回路19と、チップイネーブル信号bCE、ライトイネーブル信号bWE及びアドレス遷移検知信号ATDでアクセス要求信号ARR等を発生するアクセス要求信号発生回路20と、アクセス要求信号及びアクセスイネーブル信号でアクセス待機信号bECPを制御するアクセス待機回路21と、アクセス待機信号及びビジー信号でアクセスイネーブル信号を制御するアクセス起動回路15と、入力データの取込その他を指示するOR回路16と、アクセスイネーブル信号でアドレス等をラッチするラッチ回路17とを備える。
【選択図】図1
Description
図1を参照して、本発明の第1の実施の形態による非同期式疑似SRAM10は、メモリセルアレイ11と、アレイ制御回路12と、入出力回路13と、アクセス受付回路14と、アクセス起動回路15と、OR回路16と、ラッチ回路17とを備える。この非同期式疑似SRAM10は非同期式SRAMと互換性を有し、データの読出要求及び書込要求を任意のタイミングで受け付けることができる。
図2を参照して、ATD回路19は、i個の遅延回路191と、i個の排他的OR回路192と、OR回路193とを含む。排他的OR回路192の各々は、対応する1ビットのアドレス信号Ak(k=1〜i)が変化すると、遅延回路191の遅延時間分だけ出力信号をHレベルにする。したがって、アドレス信号A1〜Aiのうち少なくとも1ビットが変化すると、OR回路193はパルス状のアドレス遷移検知信号ATDを発生する。
図3を参照して、アクセス要求信号発生回路20は、インバータ201〜203と、NAND回路204〜206と、パルス発生回路207〜209とを含む。パルス発生回路207は図4に示すように微分回路であり、遅延反転回路210と、論理回路211とを含む。遅延反転回路210は入力信号を所定時間遅延させかつ反転させる。したがって、パルス発生回路207は入力信号の立ち下がりに応答して所定幅を有するHレベルのパルス信号を発生する。他のパルス発生回路208及び209も同様である。
図5を参照して、アクセス待機回路21は、パルス発生回路212と、Pチャネル電界効果トランジスタ213〜215と、Nチャネル電界効果トランジスタ216〜219と、インバータ220,221とを含む。パルス発生回路212は、図6に示すように、遅延反転回路222と、論理回路223と、インバータ224とを含み、入力信号の立ち下がりに応答して所定幅を有するLレベルのパルス信号を発生する。
図7を参照して、アクセス起動回路15は、インバータ151,152と、NAND回路153〜155とを含む。NAND回路154及び155はRSフリップフロップを構成する。アクセス待機信号bECPがLレベルでかつビジー信号bBUSYがHレベルのとき、アクセスイネーブル信号bAEがLレベルに活性化される。ビジー信号bBUSYがLレベルの間、アクセスイネーブル信号bAEは決して活性化されない。アクセス待機信号bECPは一旦Lレベルになると、アクセスイネーブル信号bAEが活性化されない限り、Lレベルを維持するので、ビジー信号bBUSYがHレベルにリセットされたとき、アクセスイネーブル信号bAEは活性化される。ビジー信号bBUSYがLレベルに活性化されると、アクセスイネーブル信号bAEはHレベルにリセットされる。アクセス起動回路15は、リセット信号bRESETに応答して初期化される。
次に、非同期式疑似SRAM10の動作を説明する。
上述した第1の実施の形態では、図10に示したようにライト信号パルス幅tWPが長い場合、内部サイクル時間も長くなってその間リフレッシュ動作等のためにメモリセルアレイ11及びアレイ制御回路12を開放できないという問題がある。本発明の第2の実施の形態はこの問題を解決するために、いわゆるレイトライト方式を採用する。
一方、ライトイネーブル信号/WE(bWE)がLレベルの場合、レジスタ31に格納されているアドレス信号A1〜Anがアドレスセレクタ32で選択され、ラッチ回路17に提供される。したがって、書込動作は下記のとおり上記第1の実施の形態と異なる。
上記第1の実施の形態において、アレイ制御回路12は、ライトイネーブル信号/WEの立ち上がりに応答してデータの書込動作を行った後、ライトイネーブル信号/WEの立ち上がりに伴う読出要求に応じてそのデータの読出動作を行っているが、以下に述べる第3の実施の形態によれば、正しいデータを出力しながらも、アレイ制御回路12によるこのような読出動作を省略することが可能である。具体的には図15に示すように、上記第1の実施の形態と同様に、図12に示したアドレスセレクタ32は設けないで、アドレス信号A1〜Anはそのままラッチ回路17に与え、内部ライトイネーブル信号bWEIと入力データDI1〜DImはアレイ制御回路12に与える。上記第2の実施の形態と同様に、レジスタ31、アドレスコンパレータ33及びデータセレクタ34は設けるが、これらはレイトライトを行うものではない。このように構成すれば、一致信号MTがHレベルの場合、アレイ制御回路12は読出動作を行わないが、代わりにデータセレクタ34がレジスタ31に格納されているデータを出力するので、ライトイネーブル信号/WEの立ち上がりに伴う読出要求に応じて正しいデータを出力することができる。また、書込動作後、その書込動作と同じアドレスからデータを読み出す任意の読出要求においても、アレイからの内部読出動作を省略しながら正しいデータを出力できる。
11 メモリセルアレイ
12 アレイ制御回路
14 アクセス受付回路
15 アクセス起動回路
16 OR回路
17 ラッチ回路
18 ダイナミックメモリセル
19 ATD回路
20 アクセス要求信号発生回路
21 アクセス待機回路
31 レジスタ
32 アドレスセレクタ
33 アドレスコンパレータ
34 データセレクタ
213〜215 Pチャネル電界効果トランジスタ
216〜219 Nチャネル電界効果トランジスタ
225 電源ノード
226 状態ノード
227 接地ノード
/CE,bCE チップイネーブル信号
/WE,bWE,bWEI,bWEL ライトイネーブル信号
A1〜An アドレス信号
ATD アドレス遷移検知信号
ARR リードアクセス要求信号
ARW ライトアクセス要求信号
ARA アドレスアクセス要求信号
bECP アクセス待機信号
bAE アクセスイネーブル信号
bBUSY0,bBUSY ビジー信号
Claims (11)
- データの読出要求及び書込要求が任意のタイミングで与えられる非同期式半導体記憶装置であって、
ダイナミックメモリセルを含むメモリセルアレイと、
アクセスイネーブル信号に応答して活性化され、アドレス信号に応答して前記メモリセルアレイからデータを読み出し、アドレス信号に応答して前記メモリセルアレイにデータを書き込み、データの読出又は書込中にビジー信号を活性化するアレイ制御回路と、
前記読出要求又は前記書込要求を受け付けてアクセス待機信号を活性化し、前記アクセスイネーブル信号に応答して前記アクセス待機信号を不活性化するアクセス受付回路と、
前記アクセス待機信号の活性及び前記ビジー信号の不活性に応答して前記アクセスイネーブル信号を活性化するアクセス起動回路とを備えたことを特徴とする非同期式半導体記憶装置。 - 請求項1に記載の非同期式半導体記憶装置であって、
前記アクセス受付回路は、
前記読出要求又は前記書込要求に応答してアクセス要求信号を活性化するアクセス要求信号発生回路と、
前記アクセス要求信号の活性に応答して前記アクセス待機信号を活性化し、前記アクセスイネーブル信号に応答して前記アクセス待機信号を不活性化するアクセス待機回路とを含むことを特徴とする非同期式半導体記憶装置。 - 請求項2に記載の非同期式半導体記憶装置であって、
前記アクセス受付回路はさらに、
アドレス信号の遷移を検知してアドレス遷移検知信号を発生するアドレス遷移検知回路を含み、
前記アクセス要求信号発生回路は、チップイネーブル信号の活性及びライトイネーブル信号の不活性に応答してリードアクセス要求信号を活性化し、チップイネーブル信号の活性及びライトイネーブル信号の活性に応答してライトアクセス要求信号を活性化し、チップイネーブル信号の活性、ライトイネーブル信号の不活性及びアドレス遷移検知信号の活性に応答してアドレスアクセス要求信号を活性化し、
前記アクセス待機回路は、前記リードアクセス要求信号、前記ライトアクセス要求信号又は前記アドレスアクセス要求信号の活性に応答して前記アクセス待機信号を活性化することを特徴とする非同期式半導体記憶装置。 - 請求項1に記載の非同期式半導体記憶装置であってさらに、
チップイネーブル信号の活性及びライトイネーブル信号の活性に応答して内部ライトイネーブル信号を活性化する論理回路を備え、
前記アレイ制御回路は前記内部ライトイネーブル信号が不活性化されたとき前記メモリセルアレイにデータを取り込むことを特徴とする非同期式半導体記憶装置。 - 請求項1に記載の非同期式半導体記憶装置であってさらに、
アクセスイネーブル信号に応答してアドレス信号及びライトイネーブル信号をラッチし、前記アレイ制御回路に与えるラッチ回路を備えたことを特徴とする非同期式半導体記憶装置。 - 請求項2に記載の非同期式半導体記憶装置であって、
前記アクセス待機回路は、
第1の電源ノードと状態ノードとの間に接続された第1のトランジスタと、
前記アクセスイネーブル信号に応答して前記第1のトランジスタを所定期間オンにする手段と、
前記第1の電源ノードと前記状態ノードとの間に接続された第2のトランジスタと、
第2の電源ノードと前記状態ノードとの間に接続された第3のトランジスタと、
前記状態ノードに接続された入力端子と、前記第2のトランジスタのゲート及び前記第3のトランジスタのゲートに接続された出力端子とを有するインバータと、
前記第2の電源ノードと前記状態ノードとの間に接続され、前記リードアクセス要求信号を受けるゲートを有する第4のトランジスタと、
前記第2の電源ノードと前記状態ノードとの間に接続され、前記ライトアクセス要求信号を受けるゲートを有する第5のトランジスタと、
前記第2の電源ノードと前記状態ノードとの間に接続され、前記アドレスアクセス要求信号を受けるゲートを有する第6のトランジスタとを含み、
前記第2及び第3のトランジスタの駆動力は前記第1及び第4〜第6のトランジスタの駆動力よりも小さいことを特徴とする非同期式半導体記憶装置。 - 請求項1に記載の非同期式半導体記憶装置であってさらに、
チップイネーブル信号及びライトイネーブル信号が活性化された後にチップイネーブル信号又はライトイネーブル信号が不活性されたとき外部から与えられるアドレス信号及びデータを保持するレジスタと、
ライトイネーブル信号が活性化されているとき、アクセスイネーブル信号に応答して前記レジスタに保持されたアドレス信号をラッチするラッチ回路とを備え、
前記アレイ制御回路は、前記ラッチ回路にラッチされたアドレス信号に応答して前記レジスタに保持されたデータを取り込むことを特徴とする非同期式半導体記憶装置。 - 請求項7に記載の非同期式半導体記憶装置であってさらに、
ライトイネーブル信号が活性化されたとき前記レジスタに保持されたアドレス信号を選択し、ライトイネーブル信号が不活性化されたとき外部から与えられるアドレス信号を選択するアドレスセレクタを備えたことを特徴とする非同期式半導体記憶装置。 - 請求項7又は8に記載の非同期式半導体記憶装置であってさらに、
前記レジスタに保持されたアドレス信号をライトイネーブル信号が不活性の間に外部から与えられるアドレス信号と比較し、アドレス信号が一致する場合に一致信号を活性化するアドレスコンパレータと、
前記一致信号の活性に応答して前記レジスタに保持されたデータを選択し、前記一致信号の不活性に応答して前記アレイ制御回路から読み出されたデータを選択するデータセレクタとを備えたことを特徴とする非同期式半導体記憶装置。 - 請求項9に記載の非同期式半導体記憶装置であって、
前記アレイ制御回路は、前記一致信号が活性化されたとき前記メモリセルアレイからデータを読み出すことなく前記ビジー信号を不活性化することを特徴とする非同期式半導体記憶装置。 - 請求項1に記載の非同期式半導体記憶装置であってさらに、
チップイネーブル信号及びライトイネーブル信号が活性化された後にチップイネーブル信号又はライトイネーブル信号が不活性されたとき外部から与えられるアドレス信号及びデータを保持するレジスタと、
アクセスイネーブル信号に応答してアドレス信号及びライトイネーブル信号をラッチし、前記アレイ制御回路に与えるラッチ回路と、
前記ラッチ回路にラッチされたライトイネーブル信号が不活性されたとき、前記レジスタに保持されたアドレス信号を前記ラッチ回路にラッチされたアドレス信号と比較し、アドレス信号が一致する場合に一致信号を活性化するアドレスコンパレータと、
前記一致信号の活性に応答して前記レジスタに保持されたデータを選択し、前記一致信号の不活性に応答して前記アレイ制御回路から読み出されたデータを選択するデータセレクタとを備え、
前記アレイ制御回路は、前記一致信号が活性化されたとき前記メモリセルアレイからデータを読み出すことなく前記ビジー信号を不活性化することを特徴とする非同期式半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007124077A JP4407972B2 (ja) | 2006-06-28 | 2007-05-09 | 非同期式半導体記憶装置 |
US11/764,884 US7583541B2 (en) | 2006-06-28 | 2007-06-19 | Asynchronous semiconductor memory |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006177535 | 2006-06-28 | ||
JP2007124077A JP4407972B2 (ja) | 2006-06-28 | 2007-05-09 | 非同期式半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008034082A true JP2008034082A (ja) | 2008-02-14 |
JP4407972B2 JP4407972B2 (ja) | 2010-02-03 |
Family
ID=38949098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007124077A Expired - Fee Related JP4407972B2 (ja) | 2006-06-28 | 2007-05-09 | 非同期式半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7583541B2 (ja) |
JP (1) | JP4407972B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI343525B (en) * | 2007-10-04 | 2011-06-11 | Novatek Microelectronics Corp | Method for data storage and access of memory and memory using the same |
US8422315B2 (en) * | 2010-07-06 | 2013-04-16 | Winbond Electronics Corp. | Memory chips and memory devices using the same |
TWI602196B (zh) * | 2014-04-02 | 2017-10-11 | 補丁科技股份有限公司 | 記憶體元件的控制方法、記憶體元件以及記憶體系統 |
KR20180109902A (ko) | 2016-01-29 | 2018-10-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 전자 부품, 및 전자 기기 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3170146B2 (ja) * | 1994-07-29 | 2001-05-28 | 株式会社東芝 | 半導体記憶装置 |
JP4334038B2 (ja) * | 1998-08-28 | 2009-09-16 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
KR100332107B1 (ko) * | 1999-06-29 | 2002-04-10 | 박종섭 | 반도체 소자의 트랜지스터 제조 방법 |
JP3957469B2 (ja) | 2000-04-11 | 2007-08-15 | Necエレクトロニクス株式会社 | 半導体記憶装置 |
JP4458699B2 (ja) | 2001-03-06 | 2010-04-28 | 株式会社東芝 | 半導体集積回路 |
JP4459495B2 (ja) | 2001-12-13 | 2010-04-28 | 富士通マイクロエレクトロニクス株式会社 | 半導体記憶装置のリフレッシュ制御方法、及び該制御方法を有する半導体記憶装置 |
US6735139B2 (en) * | 2001-12-14 | 2004-05-11 | Silicon Storage Technology, Inc. | System and method for providing asynchronous SRAM functionality with a DRAM array |
JP4249412B2 (ja) | 2001-12-27 | 2009-04-02 | Necエレクトロニクス株式会社 | 半導体記憶装置 |
JP3959341B2 (ja) | 2002-02-18 | 2007-08-15 | 株式会社東芝 | 半導体集積回路装置 |
JP4386657B2 (ja) | 2003-03-14 | 2009-12-16 | 富士通マイクロエレクトロニクス株式会社 | 半導体記憶装置 |
JP3705276B2 (ja) | 2003-04-21 | 2005-10-12 | セイコーエプソン株式会社 | 半導体メモリ装置におけるリフレッシュ制御および内部電圧の生成 |
JP3765307B2 (ja) | 2003-05-15 | 2006-04-12 | セイコーエプソン株式会社 | 半導体メモリ装置および電子機器 |
JP3747920B2 (ja) | 2003-05-15 | 2006-02-22 | セイコーエプソン株式会社 | 半導体メモリ装置および電子機器 |
JP3765306B2 (ja) | 2003-05-15 | 2006-04-12 | セイコーエプソン株式会社 | 半導体メモリ装置および電子機器 |
JP4518563B2 (ja) | 2005-09-02 | 2010-08-04 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体記憶装置 |
-
2007
- 2007-05-09 JP JP2007124077A patent/JP4407972B2/ja not_active Expired - Fee Related
- 2007-06-19 US US11/764,884 patent/US7583541B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7583541B2 (en) | 2009-09-01 |
JP4407972B2 (ja) | 2010-02-03 |
US20080013385A1 (en) | 2008-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI303422B (en) | Dynamic semiconductor memory with improved refresh mechanism | |
US7301842B2 (en) | Synchronous pseudo static random access memory | |
JP5098391B2 (ja) | 半導体メモリ、システムおよび半導体メモリの動作方法 | |
US7242631B2 (en) | Semiconductor memory device and information processing system | |
KR101257366B1 (ko) | 반도체 메모리 장치 및 리프레쉬 제어 방법 | |
JP2004199842A (ja) | 半導体記憶装置及びその制御方法 | |
JP2001093275A (ja) | 半導体集積回路装置 | |
US20050207254A1 (en) | Detection circuit for mixed asynchronous and synchronous memory operation | |
US20050047239A1 (en) | Semiconductor storage device and refresh control method thereof | |
WO2001078079A1 (fr) | Dispositif memoire a semi-conducteur | |
JP2010170596A (ja) | 半導体記憶装置 | |
CN101465151A (zh) | 存储器***和存储器的控制方法 | |
JP2012033248A (ja) | 半導体装置 | |
JP4282408B2 (ja) | 半導体記憶装置 | |
JP4407972B2 (ja) | 非同期式半導体記憶装置 | |
US7136312B2 (en) | Semiconductor device having read and write operations corresponding to read and write row control signals | |
US20060256639A1 (en) | Semiconductor memory device and memory system | |
JP2005527926A (ja) | 擬似スタティックメモリデバイス用の非同期インターフェース回路および方法 | |
JP4209064B2 (ja) | 半導体記憶装置 | |
JP4455433B2 (ja) | 半導体記憶装置 | |
JP2004185686A (ja) | 半導体記憶装置 | |
JP2009087534A (ja) | 半導体記憶装置 | |
JP2004220697A (ja) | 半導体メモリ装置のリフレッシュ制御 | |
JP4143515B2 (ja) | 半導体記憶装置 | |
JP2004280947A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071204 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20071228 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20080215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080813 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080818 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080912 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080918 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081010 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081016 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090526 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090630 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090630 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20091007 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091027 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20091105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091104 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131120 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |