JP2008029089A - スイッチング電源 - Google Patents
スイッチング電源 Download PDFInfo
- Publication number
- JP2008029089A JP2008029089A JP2006197280A JP2006197280A JP2008029089A JP 2008029089 A JP2008029089 A JP 2008029089A JP 2006197280 A JP2006197280 A JP 2006197280A JP 2006197280 A JP2006197280 A JP 2006197280A JP 2008029089 A JP2008029089 A JP 2008029089A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- period
- power supply
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】高いリップル除去率を保ちつつ、回路全体の一層の小型化を実現することが可能なスイッチング電源を提供すること。
【解決手段】このスイッチング電源1は、交流電源2から入力された交流電圧VACを整流及び平滑化して直流入力電圧VSを生成する整流平滑回路3と、直流入力電圧VSが入力されて、直流入力電圧VSを半導体スイッチ9により交互にオン/オフするチョッパ制御により、直流出力電圧VOを生成するDC−DCコンバータ4と、半導体スイッチ9の切替を制御するPWM回路5とを備え、PWM回路5は、半導体スイッチ9のオフ期間に対するオン期間の比が、直流入力電圧VSをの上昇及び下降に応じて、それぞれ減少及び増加するように切替制御する。
【選択図】図1
【解決手段】このスイッチング電源1は、交流電源2から入力された交流電圧VACを整流及び平滑化して直流入力電圧VSを生成する整流平滑回路3と、直流入力電圧VSが入力されて、直流入力電圧VSを半導体スイッチ9により交互にオン/オフするチョッパ制御により、直流出力電圧VOを生成するDC−DCコンバータ4と、半導体スイッチ9の切替を制御するPWM回路5とを備え、PWM回路5は、半導体スイッチ9のオフ期間に対するオン期間の比が、直流入力電圧VSをの上昇及び下降に応じて、それぞれ減少及び増加するように切替制御する。
【選択図】図1
Description
本発明は、交流電圧から所望の直流電圧を生成するスイッチング電源に関する。
近年、電子機器の頭脳部としての信号処理回路がIC技術によって小型化されるに伴い、心臓部としての電源の小型化及び軽量化が要望されている。このような電子機器の電源として使用される代表的なものとして、スイッチング電源が挙げられる(例えば、下記特許文献1及び非特許文献1参照)。
図12には、従来のスイッチング電源の回路構成を示している。同図に示すスイッチング電源901は、商用交流電源902に接続された整流平滑回路903と、半導体スイッチ905を含むフライバック型DC−DCコンバータ904と、半導体スイッチ905のオン/オフを制御するパルス幅変調(PWM)回路906と、電圧検出回路907と、フォトカップラ908とから構成されている。このスイッチング電源901においては、商用交流電源902から入力された交流電圧VACが整流平滑回路903によって直流電圧に変換され、変換された直流電圧が半導体スイッチ905によって交互にオン/オフされる。半導体スイッチ905がオンの時には、フライバック型DC−DCコンバータ904のトランス909にエネルギーが蓄えられ、その後、半導体スイッチ905がオフになった時に、蓄えられたエネルギーがトランス909の2次側に放出される結果、変圧された直流電圧VOUTが出力される。このように、トランスでいったん蓄えられたエネルギーを繰り返し放出するDC−DCコンバータは、フライバック方式と呼ばれ、直流入力部と直流出力部とがトランスによって直流的に分離された絶縁型に分類される。一方、トランスにエネルギーを蓄えずにトランスを変圧器として機能させる絶縁型の一種として、フォワード方式と呼ばれる方式も存在する。その他、非絶縁型のDC−DCコンバータには、降圧(バック)型、昇圧(ブースト)型、昇降圧(バックブースト)型がある。
このスイッチング電源901においては、出力電圧VOUTを所望の電圧に保つためにフィードバック制御が行われる。具体的には、電圧検出回路907によって出力電圧VOUTがモニタされ、PWM回路906によって、出力電圧VOUTと基準電圧とが比較されて、それらの差に応じて半導体スイッチ905を駆動する駆動用パルスのオン時間又はデューティ比が調整されることにより、出力電圧VOUTが一定に保たれる(PWM方式)。また、出力電圧を一定に保つための制御方式としては、PWM方式以外にパルス周波数変調(PFM)又はパルススキップ変調(PSM)と呼ばれる間欠方式が挙げられる。この間欠方式は、出力電圧が基準電圧よりも高い場合には半導体スイッチのスイッチング動作を停止することによってトランスの2次側へのエネルギー放出を停止し、逆に出力電圧が基準電圧よりも低い場合は半導体スイッチのスイッチング動作を継続してトランスの2次側にエネルギーを放出することにより出力電圧を上昇させる方式である。
特開2002−64979号公報
"Application Note AN4137 Design Guidelines for Off-line FlybackConverters Using Fairchild Power Switch(FPS)"、平成18年3月9日、フェアーチャイルドセミコンダクタ、[平成18年6月28日検索]、インターネット<URL:http://www.fairchildsemi.com/an/AN/AN-4137.pdf>
上述した従来のスイッチング電源901においては、これまで、スイッチング周波数を高くしてトランス909を小さくすることによって小型化及び軽量化が図られていた。その結果、現在では整流平滑回路903を構成するキャパシタ910がスイッチング電源の小型化の障壁になっている。すなわち、一般に、キャパシタ910の容量は、交流電圧VACが85〜225Vの場合には、出力電圧を一定に保つためのフィードバック制御におけるリップルの減衰を考慮すると、1Wあたり2〜3μFが必要とされる。従って、入力される電力が100Wの場合には容量が200〜300μFで、かつ耐圧が400V程度のキャパシタが要求される。このような高耐圧、大容量のキャパシタはトランスに比較して大きくなってしまう傾向にある。
ここで、スイッチング電源におけるフィードバック制御系のリップル周波数における利得を大きくすれば、キャパシタの容量値を小さくしてその小型化を図ることはできるが、PWM方式又は間欠方式のフィードバック制御系においては、リップル周波数における利得を上げると系が発振して不安定になってしまう場合があった。
そこで、本発明は、かかる課題に鑑みて為されたものであり、高いリップル除去率を保ちつつ、回路全体の一層の小型化を実現することが可能なスイッチング電源を提供することを目的とする。
上記課題を解決するため、本発明のスイッチング電源は、交流電源から入力された交流電圧を整流及び平滑化して入力電圧を生成する整流平滑回路と、整流平滑回路から入力電圧が入力されて、入力電圧をスイッチにより交互にオン/オフするチョッパ制御により、出力電圧を生成するDC−DCコンバータと、DC−DCコンバータのスイッチの切替を制御するスイッチ制御回路とを備え、スイッチ制御回路は、スイッチのオフ期間に対するオン期間の比が、入力電圧の上昇及び下降に応じて、それぞれ減少及び増加するように切替制御することを特徴とする。
このようなスイッチング電源においては、交流電源から入力された交流電圧が整流平滑回路によって整流及び平滑化されて入力電圧が生成され、その入力電圧は、DC−DCコンバータにおけるスイッチを用いたチョッパ制御が施されて、出力電圧に変換されて出力される。その際、スイッチ制御回路により、整流平滑回路からの入力電圧の増加及び減少に対して、スイッチのオフ期間に対するオン期間の比がそれぞれ減少及び増加するように切替制御される。DC−DCコンバータからの出力電圧は、スイッチのオフ期間に対するオン期間の比が大きくなるほど高くなるとともに、整流平滑回路からの入力電圧が高くなるほど高くなる性質を有するので、整流平滑回路の容量値が十分でなくて入力電圧にリップルが生じた場合であっても、その電圧変動に応じて上記比が調整されることで、出力電圧の変動を防止することができる。さらに、入力電圧に基づいたフィードフォワード制御を採用することにより、応答性の優れたリップルの除去及び制御系の安定化が実現される。
スイッチ制御回路は、オフ期間を一定に保った状態で、オン期間を入力電圧の上昇及び下降に応じて、それぞれ減少及び増加するように制御することが好ましい。かかる構成を採れば、簡易な制御によって出力電圧の変動を確実に防止することができる。
また、スイッチ制御回路は、オン期間を一定に保った状態で、オフ期間を入力電圧の上昇及び下降に応じて、それぞれ増加及び減少するように制御することも好ましい。この場合、簡易な制御によって出力電圧の変動を確実に防止することができる。
さらに、スイッチ制御回路は、オフ時間に対するオン期間の比を所定値に制限する制限回路を有することが好ましい。かかるスイッチ制御回路を備えれば、トランスの磁気飽和に起因する過大電流によってスイッチ等の回路素子の破壊を防止することができる。
またさらに、スイッチ制御回路は、入力電圧が所定電圧以上である場合に、スイッチの切替制御を行うことも好ましい。かかるスイッチ制御回路を備えれば、入力電圧の低下に伴うトランスの磁気飽和を防止することにより、過大電流によってスイッチ等の回路素子の破壊を回避することができる。
さらにまた、前記DC−DCコンバータからの出力電圧が所定電圧よりも高い場合は、スイッチの駆動を停止し、該出力電圧が前記所定電圧よりも低い場合は、スイッチを駆動する出力電圧検出回路をさらに備えることが好ましい。かかる出力電圧検出回路を備えれば、出力電圧の変動に対してスイッチング動作を停止又は開始する間欠方式のフィードバック制御を併用することで、負荷変動に対して出力電圧をより安定化させることができる。
本発明のスイッチング電源によれば、高いリップル除去率を保ちつつ、回路全体の一層の小型化を実現することができる。
以下、図面を参照しつつ本発明に係るスイッチング電源の好適な実施形態について詳細に説明する。なお、図面の説明においては同一又は相当部分には同一符号を付し、重複する説明を省略する。
[第1実施形態]
図1は、本発明の第1実施形態であるスイッチング電源1の回路構成を示す図である。同図に示すスイッチング電源1は、交流電圧を整流及び平滑化して生成した直流電圧を、スイッチング制御により高周波の交流電圧に変換し、この交流電圧を再度整流及び平滑化して所望の直流電圧を得るための電源回路である。同図に示すように、スイッチング電源1は、交流電源2に接続される整流平滑回路3と、整流平滑回路3の出力側に接続されたDC−DCコンバータ4と、整流平滑回路3及びDC−DCコンバータ4に接続されたPWM回路(スイッチ制御回路)5とを備えている。
図1は、本発明の第1実施形態であるスイッチング電源1の回路構成を示す図である。同図に示すスイッチング電源1は、交流電圧を整流及び平滑化して生成した直流電圧を、スイッチング制御により高周波の交流電圧に変換し、この交流電圧を再度整流及び平滑化して所望の直流電圧を得るための電源回路である。同図に示すように、スイッチング電源1は、交流電源2に接続される整流平滑回路3と、整流平滑回路3の出力側に接続されたDC−DCコンバータ4と、整流平滑回路3及びDC−DCコンバータ4に接続されたPWM回路(スイッチ制御回路)5とを備えている。
整流平滑回路3は、入力端子6a,6b間に交流電源2からの交流電圧VACが印加されてその交流電圧VACを整流する整流回路6と、整流回路6の出力端子6c,6d間に接続されて、整流回路6の出力端子6c,6d間に生成される電圧を直流入力電圧VSに平滑化するためのキャパシタ7とから構成されている。
この整流平滑回路3の出力端子6c,6dには、DC−DCコンバータ4及びPWM回路5が接続されている。図2には、DC−DCコンバータ4及びPWM回路5の回路構成を詳細に示す。
DC−DCコンバータ4は、1次側巻き線が整流平滑回路3の出力端子6c,6dに接続され、2次側巻き線がDC−DCコンバータ4の出力端子4a,4bに接続されたフライバック型トランス8と、フライバック型トランス8の1次側巻き線にそれぞれ直列及び並列に接続された半導体スイッチ9及びスナバー回路10と、フライバック型トランス8の2次側巻き線と出力端子6c,6dとの間に挿入された整流平滑回路11とを有している。このフライバック型トランス8は、半導体スイッチ9がオンの状態のときに1次側巻き線にエネルギーを蓄え、その後半導体スイッチ9がオフされた時に1次側巻き線に蓄えられたエネルギーを2次側巻き線に放出するいわゆるフライバック方式のトランスである。また、スナバー回路10は、半導体スイッチ9がオンからオフに切り替えられたときに1次側に生じるサージ電流を低減する役割を果たす。
このような構成のDC−DCコンバータ4において、PWM回路5による半導体スイッチ9の切替制御(詳細は、後述)により、1次側に印加される直流入力電圧VSが交互にオン/オフ(チョッパ制御)される。これにより、フライバック型トランス8の2次側にエネルギーが放出される。エネルギー放出によって2次側巻き線に生じる交流電圧は、ダイオード及びキャパシタからなる整流平滑回路11により整流及び平滑化が施されることにより、直流出力電圧VOに変換されて出力端子4a,4b間に出力される。
PWM回路5は、半導体スイッチ9に接続されて半導体スイッチ9のオン/オフを制御するパルス信号SP(t)を生成する。このパルス信号SP(t)がハイレベルである期間(オン期間)においては、半導体スイッチ9がオンされ、パルス信号SP(t)がローレベルである期間(オフ期間)においては、半導体スイッチ9がオフされることになる。PWM回路5は、このオン期間又はオフ期間を、直流入力電圧VSに基づいて自動調整可能に構成されている。
ここで、PWM回路5の具体的構成について説明する前に、パルス信号SP(t)のオン期間及びオフ期間と、直流出力電圧VOのリップル除去率との関係について説明する。
図3に示すように、オフ期間TOFFが一定に維持され、オン期間TONが可変に設定されたパルス信号SP(t)を想定すると、直流出力電圧VOは、下記式(1);
によって表される。ここで、f(TON)は、パルス信号SP(t)のオン期間TONの関数、nは、トランス8の巻数比であり、トランス8の1次側巻き線の巻数をn1、2次側巻き線の巻数をn2のとき、n=n1/n2である。
によって表される。ここで、f(TON)は、パルス信号SP(t)のオン期間TONの関数、nは、トランス8の巻数比であり、トランス8の1次側巻き線の巻数をn1、2次側巻き線の巻数をn2のとき、n=n1/n2である。
上記式(1)より、オン期間TONと直流入力電圧VSの変動ΔTON,ΔVSに対する直流出力電圧VOの変動分ΔVOは、下記式(2);
により求められる。なお、ΔTONとΔVSは、それぞれオン期間TONと直流入力電圧VSの変動分である。上記式(2)を式(1)で割り算すれば相対的な変動分は、下記式(3);
によって計算される。ここで、S(f,TON)及びS(TON,VS)は、下記式(4)及び下記式(5);
によって定義される値であり、それぞれ、f(TON)のオン期間TONに対する感度、及びオン期間TONの直流入力電圧VSに対する感度を意味する。
により求められる。なお、ΔTONとΔVSは、それぞれオン期間TONと直流入力電圧VSの変動分である。上記式(2)を式(1)で割り算すれば相対的な変動分は、下記式(3);
によって計算される。ここで、S(f,TON)及びS(TON,VS)は、下記式(4)及び下記式(5);
によって定義される値であり、それぞれ、f(TON)のオン期間TONに対する感度、及びオン期間TONの直流入力電圧VSに対する感度を意味する。
さらに、式(3)において、整流平滑回路3の出力リップル率(すなわち、DC−DCコンバータ4の入力リップル率)γS=ΔVS/VS、DC−DCコンバータ4の出力リップル率γO=ΔVO/VOとおけば、下記式(6);
が得られる。このリップル除去比RRR(Ripple Rejection Ratio)は、入力から出力に向けてどの程度リップル成分が除去されているかを表している。従って、TONがVSの関数ではないと仮定した場合には、S(TON,VS)=0であるのでRRR=1(0dB)となる。このときは、整流平滑回路3の出力リップル率がそのままDC−DCコンバータ4の出力リップル率に等しくなるので望ましくない。
が得られる。このリップル除去比RRR(Ripple Rejection Ratio)は、入力から出力に向けてどの程度リップル成分が除去されているかを表している。従って、TONがVSの関数ではないと仮定した場合には、S(TON,VS)=0であるのでRRR=1(0dB)となる。このときは、整流平滑回路3の出力リップル率がそのままDC−DCコンバータ4の出力リップル率に等しくなるので望ましくない。
一方で、電流連続モードで動作しているフライバック方式のDC−DCコンバータ4の場合のf(TON)=TON/TOFFとなるので、S(f,TON)=1である。従って、式(6)より、S(TON,VS)を負に保てばリップル除去比RRRは1より大きくなり、直流出力電圧VOのリップル率は、整流平滑回路3の出力リップル率よりも小さくなることが分かる。理想的には、下記式(7);
を満たせば、直流入力電圧VSにリップルが存在しても直流出力電圧VOはリップルを含まない電圧となる。
を満たせば、直流入力電圧VSにリップルが存在しても直流出力電圧VOはリップルを含まない電圧となる。
そこで、整流平滑回路3からの入力においてリップルが発生しても出力におけるリップル成分を効率的に除去するために、PWM回路5は、S(TON,VS)の値が負になるようにパルス信号SP(t)を生成する機能を有する。すなわち、PWM回路5は、オン期間TONが、直流入力電圧VSの上昇及び下降に応じて、それぞれ減少及び増加するようにパルス信号SP(t)を生成する。例えば、オン期間TONを、直流入力電圧VSの大きさに基づいて、下記式(8);
を満たすように制御すればよい。ここで、Va,Vb,TOは、定数である。図4は、式(8)を満たすようにオン期間TONが制御された場合の直流入力電圧VSとオン期間TONとの関係を示すグラフである。このようにすれば、オン期間TONは、直流入力電圧VSに対して双曲的に変化することになる。特に、Vb=0とすれば、式(7)を満たすようにオン期間TONが設定されて、直流出力電圧VOはほとんどリップルを含まなくなるので好適である。
を満たすように制御すればよい。ここで、Va,Vb,TOは、定数である。図4は、式(8)を満たすようにオン期間TONが制御された場合の直流入力電圧VSとオン期間TONとの関係を示すグラフである。このようにすれば、オン期間TONは、直流入力電圧VSに対して双曲的に変化することになる。特に、Vb=0とすれば、式(7)を満たすようにオン期間TONが設定されて、直流出力電圧VOはほとんどリップルを含まなくなるので好適である。
このようなオン期間TONの自動調整機能を実現するPWM回路5は、カレントミラー回路12、キャパシタ13、リセット用トランジスタ14、コンパレータ15、単安定マルチバイブレータ16、及び遅延回路17によって構成されている(図2)。
カレントミラー回路12は、整流平滑回路3の出力端子6cにエミッタが接続され、出力端子6dに抵抗素子12cを介してコレクタが接続されたトランジスタ12aと、出力端子6cにエミッタが接続され、出力端子6dに抵抗素子12d及びキャパシタ13を介してコレクタが接続されたトランジスタ12bとからなる。そして、カレントミラー回路12は、抵抗素子12cの抵抗値がRの場合に、トランジスタ12bに、下記式(9);
[上記式中、VBEは、トランジスタ12aのベース−エミッタ間電圧を示す]
で表されるコレクタ電流Iを流す。このコレクタ電流Iにより、キャパシタ13が充電される。
[上記式中、VBEは、トランジスタ12aのベース−エミッタ間電圧を示す]
で表されるコレクタ電流Iを流す。このコレクタ電流Iにより、キャパシタ13が充電される。
コンパレータ15は、キャパシタ13のカレントミラー回路12側の端子に接続され、キャパシタ13の両端電圧を閾電圧VTHと比較して、その両端電圧が閾電圧VTHより大きい場合に単安定マルチバイブレータ16をトリガするための素子である。このコンパレータ15からのトリガが入力される単安定マルチバイブレータ16は、Q端子が遅延回路17を介してリセット用トランジスタ14のベースに接続され、Q否定端子(Qバー端子)が半導体スイッチ9に接続される。また、リセット用トランジスタ14のエミッタ及びコレクタは、キャパシタ13の両端に接続されている。
このPWM回路5においては、単安定マルチバイブレータ16のQ出力が論理レベル“ロー”で、Q否定出力が論理レベル“ハイ”の状態では、半導体スイッチ9がオンにされている。半導体スイッチ9のオン期間TONにおいては、キャパシタ13が充電されてキャパシタ13の両端電圧が直線的に増加する。このとき、キャパシタ13の両端電圧が閾電圧VTHに達すると、コンパレータ15により単安定マルチバイブレータ16がトリガされて、Q出力が“ハイ”にされる。これによって、リセット用トランジスタ14がオンされて、キャパシタ13が放電される。同時に、単安定マルチバイブレータ16のQ否定出力が“ロー”にされて半導体スイッチ9がオフに切り替えられる。従って、この場合に半導体スイッチ9がオンとなっているオン期間TONは、下記式(10);
[上記式中、Cは、キャパシタ13の容量値、Rは、抵抗素子12cの抵抗値を表す。]
となる。ただし、式(10)においては、VS>>VBEが成り立つものと仮定しているが、この仮定はオフライン型スイッチング電源では一般的に成り立つ関係である。
[上記式中、Cは、キャパシタ13の容量値、Rは、抵抗素子12cの抵抗値を表す。]
となる。ただし、式(10)においては、VS>>VBEが成り立つものと仮定しているが、この仮定はオフライン型スイッチング電源では一般的に成り立つ関係である。
一方、単安定マルチバイブレータ16がトリガされてQ否定出力が“ロー”とされている期間、すなわち、半導体スイッチ9のオフ期間TOFFは、単安定マルチバイブレータ16の性質により、抵抗素子16aの抵抗及びキャパシタ16bの容量の積である時定数で決まり一定である。このオフ期間TOFFの経過後は、再度半導体スイッチ9がオンに切り替えられると同時にキャパシタ13の充電が再開されて上記動作が繰り返される。
上述したPWM回路5によるオン期間TONの制御により、スイッチング電源1の直流出力電圧VOの大きさは、式(1)にf(TON)=TON/TOFFの関係を適用すると共に式(10)を代入することにより、下記式(11)
により算出される。この式から、直流出力電圧VOの大きさは直流入力電圧VSに依存しないので、整流平滑回路3の出力にリップルがあっても出力電圧には現れない。
により算出される。この式から、直流出力電圧VOの大きさは直流入力電圧VSに依存しないので、整流平滑回路3の出力にリップルがあっても出力電圧には現れない。
以上説明した本発明の第1実施形態にかかるスイッチング電源1によれば、交流電源2から入力された交流電圧VACが整流平滑回路3によって整流及び平滑化されて直流入力電圧VSが生成され、その入力電圧VSは、DC−DCコンバータ4における半導体スイッチ9を用いたチョッパ制御が施されて、直流出力電圧VOに変換されて出力される。その際、PWM回路5により、直流入力電圧VSの増加及び減少に対して、半導体スイッチ9のオフ期間TOFFに対するオン期間TONの比がそれぞれ減少及び増加するように切替制御される。具体的には、オフ期間TOFFが固定された状態で、直流入力電圧VSに対して、オン期間TONが双曲的に変化するように制御される。DC−DCコンバータ4からの直流出力電圧VOは、半導体スイッチ9のオフ期間TOFFに対するオン期間TONの比が大きくなるほど高くなるとともに、直流入力電圧VSが高くなるほど高くなる性質を有するので、キャパシタ7の容量値が十分でなくて直流入力電圧VSにリップルが生じた場合であっても、その電圧変動に応じてオン期間TONが調整されることで、直流出力電圧VOの変動を防止することができる。その結果、キャパシタ7の容量値を小さくできるので装置全体の一層の小型化が実現できる。
上記の直流入力電圧VSに基づくフィードフォワード制御は、応答性に優れ、制御系も安定である。
図5には、スイッチング電源1における交流電圧VACの実効値とリップル率γS,γOとの関係を測定した結果を示す。この場合、半導体スイッチ9のオフ期間TOFFは5μsとし、出力側の負荷は4.8Ω、整流平滑回路11のキャパシタの容量は330μF、他の回路定数はVAC=100Vのときに直流出力電圧VOが5Vとなるように定められている。この結果を見て分かるように、交流電圧VACの全実効値に亘って出力リップル率γOは入力リップル率γSの約1/10であり、リップル除去比は約20dBになっている。一方、半導体スイッチ9のオン期間TON制御を行わなかった場合には、出力リップル率γOは入力リップル率γSにほぼ一致していて、リップル除去比は1(0dB)であった。
[第2実施形態]
次に、本発明の第2実施形態について説明する。図6は、本発明の第2実施形態であるスイッチング電源21の回路構成を示す図、図7は、図6のPWM回路25及びDC−DCコンバータ4の回路構成を詳細に示す図である。なお、図6においては、DC−DCコンバータ4のスナバー回路は省略している。このスイッチング電源21は、PWM回路25において、DC−DCコンバータ4に内蔵する半導体スイッチ9のオン期間TONを固定してオフ時間TOFFを調整する点で第1実施形態と異なる。
次に、本発明の第2実施形態について説明する。図6は、本発明の第2実施形態であるスイッチング電源21の回路構成を示す図、図7は、図6のPWM回路25及びDC−DCコンバータ4の回路構成を詳細に示す図である。なお、図6においては、DC−DCコンバータ4のスナバー回路は省略している。このスイッチング電源21は、PWM回路25において、DC−DCコンバータ4に内蔵する半導体スイッチ9のオン期間TONを固定してオフ時間TOFFを調整する点で第1実施形態と異なる。
ここで、スイッチング電源21の具体的構成について説明する前に、半導体スイッチ9のオン期間TONが一定の場合のオフ期間TOFFと直流出力電圧VOのリップル除去率との関係について説明する。
この場合のリップル除去比RRRは、式(6)におけるオン期間TONをオフ時間TOFFに置換することにより、下記式(12);
により得られる。フライバック方式のDC−DCコンバータ4のS(f,TOFF)=−1である。従って、S(TOFF,VS)を正に保てばリップル除去比RRRは1よりも大きくなり、直流出力電圧VOのリップル率は、整流平滑回路3の出力リップル率よりも小さくなることが分かる。理想的には、下記式(13);
を満たせば、直流入力電圧VSにリップルが存在しても直流出力電圧VOはリップルを含まない電圧となる。
により得られる。フライバック方式のDC−DCコンバータ4のS(f,TOFF)=−1である。従って、S(TOFF,VS)を正に保てばリップル除去比RRRは1よりも大きくなり、直流出力電圧VOのリップル率は、整流平滑回路3の出力リップル率よりも小さくなることが分かる。理想的には、下記式(13);
を満たせば、直流入力電圧VSにリップルが存在しても直流出力電圧VOはリップルを含まない電圧となる。
そこで、整流平滑回路3からの入力においてリップルが発生しても出力におけるリップル成分を効率的に除去するために、PWM回路25は、S(TOFF,VS)の値が正になるようにパルス信号SP(t)を生成する構成を有する。すなわち、PWM回路25は、オフ期間TOFFが、直流入力電圧VSの上昇及び下降に応じて、それぞれ増加及び減少するようにパルス信号SP(t)を生成する。例えば、オフ期間TOFFを、直流入力電圧VSの大きさに基づいて、下記式(14);
を満たすように制御すればよい。ここで、Vd,TO,αは、定数である。このようにすれば、オフ期間TOFFは、直流入力電圧VSに対して直線的に変化することになる。特に、α=0とすれば、式(13)を満たすようにオフ期間TOFFが設定されて、直流出力電圧VOはほとんどリップルを含まなくなるので好適である。
を満たすように制御すればよい。ここで、Vd,TO,αは、定数である。このようにすれば、オフ期間TOFFは、直流入力電圧VSに対して直線的に変化することになる。特に、α=0とすれば、式(13)を満たすようにオフ期間TOFFが設定されて、直流出力電圧VOはほとんどリップルを含まなくなるので好適である。
このようなオフ期間TOFFの自動調整機能を実現するPWM回路5は、カレントミラー回路32、キャパシタ33、リセット用トランジスタ34、コンパレータ35、単安定マルチバイブレータ36、及び遅延回路37によって構成されている(図7)。
カレントミラー回路32は、コレクタに電源電圧VCCが印加され、整流平滑回路3の出力端子6dに抵抗素子32cを介してエミッタが接続されたトランジスタ32aと、コレクタに電源電圧VCCが印加され、出力端子6dに抵抗素子32d及びキャパシタ33を介してエミッタが接続されたトランジスタ32bとからなる。そして、カレントミラー回路32は、抵抗素子32cの抵抗値がRの場合に、トランジスタ32bに、下記式(15);
[上記式中、VBEは、トランジスタ32aのベース−エミッタ間電圧を示す]
で表されるエミッタ電流Iを流す。このエミッタ電流Iにより、キャパシタ33が充電される。
[上記式中、VBEは、トランジスタ32aのベース−エミッタ間電圧を示す]
で表されるエミッタ電流Iを流す。このエミッタ電流Iにより、キャパシタ33が充電される。
コンパレータ35は、一方の入力端子がキャパシタ33のカレントミラー回路32側の端子に接続され、他方の入力端子には、直流入力電圧VSを2つの抵抗素子38a,38bで抵抗分圧した電圧が入力されている。このコンパレータ35は、キャパシタ13の両端電圧を抵抗分圧した電圧と比較して、その両端電圧が抵抗分圧した電圧より大きい場合に単安定マルチバイブレータ16をトリガするための素子である。このコンパレータ15からのトリガが入力される単安定マルチバイブレータ16は、Q端子が遅延回路37を介してリセット用トランジスタ34のベース及び半導体スイッチ9に接続される。また、リセット用トランジスタ34のエミッタ及びコレクタは、キャパシタ33の両端に接続されている。
このPWM回路25においては、単安定マルチバイブレータ36のQ出力が論理レベル“ロー”の状態では、半導体スイッチ9がオフにされている。半導体スイッチ9のオフ期間TOFFにおいては、キャパシタ33が充電されてキャパシタ33の両端電圧が直線的に増加する。このとき、キャパシタ33の両端電圧が抵抗分圧した電圧に達すると、コンパレータ35により単安定マルチバイブレータ36がトリガされて、Q出力が“ハイ”にされる。これによって、リセット用トランジスタ34がオンされて、キャパシタ33が放電される。同時に、半導体スイッチ9がオンに切り替えられる。従って、この場合に半導体スイッチ9がオフとなっているオフ期間TOFFは、下記式(16);
で与えられる。ここで、βは、抵抗素子38a,38bの抵抗値をR1,R2とすると、β=R2/(R1+R2)である。
で与えられる。ここで、βは、抵抗素子38a,38bの抵抗値をR1,R2とすると、β=R2/(R1+R2)である。
一方、単安定マルチバイブレータ36がトリガされてQ出力が“ハイ”とされている期間、すなわち、半導体スイッチ9のオン期間TONは、単安定マルチバイブレータ36の性質により、抵抗素子36aの抵抗及びキャパシタ36bの容量の積である時定数で決まり一定である。このオン期間TONの経過後は、再度半導体スイッチ9がオフに切り替えられてキャパシタ33の充電が再開されて上記動作が繰り返される。
上述したPWM回路25によるオフ期間TOFFの制御により、スイッチング電源21の直流出力電圧VOの大きさは、式(1)にf(TON)=TON/TOFFの関係を適用すると共に式(16)を代入することにより、下記式(17)
により算出される。この式から、直流出力電圧VOの大きさは直流入力電圧VSに依存しないので、整流平滑回路3の出力にリップルがあっても出力電圧には現れない。
により算出される。この式から、直流出力電圧VOの大きさは直流入力電圧VSに依存しないので、整流平滑回路3の出力にリップルがあっても出力電圧には現れない。
以上説明した本発明の第2実施形態に係るスイッチング電源21においては、PWM回路25により、直流入力電圧VSの増加及び減少に対して、半導体スイッチ9のオフ期間TOFFに対するオン期間TONの比がそれぞれ減少及び増加するように切替制御される。具体的には、オン期間TONが固定された状態で、直流入力電圧VSに対して、オフ期間TOFFが線形的に変化するように制御される。従って、キャパシタ7の容量値が十分でなくて直流入力電圧VSにリップルが生じた場合であっても、その電圧変動に応じてオフ期間TOFFが調整されることで、直流出力電圧VOの変動を防止することができる。その結果、キャパシタ7の容量値を小さくできるので装置全体の一層の小型化が実現できる。
なお、本発明は、前述した実施形態に限定されるものではない。例えば、スイッチング電源1,21のPWM回路5,25においては、オフ時間TOFFに対するオン期間TONの比を所定値に制限するような制限回路を備えていてもよい。
図8は、スイッチング電源1のPWM回路5の変形例を示す回路図である。同図に示すPWM回路45には、コンパレータ51とORゲート52と抵抗素子53a,53bとを含む制限回路54が組み込まれている。コンパレータ51の一方の入力端子は、キャパシタ13のカレントミラー回路12側の端子に接続され、他方の入力端子には、直流入力電圧VSを2つの抵抗素子53a,53bで抵抗分圧した電圧が入力されている。
このコンパレータ51は、キャパシタ13の両端電圧を抵抗分圧した電圧と比較して、その両端電圧が抵抗分圧した電圧より大きい場合にORゲート52に論理レベル“ハイ”の信号を出力する。また、ORゲート52は、コンパレータ15からの信号も併せて入力されることにより、コンパレータ51,15のいずれかの信号が“ハイ”になった場合は、単安定マルチバイブレータ16をトリガする。ここで、コンパレータ51の出力論理レベルが“ハイ”になる時間Tmは、下記式(18);
によって得られる。なお、γは、抵抗素子53a,53bの抵抗値がR3,R4である場合に、γ=R4/(R3+R4)で計算されるパラメータである。このような制限回路54の動作により、式(10)で与えられるオン期間TONよりも式(18)で与えられる時間Tmのほうが短い場合には、半導体スイッチ9のオン期間はTmとなる。言い換えれば、半導体スイッチ9のオン期間はTmで制限される。
によって得られる。なお、γは、抵抗素子53a,53bの抵抗値がR3,R4である場合に、γ=R4/(R3+R4)で計算されるパラメータである。このような制限回路54の動作により、式(10)で与えられるオン期間TONよりも式(18)で与えられる時間Tmのほうが短い場合には、半導体スイッチ9のオン期間はTmとなる。言い換えれば、半導体スイッチ9のオン期間はTmで制限される。
このような制限回路54を有することで、DC−DCコンバータ内のトランスの磁気飽和に起因する過大電流によって半導体スイッチ9等の回路素子の破壊を防止することができる。つまり、図4を参照すると、直流入力電圧VSが低くなってVbに近づくと、オン期間TONは急激に長くなり、DC−DCコンバータ4の半導体スイッチ9を流れる電流も急激に増加する。その結果、回路全体の電流損失が大きくなるとともに電流が許容値を超えると半導体スイッチ等の回路素子の熱破壊を招いてしまう。制限回路54は、このような現象を防止する役割を果たすことができる。
また、スイッチング電源1,21のPWM回路5,25においては、整流平滑回路3の直流入力電圧VSが所定電圧以上である場合に、半導体スイッチ9のチョッパ制御を行うように動作してもよい。
図9は、スイッチング電源1のPWM回路5の変形例を示す回路図である。同図に示すPWM回路65には、低電圧検出回路66が付加されている。低電圧検出回路66は、整流回路6の出力端子6c,6d間に直列に接続された抵抗素子67及び定電圧ダイオード68と、出力端子6c,6d間に直列に接続された抵抗素子69,70と、一方の入力端子が抵抗素子67と定電圧ダイオード68との接続点に、他方の入力端子が抵抗素子69,70の接続点に接続され、出力端子が単安定マルチバイブレータ16の電源供給線に接続されたコンパレータ71とから構成されている。このような低電圧検出回路66の構成において、コンパレータ71は、直流入力電圧VSが、下記式(19);
を満たすと、その出力が“ハイ”となり、単安定マルチバイブレータ16に電源を供給する。ここで、R5、R6は、それぞれ、抵抗素子69、抵抗素子70の抵抗値、VZは、定電圧ダイオード68の端子間電圧である。
を満たすと、その出力が“ハイ”となり、単安定マルチバイブレータ16に電源を供給する。ここで、R5、R6は、それぞれ、抵抗素子69、抵抗素子70の抵抗値、VZは、定電圧ダイオード68の端子間電圧である。
このような低電圧検出回路66を備える利点について説明すると、半導体スイッチ9がオンとなっているオン期間TONは、式(10)で与えられ、直流入力電圧VSに反比例する。よって、直流入力電圧VSが低いとオン期間TONが急激に長くなり、DC−DCコンバータ4のトランス8が磁気飽和を生じることがある。これに対して、低電圧検出回路66を備えれば、直流入力電圧VSが式(19)を満たすような電圧でないと半導体スイッチ9は駆動されないので、低電圧入力時の磁気飽和、ひいては半導体スイッチ9の過大電流を防ぐことができる。
また、スイッチング電源1,21においては、DC−DCコンバータ4の直流出力電圧VOが所定電圧よりも高い場合は、半導体スイッチ9の駆動を停止し、直流出力電圧VOが所定電圧よりも低い場合は、半導体スイッチ9を駆動する出力電圧検出回路を備えていてもよい。
図10は、スイッチング電源1の変形例の回路構成を示す図である。同図に示すスイッチング電源81は、直流出力電圧VOをモニタする出力電圧検出回路82を有している。出力電圧検出回路82は、直流出力電圧VOを基準電圧Vrと比較し、VO>Vrの場合は、PWM回路5とDC−DCコンバータ4との間に設けられたスイッチ83をオフにして半導体スイッチ9のチョッパ制御を停止する。これによって、出力側へのエネルギー供給が無くなって直流出力電圧VOが低下する。一方で、VO<Vrの場合は、PWM回路5とDC−DCコンバータ4との間に設けられたスイッチ83をオンにして半導体スイッチ9のチョッパ制御を継続する。これによって、出力側へエネルギーが供給されて直流出力電圧VOが上昇する。
さらに、図11には、上記出力電圧検出回路82の回路構成を詳細に示す。同図示す出力電圧制御回路84は、図10の出力電圧検出回路82とスイッチ83を含む回路である。この出力電圧制御回路84は、フォトカップラ85a,85bと、コンパレータ86と、ANDゲート87と、抵抗素子88a,88b、及びフォトカップラ85bのプルアップ抵抗89を含んでいる。この受光トランジスタであるフォトカップラ85bのコレクタは、プルアップ抵抗89を介して電源電圧VCCが印加され、エミッタは、整流回路6の出力端子6dに接続されている。また、ANDゲートの2つ入力端子は、PWM回路5の出力、及びフォトカップラ85bと抵抗素子89の接続点に接続され、出力端子は、半導体スイッチ9に接続されている。コンパレータ86の一方の入力端子には、基準電圧Vrが入力され、他方の入力端子には、直流出力電圧VOを抵抗素子88a,88bで抵抗分圧した電圧が印加されている。そして、コンパレータ86の出力には、発光ダイオードであるフォトカップラ85aのアノードが接続されている。
このような構成の出力電圧制御回路84においては、コンパレータ86が抵抗分圧された電圧KVOと基準電圧Vrとを比較し、KVO>Vrの場合は、フォトカップラの受光トランジスタ85bがオンされてANDゲート87から論理値“ロー”が出力されることによって、半導体スイッチ9の駆動が停止される。これによって、DC−DCコンバータ4は動作を停止して直流出力電圧VOが低下する。一方、KVO<Vrの場合は、フォトカップラの受光トランジスタ85bがオフされてANDゲート87から論理値“ハイ”が出力されることによって、PWM回路5によるチョッパ制御による半導体スイッチ9の駆動が開始される。これによって、DC−DCコンバータ4は動作を開始して直流出力電圧VOが上昇する。このような一連のフィードバック制御によって直流出力電圧VOは、VO=Vr/Kに維持される。このように、直流出力電圧VOの変動に対してスイッチング動作を停止又は開始する間欠方式のフィードバック制御を併用することで、負荷変動に対して出力電圧をより安定化させることができる。
また、スイッチング電源1,21においては、フライバック方式のDC−DCコンバータを用いていたが、フォワード方式や降圧型等の他方式のDC−DCコンバータを用いてもよい。この場合、例えば、フォワード方式や降圧型DC−DCコンバータのパラメータf(TON)は、下記式(20);
となるので、S(f,TON)は、下記式(21);
で求められる。従って、第1実施形態と同様に、S(TON,VS)を負に保てばリップル除去比RRRは1より大きくなり、直流出力電圧VOのリップル率は、整流平滑回路3の出力リップル率よりも小さくなる。同様に、−1<S(f,TOFF)<1であるので、従って、第2実施形態と同様に、S(TOFF,VS)を正に保てばリップル除去比RRRは1より大きくなる。
となるので、S(f,TON)は、下記式(21);
で求められる。従って、第1実施形態と同様に、S(TON,VS)を負に保てばリップル除去比RRRは1より大きくなり、直流出力電圧VOのリップル率は、整流平滑回路3の出力リップル率よりも小さくなる。同様に、−1<S(f,TOFF)<1であるので、従って、第2実施形態と同様に、S(TOFF,VS)を正に保てばリップル除去比RRRは1より大きくなる。
1,21,81…スイッチング電源、2…交流電源、3…整流平滑回路、4…DC−DCコンバータ、5,25,45,65…PWM回路(スイッチ制御回路)、7…キャパシタ、8…トランス、9…半導体スイッチ、54…制限回路、82…出力電圧検出回路、TOFF…オフ期間、TON…オン期間、VO…直流出力電圧、VS…直流入力電圧。
Claims (6)
- 交流電源から入力された交流電圧を整流及び平滑化して入力電圧を生成する整流平滑回路と、
前記整流平滑回路から前記入力電圧が入力されて、前記入力電圧をスイッチにより交互にオン/オフするチョッパ制御により、出力電圧を生成するDC−DCコンバータと、
前記DC−DCコンバータの前記スイッチの切替を制御するスイッチ制御回路とを備え、
前記スイッチ制御回路は、前記スイッチのオフ期間に対するオン期間の比が、前記入力電圧の上昇及び下降に応じて、それぞれ減少及び増加するように切替制御する、
ことを特徴とするスイッチング電源。 - 前記スイッチ制御回路は、前記オフ期間を一定に保った状態で、前記オン期間を前記入力電圧の上昇及び下降に応じて、それぞれ減少及び増加するように制御する、
ことを特徴とする請求項1記載のスイッチング電源。 - 前記スイッチ制御回路は、前記オン期間を一定に保った状態で、前記オフ期間を前記入力電圧の上昇及び下降に応じて、それぞれ増加及び減少するように制御する、
ことを特徴とする請求項1記載のスイッチング電源。 - 前記スイッチ制御回路は、前記オフ時間に対するオン期間の比を所定値に制限する制限回路を有する、
ことを特徴とする請求項1〜3のいずれか一項に記載のスイッチング電源。 - 前記スイッチ制御回路は、前記入力電圧が所定電圧以上である場合に、前記スイッチの切替制御を行う、
ことを特徴とする請求項1〜4のいずれか一項に記載のスイッチング電源。 - 前記DC−DCコンバータからの出力電圧が所定電圧よりも高い場合は、前記スイッチの駆動を停止し、該出力電圧が前記所定電圧よりも低い場合は、前記スイッチを駆動する出力電圧検出回路をさらに備える、
ことを特徴とする請求項1〜5のいずれか一項に記載のスイッチング電源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006197280A JP2008029089A (ja) | 2006-07-19 | 2006-07-19 | スイッチング電源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006197280A JP2008029089A (ja) | 2006-07-19 | 2006-07-19 | スイッチング電源 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008029089A true JP2008029089A (ja) | 2008-02-07 |
Family
ID=39119182
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006197280A Pending JP2008029089A (ja) | 2006-07-19 | 2006-07-19 | スイッチング電源 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008029089A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013093990A (ja) * | 2011-10-26 | 2013-05-16 | Nichicon Corp | 充電装置 |
JP2013121217A (ja) * | 2011-12-06 | 2013-06-17 | Onkyo Corp | スイッチング電源の制御回路 |
JP2013201831A (ja) * | 2012-03-26 | 2013-10-03 | Nichicon Corp | 充電装置 |
-
2006
- 2006-07-19 JP JP2006197280A patent/JP2008029089A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013093990A (ja) * | 2011-10-26 | 2013-05-16 | Nichicon Corp | 充電装置 |
JP2013121217A (ja) * | 2011-12-06 | 2013-06-17 | Onkyo Corp | スイッチング電源の制御回路 |
JP2013201831A (ja) * | 2012-03-26 | 2013-10-03 | Nichicon Corp | 充電装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7511929B2 (en) | Switching power supply and semiconductor device used therefor | |
US7714556B2 (en) | Quick response switching regulator and control method thereof | |
JP5277952B2 (ja) | スイッチング電源回路 | |
JP5353119B2 (ja) | スイッチング電源装置 | |
US8624572B2 (en) | Switching control circuit and switching power-supply apparatus | |
JP2010233439A (ja) | 電源制御装置、及びそれを用いた電源装置 | |
US6778412B2 (en) | Synchronous converter with reverse current protection through variable inductance | |
JP2009189170A (ja) | エネルギ変換装置およびそれに用いる半導体装置とスイッチ制御方法 | |
US7639516B2 (en) | Switching power source device | |
WO2012105200A1 (ja) | 力率改善回路 | |
JP2017060271A (ja) | スイッチング電源装置 | |
JP2010124573A (ja) | スイッチング電源装置、及びそれに用いる半導体装置 | |
JP6569420B2 (ja) | スイッチング電源装置及びその制御方法 | |
JP5213621B2 (ja) | スイッチングレギュレータの制御回路、制御方法およびそれらを利用したスイッチングレギュレータ、充電装置 | |
JP2008029089A (ja) | スイッチング電源 | |
JP6815495B2 (ja) | リップル注入回路及びこれを備えた電子機器 | |
JP2006230167A (ja) | 電源装置 | |
JP2009240114A (ja) | スイッチング電源 | |
JP2011019307A (ja) | スイッチング電源装置 | |
JP6810150B2 (ja) | スイッチング電源装置および半導体装置 | |
JP2004208379A (ja) | 多出力スイッチング電源装置 | |
JP2006166613A (ja) | スイッチング電源装置 | |
JP2023058933A (ja) | 電源回路 | |
JP4233288B2 (ja) | スイッチング電源装置 | |
JP2001161066A (ja) | 電力変換装置 |