JP2008028397A - 並列バラクタを利用したキャパシタ - Google Patents

並列バラクタを利用したキャパシタ Download PDF

Info

Publication number
JP2008028397A
JP2008028397A JP2007189605A JP2007189605A JP2008028397A JP 2008028397 A JP2008028397 A JP 2008028397A JP 2007189605 A JP2007189605 A JP 2007189605A JP 2007189605 A JP2007189605 A JP 2007189605A JP 2008028397 A JP2008028397 A JP 2008028397A
Authority
JP
Japan
Prior art keywords
varactor
capacitor
terminal
parallel
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007189605A
Other languages
English (en)
Inventor
Seyeob Kim
セヨプ キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Integrant Technologies Inc
Original Assignee
Integrant Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Integrant Technologies Inc filed Critical Integrant Technologies Inc
Publication of JP2008028397A publication Critical patent/JP2008028397A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H01L27/0808—Varactor diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H01L27/0811—MIS diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】従来と同じ容量を維持し、かつ、より小型のキャパシタを提供すること。

【解決手段】本発明の並列バラクタを利用したキャパシタは、第１アノード端子と第１カソード端子に印加される電圧に対応して第１容量が変化する第１バラクタ（ｖａｒａｃｔｏｒ）と、第２アノード端子と第２カソード端子に印加される電圧に対応して第２容量が変化する第２バラクタを含み、第１アノード端子は、第２カソード端子と接続され、第１カソード端子は、第２アノード端子と接続される。
【選択図】図３

Description

本発明は、キャパシタ（Ｃａｐａｃｉｔｏｒ）に関する。
図１は、第１ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）キャパシタ１１０及び第２ＭＩＭキャパシタ１２０が並列に接続させた従来の並列ＭＩＭキャパシタ１００の構造を示す図である。
図１に示すように、従来の並列ＭＩＭキャパシタ１００は、構造が簡単な反面、容量密度が低いため、高い容量が要求される回路で使用する場合、全体回路の体積が大きくなるという問題点を持っている。
このような問題点を解決するためのものが直列ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）キャパシタである。
図２は、従来の直列ＭＯＳキャパシタ２００の構造を示す図である。
図２に示すように、従来の直列ＭＯＳキャパシタ２００は、第１ＭＯＳキャパシタ２１０及び第２ＭＯＳキャパシタ２２０が直列に接続され、第１ＭＯＳキャパシタ２１０及び第２ＭＯＳキャパシタ２２０の間に５００ｋΩ以上の等価合成抵抗Ｒが挿入される。等価合成抵抗Ｒは、第１ＭＯＳキャパシタ２１０又は第２ＭＯＳキャパシタ２２０が強反転（ｓｔｒｏｎｇ ｉｎｖｅｒｓｉｏｎ）領域で動作するようにする機能を果たす。しかしながら、このような構造によっても、挿入された等価合成抵抗Ｒのために体積を効果的に低減させることはできないという問題点がある。
そこで、本発明は、上述した従来の技術の問題点を解決するためになされたものであって、その目的は、同じ容量を維持し、かつ、小型化したキャパシタを提供することにある。
上述した課題を解決するための本発明に係る並列バラクタを利用したキャパシタは、第１アノード端子と第１カソード端子に印加される電圧に対応して、第１容量が変化する第１バラクタ（ｖａｒａｃｔｏｒ）と、第２アノード端子と第２カソード端子に印加される電圧に対応して、第２容量が変化する第２バラクタを含み、前記第１アノード端子は、前記第２カソード端子と接続され、前記第１カソード端子は、前記第２アノード端子と接続されることを特徴とする。
ここで、前記第１容量と前記第２容量の合成容量は、一定であることが好ましい。
ここで、前記第１バラクタと前記第２バラクタは、ＭＯＳ型であることが好ましい。
ここで、前記合成容量は、前記第１バラクタのＭＯＳの特性と前記第２バラクタのＭＯＳの特性を変更させることによって一定になることが好ましい。
ここで、前記第１バラクタ及び第２バラクタのＭＯＳの特性は、チャネルの幅とチャネルの長さ及びドーピング濃度に対応して変化することが好ましい。
ここで、前記第１容量は、前記第２容量と同じであることが好ましい。
ここで、前記並列バラクタを利用したキャパシタは、フローティングゲートを備えたＭＯＳ型のキャパシタであることが好ましい。
ここで、前記並列バラクタを利用したキャパシタは、両端が互いに対称であることが好ましい。
ここで、前記第１バラクタと前記第２バラクタは、同じ半導体基板に形成されることが好ましい。
本発明の構成によれば、同じ容量に対して小型のキャパシタを形成できる。
以下、本発明のもっとも好ましい実施形態を添付する図面を参照して説明する。
図３は、本発明に係る並列バラクタを利用したキャパシタを示す図である。
図３に示すように、本発明に係る並列バラクタを利用したキャパシタ３００は、第１バラクタ３１０及び第２バラクタ３２０を含み、第１バラクタ３１０及び第２バラクタ３２０は、並列に接続される。
第１バラクタ３１０のアノード端子は、第１端子Ｎ１に接続され、第１バラクタ３１０のカソード端子は、第２端子Ｎ２に接続される。第２バラクタ３２０のアノード端子は、第２端子Ｎ２に接続され、第２バラクタ３２０のカソード端子は、第１端子Ｎ１に接続される。すなわち、第１バラクタ３１０のアノード端子は、第２バラクタ３２０のカソード端子に接続され、第１バラクタ３１０のカソード端子は、第２バラクタ３２０のアノード端子に接続される。ここで、第１バラクタ３１０及び第２バラクタ３２０は、ＭＯＳ工程を利用して製造することが好ましい。ここで、ＭＯＳの初期容量は、チャネルの幅とチャネルの長さ又はドーピング濃度によって変化させることが可能である。また、ＭＯＳは、正方向の電圧が印加されると、特定電圧以上では容量が減少し、飽和電圧を超えると一定の容量を有する特性と、逆方向の電圧が印加されると、特定電圧までは容量が一定に維持し、その特定電圧を超えると容量が上昇し、飽和電圧を超えると、再度一定の容量を有するという特性がある。
本発明に係る並列バラクタを利用したキャパシタ３００は、上述のＭＯＳの特性を利用したものであって、電圧に対応して容量が変化する第１バラクタ３１０と第２バラクタ３２０を並列に接続し、電圧を印加すると、第１バラクタ３１０と第２バラクタ３２０のアノード端子とカソード端子にそれぞれ互いに逆方向に印加させることになる。そうすると、例えば第１バラクタ３１０の第１容量が減少すると、第２バラクタ３２０の第２容量が増加するようにして、本発明に係る並列バラクタを利用したキャパシタ３００の合成容量は一定になる。
また、本発明に係る並列バラクタを利用したキャパシタ３００は、第１バラクタ３１０と第２バラクタ３２０とが並列に接続されて、両端が互いに対称的な構造になる。
本発明の特性をさらに詳細に理解するために、図４Ａに示す従来の直列ＭＯＳキャパシタと図５Ａに示す本発明に係る並列バラクタを利用したキャパシタ３００との特性を、以下、比較する。
図４Ａは、従来の直列ＭＯＳキャパシタ２００の容量の変化を説明するために示す回路であり、図４Ｂは、上述の図４Ａの回路における容量の変化を示すグラフである。
図４Ａにおいて（ａ）の回路は、容量が４ｐＦの第１ＭＯＳキャパシタと５００ｋΩ の抵抗を含む。ここで、抵抗は、第１ＭＯＳキャパシタと接地との間に電気的に接続される。図４Ｂにおいて（ａ）のグラフは、図４Ａの（ａ）の回路で第１端子Ｓ１及び第３端子Ｓ３に０（Ｖ）が印加され、第２端子Ｓ２に印加される電圧が−２（Ｖ）から２（Ｖ）に変動される場合における容量の変化が示されたものである。図４Ａの（ａ）の第２端子Ｓ２に印加される電圧が−２（Ｖ）から０．２（Ｖ）に増加されると、容量は、図４Ｂの（ａ）に示すように、４．４ｐＦから１ｐＦに減少する。図４Ａの（ａ）の第２端子Ｓ２に印加される電圧が０．２（Ｖ）から０．６（Ｖ）に増加すると、容量は、図４Ｂの（ａ）に示すように、１ｐＦから３．８ｐＦに急上昇する。図４Ａの（ａ）の第２端子Ｓ２に印加される電圧が０．６（Ｖ）から２（Ｖ）に増加すると、容量は、図４Ｂの（ａ）に示すように、３．８ｐＦから４．２ｐＦに緩やかに上昇する。
図４Ａにおいて（ｂ）の回路は、容量が４ｐＦの第２ＭＯＳキャパシタと５００ｋΩ の抵抗を含む。ここで、抵抗は、第２ＭＯＳキャパシタと接地との間に電気的に接続される。図４Ｂにおいて（ｂ）のグラフは、図４Ａの（ｂ）の回路で第３端子Ｓ３に１（Ｖ）が印加されて第１端子Ｓ１の電圧が０（Ｖ）になり、第２端子Ｓ２に印加される電圧が−２（Ｖ）から２（Ｖ）に変動される場合における容量の変化が示されたものである。図４Ａの（ｂ）の第２端子Ｓ２に印加される電圧が−２（Ｖ）から０．４（Ｖ）に増加すると、容量は、図４Ｂの（ｂ）に示すように、４．２ｐＦから３．８ｐＦに緩やかに減少する。図４Ａの（ｂ）の第２端子Ｓ２に印加される電圧が０．４（Ｖ）から０．８（Ｖ）に増加すると、容量は、図４Ｂの（ｂ）に示すように、３．８ｐＦから１ｐＦに急減する。図４Ａの（ｂ）の第２端子Ｓ２に印加される電圧が０．８（Ｖ）から２（Ｖ）に増加すると、容量は、図４Ｂの（ｂ）に示すように、１ｐＦから３．３ｐＦに急上昇する。
図４Ａにおいて（ｃ）の回路は、それぞれの容量が４ｐＦの第１ＭＯＳキャパシタ及び第２ＭＯＳキャパシタと５００ｋΩ の抵抗を含み、第１ＭＯＳキャパシタ及び第２ＭＯＳキャパシタが直列接続される。ここで、抵抗は、第１ＭＯＳキャパシタ及び第２ＭＯＳキャパシタと接地との間に電気的に接続される。図４Ｂにおいて（ｃ）のグラフは、図４Ａの（ｃ）の回路で第３端子Ｓ３に１（Ｖ）が印加されて第１端子Ｓ１の電圧が０（Ｖ）になり、第２端子Ｓ２に印加される電圧が−２（Ｖ）から２（Ｖ）に変動する場合における容量の変化を示すものである。図４Ａの（ｃ）の第２端子Ｓ２に印加される電圧が−２（Ｖ）から−１．６（Ｖ）に増加すると、合成容量は、図４Ｂの（ｃ）に示すように、２．２ｐＦから２ｐＦに緩やかに減少する。図４Ａの（ｃ）の第２端子Ｓ２に印加される電圧が−１．６（Ｖ）から０．２（Ｖ）に増加すると、合成容量は、図４Ｂの（ｃ）に示すように、２ｐＦから０．９ｐＦに緩やかに減少する。図４Ａの（ｃ）の第２端子Ｓ２に印加される電圧が０．２（Ｖ）から０．６（Ｖ）に増加すると、合成容量は、図４Ｂの（ｃ）に示すように、０．９ｐＦから１．９ｐＦに急上昇する。図４Ａの（ｃ）の第２端子Ｓ２に印加される電圧が０．６（Ｖ）から２（Ｖ）に増加すると、合成容量は、図４Ｂの（ｃ）に示すように、１．９ｐＦから２ｐＦに緩やかに上昇する。
このような結果によって、それぞれの容量が４ｐＦの第１ＭＯＳキャパシタ及び第２ＭＯＳキャパシタを含む従来の直列ＭＯＳキャパシタ２００は、基準電圧の中心値が１（Ｖ）であり、かつ、基準電圧の範囲が０．６（Ｖ）から１．４（Ｖ）である場合に、容量が２ｐＦを基準として４．７％程度の誤差が許容される回路に用いられることができる。
図５Ａは、本発明に係る並列バラクタを利用したキャパシタ３００の容量の変化を説明するために示す回路であり、図５Ｂは、前述の図５Ａの回路における容量の変化を示すグラフであって、詳細な説明は次のとおりである。
図５Ａにおいて（ａ）の回路は、容量が１ｐＦの第１バラクタＣ１を含む。図５Ｂにおいて（ａ）のグラフは、図５Ａの（ａ）の回路で第２端子Ｎ２に１（Ｖ）が印加され、第１端子Ｎ１に印加される電圧が−２（Ｖ）から２（Ｖ）に変化する場合における容量の変化を示すものである。図５Ａの（ａ）の第１端子Ｎ１に印加される電圧が−２（Ｖ）から０．２（Ｖ）に増加すると、容量は、図５Ｂの（ａ）に示すように、１．５ｐＦに維持される。図５Ａの（ａ）の第１端子Ｎ１に印加される電圧が０．２（Ｖ）から１．４（Ｖ）に増加すると、容量は、図５Ｂの（ａ）に示すように、１．５ｐＦから０．４ｐＦに減少する。図５Ａの（ａ）の第１端子Ｎ１に印加される電圧が１．４（Ｖ）から２（Ｖ）に増加すると、容量は、図５Ｂの（ａ）に示すように、０．４ｐＦから０．３ｐＦに緩やかに 減少する。
図５Ａにおいて（ｂ）の回路は、容量が１ｐＦの第２バラクタＣ２を含む。図５Ｂにおいて（ｂ）のグラフは、図５Ａの（ｂ）の回路で第２端子Ｎ２に１（Ｖ）が印加され、第１端子Ｎ１に印加される電圧が−２（Ｖ）から２（Ｖ）に変化する場合における容量の変化を示すものである。図５Ａの（ｂ）の第１端子Ｎ１に印加される電圧が−２（Ｖ）から０．４（Ｖ）に増加すると、容量は、図５Ｂの（ｂ）に示すように、０．３ｐＦに維持される。図５Ａの（ｂ）の第１端子Ｎ１に印加される電圧が０．４（Ｖ）から１．４（Ｖ）に増加すると、容量は、図５Ｂの（ｂ）に示すように、０．３ｐＦから１．５ｐＦに上昇する。図５Ａの（ｂ）の第１端子Ｎ１に印加される電圧が１．４（Ｖ）から２（Ｖ）に増加すると、容量は、図５Ｂの（ｂ）に示すように、１．５ｐＦに維持される。
図５Ａにおいて（ｃ）の回路は、それぞれの容量が１ｐＦであり、互いに並列に接続される第１バラクタＣ１及び第２バラクタＣ２を含む。図５Ｂにおいて（ｃ）のグラフは、図５Ａの（ｃ）の回路で第２端子Ｎ２に１（Ｖ）が印加され、第１端子Ｎ１に印加される電圧が−２（Ｖ）から２（Ｖ）に変化する場合における合成容量の変化を示すものである。図５Ａの（ｃ）の第２端子Ｎ２に印加される電圧が−２（Ｖ）から０．２（Ｖ）に増加すると、合成容量は、図５Ｂの（ｃ）に示すように、１．８ｐＦに維持される。図５Ａの（ｃ）の第２端子Ｎ２に印加される電圧が０．２（Ｖ）から１．０（Ｖ）に増加すると、合成容量は、図５Ｂの（ｃ）に示すように、１．８ｐＦから２．０ｐＦに緩やかに上昇する。図５Ａの（ｃ）の第２端子Ｎ２に印加される電圧が１．０（Ｖ）から２．０（Ｖ）に増加すると、合成容量は、図５Ｂの（ｃ）に示すように、２．０ｐＦから１．８ｐＦに緩やかに減少する。
上述のように、それぞれの容量が１ｐＦの第１バラクタＣ１及び第２バラクタＣ２を含む本発明に係る並列バラクタを利用したキャパシタ３００は、基準電圧の中心値が１（Ｖ）であり、かつ、基準電圧の範囲が０．６（Ｖ）から１．４（Ｖ）である場合に、容量が２ｐＦを基準として６．５％程度の誤差が許容される回路に用いられて、所定の電圧範囲で印加される電圧の変動とは無関係に一定の合成容量を有する。
図６は、それぞれが同じ容量を有する場合において、並列ＭＩＭキャパシタ１００、直列ＭＯＳキャパシタ２００及び本発明に係る並列バラクタを利用したキャパシタ３００の大きさを比率が合うように示したものである。
図６に示すように、合成容量が２ｐＦで同じ場合に、従来の並列ＭＩＭキャパシタ１００の大きさは３，２３４μｍ２であり、従来の直列ＭＯＳキャパシタ２００の大きさは１，２７２μｍ２であるのに対して、本発明に係る並列バラクタを利用したキャパシタ３００の大きさは、４９５μｍ２であって、並列ＭＩＭキャパシタ１００及び直列ＭＯＳキャパシタ２００より大きさが顕著に小さくなる。
図７は、本発明に係る並列バラクタを利用したキャパシタ３００が含まれたフィルタの周波数特性を示すものである。
図７に示すように、本発明に係る並列バラクタを利用したキャパシタ３００が含まれたフィルタの遮断周波数（ｃｕｔ−ｏｆｆ ｆｒｅｑｕｅｎｃｙ；Ｆｃ）及び周波数応答の特性は、従来の並列ＭＩＭキャパシタ１００が含まれたフィルタの遮断周波数及び周波数応答の特性と実質的に同一である。図７で、ＰＶＦＣは本発明に係る並列バラクタを利用したキャパシタ３００が含まれたフィルタの周波数応答の特性であり、ＭＭＦＣは一般的な並列ＭＩＭキャパシタ１００が含まれたフィルタの周波数応答の特性であり、両特性は図７においてほぼ一致している。また、図示していないが、本発明に係る並列バラクタを利用したキャパシタ３００が含まれたフィルタの特性のうち、１ｄＢ利得減衰特性、ＩＭＤ３（３−ｏｒｄｅｒ Ｉｎｔｅｒｍｏｄｕｌａｔｉｏｎ Ｄｉｓｔｏｒｔｉｏｎ）特性、Ｉｎ−ｂａｎｄ Ｔｒａｎｓｉｅｎｔ特性、Ｏｕｔ−ｂａｎｄ Ｔｒａｎｓｉｅｎｔ特性、通常（Ｔｙｐｉｃａｌ）の工程により製作された工程（ＴＴＴＴ）の場合、高品質（Ｂｅｓｔ ｃａｓｅ）又は高速（Ｆａｓｔ）の工程により製作された工程（ＦＦＦＦ）の場合及び低品質（Ｗｏｒｓｔ ｃａｓｅ）又は低速（Ｓｌｏｗ）の工程により製作された工程（ＳＳＳＳ）の場合の各特性とは、従来の並列ＭＩＭキャパシタ１００が含まれたフィルタの特性と実質的に同一である。
上述のように、本発明に係る並列バラクタを利用したキャパシタ３００は、従来の並列ＭＩＭキャパシタ１００とその特性が実質的に同一であり、かつ、高い容量密度を有するという長所がある。
図８は、ｐ型物質でドーピングされた基板（ｐ−ｓｕｂ）にｎ−ウェル（ｎ−ｗｅｌｌ）が２個形成された構成であって、本発明に係る並列バラクタを利用したキャパシタ３００を示す断面図である。
図８に示すように、ｐ型基板（ｐ−ｓｕｂ）に形成されたそれぞれのｎ−ウェル（ｎ−ｗｅｌｌ）は、ゲート端子Ｇ１、Ｇ２とｎ＋バルク（ｂｕｌｋ）端子Ｂ１、Ｂ２を含む。ここでは、ｐ型基板に形成されたｎ＋バルク端子を一実施形態として説明するが、それに限られず、ｎ型基板にｐ＋バルク端子を形成するというような他の実施形態も可能である。
第１ゲート端子Ｇ１は、図３の第２バラクタ３２０のアノード端子の第２端子Ｎ２に接続される。第１バルク端子Ｂ１は、図３の第２バラクタ３２０のカソード端子の第１端子Ｎ１に接続される。第２ゲート端子Ｇ２は、図３の第１バラクタ３１０のアノード端子の第１端子Ｎ１に接続される。第２バルク端子Ｂ２は、図３の第１バラクタ３１０のカソード端子の第２端子Ｎ２に接続される。
したがって、本発明に係る並列バラクタを利用したキャパシタ３００は、構造が同じバラクタを同じ工程上において製造するため、製造工程が単純になって生産費用が低くなり、製造時間が短縮され、構造を対称的に形成しやすく、従来のキャパシタより面積が小さいという長所がある。
なお、本発明は、上記の実施形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
従来の第１及び第２ＭＩＭキャパシタが並列に接続された並列ＭＩＭキャパシタの構造を示す図である。 従来の第１及び第２ＭＯＳキャパシタが直列に接続された直列ＭＯＳキャパシタの構造を示す図である。 本発明に係る並列バラクタを利用したキャパシタの構造を示す図である。 従来の直列ＭＯＳキャパシタの容量の特性を説明するために示す図である。 従来の直列ＭＯＳキャパシタの容量の特性を説明するために示す図である。 本発明に係る並列バラクタを利用したキャパシタの容量の特性を説明するために示す図である。 本発明に係る並列バラクタを利用したキャパシタの容量の特性を説明するために示す図である。 同じ容量を有する従来の並列ＭＩＭキャパシタ、従来の直列ＭＯＳキャパシタ及び本発明に係る並列バラクタを利用したキャパシタが占める面積を比較するために示す図である。 本発明に係る並列バラクタを利用したキャパシタが含まれたフィルタの周波数応答のグラフを示す図である。 ｐ型物質でドーピングされた基板（ｐ−ｓｕｂ）にｎ−ウェル（ｎ−ｗｅｌｌ）が２個形成されたものであって、本発明に係る並列バラクタを利用したキャパシタを示す断面図である。
符号の説明
３００ キャパシタ
３１０ 第１バラクタ
３２０ 第２バラクタ

Claims (9)

  1. 第１アノード端子と第１カソード端子に印加される電圧に対応して、第１容量が変化する第１バラクタと、
    第２アノード端子と第２カソード端子に印加される電圧に対応して、第２容量が変化する第２バラクタと、
    を含み、前記第１アノード端子は、前記第２カソード端子と接続され、前記第１カソード端子は、前記第２アノード端子と接続される、並列バラクタを利用したキャパシタ。
  2. 前記第１容量と前記第２容量の合成容量は、一定である、請求項１に記載の並列バラクタを利用したキャパシタ。
  3. 前記第１バラクタと前記第２バラクタは、ＭＯＳ型バラクタである、請求項２に記載の並列バラクタを利用したキャパシタ。
  4. 前記合成容量は、前記第１バラクタのＭＯＳの特性と前記第２バラクタのＭＯＳの特性を変更させることによって一定になる、請求項３に記載の並列バラクタを利用したキャパシタ。
  5. 前記 第１バラクタ及び第２バラクタＭＯＳの特性は、チャネルの幅とチャネルの長さ及びドーピング濃度に対応して変化する、請求項４に記載の並列バラクタを利用したキャパシタ。
  6. 前記第１容量は、前記第２容量と同じである、請求項１に記載の並列バラクタを利用したキャパシタ。
  7. フローティングゲートを備えたＭＯＳ型のキャパシタである、請求項１に記載の並列バラクタを利用したキャパシタ。
  8. 両端が互いに対称である、請求項７に記載の並列バラクタを利用したキャパシタ。
  9. 前記第１バラクタと前記第２バラクタは、同じ半導体基板に形成される、請求項１に記載の並列バラクタを利用したキャパシタ。
JP2007189605A 2006-07-21 2007-07-20 並列バラクタを利用したキャパシタ Pending JP2008028397A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060068478A KR100792705B1 (ko) 2006-07-21 2006-07-21 병렬 바랙터를 이용한 커패시터

Publications (1)

Publication Number Publication Date
JP2008028397A true JP2008028397A (ja) 2008-02-07

Family

ID=38658140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007189605A Pending JP2008028397A (ja) 2006-07-21 2007-07-20 並列バラクタを利用したキャパシタ

Country Status (5)

Country Link
US (1) US7781821B2 (ja)
EP (1) EP1881531A2 (ja)
JP (1) JP2008028397A (ja)
KR (1) KR100792705B1 (ja)
CN (1) CN101110421A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016534569A (ja) * 2013-08-30 2016-11-04 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 改良された線形性を有する金属酸化物半導体（ｍｏｓ）キャパシタ

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8487231B2 (en) * 2007-03-05 2013-07-16 Arokia Nathan Sensor pixels, arrays and array systems and methods therefor
US9086709B2 (en) 2013-05-28 2015-07-21 Newlans, Inc. Apparatus and methods for variable capacitor arrays
US9570222B2 (en) * 2013-05-28 2017-02-14 Tdk Corporation Vector inductor having multiple mutually coupled metalization layers providing high quality factor
US9876480B2 (en) * 2013-10-22 2018-01-23 Infineon Technologies Ag System and method for a tunable capacitance circuit
US9735752B2 (en) 2014-12-03 2017-08-15 Tdk Corporation Apparatus and methods for tunable filters
US9461610B2 (en) 2014-12-03 2016-10-04 Tdk Corporation Apparatus and methods for high voltage variable capacitors
US9671812B2 (en) 2014-12-17 2017-06-06 Tdk Corporation Apparatus and methods for temperature compensation of variable capacitors
US9362882B1 (en) 2015-01-23 2016-06-07 Tdk Corporation Apparatus and methods for segmented variable capacitor arrays
US9680426B2 (en) 2015-03-27 2017-06-13 Tdk Corporation Power amplifiers with tunable notches
US10382002B2 (en) 2015-03-27 2019-08-13 Tdk Corporation Apparatus and methods for tunable phase networks
US10042376B2 (en) 2015-03-30 2018-08-07 Tdk Corporation MOS capacitors for variable capacitor arrays and methods of forming the same
US10073482B2 (en) 2015-03-30 2018-09-11 Tdk Corporation Apparatus and methods for MOS capacitor structures for variable capacitor arrays
US9595942B2 (en) 2015-03-30 2017-03-14 Tdk Corporation MOS capacitors with interleaved fingers and methods of forming the same
US9837555B2 (en) 2015-04-15 2017-12-05 Futurewei Technologies, Inc. Apparatus and method for a low loss coupling capacitor
US9973155B2 (en) 2015-07-09 2018-05-15 Tdk Corporation Apparatus and methods for tunable power amplifiers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63308366A (ja) * 1987-06-10 1988-12-15 Nec Corp 半導体集積回路
JPH04370965A (ja) * 1991-06-20 1992-12-24 Fujitsu Ltd 半導体装置
JPH09294053A (ja) * 1996-04-26 1997-11-11 Sanyo Electric Co Ltd 容量素子及びローパスフィルタ
JPH10270957A (ja) * 1997-03-21 1998-10-09 Nec Corp Ｃｍｏｓオペアンプ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351020B1 (en) * 1999-11-12 2002-02-26 Motorola, Inc. Linear capacitor structure in a CMOS process
US6737929B1 (en) * 2002-11-22 2004-05-18 Motorola, Inc. Hybrid n+ and p+ gate-doped voltage variable capacitors to improve linear tuning range in voltage controlled oscillators
JP2004214408A (ja) * 2002-12-27 2004-07-29 Nec Electronics Corp 電圧制御可変容量素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63308366A (ja) * 1987-06-10 1988-12-15 Nec Corp 半導体集積回路
JPH04370965A (ja) * 1991-06-20 1992-12-24 Fujitsu Ltd 半導体装置
JPH09294053A (ja) * 1996-04-26 1997-11-11 Sanyo Electric Co Ltd 容量素子及びローパスフィルタ
JPH10270957A (ja) * 1997-03-21 1998-10-09 Nec Corp Ｃｍｏｓオペアンプ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016534569A (ja) * 2013-08-30 2016-11-04 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 改良された線形性を有する金属酸化物半導体（ｍｏｓ）キャパシタ

Also Published As

Publication number Publication date
EP1881531A2 (en) 2008-01-23
CN101110421A (zh) 2008-01-23
US20080048236A1 (en) 2008-02-28
US7781821B2 (en) 2010-08-24
KR100792705B1 (ko) 2008-01-11

Similar Documents

Publication Publication Date Title
JP2008028397A (ja) 並列バラクタを利用したキャパシタ
US7049888B2 (en) Active inductance circuit and differential amplifier circuit
CN107947757B (zh) 阻抗电路
JP4252539B2 (ja) Ｍｏｓ型可変容量素子
JP5337395B2 (ja) ノイズフィルタ及びノイズフィルタ内蔵アンプ回路
KR20010051650A (ko) 시모스 처리공정에서의 선형 커패시터 구조
US20090091380A1 (en) Differential varactor using gated varactor
CN210272346U (zh) 集成电路
CN101090260A (zh) 滤波器结构及其制造方法
US20060197133A1 (en) MIM capacitor including ground shield layer
US5801596A (en) Temperature compensation type quartz oscillator
JP2006237463A (ja) Ｍｏｓ型可変容量及びそれを用いた電圧制御型発振器
US6943399B1 (en) Varactor and differential varactor
JP6395191B2 (ja) 集積ｍｏｓ型バリキャップおよびこれを有する電圧制御発振器、フィルター
JP4110792B2 (ja) 容量素子及び容量素子を用いた半導体集積回路
JP2000252480A (ja) Ｍｏｓ型キャパシタ及び半導体集積回路装置
WO2006031777A2 (en) Capacitive circuit element and method of using the same
US6023195A (en) On-chip source follower amplifier
US5805410A (en) MOS capacitor for improving electrostatic durability by using of a transistor
US11355490B2 (en) Semiconductor structure and electrostatic discharge protection circuit
KR101660499B1 (ko) 수직으로 적층된 pip/mim 병렬 캐패시터
JP4427566B2 (ja) 半導体装置
KR100530739B1 (ko) 가변 수동소자 및 그 제조방법
JP5098742B2 (ja) 定電圧電源回路
JPH03147376A (ja) 可変容量素子

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100520

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101019