JP2008021355A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2008021355A JP2008021355A JP2006191168A JP2006191168A JP2008021355A JP 2008021355 A JP2008021355 A JP 2008021355A JP 2006191168 A JP2006191168 A JP 2006191168A JP 2006191168 A JP2006191168 A JP 2006191168A JP 2008021355 A JP2008021355 A JP 2008021355A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- memory cell
- semiconductor device
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Read Only Memory (AREA)
Abstract
【課題】信頼性を向上し、かつ小型化を図ることが可能な半導体装置を提供する。
【解決手段】半導体装置100は、供給される電圧に基づいてデータの書き込みおよび記憶データの読み出しが行なわれるメモリセル4と、メモリセル4に供給する電圧を生成する電源回路5と、マイコン7と、外部端子8と、外部端子8に供給される電圧を所定電圧値にクランプするサージ保護回路12と、サージ保護回路12を通過した電圧を電源回路5に出力するかまたはマイコン7に出力するかを切り替える第1の切り替え回路9とを備え、電源回路5は、第1の切り替え回路9から受けた電圧を昇圧または降圧する電圧変換回路31と、第1の切り替え回路9から受けた電圧をメモリセル4に供給するか、あるいは昇圧または降圧された電圧をメモリセル4に供給するかを切り替える第2の切り替え回路15とを含む。
【選択図】図2
【解決手段】半導体装置100は、供給される電圧に基づいてデータの書き込みおよび記憶データの読み出しが行なわれるメモリセル4と、メモリセル4に供給する電圧を生成する電源回路5と、マイコン7と、外部端子8と、外部端子8に供給される電圧を所定電圧値にクランプするサージ保護回路12と、サージ保護回路12を通過した電圧を電源回路5に出力するかまたはマイコン7に出力するかを切り替える第1の切り替え回路9とを備え、電源回路5は、第1の切り替え回路9から受けた電圧を昇圧または降圧する電圧変換回路31と、第1の切り替え回路9から受けた電圧をメモリセル4に供給するか、あるいは昇圧または降圧された電圧をメモリセル4に供給するかを切り替える第2の切り替え回路15とを含む。
【選択図】図2
Description
本発明は、半導体装置に関し、特に、供給される電圧に基づいてデータの書き込みおよび記憶データの読み出しが行なわれるメモリセルを備えた半導体装置に関する。
フローティングゲート(FG)に電子を注入するかまたは電子を抜き取ることによって情報を記憶させることができる不揮発性半導体記憶装置、たとえばフラッシュメモリを内蔵する半導体装置が開発されている。フラッシュメモリはフローティングゲート、コントロールゲート(CG)、ソース、ドレインおよびウエル(基板)を有するメモリセルを含む。メモリセルは、フローティングゲートに電子が注入されると閾値電圧が上昇し、また、フローティングゲートから電子を抜き取ると閾値電圧が低下する。
一般に、閾値電圧の最も低い分布をメモリセルの消去状態と呼び、また、消去状態より高い閾値電圧の分布をメモリセルの書き込み状態と呼ぶ。たとえば、メモリセルが2ビットのデータを記憶する場合において、電圧の最も低い閾値電圧の分布が論理レベル”11”に対応し、この状態が消去状態と呼ばれる。そして、メモリセルに対して書き込み動作を行なって閾値電圧を消去状態より高くすることにより、論理レベル”10”、”01”および”00”に対応する閾値電圧が得られ、この状態が書き込み状態と呼ばれる。
フラッシュメモリを内蔵するものではないが、たとえば、特許文献1には、以下のような半導体装置が開示されている。すなわち、チャージポンプ回路は、動作時において、内部電圧配線に負電荷を供給して、負の内部電圧を低下させる。分圧回路は、テストモード時に外部から入力端子に入力される第1の正電圧と内部電圧との電圧差に応じて制御電圧を生成する。比較回路は、テストモード時に外部から入力端子に入力される第2の正電圧と制御電圧との比較結果に応じて、チャージポンプ回路を動作させる。第2の正電圧は、負の内部電圧の目標電圧に応じて設定される。このような構成により、外部から入力された負電圧が内部回路に印加されることを保護ダイオードによって防ぐとともに、内部回路で負電圧を生成してテストモード時に使用することができる。
特開2002−350500号公報
特開2004−164811号公報
ところで、フラッシュメモリを内蔵する半導体装置では、フラッシュメモリモジュールの試験として、メモリセルの閾値電圧の測定が行なわれる。この試験では、半導体装置のパッドからフラッシュメモリモジュールのメモリセルに対して読み出し電圧を供給し、読み出し電圧を徐々に大きくしていく。そして、メモリセルが保存しているデータを読み出すことができる読み出し電圧がメモリセルの閾値電圧となる。
また、半導体装置では、信頼性を向上するために、半導体装置のパッドにサージ保護回路が接続される。そして、半導体装置の信頼性試験として、サージ耐量の測定が行なわれる。ここで、フラッシュメモリモジュールと、マイコン等、サージ保護の必要な回路とでパッドが共用される場合、このパッドにもサージ保護回路が接続される。そうすると、メモリセルの閾値電圧を測定しようとしても、サージ保護回路が接続されたパッドに読み出し電圧を供給することになるため、サージ保護回路のクランプによって所定値以上の読み出し電圧をメモリセルに供給できなくなってしまい、メモリセルの閾値電圧を測定することができない場合が生じる。したがって、従来の半導体装置では、高電圧を印加する必要のあるパッドにはサージ保護回路を接続することができず、信頼性を向上させることが困難であるという問題点があった。
また、特許文献1記載の半導体装置では、テストモード時に使用する負電圧を生成するために2個の外部入力端子が必要となり、半導体装置の小型化を図ることが困難である。
それゆえに、本発明の目的は、信頼性を向上し、かつ小型化を図ることが可能な半導体装置を提供することである。
上記課題を解決するために、この発明のある局面に係わる半導体装置は、供給される電圧に基づいてデータの書き込みおよび記憶データの読み出しが行なわれるメモリセルと、メモリセルに供給する電圧を生成する電源回路と、マイコンと、外部端子と、外部端子に供給される電圧を所定電圧値にクランプするサージ保護回路と、サージ保護回路を通過した電圧を電源回路に出力するかまたはマイコンに出力するかを切り替える第1の切り替え回路とを備え、電源回路は、第1の切り替え回路から受けた電圧を昇圧または降圧する電圧変換回路と、第1の切り替え回路から受けた電圧をメモリセルに供給するか、あるいは昇圧または降圧された電圧をメモリセルに供給するかを切り替える第2の切り替え回路とを含む。
本発明によれば、信頼性を向上し、かつ小型化を図ることができる。
以下、本発明の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
<第1の実施の形態>
[構成および基本動作]
図1は、本発明の第1の実施の形態に係る半導体装置の構成を示す図である。
[構成および基本動作]
図1は、本発明の第1の実施の形態に係る半導体装置の構成を示す図である。
図1を参照して、半導体装置100は、フラッシュメモリモジュール1と、マイコン7と、パッド(外部端子)8と、ポート切り替え回路(第1の切り替え回路)9と、サージ保護回路12とを備える。フラッシュメモリモジュール1は、ディストリビュータ2と、デコーダ3と、メモリアレイ4と、電源回路5と、制御回路6と、センスアンプ11とを含む。サージ保護回路12は、ダイオードD1およびD2を含む。ダイオードD1のアノードおよびダイオードD2のカソードがパッド8に接続される。ダイオードD1のカソードが固定電位に接続され、ダイオードD2のアノードが接地電位に接続される。
マイコン7は、電源回路41と、信号処理回路42とを含む。マイコン7は、半導体装置100におけるフラッシュメモリモジュール1等の各ブロックの制御および演算処理等を行なう。
フラッシュメモリモジュール1は、フラッシュメモリモジュール1の外部すなわち半導体装置100の外部またはマイコン7から受けたアドレス信号およびコマンド信号に基づいて、外部から受けたデータの記憶および記憶しているデータの外部への出力を行なう。
メモリアレイ4は、データを不揮発的に記憶する複数個のメモリセルを含む。メモリセルは、供給される電圧に基づいてデータの書き込みおよび記憶データの読み出しが行なわれる。
電源回路5は、制御回路6の制御に基づいて、メモリアレイ4のメモリセルに供給する電圧を生成し、生成した電圧をディストリビュータ2を介してデコーダ3へ出力する。
外部から入力されたアドレス信号はデコーダ3へ出力される。また、外部から受けたデータおよびコマンド信号は制御回路6へ出力される。
制御回路6は、外部から受けたデータおよびコマンド信号に基づいて、各回路に制御信号を出力し、メモリセルに対してデータ書き込みおよびデータ読み出しを行なわせる制御を行なう。
デコーダ3は、外部から受けたアドレス信号をデコードしてメモリアレイ4の、特定のメモリセルに対応するワード線、ソース線、ビット線およびウエルを選択する。デコーダ3によるワード線、ソース線、ビット線およびウエルの選択により、データ書き込み対象のメモリセルおよびデータ読み出し対象のメモリセルが特定される。そして、デコーダ3は、選択したワード線、ソース線、ビット線およびウエルを電源回路5から受けた電圧で駆動する。ここで、メモリセルのコントロールゲートはワード線に接続され、ドレインがビット線に接続され、ソースがソース線に接続される。
制御回路6は、電源回路5およびセンスアンプ11を制御して、メモリアレイ4のメモリセルに対してデータ読み出しを行なう。より詳細には、センスアンプ11は、メモリアレイ4における複数個のメモリセルのビット線に接続される。データ読み出し時、外部から入力されたアドレス信号に基づいてデコーダ3が選択したワード線およびビット線等によって特定のメモリセルが選択される。デコーダ3は、選択したワード線に電源回路5から受けた電圧を印加する。センスアンプ11は、選択されたワード線に接続されているメモリセルが流す電流が所定値より多いか少ないかによってメモリセルに蓄えられたデータが0であるか1であるかを判別する。
たとえば、メモリセルが1ビットのデータを記憶する場合、センスアンプ11は、メモリセルの閾値電圧がワード線に印加された電圧よりも高い場合にはメモリセルに電流が流れにくいことから、メモリセルに蓄えられたデータは0であると判別する。また、センスアンプ11は、メモリセルの閾値電圧がワード線に印加された電圧よりも低い場合にはメモリセルに電流が流れやすくことから、メモリセルに蓄えられたデータは1であると判別する。
制御回路6は、電源回路5およびデコーダ3を制御して、メモリアレイ4のメモリセルに対してデータ書き込みを行なう。たとえば、メモリセルが2ビットのデータを記憶する場合において、メモリセルに対する書き込みは、CHE(Channel Hot Electron)現象を利用して、FGに電子を注入して閾値電圧を徐々に上昇させる、すなわち、消去状態である”11”分布から”10”、”01”および”00”分布に上昇させることによって行なわれる。制御回路6は、データ書き込み対象のメモリセルの閾値電圧を、外部から入力されたデータの論理レベルに対応する閾値電圧とすることにより、データの書き込みを行なう。
サージ保護回路12は、半導体装置100の外部からパッド8に供給される外部電圧を所定電圧値にクランプする、すなわち所定電圧値以上の電圧が後段の回路に供給されないようにする。たとえば、サージ保護回路12は、マイコン7に過電圧が供給されることを防ぐために6Vでクランプがかかり、6Vを超える電圧はポート切り替え回路9に出力しない。なお、外部電圧は負電圧であってもよい。すなわち、サージ保護回路12は、半導体装置100の外部からパッド8に供給される負電圧を所定電圧値にクランプする、すなわち所定電圧値以下の電圧が後段の回路に供給されないようにする構成であってもよい。
ポート切り替え回路9は、サージ保護回路12を通過した電圧をフラッシュメモリモジュール1に出力するかマイコン7に出力するかを切り替える。
パッド8がマイコン7の電源電圧供給用として使用される場合、半導体装置100の外部からパッド8にたとえば3Vの外部電圧が供給される。そして、ポート切り替え回路9は、サージ保護回路12を通過した3Vの電圧をマイコン7における電源回路41に出力する。電源回路41は、ポート切り替え回路9から受けた3Vの電圧をそのままあるいは電圧変換してマイコン7における各ブロックに供給する。
また、パッド8がマイコン7への信号入力用として使用される場合、半導体装置100の外部装置からパッド8にたとえば3Vの振幅を有する信号が入力される。そして、ポート切り替え回路9は、サージ保護回路12を通過した電圧である信号をマイコン7における信号処理回路42に出力する。信号処理回路42は、ポート切り替え回路9から受けた信号に基づいて信号処理を行なう。
図2は、本発明の第1の実施の形態に係る半導体装置における電源回路の構成を詳細に示す図である。以下、電源回路5は、メモリセルのワード線に供給する電圧を生成するものとして説明するが、これに限定するものではなく、メモリセルのソース線、ビット線およびウエル等に供給する電圧の生成を図2に示す構成で行なってもよい。
図2を参照して、電源回路5は、電圧変換回路31と、切り替え回路15とを含む。電圧変換回路31は、分圧器17と、比較器18と、分圧器14と、チャージポンプ回路13とを含む。
電圧変換回路31は、ポート切り替え回路9から受けた電圧を昇圧して切り替え回路15に出力する。
切り替え回路15は、制御回路6の制御に基づいて、パッド8に供給される外部電圧をメモリセルのワード線に供給するか、あるいは電圧変換回路31によって昇圧された電圧をメモリセルのワード線に供給するかを切り替える。
[動作]
以下、電圧変換回路31が外部電圧を昇圧する動作、およびメモリセルの閾値電圧の測定方法を具体的な数値を用いて説明する。
以下、電圧変換回路31が外部電圧を昇圧する動作、およびメモリセルの閾値電圧の測定方法を具体的な数値を用いて説明する。
たとえば、電圧変換回路31は、パッド8に供給される外部電圧を2倍に昇圧して切り替え回路15に出力する。
より詳細には、パッド8に供給されたたとえば3〜4Vの外部電圧は、サージ保護回路12、ポート切り替え回路9および図1に示すディストリビュータ2を介して電圧EXTVPとして分圧器17に入力される。
分圧器17は、電圧EXTVPを1/3に分圧した1〜4/3Vの電圧を比較器18に出力する。
比較器18は、分圧器17から受けた電圧すなわち電圧EXTVPの1/3の電圧と分圧器14から受けた電圧すなわちポンプ出力電圧VP9Vの1/6の電圧とを比較する。より詳細には、電圧EXTVPの1/3の電圧がポンプ出力電圧VP9Vの1/6の電圧よりも大きい場合には、HレベルのACT信号をチャージポンプ回路13に出力する。一方、比較器18は、電圧EXTVPの1/3の電圧がポンプ出力電圧VP9Vの1/6の電圧以下である場合には、LレベルのACT信号をチャージポンプ回路13に出力する。この比較器18の動作を式で表わすと以下のようになる。
EXTVP×1/3>VP9V×1/6… ACT=”H”
EXTVP×1/3≦VP9V×1/6… ACT=”L”
チャージポンプ回路13は、比較器18から受けたACT信号がHレベルの場合すなわちポンプ出力電圧VP9Vが電圧EXTVPの2倍に到達していない場合には活性化されてポンプ出力電圧VP9Vを上昇させる。一方、チャージポンプ回路13は、比較器18から受けたACT信号がLレベルの場合には非活性化されてポンプ出力電圧VP9Vの上昇を停止し、ポンプ出力電圧VP9Vを現状の電圧値すなわち電圧EXTVPの2倍の電圧値に維持する。チャージポンプ回路13から出力されるポンプ出力電圧VP9Vは、切り替え回路15および分圧器14に入力される。なお、半導体装置100は、チャージポンプ回路13の代わりにVDC(Volts Direct Current)回路を備える構成であってもよい。
EXTVP×1/3≦VP9V×1/6… ACT=”L”
チャージポンプ回路13は、比較器18から受けたACT信号がHレベルの場合すなわちポンプ出力電圧VP9Vが電圧EXTVPの2倍に到達していない場合には活性化されてポンプ出力電圧VP9Vを上昇させる。一方、チャージポンプ回路13は、比較器18から受けたACT信号がLレベルの場合には非活性化されてポンプ出力電圧VP9Vの上昇を停止し、ポンプ出力電圧VP9Vを現状の電圧値すなわち電圧EXTVPの2倍の電圧値に維持する。チャージポンプ回路13から出力されるポンプ出力電圧VP9Vは、切り替え回路15および分圧器14に入力される。なお、半導体装置100は、チャージポンプ回路13の代わりにVDC(Volts Direct Current)回路を備える構成であってもよい。
分圧器14は、チャージポンプ回路13から受けた6〜8Vのポンプ出力電圧VP9Vを1/6に分圧して比較器18に出力する。また、分圧器14は、チャージポンプ回路13から受けたポンプ出力電圧VP9Vを1/2に分圧し、3〜4Vのモニタ電圧として出力する。モニタ電圧は、半導体装置100の外部に出力される。モニタ電圧をテスタ等によって測定することにより、メモリセルのワード線に電圧EXTVPの2倍の電圧が正常に印加されていることを確認することができる。なお、チャージポンプ回路13が、6〜8Vのポンプ出力電圧VP9Vをモニタ電圧として半導体装置100の外部に出力する構成であってもよい。
本発明の第1の実施の形態に係る半導体装置では、たとえば、メモリアレイ4におけるメモリセルのワード線に0〜8Vの電圧を0Vから0.2V刻みで徐々に上昇させて供給することにより、メモリセルの閾値電圧の測定を行なう。また、サージ保護回路12は、6Vでクランプがかかり、6Vを超える電圧はポート切り替え回路9に出力しない。
このため、切り替え回路15は、0〜6Vの電圧をメモリセルのワード線に供給する場合には、電圧EXTVPを選択してメモリセルのワード線に供給する。一方、切り替え回路15は、6V〜8Vの電圧をメモリセルのワード線に供給する場合には、電圧変換回路31によって昇圧された電圧すなわちポンプ出力電圧VP9Vを選択してメモリセルのワード線に供給する。この場合、前述のようにパッド8に3V〜4Vの電圧を供給すれば6V〜8Vの電圧をメモリセルのワード線に供給することができる。
ところで、従来の半導体装置では、高電圧を印加する必要のあるパッドにはサージ保護回路を接続することができず、信頼性を向上させることが困難であるという問題点があった。しかしながら、本発明の第1の実施の形態に係る半導体装置では、電圧変換回路31は、パッド8に供給される外部電圧を昇圧して切り替え回路15に出力する。切り替え回路15は、パッド8に供給される外部電圧をメモリセルのワード線に供給するか、あるいは電圧変換回路31によって昇圧された電圧をメモリセルのワード線に供給するかを切り替える。このような構成により、フラッシュメモリモジュールと、マイコン等、サージ保護の必要な回路とでパッドを共用する場合でも、サージ保護回路のクランプ動作に関わらず高電圧の読み出し電圧をメモリセルに供給することができる。したがって、本発明の第1の実施の形態に係る半導体装置では、高電圧を印加する必要のあるパッドにもサージ保護回路を接続することができ、半導体装置の信頼性を向上させることができる。
また、特許文献1記載の半導体装置では、テストモード時に使用する負電圧を生成するために2個の外部入力端子が必要となり、半導体装置の小型化を図ることが困難であるという問題点があった。しかしながら、本発明の第1の実施の形態に係る半導体装置では、たとえばメモリアレイ4におけるメモリセルの閾値電圧を測定するために読み出し電圧供給用のパッドすなわち外部入力端子を1個だけ備えれば十分であるため、半導体装置の小型化を図ることができる。
なお、本発明の第1の実施の形態に係る半導体装置では、電圧変換回路31は、パッド8に供給される正電圧を昇圧して切り替え回路15に出力する構成であるとしたが、これに限定するものではない。電圧変換回路31は、パッド8に供給される正電圧のたとえば定数倍の負電圧を生成して切り替え回路15に出力する構成とすることができる。また、半導体装置100のパッド8に負電圧が外部電圧として供給される。そして、電圧変換回路31が、負電圧である外部電圧より電圧値の小さい電圧を生成する、すなわち外部電圧を降圧して切り替え回路15に出力する構成であってもよい。
また、メモリアレイ4は、本発明の第1の実施の形態に係る半導体装置では、メモリアレイ4は、データを不揮発的に記憶する複数個のメモリセルを含む構成であるとしたが、これに限定するものではない。半導体装置100がフラッシュメモリモジュール1の代わりにDRAM(Dynamic Random Access Memory)モジュールを備える、すなわちメモリアレイ4におけるメモリセルはDRAM構造のメモリセルであってもよい。
ここで、初期故障を予め除去するために、デバイスに一定時間の加速動作エージングを行なって不良品を除去するスクリーニングが一般的に行なわれている。現在、DRAMのスクリーニング手法の1つとして高温動作試験(バーンイン試験)が行なわれている。一般的に、バーンイン試験においては、デバイスに対して通常動作時よりも高い外部電源電圧が供給される。したがって、半導体装置100がフラッシュメモリモジュール1の代わりにDRAMモジュールを備える場合でも、本発明の適用により半導体装置の信頼性の向上および小型化を図ることができる。
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
<第2の実施の形態>
本実施の形態は、第1の実施の形態に係る半導体装置に対してリミット回路を追加した半導体装置に関する。
本実施の形態は、第1の実施の形態に係る半導体装置に対してリミット回路を追加した半導体装置に関する。
図3は、本発明の第2の実施の形態に係る半導体装置における電源回路の構成を詳細に示す図である。
図3を参照して、電源回路5は、電圧変換回路31と、切り替え回路15と、リミット回路21とを含む。リミット回路21は、分圧器19と、比較器20と、ANDゲート22とを含む。
比較器18は、第1の実施の形態に係る半導体装置における比較器18と同様に、分圧器17から受けた電圧すなわち電圧EXTVPの1/3の電圧と分圧器14から受けた電圧すなわちポンプ出力電圧VP9Vの1/6の電圧とを比較する。そして、比較器18は、比較結果に基づいてHレベルまたはLレベルの出力信号SEL1をANDゲート22に出力する。
チャージポンプ回路13は、ANDゲート22から受けたACT信号に基づいてポンプ出力電圧VP9Vを上昇させる。チャージポンプ回路13から出力されるポンプ出力電圧VP9Vは、切り替え回路15、分圧器14および分圧器19に入力される。
リミット回路21は、電圧変換回路31の出力電圧すなわちチャージポンプ回路13からのポンプ出力電圧VP9Vが所定電圧値を超えないように電圧変換回路31を制御する。すなわち、リミット回路21は、電圧EXTVPが所定電圧値を超えて昇圧されないように電圧変換回路31を制御する。
リミット回路21において、分圧器19は、チャージポンプ回路13から受けた6〜8Vのポンプ出力電圧VP9Vを1/9に分圧した2/3V〜8/9Vの電圧を比較器20に出力する。
比較器20は、分圧器19から受けた電圧すなわちポンプ出力電圧VP9Vの1/9の電圧と基準電圧VREFとを比較する。より詳細には、比較器20は、ポンプ出力電圧VP9Vの1/9が基準電圧VREF以下である場合には、Hレベルの出力信号SEL2をANDゲート22に出力する。一方、比較器20は、ポンプ出力電圧VP9Vの1/9が基準電圧VREFより大きい場合には、Lレベルの出力信号SEL2をANDゲート22に出力する。この比較器20の動作を式で表わすと以下のようになる。
VP9V×1/9≦1.1V… SEL2=”H”
VP9V×1/9>1.1V… SEL2=”L”
ANDゲート22は、比較器18から受けた出力信号SEL1、および比較器20から受けた出力信号SEL2の論理積をACT信号としてチャージポンプ回路13に出力する。
VP9V×1/9>1.1V… SEL2=”L”
ANDゲート22は、比較器18から受けた出力信号SEL1、および比較器20から受けた出力信号SEL2の論理積をACT信号としてチャージポンプ回路13に出力する。
ここで、メモリアレイ4におけるメモリセルの耐圧が10Vである場合には、基準電圧VREFは1.1Vに設定すればよい。
すなわち、ポンプ出力電圧VP9Vが9.9V以下である場合には比較器20からの出力信号SEL2がHレベルとなり、比較器18からの出力信号SEL1がACT信号としてANDゲート22からチャージポンプ回路13に出力される。
一方、ポンプ出力電圧VP9Vが9.9Vよりも大きい場合には比較器20からの出力信号SEL2がLレベルとなるため、比較器18からの出力信号SEL1の論理レベルに関わらずLレベルのACT信号がANDゲート22からチャージポンプ回路13に出力される。この場合、チャージポンプ回路13は、ポンプ出力電圧VP9Vの上昇を停止し、ポンプ出力電圧VP9Vを現状の電圧値に維持する。このような構成により、ポンプ出力電圧VP9Vが9.9Vより大きくなることを防ぐことができる。
ところで、第1の実施の形態に係る半導体装置では、パッド8に供給する外部電圧の2倍の電圧が自動的にメモリセルのワード線に印可されるので、メモリセルの耐圧を超える電圧が誤ってワード線に印加される場合がある。たとえば、メモリセルの耐圧が10Vである場合、パッド8に誤って6Vの外部電圧を供給するとメモリセルのワード線には12Vの電圧が印加されることになり、メモリセルが破壊されるおそれがある。しかしながら、本発明の第2の実施の形態に係る半導体装置では、リミット回路21を備える構成により、メモリセルに供給される電圧に上限を設定することができ、耐圧を超える電圧がメモリセルに供給されることを回避することができる。
また、その他の構成および動作は第1の実施の形態に係る半導体装置と同様である。したがって、本発明の第2の実施の形態に係る半導体装置では、第1の実施の形態に係る半導体装置と同様に、信頼性を確保し、かつ小型化を図ることができる。
なお、本発明の第2の実施の形態に係る半導体装置では、第1の実施の形態に係る半導体装置と同様に、電圧変換回路31が、パッド8に供給される正電圧のたとえば定数倍の負電圧を生成して切り替え回路15に出力する構成とすることができる。また、半導体装置100のパッド8に負電圧が外部電圧として供給され、電圧変換回路31が、負電圧である外部電圧を降圧する構成であってもよい。これらの場合、リミット回路21は、電圧EXTVPが所定電圧値未満に降圧されないように電圧変換回路31を制御する。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1 フラッシュメモリモジュール、2 ディストリビュータ、3 デコーダ、4 メモリアレイ、5 電源回路、6 制御回路、7 マイコン、8 パッド(外部端子)、9 ポート切り替え回路(第1の切り替え回路)、11 センスアンプ、12 サージ保護回路、13 チャージポンプ回路、14 分圧器、15 切り替え回路(第2の切り替え回路)、17 分圧器、18 比較器、19 分圧器、20 比較器、21 リミット回路、22 ANDゲート、31 電圧変換回路、100 半導体装置、D1,D2 ダイオード。
Claims (4)
- 供給される電圧に基づいてデータの書き込みおよび記憶データの読み出しが行なわれるメモリセルと、
前記メモリセルに供給する電圧を生成する電源回路と、
マイコンと、
外部端子と、
前記外部端子に供給される電圧を所定電圧値にクランプするサージ保護回路と、
前記サージ保護回路を通過した電圧を前記電源回路に出力するかまたは前記マイコンに出力するかを切り替える第1の切り替え回路とを備え、
前記電源回路は、
前記第1の切り替え回路から受けた電圧を昇圧または降圧する電圧変換回路と、
前記第1の切り替え回路から受けた電圧を前記メモリセルに供給するか、あるいは前記昇圧または降圧された電圧を前記メモリセルに供給するかを切り替える第2の切り替え回路とを含む半導体装置。 - 前記電源回路は、さらに、
前記第1の切り替え回路から受けた電圧が所定電圧値を超えて昇圧されないように前記電圧変換回路を制御するか、または前記第1の切り替え回路から受けた電圧が所定電圧値未満に降圧されないように前記電圧変換回路を制御するリミット回路を含む請求項1記載の半導体装置。 - 前記電圧変換回路は、前記昇圧または降圧した電圧を前記半導体装置の外部に出力する請求項1記載の半導体装置。
- 前記メモリセルは、データを不揮発的に記憶する請求項1記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006191168A JP2008021355A (ja) | 2006-07-12 | 2006-07-12 | 半導体装置 |
US11/826,090 US7719814B2 (en) | 2006-07-12 | 2007-07-12 | Semiconductor device with surge protection circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006191168A JP2008021355A (ja) | 2006-07-12 | 2006-07-12 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008021355A true JP2008021355A (ja) | 2008-01-31 |
Family
ID=39077193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006191168A Withdrawn JP2008021355A (ja) | 2006-07-12 | 2006-07-12 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7719814B2 (ja) |
JP (1) | JP2008021355A (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8854779B2 (en) * | 2012-08-22 | 2014-10-07 | SK Hynix Inc. | Integrated circuit |
WO2017122418A1 (ja) * | 2016-01-12 | 2017-07-20 | ソニー株式会社 | 半導体記憶装置、および、半導体記憶装置の制御方法 |
CN108732483B (zh) * | 2017-04-20 | 2020-10-16 | 致茂电子(苏州)有限公司 | 具突波保护的测试装置以及测试方法 |
TWI644106B (zh) | 2017-04-20 | 2018-12-11 | 致茂電子股份有限公司 | 具突波保護的測試裝置以及測試方法 |
US10431291B1 (en) * | 2018-08-08 | 2019-10-01 | Micron Technology, Inc. | Systems and methods for dynamic random access memory (DRAM) cell voltage boosting |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4399521A (en) * | 1980-09-26 | 1983-08-16 | Nippon Electric Co., Ltd. | Monolithic integrated circuit |
JPH03217051A (ja) * | 1990-01-23 | 1991-09-24 | Oki Electric Ind Co Ltd | 半導体記憶装置 |
US5991221A (en) * | 1998-01-30 | 1999-11-23 | Hitachi, Ltd. | Microcomputer and microprocessor having flash memory operable from single external power supply |
KR20000049745A (ko) * | 2000-04-27 | 2000-08-05 | 우상엽 | 반도체 메모리 테스트 장치 |
JP2002350500A (ja) | 2001-05-24 | 2002-12-04 | Mitsubishi Electric Corp | 半導体集積回路装置 |
US6657905B1 (en) * | 2002-05-17 | 2003-12-02 | Micron Technology, Inc. | Clamping circuit for the Vpop voltage used to program antifuses |
JP2004164811A (ja) | 2002-09-26 | 2004-06-10 | Sharp Corp | 半導体記憶装置および携帯電子機器 |
-
2006
- 2006-07-12 JP JP2006191168A patent/JP2008021355A/ja not_active Withdrawn
-
2007
- 2007-07-12 US US11/826,090 patent/US7719814B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20080048767A1 (en) | 2008-02-28 |
US7719814B2 (en) | 2010-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8730736B2 (en) | NAND step up voltage switching method | |
US7428170B2 (en) | Voltage generation circuit, flash memory device including the same and method for programming the flash memory device | |
US20050141283A1 (en) | Non-volatile semiconductor memory device using differential start programming voltage and programming method thereof | |
KR20030096307A (ko) | 플래시 메모리 어레이의 코어 셀들의 소프트 프로그램 및소프트 프로그램 검증 | |
JPH07105146B2 (ja) | 不揮発性記憶装置 | |
US20060239078A1 (en) | NOR flash memory device using bit scan method and related programming method | |
CN108172250A (zh) | 高速和低功率读出放大器 | |
US6735125B2 (en) | Nonvolatile semiconductor memory device and method of erasing the same | |
US20120002485A1 (en) | Semiconductor memory device | |
US7382661B1 (en) | Semiconductor memory device having improved programming circuit and method of programming same | |
JP2008021355A (ja) | 半導体装置 | |
US6459620B1 (en) | Sense amplifier offset cancellation in non-volatile memory circuits by dedicated programmed reference non-volatile memory cells | |
JP2004171686A (ja) | 不揮発性半導体記憶装置およびそのデータ消去方法 | |
US11502680B2 (en) | Power down detection circuit and semiconductor storage apparatus | |
US6768688B2 (en) | Semiconductor memory device having booster circuits | |
US7633815B2 (en) | Flexible word line boosting across VCC supply | |
US11482259B2 (en) | Power down detection circuit and semiconductor memory device | |
US7082062B2 (en) | Voltage output control apparatus and method | |
US6606266B2 (en) | Nonvolatile semiconductor memory device capable of writing multilevel data at high rate | |
US9378822B2 (en) | Method for programming selected memory cells in nonvolatile memory device and nonvolatile memory device thereof | |
KR20020047772A (ko) | 노어형 플래시 메모리 장치의 프로그램 방법 | |
CN108511018B (zh) | 半导体存储装置以及数据读出方法 | |
JP3489978B2 (ja) | 不揮発性半導体メモリ | |
JP2725560B2 (ja) | 不揮発性半導体記憶装置 | |
JP2004334994A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20091006 |